DE3942648A1

DE3942648A1 - Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung

Info

Publication number: DE3942648A1
Application number: DE3942648A
Authority: DE
Inventors: Hiroji Ozaki; Shinichi Satoh; Takahisa Eimori; Wataru Wakamiya; Yoshinori Tanaka
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-12-24
Filing date: 1989-12-22
Publication date: 1990-06-28
Also published as: JPH02172253A; US5164803A

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zur Herstellung der Halbleitervorrichtung. Insbesondere betrifft die Erfindung eine Halbleitervorrichtung und ein Verfahren zur Herstellung der Halbleitervorrichtung, die sich besonders zur Miniaturisierung eignet.

Üblicherweise wird zum Isolieren von elektrischen Bausteinen in einem Silizium als Halbleiter verwendenden MOS-IC das LOCOS- Verfahren (Local Oxidation of Silicon = örtliche Oxidation von Silizium) verwendet.

Fig. 5 zeigt in einer geschnittenen Darstellung eine herkömmli che Halbleitervorrichtung, in der Bauelemente nach dem LOCOS- Verfahren isoliert worden sind. Gemäß Fig. 5 ist auf der Haupt fläche eines n-Halbleitersubstrats 1 eine p-Senke 2 ausgebil det. Die p-Senke 2 ist von den anderen in Fig. 5 nicht gezeig ten Elementen durch einen Oxidfilm 3 isoliert. Auf der Haupt fläche der p-Senke 2 über einem Gate-Isolierfilm 4 ist eine Gate-Elektrode 5 vorgesehen. Auf der Hauptfläche der p-Senke 2 (außer einem neben der Gate-Elektrode 5 liegenden Bereich) sind Source- und Drainschichten 6 ausgebildet. Eine herkömmliche Halbleitervorrichtung, bei der die Bauelemente nach der LOCOS- Methode isoliert sind, ist gemäß nachfolgender Beschreibung aufgebaut.

Bei der Isolierung von Bauelementen nach der LOCOS-Methode kann eine Isolierfläche relativ klein sein. Andererseits liegt der Nachteil der in Rede stehenden Methode darin, daß die Verringe rung der Isolationsdicke aufgrund des an den Endbereichen des Feldoxidfilms 3 auftretenden "Vogelschnabels" (bird's beak) be grenzt ist. Hinzu kommt, daß es bei miniaturisiertem Bauelement erforderlich ist, in dem Elemente isolierenden Bereich eine hohe Fremdatomkonzentration eines Siliziumsubstrats zu schaf fen. Da in diesem Falle die Breite eines Transistorkanals ver ringert ist, ist die Schwellenspannung Vth eines MOS-Transi stors erhöht, was als Effekt eines eingeengten Kanals (narrow channel effect) bekannt ist. Daher ist die LOCOS-Methode nicht zufriedenstellend, zumal derzeit die Bauelemente in zunehmendem Maße miniaturisiert werden.

Als Verbesserung der LOCOS-Methode ist eine Feldplattenmethode vorgeschlagen worden. Fig. 6 zeigt in einer geschnittenen Dar stellung eine herkömmliche Halbleitervorrichtung, bei der die Bauelemente nach der Feldplattenmethode isoliert worden sind. Diese Methode ist aus der japanischen Offenlegungsschrift Nr. 66 444/1985 bekannt. Gemäß Fig. 6 ist auf einem Elemente isolie renden Bereich eines Halbleitersubstrats 1 ein Feldoxidfilm 3 nach der LOCOS-Methode ausgebildet. Auf dem Feldoxidfilm 3 ist eine Feldplatte 7 ausgebildet. Auf einem durch den Feldoxidfilm 3 isolierten aktiven Bereich ist ein MOSFET mit Source- und Drainschichten 6, einem Gate-Isolierfilm 4 und einer Gate-Elek trode vorgesehen. Da bei diesem herkömmlichen Beispiel das Po tential auf der Feldplatte 7 auf dem Feldoxidfilm das gleiche wie das des Halbleitersubstrats 1 ist, ist ein parasitärer MOS- Transistor stets gesperrt, so daß das Einstehen eines Leckstro mes verhindert ist. Nach der Feldplattenmethode ist es jedoch erforderlich, den Feldoxidfilm 3 nach der Feldplatte 7 auszu richten, was stets problematisch ist. Desweiteren trat der Nachteil auf, daß die Verringerung der Dicke bzw. Breite der Isolierung aufgrund des an den Endbereichen des Feldoxidfilms 3 nach dieser Methode auftretenden Vogelschnabels begrenzt war.

Zur Beseitigung dieser Nachteile ist eine Feldabschirmmethode vorgeschlagen worden, nach der ein dünner Feldoxidfilm und dar auf eine Feldabschirmung zur Isolierung von Bauelementen ausge bildet werden.

Fig. 7 zeigt in einer geschnittenen Darstellung eine Halblei tervorrichtung, bei der die Bauelemente nach der in der japani schen Offenlegungsschrift Nr. 2 06 874/1987 offenbarten Feldab schirmmethode isoliert sind. Gemäß Fig. 7 ist auf einer Haupt fläche eines n-Halbleitersubstrats 1 eine p-Senke 2 ausgebil det. Ein MOSFET weist Source- und Drainschichten 6 und eine auf der Oberfläche der p-Senke 2 über einem zweiten, in der p-Senke 2 vorgesehenen Gate-Isolierfilm 4 ausgebildete Gate-Elektrode auf. Auf einem Elemente isolierenden Bereich des Halbleitersub strats 1 über dem ersten Gate-Isolierfilm 8 ist eine Feldab schirmung 9 aus Polysilizium ausgebildet. Das Prinzip der Iso lation von Bauelementen gestaltet sich nach der Feldabschirmme thode wie folgt: Auf der Oberfläche des Halbleitersubstrats 1 wird in einer MOS-Struktur mit der Feldabschirmung 9, dem er sten Gate-Isolierfilm 8 und der p-Senke 2 eine p⁺-Schicht 10 durch Anlegen einer negativen Spannung an die Feldabschirmung 8 ausgebildet. Diese p⁺-Schicht 10 dient zur elektrischen Isolie rung der Bauelemente.

Die Isolierung zum Isolieren von Bauelementen nach der herkömm lichen Feldabschirmmethode ist gemäß voranstehender Beschrei bung aufgebaut. Wenn die zuvor beschriebene Feldabschirmmethode bei Isolationen im Submikronbereich verwendet wird, ist es er forderlich, nach der Bildung der Feldabschirmung 9 unterhalb der Feldabschirmung 9 etwas als Kanalunterbrecher dienendes vorzusehen, wodurch der parasitäre MOS-Effekt verhindert werden soll. Es ist jedoch schwierig, die Isolation ohne dies einzu richten. Desweiteren besteht hierbei der Nachteil, daß die MOS- Schwellenspannung Vth des MOSFET-Transistors zusammen mit der Verringerung der Kanalbreite des Transistors ansteigt. Dies ist durch den Effekt des eingeengten Kanals hervorgerufen, wenn et was als Kanalunterbrecher dienendes unterhalb der Feldabschir mung 9 nach deren Formation eingebracht worden ist. Daher ist es schwierig, eine im Submikronbereich liegende Isolation durch die zuvor beschriebene Feldabschirmmethode einzurichten.

Der vorliegenden Erfindung liegt nun die Aufgabe zugrunde, eine Halbleitervorrichtung zu schaffen, bei der der parasitäre MOS- Effekt ohne Erhöhung der Schwellenspannung des MOS-Transistors verhindert ist. Die Halbleitervorrichtung soll dabei miniaturi sierbar sein. Desweiteren soll ein Verfahren zur Herstellung einer solchen Halbleitervorrichtung angegeben werden, das zudem einfach durchzuführen ist.

Voranstehende Aufgabe wird zum einen durch eine Halbleitervor richtung gelöst mit einem eine Hauptfläche aufweisenden Halbleitersubstrat, einer über einen ersten Gate-Isolierfilm auf einem Elemente isolierenden Bereich des Halbleitersubstrats ausgebildete Feldabschirmung, einem auf einem Seitenbereich der Feldabschirmung als Seitenwand ausgebildeten Abstandshalter, dessen Breite so bemessen ist, daß die Feldabschirmung ein Off set-Gate sein kann, einer über einem zweiten Isolierfilm auf dem Halbleitersubstrat ausgebildeten Schalt-Gate-Elektrode, auf der Hauptfläche des Halbleitersubstrats ausgebildeten Source- und Drainschichten, die die Feldabschirmung nicht überlappen und einem die Schalt-Gate-Elektrode und eine Feldabschirm-MOS- Struktur aufweisenden MOSFET, wobei die Schalt-Gate-Elektrode und die Feldabschirm-MOS-Struktur auf dem Elemente isolierenden Bereich des Halbleitersubstrats ausgebildet sind und wobei die Isolierung der Elemente durch Anlegen einer Vorspannung an die Feldabschirmung erfolgt.

Dabei liegt die Filmdicke des ersten Gate-Isolierfilms vorzugs weise über der des zwiten Gate-Isolierfilms. In vorteilhafter Weise ist auf der Hauptfläche des Halbleiter substrats eine ionenimplantierte Schicht ausgebildet. Diese Schicht bestimmt die Schwellenspannung des MOSFET und die Schwellenspannung eines parasitären MOS-Transistors der Feldab schirm-MOS-Struktur.

Durch Kombination eines p-Kanal MOSFET und eines n-Kanal MOSFET ist in vorteilhafter Weise ein CMOS ausgebildet.

Die zuvor genannte Aufgabe wird zum anderen durch ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einem eine Schalt-Gate-Elektrode und eine Feldabschirm-MOS-Struktur auf weisenden MOSFET gelöst, wobei die Schalt-Gate-Elektrode und die Feldabschirm-MOS-Struktur auf einem Elemente isolierenden Bereich des Halbleitersubstrats ausgebildet sind. Dieses Ver fahren weist erfindungsgemäß folgende Verfahrensschritte auf:
Auf der Hauptfläche des Halbleitersubstrats werden die Schwellenspannung des MOSFET und die Schwellenspannung des pa rasitären MOS-Transistors der Feldabschirm-MOS-Struktur bestim mende Ionen implantiert. Nach der Ionenimplantation wird auf dem Elemente isolierenden Bereich des Halbleitersubstrats über einem ersten Gate-Isolierfilm eine Feldabschirmung ausgebildet. Am Seitenbereich der Feldabschirmung wird ein als Seitenwand ausgebildeter Abstandshalter ausgebildet, dessen Breite derart festgelegt ist, daß die Feldabschirmung ein Offset-Gate sein kann. Nach der Bildung des Abstandshalters wird auf dem Halb leitersubstrat über einem zweiten Gate-Isolierfilm eine Schalt- Gate-Elektrode ausgebildet. Nach Ausbilden der Schalt-Gate- Elektrode wird auf der Hauptfläche des Halbleitersubstrats eine als Source- und Drainschichten dienende Fremdatomdiffusions schicht ausgebildet, wobei die Feldabschirmung, der Abstands halter und die Schalt-Gate-Elektrode als Maske zum Einbringen der Feldatome dienen.

Die erfindungsgemäße Halbleitervorrichtung weist einen an den Seiten der Feldabschirmung ausgebildeten, als Seitenwand die nenden Abstandhalter auf. Die Breite des Abstandhalters ist so ausgelegt, daß die Feldabschirmung ein Offset-Gate sein kann. Darüber hinaus sind auf der Hauptfläche des Halbleitersubstrats Source- und Drainschichten ausgebildet, die die Feldabschirmung nicht überlappen. Daher ist es möglich, die Schwellenspannung Vth des parasitären MOS-Transistors hoch zu setzen und dadurch den parasitären MOS-Effekt zu verhindern. Da es nicht erforder lich ist, etwas als Kanalunterbrecher dienendes nach der Bil dung der Feldabschirmung - wie nach der herkömmlichen Feldab schirmmethode - bei miniaturisierten Elementen einzufügen, ist die Entstehung des Effektes eines verengten Kanals verhindert. Folglich ist es möglich, bei miniaturisierten Bauelementen eine Isolierung im Submikronbereich durchzuführen. Desweiteren ist der Spannungswiderstand der Feldabschirmung erhöht, da die Feldabschirmung ein Offset-Gate ist.

Da bei dem erfindungsgemäßen Verfahren zur Herstellung einer Halbleitervorrichtung die die Schwellenspannung des MOSFET und die Schwellenspannung des parasitäten MOS-Transistors der Feldaschirm-MOS-Struktur festlegende Ionenimplantation in ei nem Zuge erfolgen kann, läßt sich der Herstellungsprozeß vereinfachen. Da die als Source- und Drainschichten dienenden Diffusionsschichten auf der Hauptfläche des Halbleitersubstrats unter Verwendung der Feldabschirmung, des als Seitenwandung ausgebildeten Abstandhalters und der Schalt-Gate-Elektrode als Maske zum dotieren mit Fremdatomen ausgebildet sind, überlappt die Feldabschirmung die Source- und Drainschichten nicht. Im Ergebnis ist es möglich, die Schwellenspannung Vth des parasi tären MOS-Transistors hoch zu setzen und dabei den parasitären MOS-Effekt zu verhindern. Da es nicht erforderlich ist, etwas als Kanalunterbrecher dienendes nach Bildung der Feldabschir mung - wie bei der herkömmlichen Feldabschirmmethode - in miniaturisierte Vorrichtungen einzufügen, kann der Effekt eines verengten Kanals nicht auftreten. Folglich läßt sich die Iso lierung von Bauelementen im Submikronbereich nach der erfin dungsgemäßen Lehre zur Miniaturisierung von Halbleitervorrich tungen verwenden.

Es gibt nun verschiedene Möglichkeiten, die Lehre der vorlie genden Erfindung in vorteilhafter Weise auszugestalten und wei terzubilden. Dazu ist einerseits auf die nachgeordneten Ansprü che, andererseits auf die nachfolgende Erläuterung von Ausfüh rungsbeispielen der Erfindung anhand der Zeichnung zu verwei sen. In Verbindung mit der Erläuterung der bevorzugten Ausfüh rungsbeispiele der Erfindung anhand der Zeichnung werden auch im allgemeinen bevorzugte Ausgestaltungen und Weiterbildungen der Lehre erläutert. In der Zeichnung zeigt

Fig. 1 in einer geschnittenen Darstellung ein erstes Aus führungsbeispiel der erfindungsgemäßen Halbleiter vorrichtung,

Fig. 2 in einer geschnittenen Darstellung ein zweites Aus führungsbeispiel der erfindungsgemäßen Halbleiter vorrichtung,

Fig. 3A bis 3G in geschnittenen Darstellungen die Halbleitervor richtung aus Fig. 1 in verschiedenen Fertigungs stufen,

Fig. 4A bis 4L in geschnittenen Darstellungen die Halbleitervor richtung aus Fig. 2 in verschiedenen Fertigungs stufen,

Fig. 5 in einer geschnittenen Darstellung eine herkömmliche Halbleitervorrichtung, bei der die Bauelemente nach der LOCOS-Methode durch einen isolierenden Oxidfilm isoliert sind,

Fig. 6 in einer geschnittenen Darstellung eine herkömmliche Halbleitervorrichtung, bei der die Bauelemente nach der Feldplattenmethode isoliert sind und

Fig. 7 in einer geschnittenen Darstellung eine herkömmliche Halbleitervorrichtung, bei der die Bauelemente nach der Feldabschirmmethode isoliert sind.

Nachfolgend wird die erfindungsgemäße Lehre unter Bezugnahme auf die Figur anhand von Ausführungsbeispielen der erfindungsge mäßen Lehre beschrieben.

Fig. 1 zeigt in einer geschnittenen Darstellung ein erstes Aus führungsbeispiel der vorliegenden Erfindung. Auf einem Elemente isolierenden Bereich eines p^--Halbleitersubstrats ist eine Feldabschirm-MOS-Struktur 11 vorgesehen. Die Feldabschirm-MOS- Struktur 11 weist einen ersten Gate-Isolierfilm 8 auf, der als auf dem Halbleitersubstrat 1 ausgebildeter Oxidfilm dient. Des weiteren weist die Struktur 11 eine auf dem ersten Gate-Iso lierfilm 8 ausgebildete Abschirmung 9 auf. Die Feldabschirmung 9 ist beispielsweise aus Polysilizium hergestellt. Auf der Feldabschirmung 9 ist ein CVD-Oxidfilm ausgebildet. Ein als Seitenwand ausgebildeter Abstandhalter 12 ist auf dem Seiten bereich der Feldabschirm-MOS-Struktur vorgesehen. Dessen Breite bzw. Dicke ist so bemessen, daß die Feldabschirmung ein Offset- Gate sein kann. Auf der Hauptfläche des Halbleitersubstrats 1 ist ein MOSFET 13 mit Source- und Drainschichten 6 ausgebildet. Auf dem Halbleitersubstrat über dem zweiten Isolierfilm 4 ist eine Schalt-Gate-Elektrode 5 vorgesehen. Diese Schalt-Gate- Elektrode 5 ist auf einem aktiven Bereich des Halbleiter substrats ausgebildet. Auf der Schalt-Gate-Elektrode 5 befindet sich ein CVD-Oxidfilm 19. Der erste Gate-Isolierfilm 8 ist dicker als der zweite Gate-Isolierfilm 4. Desweiteren ist auf der Hauptfläche des Halbleitersubstrats 1 eine die Schwellenspannung Vth des MOSFET 13 und die Schwellenspannung Vth des parasitären MOS-Transistors festlegende Ionenimplanta tionsschicht 14 ausgebildet. Bei dem in Rede stehenden Ausfüh rungsbeispiel ist auf der Oberfläche des Halbleitersubstrats 1 in der die Abschirmung 9, den ersten Gate-Isolierfilm 8 und das Halbleitersubstrat 1 umfassenden Feldabschirm-MOS-Struktur 11 eine p⁺-Schicht durch Anlegen einer vorgegebenen Spannung an die Feldabschirmung 9 ausgebildet. Die p⁺-Schicht isoliert die Bauelemente der Halbleitervorrichtung. Für den Fall, daß die Breite des auf dem Seitenbereich der Feldabschirm-MOS-Struktur 11 als Seitenwandung dienenden Abstandhalters 12 derart ausge legt ist, daß die Feldabschirmung ein Offset-Gate sein kann, sind die auf dem Halbleitersubstrat ausgebildeten Source- und Drainschichten 6 so angeordnet, daß sie die Feldabschirmung nicht überlappen. Die Filmdicke des ersten Isolierfilms 8 ist dicker als die des zweiten Isolierfilms 4, wodurch es möglich ist, die Schwellenspannung Vth des parasitären MOS-Transistors hoch zu setzen und dadurch den parasitären MOS-Effekt wirkungs voll zu verhindern. Da es nicht nötig ist, nach Ausbilden der Feldabschirmung 9 unter dieser einen im Stand der Technik gemäß Fig. 7 üblichen Kanalunterbrecher vorzusehen, wird der Effekt eines verengten Kanals nicht hervorgerufen. Daher ist es mög lich, die Bauelemente der Halbleitervorrichtung im Submikronbe reich zu isolieren und die Bauelemente bzw. die Halbleitervor richtung zu miniaturisieren. Falls die Feldabschirmung 9 als Offset-Gate ausgebildet ist, ist dessen Spannungswiderstand er höht.

Nachfolgend wird das Verfahren zur Herstellung der in Fig. 1 gezeigten Halbleitervorrichtung beschrieben.

Die Fig. 3A bis 3H zeigen in geschnittenen Darstellungen ein zelne Fertigungsstufen der in Fig. 1 dargestellten Halbleiter vorrichtung. Gemäß Fig. 3A ist ein p-Halbleitersubstrat 1 vor bereitet. Gemäß Fig. 3B wird auf der Hauptfläche des Halblei tersubstrats 1 eine Ionenimplantationsschicht 14 ausgebildet. Dies geschieht durch Implantieren von B⁺- und BF₂⁺-Ionen 15 mit 10¹⁶ bis ungefähr 10¹⁷ cm^-3. Die Ionenimplantationsschicht 14 dient als Kanalunterbrecher. Durch diese Ionenimplantation wer den zur selben Zeit die Schwellenspannung Vth der später auszu bildenden Feldabschirm-MOS-Struktur und die Schwellenspannung Vth des später zu bildenden MOSFET bestimmt. Bei herkömmlichen Halbleitervorrichtungen der in Rede stehenden Art werden die Ionenimplantation für den Kanalunterbrecher und die Ionenim plantation zur Steuerung der Schwellenspannung Vth unabhängig, d. h. in zwei getrennten Verfahrensschritten durchgeführt. Bei dem in Rede stehenden Ausführungsbeispiel der vorliegenden Er findung wird die Ionenimplantation jedoch nur einmal durchge führt, so daß die Anzahl der Verfahrensschritte um einen Ver fahrensschritt verringert ist. Aus diesem Grunde ist das Her stellungsverfahren der erfindungsgemäßen Halbleitervorrichtung vereinfacht.

Gemäß Fig. 3C ist auf der Hauptfläche des Halbleitersubstrats durch thermisches Oxidieren oder durch CVD ein Oxidfilm (SiO₂) 16 gebildet. Die Filmdicke des Oxidfilms 16 ist auf etwa 200 bis 1500 Å eingestellt. Anschließend wird auf der gesamten Oberfläche durch ein LPCVD-Verfahren eine als Leiterschicht dienende Polysiliziumschicht 17 mit einer Dicke von etwa 1000 bis 2000 Å ausgebildet. Um den Widerstand dieser Polysilizium schicht 17 zu verringern, werden POCl₃-Ionen in die Polysilizi umschicht 17 implantiert. Desweiteren kann ein p-dotiertes Po lysilizium durch LPCVD auf dem Oxidfilm 16 ausgebildet werden. Danach wird auf die Polysiliziumschicht 7 ein CVD-Oxidfilm 18 aufgebracht. Gemäß den Darstellungen der Fig. 3C und 3D werden die zuvor ausgebildeten Schichten photolithografisch oder durch Ätzen strukturiert, wodurch eine Feldabschirm-MOS-Struktur 11 mit einem ersten Gate-Isolierfilm 8, einer auf dem ersten Gate- Isolierfilm 8 ausgebildeten Feldabschirmung 9 und einem auf dem Elemente isolierenden Bereich des Halbleitersubstrats 1 ausge bildeten strukturierten CVD-Oxidfilm 19 ausgebildet wird. Ein aktiver Bereich der Halbleitervorrichtung ist dagegen freige legt.

Gemäß Fig. 3D ist auf der gesamten Oberfläche des die Feldab schirm-MOS-Struktur 11 umfassenden Halbleitersubstrats 1 ein CVD-Oxidfilm ausgebildet.

Anschließend wird gemäß Fig. 3E der CVD-Oxidfilm 20 durch reak tives Ionenätzen weggeätzt. Auf dem Seitenbereich der Feldab schirm-MOS-Struktur wird ein als Seitenwandung ausgeführter Ab standhalter 12 ausgebildet. Die Breite des Abstandhalters 12 ist so ausgelegt, daß die Feldabschirmung 9 als Offset-Gate ausgeführt sein kann. Die Breite bzw. Dicke des Abstandhalters 12 ist durch gezielte Einstellung der Filmdicke des auf der Ab schirmung 9 ausgebildeten CVD-Oxidfilms 19, das nach Struktu rieren der Feldabschirmung durch Ätzen aufgebrachten CVD-Oxid films 20 einstellbar.

Gemäß Fig. 3F dient ein Oxidfilm 24 als Gate-Isolierfilm der Schalt-Gate-Elektrode und ist auf der Hauptfläche des Halblei tersubstrats 1 durch thermisches Oxidieren oder durch CVD aus gebildet. Die Filmdicke des Oxidfilms 24 wird auf etwa 100 bis 200 Å festgelegt und ist damit dünner als die des ersten Gate- Isolierfilms 8. Anschließend wird auf der gesamten Oberfläche eine als Schalt-Gate-Elektrode dienende Polysiliziumschicht 21 ausgebildet. Danach wird darauf ein CVD-Oxidfilm 22 aufge bracht.

In Fig. 3G sind diese Filme photolithografisch oder durch Ätzen auf gewöhnliche Weise strukturiert und bilden dabei einen MOS- FET mit einem zweiten Gate-Isolierfilm 4, einer Schalt-Gate- Elektrode 5 und einem strukturierten CVD-Oxidfilm 23 auf dem aktiven Bereich.

Anschließend werden auf dem Halbleitersubstrat 1 durch Implan tieren von n⁺-Fremdatomionen, z. B. As⁺-Ionen, Source- und Drainschichten 6 ausgebildet. Diese geschieht in selbstaus richtender Weise, wobei die Feldabschirmung 9, die Abstandshal ter 12 und die Schalt-Gate-Elektrode 5 als Maske für die Dotie rung dienen. Da die Ionenimplantation unter Verwendung des Ab standhalters 12 als Maske erfolgt, überlappt die Feldabschir mung 9 nicht die Source- und Drainschichten 6. Bei der Herstel lung eines LDD-Transistors wird der CVD-Oxidfilm weiter aufge bracht. Dann wird der Abstandhalter 12 auf dem Seitenbereich der Schalt-Gate-Elektrode 5 durch reaktives Ionenätzen erzeugt. Danach erfolgt ein erneutes Ionenimplantieren auf den Source- Drainschichten 6, worauf eine Wärmebehandlung erfolgt.

Anschließend wird ein in den Figuren nicht gezeigter Isolierzwi schenfilm zur Bildung einer Verdrahtung ausgebildet. Im Ergeb nis ist eine Halbleitervorrichtung geschaffen, wie sie in Fig. 1 dargestellt ist.

Fig. 2 zeigt in einer geschnittenen Darstellung ein weiteres Ausführungsbeispiel der vorliegenden Erfindung, nämlich eine Halbleitervorrichtung mit einer doppelstreifigen Struktur. Eine n-Senke 25 und eine p-Senke 26 sind aneinander angrenzend auf der Oberfläche des Halbleitersubstrats ausgebildet. Die Feldab schirm-MOS-Struktur 11 ist in dem Elemente isolierenden Bereich mit einem Grenzbereich zu der n-Senke 25 und der p-Senke 26 ausgebildet. Die Feldabschirm-MOS-Struktur 11 weist einen auf dem Halbleitersubstrat 1 ausgebildeten ersten Gate-Isolierfilm 8 und eine auf dem ersten Gate-Isolierfilm 8 ausgebildete Feldabschirmung 9 auf. Auf der Feldabschirmung 9 ist ein CVD- Oxidfilm 20 ausgebildet. Auf den Seitenwandungen der Feldab schirm-MOS-Struktur 11 ist eine Seitenwandung 12 ausgebildet, deren Breite bzw. Dicke so bemessen ist, daß die Feldabschir mung 9 ein Offset-Gate sein kann. Auf der n-Senke 25 ist ein MOSFET 28 mit auf der Hauptfläche der n-Senke 25 ausgebildeten Source- und Drainschichten 6 und mit einer auf der Oberfläche der n-Senke 25 über dem zweiten Gate-Isolierfilm 4 angeordneter Schalt-Gate-Elektrode 5 ausgebildet. Auf der Schalt-Gate-Elek trode 5 ist ein CVD-Oxidfilm 39 ausgebildet.

Auf der p-Senke 26 ist ein n-Kanal MOSFET 29 mit auf der Ober fläche der p-Senke 26 angeordneten Source- und Drainschichten 6 und einer auf der Oberfläche der p-Senke 26 über dem zweiten Gate-Isolierfilm 4 angeordneten Schalt-Gate-Elektrode 5 ausge bildet. Auf der Schalt-Gate-Elektrode befindet sich ein CVD- Oxidfilm 39. Der erste Gate-Isolierfilm 8 ist dicker als der zweite Gate-Isolierfilm 4. Die Feldabschirmung ist in beiden Senken 25, 26 als Offset-Gate ausgeführt. Genauer gesagt über lappt die Feldabschirmung 9 nicht die Source- und Drainschich ten 6, 27. Desweiteren ist auf der Hauptfläche der n-Senke 25 und der p-Senke 26 eine Ionenimplantationsschicht 14 vorgese hen. Die Ionenimplantationsschicht 14 bestimmt die Schwellen spannung Vth des p-Kanal MOSFET 28 und des n-Kanal MOSFET 29 sowie die Schwellenspannung Vth des parasitären MOS-Transi stors, wobei die Feldabschirm-MOS-Struktur 11 auf der Hauptflä che der n-Senke 25 und der p-Senke 26 ausgebildet ist.

Ähnlich wie bei dem in Fig. 1 dargestellten Ausführungsbeispiel ist auch hier auf dem Seitenbereich der Feldabschirm-MOS-Struk tur 11 ein als Seitenwandung ausgebildeter Abstandshalter 12 vorgesehen, dessen Breite so bemessen ist, daß die Feldabschir mung 9 ein Offset-Gate ist. Die Source- und Drainschichten 6, 27 sind auf der Oberfläche des Halbleitersubstrats 1 derart ausgebildet, daß sie die Feldabschirmung 9 nicht überlappen. Der erste Gate-Isolierfilm 8 ist dicker als der zweite Gate- Isolierfilm 4. Im Ergebnis kann die Schwellenspannung Vth des parasitären MOS-Transistors hoch gesetzt werden, so daß der pa rasitäre MOS-Effekt wirksam verhindert wird. Aus dem gleichen Grund wie im ersten Ausführungsbeispiel lassen sich hier Ele mente im Submikronbereich isolieren und die Elemente bzw. die Halbleitervorrichtung können bzw. kann im Gegensatz zur her kömmlichen Feldabschirmmethode miniaturisiert werden. Da die Feldabschirmung 9 ein Offset-Gate ist, ist dessen Spannungswi derstand verbessert.

Nachfolgend wird die Herstellung der doppelstreifigen Struktur aus Fig. 2 beschrieben.

Die Fig. 4A bis 4L zeigen anhand geschnittener Darstellungen die einzelnen Fertigungsstufen der in Rede stehenden Halblei tervorrichtung.

Gemäß Fig. 4A wird auf einem Halbleitersubstrat 1 eines p-Sili ziumsubstrats ein Siliziumoxidfilm 30 mit einer Filmdicke von etwa 300 Å ausgebildet. Desweiteren wird darauf ein Silizium oxidfilm mit einer Filmdicke von etwa 500 Å ausgebildet.

Gemäß Fig. 4B werden unter Verwendung einer Widerstandsstruktur 32 durch übliche Photolithografie und durch Ätzen der Silizi umoxidfilm 30 und der Siliziumnitridfilm 31 desjenigen Teils entfernt, in dem die n-Senke zu bilden ist. Anschließend werden zur Bildung einer n-Senke 25 auf der Hauptfläche des Halblei tersubstrats 1 p⁺-Ionen 34 implantiert (10¹² bis etwa 10¹³ cm - 3).

Danach wird gemäß den Darstellungen in den Fig. 4B und 4C die Widerstandsstruktur entfernt. Auf der n-Senke 25 wird durch thermische Oxidation ein Feldoxidfilm 33 ausgebildet. Anschlie ßend werden die Siliziumnitridfilm 31 und der Siliziumoxidfilm 30 entfernt.

Die Fig. 4C und 4D zeigen, daß B⁺-Ionen 35 zur Bildung einer p- Senke 26 auf der Hauptfläche des Halbleitersubstrats 1 implan tiert werden.

Gemäß Fig. 4E sind auf der Oberfläche der n-Senke 25 und der p- Senke 26 als Kanalunterbrecher dienende B⁺ und BF₂⁺-Ionen 15 mit etwa 10¹⁶ bis 10¹⁷ cm^-3 implantiert, wodurch eine Ionenim plantationsschicht 14 gebildet ist. Durch dieses Ionenimplan tieren lassen sich gleichzeitig die Schwellenspannung Vth der Feldabschirm-MOS-Struktur und die Schwellenspannung Vth des MOSFET festlegen.

In Fig. 4F ist ein als erster Gate-Isolierfilm dienender Oxid film (SiO₂) 16 auf der Hauptfläche der n-Senke 25 und der p- Senke 26 durch thermisches CVD erzeugt worden. Die Filmdicke des Oxidfilms 16 beträgt etwa 200 bis 1500 Å. Anschließend wird eine als Leiterschicht dienende Polysiliziumschicht 17 auf der gesamten Oberfläche mit einer Dicke von etwa 1000 bis 2000 Å durch LPCVD erzeugt. Die Ionenimplantation kann ebenso mit POCL₃-Ionen auf der Polysiliziumschicht 17 erfolgen, wodurch der Widerstand der Polysiliziumschicht 17 verringert würde. Desweiteren könnte p-dotiertes Polysilizium auf dem Oxidfilm 16 durch LPCVD abgelagert werden. Anschließend wird auf der Poly siliziumschicht 17 ein CVD-Oxidfilm 18 ausgebildet. Anschlie ßend werden diese Schichten photolithografisch oder durch Ätzen auf übliche Weise strukturiert, wodurch die Feldabschirm-MOS- Struktur 11 mit dem ersten Gate-Isolierfilm 8, der auf dem er sten Gate-Isolierfilm 8 ausgebildeten Feldabschirmung 9 und dem auf dem Elemente isolierenden Bereich ausgebildeten struktu rierten CVD-Film 19 gestaltet wird, wobei der CVD-Film 19 den Grenzbereich der n-Senke 25 und der p-Senke 26 umfaßt. Die ak tiven Bereiche der n-Senke 25 und der p-Senke 26 sind freige legt.

Gemäß Fig. 4G ist auf der gesamten Oberfläche des Halbleiter substrats 1 ein CVD-Oxidfilm 20 ausgebildet, der die Feldab schirm-Gate-Struktur 11 aufweist.

Gemäß der Darstellung in Fig. 4H wird der CVD-Oxidfilm 20 zur Bildung der Seitenwandung 12 auf dem Seitenbereich der Feldab schirm-MOS-Struktur 11 durch reaktives Ionenätzen weggeätzt. Die Dicke der Seitenwandung 12 ist so festgelegt, daß die Feldabschirmung ein Offset-Gate ist. Die Dicke bzw. Breite der Seitenwandung 12 wird durch gesteuertes Auftragen der Dicke des auf der Feldabschirmung 9 ausgebildeten CVD-Oxidfilms 19 und der Dicke des nach dem Strukturieren der Feldabschirmung 9 und nach dem Ätzen ausgebildeten CVD-Oxidfilms 20 festgelegt.

Gemäß Fig. 4I wird auf der Hauptfläche der n-Senke 25 und der p-Senke 26 durch thermische Oxidation oder durch CVD ein als Gate-Isolierfilm der Schalt-Gate-Elektrode dienender Oxidfilm 24 ausgebildet. Die Filmdicke dieses Oxidfilms 24 wird auf etwa 100 bis 200 Å eingestellt und ist damit dünner als die des er sten Gate Isolierfilms 8. Anschließend wird eine als Schalt- Gate-Elektrode dienende Polysiliziumschicht 21 auf der gesamten Oberfläche ausgebildet. Danach wird auf der Polysiliziumschicht 21 ein CVD-Oxidfilm 22 ausgebildet.

Gemäß Fig. 4J werden der Oxidfilm 24, die Polysiliziumschicht 21 und der CVD-Oxidfilm 22 durch übliche Photolithographie und Ätzen strukturiert, wodurch eine MOS-Struktur mit einem zweiten Gate-Isolierfilm 4, einer Schalt-Gate-Elektrode 5 und einem strukturierten CVD-Oxidfilm 23 gebildet wird. Diese MOS-Struk tur befindet sich jeweils in aktiven Bereichen der n-Senke 25 und der p-Senke 26. Anschließend wird die Seite der p-Senke 26 durch eine Widerstandsschicht 26 maskiert und als p⁺-Fremdatom ionen dienende B⁺-Ionen 37 werden in die n-Senke 25 in selbst ausrichtender Weise implantiert, wobei die Feldabschirmung 9, der als Seitenwandung ausgebildete Abstandhalter 12 und die Schalt-Gate-Elektrode 5 als Maske für das Implantieren der Fremdatomionen verwendet werden. Dadurch werden Drain- und Sourceschichten 27 auf der Hauptfläche der n-Senke 25 ausgebil det. Da bei der durchgeführten Ionenimplantation der Abstand halter 12 als Maske verwendet wird, überlappt die Feldabschir mung 9 die erhaltenen Source- und Drainschichten 27 nicht. Wenn der LDD-Transistor hergestellt ist, wird ein CVD-Oxidfilm wei ter aufgebracht. Danach wird der Abstandhalter 12 auf dem Sei tenbereich der Schalt-Gate-Elektrode 5 durch reaktives Ionenät zen ausgebildet. Anschließend erfolgt wieder eine Ionenimplan tation auf den Source- und Drainschichten 27. Anschließend folgt eine Temperaturbehandlung.

Die Darstellung in Fig. 4K zeigt, daß die Seite der n-Senke 25 mit einer Widerstandsschicht 36 maskiert ist. As⁺-Ionen 38 von n⁺-Fremdatomen werden in selbstausrichtender Weise in die Ober fläche der p-Senke 26 implantiert. Dabei werden die Feldab schirmung 9, die Seitenwandung 12 und die Schalt-Gate-Elektrode 5 als Maske für die Implantation genutzt, wodurch auf der Hauptfläche der p-Senke 26 Source- und Drainschichten 6 gebildet werden. Da die Ionenimplantation unter Verwendung der Seiten wandung 12 als Maske erfolgt ist, überlappt die Feldabschirmung 9 die erzeugten Source- und Drainschichten 6 nicht. Wenn im vorliegenden Fall ein LDD Transistor hergestellt wird, dann wird der CVD-Oxidfilm weiter aufgebracht, wodurch die Seiten wandungen auf den Seitenbereichen der Schalt-Gate-Elektrode 5 durch reaktives Ionenätzen ausgebildet werden. Danach werden auf den Source- und Drainschichten 6 wieder Ionen implantiert und es folgt eine Temperaturbehandlung.

Wenn die Widerstandsschicht 36 entfernt ist, ist eine Halblei tervorrichtung mit doppelter Streifenstruktur gemäß Fig. 4L aus gebildet. Auf die Oberfläche wird dann zur Bildung einer Ver drahtung ein in den Figuren nicht gezeigter isolierender Zwischen film aufgebracht, so daß die in Fig. 2 dargestellte Halbleiter vorrichtung verwirklicht ist.

Obwohl in den voranstehenden Ausführungsbeispielen die Feldab schirmung 9 und die Schalt-Gate-Elektrode 5 aus einem Polysili zium hergestellt sind, läßt sich dafür auch eine polyside Struktur verwenden. Beispielsweise könnte die Feldabschirmung 9 aus Polysilizium und die Schalt-Gate-Elektrode 5 aus polysider Struktur und umgekehrt bestehen.

Obwohl im zuvor beschriebenen Ausführungsbeispiel der CMOS mit doppelstreifigem System beschrieben worden ist, läßt sich die erfindungsgemäße Lehre auch bei einem CMOS ohne doppelstreifi ges System realisieren.

Auch ist die erfindungsgemäße Lehre nicht auf die Verwendung von B⁺ und BF₂⁺ als die Schwellenspannung Vth der Feldabschirm- MOS-Struktur und des MOSFET bestimmende Ionen beschränkt. Der gleiche Effekt kann beispielsweise mit p⁺ und As⁺-Ionen er reicht werden. Dies ist auch möglich durch Kombination von B⁺ und BF₂⁺ sowie p⁺ und As⁺-Ionen.

Bei dem vorstehend erläuterten Ausführungsbeispiel ist die Dicke des als Seitenwandung ausgebildeten, auf den Seitenberei chen der Source- und Drainschichten ausgebildeten Abstandhal ters so festgelegt, daß die Feldabschirmung als Offset-Gate ausgeführt ist. Folglich überlappt die Seitenwandung nicht die Feldabschirmung. Also ist es möglich, die Schwellenspannung Vth des parasitären MOS-Transistors hoch zu setzen und der pla stische MOS-Effekt kann effektiv verhindert werden. Wenn Ele mente miniaturisiert werden sollen, ist es desweiteren im Ge gensatz zum Stand der Technik nicht erforderlich, einen Kanal unterbrecher nach Ausbilden der Feldabschirmung einzubringen. Der Effekt eines verengten Kanals tritt also nicht auf. Daher ist es möglich, die Isolierung der Elemente im Submikronbereich zu miniaturisieren. Desweiteren kann der Spannungswiderstand erhöht werden, da die Feldabschirmung ein Offset-Gate ist.

Da die die Schwellenspannung des MOSFET und des parasitären MOS-Transistors der Feldabschirm-MOS-Struktur vorgebende Io nenimplantation auf einmal erfolgt, ist das Verfahren verein facht. Desweiteren überlappt die Feldabschirmung die Source- und Drainschichten nicht, da die als Source- und Drainbereich dienenden, mit Fremdatomen dotierten Schichten auf der Haupt fläche des Halbleitersubstrats unter Verwendung der Feldab schirmung, der Seitenwandung und der Schalt-Gate-Elektrode als Maske ausgebildet worden sind. Im Ergebnis ist es möglich, die Schwellenspannung Vth des parasitären MOS-Transistors hoch zu setzen. Es ist auch möglich, den parasitären MOS-Effekt zu ver meiden und die Vorrichtung zu miniaturisieren.

Die erfindungsgemäße Lehre ist voranstehend anhand von Ausfüh rungsbeispielen lediglich beispielhaft erläutert worden. Die durch die Patentansprüche gegebene Lehre ist dadurch nicht ein geschränkt.

Claims

1. Halbleitervorrichtung, gekennzeichnet durch ein eine Hauptfläche aufweisendes Halbleitersubstrat (1),
eine über einen ersten Gate-Isolierfilm (8) auf einem Elemente isolierenden Bereich des Halbleitersubstrats (1) aus gebildete Feldabschirmung (9),
einen auf einem Seitenbereich der Feldabschirmung (9) als Seitenwand ausgebildeten Abstandshalter (12), dessen Breite so bemessen ist, daß die Feldabschirmung (9) ein Offset-Gate sein kann,
eine über einem zweiten Isolierfilm (4) auf dem Halblei tersubstrat (1) ausgebildete Schalt-Gate-Elektrode (5),
auf der Hauptfläche des Halbleitersubstrats (1) ausgebil dete Source- und Drainschichten (6), die die Feldabschirmung (9) nicht überlappen und
einen die Schalt-Gate-Elektrode (5) und eine Feldab schirm-MOS-Struktur (11) aufweisenden MOSFET (13), wobei die Schalt-Gate-Elektrode (5) und die Feldabschirm-MOS-Struktur (11) auf dem Elemente isolierenden Bereich des Halbleitersub strats (1) ausgebildet sind und wobei die Isolierung der Ele mente durch Anlegen einer Vorspannung an die Feldabschirmung (9) erfolgt.

2. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn zeichnet, daß die Filmdicke des ersten Gate-Isolierfilms (8) über der des zweiten Gate-Isolierfilms (4) liegt.

3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch ge kennzeichnet, daß auf der Hauptfläche des Halbleitersubstrats (1) eine ionenimplantierte Schicht (14) ausgebildet ist und daß diese Schicht (14) die Schwellenspannung des MOSFET und die Schwellenspannung eines parasitären MOS-Transistors der Feldab schirm-MOS-Struktur (11) bestimmt.

4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß durch Kombination eines p-Kanal- MOSFET und eines n-Kanal-MOSFET ein CMOS ausgebildet ist.

5. Halbleitervorrichtung nach Anspruch 4, dadurch gekenn zeichnet, daß auf der Hauptfläche des Halbleitersubstrats (1) eine ionenimplantierte Schicht (14) ausgebildet ist und daß diese Schicht (14) die Schwellenspannung des n-Kanal MOSFET, die Schwellenspannungen des n-Kanal MOSFET und die Schwellen spannung des parasitären MOS-Transistors der Feldabschirm-MOS- Struktur (11) bestimmt.

6. Verfahren zur Herstellung einer Halbleitervorrichtung mit einem eine Schalt-Gate-Elektrode und eine Feldabschirm-MOS- Struktur aufweisenden MOSFET, wobei die Schalt-Gate-Elektrode und die Feldabschirm-MOS-Struktur auf einem Elemente isolieren den Bereich des Halbleitersubstrats ausgebildet sind, gekenn zeichnet durch folgende Verfahrensschritte:
auf der Hauptfläche des Halbleitersubstrats werden die Schwellenspannung des MOSFET und die Schwellenspannung des pa rasitären MOS-Transistors der Feldabschirm-MOS-Struktur bestim mende Ionen implantiert;
nach der Ionenimplantation wird auf dem Elemente isolie renden Bereich des Halbleitersubstrats über einem ersten Gate- Isolierfilm eine Feldabschirmung ausgebildet;
am Seitenbereich der Feldabschirmung wird ein als Seiten wand ausgebildeter Abstandshalter ausgebildet, dessen Breite derart festgelegt ist, daß die Feldabschirmung ein Offset-Gate sein kann;
nach der Bildung des Abstandshalters wird auf dem Halb leitersubstrat über einen zweiten Gate-Isolierfilm eine Schalt- Gate-Elektrode ausgebildet; und
nach Ausbilden der Schalt-Gate-Elektrode wird auf der Hauptfläche des Halbleitersubstrats eine als Source- und Drain schichten dienende Fremdatomdiffusionsschicht ausgebildet, wo bei die Feldabschirmung, der Abstandshalter und die Schalt- Gate-Elektrode als Maske zum Einbringen der Fremdatome dienen.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Filmdicke des ersten Gate-Isolierfilms über der des zweiten Gate-Isolierfilms liegt.

8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Verfahrensschritt des Ausbildens der Seitenwand auf dem Seitenbereich der Feldabschirmung den Verfahrensschritt des Aufbringens eines CVD-Oxidfilms auf der gesamenten Oberfläche und des Ätzens dieses CVD-Films durch reaktives Ionenätzen nach der Ausbildung der Feldabschirmung auf dem Elemente isolierenden Bereich über dem ersten Gate-Isolierfilm umfaßt.

9. Verfahren nach einem der Ansprüche 6 bis 8, dadurch ge kennzeichnet, daß die Halbleitervorrichtung einen p-Kanal MOS FET und einen n-Kanal MOSFET aufweist.