-
Technisches
Gebiet der Erfindung
-
Diese
Erfindung betrifft ein drahtloses Anwenderendgerät und ein entsprechendes System, die
einen Digital/Analog-Umsetzer (D/A-Umsetzer) enthalten, um eine
Hochgeschwindigkeits-Digital/Analog-Umsetzung mit hoher Auflösung unter Verwendung
eines Überabtastprinzips
auszuführen.
-
Hintergrund
der Erfindung
-
Die
Digital/Analog-Umsetzung bezieht sich auf den Prozess des Umsetzens
diskreter digitaler Signale in einen zeitlich kontinuierlichen Bereich
analoger Signale. Die Umsetzung analoger Signale in digitale Signale
und umgekehrt wird oft verwendet, um Systeme der wirklichen Welt,
von denen viele sich kontinuierlich verändernde analoge Signale überwachen,
an digitale Systeme anzuschließen,
die die diskreten Werte der abgetasteten analogen Signale lesen,
speichern, interpretieren, manipulieren und anderweitig verarbeiten.
Die Anwendungen in der wirklichen Welt, die Digital/Analog-Umsetzer
(DACs) verwenden, enthalten z.B. digitale Audiosysteme, wie z.B.
Kompaktplatten-Spieler, digitale Video-Abspielgeräte und verschiedene
andere Hochleistungs-Audioanwendungen, die die Umsetzung digitaler
Signale in analoge Signalformen mit einer hohen Auflösung enthalten.
-
Die
Sigma-Delta-Modulation (die manchmal als "Delta-Sigma-Modulation" bezeichnet wird) schafft
eine Lösung
der Digital/Analog-Umsetzung mit hoher Auflösung. Sigma-Delta-DACs haben
mit der Entwicklung der Signalverarbeitung und der digitalen Audiotechnologien
und ihrer Anwendungen eine weitverbreitete Anwendung gefunden. Die
Sigma-Delta-Modulation umfasst eine Rauschformungstechnik, durch
die das Rauschen eines Quantisierers (oft 1 Bit), der auf einer
Frequenz arbeitet, die viel größer als
die Bandbreite ist, zu hohen Frequenzen verlegt wird, die im Ausgangssignal
uninteressant sind. Ein Filter nach dem Quantisierer entfernt das Außerbandrauschen.
Das resultierende System baut einen Datenumsetzer mit hoher Auflösung auf,
es ist aber aus Systembausteinen mit niedriger Auflösung aufgebaut.
Weil Sigma-Delta-DACs für
die Überabtast-Digital/Analog-Umsetzung
durch das Abtasten der Signale mit sehr hohen Frequenzen sorgen
(d.h. das Abtasten mit Frequenzen, die viel größer als die Nyquist-Frequenz
sind), werden hohe Rauschabstände
erreicht. Folglich kann die Kombination der Überabtast- und Rauschformungs-Technologien
unter Verwendung eines Sigma-Delta-DAC implementiert werden, um
eine hohe Auflösung
ohne externes Trimmen zu erreichen. Es gibt jedoch gegenwärtig keine
Digital/Analog-Umsetzungslösung,
die sowohl eine hohe Geschwindigkeit als auch eine hohe Auflösung bereitstellt.
Einen guten Überblick über die
Theorie der Sigma-Delta-Modulation ist in "Oversampling Delta-Sigma Data Converters" von Candy und Temes,
IEEE Press, 1992, gegeben. Beispiele der D/A-Umsetzer, die die Delta-Sigma-Modulation
verwenden, sind in den US-Patenten Nr. 4.901.077; 5.079.551; 5.185.102;
5.313.205; 5.701.106; 5.712.635; 5.786.779; 5.920.273; und 5.952.947
angegeben.
-
Spezifisch
enthalten die Sigma-Delta-DACs häufig
einen Vorfeld-Interpolator, der die digitalen Eingangsabtastwerte
empfängt
und die Abtastrate (typischerweise das 64–256 fache der Eingangsabtastrate)
der digitalen Eingangsabtastwerte vergrößert. Der Sigma-Delta-Modulator
empfängt
die Eingangsabtastwerte mit höherer
Frequenz vom Interpolator und setzt die Abtastwerte in einen Hochfrequenz-Bitstrom
mit niedriger Auflösung
(typischerweise ein Bit) um. Anstatt das Quantisierungsrauschen
gleichmäßig über den
Frequenzbereich von 0 bis zur Abtast-Nyquist-Frequenz zu spreizen,
formt der Sigma-Delta-Modulator das Rauschen, sodass die Mehrheit
des Rauschens in die sehr hohen Frequenzen über der Nyquist-Frequenz fällt. Folglich entfernt
er effektiv das Rauschen aus dem niedrigeren Frequenzbereich, der
für die
oben zitierten speziellen Anwendungen interessant ist. Die Techniken zum
Vergrößern der
Abtastrate, die im Allgemeinen als Interpolation bezeichnet werden,
sind von den Fachleuten auf dem Gebiet gut verstanden. Die meisten
Konstruktionen verwenden mehrere Vergrößerungsstufen.
-
Ein Überabtast-DAC,
der einen Sigma-Delta-Quantisierer zweiter Ordnung und ein analoges Tiefpassfilter
verwendet, um die Daten vom Sigma-Delta-Quantisierer in ein analoges
Signal umzusetzen, ist eine sehr effektive Vorrichtung für Audioanwendungen
mit niedriger Geschwindigkeit; sie ist aber für Hochgeschwindigkeitsanwendungen
unangemessen. Außerdem
besitzt sie eine relativ hohe Ausgangsdaten-Übergangsrate, die eine höhere Leistung
erfordert, als erwünscht
ist. Außerdem
werden, wenn Überabtastinterpolationen
der Größenordnung
von n = 256 für
hohe Abtastraten, wie z.B. 400 M-Abtastwerte/s, die für Anwendungen
in Zellularbasisstationen erforderlich sind, betrachtet werden,
extreme Taktungsgeschwindigkeiten (400 MHz × 256) ein ernstes Konstruktionshindernis.
-
Folglich
gibt es einen Bedarf an einer drahtlosen Kommunikationsvorrichtung
und einem entsprechenden System, die einen verbesserten DAC besitzen,
der bei einer höheren
Geschwindigkeit betreibbar ist, als vordem erreichbar war, der das
Sigma-Delta-Prinzip in einer anderen Weise ausnutzt.
-
Zusammenfassung
der Erfindung
-
Die
vorliegende Erfindung schafft ein drahtloses Anwenderendgerät und ein
HF-Kommunikationssystem, wie sie in den Ansprüchen dargelegt sind.
-
Kurzbeschreibung
der Zeichnung
-
Für ein vollständigeres
Verständnis
der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgende
Beschreibung zusammengenommen mit der beigefügten Zeichnung, in der gleiche
Bezugszeichen gleiche Merkmale bezeichnen, Bezug genommen, worin:
-
1 ein
Schema eines bekannten Sigma-Delta-Umsetzers erster Ordnung ist;
-
2 ein
Schema eines bekannten Sigma-Delta-Umsetzers zweiter Ordnung ist;
-
3 ein
bekanntes Überabtast-DAC-System
zeigt, das den bekannten Sigma-Delta-Umsetzer erster Ordnung nach 1 besitzt;
-
4 die
Anordnung eines digitalen Signalprozessors und eines DAC des Standes
der Technik veranschaulicht;
-
5 einen
Sigma-Delta-Umsetzer erster Ordnung, der zum Programmieren an einen
Festwertspeicher gekoppelt ist, veranschaulicht;
-
6 eine
Ausführungsform
eines Sigma-Delta-Modulators veranschaulicht, wie er in einer Ausführungsform
der vorliegenden Erfindung offenbart ist;
-
7 das
Taktdiagramm der Taktsignale für jeden
Ein-Bit-DAC im Sigma-Delta-Modulator
gemäß der vorliegenden
Erfindung zeigt;
-
8 einen
Ablaufplan des Verfahrens zum Modulieren eines Signals gemäß der vorliegenden Erfindung
zeigt;
-
9 ein
Kommunikationssystem veranschaulicht, das den Sigma-Delta-Modulator einer Ausführungsform
der vorliegenden Erfindung implementiert;
-
10 einen
Blockschaltplan eines drahtlosen Anwenderendgerätes veranschaulicht, das in
einer Ausführungsform
der vorliegenden Erfindung implementiert ist;
-
11 einen
Blockschaltplan eines drahtlosen Anwenderendgerätes veranschaulicht, das den Sigma-Delta-Modulator
gemäß einer
Ausführungsform
der vorliegenden Erfindung implementiert;
-
12 den
Blockschaltplan des Empfängers
eines drahtlosen Anwenderendgerätes
veranschaulicht, der den Sigma-Delta-Modulator gemäß einer
Ausführungsform
der vorliegenden Erfindung implementiert;
-
13 die gesendeten Spektren für TDMA-Systeme
(GSM-Systeme) und CDMA-Systeme (IS-95-Systeme) veranschaulicht;
und
-
14 eine
spektrale Definition der 2G- und 3G-Zellularvorschriften veranschaulicht.
-
Ausführliche
Beschreibung der bevorzugten Ausführungsformen
-
Die
vorliegende Erfindung wird am besten durch Vergleich mit dem Stand
der Technik verstanden. Folglich beginnt diese ausführliche
Beschreibung mit einer Erörterung
eines wohlbekannten Sigma-Delta-Quantisierers erster Ordnung, wie
er in 1 gezeigt ist. Der Zweck dieses Quantisierers
in einem D/A-Umsetzer besteht darin, ein digitales Signal xi mit hoher Auflösung, 11, das mehrere
Bits (z.B. 16) aufweist, in einen Einzel-Bit-Code yi, 12, umzusetzen, der genau in
ein analoges Signal umgesetzt werden kann. Die Eingabe 11 wird über einen
Integrator 16 in den Quantisierer 21 eingespeist,
wobei die quantisierte Ausgabe 12 als Rückkopplung 25 rückgekoppelt
und unter Verwendung des Addierers 14 von der Eingabe abgezogen
wird. Der Quantisierer 21 erzeugt abhängig davon, ob die Ausgabe
des Integrators positiv oder negativ ist, eine 1-Bit-Ausgabe. Die
Quantisiererfunktion wird als das Hinzufügen der Ausgabe des Integrators 16 zu
einem (nicht gezeigten) Fehlersignal ei modelliert.
Diese Modellierung erlaubt, dass die Berechnung des Spektrums des
Rauschens in einer unkomplizierten Weise ausgeführt wird.
-
Für große positive
Eingaben ist die Ausgabe des Integrators positiv. Eine logische
Eins ist dann die Ausgabe des Quantisierers, die rückgekoppelt und
von der Eingabe abgezogen wird. Die Folge der ausgegebenen Einsen
wird fortgesetzt, bis die Ausgabe des Integrators, die, zurückzuführen auf
die Gegenkopplung, rampenförmig
nach unten verläuft,
die Quantisiererschwelle überquert,
wobei an diesem Punkt der Quantisierer eine negative Eins ausgibt. Mit
der Zeit wird die mittlere Ausgabe yi gleich
der Eingabe xi. Das System wird als ein
Sigma-Delta-Umsetzer
erster Ordnung bezeichnet, weil eine einzelne Integratorstufe verwendet
wird.
-
2 zeigt
einen üblichen
Sigma-Delta-Quantisierer zweiter Ordnung. In vielen D/A-Umsetzungsanwendungen
werden Sigma-Delta-Modulatoren wenigstens zweiter Ordnung ausgewählt, weil Modulatoren
höherer
Ordnung das Rauschen im Signalband, zurückzuführen auf die verbesserte Vorhersage
des Imband-Quantisierungsfehlers,
besser verringern. Folglich ist der resultierende Rauschabstand besser.
Die Sigma-Delta-Modulatoren zweiter Ordnung sind dennoch relativ
stabil und leicht zu konstruieren. Die Konstruktion von Modulatoren
dritter und höherer
Ordnung kann jedoch ziemlich komplex werden.
-
Für den Quantisierer
nach 2 wird die Eingabe xi 30 durch
den Addierer 32 zum Rückkopplungssignal 42 hinzugefügt. Das
Signal vom Addierer 32 wird in den ersten Akkumulator 34 eingespeist. Die
Ausgabe des Akkumulators 34 wird in den zweiten Akkumulator 36 eingespeist.
Die Ausgabe des Akkumulators 36 geht in den Quantisierer 38.
Das (nicht gezeigte) Rest- oder Fehlersignal ei wird
durch den Addierer 32 zur Eingabe xi hinzugefügt. Die quantisierte
Ausgabe 38 wird außerdem
als das Rückkopplungssignal 42 rückgekoppelt.
Der Quantisierer 38 kann das Signal in Einsen und Nullen (1-Bit-Format)
oder in mehrere Pegel quantisieren.
-
Für die Einfachheit
wird das Überabtasten durch
das Wiederholen der Eingangsdaten bei höheren Frequenzen betrachtet.
Die Analyse einer Delta-Sigma-Schleife
mit konstanter Eingabe ist einfach. Es kann angenommen werden, dass
die Ausgabe des Rests R des Integrators 16 in 1 infolge
der Gegenkopplung um die Schleife auf einen kleinen Wert (der als ε bezeichnet
wird) begrenzt bleibt. Der Rest R ist wie folgt gleich dem Fehler
der Eingangsfolge xi minus der Ausgangsfolge
yi: Σ(xi – yi) = R → ε
-
Für n-faches Überabtasten
unter Verwendung der n-fachen Wiederholung der Eingangsdaten zwischen
den Nyquist-Abtastwerten verringert sich dieser Fehler nach n Iterationen
der Schleife auf ε/n, weil
xi für
die n Iterationen konstant ist. Σxi – Σyi = ε nΣx – Σyi = ε x = (1/n)Σyi + (1/n)ε
-
In
einer Schleife zweiter Ordnung gibt es zwei Integratoren in Reihenschaltung.
Die Eingabe wird im ersten Integrator als x, 2x, 3x,..., nx akkumuliert.
Der zweite Integrator enthält
wiederum, zurückzuführen auf
die Eingangsabtastwerte allein, x, 3x, 6x,..., n(n + 1)x/2. Folglich
fällt der
Fehler in einer quadratischen Weise als 2/(n2 +
n). ΣΣxi – ΣΣyi = ε {n(n – 1)/2}ΣΣx – ΣΣyi = ε x = (2/(n2 + n))ΣΣyi + (2/(n2 + n))ε
-
Mit
anderen Worten, durch das Vergrößern der
Ordnung der Schleife oder n kann der Fehler vernachlässigbar
klein gemacht werden, da der gespeicherte Wert im Verhältnis zu
n wächst.
-
Wie
im US-Patent Nr. 5.815.102 offenbart ist, zeigt 3 einen Überabtast-D/A-Umsetzer, der
einen Sigma-Delta-Quantisierer 70 zweiter Ordnung und einen
Ein-Bit-D/A-Umsetzer 71 als den Demodulator 69 und
ein Tiefpassfilter 73, um das Rauschen aus dem 1-Bit-Signal
zu entfernen, verwendet. Das Überabtasten
wird verwendet, um die Auflösung durch
Verringerung des Quantisierungsfehlers auf einen kleinen Wert zu
vergrößern. Die
Techniken zum Vergrößern der
Abtastrate, die im Allgemeinen als Interpolation bezeichnet werden,
sind durch die Fachleute auf dem Gebiet gut verstanden. Die typischen Techniken
enthalten unter vielen das Auffüllen
mit Nullen und die Datenwiederholung.
-
In 3 besteht
das Eingangssignal xi, 60, aus
bei 8 kHz in 16-Bit-Wöner
codierten Daten. Diese Wörter
werden in ein Register 63 gesetzt, von dem sie in ein Tiefpassfilter 64 mit
32 kHz eingespeist werden, wobei jedes Wort viermal wiederholt wird.
Das Tiefpassfilter ist vom Typ eines Filters mit endlicher Impulsantwort
(FIR-Filter). Der lineare Interpolator 66, der außerdem ein
Tiefpassfilter ist, fügt
zwischen jedes Wortpaar vom Tiefpassfilter 64 drei neue
Wörter
ein, was die Datenrate auf 128 kHz erhöht. Diese Wörter werden in ein zweites
Register 67 eingespeist, das jedes Wort in den Demodulator 69 einspeist,
wobei jedes Wort achtmal wiederholt wird, was zu einer Datenrate
von 1 MHz führt.
Dieses Wiederholen der Abtastwerte ist ein einfacher Typ des Tiefpassfilters.
Die 1-MHz-Abtastrate
ist eine ausreichend hohe Datenrate für Audioanwendungen, sodass
das Quantisierungsrauschen, das in das Signal eingefügt wird,
klein ist, wobei die Anforderungen an das analoge Glättungsfilter
leicht erfüllt
werden. Die Ausgabe yi, 61, ist
ein analoges Signal. Für
Audioanwendungen kann die Ausgabe des Demodulators 69 manchmal
direkt den Lautsprecher ansteuern, weil der Lautsprecher als ein
Tiefpassfilter wirken kann. Diese Konfiguration verwendet das, was
als eine Klasse-D-Ausgabe oder ein Impulsdichtemodulations-Eingangssignal
bezeichnet wird. Die Verlustleistung in einer Klasse-D-Stufe besitzt
das Potential, dass sie sehr niedrig ist, da sich die Ausgangstransistoren
immer in einer entweder völlig
kurzgeschlossenen oder völlig
offenen Position befinden, wodurch das meiste der ohmschen Verlustleistung
entfernt wird.
-
Ein Überabtast-D/A-Umsetzer
wie der nach 3, der einen Sigma-Delta-Quantisierer 70 zweiter
Ordnung und ein Tiefpassfilter 71, um die Daten vom Sigma-Delta-Quantisierer 70 in
ein analoges Signal yi, 61, umzusetzen,
verwendet, ist eine sehr effektive Vorrichtung für das Abtasten mit niedriger
Geschwindigkeit, wie z.B. für
Audioanwendungen mit niedriger Geschwindigkeit. Er besitzt jedoch
eine relativ hohe Ausgangsdaten-Übergangsrate,
die eine höhere
Leistung erfordert, als erwünscht
ist. Außerdem
werden bei Hochgeschwindigkeits-Abtastraten, wie z.B. dem für Anwendungen
in Zellularbasisstationen erforderlichen Abtasten bei 200 MHz, und
bei Überabtast-Interpolationen
in der Größenordnung des
n = 256 fachen Überabtastens
extreme Taktungsgeschwindigkeiten (400 MHz × 256) ein ernstes Konstruktionshindernis.
-
Das Überabtasten
kann durch jede gegebene Interpolationsprozedur ausgeführt werden.
Wenn z.B. das Überabtasten
an einem Abtastwert ausgeführt
wird, der während
einer ganzen Nyquist-Periode konstant gehalten wird, verringert
sich die Interpolation auf das n-fache Wiederholen des Eingangsabtastwertes,
wobei n das Überabtastverhältnis ist. Eine
Abtast-Halte-Operation führt
zu einer Tiefpassfilterungsfunktion, wobei diese die wohlbekannte
(sin X)/X-Funktion ist. Der 4 zeigt
eine bekannte Implementierung unter Verwendung eines digitalen Signalprozessors 80,
der an den Überabtast-Sigma-Delta-Modulator
gekoppelt ist. Der digitale Signalprozessor berechnet die Folgenwerte
mit dem ankommenden Signal in Echtzeit, während der Sigma-Delta-Umsetzer
bei der Überabtastrate
arbeitet. Dies stellt sich jedoch als eine überflüssige und leistungshungrige
Operation heraus.
-
5 veranschaulicht
die verwendete Vorrichtung, die die Offline-Verarbeitung der Ausgangsfolgen
gemäß der vorliegenden
Erfindung bereitstellt. Ein 16-Bit-Eingangswort wird durch einen
Sigma-Delta-Umsetzer 100 empfangen, der an einen Festwertspeicher 110 gekoppelt
ist. Das Eingangssignal und das Ausgangssignal des Sigma-Delta-Umsetzers 100 sind
an den Festwertspeicher 110 gekoppelt, um als eine Tabelle
gespeichert zu werden. Im Betrieb wird die Sigma-Delta-Umsetzung
offline vorausberechnet, um sowohl die Ausgangsfolge als auch den
Rest, falls er nicht vernachlässigbar
ist, zu erzeugen. Dies wird möglich,
weil die Umsetzung eines Wertes des Signals von der vorhergehenden
Historie der Eingaben unabhängig
ist. Folglich können 65.536
Werte, die allen möglichen
16-Bit-Eingaben entsprechen, einzeln in den Offline-Sigma-Delta-Umsetzer
eingespeist werden. Der Umsetzer läuft während n Zyklen, wobei n der Überabtastfaktor
ist. Die Ausgangsfolge aus n Bits und der Rest, die aus dieser Offline-Berechnung erhalten
werden, werden in einem Festwertspeicher 110 gespeichert,
der durch ein 16-Bit-Eingangswort adressierbar ist.
-
6 zeigt
einen Hochgeschwindigkeits-Digital/Analog-Umsetzer 105 mit
hoher Geschwindigkeit gemäß der vorliegenden
Erfindung. Ein 16-Bit-Eingangswort im Eingangssignal 106 adressiert
den Festwertspeicher 110 nach 5, der die vorausberechneten
Delta-Sigma-Werte enthält,
die allen möglichen
16-Bit-Eingaben
entsprechen. Die im Festwertspeicher 110 gespeicherten
Werte geben, wenn sie durch das Eingangssignal 106 adressiert werden,
alle gespeicherten Werte der Sigma-Delta-Folge gleichzeitig aus.
Die Ausgabe kann unter Verwendung mehrerer Ein-Bit-Digital/Analog-Umsetzer
(Ein-Bit-DACs) 120, 122, 124 und 126,
die an die n Ausgänge
des ROM 110 gekoppelt sind und die jeder durch Mehrphasentakte
getaktet werden, die jeder in Bezug auf den Nächsten um die Überabtastperiode
verzögert
ist, in das erforderliche analoge Signal umgesetzt werden. Die im
ROM 110 gespeicherten Daten werden nötigenfalls komprimiert, um
die Anzahl der Speicherzellen oder die Größe des ROM 110 zu
minimieren. Abhängig
davon, was im ROM 110 gespeichert ist, können die
aus dem ROM 110 ausgegebenen Daten in verschiedenen nützlichen Formaten
mit niedriger Übergangsrate
vorliegen.
-
Unter
der Voraussetzung einer Verzögerungs-Verriegelungs-Schleife
und n Ein-Bit-DACs 120, 122, 124 und 126 werden,
wenn der Speicher durch eine Eingabe adressiert wird, sowohl die
ganze gespeicherten Bitfolge als auch der Rest gleichzeitig zum
Ausgang übertragen.
Die Folge ist als eine Spalte gespeichert, wobei diese Bits parallel
in die DACs 120, 122, 124 und 126 eingespeist
werden, wie gezeigt ist. Jeder DAC 120, 122, 124 und 126 kann
unter Verwendung einer Stromsteueranordnung implementiert sein,
die ein einzelnes differentielles Paar und eine Schwanzstromquelle
besitzt. Jedes differentielle Paar wird durch ein getaktetes Flipflop
umgeschaltet, wobei dadurch der Strom von einer Seite zu anderen übertragen
wird. Die DACs 120, 122, 124 und 126 werden
mit verzögerten
Takten getaktet, die in 7 gezeigt sind. Die Verzögerung zwischen
benachbarten Takten beträgt
T/n, wobei T die Nyquist-Periode ist. Dieser Mehrphasentakt muss
unter Verwendung einer Verzögerungs-Verriegelungs-Schleife
mit sehr niedrigem Jitter erhalten werden. Aus Gründen einer
verbesserten Genauigkeit sind ein separater Restaddierer 128 und
ein separater DAC 130 notwendig, falls die gespeicherten
Reste ausgegeben werden. Diese Werte werden im digitalen Bereich
addiert. Nur wenn der Wert des Restes nennenswert wird (d.h. wenn
das höchstwertige
Bit eins wird), wird er in ein analoges Signal umgesetzt und als
eine Korrektur zum Ausgang hinzugefügt.
-
Die
durch das Summieren aller Ausgaben der DAC 120, 122, 124 und 126 erhaltene
analoge Ausgabe emuliert dann einen Sigma-Delta-DAC, dennoch schafft
diese Ausführungsform
sowohl eine hohe Geschwindigkeit als auch eine hohe Auflösung, die
durch die Sigma-Delta-Lösungen
des Standes der Technik nicht möglich
sind. Es wird angegeben, dass diese Ausgabe ein geformtes Quantisierungsrauschen
bei hohen Frequenzen über
der Überabtastrate
besitzt, das herausgefiltert werden muss. Eine zweckmäßige An,
dies auszuführen,
wie sie im US-Patent
Nr. 5.012.245 offenbart ist, besteht darin, eine FIR-Filterungstechnik
zu verwenden, die erhalten wird, indem einfach die Schwanzströme der verschiedenen
DACs 120, 122, 124 und 126 eingestellt werden,
damit sie den Koeffizienten des Filters entsprechen. Die Multiplikation
ist trivial, wenn einer der Operanden +1, –1 oder 0 ist. Es wird angegeben, dass
die Ungenauigkeiten der Koeffizienten des Filters keine Nichtlinearität oder Ausläufer einführen, sondern
nur den Frequenzgang des Filters ändern.
-
Eine
weitere Ausführungsform
kann die Aufnahme einer Sigma-Delta-Schleife zweiter Ordnung enthalten,
um einen 100-dB-Dynamikbereich zu erhalten, wobei das Überabtastverhältnis 128 beträgt. Dies
bedeutet, dass der Festwertspeicher 65k × 128 Bits umfasst. Falls eine
Schleife höherer
Ordnung oder eine Mehrbit-Verzögerungsschleife
verwendet wird, ist das Überabtastverhältnis kleiner;
der DAC 105 wird jedoch komplexer, obwohl sich sowohl die Anzahl
der DAC 120, 122, 124 und 126 als
auch die Anzahl der Taktphasen verringern.
-
Eine
noch weitere Ausführungsform
kann eine Vorrichtung enthalten, um die optimale Anzahl der Anzapfungen
und die Anzapfungsgewichtskoeffizienten des Filters anzuwenden.
Das Verfahren zum Konstruieren der optimalen Anzahl der Anzapfungen und
der Anzapfungsgewichtskoeffizienten ist im US-Patent Nr.5.012.245
offenbart. Spezifisch würden diese
Anzapfungsgewichtskoeffi zienten auf die analogen Ausgangssignale
von den DACs 120, 122, 124 und 126 angewendet.
-
Eine
noch weitere Ausführungsform
kann einen ROM enthalten, wie z.B. den ROM in 5,
wobei die Daten unter Ausnutzung der Symmetrie in der Tabelle komprimiert
und dann gespeichert werden. Die Daten werden später durch eine Expansionseinheit,
die an den Ausgang des ROM gekoppelt ist, expandiert, nachdem sie
den ROM in 6 verlassen. Die entsprechende
Expansionseinheit muss ebenso eine hohe Geschwindigkeit besitzen.
-
Eine
Baugruppe kann nur aus dem ROM bestehen, der die vorgespeicherte
digitale Sigma-Delta-Folge für
die möglichen
Werte der digitalen Eingabe besitzt.
-
Ein
Verfahren zum Umsetzen eines digitalen Signals in ein analoges Signal
mit hoher Geschwindigkeit und Auflösung ist im Ablaufplan nach 8 zusammengefasst.
Am Anfang (Schritt 200) werden analoge Sigma-Delta-Folgenmuster
offline für
alle möglichen
digitalen Signaleingaben erzeugt, wie im Schritt 201 gezeigt
ist. Diese Folgenmuster werden im Schritt 202 in einem
Speichermittel, wie z.B. einem Festwertspeicher, gespeichert. Nachdem
im Schritt 203 eine digitale Signaleingabe den Festwertspeicher
adressiert, um das gespeicherte Folgenmuster wiederzugewinnen, wird
im Schritt 204 das analoge Folgenmuster wiedergewonnen.
Diese Daten werden im Schritt 205 an mehrere Digital/Analog-Umsetzer angelegt.
Im Schritt 206 wird jeder der mehreren Digital/Analog-Umsetzer
durch einen Mehrphasentakt getaktet. Alle Ausgaben aus jedem Digital/Analog-Umsetzer
werden im Schritt 207 summiert, um ein Ausgangssignal darzustellen,
was den Prozess beendet (Schritt 208).
-
Der
Hochgesehwindigkeits-Digital/Analog-Umsetzer mit hoher Auflösung der
vorliegenden Erfindung kann in verschiedenen Telekommunikationsanwendungen
und anderen Anwendungen verwendet werden. Der Digital/Analog-Umsetzer 105 kann
zweckmäßig Teil
von drahtlosen Anwenderendgeräten
und Basisstationen sein, die entsprechend internationalen Standards,
wie z.B. dem CDMA (Code multiplex-VielfachzugriffJ und dem GSM (globales System
für die
Mobilkommunikation), arbeiten.
-
9 veranschaulicht
ein drahtloses Kommunikationssystem, in dem der Digital/Analog-Umsetzer
der vorliegenden Erfindung implementiert sein kann. Das drahtlose
Kommunikationssystem 300 umfasst ein drahtloses Anwenderendgerät (wobei
ein Zellulartelephon veranschaulicht ist) 302, das mit
einer Basisstation (wobei eine Zellularbasisstation veranschaulicht
ist) 304 über
einen Aufwärtsstreckenkanal 306 und
einen Abwärtsstreckenkanal 308 kommuniziert.
Die Basisstation und die drahtlose Anwenderendgerät-Einheit
arbeiten in einer ähnlichen
Weise.
-
Die
Zellularkommunikation im System 300 kann in Zeitduplex
(TDD) oder in Frequenzduplex (FDD) ermöglicht sein. Beim Zeitduplex
(TDD) erfolgt die Kommunikation zwischen dem drahtlosen Anwenderendgerät 302 und
der Basisstation 304 auf einem einzelnen Kanal. Ganz wie
bei einem Handfunksprechgerät
wird der Kanal durch den Sender der Mobilstation und den Sender
der Basisstation zeitlich gemeinsam benutzt. Ein Zeitschlitz ist
für die
Aufwärtsstrecke
reserviert, während
ein weiterer Zeitschlitz für
eine Abwärtsstrecke
reserviert ist. Die relativ Länge
der Aufwärtsstrecken-
und Abwärtsstrecken-Zeitschlitze
kann eingestellt werden, um asymmetrischen Datenverkehr aufzunehmen.
Wenn festgestellt wird, dass der Abwärtsstrecken-Datenverkehr im
Durchschnitt zweimal der der Aufwärtsstrecke ist, dann ist der
Abwärtsstrecken-Zeitschlitz
zweimal so lang wie der Aufwärtsstrecken-Zeitschlitz. Beim
Frequenzduplex (FDD) kommunizieren das drahtlose Anwenderendgerät 302 und
die Basisstation 304 über
ein Paar von Funkfrequenzen. Die untere Frequenz ist die Aufwärtsstrecke,
während
der die Mobilstation Informationen zur Basisstation sendet. Sowohl
die Aufwärtsstrecke
als auch die Abwärtsstrecke
bestehen jede aus einer Signalquelle, einem Sender, dem Ausbreitungsweg,
einem Empfänger und
einem Verfahren zum Darstellen der Informationen. Sowohl das drahtlose
Anwenderendgerät
als auch die Basisstation verkörpern
die Erfindung mit Sendern, die digitale Daten mit hoher Geschwindigkeit
und mit hoher Auflösung
in analoge Signale umsetzen. Die Basis station könnte das ganze Mehrfachträger-Abwärtsstreckensignal
für die
Verwendung in einem einzelnen HF-Sender in ein analoges Signal umsetzen.
Das drahtlose Anwenderendgerät
wird im Folgenden erklärt.
-
10 stellt
einen Blockschaltplan 310 auf hoher Ebene des drahtlosen
Anwenderendgeräts 302 dar.
Im drahtlosen Anwenderendgerät 302 werden
die Hochfrequenzsignale (HF-Signale) durch den HF-Abschnitt 312 empfangen
und gesendet. In der veranschaulichten Ausführungsform umfasst der HF-Abschnitt 312 einen
Duplexer 335, der eine Antenne 338 an einen Empfänger 317 und
an einen Leistungsverstärker 323 koppelt.
Ein Modulator 321 ist an den Leistungsverstärker 323 und
an einen Synthesizer 319 gekoppelt. Der Synthesizer 319 ist
ferner an den Empfänger 317 gekoppelt.
Der HF-Abschnitt 312 ist ferner an einen analogen Grundbandabschnitt 313 gekoppelt.
In der veranschaulichten Ausführungsform
umfasst der analoge Grundbandabschnitt 313 eine HF-Schnittstelle 314 und eine
Audioschnittstelle 315. Ein Lautsprecher 337 und
ein Mikrophon 339 sind an die Audioschnittstelle 315 gekoppelt.
Die HF-Schnittstelle 314 ist sowohl an den Empfänger 317 als
auch den Modulator 321 des HF-Abschnitts 312 gekoppelt.
Die analoge HF-Schnittstelle enthält I- und Q-Analog/Digital-Umsetzer
(I- und Q-ADCs) und I- und Q-Digital/Analog-Umsetzer (I- und Q-DACs) 105 für die Umsetzung
zwischen den analogen und digitalen Bereichen. Die Audioschnittstelle 315 kann
außerdem
I- und Q-Analog/Digital-Umsetzer (I- und Q-ADCs) und I- und Q-Digital/Analog-Umsetzer
(I- und Q-DACs) 105 für
die Umsetzung zwischen den digitalen und analogen Bereichen enthalten.
Der analoge Grundbandabschnitt 313 ist ferner an einen
digitalen Grundbandabschnitt 316 gekoppelt.
-
In
der veranschaulichten Ausführungsform umfasst
der digitale Grundbandabschnitt 316 drei Elemente: den
digitalen Signalprozessor (DSP) 318, die Mikrocontroller-Einheit
(MCU) 320 und die anwendungsspezifische integrierte Schaltung
(ASIC) 322. Der DSP 318 koppelt die Audioschnittstelle 315 an
die HF-Schnittstelle 314 und
an die Mikrocontroller-Einheit (MCU) 320. Der digitale
Signalprozessor (DSP) 318 und die Mikrocontroller-Einheit
(MCU) 320 sind fer ner an die ASIC-Rückwandplatine 322 gekoppelt.
Die Mikrocontroller-Einheit (MCU) 320 ist ferner an eine
Anwenderschnittstelle 327 gekoppelt, die wenigstens eine
Anwenderanzeige 329 und eine Tastatur 331 umfasst
(wobei außerdem
eine optionale SIM-Karte 333 offenbart ist).
-
Der
digitale Signalprozessor (DSP) 318 stellt die programmierbare
Sprachcodierung und -decodierung (einen Vocoder), die Kanalcodierung
und -decodierung, die Entzerrung, die Demodulation und die Verschlüsselung
bereit. Die Mikrocontroller-Einheit (MCU) wickelt das Protokoll
der Ebene 2 u. 3, das Funkbetriebsmittel-Management, die Kurznachrichtendienste,
die Mensch-Maschine-Schnittstelle und das Echtzeit-Betriebssystem
ab. Die ASIC-Rückwandplatine 322 führt die
gesamte Chip-Raten-Verarbeitung aus. Während die graphische Darstellung 310 auf
hoher Ebene den HF-Abschnitt 312, den analogen Grundbandabschnitt 313 und
den digitalen Grundbandabschnitt 316 als getrennte Gehäuse oder
Chips veranschaulicht, erwägt
die Erfindung die Ersetzung jedes der obigen durch eine äquivalente Funktion,
wie z.B. eine HF-Funktion und/oder eine analoge Grundbandfunktion
und/oder eine digitale Grundbandfunktion. Die Funktionen bleiben
dieselben, selbst wenn sich die tatsächliche Implementierung ändert. Die
Erfindung erwägt
ferner, dass der HF-Abschnitt 312, der analoge Grundbandabschnitt 313 und
der digitale Grundbandabschnitt 316 wahlweise kombiniert
und/oder in ein oder zwei Gehäuse oder
Chips integriert sein können.
-
Eine
Aufwärtsstrecken-Sprachverarbeitungskette 306 für ein drahtloses
Anwenderendgerät 302 ist
in 11 veranschaulicht. Dieser Kanal enthält einen
CODEC 345, der ein Mikrophon 339 an einen Vocoder 343 koppelt,
einen Grundbandmodulator 341, der den Vocoder 343 an
einen Digital/Analog-Umsetzer 325 mit hoher Geschwindigkeit
und hoher Auflösung
koppelt. Ein HF-Sender 334 (ein Teil des HF-Abschnitts 312)
koppelt eine Antenne 338 an den Digital/Analog-Umsetzer 325.
Innerhalb des HF-Senders 334 ist der Modulator 321 als
zwei HF-Mischer implementiert, die durch den Synthesizer I- und
Q-angesteuert werden, der als ein HF-Überlagerungsoszillator implementiert
ist. Der CODEC 345 des HF-Senders enthält einen (nicht gezeigten)
Audioverstärker,
einen (nicht gezeigten) Sigma-Delta-Analog/Digital-Umsetzer (Sigma-Delta-ADC)
und ein (nicht gezeigtes) digitales Filter, die auf einem Chip zusammengekoppelt
sind. Der CODEC empfängt
ein analoges Sprachsignal durch das Mikrophon und setzt es in ein
digitales Signal um. Während der
CODEC 345 als vom digitalen Grundbandabschnitt 316 separat
gezeigt ist, kann er sich außerdem
innerhalb des digitalen Grundbandabschnitts 316 befinden.
Der CODEC 345 codiert die Audiosignale unter Verwendung
der im VOCODER enthaltenen Algorithmen in digitale Wörter um.
Dieses Signal wird dann komplex moduliert, in ein analoges Signal
umgesetzt (I u. Q und an den Sender angelegt. Der Sender wird mit
der dem Handapparat zugeordneten Funkfrequenz komplex moduliert.
Er verwendet einen an die Antenne 338 gekoppelten Leistungsverstärker, um
das digitale Signal zu senden, wobei er effektiv die (digitalen)
Sprachinformationen zum Empfänger
der Basisstation überträgt.
-
Ein
Abwärtsstrecken-Sprachkanal 308 für das drahtlose
Anwenderendgerät 302 ist
in 12 veranschaulicht. Dieser Kanal enthält einen
HF-Empfänger 340 (einen
Teil des HF-Abschnitts 312), der die Antenne 338 an
einen Analog/Digital-Umsetzer (ADC) 342 koppelt
(während
in der Ausführungsform nach 12 ein
Sigma-Delta-Analog/Digital-Umsetzer (Sigma-Delta-ADC) gezeigt ist,
können
andere Analog/Digital-Umsetzer verwendet werden), einen Vocoder 343,
der einen Demodulator 344 an einen CODEC 345 koppelt,
und einen Lautsprecher 337, der an den CODEC 345 gekoppelt
ist. Während
der CODEC 345 als vom digitalen Grundbandabschnitt 316 separat
gezeigt ist, kann er sich außerdem
innerhalb des digitalen Grundbandabschnitts 316 befinden.
Der CODEC 345 codiert die digitalen Wörter unter Verwendung der im
VOCODER enthaltenen Algorithmen in analoge Signale um. Der CODEC 345 enthält ein digitales
Filter, einen DAC und einen Audioverstärker, die auf einem Chip zusammengekoppelt sind.
Der HF-Empfänger verwendet
eine AGC-Schaltung, die die Verstärkung des ZF-Verstärkers als
eine Funktion des empfangenen Signals verändert. Es ist das Ziel, ein
analoges Signal in natürlicher
Größe ohne
Verzerrung und mit minimalem Rauschen an die Analog/Digital-Umsetzer
(ADCs) anzulegen.
-
Die
Bandstruktur des Zellularsystems, in dem das Kommunikationssystem
der vorliegenden Erfindung arbeitet, besteht aus dicht gepackten HF-Trägern mit
sehr hoher spektraler Dichte. Wie in 13 veranschaulicht
ist, ist das am weitesten eingesetzte TDMA-System der Welt das GSM,
bei dem die GMSK-modulierten Träger
in einem 200-kHz-Raster 348 angeordnet sind, wobei die
Signalstörung
durch den Nachbarkanal im ersten Nachbarkanal auf –30 dBc
und im zweiten Nachbarkanal auf –60 dBc unterdrückt ist.
Das in Amerika verwendete 2-G-CDMA-System
(IS-95) verwendet mit 1,25 MHz beabstandete (bei 1,2288 Msps) QPSK-modulierte
Träger 350 mit
einem sehr kleinen Schutzband. Jeder Träger kann mit bis zu 32 Walsh-Codes
moduliert werden, die verwendet werden, um die Anwender zu trennen.
Wie vorher erwähnt
worden ist, ermöglicht
die Verwendung von Hochgeschwindigkeits-Digital/Analog-Umsetzern
(Hochgeschwindigkeits-DACs) mit höherer Auflösung, die in dieser Erfindung
offenbart sind, die Mehrfachträger-Basisstations-Übertragung
durch einen gemeinsamen HF-Leistungsverstärker.
-
14 veranschaulicht
die spektrale Definition der 2G- und 3G-Zellularvorschriften. Der
Basisstations-Sender arbeitet auf dem oberen Frequenzband. In Europa
empfängt
die Basisstation z.B. von 1900 bis 1980 MHz, während sie von 2110 bis 2170 MHz
sendet.
-
Der
Digital/Analog-Umsetzer der vorliegenden Erfindung kann in anderen
Anwendungen, wie z.B. Datenkommunikationssystemen, Festplattenlaufwerken,
CD-Spielern, Videoanzeigen und jeder anderen Anwendung, in der es
eine große
Datenmenge gibt, die schnell umgesetzt werden muss, verwendet werden.
-
Die
Begriffe und Ausdrücke,
die in der vorangehenden Beschreibung verwendet worden sind, werden
hierin als Begriffe der Beschreibung und nicht der Einschränkung verwendet,
wobei es bei der Verwendung derartiger Begriffe und Ausdrücke keine Absicht
gibt, Äquivalente
der gezeigten und beschriebenen Merkmale oder Teile hiervon auszuschließen, wobei
erkannt wird, dass der Umfang der Erfindung nur durch die folgenden
Ansprüche
definiert und eingeschränkt
ist.