DE69535179T2

DE69535179T2 - Eingebettete datenverbindung und zugehöriges protokoll

Info

Publication number: DE69535179T2
Application number: DE69535179T
Authority: DE
Inventors: Newton Christopher Bilgoa Plateau DALY; Hugh East Melbourne McDERMOTT
Original assignee: University of Melbourne; Cochlear Ltd
Current assignee: University of Melbourne; Cochlear Ltd
Priority date: 1995-10-19
Filing date: 1995-10-19
Publication date: 2007-06-28
Anticipated expiration: 2015-10-20
Also published as: DE69535179D1

Description

Diese Erfindung betrifft ein Übertragungssystem und -Verfahren, und insbesondere die Übertragung von Leistung und Daten zu einer gewebestimulierenden Prothese wie zum Beispiel ein Cochlear-Implantat.
Eine derzeitige Cochlear-Implantat-Hörprothese des Standes der Technik besteht aus einem Innenohr-Empfänger/Stimulator (Receiver/Stimulator; RS), der mit einem Elektroden-Array verbunden ist, das entlang des Hörnervs angeordnet ist. Ein tragbarer Sprachprozessor (Wearable Speech Processor; WSP), der ein Mikrofon und eine Stromquelle enthält, wird von dem Patienten getragen. Der WSP verarbeitet Sprache und überträgt sowohl Energie bzw. Strom als auch Daten zu dem RS, um die entsprechende Versorgung der Elektroden mit Energie zu steuern.
Das am weitesten verbreitete Übertragungssystem, das für Cochlear-Implantate verwendet wird, ist in dem Patent Nr. US-4,532,930 von Crosby et al. offenbart, auf das sowohl für dessen Erläuterung des Standes der Technik im Allgemeinen und dessen Abbildung eines grundlegenden Cochlear-Implantat-Designs Bezug genommen wird, das nun von vielen tausenden Patienten verwendet wird. Das Datenübertragungsformat des Systems von Crosby et al. ist in 2 dargestellt, wobei diese Zeichnung auf der 8 des zuvor erwähnten Patents basiert. Sowohl Strom als auch Daten werden in der Form eines amplitudenmodulierten HF-Signals übertragen, das sechs Impuls-Bursts bzw. -Signalfolgen verursacht. Der erste Burst dient zu Synchronisationszwecken. Die Anzahl der Impulse in dem zweiten Burst steht für die aktive Elektrode, und die Anzahl der Impulse in dem dritten Burst bestimmt den Betriebsmodus. Der zweite Burst identifiziert einfach eine von zweiundzwanzig Elektroden. Der dritte Burst, der den Modus darstellt, definiert, ob die Stimulation bipolar oder mit gemeinsamen Minus (Common Ground) erfolgen soll, sowie eine bestimmte Elektro dennummer, die als eine Referenz zu verwenden ist, wenn die Stimulation bipolar ist.
Der vierte Burst stellt die Amplitude der Stimulation dar. Die zweiten, dritten und vierten Bursts übermitteln digitale Informationen – die Impulse in jedem Burst werden gezählt, um die betrachteten Daten abzuleiten.
Die fünften und sechsten Bursts sind vom Wesen her analog. Anstatt die Anzahl der Impulse in jedem dieser Bursts zu zählen und eine digitale Zahl abzuleiten, die die Quantifizierung eines gewissen Parameters darstellt, ist es die Dauer jeder der letzten beiden Phasen, die direkt steuert, wie lang ein positiver Impuls zuerst und anschließend wie lange ein negativer Impuls angelegt wird.
Es gibt zahlreiche Betrachtungen, die das Design einer Datenverbindung und eines Übertragungsprotokolls für eine Cochlear-Prothese betreffen. Es ist offensichtlich, dass je höher die Trägerfrequenz, desto höher die potentielle Datenrate – je mehr HF-Zyklen in einer beliebigen Zeiteinheit übertragen werden können, desto größer die Anzahl der Permutationen, welche Zyklen vorhanden sein können und welche fehlen können, wodurch die Weitergabe einer größeren Informationsmenge ermöglicht wird. Es gibt jedoch eine fundamentale Einschränkung der maximalen HF-Trägerfrequenz, die verwendet werden kann. Je höher die Frequenz, desto größer die Verluste in dem Sender. Der Sender umfasst eine Batterie und aufgrund der beschränkten Energiekapazität von tragbaren Batterien muss ein ineffizientes Schaltungsdesign vermieden werden. Im Allgemeinen gilt, je höher die Schaltfolge eines Transistors, desto größer die Verluste. Deshalb ist, während eine hohe Datenrate gewünscht wird, um die Elektroden so schnell wie möglich zu stimulieren, es das Bestreben, dieses mit einer relativ geringen Trägerfrequenz zu erreichen.
Eine Haupteinschränkung bezüglich der Datenrate, und dies gilt für eine beliebige Trägerfrequenz, hat mit dem Tastverhältnis (Duty Cycle) zu tun.
Strom bzw. Energie kann in das Implantat nur dann übertragen werden, wenn Zyklen vorhanden sind, nicht wenn sie fehlen. Das Verhältnis der Zeit, wenn eine Übertragung vorhanden ist, zu der Zeit, wenn keine vorhanden ist, nennt man das Tastverhältnis, und je höher das Tastverhältnis, desto höher der Energiewert, der von dem Sendeabschnitt des WSP an den Empfängerabschnitt des RS übertragen werden kann. Je höher das Tastverhältnis jedoch, desto weniger Flexibilität ist bei der Auswahl vorhanden, ob Zyklen vorhanden sein sollten oder nicht. Mit anderen Worten, je höher das Tastverhältnis, desto niedriger die Datenrate. Dieses Problem beeinflusst die Amplitudenmodulations- und On-Off-Keying-Modulationsverfahren. Es ist richtig, dass frequenzmodulierte Signale nicht unter diesem Problem leiden, sie weisen jedoch zwei erhebliche Schwierigkeiten auf, die sie für die Verwendung mit einer Cochlear-Implantat-Einrichtung ungeeignet machen. Zum Ersten ist der FM-Träger immer vorhanden, auch wenn keine Daten übertragen werden, und dies sorgt für einen übermäßigen Energieabfluss bei einem batteriebetriebenen Sender mit geringem Gewicht. Zum Zweiten sind sowohl der Sender als auch der Empfänger komplizierter zu implementieren, und diese impliziert eine höhere Bauteilanzahl, ebenfalls ein Nachteil in der Umgebung eines Cochlear-Implantats.
Es existiert ebenfalls ein Grundproblem bei der Verwendung des Amplitudenmodulationsansatzes des Standes der Technik. Die in einem parallel abgestimmten Schaltkreis gespeicherte Energie benötigt eine begrenzte Zeit, um zu dissipieren. Die Energie zirkuliert zwischen der Spule und dem Kondensator, und die Nettoenergie verringert sich als ein Ergebnis der Verluste in dem Schaltkreis. Diese Verluste können durch die Güte Q der Schaltung (hohes Q bedeutet niedrige Verluste) ausgedrückt werden. Typischerweise braucht es Q/π Zyklen für die Amplitude des zirkulierenden Stromes, um sich auf einen Wert von 1/e seines Anfangswerts zu reduzieren. Wenn die Güte Q der abgestimmten Schaltkreises 30-50 beträgt, kann es mehr als 10 Zyklen für den Strom dauern, sich aufzubauen oder auf einen Wert abzufallen, an dem die Erfassung zuverlässig ist. Wenn jeder Burst ein Bit vom Wert 1 darstellt und die Beendigung der Übertragung ein Bit des entgegen gesetzten Werts darstellt, und wenn man 10 Zyklen benötigt, damit ein Burst sich aufbaut oder abfällt, ist es offensichtlich, dass die Datenrate lediglich 5% der HF-Trägerfrequenz betragen kann. Im Allgemeinen ist es sehr schwer, ein System zu gestalten, bei dem die Bitrate mehr als 10% der Trägerfrequenz beträgt. Und ein einfaches Design diesen Typs, bei dem angenommen wird, dass durchschnittlich so viele Bits des Wertes 1 wie des anderen Werts vorhanden sind, führt zu einem Tastverhältnis von nur 50%, wohingegen typischerweise höhere Tastverhältnisse gewünscht werden, um so viel Energie wie möglich zu dem Implantat zu übertragen. Einfache binäre Kodierverfahren liefern keine optimalen Ergebnisse.
Andere Ansätze haben ihre eigenen Einschränkungen. Zum Beispiel sind Frequenzumtastungs- und Phasenmodulationstechniken erheblich komplizierter zu implementieren.
Ein besonderer Nachteil des oben diskutierten Ansatzes von Crosby et al. ist, dass jeder Datenübertragungsblock aus zwei vollständig unterschiedlichen Bestandteilen besteht. Die ersten vier Bursts (Synchronisation, aktive Elektrode, Modus und Amplitude) bauen im Wesentlichen die Stimulationsparameter für das Implantat auf, sie übermitteln jedoch keine Informationen über die Dauern der beiden Phasen der Stimulation. Die Dauern der beiden Hälften jeder zweiphasigen Wellenform werden durch die tatsächlichen Breiten der beiden letzten Bursts in dem Datenübertragungsblock gesteuert. Es wäre möglich, weit mehr Daten zu übertragen, wenn der Hauptteil jedes Datenübertragungsblocks dafür verwendet würde, die Impulsdauern darzustellen, und wenn nicht erforderlich wäre, dass ein we sentlicher Teil jedes Datenübertragungsblocks alleine für Konfigurationszwecke verwendet wird.
EP-200359-A offenbart eine breitbandige induktive transdermale Leistungs- und Datenverbindung, die sich auf ein Verfahren und eine Vorrichtung zum Übertragen von Energie und Daten durch die Haut eine Subjekts bezieht, ohne die Haut zu durchbrechen.
WO-8301006-A offenbart ein transkutanes Signalübertragungssystem, das eine größere Positionierungstoleranz aufweist, die in induktiv gekoppelten Sender- und Empfangsabstimmungsschaltungen erlaubt ist, durch Erreichen einer kritischen Kopplung dazwischen. In einem transkutanen Signalübertragungssystem wird die kritische Kopplung durch Einstellen des Abstandes der Spulen der Abstimmschaltkreise eingestellt, wodurch die Ausgangsimpedanz des Senders auf die Hälfte der Ausgangsimpedanz ohne Kopplung absinkt.
US-4408608-A offenbart eine implantierfähige gewebestimulierende Prothese, die für einen minimalen Energieverbrauch bestimmt ist.
US-4944299-A offenbart ein digitales Hochgeschwindigkeits-Telemetriesystem für eine implantierbare Vorrichtung, das sich auf einen implantierbaren Telemetriesender mit hoher Bitrate und einen entsprechenden externen Empfänger bezieht.
US-4758836 offenbart ein Induktionskopplungssystem für die bidirektionale Übertragung von digitalen Daten. Das System überträgt ein Abfragesignal in einer ersten Richtung von einer Abfrageeinheit zu einem Messgerättransponder, und ein Datenrückkehrsignal in einer zweiten Richtung von dem Messgerät zu der Einheit. Der Kopplungsgrad ist festgelegt.
In Systemen wie dem zuvor erwähnten System von Crosby et al. werden Zyklen gezählt. Doch jeder Impuls stellt nicht ein einzelnes Hochzählen dar. Zum Beispiel könnte für alle 8N Zyklen, die von dem Empfänger erfasst wurden, ein Zähler N aufgenommen werden. Der Sender sendet 8N+4 Zyklen, um sicherzustellen, dass mindestens 8N Zyklen empfangen wurden. In dem Decoder wird eine Teile-durch-8-Schaltung verwendet, so dass eine beliebige Anzahl von empfangenen Zyklen zwischen 8N und 8N+7 zum Beispiel als N decodiert werden. Ein Zählschema wie dieses ist in CMOS-Schaltkreisen einfach zu implementieren, unabhängig von einer Taktfrequenz, wenn die Logik bei der Trägerfrequenz arbeitet. Aufgrund des langsamen Aufbaus und des langsamen Abbaus eines Impuls-Bursts bei der Empfangsspule, wird bewirkt, dass ein perfektes Zählen nicht möglich ist. Deshalb werden 8 Zyklen gesendet oder jede Zählererhöhung, und der Versatz von 4 Zyklen resultiert typischerweise in der Anzahl der decodierten Zyklen, die innerhalb des Bereichs 8N bis 8N+7 fallen, der als N decodiert wird.
Dieses allgemeine Prinzip wird beim Gegenstand der Erfindung angewendet, obwohl es eine Vielzahl von Unterschieden zwischen der Implementierung von Crosby et al. und der des Gegenstands der Erfindung gibt. Es ist jedoch die grundlegende Designauswahl, Empfängerschaltungszyklen zu zählen als sich auf ein konventionelleres Amplitudenmodulations-Hüllkurven-Erfassungsschema zu verlassen, das insbesondere bei hohen Frequenzen Sendeleistung verschwendet.
Kurze Beschreibung der Erfindung
Es ist demgemäß eine Aufgabe der Erfindung, ein Datenverbindungs- und -übertragungsprotokoll bereitzustellen, die eine hohe Datenrate auch für eine relativ niedrige HF-Trägerfrequenz ermöglichen, ohne dass komplexe Schaltungen oder eine ineffiziente Verwendung der Stromquelle notwendig sind.
GB-2258371 offenbart ein Umgebungsdatenübertragungsverfahren und -Vorrichtung, bei dem bzw. der die Übertragung eines Da tenbits durch Unterdrücken eines in einer Gruppe von drei Taktimpulsen geschieht, durch Herabsetzen der reaktiven Impedanz in einem dieser Systeme und bei dem die Synchronisierung der Dreifachimpulszyklen automatisch durch die Übertragung des ersten Datenbits geschieht. Anspruch 1 ist gegenüber diesem Dokument des Standes der Technik abgegrenzt.
Gemäß der vorliegenden Erfindung ist in Anspruch 1 ein Übertragungssystem definiert, und ein Verfahren ist in Anspruch 16 definiert.
Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen definiert.
Bevorzugte Ausführungsformen der Erfindung erreichen die zuvor erwähnte hohe Datenrate, während sie ein Tastverhältnis erreichen, das bis zu 75% hoch ist.
Bevorzugte Ausführungsformen der Erfindung stellen ein Datenverbindungs- und -übertragungsprotokoll bereit, bei dem die Daten in HF-Impuls-Bursts eingebettet sind, die Stimulationsdauern repräsentieren, wodurch wirksam der Aufbau jeder zweiphasigen Stimulation gleichzeitig mit der Übertragung der Dauerinformationen vorgeschrieben wird und ohne jegliche wesentliche zusätzliche Übertragungszeit dafür zu erfordern.
Bevorzugte Ausführungsformen der Erfindung sind selbsttaktend, wodurch eine komplexe Schaltung dadurch vermieden wird, dass die empfangene HF-Zyklenabfolge selbst alles ist, was für eine einwandfreie Decodierung erforderlich ist.
In solchen Ausführungsformen ist es im Wesentlichen das Fehlen einer einzelnen 0-"Zelle" zwischen aufeinander folgenden 1-"Zellen", das das System taktet, obwohl die Bedeutung einer "Zelle" erst später beschrieben wird. Vorläufig ist es ausreichend, zu verstehen, dass eine Zelle aus einer vorbestimmten Anzahl von aufeinander folgenden HF-Zyklen oder einer vorbestimmten Anzahl von fehlenden HF-Zyklen besteht, wobei eine 0-Zelle sogar auch detektiert wird, wenn ein einziger HF-Zyklus fehlt. Eines der einzigartigen Merkmale der Erfindung liegt darin, dass die Übertragung einer 1-Zelle (eine vorbestimmte Anzahl von aufeinander folgenden HF-Zyklen) ist, die den abklingenden Strom in der Empfängerspule tatsächlich dazu zwingt, zwischen zwei Grenzwerte zu fallen, so dass mindestens ein HF-Impuls als fehlend wahrgenommen wird, wodurch damit eine zuverlässige Erfassung einer 0-Zelle in der Tat durch die Übertragung einer darauf folgenden 1-Zelle erreicht wird.
Da in der Praxis die Kopplung zwischen der Sender- und Empfängerspule variiert, variiert die Interaktion zwischen der oszillierenden Energie in den beiden Spulen; als eine Konsequenz variiert die Tiefe der Nulldurchgänge der Energie, die in der Empfängerspule auftritt, woraus sich eine sich ändernde Anzahl von Zyklen ergibt, deren Amplitude über einem festgelegten Erfassungswert liegt. Typischerweise kann der Trennabstand zwischen den Spulen einer Cochlear-Implantat-Anwendung zwischen 2 und 10 mm betragen. Trotz der Unvorhersehbarkeit bei der Replizierung des übertragenen Signals in der Empfängerspule (eine 0-Zelle, die aus einer Anzahl von fehlenden HF-Zyklen zwischen zwei aufeinander folgenden 1-Zellen besteht, kann tatsächlich durch die Amplitude eines einzelnen seiner bestehenden HF-Zyklen erfasst werden, die unter einen Datengrenzwert in der Empfängererfassungsschaltung fallen) gibt es keinen Bedarf, einen separaten Takt in dem Empfänger bereitzustellen und das Decodieren basiert lediglich auf dem Zählen der Trägerzyklen.
Es gibt zwei Arten der Codierung in bevorzugten Ausführungsformen der vorliegenden Erfindung. Die erste betrifft die Übertragung davon, was mit "Zellen" bezeichnet wird. Eine Zelle des Wertes 1 wird durch N aufeinander folgende Zyklen einer HF-Trägerfrequenz dargestellt, und eine Zelle des Wertes 0 wird durch die Unterdrückung der HF-Übertragung einer An zahl (üblicherweise ebenfalls N) von aufeinander folgenden Zyklen dargestellt. Obwohl jede Zelle wirklich nur den einen oder den anderen Wert darstellt, sind die 0- und 1-Bits, die durch die Zellen gebildet werden, nicht die endgültigen Daten. Sechs Zellen stehen für drei endgültige Datenbits. Die Übertragung von sechs Bits würde gewöhnlich 64 verschiedene Permutationen ermöglichen. Um ein 75%- Tastverhältnis jedoch aufrechtzuerhalten, sind weit weniger Permutationen erlaubt. Deshalb stellen die lediglich 6-Bit-Codes, die erlaubt sind, weit weniger als 64 Möglichkeiten dar. In der Tat werden lediglich 8 Möglichkeiten durch die drei Bits dargestellt, in die jeder Satz von 6 Zellen übersetzt wird. Deshalb muss immer berücksichtigt werden, dass, wenn auf einen Bitwert Bezug genommen wird, es entweder der Wert einer Zelle (N HF-Zyklen oder die Unterdrückung von N HF-Zyklen) oder ein endgültiges Datenbit sein kann, das Informationen darstellt, die übermittelt werden sollen.
Die HF-Zyklen in der Empfängerspule werden unter Verwendung eines Verfahrens gezählt, das den wahrscheinlichen Wirkungsbereich aufgrund von Spulenwechselwirkung (zum Beispiel Kopplung zwischen den Spulen und Änderung der Güte Q der Empfangs- und Sendespulen) und die Anzahl der Zyklen N des HF-Trägers berücksichtigt, der verwendet wird, um eine Zelle vom Wert 1 darzustellen. Höchstens eine 0-Zelle wird zwischen aufeinander folgenden 1-Zellen übertragen.
Die Empfängerspule wird auf einem Frequenzversatz von der Frequenz der Senderspule abgestimmt. Während der Zeit, während der eine 0-Zelle übertragen wird (d. h. durch Verhindern der Übertragung von HF-Trägerzyklen), ändert das Signal in der Empfängerspule die Phase relativ zur Phase des übertragenen HF-Trägers. Es versteht sich, dass die Phase des HF-Trägers konstant bleibt, ob dessen Übertragung durch die Spule erlaubt ist oder unterdrückt wird. Der darauf folgende Empfang von HF-Zyklen, die eine 1-Zelle darstellen, führt dazu, dass mindestens ein Zyklus des HF-Signals in der Empfän gerspule unterhalb eines Erfassungsschwellwertes durch die phasenverschobene Wechselwirkung der neu übertragenen HF mit dem bereits vorhandenen Abfall in der Empfängerschaltung fällt. Das Fallen unter den Erfassungswert der Empfängerschaltungs-Oszillation stellt die zuvor übertragene 0-Zelle dar. Damit ist es eigentlich die Übertragung einer 1-Zelle nach einer 0-Zelle, die die Erfassung der 0-Zelle erzwingt.
Unter Bezugnahme auf den zweiten Codierwert ist es in allgemeinen Begriffen bekannt, dass X aufeinander folgende Bits 2^x Permutationen darstellen können. Damit könnten 6 aufeinander folgende Bits oder Zellen theoretisch 2⁶ oder 64 Permutationen darstellen. Es ist jedoch eine Untermenge erlaubt, die wesentlich kleiner ist als diese Zahl, wobei jedes 6-Bit-Element in dieser Untermenge ein "Zeichen" (engl. "token") genannt wird. Die ausgewählten Zeichenwerte sind vornehmlich die mit den wenigsten 0-Bits. Dies ermöglicht die höchsten Gesamttastverhältnisse und die Übertragung von maximaler Energie zu dem Implantat. Im Allgemeinen repräsentiert jedes X-Bit-Zeichen nur Y-Bit-Werte, wobei Y kleiner als X ist, und wobei die Y-Bit-Werte die endgültige Information bilden, die extern dem Übertragungssystem mitgeteilt wird. (Mit "extern" ist die Information mit dem höchsten Wert gemeint, die durch. den WSP erzeugt wurde, und die von dem RS in der Tat benötigt wird, um Elektrodenstimulationen zu steuern.)
Ein wichtiges Merkmal von bevorzugten Ausführungsformen ist. die Art und Weise, in der Konfigurationsdaten tatsächlich in die Phasendauer-Informationen eingebettet sind. Jeder Datenübertragungsblock besteht aus zwei HF-Zyklusabfolgen, die jeweils die Dauer einer der Phasen eines zweiphasigen Impulses wie in dem Stand der Technik von Crosby et al. repräsentieren. Der Unterschied ist, dass es keine getrennten Konfigurationsdaten gibt, die in den bevorzugten Ausführungsformen zuerst gesendet werden. Die Aufbaudaten, die die Elektrode, den Modus und die Amplitude darstellen, werden tatsächlich als Teil der beiden Impuls-Bursts übertragen, die die Phasendau ern darstellen. Es ist jedoch deutlich, dass dies eine Abweichung darstellt, da die Dauerinformation notwendigerweise übertragen würde, bevor die Elektrodenidentifikation überhaupt abgeschlossen ist. Aus diesem Grund werden die Konfigurationsdaten für den nächsten Datenübertragungsblock übertragen, während die Phasendauer-Informationen für den aktuellen Datenblock übertragen werden. Die Daten werden in die Phasendauer-Impuls-Bursts eingebettet, und diese Daten werden verwendet, um die Elektrode, den Modus und die Amplitude der nächsten Stimulation auszuwählen (deren zweiphasigen Dauern in dem nächsten Datenübertragungsblock übertragen werden).
Kurze Beschreibung der Figuren
Weitere Aufgaben, Merkmale und Vorteile von bevorzugten Ausführungsformen der Erfindung werden bei der Betrachtung der nachfolgenden ausführlichen Beschreibung lediglich beispielhaft in Verbindung mit den Figuren deutlich, in denen:
1 ein Blockschaltbild der beiden Bestandteile einer Cochlear-Prothese ist;
2 das Übertragungsformat des Standes der Technik abbildet, wie in dem Patent Nr. 4,532,930 von Crosby et al. offenbart;
3 in allgemeiner Form die Offset-Abstimmung der Sende- und Empfangsspulen gemäß der Prinzipien der vorliegenden Erfindung darstellt;
4 ein Blockschaltbild ist, das den inneren Aufbau des Dreizustandsschaltungsblocks abbildet, der in 3 dargestellt ist;
die 5A-5D die vier Schaltungskombinationen in dem Dreizustandsschalter der Erfindung veranschaulichen, und deren Wirkung auf die Sender-abgestimmte Schaltung;
die 6A und 6B eine Vorrichtung zum Analysieren der Spulenwechselwirkung veranschaulicht, indem die Spulen als Oszillatoren behandelt werden und indem man ein stationäres Modell verwendet, um bei der Visualisierung der Wechselwirkung zwischen den beiden Signalen in den beiden Spulen zu unterstützen;
die 7A bzw. 7B die Wirkung des Variierens der Amplitude des Signals veranschaulichen, das durch einen der Oszillatoren in der Stationär-Modell-Schaltung aus 6B erzeugt wurde.
8 die ideale Antwort des Empfängers auf ein übertragenes Signal darstellt, wenn eine 0-Zelle zwischen zwei 1-Zellen übertragen wird;
die 9A und 9B ein übertragenes Wellenform- und entsprechendes Signal zeigen, das in der Empfängerspule für zwei Fälle der Trennung zwischen den beiden Spulen induziert wurde, und 9C eine mögliche Zweideutigkeit veranschaulicht;
10A die schematische Darstellung des Decoders ist, der in der veranschaulichenden Ausführungsform der Erfindung verwendet wird, und 10B bestimmte Wellenformen darstellt, die charakteristisch für dessen Betrieb sind;
die 11A-11D ausführlicher den Betrieb des Decoders hinsichtlich sowohl der Wellenformen als auch der einzelnen Abschnitte veranschaulichen;
12 eine Tabelle ist, die die Untermengen der 6-Zellen-Zeichen abgebildet, die in der veranschaulichenden Ausführungsform der Erfindung verwendet werden;
die 13A-13C die Beziehungen zwischen Zellen, Zeichen und Datenblöcken darstellen;
die 14A und 14B die Beziehung zwischen Datenblöcken und Datenübertragungsblöcken darstellen;
15 ein Schaubild ist, das die maximale Stimulationsrate unter bestimmten Bedingungen darstellt;
die 16A und 16B bestimmte Zeichen und eine Zeichenfehlermatrix veranschaulichen, aus der deutlich wird, warum bestimmte Zeichen für die Verwendung ausgewählt wurden; und
die 17A und 17B den Betrieb des Zykluszählers veranschaulichen, während der Wechselwirkungsgrad zwischen den Spulen für Zellen von 3 und 5 Zyklen variiert wird.
Ausführliche Beschreibung der bevorzugten Ausführungsformen
1 zeigt die Gesamtkonfiguration einer Cochlear-Prothese. Der Patient trägt einen tragbaren Sprachprozessor (WSP), der ein Mikrofon und eine Batterie umfasst. Der von dem Mikrofon aufgenommene Schall wird analysiert, um das beste Schema des Aktivierens des Elektroden-Arrays zu bestimmen, um den Hörnerv zu stimulieren, um dem Patienten die realistischste Wahrnehmung des in das Mikrofon eingehenden Schalls zu geben. Das Stimulationsschema wird in ein HF-Signal umgewandelt, das an eine Übertragungs- bzw. Senderspule angelegt wird. Eine Empfängerspule, die in dem Kopf des Patienten implantiert ist, nimmt die HF-Übertragung zur Verarbeitung durch den Empfänger/Stimulator (RS) auf. Die induktive Verbindung dient dazu, sowohl Daten als auch Energie zu dem RS im Innern des Patientenkörpers zu übertragen. Von dem RS erstreckt sich ein Elektroden-Array, das in die Cochlea eingefügt wird, um die Stimulation des Hörnervs zu ermöglichen.
Jede Stimulation besteht aus einem zweiphasigen, rechteckförmigen Stromimpuls. Die Amplitude der Stimulation kann variiert werden, und der Parameter, der die Amplitude bestimmt, wird mir A bezeichnet. Die Anfangselektrode, von der die Stimulation ausgeht, ist wählbar und dieser Parameter wird mit E bezeichnet. Die Referenzelektrode, die als Erdung verwendet wird, ist ebenfalls wählbar, obwohl sämtliche der anderen Elektroden verwendet werden können und nicht nur eine. Im Allgemeinen werden die Referenzelektrode(n), die als Modus bezeichnet werden, mit M benannt.
Das vierte Stück Information, das für jede zweiphasige Stimulation erforderlich ist, ist die Dauer jeder Phase. (Im Allgemeinen müssen, obwohl die positiven und negativen Phasen üblicherweise dieselben Dauern haben, sie nicht gleich sein.) Wie oben erläutert zeigt 2 das Übertragungsformat des Cochlear-Implantats, das derzeitig die am meisten verbreitete Verwendung genießt. Es wird eine Amplitudenmodulation verwendet, wobei die Darstellung die Signalhüllkurve abbildet. Die Symbole S₀ bis S₅ repräsentieren Systemzustände. Typischerweise stoppt die Übertragung 16 Zyklen lang zwischen aufeinander folgenden Bursts, wobei das Intervall zwischen Datenübertragungsblöcken (interframe interval) länger ist. Der Synchronisations-Burst besteht aus nur 4 Impulsen. Die Dauern der E-, M- und A-Zustände sind in der Abbildung dargestellt. Wie oben erläutert steht die Anzahl der Impulse in jedem Burst für quantitative Informationen und aus dieser Information wird die aktive Elektrode ausgewählt, der Modus bestimmt und die Stromamplitude eingestellt. Am Ende des Datenübertragungsblocks gibt es zwei Bursts, die mit PHASE 1 und PHASE 2 bezeichnet werden, und die Dauer stellt jeweils die Dauer von einem bzw. von zwei Impulsen in jedem zweiphasigen Paar dar. Die allgemeine Aufgabe der vorliegenden Erfindung ist es, dieselbe Art von Informationen, die unter Verwendung des "SE-MA"-Protokolls übertragen, zu übertragen, jedoch mit einer viel höheren Datenrate, d. h. einer viel kürzeren Datenübertragungsblockperiode, ohne irgendwelche größere Komplexitäten in die Schaltung einzubauen und gleichzeitig ein Tastverhältnis von etwa 75% zu erzielen, um die Energieübertragung zu dem Implantat zu maximieren. (Ein Tastverhältnis von 75% bedeutet, dass der Sender die serien-abgestimmte Sendeschaltung für eine durchschnittliche Dauer von 75% der Gesamtdauer eines Datenblocks ansteuert. Das Tastverhältnis muss nicht zwischen Datenübertragungsblöcken oder Blöcken aufrechterhalten werden, da zu diesen Zeiten der Stromverbrauch des Implantats extrem niedrig ist.)
All dies wird mit der Verwendung einer Trägerfrequenz von 5,0 MHz erzielt, eine Frequenz, die ein relativ langsames Schalten von Transistoren in dem WSP erlaubt, so dass ein minimaler Energieverlust auftritt.
Ein Schaltbild der induktiven Verbindung, die bei der veranschaulichenden Ausführungsform der Erfindung verwendet wird, ist in 3 dargestellt. Die Verbindung besteht aus zwei resonant abgestimmten Schaltkreisen, die durch einen Abstand voneinander getrennt sind, der zwischen ungefähr 2 mm und 10 mm variiert werden kann. Die Abstandsvariation zwischen den beiden Spulen beeinflusst die Wirksamkeit, mit der Energie von dem Sendeschaltkreis zu dem Empfangsschaltkreis gekoppelt wird. Ein wichtiges Merkmal der Erfindung ist es, dass die beiden Schaltkreise auf unterschiedliche Resonanzfrequenzen abgestimmt sind (der Grund wird nachfolgend deutlich), mit einer Durchschnittsfrequenz von etwa 5 MHz. Dies ist die Frequenz, bei der der Dreizustandsschalter durch Anlegen von Steuersignalen auf die beiden Steuereingänge des Schalters angesteuert wird.
Der Betrieb des Dreizustandsschalters selbst ist in größerer Genauigkeit in 4 dargestellt. Die Vorrichtung enthält zwei Schalter SW1 und SW2, deren Öffnen und Schließen durch Spannungen gesteuert wird, die an die Anschlüsse angelegt werden, die mit Control 1 und Control 2 gekennzeichnet sind. Das Anlegen von 0 Volt führt dazu, dass ein Schalter öffnet und das anlegen von V_c, typischerweise 5 Volt, führt dazu, dass er sich schließt. Die beiden Schalter in dem Dreizu standsschalter sind in Reihe verbunden, so dass der Schalter SW1 einen Kontakt aufweist, der mit der Versorgungsspannung V_tx verbunden ist, die eine konstante Gleichspannung darstellt, und der Schalter SW2 weist einen Kontakt auf, der mit dem Boden verbunden ist. Der Ausgang des Dreizustandsschalters ist mit einem Punkt zwischen den beiden Schaltern verbunden.
Verschiedene Kombinationen von an die Anschlüsse Control 1 und Control 2 angelegten Steuerspannungen des Schalters erzeugen unterschiedliche Ausgaben und die vier Möglichkeiten sind in den 5A-5D dargestellt. Diese vier Figuren zeigen, wie der Dreizustandsschalter verwendet werden kann, um den Sende-LC-Schaltkreis zu laden und zu entladen. Wenn die Schalter SW1 und SW2 sich schnell genug öffnen und schließen durch Anlegen der 5,0 MHz-Steuersignale, die in 5C gezeigt sind, wird dann eine Oszillation in dem Sendeschaltkreis induziert.
Das Anlegen von V_c an den Eingang Control 1, während 0 Volt an den Eingang Control 2 angelegt werden, resultiert darin, dass lediglich der obere Schalter in dem Dreizustandsschalter geschlossen wird. Die Spannungsquelle V_tx führt dazu, dass ein Ladestrom i_c durch die Schaltung fließt wie in 5A gezeigt. Während des Entladezyklus von 5B, wobei der untere Schalter geschlossen ist und nicht der obere, fließt ein Entladestrom i_d in entgegen gesetzter Richtung.
Die Art und Weise, in der eine 5,0 MHz-Oszillation in dem Schaltkreis aufgebaut wird, ist einfach, phasenverschobene 5,0 MHz-Steuersignale an die beiden Steuereingänge anzulegen. Dies erzwingt abwechselnde Lade- und Entladezyklen, wobei die Zustände, die in den 5A und 5B dargestellt sind, abwechseln, und mit dem Ergebnis, dass ein 5,0 MHz-Oszillationsstrom der Schaltung vorhanden ist, wie in 5C dargestellt. 5D zeigt die vierte Möglichkeit, wobei beide Steuereingänge auf 0 Volt liegen und wobei kein Strom in der Sendeschaltung fließt. Der LC-Schaltkreis ist wirksam von dem Sendeschaltkreis entkoppelt.
Das Anlegen der 5,0 MHz-Steuersignale zwingt den Sendeschaltkreis dazu, bei 5,0 MHz zu schwingen. Die Energie wird über die Verbindung gekoppelt und induziert einen 5,0 MHz-Zirkulationsstrom in der Empfängerschaltung. Dies ist in 6A dargestellt, wobei der Sendestrom ein 5,0 MHz zirkulierendes Signal ist, das mit Osc 1 bezeichnet ist.
Wenn nun 0 Volt an jeden der Eingänge Control 1 und Control 2 angelegt werden, wie in 5D dargestellt, dann stoppt der zirkulierende Strom in der Sendeschaltung abrupt und die beiden Spulen sind nicht mehr länger miteinander gekoppelt. Das Entkoppeln der beiden Spulen ermöglicht, dass die Energie in der Empfängerschaltung bei der natürlichen Resonanzfrequenz des Schaltkreises von 5,25 MHz zu oszillieren beginnt. Es ist nun eine allmählich abnehmende Oszillation in der Empfängerschaltung vorhanden, sie erfolgt jedoch bei 5,25 MHz, nicht bei 5,0 MHz.
Wenn die 5,0 MHz-Steuerspannungen erneut angelegt werden, wie in 5C dargestellt, wird ein 5,0 MHz-Signal in der Empfängerschaltung induziert. Ohne den Zeitpunkt zu bestimmen, bei dem die Sendeschaltung erneut mit Strom versorgt wird, ist alles, was über die Phase dieses Signals bezüglich der Phase des 5,25 MHz-Signals gesagt werden kann, das in der Empfängerschaltung oszilliert, dass es unbestimmt ist. Die Überlagerung des 5,0 MHz-Signals und der bereits vorhandenen 5,25 MHz-Oszillation in der Empfängerschaltung ist in 6B modelliert. Die Überlagerung der beiden Signale erzeugt entweder eine Verminderung oder eine Verstärkung der Hüllkurve der Summe der beiden Signale je nachdem wie gegen- oder gleichphasig die beiden Signale sind. 6B soll zeigen, wie die Überlagerung der beiden Signale, wenn die 5,0 MHz-Steuersignale an den Dreizustandsschalter angelegt werden, als die einfache Addition von zwei Oszillatoren gedacht wer den können. Diese Analogie gilt lediglich für eine kurze Zeit, nachdem die Sendeschaltung erneut angesteuert wurde, und wird vorgestellt, um für ein besseres Verständnis der Wechselwirkung zwischen den beiden Signalen zu sorgen.
Die 7A und 7B zeigen das Signal, das durch das Stationärzustandsmodell aus 6B erzeugt wurde. Es ist anzumerken, dass das 5,25 MHz+5,00-MHz-Signal die kleinste Amplitude aufweist, wenn die Phasendifferenz zwischen den beiden beisteuernden Signalen 180° ist (vollständig phasenverschoben). Wie bereits angemerkt worden ist, wird das Verhalten der in 6A dargestellten Verbindung durch die Schaltung aus 6B für eine kurze Zeit angenähert, nachdem das 5,0 MHz-Signal auf die bereits vorhandene 5,25 MHz-Oszillation in dem Empfänger geschaltet wurde. Durch das Anschalten des 5,0 MHz-Signals zu einer vorberechneten Zeit ist es möglich, sicherzustellen, dass es mit dem 5,25 MHz-Signal aufsummiert wird, wenn die Phasendifferenz zwischen den beiden sich 180° annähert und somit ein Minimum an dem Ausgang der Empfängerschaltung induziert.
In dem Fall, wo die Amplitude des einen der Oszillatoren geringer ist als die des anderen (zum Beispiel wurde in 7B der Ausgang OSC2 aus 6B auf 1/3 des auf OSC1 gedämpft) wird sich eine Wellenform mit der größten Abminderung der Hüllkurve ergeben, wo die beiden Wellen um 180° Phasen verschoben sind, jedoch nicht wie in dem Fall angekündigt, wo die beiden Oszillatorensignale die gleiche Amplitude aufweisen.
Wenn die Anzahl der Zyklen unterhalb und oberhalb eines festgelegten Grenzwerts gezählt wird, dann würden sich diese Anzahlen unterscheiden, sobald die Amplituden der beiden Generatorsignale variiert werden. Ein analoger Effekt tritt bei der induktiven Verbindung auf. Je nach Abstand zwischen den beiden Spulen ändert sich die Energiemenge, die in die Empfängerspule gekoppelt wird, und die Amplitude des induzierten 5,25 MHz-Signals wird sich ebenfalls ändern; folglich wird die Tiefe eines beliebigen erreichten Nulldurchgangs je nach Kopplung zwischen den Spulen variabel sein, die wiederum von dem Abstand zwischen den Spulen abhängt.
Die Wirkung des Aufsummierens der beiden gegenphasigen Signale in der tatsächlichen Schaltung ist 8 dargestellt. Die versetzte Abstimmung der Sende- und Empfangsspulen und die Möglichkeit, die Spulen mittels des Dreizustandsschalters zu koppeln und zu entkoppeln ermöglichen es, eine Phasenauslöschung und Nulldurchgänge an dem Ausgang des Empfängers zu erzeugen. Die obere Wellenform in 8 stellt die Sendeschaltung dar, die fünf Zyklen lang arbeitet, anschließend für fünf Zyklen abschaltet, und anschließend wiederum für fünf Zyklen anschaltet. Es wird angenommen, dass anfänglich kein Stromfluss in der Empfängerspule vorhanden ist. Der Empfänger benötigt eine kurze Zeit, um ein eingeschwungenes Niveau aufzubauen. Wie auf der linken Seite der unteren Wellenform dargestellt, wird beim Einschalten der Sendeschaltung Energie über die induktive Verbindung gekoppelt und es wird eine Oszillation in der Empfängerschaltung bei 5,0 MHz induziert. Nach fünf Zyklen wird das Sendesignal abgeschaltet und die Spulen werden entkoppelt. Der Empfänger oszilliert deshalb bei seiner natürlichen Frequenz von 5,25 MHz mit einem leichten Abfall (nicht dargestellt) je nach der Güte Q der Schaltung.
Nach fünf Zyklen wird die Sendeschaltung erneut eingeschaltet und bei 5 MHz angesteuert. Es ist anzumerken, dass das Signal in der Empfängerspule nun auf einem Maximum ist, wenn die Übertragung beginnt. Dies bedeutet, dass das 5,25 MHz-Signal in der Empfängerspule dem 5,0 MHz-Signal um 90° voraus ist, das in der Spule induziert wird. Dies ist äquivalent zu 50 Nanosekunden. Die Summe der beiden Signale nimmt rapide ab, wenn sie um 90° phasenverschoben beginnen. Durch Beobachten der Ausgabe auf der Empfängerseite ist es möglich, zu erfassen, dass der Sender an- und ausgeschaltet wurde, da der in duzierte Nulldurchgang deutlich wird. Vielleicht das am meisten entscheidende Merkmal der Wellenformen in 8 ist, dass der Abfall in der Amplitude des Signals in der Empfängerspule, wobei der Abfall auf fünf fehlende Zyklen in dem Sendesignal hinweist, in der Tat nicht detektiert wird, bis die Sendeschaltung erneut gut in Betrieb ist. Es ist das Starten der Sendeschaltung, das die Empfangsschaltung dazu zwingt, schnell einen Abfall an seinem Ausgang aufzuzeigen, so dass die Tatsache des früheren Anhaltens der Übertragung tatsächlich erfasst werden kann.
Einer der verkomplizierenden Faktoren beim Übertragungsschema der Erfindung, dass der Kopplungskoeffizient zwischen den sende- und Empfangsschaltungen zusehends variieren kann, was zu einem Nulldurchgangs-Effekt führt, der sehr wesentlich sein kann, wie in 7A dargestellt, oder weniger ausgeprägt, wie in 7B gezeigt. Die Codier- und Decodierschemata müssen die Tatsache berücksichtigen, dass die Kopplung zwischen den Spulen variiert werden kann. Wie die Kopplung gewisse Randbedingungen für die Decodierung aufstellt, ist in den 9A-9C abgebildet.
In der veranschaulichenden Ausführungsform der Anwendung wird ein 1-Bit als fünf Zyklen des Sendesignals codiert (5C Betrieb über 5 Zyklen), und ein 0-Bit wird dargestellt durch Abschalten des Sendesignals für die gleiche Zeitdauer (5D Betrieb über 5 Zyklen). Dies ist lediglich ein Beispiel und 0- und 1-Bits können durch andere, sogar unterschiedliche Anzahlen von Zyklen dargestellt werden. Es ist natürlich ebenfalls möglich, andere Frequenzen für die Abstimmung und die Ansteuerung der Sende- und Empfangsschaltungen zu verwenden, obwohl in der veranschaulichenden Ausführungsform der Betrieb auf der Verwendung einer 5,0 MHz-Steuerfrequenz gerichtet ist. Das Ziel der 9B ist es, zu zeigen, dass je nach der Kopplung zwischen den Sende- und Empfangsspulen die Wellenform in der Empfangsschaltung variiert, so dass die An zahl der über einem Erfassungsschwellwert erfassten Zyklen für jedes übertragene 1-Bit nicht konstant sein wird.
Die Wellenform in 9A stellt den Strom in der Sendespule für die Übertragung von sechs aufeinander folgenden Bits 101101 dar. Jedes 1-Bit wird durch fünf HF-Zyklen repräsentiert, und jedes 0-Bit das Unterdrücken von fünf HF-Zyklen dargestellt. 9B zeigt das Signal in der Empfängerspule, das durch die Übertragung der Wellenform in 9A für zwei Trennabstände zwischen den Spulen induziert wird. Die obere Wellenform ist das Empfangssignal, wobei der Spulentrennabstand derart ist, dass der Grad des Nulldurchgangs, der durch die Interaktion der 5,0 MHz-Zyklen mit dem Schwingungssignal in der Empfängerspule induziert wird, ziemlich ausgeprägt ist im Vergleich mit der unteren Wellenform, wo der Nulldurchgang flacher ist und viel mehr Zyklen den Erfassungsgrenzwert überschreiten. Der Erfassungsgrenzwert (dessen Wert definiert wird) ist beiden Wellenformen überlagert; die Xe in 9B markieren HF-Zyklen, die den Erfassungswert übertreffen, d. h. die detektiert wurden.
Die obere Wellenform in 9B zeigt fünf HF-Zyklen, die den Grenzwert für jedes 1-Bit übersteigen, das übertragen wird. Die untere Wellenform in 9B zeigt neun HF-Zyklen, die den Grenzwert für jedes 1-Bit überschreiten, das von einem 0-Bit gefolgt wird. Für zwei 1-Bits, die von einem 0-Bit gefolgt werden, sind weitere fünf Xe vorhanden oder eine Gesamtanzahl von 14. Es ist bezeichnend, dass für jede Übertragung eines 0-Bits mindestens ein Zyklus in der Empfängerschaltung vorhanden sein muss, der unterhalb des Grenzwertes fällt, denn sonst kann das 0-bit nicht detektiert werden. Es wird angenommen, dass höchstens ein 0-Bit zwischen zwei aufeinander folgenden 1-Bits vorhanden ist, obwohl mehrere Einsen in einer Abfolge übertragen werden können. Folglich ist die einzige Möglichkeit, dass eine 0 erfasst werden kann, wenn mindestens ein Zyklus in der Empfängerschaltung fehlt, d. h. wenn ein Zyklus unter dem Grenzwert liegt. Die untere Wellenform in 9B zeigt einen Fall, der eine geringe Kopplung zwischen den Spulen aufweist. In diesem Fall führt ein 1-Bit dazu, dass die Empfängerschaltung oszilliert, so dass die fünf HF-Zyklen in der Übertragung in der Empfangsschaltungsausgabe dargestellt werden, sowie zusätzliche vier Zyklen, die aufgrund des Abfalls auftreten und die nicht unterhalb des Grenzwerts aufgrund der niedrigen Kopplung zwischen den Spulen auf Null gehen.
9C zeigt die Gesamtanzahl der in der Empfangsschaltung erfassten Zyklen für eine Reihe von Bedingungen, einschließlich der der oberen Wellenform auf 9B (die mit 5 in 9C gekennzeichnete Zeile) und der für die untere Wellenform aus 9B (die mit 9 gekennzeichnete Zeile in 9C). Für unterschiedliche Kopplungsgrade werden 4, 5, 6, 7, 8 oder 9 Zyklen in der Empfängerschaltung für jedes 1-Bit erfasst, das übertragen wird, wobei zusätzliche 5 Zyklen für weitere Einsen erfasst werden, die folgen. In dem am höchsten (engsten) gekoppelten dargestellten Fall ist es für lediglich 4 Zyklen in der Empfängerschaltung möglich den Grenzwert für jeweils 5 übertragene Zyklen zu überschreiten (obwohl wiederum für jedes 1-Bit, das einem vorhergehenden 1 folgt, weitere 5 Zyklen oberhalb des Schwellwerts liegen). Damit veranschaulicht die erste Zeile in 9C den Fall von 4 Zyklen, die in der Empfängerschaltung detektiert werden, wenn ein isoliertes 1-Bit übertragen wird.
Da die Spulen näher zueinander und weitere voneinander weg bewegt werden, wird sich die Anzahl der Empfängerträgerzyklen, die über dem Schwellwert liegen, ändern. 9C zeigt, dass eine Mehrdeutigkeit entstehen wird, wenn alle Abfolgen von 4-9 Trägerzyklen über dem Grenzwert als Empfang eines Bits des Wertes 1 interpretiert werden. Dies wird durch die beiden Gruppen (oder "Bursts") von eingekreisten Xen in 9C dargestellt. Für einen eng gekoppelten Zustand, Zeile 4 aus 9C, gibt es 9 Zyklen, die den Grenzschwellwert überschreiten, wenn zwei Einsen in Abfolge übertragen werden. So gar für den am losesten gekoppelten Zustand gibt es 9 solche Zyklen, die erfasst werden, wenn lediglich eine einzelne 1 übertragen wird.
Die allgemeinen Bedingungen, unter denen eine derartige Mehrdeutigkeit auftauchen wird, können wie folgt bestimmt werden. N sei die Anzahl der übertragenen Zyklen, die ein 1-Bit bedeuten, und P sei die Anzahl der übertragenen aufeinander folgenden 1-Bits. Von diesen P Bits führen P-1 davon zu jeweils N-Zyklen in der Empfängerspule. Das P-te Bit (welches der P-Bits ist nicht wichtig, solange P-1 der Bits N(P-1) Zyklen in der Spule erzeugen; wenn nicht N(P-1) Zyklen erzeugt werden, ist die Verbindung nicht verwendbar) führt zu einer variablen Anzahl von Zyklen R je nach Spulenkopplung, Schaltungsdesigns und anderer Variablen. Wenn eine Gesamtheit von K-Zyklen detektiert wird, dann gilt K=R+N(P-1).
Es sei [R_low, R_high] der Bereich von R=K-N (P-1), wobei K die Anzahl der aufeinander folgenden Zyklen ist, die in der Empfängerspule erfasst wurde, wobei P und N konstant sind und wobei die Kopplung zwischen den Spulen über ihren gesamten erwarteten Bereich bei praktischer Benutzung variiert. R wird aufgrund von Änderungen beim Verbindungsverhalten variieren, das durch solche Parameter wie Kopplung zwischen den Spulen, Abstand zwischen den Spulen und Änderung der Güte Q der Sende- und Empfangsresonanzschaltkreise bestimmt wird. Damit die Verbindung betriebsbereit ist, muss R mindestens 1 sein.
Um den eingehenden Datenstrom eindeutig zu decodieren, darf der Fall, wo P Einsen übertragen werden (indem N(P-1)+R₂ Zyklen erzeugt werden, die über Grenzwert detektiert wurden) nicht mit dem Fall verwechselt werden, wo P+1 aufeinander folgende Einsen übertragen werden (indem N P+R₁ Zyklen erzeugt werden, die oberhalb des Grenzwertes erfasst werden, wobei R₂>R₁).
Gesetzt den Fall, dass P+1 Einsen bei einer Kopplung zwischen den Spulen übertragen werden, woraus sich R₁ ergibt. Wenn die Kopplung zwischen den Spulen zu variieren beginnt, dann wird der Wert R₂, bei der eine Decodiermehrdeutigkeit zuerst erscheinen wird, sein, wenn: NP+R1=N (P-1)+R2 NP+R1-N (P-1)=R2 R2=R1+N.
Wenn zum Beispiel R₁=4, N=5 und P+1 Bits des Wertes 1 übertragen werden, dann wird dieselbe Anzahl von Zyklen erfasst werden, wenn P+1 Bits übertragen werden, wenn die Spulenkopplung sich auf ein Ausmaß ändert, das R₂=9 in der Empfängerschaltung gekennzeichnet ist. D. h., die einzigen Veränderungen bei der Spuleninteraktion, die toleriert werden können, sind diejenigen, die in einem R resultieren, das in dem Bereich von [R₁, R₂-1] variiert, wenn keine Decodiermehrdeutigkeit vorhanden sein soll.
Im Allgemeinen wird [R₁, R₂-1] der Unterbereich von [R_low, R_high] sein, das aus Experimentbeobachtung am häufigsten auftritt. Um eine 0 zwischen zwei 1-Bits korrekt zu erfassen, zum Beispiel in der Abfolge 101, kann der größte Wert von R nicht größer als N+M-1 sein, wobei M die Anzahl der fehlenden Zyklen ist, durch die eine 0 dargestellt wird. Oft ist N=M, so dass R kleiner als 2N sein muss. Dies gilt, so dass mindestens einer der Zyklen, die aus der Abfolge 101 resultieren und dem 0-Bit entsprechen, unter die Erfassungsschwelle fallen. Der Unterbereich, der diese Bedingungen erfüllt, wird mit [R', R'-1] gekennzeichnet.
Daten, die über eine Verbindung übertragen werden, die Kopplungen zwischen den Spulen aufweist, die Werte in dem Bereich von [R', R'-1] erzeugen, können eindeutig unter Verwendung eines einzelnen Zählschemas erfasst werden.
Für eine Bedingung der Kopplung zwischen den Spulen, aus der sich R*-1 ergibt, wird die Anzahl der erfassten Zyklen N(P-1)+(R*-1) sein. In ähnlicher Weise wird für eine Bedingung der Kopplung zwischen den Spulen, aus der sich R' ergibt, die Anzahl der erfassten Zyklen N(P-1)+R' sein. Deshalb kann mit Gewissheit festgestellt werden, dass P Einsen übertragen wurden, wenn K Zyklen erfasst wurden, in dem Bereich N(P-1)+R'≤K≤N(P-1)+(R*-1)=N(P-1)+R'+N-1=NP+R'-1. (i)
Man setze zum Beispiel N=5, P=1 und R'=4. Dann gilt

(1) R*=4+5=9 (Bedingung, bei der eine mehrdeutige Decodierung zuerst auftreten wird), und
(2) wenn zwischen 5(1-1)+4 und 5(1)+4-1, d. h. [4, 8] Zyklen erfasst werden, dann ist bekannt, dass P=1, d. h. ein einzelnes Bit, das sich aus 5 Zyklen zusammensetzt, wurde übertragen.

Man setze als nächstes voraus, dass N=5, P=2 und R'=5. Dann gilt

(1) R*=R'+N=10 (die Spuleninteraktion, die diesen Wert von R erzeugt, führt dazu, dass die Mehrdeutigkeit anfängt), und
(2) wenn zwischen 5(2-1)+5 und 5(2)+5-1, d. h. [10,14] Zyklen erfasst werden, dann kann mit Sicherheit festgestellt werden, dass P=2, d. h. zwei aufeinander folgende Bits, die jeweils 5 Zyklen aufweisen, wurden übertragen.

Wenn im Allgemeinen K Zyklen er fasst werden, wobei R' und N bekannt sind, dann ist es möglich, P, die Anzahl der übertragenen 1-Bits, wie folgt zu bestimmen. Aus (i), N(P-1)+R'<K<NP+R'-1. Auflösen nach P ergibt (K+1-R')/N≤P≤(K-R')/N+1. (ii)
Die Verbindung ist eingeschränkt, so dass der [R', R*-1]-Bereich [4,4+N-1] ist. Wenn zum Beispiel 17 Zyklen übertragen werden und N=5, dann gilt P≤(17-4)/5+1=3,6 und P≥(17+1-4)/5=2,8.
Da P eine ganze Zahl ist, muss sie 3 sein.
Als ein weiteres Beispiel nehme man R'=4 und N=5 an. Dann, wenn zwischen 15 und 20 Zyklen gezählt werden (d. h. K liegt zwischen 15 und 20), wird die Anzahl P wie dargestellt sein:
Man wird nie eine Auswahl zu treffen haben, um den Wert von P zu bestimmen, da der Bereich von P, der durch die Ungleichung (ii) definiert wird, dargestellt werden kann, als (N-1)/N, was kleiner ist als 1 für alle positiven Werte von N.
Dieses Verfahren definiert einen Bereich, über welchen hinweg es erlaubt ist, die Übertragungseigenschaften zwischen den Spulen zu variieren, ohne eine Mehrdeutigkeit in die Bestimmung von P einzuführen. Dieser Bereich ist [R', R*-1]. Um P eindeutig zu bestimmen, bestimmt der Benutzer deshalb zuerst den wahrscheinlichen Bereich, über den sich R ändern wird, d. h. [R_low, R_high]. Aus diesem Experiment wird der Unterbereich [R', R*-1] ausgewählt, den man in der Praxis am wahrscheinlichsten antreffen wird. Solange die Spulenbedingungen beschränkt sind, nur R-Werte zu erzeugen, die innerhalb [R', R*-1] fallen, ist es möglich, P eindeutig unter Verwendung der Ungleichung (ii) zu bestimmen.
Man hat herausgefunden, dass die Übertragung eines isolierten 1-Bits, zum Beispiel die 1 in 010, zu einem besonderen Decodierfall führen, nämlich darin, dass, wenn P=1, es möglich ist, dass weniger als K=R' Zyklen erfasst werden können. Damit diese Bits erkannt werden können, wird ein isoliertes 1-Bit als erfasst akzeptiert, wenn weniger als R' Zyklen gezählt werden. Wenn zum Beispiel R'=4, dann kann es vernünftig sein, anzunehmen, dass eine 1 übertragen wurde, wenn lediglich 2 oder 3 Zyklen gezählt werden.
Ein besonderes Merkmal der Verbindung ist es, dass sie hochresistent gegen jegliches Einführen von Fehlern aufgrund von parasitären Kapazitäten ist, die zu einem gewissen Grad bei jeder Implementierung unvermeidbar sind. Experimente haben gezeigt, dass, während die Empfängerspule auf 5,25 MHz abgestimmt wird, parasitäre Kapazitäten die tatsächliche Resonanzfrequenz um bis zu 6% ändern und auch eine vollständige Entkopplung der Spulen während der Übertragung von 0-Bits verhindern. Man hat herausgefunden, dass das Ergebnis davon ist, dass beim Start der Übertragung einer 1-Zelle, anstatt dass dort eine 90°-Phasenverschiebung zwischen dem Strom, der bereits in der Empfängerspule oszilliert, und dem empfangenen Signal auftritt, wie an dem Start der dritten Zelle in 8 dargestellt, die Verschiebung näher bei 180° liegt. Der Nulldurchgang, der durch das übertragene Signal erzwungen wird, tritt deshalb näher beim Start der Zelle auf, hin zu dem Beginn von den fünf Zyklen, und nicht gegen Ende, wie in dem nicht-parasitisch beeinflussten Fall, der in 8 abgebildet ist. Die Gesamtwirkung ist jedoch wie oben beschrieben – in dem Fall von lose gekoppelten Spulen wird ein fehlender HF-Zyklus, der eine 0-Zelle darstellt, detektiert, während die nächste 1-Zelle tatsächlich empfangen wird.
10A ist eine Schaltung zum Erfassen von aufeinander folgenden empfangenen Bits, die geeignet ist, die Variation bei der Anzahl von empfangenen Zyklen aufzunehmen, die wie in den 9A-9C erfasst wurden, und 10B bildet das Signal in der Empfängerschaltung ab, auf dem der Detektor arbeitet, so wie drei digitale Zwischenwellenformen, die erforderlich sind, um den Bitstrom herzustellen, der ursprünglich von dem Datensender übertragen wurde.
Es wird angenommen, dass das Signal an dem RFIN-(HF-Eingangs-) Anschluss 12 von der Form ist, die in der obersten Wellenform in 10B dargestellt ist. Das Eingangssignal wird von dem Invertierer 14 verarbeitet und an den Takteingang des D-Flipflops 16 weitergeleitet. Der Invertierer weist einen eingebauten Grenzwert V_carrier auf, dessen relativer Wert in 10B gezeigt ist. Der HF-Eingang ist ebenfalls zu dem nicht invertierenden Eingang des Vergleichers 18 verlängert, dessen Ausgang mit dem D-Eingang des Flipflops verbunden ist. Die Referenz für den Vergleicher V_data wird aus einem Spannungsteiler abgeleitet, der mit der Spannungsquelle V_DD verbunden ist. Der Q-Ausgang des Flipflops ist mit BD bezeichnet (Burst Detect) und ist zu dem Zykluszähler 22 verlängert. Der Ausgang des Invertierers 14 ist mit dem Reset-Eingang des Vergleichers verbunden, und ist ebenfalls über drei Invertierer, die eine Verzögerung einbringen, mit einem Eingang des NOR-Gatters 24 verlängert, dessen weiterer Eingang mit dem invertierten Q-Ausgang des Flipflops verbunden ist. Der DCK-(Datentakt-) Ausgang des NOR-Gatters ist zu dem Zykluszähler verlängert, der entsprechend ein Schema bearbeitet, das nachfolgend erläutert wird. Zwei Ausgänge des Gesamtdecoders sind der Bitstrom-Ausgang, der von dem Zykluszähler genommen wird, und der BD-(Burst Detect-)Ausgang von dem Flipflop. Diese Ausgaben werden zu dem Bitstrom-Prozessor und Elektrodenstimulator 40 weitergeleitet. Der Bitstrom-Prozessor konvertiert den Bitstrom aus der Zeichenform in die Standard-Binärform, wie nachfolgend erläutert wird, und umfasst eine algorithmische Zustandsmaschine zum Ermitteln der codierten Amplitu den-, Elektroden- und Modusdaten, die notwendig sind, um die entsprechenden zweiphasigen Stimulationen durchzuführen. Die Dauer jeder Phase der Stimulation wird durch Überwachen des Burst-Detect-Signals bestimmt.
Die unteren drei Wellenformen in 10B zeigen den BD-(Burst Detector)Ausgang des Flipflops, den HF-Takt und den Datentakt-Ausgang von dem NOR-Gatter.
Das tatsächliche Decodierverfahren ist in 11A-11D abgebildet, die Zwischenwellenformen für einige der Subsysteme in dem Gesamtdecoder zeigen. Die nachfolgende Beschreibung soll mit Hinblick auf die Zeichnungen aller der Darstellungen 10A, 10B sowie 11A-11D angewendet werden.
Die Schaltung arbeitet auf der empfangenen HF (RFIN), um die Burst Detect (BD) und Datentakt (DCK) Signale abzuleiten, die anschließend vom Zykluszähler 22 verwendet werden, um die Anzahl der empfangenen Zyklen zu zählen, die über dem Datengrenzwert liegen, um den übertragenen Datenstrom wiederzugewinnen.
Das Signal auf dem RFIN-Anschluss 12 wird in zwei Bestandteile aufgespaltet, eines läuft zu dem gesättigten Invertierer 14 und das andere zu dem nicht invertierenden Eingang des Vergleichers 18. Der invertierende Eingang des Vergleichers ist mit einer Spannungsteilungsreferenz V_data verbunden, die von einem Potential V_DD abgeleitet wird. Das V_DD-Potential kann als ein Spitzenwertdetektor gedacht werden, der auf dem V_out-Potential in 3 betrieben wird, einschließlich einer Versorgungskapazität, die durch das gleichgerichtete HF-Signal geladen wird. Die Ableitung einer Stromquelle aus dem übertragenen HF-Signal ist im Stand der Technik Standard. Der Spannungsteiler, der verwendet wird, um das V_data-Potential abzuleiten, variiert deshalb als eine Funktion der Amplitude der eingehenden HF und ist ein Maß der maximalen Amplitude.
Unter Bezugnahme auf die obere Wellenform der 10B wird immer dann, wenn ein Signal den V_data-Wert überschreitet, es als zu einem Zyklus von übertragener HF gehörig betrachtet. In der Zeichnung der 11A erzeugen HF-Zyklen oberhalb des V_data-Grenzwerts die Impulse in der DATACOMP (data comparison; Datenvergleich) Wellenform. Es ist anzumerken, dass jeder DA-TACOMP-Impuls eine kurze Anstiegszeit, einen Spitzenwert, einen langsamen Abfall und schließlich einen scharfen Abfall auf einen Grundwert aufweist. Der Grund für den starken Anstieg ist, dass der Vergleicher schnell reagiert, wenn das RFIN-Signal den V_data-Wert übersteigt. Sowie das RFIN-Signal in Richtung V_data fällt, fällt das DATACOMP-Ausgangssignal zurück in Richtung des Grundwertes. Dies wird durch das langsam abnehmende Segment jedes Impulses dargestellt. Der bestimmte verwendete Vergleicher weist eine langsame Fallzeit auf und ohne Zurücksetzen würde sein Ausgang üblicherweise für eine längere Zeitdauer als dargestellt abfallen. Jeder DATACOMP-Impuls wird jedoch schnell zurück auf den Grundwert gezwungen, da der Ausgang des Invertierers 14 ein positives Potential auf den Rücksetz-Eingang des Vergleichers anlegt, wenn das RFIN-Signal unter V_carrier fällt.
Der Invertierer 14 wird mit dem RFIN-Eingang betrieben. Der Invertierer weist einen Grenzwert auf, der auf etwa 40% der maximalen Amplitude des empfangenen HF-Signals eingestellt ist. Dieser Wert ist mit V_carrier gekennzeichnet und ist in der oberen Wellenform von 10B dargestellt. (Der V_carrier-Wert kann von einem Spitzenwertdetektor, nicht dargestellt, abgeleitet werden, wie im Stand der Technik bekannt. Alternativ kann der Invertierer 14 gedacht werden, dass er einen Spitzenwertdetektor zum Ableiten des Schwellgrenzwertes umfasst.) Der Invertierer arbeitet in der Tat als ein Vergleicher mit einem eingebauten Grenzwert und invertierter Ausgabe. Wenn das Ausgangssignal des Invertierers RFINV (RF invertiert) auf hoch geht, setzt es den Vergleicher 18 zurück und das DATA-COMP-Ausgangssignal geht auf niedrig.
Das Nettoergebnis ist, dass, wenn das RFIN-Eingangssignal den V_data-Wert überschreitet, ein Impuls in dem DATACOMP-Ausgangssignal des Vergleichers 18 erscheint. Wenn das RFIN-Eingangssignal unter den V_carrier-Wert fällt, endet der DATA-COMP-Impuls. Dies ist äußerst deutlich in 11B dargestellt. Jede Anstiegsflanke (nicht mit Pfeil versehene Flanke) des RFINV-Signals setzt den Vergleicher zurück und zwingt so das DATACOMP-Ausgangssignal auf niedrig.
Die RFINV- und DATACOMP-Signale werden dem C- bzw. D-Eingängen des D-Flipflop 16 zugeführt. Das Flipflop ist durch eine abfallende Flanke der RFINV-Wellenform getaktet, dargestellt durch Pfeile in der RFINV-Wellenform in 11B. Wenn der D-Eingang zum Taktzeitpunkt auf hoch ist, was für das Vorhandensein eines DATACOMP-Impulses steht, geht der Q-Ausgang des Flipflops auf hoch und der invertierte Q-Ausgang geht auf niedrig. Solange ein DATACOMP-Impuls vorhanden ist, hoch auf jeder abfallenden Flanke des RFINV-Taktes, bleibt das Flipflop gesetzt. Der Grund für die Bereitstellung einer kurzen Anstiegszeit in dem Vergleicher ist, sicherzustellen, dass die DATACOMP-Impulse hoch und stabil sind, wenn die Taktflanken der RFINV-Wellenform auftreten. Das Flipflop wechselt den Zustand nicht bei der abfallenden Flanke des letzten DATACOMP-Impulses in einer Serie, sondern wenn der RFINV-Takt als nächstes auf niedrig geht, nachdem der letzte Impuls in einer Gruppe von DATACOMP-Impulsen aufgehört hat. Dies ist sehr deutlich in dem invertierten BD-Signal am Eingang der Schaltung der 11C dargestellt, das relativ zu den RFINV- und DATACOMP-Wellenformen dargestellt ist. Der Grund für das Bereitstellen eines Rücksetzeingangs für den Vergleicher ist es, sicherzustellen, dass der Ausgang des Vergleichers auf niedrig geht, bevor das nächste Takten des Flipflops erfolgt, d. h. um sicherzustellen, dass der D-Eingang des Flipflops bei der Taktflanke stabil ist.
Der BD-Impuls steht für ein "Burst Detect" und ein einzelner BD-Impuls stellt die Übertragung einer Serie von HF-Impulsen dar, die ein oder mehrere aufeinander folgende Bits des Wertes 1 darstellen (oder, wie oben erläutert, "Zellen" des Wertes 1). Bezieht man sich auf 9C können je nachdem, welches Schema für die Übertragung einer einzelnen 1 oder zwischen zwei Nullen implementiert ist, irgendwo zwischen 4 und 8 DATACOMP-Impulsen sein, oder irgendwo zwischen 5 und 9 in einer Gruppe, die der Übertragung einer 1 entsprechen. Die Darstellung in 11B ist zufällig für die Kopplungsbedingung gewählt, wo 5 Impulse erzeugt werden. Für jedes zusätzliche 1-Bit (Zelle), die in derselben Abfolge übertragen wird, gibt es weitere 5 DATACOMP-Impulse innerhalb desselben BD-Impulses. Damit ist ein einzelner BD-Impuls auf hoch, während die RFIN-Wellenform dafür gilt, Informationen zu enthalten, die die Übertragung von logischen Einsen betreffen. Die exakte Anzahl von logischen Einsen hängt davon ab, wie viele RFINV-Impulse während der Zeit auftreten, während der die BD-Wellenform hoch ist, und wird eindeutig durch den Zykluszähler bestimmt, wie nachfolgend erläutert wird.
Es ist entscheidend, dass das Flipflop am Ende einer DATA-COMP-Impulssequenz zurückgesetzt wird, damit eine 0 in der Übertragung erfasst wird. Solch ein Ereignis stößt das Ende des BD-Impulses an. Dies erfordert, dass ein RFINV-Takt nach dem letzten DATACOMP-Impuls in Serie auftritt. Dieses wiederum bedeutet, dass der Invertierer 14 in der Lage sein muss, auf einem weiteren HF-Eingangsimpuls nach dem letzten HF-Eingangsimpuls in einer Serie zu arbeiten, die durch den Vergleicher 189 detektiert wird. Unter Bezugnahme auf die obere Wellenform in 10B erfordert dies, dass der erste HF-Zyklus in einer Abfolge, der unter den V_data-Wert fällt, und so die Übertragung einer 0-Zelle ankündigt, dennoch den V_carrier-Wert übersteigen muss. Dies ist der einzige Weg, bei dem das Flipflop nach einer Gruppe von DATACOMP-Impulsen getaktet werden kann, so dass der BD-Impuls auf niedrig geht, um anzugeben, dass eine 0 empfangen wurde. In der beispielhaften Ausführungsform der Erfindung hat man für Spulen, die durch etwa 2 bis 10 mm voneinander getrennt sind und wobei jede Zelle 5 HF-Taktzyklen umfasst, dass V_data- und V_carrier-Werte, die 80% und 40% des Spitzenwertes des HF betragen, sicherstellen, dass der Q-Ausgang des Flipflops 16 immer am Ende der Übertragung eine Serie von 1-Zellen auf niedrig geht. Natürlich gilt die Annahme, dass die Sende- und Empfängerschaltungen wie oben erläutert mit Versatz abgestimmt sind, so dass eine 0-Zelle, die sonst nicht detektiert würde, tatsächlich erfasst wird, wenn die nächste 1-Zelle die Amplitude des Signals in der Empfängerspule dazu zwingt, unter den V_data-Wert zu fallen.
Wie in den 10A und 11C dargestellt wird das RFINV-Signal über drei Invertierer verlängert, um die RFCK-Wellenform zu erzeugen. Die drei Invertierer fügen einfach eine kurze Verzögerung ein, sowie Invertieren das gesamte RFINV-Signal. Das RFCK-Signal dient als grundlegender Systemtakt. Es ist relativ zu den BD- und invertiertem BD-Signalen leicht verspätet, um zu ermöglichen, dass sich Letztere beruhigen, bevor sie von dem NOR-Gatter 24 verarbeitet werden.
11D zeigt ein AND-Gatter 26. Mit De Morgan's Theorem ist ein AND-Gatter mit zwei invertierten Eingängen äquivalent zu einem NOR-Gatter mit nicht invertierenden Eingängen. Deshalb kann man, anstatt ein NOR-Gatter 24 mit RFCK- und invertierten BD-Eingängen zu betrachten, ein AND-Gatter 26 betrachten, das invertierte RFCK- und BD-Eingänge aufweist. Aus 11E ist ersichtlich, dass das DCK einfach das mit logischem und Verbinden des BD- und des invertierten RFCK-Stroms ist, das aus einer Reihe von rechteckförmigen Wellen besteht, d. h. die Hüllkurve des rechteckförmigen Wellenstroms wird durch BD bestimmt.
Folglich besteht DCK aus Gruppen von Rechteckimpulsen, wobei jede Gruppe dieselbe Anzahl von Impulsen enthält wie empfangene Trägerzyklen oberhalb des Grenzwertes in der empfangenen Gruppe von Trägerzyklen waren, die das ursprüngliche RFIN-Signal aufweisen. Es sind die DCK-Impulse, die tatsächlich im Zykluszähler 22 10A gezählt werden, um zu bestimmen, wie viele aufeinander folgende 1-Zellen übertragen wurden.
Der Zykluszähler stellt den ursprünglich übertragenen Bitstrom durch Beobachten der BD- und DCK-Wellenformen wieder her. Der Zykluszähler implementiert ein System zum Bestimmen von P durch Lösen der Ungleichung (K+1-R')/N≤P, d. h. (K-(R'-1))/-N≤P, was zuvor abgeleitet wurde. Das Schema lautet wie folgt:

I) Verwerfen der ersten R'-1 Zyklen in dem Burst und Zurücksetzen des Modulo-N-Zählers, d. h. Einführen eines Zählversatzes, so dass die Zählung bei dem R-ten erfassten Zyklus beginnt.
II) Zählen aller verbleibenden Zyklen in dem Burst, indem ein Flagging- bzw. Markierereignis bei jedem Zählen von 1 des Modulo-N-Zählers erzeugt wird.
III) Die Anzahl der Markierereignisse, die während des Bursts erzeugt wurden, ist gleich P.

Der Zykluszähler wird zurückgesetzt und kennzeichnet eine einzelne 0 immer dann, wenn BD auf niedrig geht. Es beginnt wiederum zu zählen, wenn mehrere DCK-Impulse hereinkommen. Man bemerke, dass dies bedeutet, dass der Empfängerdecoder nicht die Dauer einer 0 überprüft. Der Decoder nimmt immer an, dass eine 0 ein einzelnes Vorkommen aufweist. Die 17A und 17B veranschaulichen das Decodierverfahren. In 17A ist der Bereich der Wechselwirkung zwischen den Spulen derart, dass R über [R', R*-1]=[6,8], N=3 variiert, und P wird über zwei Bursts bestimmt, wobei P=3 bei dem Ersten und P=2 bei dem Zweiten gilt. Die Variation von R ist derart, dass R=8 während des ersten Bursts und R=6 während des zweiten gilt. Der Zählerversatz ist R'-1=6-1=5, so dass 5 erfasste Zyklen ignoriert werden, bevor das Modulo-3-Zählen beginnt. In ähnlicher Weise stellt 17B die Decodiersituation dar, wo der Bereich der Wechselwirkung zwischen den Spulen derart ist, dass R über [4,8], N=5 variiert und P wird als 3 in dem ersten Burst und als 2 in dem zweiten Burst bestimmt. Die Variation von R ist derart, dass R=5 während des ersten Bursts und R=8 während des zweiten Bursts ist. Der Zählerversatz ist R'-1=4-1=3, so dass 3 erfasste Zyklen ignoriert werden, bevor die Modulo-5-Zählung beginnt.
Ein Weg, den Zykluszähler zu implementieren, ist, einen Mikroprozessor mit geeigneter Software unter Verwendung der eben dargelegten Regel zu verwenden. Alternativ kann ein maßgeschneiderter Zustandsmaschinendecoder in einer Niedrigenergie-, zum Beispiel CMOS-Logikschaltung implementiert werden. Wie in 10A dargestellt ist die Ausgabe des Zykluszählers ein Bitstrom. Die restliche Schaltung der Cochlear-Prothese wie die, die in dem oben erläuterten Patent von Crosby et al. dargestellt ist, arbeitet dann mit diesem Bitstrom, um die stimulierenden Signale für die Elektroden abzuleiten. Als Teil dieser Verarbeitung jedoch (die in dem Zykluszähler 22 oder getrennt davon implementiert werden kann) ist es notwendig, den Bitstrom, der in 10A dargestellt ist, in einen weiteren Bitstrom zu konvertieren, und zwar aus den oben erläuterten Gründen, die jedoch nun in größerer Ausführlichkeit beschrieben werden.
Wie eben beschrieben gibt der Zykluszähler eine einzelne 0 aus, wenn der BD-Impuls auf niedrig geht. Dies ist ein Anzeichen dafür, dass ein Burst von HF-Zyklen aufgehört hat, und dass eine vorhergehende Abfolge von 1-Zellen vorbei ist. Der Zykluszähler bestimmt, dass nur eine einzelne 0 empfangen wurde, ganz egal wie viele HF-Zyklen nun fehlen. Deshalb ist es wichtig, dass kein Versuch angestrengt wird, um zwei oder mehr aufeinander folgende Nullen zu übertragen, da sie lediglich als eine einzelne 0 detektiert würden. Da ein einfaches binäres Codierschema aufeinander folgende Nullen erlaubt, ist es offensichtlich, dass ein einfaches binäres Codierschema nicht verwendet werden kann. Durch das Verbieten von zwei o der mehr aufeinander folgenden Nullen kann das Detektionsmuster sehr zuverlässig und im Betrieb kontinuierlich gemacht werden, ohne dass Lücken innerhalb jedes Datenblocks auftreten, wie nachfolgend beschrieben wird. Außerdem kann durch Übertragen von viel mehr Einsen statt Nullen und durch die Verwendung von HF-Zyklen, um Einsen darzustellen und durch das Fehlen von HF-Zyklen, um Nullen darzustellen, das Tastverhältnis auf bis zu 75% hochgebracht werden, eine der Aufgaben der Erfindung.
Wie oben erläutert versorgt der Empfänger/Stimulator (RS) die Elektroden in dem Elektroden-Array mit Strom je nach in dem seriellen Datenstrom empfangenen Befehlen, der von dem tragbaren Sprachprozessor (WSP) übermittelt wurde. Klarerweise wird die Datenrate höher, wenn die Daten kontinuierlich übertragen werden können und von dem RS analysiert werden können, während die Elektrodenstimulation stattfindet und nicht durch Verzögern der Stimulation des Elektroden-Arrays bis nach dem Zeitpunkt, nach dem Daten für diese Stimulation übertragen werden. Das eingebettete Protokoll der Erfindung ermöglicht die gleichzeitige Übertragung von Daten, während die Elektrodenstimulationsdauer durch das Informationssignal gesteuert wird, das übertragen wird.
Um den RS unter Verwendung des Modells des oben identifizierten Patents von Crosby et al. zu stimulieren, ist es notwendig, 18 Bits von Daten, 5 Bits für E-Daten, 5 Bits für die M-Daten und 8 Bits für die A-Daten zu codieren, zusammen mit den Dauerinformationen für die Phase-1- und Phase-2-Impulse in jedem zweiphasigen Paar. Es ist gewünscht, dass eine Stimulationsrate von bis zu fast 20.000 Impulsen pro Sekunde erreicht wird. Aufgrund des Erfordernisses der Datensynchronisation und Fehlererfassung ist ein zusätzlicher Overhead erforderlich. Die minimale HF-Frequenz wird durch die Tatsache bestimmt, dass eine 1 als übertragen gilt, wenn die 5 MHz-Steuersignale an den Dreizustandsschalter aus 3 fünf vollständige Zyklen lang angelegt wurden, und eine 0 gilt als übertragen, wenn die an den Dreizustandsschalter angelegten Steuerspannungen zur Entkopplung der abgestimmten Schaltkreise fünf vollständige Zyklen lang geführt haben. Es gibt zwei zusätzliche Bedingungen, die die Auswahl des Codierschemas einschränken. Die erste ist, dass das HF-Tastverhältnis so hoch wie möglich sein soll, vorzugsweise ungefähr 85% während der Datenübertragung, um den RS mit genügend Energie für seinen ordentlichen Betrieb zu versorgen. Die zweite Randbedingung ist, dass einer 0 immer eine 1 vorausgehen muss, da eine 0 die Einstellung der HF-Übertragung ist und dies bedeutet, dass eine 1 übertragen werden muss, bevor eine 0 beginnen kann.
Wie oben erläutert besteht eine Zelle oder ein Bit, wie sie oder es übertragen wird, aus 5 HF-Zyklen oder aus dem Fehlen von Zyklen für eine Zeitdauer, die 5 HF-Zyklen entspricht, die eine 1 bzw. eine 0 darstellen. Wie hierin verwendet ist ein "Zeichen" (token) eine Serie von sechs solchen Bits, wodurch eine Übertragungszeit erforderlich ist, die äquivalent zu 30 Mal der Schwingungsdauer des HF-Trägers ist. Da eine 0 nicht einmal detektiert werden kann, außer sie wird von einer 1 gefolgt, da eine 0 durch das Stoppen der Übertragung von HF-Zyklen erfasst wird und dies notwendigerweise erfordert, dass HF-Zyklen überhaupt übertragen werden, können von den 64 Zeichen, die mit 6-Bit-Kombinationen möglich sind, lediglich die Hälfte davon, die mit einer 1 beginnen, gültig sein. Zeichen sollten mit einer 1 beginnen, da es keinen brauchbaren Weg gibt, um eine 0 zu detektieren, wenn sie das erste übertragene Bit ist. Von den 32 möglichen 6-Zellen-Zeichen mit einer führenden 1 werden die Zeichen, die für die Übertragung ausgewählt wurden, von denen genommen, die nicht aufeinander folgende Nullen aufweisen und entweder lediglich eine oder lediglich zwei Nullen. Das Kriterium der nicht aufeinander folgenden Nullen ist notwendig, da, wie oben erläutert, es nicht möglich ist, aufeinander folgende Nullen zu detektieren. Das Auswählen von Zeichen, die die geringste Anzahl von Nullen, nur eine oder zwei, aufweisen, stellt sicher, dass das Tastverhältnis so hoch wie möglich ist, da die Bits des Wertes 1 vorherrschen. Die einzige Ausnahme ist das Zeichen 101010. Dieses Zeichen wird für die Verwendung an dem Beginn eines Datenübertragungsblocks ausgewählt, wie offensichtlich wird, da die abwechselnde Abfolge von Bitwerten nirgendwo sonst während eines Datenblocks auftreten kann, d. h. kein 6-Zellen-"Schnappschuss" während der Übertragung wird 101010 sein, außer diesem Zeichen. Durch seine Verwendung am Beginn eines jeden Datenübertragungsblockes wird die Wahrscheinlichkeit, einen Datenübertragungsblock aufgrund des fehlerhaften Detektierens des ersten Synchronisationszeichens zu verpassen, minimiert und der Decoder ist geeignet, nach einem Hochfahren schnell zu synchronisieren (der Decoder fährt im asynchronen Modus hoch, indem er den eingehenden Datenstrom nach 101010 durchsucht). Es ist anzumerken, dass bei der höchsten Datenübertragungsblockrate zusammen mit einem minimalen (1 Zelle) Phasenerweiterer (weiter unten zu erläutern) die übertragene HF als ein kontinuierlicher Datenstrom erscheinen wird mit keinen anderen Mitteln zur Datenübertragungsblock-Synchronisierung als die Synchronisierungszeichen, d. h. das System verlässt sich nicht auf die Erfassung von Datenübertragungsblocklücken oder langen Phasenlücken für seine Datensynchronisation. Die Tabelle in 12 zeigt die 12 Zeichen, die die festgelegten Kriterien erfüllen, einschließlich des Zeichens 101010, und die Datenbits, die sie darstellen. Es ist anzumerken, dass 101010 nicht das einzig mögliche Synchronisationszeichen ist, es wurde jedoch für diese besondere Ausführungsform als das bevorzugte Sync 1 ausgewählt. Es ist ebenfalls anzumerken, dass 6-Zellen-Zeichen verwendet wurden, um Tri-Bits in der beschriebenen Ausführungsform darzustellen. Es sind jedoch auch Zeichen möglich, die sich aus anderen Anzahlen von Zellen zusammensetzen, die verwendet werden, um andere als Tri-Bits darzustellen.
Es versteht sich, dass ein 6-Bit-Zeichen nicht eins von 64 möglichen unterschiedlichen Datenstücken repräsentiert. In der Tat stellt, da es lediglich 12 Zeichen gibt, jedes Zei chen eine von 12 Möglichkeiten dar, und diese sind nicht einmal alle Daten. Jedes Zeichen, das Daten bezeichnet, repräsentiert drei Bits, und deshalb stellt jedes Zeichen, das Daten überträgt, in Wirklichkeit 1 von 8 Möglichkeiten dar. Unter Bezugnahme auf die Tabelle in 12 stellen die Zeichen Nummern 3, 4, 5, 7, 8, 10, 11 und 12 die 8 möglichen Permutationen von 3-Bits dar. Die ersten und zweiten Zeichen werden für Synchronisationszwecke verwendet. Zwei von den 12 Zeichen werden überhaupt nicht verwendet.
Das Zeichen Nummer 3 wird verwendet, um die 3-Bit-Abfolge 011 darzustellen. Dies ist auch zufällig das gerade Paritätsfehlerzeichen, wie beschrieben werden wird, an diesem Punkt ist es jedoch ausreichend, dieses Zeichen wie jedes andere zu behandeln. Ähnliche Bemerkungen gelten für Zeichen Nummer 11, das darüber hinaus, dass es die Bitfolge 111 darstellt, das ungerade Paritätsfehlerzeichen ist.
Lediglich zehn Zeichen sind erforderlich, acht, die 3-Bit-Datenabfolgen darstellen und zwei, die Synchronisationszeichen sind, die den entsprechenden Hälften eines Datenübertragungsblocks vorangehen. Da insgesamt 12 Tokens vorhanden sind, können zwei davon weggelassen werden. Das Zeichen Nummer 9 wird weggelassen, weil, wenn dieses Zeichen 111010 von einem beliebigen anderen gefolgt wird, das mit 10 beginnt, ein Synchronisationszeichen fehlerhafter Weise erfasst werden könnte, da in der Gesamtbitabfolge das Sync Ph1-Zeichen eingebettet würde. Wenn der Decoder zuerst hochfährt, läuft er in einem "freilaufenden" Modus, bei dem er kontinuierlich den eingehenden Datenstrom abtastet, indem er innerhalb eines gleitenden 6-Zellenfensters nach einem Sync Ph1-Zeichen sucht. Sobald er ein Sync Ph1-Zeichen detektiert, schaltet er auf synchrones Decodieren mit einem 6-Zellen-Zeichenfenster bezogen auf das Sync-Zeichen. Wenn die Sync Ph1-Erfassung irrtümlich war, wird dem nachfolgende Datenstrom aufgrund von Formatierungsproblemen bald ungültig. In solch einer Situation kehrt der Decoder in den freilaufenden Modus zurück, bis er auf ein gültiges Sync-Zeichen einrastet. Deshalb reduziert der Ausschluss der Zeichen 6 und 9 die Wahrscheinlichkeit, dass der Decoder "falsche Starts" macht und so den Standardbetrieb verzögert.
Eine Untersuchung der 10 Zeichen, die verwendet werden, zeigt auf, dass 77% der Gesamtanzahl der Bits Einsen sind, wodurch das notwendige Tastverhältnis-Kriterium erreicht wird.
Die 13A-13C zeigen das Codierschema. Die 13A stellt das 6-Zellen-Zeichen 101101 dar, mit 5 HF-Zyklen pro Zelle. Wie in der Tabelle in 12 dargestellt, codiert dieses Zeichen die 3-Bit-Sequenz 011 und wird ebenfalls als das gerade Paritätsfehlerzeichen verwendet.
13B zeigt, wie 6 Zeichen in jedem Gesamtdatenübertragungsblock notwendig sind, um 18 Bits von Daten darzustellen (3 Bits/Zeichen). Es werden fünf E-Bits in der Sequenz E₅-E₁ übertragen, fünf M-Bits in der Sequenz M₅-M₁ und acht Bits in der Sequenz A₈-A₁. Diese 18 Bits müssen auf 6 Zeichen allokiert werden, von denen jedes 3 Bits darstellt. Die 6 Zeichen DT₁-DT₆ weisen die 18 Bits auf sie allokiert auf, wie in 13B dargestellt. Während die 13B die 6 Datenzeichen zeigt, die in jedem Datenübertragungsblock erforderlich sind, werden die Datenzeichen nicht eines nach dem anderen übertragen. Die ersten 3 Datenzeichen werden in dem ersten Datenblock eines Datenübertragungsblocks übertragen, und die nächsten 3 Datenzeichen werden in dem zweiten Datenblock übertragen, wie deutlich werden wird.
13C bildet die Art und Weise ab, in der alle der Zeichen in jedem Datenübertragungsblock übertragen werden. Es gibt zwei Datenblöcke pro Datenübertragungsblock, und 13C zeigt einen davon. Das erste Zeichen, das übertragen wird, ist ein Phasensynchronisationszeichen, entweder Sync Ph1 oder Sync Ph2 je nachdem, ob der Datenblock der erste oder der zweite eines Datenübertragungsblockes ist. Das Phasensynchro nisationszeichen wird von 3 Datenzeichen gefolgt, die 8 der 18 Bits codieren, die für den Datenübertragungsblock erforderlich sind. Es folgt ein Fehlerzeichen, das die Parität codiert und eine Überprüfung gegen den Codefehler ermöglicht, das Versagen, eine 1-Zelle zu detektieren.
Nach dem Fehlerzeichen kommt der Phasenausdehnungsabschnitt des Datenblocks. Die Phasenausdehnung ist von variabler Länge und bestimmt, wann die Phase endet. Die Phase beginnt an dem Ende des Phasensynchronisationszeichens, wie in Kürze beschrieben wird. Die entsprechende Hälfte des zweiphasigen Impulses beginnt mit dem ersten Datenzeichen in dem Datenblock und endet an dem Ende der Phasenerweiterung. Die Phasenerweiterung umfasst mindestens eine 1-Zelle (5 HF-Zyklen), kann jedoch sonst von einer beliebigen Dauer sein. Der wichtige zu bemerkende Punkt ist natürlich, dass der tatsächliche Impuls, der an den ausgewählten Elektroden angelegt wird, am Beginn des ersten Datenzeichens in dem Block beginnt. Die Art und Weise, wie bekannt ist, welche Elektrode zu stimulieren ist, ist, dass die Konfigurationsdaten in dem vorhergehenden Datenübertragungsblock übertragen werden. Man wird es schätzen, dass, wenn das Design es erfordert, dass, damit das Implantat über ausreichend Energie verfügt, das Tastverhältnis nicht über 75% hinausgehen muss, dann jeder vierte HF-Impuls während der Phasenerweiterung weggelassen werden kann (indem die Dauer einer Phase des zweiphasigen Stimulationsimpulses bestimmt wird). Dies hat die Wirkung des Reduzierens des Sendeenergieverbrauchs, die bei einer batteriegetriebenen Vorrichtung eine kritische Angelegenheit ist. Aufgrund des Abfallens, das in der Empfängerspule stattfindet, kann das System einen einzelnen fehlenden Impuls nicht detektieren – kein Spitzenwert in der Empfängerschaltung fällt tatsächlich unter den V_data-Wert, wenn nur ein einzelner Trägerzyklus zwischen zwei anderen Zyklen fehlt.
Die 14A und 14B zeigen die Art und Weise, in der ein individueller Datenübertragungsblock und nachfolgende Daten übertragungsblöcke organisiert werden. Wie in 14A gezeigt besteht ein Datenübertragungsblock aus zwei Datenblöcken, jeweils wie eben in Verbindung mit 13C beschrieben. Die beiden Datenblöcke enthalten zusammen 18 Bits, die alle Parameter außer der Dauer der Stimulation bestimmen, die stattfindet, wenn der nächste Datenübertragungsblock empfangen wird, sowie 6 Paritätsbits. Für einen beliebigen Datenübertragungsblock beginnt der erste Stimulus, Ph1, am Ende des Sync Ph1-Zeichens und endet am Ende der Phasenerweiterung. Die zweite Hälfte des Stimulus, Ph2, beginnt, wie in der Zeichnung dargestellt, am Ende des zweiten Phasensynchronisationszeichens in dem Datenübertragungsblock, Sync Ph2, und endet am Ende der zweiten Phasenerweiterung.
Der Zweck der 14B ist es, die Art und Weise aufzuzeigen, in der die in einem Datenübertragungsblock eingebetteten Daten, die Parameter codieren, die erforderlich sind, um den Stimulus für den nächsten Datenübertragungsblock zu erzeugen. Es ist anzumerken, dass jede Auslöseimpulsphase so dargestellt ist, dass sie eine Dauer von mindestens 25 Zellen aufweist. Dies ist deshalb, da die Phase 4 Zeichen mit 6 Zellen in jedem Zeichen umfasst plus mindestens eine Zelle in dem Phasenerweiterungsteil des Blocks. Die Anforderung für mindestens eine Zelle für den Phasenerweiterungsabschnitt jedes Datenblocks gilt, um ein vereinfachtes Systemdesign zu ermöglichen. (Es ist einfacher, ein System zu konstruieren, entweder in Hardware oder Software, wenn dieselbe Zustandsreihenfolgenbildung während jedes Datenzyklus stattfindet.) Deshalb kann dadurch, dass erforderlich ist, dass jeder Datenblock mit mindestens einer Zelle in dem Phasenerweiterungsabschnitt endet, jeder Datenblock auf dieselbe Art und Weise verarbeitet werden. Obwohl die meisten Phasen mehrere Zellen in dem Phasenerweiterungsabschnitt eines Datenblocks erfordern, gibt es einige, die dies nicht tun, jedoch nichtsdestotrotz die Extrazelle aufweisen. Dies resultiert in einer minimalen Phasenerweiterungsdauer von 1 μSek für 5-Zyklus-Zellen bei 5 MHz. Es existiert eine Zwischenphasenlücke von mindestens 7 Zellen in der Mitte jedes Datenübertragungsblocks sowie eine minimale Lücke von 7 Zellen zwischen Datenübertragungsblöcken. Mit anderen Worten: aufeinander folgende Datenblöcke werden durch mindestens 7 × 5 oder 35 HF-Zykluszeiten getrennt – 5 Zyklusdauern, während derer keine Übertragung erfolgt (die das Ende der Phasenerweiterung markieren), und 30, während derer ein Synchronisationszeichen übertragen wird.
Es muss erläutert werden, was durch Lücken zwischen den Phasen (interphase) und Lücken zwischen den Datenübertragungsblöcken (interframe) zu verstehen ist. Die höchste Stimulationsrate wird erzielt, wenn keine Lücken zwischen den Datenblöcken vorhanden sind. Jedem Datenblock geht jedoch eine Ein-Zell-Lücke voraus und anschließend ein Synchronisationszeichen, dessen Dauer 6 Zellen ist. Damit sind mindestens 7 Zellen (mehr, wenn wenig Stimulation erforderlich ist und die Lücken länger gemacht werden können) in jedem Datenblock vorhanden, ohne nützlich zu sein in dem Sinne, dass während dieser Zeit keine Stimulation stattfindet. Diese Lücken beeinflussen den Energietransfer nicht, da wenig Energie erforderlich ist, wenn eine Stimulation nicht angelegt wird.
Mit langen Phasenerweiterungen, der übliche Fall, kann das Tastverhältnis während eines Datenblocks 75% überschreiten, in welchem Fall jeder vierte HF-Impuls in einer Phasenerweiterung vollständig weggelassen werden kann, um das Tastverhältnis zurück auf 75% zu erniedrigen und damit Energie zu sparen.
Die Tabelle in 15 veranschaulicht, wie das System der Erfindung sehr hohe Stimulationsraten zulässt. Wie soeben beschrieben besteht die erste Phase eines Datenübertragungsblocks aus einem Minimum von 25 Zellen, 6 Zellen für jedes der Daten- und Fehlerzeichen, und mindestens 1 Zelle für die Phasenerweiterung. Bei 5 MHz beträgt die Zeitdauer eines Zyklus 0,2 μSek. Deshalb dauert, mit 5 Zyklen pro Zelle, jede Phase (5)(25)(0,2 μSek) oder 25 μSek. Die minimale Lücke zwi schen den Phasen ist 7 Zellen und dies benötigt 7 μSek. Dasselbe ist für die Lücke zwischen den Datenübertragungsblöcken zutreffend. Damit beträgt die minimale Zeit, die für eine vollständige Stimulation genommen wird, (25+7+25+7) μSek oder 64 μSek. Die maximale zweiphasige Stimulationsfrequenz ist der Reziprokwert dieser Zeit oder 15,63 kHz.
Wenn unterschiedliche Anzahlen von Zyklen verwendet werden, um Zellen darzustellen, jedoch die HF-Übertragung noch bei 5 MHz erfolgt, dann wird die maximale Stimulationsrate variieren. Die Tabelle aus 15 zeigt die anwendbaren Ergebnisse, wobei dort 4, 5 und 6 Zyklen pro Zelle vorhanden sind. Mit einer höheren Übertragungsfrequenz steigt natürlich die maximale Stimulationsrate proportional an.
Die Tabelle in 16A und die Matrix in 16B zeigen, wie die 8 Datenzeichen zusammen mit den 2 Paritätszeichen (die zwei der Datenzeichen selbst sind) verwendet werden können, um alle einzelnen Fehler zu erfassen. Wenn ein Fehler in einer einzelnen Zelle (ein Fehler in einem einzelnen übertragenen Bit eines Zeichens, bevor die Zeichen in 3-Bit-Sequenzen übersetzt werden) zu einem Zeichen führt, das nicht eines der 8 zugelassenen ist, dann weiß das System, dass ein Fehler stattgefunden hat und keine Elektrode wird stimuliert, bis die Synchronisation erneut erlangt ist und eine fehlerfreie Übertragung stattfindet. Die Paritätsüberprüfung stellt sicher, dass, wenn ein einzelner Zellenfehler ein Zeichen in ein anderes legitimes Zeichen umwandelt, dann ein Paritätsfehler auftritt, so dass die Verarbeitungsschaltung in dem Empfänger/Stimulator die Übertragung ignoriert.
Die Tabelle in 16A listet in der "Originalzeichen"-Spalte die 8 erlaubten Zeichen auf, die durch die Buchstaben (a)-(h) gekennzeichnet sind. In der Spalte, die mit "fehlerbehaftetes Zeichen" bezeichnet ist, sind alle möglichen legitimen Zeichen für jeden möglichen einzelnen Fehler in den originalen Zeichen aufgelistet. Deshalb kann zum Beispiel das Zeichen (a), 111110, zu 6 möglichen Zeichen für jeden der 6 Einzel-Zellen-Fehlern führen, doch lediglich die drei in 16A dargestellten Zeichen sind in der Tabelle in 12 enthalten. Von diesen wird das Dritte, 111010 (Zeichen Nummer 9 der Tabelle in 12) nicht verwendet, d. h. es wird einfach ein Fehler detektiert. Die anderen beiden Fehlerergebnisse sind mit (f) und (h) gekennzeichnet, da sie diesen "Original"-Zeichen in der linken Spalte entsprechen.
Drei dieser ursprünglichen Zeichen führen, wenn sie einem einzelnen Fehler unterworfen sind, zu Synchronisationszeichen. Diese sind von relativ geringer Bedeutung, da die Erfassung eines Synchronisationszeichens in der Mitte eines Datenübertragungsblocks, wo ein Synchronisationszeichen nicht vorhanden sein sollte, ein Anzeichen eines Fehlers ist, und dies ist ausreichend, um die Elektrodenstimulation für den Datenübertragungsblock zu verhindern. Die wirklichen Bedenken liegen bei dem Übergang eines der ursprünglichen Zeichen (a)-(h) zu einem anderen dieser Zeichen. Die Matrix aus 16B weist ein Häkchen für jede Übergangsmöglichkeit auf. Zum Beispiel kann das Originalzeichen (f) entsprechend der Tabelle aus 16A durch einen einzelnen Fehler in das Zeichen (a) oder das Zeichen (e) umgewandelt werden, deshalb sind die Häkchen in den Zeilen (a) und (e) der Matrix angeordnet, um zu zeigen, dass das ursprüngliche Zeichen in jedes der beiden anderen zulässigen Zeichen umgewandelt werden kann, wenn ein einziger Fehler auftritt.
Aus der Matrix wird deutlich, dass bei dem Zeichen (c) überhaupt keine Schwierigkeiten auftreten, da ein einzelner Bitfehler es nicht in ein zulässiges Zeichen verändern kann. Für die Zeichen (a), (b), (d) und (e) gilt, dass ein einzelner Fehler in einem der zulässigen Zeichen (f), (g) oder (h) resultiert. Umgekehrt führt ein Fehler in einem der Zeichen (f), (e) oder (h) zu einem der Zeichen (a), (b), (d) oder (e). Durch Zuordnen der vier 3-Bit-Sequenzen, die eine ungerade Parität aufweisen, zu den Zeichen (a), (b), (d) und (e), in 12 als die Nummern 12, 11, 8 und 5 dargestellt, und der vier 3-Bit-Sequenzen, die eine gerade Parität aufweisen zu den Zeichen (c), (f), (g) und (h), in 12 als die Nummern 10, 4, 3 und 7 dargestellt, wird deutlich, dass auf die Umwandlung aller Zeichen in einem Datenübertragungsblock in ihre entsprechenden Tri-Bit-Sequenzfolgen ein einzelner Fehler in einem Datenübertragungsblock, d. h. einzelne Änderungen in dem Bit eines einzelnen Zeichens, darin resultiert, dass die Gesamtparität der 3 Datenzeichen und des Fehlerzeichens in einem Datenblock sich ändert, wodurch die Erfassung eines einzelnen Zellenfehlers in einem Datenblock sichergestellt wird.
Das Zeichen 101101 (Zeichen Nummer 3 in 12 und Zeichen (g) in den 16A und 16B) wird der Tri-Bit-Sequenz 011 zugeordnet. In einem beliebigen Datenblock wird dieses Zeichen für das Paritätszeichen verwendet, wenn die Parität der Daten, die in den 3 Datenzeichen codiert sind, gerade ist. Damit, wenn die neun letzten Datenbits E₅-E₁ und M₅-M₂ in 13B (Phasenerweiterung). Dies garantiert, dass wenn der Datenblock decodiert wird, die Gesamtanzahl von Einsen in den 12 decodierten Bits (9 Daten und 3 Parität) gerade sein sollte. Ähnliche Bemerkungen gelten für den zweiten Datenblock in dem Datenübertragungsblock. Umgekehrt wird das ungerade Paritätsfehlerzeichen verwendet, wenn die Parität der Daten, die in den 3 Datenzeichen eines Blocks codiert wurden, ungerade ist, was wiederum zu einer geraden Anzahl von Einsen in den 12 decodierten Bits führt. Damit gültige Daten empfangen wurden, muss die Gesamtparität der 12 decodierten Bits in einem Datenblock (decodiert von den 3 Datenzeichen und dem Fehlerzeichen) gerade sein.
Wenn ein Fehler in dem ersten Datenblock detektiert wird, dann rastet das System nicht auf dem Datenübertragungsblock ein und fährt damit fort, in den eingehenden Daten zu suchen, bis es ein Sync Ph1-Zeichen zusammen mit 3 Datenzeichen und einem Fehlerzeichen findet, dessen 12 decodierte Bits eine gerade Parität aufweisen. Wenn ein gültiger erster Datenblock detektiert wird, jedoch danach ein falsches Sync Ph2-Zeichen detektiert wird, oder die Parität des zweiten decodierten Datenblocks falsch ist, dann wird der gesamte Datenübertragungsblock verworfen.
Die Verbindung weist einen hohen intrinsischen Grad von Fehlerimmunität auf. Sogar bei dem größten Abstand zwischen den Spulen sind die Spulen ziemlich nahe für einen wirksamen Energietransfer gekoppelt und der Energiewert bei diesem nahen Bereich ist recht hoch und resultiert in einem extrem hohen Signal-Geräusch-Verhältnis und in einer sehr niedrigen Empfindlichkeit auf elektromagnetische Interferenz der Umgebung. Damit empfangene Daten validiert werden, muss ein vollständiger gültiger Datenübertragungsblock empfangen werden. Die Datenübertragungsstruktur ist eng vorgegeben, wobei nicht nur alternierende Ph1- und Ph2-Synchronisationszeichen an dem Beginn von aufeinander folgenden Datenblöcken erforderlich sind, sondern auch richtige Fehlerzeichen, die jeden Datenblock beenden. In jedem Datenblock müssen 3 zulässige Datenzeichen zwischen den Synchronisations- und Fehlerzeichen vorhanden sein, und eine Phasenerweiterung von mindestens einer Zelle muss am Ende des Datenblocks vorhanden sein.
Es existieren so viele Bedingungen, die darauf auferlegt sind, was für einen gültigen Datenübertragungsblock notwendig ist, so dass es extrem unwahrscheinlich ist, dass ein fehlerhafter Datenübertragungsblock mit einem gültigen Format und Paritätsprüfungen auftreten könnte. Wenn ein detektierbarer Fehler auftritt, wird der Datenübertragungsblock, bei dem er detektiert wird, ignoriert und keine Stimulation wird angewendet.
Obwohl die Erfindung unter Bezugnahme einer bestimmten Ausführungsform beschrieben wurde, versteht es sich, dass diese Ausführungsform lediglich die Anwendung der Prinzipien der Erfindung veranschaulicht.

Claims

Übertragungssystem, enthaltend eine Hf-Senderspule, eine Hf-Empfängerspule, die induktiv mit der Senderspule verbunden ist, und Einrichtungen (WSP) zum Anlegen eines Hf-Sendesignals an die Senderspule, dadurch gekennzeichnet, dass das Hf-Sendesignal einen ersten Bitwert durch N aufeinander folgende Zyklen einer Hf-Trägerfrequenz darstellt und einen zweiten Bitwert durch die Unterdrückung der Hf-Trägeraussendung über M aufeinander folgende Zyklen darstellt, wobei das Maß der Wechselwirkung zwischen den Spulen die Anzahl der Zyklen der Hf-Trägerfrequenz bestimmt, die in der Empfängerspule im Ansprechen auf die Sendung aufeinander folgender Bits des ersten Werts induziert werden, wobei die Wechselwirkung zwischen den Spulen durch Kopplung zwischen den Spulen, die Distanz zwischen den Spulen und den Güten der Sender- und Empfängerspulen beeinflusst wird, und dass das Übertragungssystem eine Betriebseinrichtung (12-22) enthält zum Betreiben des in der Empfängerspule induzierten Hf-Signals (RFIN) derart, dass die Anzahl (P) gesendeter Bits des genanten ersten Bitwerts eindeutig bestimmt wird, wenn das Ausmaß der Wechselwirkung zwischen den Spulen auf einen vorbestimmten Bereich beschränkt ist, wobei die Betriebseinrichtung eine Einrichtung (22) zum Modulo-N-Zählen der Anzahl Hf-Zyklen enthält, die in der Hf-Empfängerspule induziert werden, wobei die Zählung gegenüber dem Beginn aufeinander folgender, zu zählender Zyklen versetzt ist und der Versatz eine Funktion der Kopplung zwischen den Spulen ist.
Übertragungssystem nach Anspruch 1, bei dem M=N.
Übertragungssystem nach Anspruch 1 oder Anspruch 2, bei dem die Empfängerspule für eine Anzahl Zyklen, die N überschreitet, eine abklingende Schwingung zeigt, die Empfängerspule auf eine Resonanzfrequenz abgestimmt ist, die gegenüber der Hf-Trägerfrequenz leicht versetzt ist, so dass während der Sendezeit für ein Bit des zweiten Wertes die Phase des abklingendes Signals in der Empfängerspule sich von dem Hf-Träger merklich entsynchronisiert, und der nachfolgende Empfang von Hf-Zyklen, die ein Bit des ersten Wertes darstellen, zur Folge hat, dass wenigstens ein Zyklus des Hf-Signals in der Empfängerspule unter einen Erfassungspegelschwellenwert abfällt.
Übertragungssystem nach einem der vorhergehenden Ansprüche, bei dem die Empfängerspule eine induzierte Schwingung von weniger als N-Zyklen oberhalb des genannten Schwellenwerts aufgrund der Sendung von N-Zyklen des Hf-Trägers zeigt.
Übertragungssystem nach Anspruch 3, bei dem die Information in Form von Zeichen (DT₁-DT₆; a-h) gesendet wird, von denen jedes X Bits enthält, jedes Zeichen Y Datenbits enthält, wobei Y<X ist, und den zulässigen Bitfolgen in den Zeichen Randbedingungen auferlegt sind.
Übertragungssystem nach einem der vorhergehenden Ansprüche, bei dem höchstens ein Bit des zweiten Wertes zwischen Bits des ersten Wertes gesendet wird.
Übertragungssystem nach einem der vorhergehenden Ansprüche, bei dem die Betriebseinrichtung (12-22) aufeinander folgende Hf-Zyklen auf der Grundlage von Taktsignalen (DCK) zählt, die von der Hf-Trägersendung abgeleitet sind.
Übertragungssystem nach Anspruch 6 oder Anspruch 7, bei dem die Betriebseinrichtung (12-22) den Empfang eines Bits des zweiten Wertes kennzeichnet, wenn ein Zyklus des Hf-Signals (RFIN) in der Empfängerspule unter einen Erfassungsschwellenwert (V_data) abfällt.
Übertragungssystem nach Anspruch 1, bei dem für P aufeinander folgende Bits des ersten Wertes, die der Sendung eines Bits des zweiten Wertes folgen, wobei P>1, wenigstens (P-1)N+1 Hf-Zyklen durch die Betreibseinrichtung (12-22) gezählt werden.
Übertragungssystem nach einem der Ansprüche 6-9, bei dem in Abhängigkeit von der Kopplung zwischen den Spulen die Betriebseinrichtung (12-22) eine variable Zahl aufeinander folgender Hf-Zyklen für jede gegebene Zahl von P aufeinander folgender Bits des ersten Wertes zählt und die Zähleinrichtung (22) dazu eingerichtet ist, einen Anfangsversatz anzuwenden, der experimentell bestimmt ist.
Übertragungssystem nach einem der vorhergehenden Ansprüche, bei dem der erste Wert ein 1-Bit ist und der zweite Wert ein 0-Bit ist und die Kopplung zwischen den Spulen derart ist, dass wenn die Trennung der Spulen innerhalb vorbestimmter Grenzen ist, die Sendung eines einzelnen 0-Bit zwischen zwei 1-Bits zu wenigstens einem Hf-Zyklus in der Hf-Empfängerspule führt, der eine Amplitude unterhalb eines vorbestimmten Prozentsatzes der Amplitude (V_carrier') des empfangenen Hf-Signals (RFIN) hat, wobei das Sendesystem eine Einrichtung (22) enthält, um aufeinander folgende Hf-Zyklen in der Hf-Empfängerspule zu zählen, deren Amplituden diesen Prozentsatz überschreiten, um empfangene 0- und 1-Bits zu decodieren.
Übertragungssystem nach Anspruch 11, bei dem die Hf-Sender- und -Emp-fängerspulen gegeneinander versetzt ab gestimmt sind, so dass während der Sendung eines 0-Bits der abklingende Strom in der Hf-Empfängerspule die Phase so ändert, dass sie entgegengesetzt zum Hf-Signals ist, das während der Sendung des nächsten 1-Bit empfangen wird.
Übertragungssystem nach Anspruch 12, bei dem aufeinander folgende Datenzeichen (DT₁-DT₆; a-h) jedes Mal in Form von X aufeinander folgenden Bits gesendet werden, wobei die zulässigen Zeichenwerte ein Untersatz vermindert um die 2^x möglichen Zeichenwerte ist und vorherrschend jene mit den wenigstens 0-Bits sind.
Übertragungssystem nach Anspruch 13, bei dem die X Bits eines jeden Datensatzes (DT₁-DT₆; a-h) Y Datenbits darstellen, wobei Y<X, und die Y Datenbits, die durch jedes Datenzeichen dargestellt werden, die durch das Übertragungssystem zu übermittelnde Information bilden.
Übertragungssystem nach Anspruch 12, bei dem die Zähleinrichtung (12) eine variable Anzahl aufeinander folgender Hf-Zyklen für jede gegebene Anzahl aufeinander folgender 1-Bits zählt und einen Zählversatz einführt, um die Anzahl gesendeter aufeinander folgender 1-Bits eindeutig zu bestimmen, wobei die Zähleinrichtung den Zählversatz entsprechend dem Umfang der Kopplung zwischen den Spulen wählt.
Verfahren zum Ausführen einer Sendung zwischen einer Hf-Senderspule und einer Hf-Empfängerspule, die an die Empfängerspule variabel angekoppelt ist, wobei die Spulenkopplung zwischen den Empfänger- und Senderspulen zwischen einem vorbestimmten Maximum und einem vorbestimmten Minimum in Abhängigkeit von dem angegebenen Trennungsbereich zwischen den Spulen variiert, umfassend die Schrit te des Anlegens eines Hf-Sendesignals an die Senderspule, das einen ersten Bitwert durch N aufeinander folgende Zyklen eines Hf-Trägersignals darstellt und einen zweiten Bitwert durch die Unterdrückung der Hf-Trägersendung über M aufeinander folgende Zyklen darstellt, und Arbeiten mit dem in der Empfängerspule induzierten Hf-Signal durch Zählen aufeinander folgender Zyklen des Hf-Trägers, die einen Erfassungsschwellenwert überschritten haben, mit einem Modulo-N-Zählschema und Versetzen der Zählung gegenüber dem Beginn der aufeinander folgenden, zu zählenden Zyklen, wobei der Versatz eine Funktion der Spulenkopplung ist.
Verfahren nach Anspruch 16, bei dem höchstens ein Bit des zweiten Wertes zwischen Bits des ersten Wertes gesendet wird.
Verfahren nach Anspruch 16, bei dem in dem Arbeitschritt ein Bit des zweiten Wertes registriert wird, wenn ein Zyklus des Hf-Signals in der Empfängerspule unter einen Fassungsschwellenwert abfällt.
Verfahren nach Anspruch 16, bei dem M=N.
Verfahren nach Anspruch 16, bei dem in Abhängigkeit von der Spulenkopplung in dem genannten Arbeitsschritt eine variable Anzahl aufeinander folgender Hf-Zyklen für jede gegebene Anzahl aufeinander folgender Bits des ersten Wertes mit einem Zählversatz gezählt werden, der von der Spulenkopplung abhängt, um die Anzahl gesendeter aufeinander folgender 1-Bits eindeutig zu bestimmen.
Verfahren nach Anspruch 16, bei dem die Empfängerspule für eine Anzahl Zyklen, die N überschreitet, abklingend schwingt, und weiterhin enthaltend den Schritt des Ab stimmens der Empfängerspule auf eine Resonanzfrequenz, die gegenüber der Hf-Trägerfrequenz leicht versetzt ist, sodass während der Sendezeit für ein Bit des zweiten Wertes das abklingende Signal in der Empfängerspule beträchtlich aus der Phase des Hf-Trägers heraus fällt, so dass der nachfolgende Empfang von Hf-Zyklen, die ein Bit des ersten Wertes darstellen, zur Folge hat, dass wenigstens ein Zyklus des Hf-Signals in der Empfängerspule unter den Erfassungsschwellenwert abfällt.
Verfahren nach Anspruch 16, bei dem die Empfängerspule eine induzierte Schwingung von weniger als N-Zyklen mit Amplituden oberhalb des Erfassungsschwellenwertes aufgrund der Sendung von N-Zyklen des Hf-Trägers aufweist.
Verfahren nach Anspruch 16, bei dem die Information in Form von Zeichen (DT₁-DT₆; a-h) gesendet wird, die jeweils X Bits enthalten, wobei jedes Zeichen Y Datenbits darstellt, wobei Y<X ist, und zulässigen Bitfolgen in Zeichen Randbedingungen auferlegt sind.
Verfahren nach Anspruch 23, bei dem in jedem Zeichen (DT₁-DT₆; a-h) höchstens ein Bit des zweiten Wertes zwischen Bits des ersten Wertes gesendet werden kann.