[go: up one dir, main page]

ITTO20121081A1 - Componente elettronico di potenza normalmente spento - Google Patents

Componente elettronico di potenza normalmente spento Download PDF

Info

Publication number
ITTO20121081A1
ITTO20121081A1 IT001081A ITTO20121081A ITTO20121081A1 IT TO20121081 A1 ITTO20121081 A1 IT TO20121081A1 IT 001081 A IT001081 A IT 001081A IT TO20121081 A ITTO20121081 A IT TO20121081A IT TO20121081 A1 ITTO20121081 A1 IT TO20121081A1
Authority
IT
Italy
Prior art keywords
transistor
normally
terminal
component according
switched
Prior art date
Application number
IT001081A
Other languages
English (en)
Inventor
Marcello Francesco Salvatore Giuffrida
Antonello Santangelo
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT001081A priority Critical patent/ITTO20121081A1/it
Priority to US14/104,317 priority patent/US9418984B2/en
Publication of ITTO20121081A1 publication Critical patent/ITTO20121081A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/83—FETs having PN junction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/87—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of PN-junction gate FETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Amplifiers (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

DESCRIZIONE
"COMPONENTE ELETTRONICO DI POTENZA NORMALMENTE SPENTO"
La presente invenzione è relativa a un componente elettronico di potenza normalmente spento.
Per realizzare strutture a ponte e semiponte nei circuiti a commutazione ad alta tensione, si sta diffondendo l'impiego di transistori a effetto di campo di potenza con elevate prestazioni, come ad esempio JFET di alta tensione in substrati SiC o MOSFET in substrati GaN ad elevata mobilità di elettroni (HEMT, High Electron Mobility Transistors). Transistori di questo genere, seppure estremamente efficienti e adatti a operare con tensioni ad esempio dell'ordine di 600-1.200 V, hanno però lo svantaggio di essere normalmente accesi (normally on). In altre parole, se non viene applicata una specifica tensione di spegnimento sui terminali di controllo, i dispositivi normalmente accesi permettono il passaggio di corrente in presenza di una differenza di potenziale fra i terminali di conduzione. Date le alte tensioni in gioco, si possono così creare condizioni rischiose, ad esempio quando i circuiti di pilotaggio che alimentano i terminali di controllo sono soggetti a malfunzionamenti o disturbi che impediscono di operare correttamente, anche solo per periodi di tempo limitati.
Per evitare questi inconvenienti, i transistori di alta tensione normalmente accesi vengono spesso utilizzati in combinazione con un transistore di bassa tensione normalmente spento (normally off), che impedisce il passaggio di corrente in assenza di controllo. I due transistori sono accoppiati l'uno all'altro in configurazione cascode e sono incorporati in una stessa struttura di incapsulamento (package) per formare un unico componente di potenza discreto. Facendo per semplicità riferimento a transistori a effetto di campo a canale N, il transistore di bassa tensione normalmente spento ha terminale di sorgente collegato a una linea a potenziale di riferimento (massa) e terminale di pozzo collegato a un terminale di sorgente del transistore di alta tensione normalmente acceso. Il terminale di porta del transistore normalmente spento riceve un segnale di controllo da un circuito di pilotaggio, mentre il terminale di porta del transistore normalmente acceso è collegato a massa. In assenza del segnale di controllo, il transistore normalmente spento, che è collegato in serie al transistore normalmente acceso, impedisce il passaggio di corrente e forza lo spegnimento dell'intero componente discreto.
Il transistore normalmente acceso e il transistore normalmente spento sono di regola realizzati in chip separati e incorporati in una singola struttura di incapsulamento, provvista di terminali di connessione. Il transistore normalmente spento e il transistore normalmente acceso sono portati su una stessa lamina conduttrice incorporata nella struttura di incapsulamento e sono collegati fra loro, alla lamina conduttrice e ai terminali di connessione mediante connessioni a filo.
Le soluzioni note sono però piuttosto complesse, sia per la necessità di isolare almeno il transistore normalmente spento dalla lamina conduttrice, sia per il numero di connessioni a filo. Inoltre, le connessioni a filo hanno associate induttanze parassite non trascurabili.
C'è quindi un interesse a semplificare la struttura del componente di potenza, in modo da ridurre sia le connessioni a filo sia, di conseguenza, le induttanze parassite .
Scopo della presente invenzione è fornire un componente elettronico di potenza che permetta di superare le limitazioni descritte.
Secondo la presente invenzione viene fornito un componente elettronico di potenza come definito nella rivendicazione 1.
Per una migliore comprensione dell'invenzione, ne verranno ora descritte alcune forme di realizzazione, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
- la figura 1 è una vista prospettica semplificata, con parti asportate per chiarezza, di un componente elettronico di potenza in accordo a una forma di realizzazione della presente invenzione;
- la figura 2 è una vista laterale semplificata del componente elettronico di potenza di figura 1;
- la figura 3 è uno schema elettrico relativo al componente di figura 1;
- la figura 4 è una vista prospettica semplificata, con parti asportate per chiarezza, di un componente elettronico di potenza in accordo a una diversa di realizzazione della presente invenzione;
- la figura 5 è una vista prospettica semplificata, con parti asportate per chiarezza, di un componente elettronico di potenza in accordo a un'ulteriore diversa di realizzazione della presente invenzione;
- la figura 6 è uno schema elettrico relativo al componente di figura 5;
la figura 7 è una vista prospettica semplificata, con parti asportate per chiarezza, di un componente elettronico di potenza in accordo a un'ulteriore diversa di realizzazione della presente invenzione;
- la figura 8 è una vista laterale semplificata del componente elettronico di potenza di figura 7;
- la figura 9 è uno schema elettrico relativo a un componente elettronico di potenza in accordo a un'ulteriore diversa di realizzazione della presente invenzione;
- la figura 10 è una sezione trasversale attraverso un chip incorporante una porzione del componente elettronico di potenza di figura 9;
- la figura il è una vista prospettica semplificata, con parti asportate per chiarezza, di un componente elettronico di potenza in accordo a un'ulteriore diversa di realizzazione della presente invenzione;
- la figura 12 è uno schema elettrico relativo al componente di figura 11;
- la figura 13 è un grafico che mostra grandezze relative al componente elettronico di potenza noto; e
- la figura 14 è un grafico che mostra grandezze relative al componente elettronico di potenza di figura 12.
Con riferimento alle figure 1 e 2, un componente di potenza discreto normalmente spento, indicato nel suo complesso con il numero 1, comprende un transistore normalmente acceso 2 e un transistore normalmente spento 3, incorporati in una stessa struttura di incapsulamento (package) 5. A sua volta, la struttura di incapsulamento 5 comprende un involucro 7, indicato in modo semplificato con linea a tratteggio, una piastrina (piate) metallica 9 contenuta nell'involucro 7 e una pluralità di reofori 10 che si estendono al di fuori dell'involucro 7. In una forma di realizzazione, sono presenti tre reofori 10a, 10b, 10c, uno dei quali (IOa) è realizzato di pezzo con la piastrina metallica 9.
Il transistore normalmente acceso 2 e il transistore normalmente spento 3 sono realizzati in chip distinti e sono disposti entrambi sulla piastrina metallica 9. Il collegamento del transistore normalmente acceso 2 e del transistore normalmente spento 3 fra loro, alla piastrina metallica 9 e ai reofori 10 è ottenuto mediante connessioni a filo lla-lld realizzate mediante wire bonding.
Il transistore normalmente acceso 2 è un transistore di alta tensione ed è in grado di sopportare tensioni ad esempio fino a 1.200 V. In una forma di realizzazione, il transistore normalmente acceso 2 è un transistore GaN HEMT a svuotamento (depletion) e presenta un terminale di sorgente 13, terminale di pozzo 14 e terminale di porta 15 tutti su una prima faccia (fronte) 2a del rispettivo chip opposta alla piastrina metallica 9. Una seconda faccia (retro) 2b opposta alla prima faccia 2a è adiacente alla piastrina metallica 9.
Il transistore normalmente spento 3 è del tipo Bottom Source di bassa tensione. In particolare, il transistore normalmente spento 3 ha terminale di pozzo 18 e terminale di porta 19 su una prima faccia 3a del rispettivo chip e terminale di sorgente 20 su una seconda faccia 3b opposta alla prima faccia 3a. In una forma di realizzazione, il transistore normalmente spento 3 è un transistore LDMOS. La seconda faccia 3b del transistore normalmente spento 3 è unita alla piastrina metallica 9 mediante un giunto conduttivo. Pertanto, il terminale di sorgente 20 del transistore normalmente spento 3 e la piastrina metallica 9 sono in elettricamente collegati sostanzialmente in modo diretto.
Il transistore normalmente acceso 2 e il transistore normalmente spento 3 sono collegati fra loro in configurazione cascode, come mostrato in figura 3. In pratica, il terminale di porta 19 del transistore normalmente spento 3 è collegato al reoforo 10c tramite le connessioni a filo ila e il terminale di pozzo 18 è collegato al terminale di sorgente 13 del transistore normalmente acceso 2 tramite le connessioni a filo llb. Il terminale di sorgente 20 del transistore normalmente spento 3 è invece collegato, tramite la piastrina metallica 9, al reoforo 10a.
Il transistore normalmente acceso 2 ha terminale di porta 15 collegato al terminale di sorgente 20 del transistore normalmente spento 3 (tramite le connessioni a filo Ile e la piastrina metallica 9). Il terminale di pozzo 14 del transistore normalmente acceso 2 è collegato al reoforo 10b tramite le connessioni a filo lld.
L'impiego di un transistore Bottom Source (in pratica con il terminale di sorgente sul retro del chip) come transistore normalmente spento permette di superare il problema dell'isolamento del terminale di pozzo dalla piastrina metallica 9 e, allo stesso tempo, di ridurre il numero di connessioni a filo e le induttanze parassite. Contrariamente a quanto accade nei componenti di potenza discreti normalmente spenti convenzionali, nel transistore normalmente spento 3 la seconda faccia 3b rivolta verso la piastrina definisce il terminale di sorgente 20 (e non il terminale di pozzo) . Il terminale di pozzo 18 si trova invece sulla prima faccia 3a, opposta alla piastrina metallica 9, e quindi non c'è necessità di prevedere un apposito isolamento. Inoltre, dato che tra il terminale di sorgente 20 del transistore normalmente spento 3 e la piastrina metallica 9 deve essere realizzata una connessione elettrica diretta, è sufficiente prevedere un giunto di connessione conduttivo. Non occorre invece realizzare una connessione a filo dedicata, ottenendo un beneficio anche in termini di riduzione dell'induttanza parassita.
Nella forma di realizzazione di figura 4, il transistore normalmente acceso 2 e il transistore normalmente spento 3 di un componente di potenza 30 normalmente spento sono alloggiati in una struttura di incapsulamento 31 avente due reofori 32a, 32b. In particolare, il transistore normalmente acceso 2 e il transistore normalmente spento 3 sono posti su una piastrina metallica 33 incorporata in un involucro 35 della struttura di incapsulamento 31.
Nella forma di realizzazione di figura 5, il transistore normalmente acceso 2 e il transistore normalmente spento 3 di un componente di potenza 40 sono alloggiati in una struttura di incapsulamento 41 per circuiti integrati che comprende un involucro 45, una piastrina metallica 43 e una pluralità di piedini (pin) di connessione 42a-42h (otto nell'esempio illustrato) . I piedini (pin) di connessione 42a-42h sono disposti in ugual numero su lati opposti della piastrina metallica 43 e dell'involucro 45. In una forma di realizzazione, i piedini di connessione 42a-42d che si trovano su un primo lato della piastrina metallica 43 sono collegati al terminale di pozzo 14 del transistore normalmente acceso 2 mediante rispettive connessioni a filo 46a-46d. Due piedini di connessione 42e, 42f su un secondo lato della piastrina metallica 43 sono realizzati di pezzo con quest'ultima. Gli altri due piedini di connessione 42g, 42h sono rispettivamente collegati al terminale di porta 15 del transistore normalmente acceso 2 mediante connessioni a filo 46g e al terminale di porta 19 del transistore normalmente spento 3 mediante connessioni a filo 46g, come mostrato in figura 6. In questo modo, i terminali di porta 15, 19 del transistore normalmente acceso 2 e del transistore normalmente spento 3 sono indipendentemente accessibili dall'esterno.
Nelle figure 7 e 8 è illustrata un'ulteriore forma di realizzazione dell'invenzione. In questo caso, un componente di potenza 100 normalmente spento comprende un transistore normalmente acceso 102 e un transistore normalmente acceso 103 incorporati in una stessa struttura di incapsulamento 105. A sua volta, la struttura di incapsulamento 105 comprende un involucro 107, una piastrina metallica 109 contenuta nell'involucro 107 e una pluralità di reofori 110 (tre nell'esempio illustrato) che si estendono al di fuori dell'involucro 107. Uno dei reofori (110a) è realizzato di pezzo con la piastrina metallica 109.
Il transistore normalmente acceso 102 è un JFET di potenza di tipo bottom gate orizzontale. In particolare, il transistore normalmente acceso 102 ha terminale di sorgente 113 e terminale di pozzo 114 su una prima faccia 102a (figura 8), opposta alla piastrina metallica 109, e terminale di porta 115 su una seconda faccia 102b, opposta alla prima faccia 102a e adiacente alla piastrina metallica 109. Inoltre, il terminale di porta 115 è collegato elettricamente alla piastrina metallica 109 attraverso un giunto conduttivo (non mostrato).
Il transistore normalmente spento 103 è un transistore LDMOS Bottom Source di bassa tensione, come già descritto.
Il transistore normalmente acceso 102 e il transistore normalmente spento 103 sono collegati in configurazione cascode, analogamente a quanto mostrato in figura 3. In questo caso, tuttavia, il terminale di porta 115 del transistore normalmente acceso 102 è collegato direttamente alla piastrina 109 e, attraverso questa, al terminale di sorgente 120 del transistore normalmente spento 103. Non è quindi richiesta connessione a filo fra il terminale di porta 115 del transistore normalmente acceso 102 e il terminale di sorgente 120 del transistore normalmente spento 103. Per il resto, il transistore normalmente acceso 102 ha terminale di pozzo 114 collegato al reoforo 110b attraverso connessioni a filo llla e terminale di sorgente 113 collegato al terminale di pozzo 118 del transistore normalmente spento 103 attraverso connessioni a filo lllb. Inoltre, il transistore normalmente spento 103 ha terminale di porta 119 collegato al reoforo 110c attraverso connessioni a filo lllc.
La configurazione descritta permette quindi di risparmiare un'ulteriore connessione a filo.
Nella forma di realizzazione illustrata nelle figure 9 e 10, un componente di potenza 200 normalmente spento comprende un transistore normalmente acceso 202 e un transistore normalmente spento 203 in configurazione cascode, realizzati in chip separati e incorporati in una stessa struttura di incapsulamento 205 dotata di reofori 210a, 210b, 210c (qui illustrata solo schematicamente). In particolare, il transistore normalmente acceso 202 ha terminale di sorgente 213, terminale di pozzo 214 e terminale di porta 215 rispettivamente collegati a un terminale di pozzo 218 del transistore normalmente spento 203, al reoforo 210b e al reoforo 210a. Il transistore normalmente spento 203 ha, inoltre, terminale di porta 219 e terminale di sorgente 220 rispettivamente collegati al reoforo 210c e al reoforo 210a.
Il transistore normalmente acceso 202 è un JFET di potenza laterale e ha integrato nello stesso chip 201 (figura 10) un diodo Schottky 204. In particolare, il diodo Schottky 204 ha anodo e catodo rispettivamente collegati al terminale di sorgente 213 e al terminale di pozzo 214 del transistore normalmente acceso 202.
In dettaglio, il chip 201 in cui è integrato il transistore normalmente acceso 202 comprende un substrato semiisolante 250, su cui sono disposti, nell'ordine, uno strato conduttivo di tipo P 251 e uno strato di deriva 252 di tipo N.
Una regione di sorgente 255, una regione di pozzo 256 e una regione di porta 257 sono realizzate nello strato di deriva 252 e affiorano a una sua superficie 252a. Una regione di canale 258 è definita nello strato di deriva 252 fra la regione di sorgente 255 e la regione di pozzo 256, entrambe di tipo N+. La regione di porta 257, di tipo P+, anch'essa disposta fra la regione di sorgente 255 e la regione di pozzo 256, si estende fra la superficie 252a dello strato di deriva 252 e la regione di canale 258.
Nel chip 201 è integrato anche il diodo Schottky 204, che comprende un terminale di anodo 260 metallico, formato sullo strato di deriva 252 e contornato da un guard ring 261 di tipo P+. Il terminale di anodo 260 è collegato al terminale di sorgente 213 del transistore normalmente acceso 202 attraverso una linea di connessione 262 sul chip 201 (rappresentata solo schematicamente in figura 10). Il terminale di catodo del diodo Schottky 204 è definito dal terminale di pozzo 214 del transistore normalmente acceso 202.
Il diodo Schottky 204 può essere facilmente integrato nel chip 201 del transistore normalmente acceso 202 e permette di utilizzare in maniera ottimale il dispositivo nel terzo quadrante, riducendo la tensione sul diodo risultante nello stato di conduzione. Regioni di sorgente e di porta del transistore normalmente acceso 202 formano infatti un diodo PN che si trova in parallelo al diodo Schottky.
Le figure 11 e 12 illustrano un'ulteriore forma di realizzazione dell'invenzione. Un componente di potenza 300 normalmente spento comprende un transistore normalmente acceso 302 e un transistore normalmente acceso 303 in configurazione cascode, realizzati in chip separati e incorporati in una stessa struttura di incapsulamento 305 dotata di reofori 310a, 310b, 310c (qui illustrata solo schematicamente) .
La struttura di incapsulamento 305 comprende n involucro 307 e una piastrina metallica 309 su cui sono disposti i chip del transistore normalmente acceso 302 e del transistore normalmente acceso 303.
Il transistore normalmente acceso 302 è un transistore di alta tensione, ad esempio un transistore GaN HEMT a svuotamento, mentre il transistore normalmente spento 303 è del tipo Bottoni Source di bassa tensione, in particolare un transistore LDMOS .
Come accennato, il transistore normalmente acceso 302 e il transistore normalmente spento 303 sono collegati fra loro in configurazione cascode. In pratica, un terminale di pozzo 318 del transistore normalmente spento 303 è collegato un terminale di sorgente 313 del transistore normalmente acceso 302 tramite connessioni a filo 311a. Un terminale di sorgente 320 del transistore normalmente spento 303 è invece collegato, tramite la piastrina metallica 309, al reoforo 310a.
Il transistore normalmente acceso 302 ha terminale pozzo 314 collegato al reoforo 310b tramite connessioni a filo 311b .
Come mostrato più in dettaglio in figura 12, nel chip (qui indicato con 301) che alloggia il transistore normalmente spento 303 è integrato anche un circuito di controllo 330. Il circuito di controllo 330 è accoppiato al transistore normalmente acceso 302 e al transistore normalmente spento 303 ed è configurato per rallentare il trasferimento di carica verso la capacità porta-sorgente del transistore normalmente spento 303 durante la fase di accensione e per rallentare la rimozione di carica dalla capacità porta-sorgente del transistore normalmente acceso 302 durante la fase di spegnimento.
In una forma di realizzazione, il circuito di controllo 330 comprende un primo resistore 331, un condensatore 332 e un secondo resistore 333. Il primo resistore 331 e il condensatore 332 collegano il terminale di porta 319 del transistore normalmente spento 302 rispettivamente al reoforo 310c, tramite connessioni a filo 311c, e al terminale di pozzo 314 del transistore normalmente acceso 302 (e quindi al reoforo 310b), tramite connessioni a filo 311d. Il secondo resistore 333 è collegato fra il terminale di porta 315 del transistore normalmente acceso 302 e il terminale di sorgente 318 del transistore normalmente spento 303, tramite connessioni a filo 311e (dato che il terminale di sorgente 318 è sulla faccia del chip alloggiante il transistore normalmente spento 303 in contatto con la piastrina metallica 309, il collegamento viene realizzato su una faccia libera del chip stesso e completato con un contatto profondo, qui non mostrato).
In molte applicazioni, commutazioni eccessivamente veloci fra gli stati di acceso e spento possono causare problemi, anche in considerazione delle elevate tensioni in gioco. Principalmente, fronti troppo ripidi possono innescare oscillazioni in presenza di carichi induttivi (350 in figura 12), accensione di componenti parassiti e, in generale, disturbi elettromagnetici significativi nell'ambiente . La figura 13 mostra a titolo di esempio oscillazioni della corrente (IL)su un carico induttivo in risposta a uno spegnimento rapido del componente di potenza 300 (rampa di salita della tensione VDsul terminale di pozzo 314 del transistore normalmente acceso 302).
Il circuito di controllo 330, rallentando l'iniezione e il prelievo di carica dalle capacità porta-sorgente del transistore normalmente acceso 302 e del transistore normalmente spento 303, permette di ottenere transizioni meno rapide e quindi di ridurre in modo significativo i potenziali effetti negativi.
In particolare, nell'esempio illustrato in figura 12, il resistore 331 e il condensatore 332 controllano la rampa di salita e di discesa dv/dt della tensione di uscita. In aggiunta, se si considera un secondo resistore 333 si ha un ulteriore diminuzione delle oscillazioni di corrente. Selezionando i valori di resistenza del primo resistore 331 e del secondo resistore 333 e il valore di capacità del condensatore 332, è quindi possibile eliminare o ridurre in modo sostanziale possibili effetti indesiderati legati alla commutazione del componenti di potenza 300, come mostrato in figura 14 (dove la corrente sul carico e la tensione sul terminale di pozzo 314 del transistore normalmente acceso 302 sono indicate rispettivamente con IL' e VD'). In particolare, studi hanno mostrato che è possibile ottenere un significativo rallentamento dei fronti di accensione e spegnimento e la sostanziale eliminazione delle oscillazioni della corrente sul carico con valori di resistenza di circa 50 Ω e una capacità di circa 4 pF (con escursioni di circa 300 V della tensione sul terminale di pozzo del transistore normalmente acceso).
Il circuito di controllo 330 ha altresì il vantaggio di essere molto semplice e facilmente integrabile nel chip 301 del transistore normalmente spento 303. Si intende tuttavia che la soluzione descritta e illustrata rappresenta un esempio non limitativo e che il circuito di controllo potrebbe essere realizzato in modo diverso.
Al componente elettronico di potenza descritto possono essere apportate modifiche e varianti, senza uscire dall'ambito della presente invenzione, come definito nelle rivendicazioni allegate.

Claims (14)

  1. RIVENDICAZIONI 1. Componente elettronico di potenza comprendente: un transistore normalmente acceso (2; 102; 202; 302) di alta tensione; e un transistore normalmente spento (3; 103; 203; 303) di bassa tensione; in cui: il transistore normalmente acceso (2; 102; 202; 302) e il transistore normalmente spento (3; 103; 203; 303) sono accoppiati in configurazione cascode e sono alloggiati in un'unica struttura di incapsulamento (5; 31; 41; 105; 205; 305) ; e il transistore normalmente spento (3; 103; 203; 303) è del tipo Bottom Source.
  2. 2. Componente secondo la rivendicazione 1, in cui il transistore normalmente acceso (2; 102; 202; 302) e il transistore normalmente spento (3; 103; 203; 303) sono alloggiati in rispettivi chip distinti e il transistore normalmente spento (3; 103; 203; 303) ha terminale di pozzo (18; 318) e terminale di porta (19; 319) su una prima faccia (3a; 103a) del rispettivo chip (301) e terminale di sorgente (20; 120; 220; 320) su una seconda faccia (3b; 103b) del rispettivo chip (301) opposta alla prima faccia (3a; 103a).
  3. 3. Componente secondo la rivendicazione 2, in cui la struttura di incapsulamento (5; 31; 41; 105; 205; 305) comprende una piastrina conduttiva (9; 33; 43; 109; 309), su cui sono collocati il transistore normalmente acceso (2; 102; 202; 302) e il transistore normalmente spento (3; 103; 203; 303); e in cui il la seconda faccia (3b; 103b) del chip (301) alloggiante il transistore normalmente spento (3; 103; 203; 303) è unita alla piastrina conduttiva (9; 33; 43; 109; 309).
  4. 4. Componente secondo la rivendicazione 3, in cui il terminale di sorgente (20; 120; 220; 320) è elettricamente collegato alla piastrina conduttiva (9; 33; 43; 109; 309).
  5. 5. Componente secondo una qualsiasi delle rivendicazioni da 2 a 4, in cui il transistore normalmente spento (3; 103; 303) è un transistore LDMOS.
  6. 6. Componente secondo la rivendicazione 5, comprendente un circuito di controllo (330) integrato nel chip (301) che alloggia il transistore normalmente spento (303).
  7. 7. Componente secondo la rivendicazione 6, in cui il circuito di controllo (330) è accoppiato al transistore normalmente acceso (302) e al transistore normalmente spento (303) ed è configurato per rallentare il trasferimento di carica verso una capacità porta-sorgente del transistore normalmente spento (303) durante una fase di accensione e per rallentare la rimozione di carica da una capacità porta-sorgente del transistore normalmente acceso (302) durante una fase di spegnimento.
  8. 8. Componente secondo la rivendicazione 7, avente un primo terminale di connessione (310c) e un secondo terminale di connessione (310b); in cui il circuito di controllo (330) comprende un primo resistore (331), un condensatore (332) e un secondo resistore (333); il primo resistore (331) è collegato fra un terminale di controllo (319) del transistore normalmente spento (302) e il primo terminale di connessione (310c); il condensatore (332) è collegato fra il terminale di controllo (319) del transistore normalmente spento (302) e a un terminale di pozzo (314) del transistore normalmente acceso (302); e il secondo resistore (333) è collegato fra un terminale di controllo (315) del transistore normalmente acceso (302) e un terminale di sorgente (320) del transistore normalmente spento (303).
  9. 9. Componente secondo una qualsiasi delle rivendicazioni precedenti, in cui il transistore normalmente acceso (2; 302) è un transistore GaN HEMT.
  10. 10. Componente secondo una qualsiasi delle rivendicazioni da 1 a 5, in cui il transistore normalmente acceso (102) è un transistore JFET Bottom Gate orizzontale.
  11. 11. Componente secondo una qualsiasi delle rivendicazioni da 2 a 8, in cui il transistore normalmente acceso (202) un transistore JFET laterale.
  12. 12. Componente secondo la rivendicazione 11, comprendente un diodo Schottky (204) integrato nel chip (201) del transistore normalmente acceso (203).
  13. 13. Componente secondo la rivendicazione 12, in cui: il chip (201) del transistore normalmente acceso (202) comprende uno strato di deriva (252); il transistore normalmente acceso (202) comprende una regione di sorgente (255), una regione di pozzo (256), una regione di porta (257) e una regione di canale (258), alloggiate nello strato di deriva (252) e affioranti a una superficie (252a) dello strato di deriva (252); un terminale di anodo (260) del diodo Schottky (204) è disposto sullo strato di deriva (252) a distanza dal transistore normalmente acceso (202); e un terminale di catodo del diodo Schottky (204) è definito dal terminale di pozzo (214) del transistore normalmente acceso (202) .
  14. 14. Componente secondo la rivendicazione 13, in cui il terminale di anodo (260) del diodo Schottky (204) è collegato a un terminale di sorgente (213) del transistore normalmente acceso (202) .
IT001081A 2012-12-14 2012-12-14 Componente elettronico di potenza normalmente spento ITTO20121081A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT001081A ITTO20121081A1 (it) 2012-12-14 2012-12-14 Componente elettronico di potenza normalmente spento
US14/104,317 US9418984B2 (en) 2012-12-14 2013-12-12 Normally off power electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT001081A ITTO20121081A1 (it) 2012-12-14 2012-12-14 Componente elettronico di potenza normalmente spento

Publications (1)

Publication Number Publication Date
ITTO20121081A1 true ITTO20121081A1 (it) 2014-06-15

Family

ID=47683949

Family Applications (1)

Application Number Title Priority Date Filing Date
IT001081A ITTO20121081A1 (it) 2012-12-14 2012-12-14 Componente elettronico di potenza normalmente spento

Country Status (2)

Country Link
US (1) US9418984B2 (it)
IT (1) ITTO20121081A1 (it)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150014784A1 (en) * 2013-07-12 2015-01-15 Delta Electronics, Inc. Cascode switch device
US9666511B2 (en) * 2015-01-15 2017-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation method for a stand alone high voltage laterally-diffused metal-oxide semiconductor (LDMOS) transistor
JP2016213327A (ja) * 2015-05-08 2016-12-15 シャープ株式会社 半導体装置
JP6255116B1 (ja) * 2016-03-11 2017-12-27 新電元工業株式会社 半導体装置
US10886201B2 (en) * 2018-02-15 2021-01-05 Epistar Corporation Power device having a substrate with metal layers exposed at surfaces of an insulation layer and manufacturing method thereof
WO2019202349A1 (ja) * 2018-04-19 2019-10-24 日産自動車株式会社 半導体装置及びその製造方法
CN110610938B (zh) * 2019-09-11 2021-11-02 西安电子科技大学 基于溶液法的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法
CN112864141A (zh) * 2021-01-10 2021-05-28 深圳基本半导体有限公司 半导体器件结构，制备方法及电子设备
TWI752811B (zh) * 2021-01-28 2022-01-11 鴻鎵科技股份有限公司 雙電晶體熱電分離封裝結構

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040130021A1 (en) * 2002-10-31 2004-07-08 International Rectifier Corporation High power silicon carbide and silicon semiconductor device package
WO2006060337A2 (en) * 2004-12-01 2006-06-08 Semisouth Laboratories, Inc. Normally-off integrated jfet power switches in wide bandgap semiconductors and methods of making
WO2008116038A2 (en) * 2007-03-20 2008-09-25 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, gan-based fet
US20080308838A1 (en) * 2007-06-13 2008-12-18 Mcnutt Ty R Power switching transistors
US20090160036A1 (en) * 2007-12-19 2009-06-25 David Grey Package with multiple dies
US20100032816A1 (en) * 2008-08-05 2010-02-11 Infineon Technologies Ag Electronic Device and Method of Manufacturing Same
US20110049580A1 (en) * 2009-08-28 2011-03-03 Sik Lui Hybrid Packaged Gate Controlled Semiconductor Switching Device Using GaN MESFET
US20120199875A1 (en) * 2011-02-03 2012-08-09 Anup Bhalla Cascode scheme for improved device switching behavior
US20120223321A1 (en) * 2011-03-02 2012-09-06 International Rectifier Corporation III-Nitride Transistor Stacked with FET in a Package
EP2511952A1 (en) * 2011-04-11 2012-10-17 International Rectifier Corporation Stacked composite device including a group III-V transistor and a group IV vertical transistor
EP2511953A1 (en) * 2011-04-11 2012-10-17 International Rectifier Corporation Stacked composite device including a group III-V transistor and a group IV lateral transistor
US20130187627A1 (en) * 2012-01-24 2013-07-25 Fujitsu Limited Semiconductor device and power supply device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4663547A (en) 1981-04-24 1987-05-05 General Electric Company Composite circuit for power semiconductor switching
JP2001094094A (ja) 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
CA2689613A1 (en) 1999-12-21 2001-06-28 Sumitomo Electric Industries, Ltd. Horizontal junction field-effect transistor
DE602004032539D1 (de) 2004-09-08 2011-06-16 St Microelectronics Srl Laterale MOS-Anordnung und Verfahren zu deren Herstellung
US8017978B2 (en) 2006-03-10 2011-09-13 International Rectifier Corporation Hybrid semiconductor device
US8084783B2 (en) 2008-11-10 2011-12-27 International Rectifier Corporation GaN-based device cascoded with an integrated FET/Schottky diode device
US9692408B2 (en) * 2012-12-21 2017-06-27 Gan Systems Inc. Devices and systems comprising drivers for power conversion circuits

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040130021A1 (en) * 2002-10-31 2004-07-08 International Rectifier Corporation High power silicon carbide and silicon semiconductor device package
WO2006060337A2 (en) * 2004-12-01 2006-06-08 Semisouth Laboratories, Inc. Normally-off integrated jfet power switches in wide bandgap semiconductors and methods of making
WO2008116038A2 (en) * 2007-03-20 2008-09-25 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, gan-based fet
US20080308838A1 (en) * 2007-06-13 2008-12-18 Mcnutt Ty R Power switching transistors
US20090160036A1 (en) * 2007-12-19 2009-06-25 David Grey Package with multiple dies
US20100032816A1 (en) * 2008-08-05 2010-02-11 Infineon Technologies Ag Electronic Device and Method of Manufacturing Same
US20110049580A1 (en) * 2009-08-28 2011-03-03 Sik Lui Hybrid Packaged Gate Controlled Semiconductor Switching Device Using GaN MESFET
US20120199875A1 (en) * 2011-02-03 2012-08-09 Anup Bhalla Cascode scheme for improved device switching behavior
US20120223321A1 (en) * 2011-03-02 2012-09-06 International Rectifier Corporation III-Nitride Transistor Stacked with FET in a Package
EP2511952A1 (en) * 2011-04-11 2012-10-17 International Rectifier Corporation Stacked composite device including a group III-V transistor and a group IV vertical transistor
EP2511953A1 (en) * 2011-04-11 2012-10-17 International Rectifier Corporation Stacked composite device including a group III-V transistor and a group IV lateral transistor
US20130187627A1 (en) * 2012-01-24 2013-07-25 Fujitsu Limited Semiconductor device and power supply device

Also Published As

Publication number Publication date
US9418984B2 (en) 2016-08-16
US20140167060A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
ITTO20121081A1 (it) Componente elettronico di potenza normalmente spento
US9960153B2 (en) Semiconductor device and electronic apparatus of a cascode-coupled system
JP6683621B2 (ja) パワーモジュールおよびパワー回路
KR101708162B1 (ko) 반도체 장치
US9866207B2 (en) Semiconductor device, power control device and electronic system
US8049479B2 (en) DC/DC converter package having separate logic and power ground terminals
EP3139480A2 (en) Power conversion device and drive device
KR102034717B1 (ko) 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
EP4220708A1 (en) Switching device and electronic circuit
US9966945B2 (en) Semiconductor device
CN102915987B (zh) 半导体装置
US20140374801A1 (en) Semiconductor device
KR20150097420A (ko) 저인덕턴스 구성의 모듈-내부 부하 및 보조 연결 장치들을 포함하는 전력 반도체 모듈
JP2019029997A (ja) 半導体装置
CN101174619A (zh) 功率半导体装置
CN104134662B (zh) 具有至少部分地集成的驱动器级的功率晶体管
CN108336910A (zh) 半导体装置以及逆变器系统
IT201800004782A1 (it) Dispositivo a semiconduttore di potenza con incapsulamento a montaggio superficiale a doppia isola
US20160164279A1 (en) Circuit and method for measuring a current
JP5962843B2 (ja) 半導体装置
ITMI20120711A1 (it) Dispositivo di potenza
ITMI991424A1 (it) Componente mosfet per la commutazione di correnti elevate
US10700681B1 (en) Paralleled power module with additional emitter/source path
JP2017055255A (ja) パワー半導体装置
US10396774B2 (en) Intelligent power module operable to be driven by negative gate voltage