JP2000031614A - メモリモジュールおよびメモリモジュールの積層体ならびにメモリモジュールを具備するメモリカードおよびコンピュータ - Google Patents
メモリモジュールおよびメモリモジュールの積層体ならびにメモリモジュールを具備するメモリカードおよびコンピュータInfo
- Publication number
- JP2000031614A JP2000031614A JP10309030A JP30903098A JP2000031614A JP 2000031614 A JP2000031614 A JP 2000031614A JP 10309030 A JP10309030 A JP 10309030A JP 30903098 A JP30903098 A JP 30903098A JP 2000031614 A JP2000031614 A JP 2000031614A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory module
- connection terminals
- connection terminal
- memory modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015654 memory Effects 0.000 title claims abstract description 245
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 abstract description 15
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 241000283070 Equus zebra Species 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/023—Stackable modules
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Multi-Conductor Connections (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】メモリモジュールを機器本体に複数枚装着する
際、各メモリモジュールに固有の信号があるため接続端
子が共有できず、装着可能なメモリモジュール数を増や
せば増やすほど機器本体の接続端子数が多くなり接続方
法が複雑になってしまう。 【解決手段】両面に接続端子を配列したメモリモジュー
ルにおいて、すべてのメモリモジュールに共有の信号を
伝える接続端子は、反対面に対向して存在する接続端子
と導通をとり、各メモリモジュールに固有の信号を伝え
る接続端子は、反対面に対向して存在する接続端子とは
一定間隔離れた接続端子と導通をとる。 【効果】接続端子への信号の割り当てが同一のメモリモ
ジュールを複数枚重ねて装着する際に、必要な信号をす
べてのメモリモジュールに単純な構造で接続できるよう
になる。
際、各メモリモジュールに固有の信号があるため接続端
子が共有できず、装着可能なメモリモジュール数を増や
せば増やすほど機器本体の接続端子数が多くなり接続方
法が複雑になってしまう。 【解決手段】両面に接続端子を配列したメモリモジュー
ルにおいて、すべてのメモリモジュールに共有の信号を
伝える接続端子は、反対面に対向して存在する接続端子
と導通をとり、各メモリモジュールに固有の信号を伝え
る接続端子は、反対面に対向して存在する接続端子とは
一定間隔離れた接続端子と導通をとる。 【効果】接続端子への信号の割り当てが同一のメモリモ
ジュールを複数枚重ねて装着する際に、必要な信号をす
べてのメモリモジュールに単純な構造で接続できるよう
になる。
Description
【０００１】
【発明の属する技術分野】本発明は、両面に接続端子を
配列した回路基板を有するメモリモジュールおよびメモ
リモジュールの積層体ならびにメモリモジュールを具備
するメモリカードおよびコンピュータに関する。
配列した回路基板を有するメモリモジュールおよびメモ
リモジュールの積層体ならびにメモリモジュールを具備
するメモリカードおよびコンピュータに関する。
【０００２】
【従来の技術】従来、メモリカードやコンピュータなど
に用いられるメモリモジュール１０１では、回路基板１
０２の表面に一個以上のメモリチップ１０３が実装され
ている。図１１は従来のメモリモジュール１の形態を示
す斜視図である。同図に示すように回路基板１０２の長
手方向片側の縁辺には、実装されたメモリチップ１０３
（の各端子）との導通がなされた接触端子１０４が配列
されている。また当該接触端子１０４は回路基板１０２
の両面にそれぞれ対向するように設けられており（裏面
側は図示せず）、対面する接触端子１０４同士は導通が
図られるようになっている。なお対面する接触端子１０
４同士の導通は、回路基板１０２に設けられたスルーホ
ール（図示せず）にて行われる。
に用いられるメモリモジュール１０１では、回路基板１
０２の表面に一個以上のメモリチップ１０３が実装され
ている。図１１は従来のメモリモジュール１の形態を示
す斜視図である。同図に示すように回路基板１０２の長
手方向片側の縁辺には、実装されたメモリチップ１０３
（の各端子）との導通がなされた接触端子１０４が配列
されている。また当該接触端子１０４は回路基板１０２
の両面にそれぞれ対向するように設けられており（裏面
側は図示せず）、対面する接触端子１０４同士は導通が
図られるようになっている。なお対面する接触端子１０
４同士の導通は、回路基板１０２に設けられたスルーホ
ール（図示せず）にて行われる。
【０００３】そして上述したメモリモジュール１０１
は、メモリカードやコンピュータを構成する主基板１０
５に設けられたコネクタ１０６に取り付けられる。図１
２は、メモリモジュール１０１をコネクタ１０６に取り
付けた状態を示す側面図である。同図に示すように主基
板１０５の表面には複数のコネクタ１０６が設けられて
おり、当該コネクタ１０６にメモリモジュール１０１を
個別に装着することで、主基板１０５側から個々のメモ
リモジュール１０１に信号の受け渡しを可能にしてい
る。
は、メモリカードやコンピュータを構成する主基板１０
５に設けられたコネクタ１０６に取り付けられる。図１
２は、メモリモジュール１０１をコネクタ１０６に取り
付けた状態を示す側面図である。同図に示すように主基
板１０５の表面には複数のコネクタ１０６が設けられて
おり、当該コネクタ１０６にメモリモジュール１０１を
個別に装着することで、主基板１０５側から個々のメモ
リモジュール１０１に信号の受け渡しを可能にしてい
る。
【０００４】
【発明が解決しようとする課題】しかし従来のメモリモ
ジュール１０１では、メモリ容量を増加させる目的から
前記メモリモジュール１０１の装着枚数を多くしようと
すると、コネクタ１０６の個数を増やさなければなら
ず、このため実装面積が増大し、もってメモリカードお
よびコンピュータ自体の小型化を達成するのが難しくな
るという問題点があった。
ジュール１０１では、メモリ容量を増加させる目的から
前記メモリモジュール１０１の装着枚数を多くしようと
すると、コネクタ１０６の個数を増やさなければなら
ず、このため実装面積が増大し、もってメモリカードお
よびコンピュータ自体の小型化を達成するのが難しくな
るという問題点があった。
【０００５】そしてこの問題を解決するため図１３に示
すようなメモリモジュール１０１が考えられる。すなわ
ち同図に示すようなメモリモジュール１０１では、当該
メモリモジュール１０１毎に回路基板１０２上の配線１
０７を変え、各メモリモジュール１０１における接触端
子１０４の干渉を起こさないようにしている。こうした
メモリモジュール１０１を同番号の接触端子１０４同士
を接続するようなコネクタに装着すれば、一つのコネク
タの実装面積で、多数のメモリモジュール１０１を装着
することができる。しかし上述した方法では、一台の機
器本体に対してすべて異なるメモリモジュール１０１を
使用しなければならず、メモリモジュール１０１の汎用
性がなくなるという問題が新たに生じる。
すようなメモリモジュール１０１が考えられる。すなわ
ち同図に示すようなメモリモジュール１０１では、当該
メモリモジュール１０１毎に回路基板１０２上の配線１
０７を変え、各メモリモジュール１０１における接触端
子１０４の干渉を起こさないようにしている。こうした
メモリモジュール１０１を同番号の接触端子１０４同士
を接続するようなコネクタに装着すれば、一つのコネク
タの実装面積で、多数のメモリモジュール１０１を装着
することができる。しかし上述した方法では、一台の機
器本体に対してすべて異なるメモリモジュール１０１を
使用しなければならず、メモリモジュール１０１の汎用
性がなくなるという問題が新たに生じる。
【０００６】本発明は上記従来の問題点に着目し、汎用
性を保ちつつ実装面積の増大を防止することのできるメ
モリモジュールおよびメモリモジュールの積層体ならび
にメモリモジュールを具備するメモリカードおよびコン
ピュータを提供することを目的とする。
性を保ちつつ実装面積の増大を防止することのできるメ
モリモジュールおよびメモリモジュールの積層体ならび
にメモリモジュールを具備するメモリカードおよびコン
ピュータを提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１に記載のメモリ
モジュールは、メモリチップが実装された回路基板と、
当該回路基板の両面における対称位置に各々設けられた
複数の接続端子と、当該接続端子を介して前記メモリチ
ップとの信号の受け渡しが行われてなるメモリモジュー
ルにおいて、前記接続端子は、前記メモリチップにおけ
る特定の信号の受け渡しをなす第１接続端子群と、前記
メモリチップにおける他の信号の受け渡しをなす第２接
続端子群と、のそれぞれを有し、前記第１接続端子群の
接続端子は、前記回路基板の両面における非対称位置の
接続端子との間で電気的に導通されてなるとともに、前
記第２の接続端子群の接続端子は、前記回路基板の両面
における対称位置の接続端子との間で電気的に導通され
てなることを特徴としている。請求項１に記載のメモリ
モジュールによれば、第１接続端子群では、メモリモジ
ュール同士を重ね合わせて対面する接続端子同士を接触
させると、当該接続端子は回路基板における表面と裏面
とが非対称位置に導通されているので、積層されたメモ
リモジュールの端面側、すなわち最上段または最下段の
メモリモジュールの接続端子に信号を送れば、当該信号
はメモリモジュールの積層方向へと伝わり、任意のメモ
リモジュールに信号を伝達させることができる。そして
本発明のメモリモジュールは以上の構成を有するので、
接続端子への信号の割り当てが同一のメモリモジュール
を複数枚重ねて装着する際に、必要な信号をすべてのメ
モリモジュールに単純な構造で接続できるようになる。
また特定の信号とは、具体的にはチップイネーブル（別
名、チップセレクト）といった信号をさし、概念的に言
い換えると本体機器がどのメモリＩＣまたは、どのメモ
リモジュールにアクセスするのか選択するという機能を
有する信号を指す。
モジュールは、メモリチップが実装された回路基板と、
当該回路基板の両面における対称位置に各々設けられた
複数の接続端子と、当該接続端子を介して前記メモリチ
ップとの信号の受け渡しが行われてなるメモリモジュー
ルにおいて、前記接続端子は、前記メモリチップにおけ
る特定の信号の受け渡しをなす第１接続端子群と、前記
メモリチップにおける他の信号の受け渡しをなす第２接
続端子群と、のそれぞれを有し、前記第１接続端子群の
接続端子は、前記回路基板の両面における非対称位置の
接続端子との間で電気的に導通されてなるとともに、前
記第２の接続端子群の接続端子は、前記回路基板の両面
における対称位置の接続端子との間で電気的に導通され
てなることを特徴としている。請求項１に記載のメモリ
モジュールによれば、第１接続端子群では、メモリモジ
ュール同士を重ね合わせて対面する接続端子同士を接触
させると、当該接続端子は回路基板における表面と裏面
とが非対称位置に導通されているので、積層されたメモ
リモジュールの端面側、すなわち最上段または最下段の
メモリモジュールの接続端子に信号を送れば、当該信号
はメモリモジュールの積層方向へと伝わり、任意のメモ
リモジュールに信号を伝達させることができる。そして
本発明のメモリモジュールは以上の構成を有するので、
接続端子への信号の割り当てが同一のメモリモジュール
を複数枚重ねて装着する際に、必要な信号をすべてのメ
モリモジュールに単純な構造で接続できるようになる。
また特定の信号とは、具体的にはチップイネーブル（別
名、チップセレクト）といった信号をさし、概念的に言
い換えると本体機器がどのメモリＩＣまたは、どのメモ
リモジュールにアクセスするのか選択するという機能を
有する信号を指す。
【０００８】請求項２に記載のメモリモジュールの積層
体は、請求項１に記載のメモリモジュールを重ね合わ
せ、これらメモリモジュールへの信号の受け渡しをおこ
なうメモリモジュールの積層体であって、前記メモリチ
ップと電気的に導通され、対面位置に配置された前記接
続端子同士をそれぞれ電気的に接続してなることを特徴
としている。請求項２に記載のメモリモジュールの積層
体によれば、最上段または最下段のメモリモジュールの
接続端子への信号の送り出しによって積層される任意の
メモリモジュールに前記信号を送り出すことができる。
なおその他の信号は、最上段または最下段のメモリモジ
ュールの接続端子への信号の送り出しによって積層され
る全ての守りモジュールに伝達することができる。
体は、請求項１に記載のメモリモジュールを重ね合わ
せ、これらメモリモジュールへの信号の受け渡しをおこ
なうメモリモジュールの積層体であって、前記メモリチ
ップと電気的に導通され、対面位置に配置された前記接
続端子同士をそれぞれ電気的に接続してなることを特徴
としている。請求項２に記載のメモリモジュールの積層
体によれば、最上段または最下段のメモリモジュールの
接続端子への信号の送り出しによって積層される任意の
メモリモジュールに前記信号を送り出すことができる。
なおその他の信号は、最上段または最下段のメモリモジ
ュールの接続端子への信号の送り出しによって積層され
る全ての守りモジュールに伝達することができる。
【０００９】請求項３に記載のメモリモジュールの積層
体は、請求項２に記載のメモリモジュールの積層体は機
器本体に実装されてなることを特徴としている。請求項
３に記載のメモリモジュールの積層体によれば、機器本
体に対し各メモリモジュール毎に実装する必要がなく、
一括して実装することが可能になる。
体は、請求項２に記載のメモリモジュールの積層体は機
器本体に実装されてなることを特徴としている。請求項
３に記載のメモリモジュールの積層体によれば、機器本
体に対し各メモリモジュール毎に実装する必要がなく、
一括して実装することが可能になる。
【００１０】請求項４に記載のメモリモジュールの積層
体は、前記機器本体には前記メモリモジュールの装着用
のコネクタが実装されていることを特徴としている。請
求項４に記載のメモリモジュールの積層体によれば、機
器本体に対してメモリモジュールの積層体の着脱を容易
におこなうことができる。
体は、前記機器本体には前記メモリモジュールの装着用
のコネクタが実装されていることを特徴としている。請
求項４に記載のメモリモジュールの積層体によれば、機
器本体に対してメモリモジュールの積層体の着脱を容易
におこなうことができる。
【００１１】請求項５に記載のメモリモジュールの積層
体は、重なり合う前記メモリモジュールの対面する前記
接続端子の間に異方性導電接着部材を介在させたことを
特徴としている。請求項５に記載のメモリモジュールの
積層体によれば、積層されるメモリモジュール間にコネ
クタを設けなくともメモリモジュール間の導通を図るこ
とができる。このためメモリモジュールの積層方向の厚
みを薄くするとともに狭ピッチに対応させることができ
る。
体は、重なり合う前記メモリモジュールの対面する前記
接続端子の間に異方性導電接着部材を介在させたことを
特徴としている。請求項５に記載のメモリモジュールの
積層体によれば、積層されるメモリモジュール間にコネ
クタを設けなくともメモリモジュール間の導通を図るこ
とができる。このためメモリモジュールの積層方向の厚
みを薄くするとともに狭ピッチに対応させることができ
る。
【００１２】請求項６に記載のメモリモジュールの積層
体は、請求項１に記載のメモリモジュールを重ね合わ
せ、これらメモリモジュールをコネクタで挟み込むメモ
リモジュールの積層体であって、前記コネクタに一方の
嵌合用部位が設けられ、前記回路基板に他方の嵌合用部
位が設けられ、前記一方の嵌合用部位と前記他方の嵌合
用部位とを嵌合させて重なり合う前記メモリモジュール
の対面する前記接続端子同士の電気的導通を図ってなる
ことを特徴としている。請求項６に記載のメモリモジュ
ールの積層体によれば、請求項１に記載のメモリモジュ
ールの回路基板とコネクタに設けた嵌合用部位を嵌合さ
せることで、当該コネクタと複数のメモリモジュールと
の位置決めを行いつつ、このコネクタにて積層されたメ
モリモジュールを保持することができる。そしてコネク
タに面するメモリモジュールの接続端子に対し信号を送
れば、当該信号はメモリモジュールの積層方向に移動す
ることができる。このためコネクタに面するメモリモジ
ュールの任意の接続端子に信号を送り出せば任意の枚数
目のメモリモジュールに信号を伝達させることができ
る。
体は、請求項１に記載のメモリモジュールを重ね合わ
せ、これらメモリモジュールをコネクタで挟み込むメモ
リモジュールの積層体であって、前記コネクタに一方の
嵌合用部位が設けられ、前記回路基板に他方の嵌合用部
位が設けられ、前記一方の嵌合用部位と前記他方の嵌合
用部位とを嵌合させて重なり合う前記メモリモジュール
の対面する前記接続端子同士の電気的導通を図ってなる
ことを特徴としている。請求項６に記載のメモリモジュ
ールの積層体によれば、請求項１に記載のメモリモジュ
ールの回路基板とコネクタに設けた嵌合用部位を嵌合さ
せることで、当該コネクタと複数のメモリモジュールと
の位置決めを行いつつ、このコネクタにて積層されたメ
モリモジュールを保持することができる。そしてコネク
タに面するメモリモジュールの接続端子に対し信号を送
れば、当該信号はメモリモジュールの積層方向に移動す
ることができる。このためコネクタに面するメモリモジ
ュールの任意の接続端子に信号を送り出せば任意の枚数
目のメモリモジュールに信号を伝達させることができ
る。
【００１３】請求項７に記載のメモリモジュールの積層
体は、前記回路基板をフレキシブル基板で構成し、前記
コネクタの挟み込みにより前記接続端子同士の接続を可
能としたことを特徴としている。請求項７に記載のメモ
リモジュールの積層体によれば、フレキシブル基板は外
力に対して可とう性があるので、コネクタにてメモリモ
ジュールの積層方向に力を加えれば、その力にてフレキ
シブル基板がたわみ、当該フレキシブル基板に設けた接
続端子同士が密着する。このフレキシブル基板の可とう
性によりコネクタの僅かな挟み込みの力でも接触端子同
士が密着するので導通の信頼性の向上を図ることができ
る。
体は、前記回路基板をフレキシブル基板で構成し、前記
コネクタの挟み込みにより前記接続端子同士の接続を可
能としたことを特徴としている。請求項７に記載のメモ
リモジュールの積層体によれば、フレキシブル基板は外
力に対して可とう性があるので、コネクタにてメモリモ
ジュールの積層方向に力を加えれば、その力にてフレキ
シブル基板がたわみ、当該フレキシブル基板に設けた接
続端子同士が密着する。このフレキシブル基板の可とう
性によりコネクタの僅かな挟み込みの力でも接触端子同
士が密着するので導通の信頼性の向上を図ることができ
る。
【００１４】請求項８に記載のメモリモジュールの積層
体は、接続端子を介してメモリチップとの信号の受け渡
しが行われてなるメモリモジュールを機器本体に取り付
けるメモリモジュールの積層体であって、前記メモリチ
ップに対し特定の信号の受け渡しをなす接続端子であっ
て重なり合うメモリモジュールの対面する接続端子同士
を接続するとともに、他の信号の受け渡しをなす接続端
子であって重なり合う前記メモリモジュールの対面する
接続端子同士を接続し、これらを共通信号線とし、当該
共通信号線を前記機器本体に接続したことを特徴として
いる。請求項８に記載のメモリモジュールの積層体によ
れば、積層された各メモリモジュールの選択、および選
択がなされたメモリモジュールへのデータ信号等の送受
が機器本体から共通信号線を介しておこなうことができ
る。なお共通信号線のみを機器本体に接続させたことか
ら当該機器本体に対する実装面積の低減を図ることがで
きる。
体は、接続端子を介してメモリチップとの信号の受け渡
しが行われてなるメモリモジュールを機器本体に取り付
けるメモリモジュールの積層体であって、前記メモリチ
ップに対し特定の信号の受け渡しをなす接続端子であっ
て重なり合うメモリモジュールの対面する接続端子同士
を接続するとともに、他の信号の受け渡しをなす接続端
子であって重なり合う前記メモリモジュールの対面する
接続端子同士を接続し、これらを共通信号線とし、当該
共通信号線を前記機器本体に接続したことを特徴として
いる。請求項８に記載のメモリモジュールの積層体によ
れば、積層された各メモリモジュールの選択、および選
択がなされたメモリモジュールへのデータ信号等の送受
が機器本体から共通信号線を介しておこなうことができ
る。なお共通信号線のみを機器本体に接続させたことか
ら当該機器本体に対する実装面積の低減を図ることがで
きる。
【００１５】請求項９に記載のメモリモジュールの積層
体は、メモリチップが実装された複数のメモリモジュー
ルを機器本体に取り付けるメモリモジュールの積層体で
あって、前記メモリチップに対し特定の信号の受け渡し
をなす接続端子を個々に前記機器本体に接続するととも
に、他の信号の受け渡しをなす接続端子であって、重な
り合う前記メモリモジュールの対面する接続端子同士を
接続し、これを共通信号線とし、当該共通信号線を前記
機器本体に接続したことを特徴としている。請求項９に
記載のメモリモジュールの積層体によれば、他の信号の
受け渡しをなす接続端子同士を接続し、これを共通信号
線としたことから、機器本体との接続は共通信号線だけ
で行えばよい。このため実装面積の低減を図ることがで
きる。
体は、メモリチップが実装された複数のメモリモジュー
ルを機器本体に取り付けるメモリモジュールの積層体で
あって、前記メモリチップに対し特定の信号の受け渡し
をなす接続端子を個々に前記機器本体に接続するととも
に、他の信号の受け渡しをなす接続端子であって、重な
り合う前記メモリモジュールの対面する接続端子同士を
接続し、これを共通信号線とし、当該共通信号線を前記
機器本体に接続したことを特徴としている。請求項９に
記載のメモリモジュールの積層体によれば、他の信号の
受け渡しをなす接続端子同士を接続し、これを共通信号
線としたことから、機器本体との接続は共通信号線だけ
で行えばよい。このため実装面積の低減を図ることがで
きる。
【００１６】請求項１０に記載のメモリカードは、請求
項１記載のメモリモジュールを具備していることを特徴
としている。請求項１０に記載のメモリカードによれ
ば、メモリモジュールの実装面積を低減させることがで
きるので、もってメモリカード自体の小型化を達成する
ことができ、且つメモリモジュールを多数装着すること
ができる。
項１記載のメモリモジュールを具備していることを特徴
としている。請求項１０に記載のメモリカードによれ
ば、メモリモジュールの実装面積を低減させることがで
きるので、もってメモリカード自体の小型化を達成する
ことができ、且つメモリモジュールを多数装着すること
ができる。
【００１７】請求項１１に記載のコンピュータは、請求
項１記載のメモリモジュールを具備していることを特徴
としている。請求項１１に記載のコンピュータによれ
ば、メモリモジュールの実装面積を低減させることがで
きるので、もってコンピュータ自体の小型化を達成する
ことができ、且つメモリモジュールを多数装着すること
ができる。
項１記載のメモリモジュールを具備していることを特徴
としている。請求項１１に記載のコンピュータによれ
ば、メモリモジュールの実装面積を低減させることがで
きるので、もってコンピュータ自体の小型化を達成する
ことができ、且つメモリモジュールを多数装着すること
ができる。
【００１８】
【発明の実施の形態】以下に本発明に係るメモリモジュ
ールならびにメモリモジュールを具備するメモリカード
およびコンピュータに好適な具体的実施の形態を図面を
参照して詳細に説明する。
ールならびにメモリモジュールを具備するメモリカード
およびコンピュータに好適な具体的実施の形態を図面を
参照して詳細に説明する。
【００１９】図１（ａ）、（ｂ）は、本発明の一実施例
によるメモリモジュールを示す図面である。図１（ａ）
において、２は回路基板、３はメモリであり、前記回路
基板２上にはんだ付けなどにより実装されている。回路
基板２の一端にはメモリ３の接続端子群３１と導通のと
れた接続端子群４、５が形成されており、これにより外
部とのデータの授受が可能になる。図１（ｂ）はこのメ
モリモジュールをＡの方向から見た正面図である。回路
基板２の一方の面に接続端子群４１、５１が形成されて
おり、その反対面には前記接続端子群４１、５１とほぼ
対称に接続端子群４２、５２が形成されている。ここ
で、接続端子群４１と４２は回路基板内でスルーホール
により対向して存在する接続端子同士の導通をとってい
る。つまり、接続端子４１ａは接続端子４２ａと、接続
端子４１ｂは接続端子４２ｂと、接続端子４１ｃは接続
端子４２ｃと導通をとっている（以降省略）。これらの
接続端子群４１、４２はメモリ３の接続端子群３１のう
ちアドレスラインやデータラインなど、すべてのメモリ
モジュールに共有の信号を伝達するための接続端子に接
続されている。一方、接続端子群５１と５２は対向する
接続端子同士は導通をとっておらず、対向して存在する
接続端子に隣接する接続端子とスルーホールにより導通
をとっている。つまり、接続端子５１ｂは接続端子５２
ｂと、接続端子５１ｃは接続端子５２ｃと、接続端子５
１ｄは接続端子５２ｄとそれぞれ導通をとっている。ま
た、接続端子５１ａはメモリ３の接続端子群３１のうち
イネーブル信号など、各メモリモジュールに固有の信号
を伝達するための接続端子と接続されている。
によるメモリモジュールを示す図面である。図１（ａ）
において、２は回路基板、３はメモリであり、前記回路
基板２上にはんだ付けなどにより実装されている。回路
基板２の一端にはメモリ３の接続端子群３１と導通のと
れた接続端子群４、５が形成されており、これにより外
部とのデータの授受が可能になる。図１（ｂ）はこのメ
モリモジュールをＡの方向から見た正面図である。回路
基板２の一方の面に接続端子群４１、５１が形成されて
おり、その反対面には前記接続端子群４１、５１とほぼ
対称に接続端子群４２、５２が形成されている。ここ
で、接続端子群４１と４２は回路基板内でスルーホール
により対向して存在する接続端子同士の導通をとってい
る。つまり、接続端子４１ａは接続端子４２ａと、接続
端子４１ｂは接続端子４２ｂと、接続端子４１ｃは接続
端子４２ｃと導通をとっている（以降省略）。これらの
接続端子群４１、４２はメモリ３の接続端子群３１のう
ちアドレスラインやデータラインなど、すべてのメモリ
モジュールに共有の信号を伝達するための接続端子に接
続されている。一方、接続端子群５１と５２は対向する
接続端子同士は導通をとっておらず、対向して存在する
接続端子に隣接する接続端子とスルーホールにより導通
をとっている。つまり、接続端子５１ｂは接続端子５２
ｂと、接続端子５１ｃは接続端子５２ｃと、接続端子５
１ｄは接続端子５２ｄとそれぞれ導通をとっている。ま
た、接続端子５１ａはメモリ３の接続端子群３１のうち
イネーブル信号など、各メモリモジュールに固有の信号
を伝達するための接続端子と接続されている。
【００２０】図２は、以上のような構成としたメモリモ
ジュール複数枚を機器本体に装着した様子を表す説明図
である。ここで６は機器本体で、各メモリモジュールと
接続するための接続端子群４０、５０を備えている。な
お機器本体６は、メインボード（主基板）や、当該メイ
ンボードが取り付けられたメモリカードおよびコンピュ
ータ等を示す。接続端子群４０はアドレスラインやデー
タライン等、すべてのメモリモジュールに共有の信号群
８を伝えるための接続端子群であり、接続端子群５０は
イネーブル信号など各メモリモジュールに固有の信号群
９を伝えるための接続端子群である。１１、１２、１
３、１４はいずれも図１（ｂ）で示したメモリモジュー
ルと同一の端子配列を持つメモリモジュールであり、機
器本体６および各メモリモジュール間はゼブラコネクタ
など対向する接続端子とのみ導通をとる接続子を介して
接続される。このため、すべてのメモリモジュールに共
有の信号群８は、機器本体６の接続端子４０から対向す
るメモリモジュール１１の接続端子４１に接続され、接
続端子４１は反対面に対向して存在する接続端子４２と
導通がとれているので、メモリモジュール１２の接続端
子４３へと接続される。以降これをくり返し、メモリモ
ジュール１３、１４にも同一の信号がまっすぐに伝達さ
れる。一方、各メモリモジュールに固有の信号群９のう
ち、信号９１は対向するメモリモジュール１１の接続端
子５１ａと接続される。また、信号９２は対向するメモ
リモジュール１１の接続端子５１ｂに接続され、接続端
子５１ｂは反対面の接続端子５２ｂと導通が取れている
ので、５２ｂと対向するメモリモジュール１２の接続端
子５１ａへと接続される。同様にして信号９３はメモリ
モジュール１３の接続端子５１ａに、信号９４はメモリ
モジュール１４の接続端子５１ａに接続される。つま
り、信号群９は最終的に各メモリモジュールの接続端子
５１ａに接続されるので、どのメモリモジュールにおい
ても接続端子５１ａを、固有の信号をメモリに伝達する
ための接続端子にしておけば、複数枚重ねて装着するだ
けですべての信号をすべてのメモリモジュールに伝達す
ることができるようになる。
ジュール複数枚を機器本体に装着した様子を表す説明図
である。ここで６は機器本体で、各メモリモジュールと
接続するための接続端子群４０、５０を備えている。な
お機器本体６は、メインボード（主基板）や、当該メイ
ンボードが取り付けられたメモリカードおよびコンピュ
ータ等を示す。接続端子群４０はアドレスラインやデー
タライン等、すべてのメモリモジュールに共有の信号群
８を伝えるための接続端子群であり、接続端子群５０は
イネーブル信号など各メモリモジュールに固有の信号群
９を伝えるための接続端子群である。１１、１２、１
３、１４はいずれも図１（ｂ）で示したメモリモジュー
ルと同一の端子配列を持つメモリモジュールであり、機
器本体６および各メモリモジュール間はゼブラコネクタ
など対向する接続端子とのみ導通をとる接続子を介して
接続される。このため、すべてのメモリモジュールに共
有の信号群８は、機器本体６の接続端子４０から対向す
るメモリモジュール１１の接続端子４１に接続され、接
続端子４１は反対面に対向して存在する接続端子４２と
導通がとれているので、メモリモジュール１２の接続端
子４３へと接続される。以降これをくり返し、メモリモ
ジュール１３、１４にも同一の信号がまっすぐに伝達さ
れる。一方、各メモリモジュールに固有の信号群９のう
ち、信号９１は対向するメモリモジュール１１の接続端
子５１ａと接続される。また、信号９２は対向するメモ
リモジュール１１の接続端子５１ｂに接続され、接続端
子５１ｂは反対面の接続端子５２ｂと導通が取れている
ので、５２ｂと対向するメモリモジュール１２の接続端
子５１ａへと接続される。同様にして信号９３はメモリ
モジュール１３の接続端子５１ａに、信号９４はメモリ
モジュール１４の接続端子５１ａに接続される。つま
り、信号群９は最終的に各メモリモジュールの接続端子
５１ａに接続されるので、どのメモリモジュールにおい
ても接続端子５１ａを、固有の信号をメモリに伝達する
ための接続端子にしておけば、複数枚重ねて装着するだ
けですべての信号をすべてのメモリモジュールに伝達す
ることができるようになる。
【００２１】図１および図２で示した実施の形態ではひ
とつのメモリモジュールに固有の信号がひとつの場合で
あったが、ひとつのメモリモジュールに固有の信号が複
数ある場合は、図３または図４に示す方法で対応するこ
とができる。図３に示すように接続端子群４、５の配列
を２列にして、その他の構成を図１（ｂ）で示した構成
と同一にすると、各メモリモジュールあたり固有の信号
を２本接続することができる。さらに配列数を増やせば
より多くの固有な信号を接続できることはいうまでもな
い。また、図４は固有の信号を伝達するための接続端子
群５１と５２の導通に関して、反対面に対向して存在す
る接続端子の隣の隣の接続端子と導通をとっている。つ
まり、接続端子５１ｃは接続端子５２ｃと、接続端子５
１ｄは接続端子５２ｄと導通をとっている（以降省
略）。このため、どのメモリモジュールも５１ａ、５１
ｂの２ヶ所の接続端子を固有の信号を伝達するための接
続端子として使用することができる。接続端子群５１と
５２で導通をとる接続端子の間隔をもっと開ければより
多くの固有な信号を接続できることはいうまでもない。
当然、図３で示した方法と図４で示した方法を組み合わ
せてもよい。あるいは、図５のブロック図で示すよう
に、本来複数の固有の信号が必要な場合でも、デコーダ
のような論理回路２２をすべてのメモリモジュールに搭
載し、それに共有の信号群８４とひとつの固有の信号９
を入力させ、必要な数の固有の信号９１、９２、９３、
９４を出力させることで、各メモリモジュールが固有の
信号を伝達するための接続端子を一本で済ますことも可
能である。
とつのメモリモジュールに固有の信号がひとつの場合で
あったが、ひとつのメモリモジュールに固有の信号が複
数ある場合は、図３または図４に示す方法で対応するこ
とができる。図３に示すように接続端子群４、５の配列
を２列にして、その他の構成を図１（ｂ）で示した構成
と同一にすると、各メモリモジュールあたり固有の信号
を２本接続することができる。さらに配列数を増やせば
より多くの固有な信号を接続できることはいうまでもな
い。また、図４は固有の信号を伝達するための接続端子
群５１と５２の導通に関して、反対面に対向して存在す
る接続端子の隣の隣の接続端子と導通をとっている。つ
まり、接続端子５１ｃは接続端子５２ｃと、接続端子５
１ｄは接続端子５２ｄと導通をとっている（以降省
略）。このため、どのメモリモジュールも５１ａ、５１
ｂの２ヶ所の接続端子を固有の信号を伝達するための接
続端子として使用することができる。接続端子群５１と
５２で導通をとる接続端子の間隔をもっと開ければより
多くの固有な信号を接続できることはいうまでもない。
当然、図３で示した方法と図４で示した方法を組み合わ
せてもよい。あるいは、図５のブロック図で示すよう
に、本来複数の固有の信号が必要な場合でも、デコーダ
のような論理回路２２をすべてのメモリモジュールに搭
載し、それに共有の信号群８４とひとつの固有の信号９
を入力させ、必要な数の固有の信号９１、９２、９３、
９４を出力させることで、各メモリモジュールが固有の
信号を伝達するための接続端子を一本で済ますことも可
能である。
【００２２】図６は本発明の一実施例によるメモリモジ
ュールの接続方法を表す図面であり、図２に示した接続
方法を側面から見た図である。図６において、６は機器
本体、１１、１２、１３、１４は本発明のメモリモジュ
ールであり、機器本体６と各メモリモジュール間はゼブ
ラコネクタ７２で対向する接続端子間の導通がとられて
いる。７３は固定具で、各メモリモジュールの接続を確
実に保つために機器本体６に備えられている。本実施例
では、機器本体６と各メモリモジュール間の接続にゼブ
ラコネクタを使用しているが、対向する接続端子同士を
接続できる接続子であれば、例えばゲル状の異方性導電
接着剤（ＡＣＰ）や、シート状の異方性導電膜（ＡＣ
Ｆ）など他の接続子でもよい。なお異方性導電接着剤や
異方性導電膜は、異方性導電接着部材に包含され、当該
異方性導電接着部材の形態は、異方性導電部材に包含さ
れる。また異方性導電接着剤を用い、対向する接続端子
同士を接続する場合には、接続端子の間に異方性導電接
着剤を介在させるとともに、これら接続端子同士の位置
決めを行いさらに圧着と加熱をなすための設備が必要と
なる。
ュールの接続方法を表す図面であり、図２に示した接続
方法を側面から見た図である。図６において、６は機器
本体、１１、１２、１３、１４は本発明のメモリモジュ
ールであり、機器本体６と各メモリモジュール間はゼブ
ラコネクタ７２で対向する接続端子間の導通がとられて
いる。７３は固定具で、各メモリモジュールの接続を確
実に保つために機器本体６に備えられている。本実施例
では、機器本体６と各メモリモジュール間の接続にゼブ
ラコネクタを使用しているが、対向する接続端子同士を
接続できる接続子であれば、例えばゲル状の異方性導電
接着剤（ＡＣＰ）や、シート状の異方性導電膜（ＡＣ
Ｆ）など他の接続子でもよい。なお異方性導電接着剤や
異方性導電膜は、異方性導電接着部材に包含され、当該
異方性導電接着部材の形態は、異方性導電部材に包含さ
れる。また異方性導電接着剤を用い、対向する接続端子
同士を接続する場合には、接続端子の間に異方性導電接
着剤を介在させるとともに、これら接続端子同士の位置
決めを行いさらに圧着と加熱をなすための設備が必要と
なる。
【００２３】図７も図６と同様に機器本体６に本発明の
メモリモジュール１１、１２、１３、１４が接続されて
いる。機器本体６や各メモリモジュール間の接続にはコ
ネクタ７を使用しており、コネクタ７は機器本体６と第
一のメモリモジュール１１とを接続端子７１で接続して
いる。さらにコネクタ７は各メモリモジュール間の対向
する接続端子同士の導通をとるための接点ばね７４を備
えており、すべてのメモリモジュールに必要な信号を伝
達することが可能となる。いずれの場合も増設可能なメ
モリモジュールの数をいくつ増やしても機器本体への設
置面積はほとんど変わらずに済む。
メモリモジュール１１、１２、１３、１４が接続されて
いる。機器本体６や各メモリモジュール間の接続にはコ
ネクタ７を使用しており、コネクタ７は機器本体６と第
一のメモリモジュール１１とを接続端子７１で接続して
いる。さらにコネクタ７は各メモリモジュール間の対向
する接続端子同士の導通をとるための接点ばね７４を備
えており、すべてのメモリモジュールに必要な信号を伝
達することが可能となる。いずれの場合も増設可能なメ
モリモジュールの数をいくつ増やしても機器本体への設
置面積はほとんど変わらずに済む。
【００２４】図８（ａ）、（ｂ）は本発明によるメモリ
モジュールの回路基板にフレキシブル基板を使用したと
きの装着方法を表す図である。図８（ａ）は装着前の、
図８（ｂ）は装着後の状態を表している。機器本体６は
コネクタ７を備えており、コネクタ７は必要な信号数だ
け端子ばね７１を有している。メモリモジュールを必要
数だけコネクタ上に重ねた後、上から押さえばね７６を
有した押さえ治具７５で押さえつける。各メモリモジュ
ールの接続端子間に異方性導電膜などを挟んで導通をと
ってもよいが、図８（ｂ）に示すようにフレキシブル基
板の可とう性のため、接続端子部が端子ばね７１や押さ
えばね７６により変形されるため各接続端子間に接点が
生じるので、そのままでも各メモリモジュール間の導通
をとることが可能となる。
モジュールの回路基板にフレキシブル基板を使用したと
きの装着方法を表す図である。図８（ａ）は装着前の、
図８（ｂ）は装着後の状態を表している。機器本体６は
コネクタ７を備えており、コネクタ７は必要な信号数だ
け端子ばね７１を有している。メモリモジュールを必要
数だけコネクタ上に重ねた後、上から押さえばね７６を
有した押さえ治具７５で押さえつける。各メモリモジュ
ールの接続端子間に異方性導電膜などを挟んで導通をと
ってもよいが、図８（ｂ）に示すようにフレキシブル基
板の可とう性のため、接続端子部が端子ばね７１や押さ
えばね７６により変形されるため各接続端子間に接点が
生じるので、そのままでも各メモリモジュール間の導通
をとることが可能となる。
【００２５】また接続端子同士の間に異方性導電接着部
材を介在させれば、各メモリモジュール間に導通のため
のコネクタ部材を設けることが不要となる。このため各
モジュールにおける接続端子部の積層厚みをコネクタ使
用時よりも薄くすることができ、またコネクタ部材を介
在させないことから、機械的精度が不要となり接続端子
部の狭ピッチ化を達成することが可能となる。
材を介在させれば、各メモリモジュール間に導通のため
のコネクタ部材を設けることが不要となる。このため各
モジュールにおける接続端子部の積層厚みをコネクタ使
用時よりも薄くすることができ、またコネクタ部材を介
在させないことから、機械的精度が不要となり接続端子
部の狭ピッチ化を達成することが可能となる。
【００２６】ところでメモリモジュールをコネクタ７と
押さえ治具７５とで挟み込む際、これらの位置決めをな
すために凹凸嵌合構造を設けるようにしてもよい。図９
は、突起部を設けたコネクタ７とメモリモジュールとの
取付構造を示す説明図である。同図に示すようにコネク
タ７の端部には突部１０が設けられ押さえ治具７５に設
けた穴部（図示せず）とで凹凸嵌合構造を形成するよう
にしている。そしてコネクタ７および押さえ治具７５に
凹凸嵌合構造を用いたことにより、双方の位置にずれが
生じることがなく確実にメモリモジュールを挟み込むこ
とができる。またメモリモジュールに凸部１０との嵌合
が可能な貫通穴１１を設けておけば、コネクタ７に対す
るメモリモジュールの位置決めが可能となり、接続端子
同士の導通をより確実なものにすることができる。
押さえ治具７５とで挟み込む際、これらの位置決めをな
すために凹凸嵌合構造を設けるようにしてもよい。図９
は、突起部を設けたコネクタ７とメモリモジュールとの
取付構造を示す説明図である。同図に示すようにコネク
タ７の端部には突部１０が設けられ押さえ治具７５に設
けた穴部（図示せず）とで凹凸嵌合構造を形成するよう
にしている。そしてコネクタ７および押さえ治具７５に
凹凸嵌合構造を用いたことにより、双方の位置にずれが
生じることがなく確実にメモリモジュールを挟み込むこ
とができる。またメモリモジュールに凸部１０との嵌合
が可能な貫通穴１１を設けておけば、コネクタ７に対す
るメモリモジュールの位置決めが可能となり、接続端子
同士の導通をより確実なものにすることができる。
【００２７】また図１０に示すように、各メモリモジュ
ールにおける共通部のみをコネクタ７側に集約させ、そ
の他各メモリモジュール毎の信号をジャンパ１２やある
いはリード線などを用いて機器本体６側に接続するよう
にしてもよい。このように共通の接続端子をまとめて機
器本体６側に接続したことから、実装面積の低減を図る
ことができる。
ールにおける共通部のみをコネクタ７側に集約させ、そ
の他各メモリモジュール毎の信号をジャンパ１２やある
いはリード線などを用いて機器本体６側に接続するよう
にしてもよい。このように共通の接続端子をまとめて機
器本体６側に接続したことから、実装面積の低減を図る
ことができる。
【００２８】さらにメモリ３をベアチップ実装などで薄
型に実装をすれば非常に薄いメモリモジュールを得るこ
とができ、メモリカードに代表されるような厚さの限ら
れた機器にも複数枚のメモリモジュールを搭載すること
が可能になるうえ、その搭載方法も非常に簡単な方法と
なる。またメモリ３をベアチップ実装などで薄型に実装
をすれば、コンピュータの小型化が図れるとともに、大
量のメモリモジュールを搭載することが可能になること
はいうまでもない。
型に実装をすれば非常に薄いメモリモジュールを得るこ
とができ、メモリカードに代表されるような厚さの限ら
れた機器にも複数枚のメモリモジュールを搭載すること
が可能になるうえ、その搭載方法も非常に簡単な方法と
なる。またメモリ３をベアチップ実装などで薄型に実装
をすれば、コンピュータの小型化が図れるとともに、大
量のメモリモジュールを搭載することが可能になること
はいうまでもない。
【００２９】また上述したメモリモジュール１に実装さ
れるメモリ３は、全て同じ種類である必要はなく、たと
えば複数枚のメモリモジュール１の中に異なるメモリ
（ＳＲＡＭ、ＤＲＡＭ、フラッシュメモリ等）が混在し
ていてもよい。このように異なるメモリが混在している
場合には、各メモリモジュールにＡＳＩＣ等を搭載して
アクセス方法の違いを吸収すればよい。
れるメモリ３は、全て同じ種類である必要はなく、たと
えば複数枚のメモリモジュール１の中に異なるメモリ
（ＳＲＡＭ、ＤＲＡＭ、フラッシュメモリ等）が混在し
ていてもよい。このように異なるメモリが混在している
場合には、各メモリモジュールにＡＳＩＣ等を搭載して
アクセス方法の違いを吸収すればよい。
【００３０】
【発明の効果】以上説明したように本発明に係るメモリ
モジュールは、メモリチップが実装された回路基板と、
当該回路基板の両面における対称位置に各々設けられた
複数の接続端子と、当該接続端子を介して前記メモリチ
ップとの信号の受け渡しが行われてなるメモリモジュー
ルにおいて、前記接続端子は、前記メモリチップにおけ
る特定の信号の受け渡しをなす第１接続端子群と、前記
メモリチップにおける他の信号の受け渡しをなす第２接
続端子群と、のそれぞれを有し、前記第１接続端子群の
接続端子は、前記回路基板の両面における非対称位置の
接続端子との間で電気的に導通されてなるとともに、前
記第２の接続端子群の接続端子は、前記回路基板の両面
における対称位置の接続端子との間で電気的に導通され
てなることから、接続端子への信号の割り当てが同一の
メモリモジュールを複数枚重ねて装着する際に、必要な
信号をすべてのメモリモジュールに単純な構造で接続で
きるようになり、且つ汎用性を保ちつつ実装面積の増大
を防止することができる。
モジュールは、メモリチップが実装された回路基板と、
当該回路基板の両面における対称位置に各々設けられた
複数の接続端子と、当該接続端子を介して前記メモリチ
ップとの信号の受け渡しが行われてなるメモリモジュー
ルにおいて、前記接続端子は、前記メモリチップにおけ
る特定の信号の受け渡しをなす第１接続端子群と、前記
メモリチップにおける他の信号の受け渡しをなす第２接
続端子群と、のそれぞれを有し、前記第１接続端子群の
接続端子は、前記回路基板の両面における非対称位置の
接続端子との間で電気的に導通されてなるとともに、前
記第２の接続端子群の接続端子は、前記回路基板の両面
における対称位置の接続端子との間で電気的に導通され
てなることから、接続端子への信号の割り当てが同一の
メモリモジュールを複数枚重ねて装着する際に、必要な
信号をすべてのメモリモジュールに単純な構造で接続で
きるようになり、且つ汎用性を保ちつつ実装面積の増大
を防止することができる。
【００３１】また本発明に係るメモリモジュールの積層
体は、請求項１に記載のメモリモジュールを重ね合わ
せ、これらメモリモジュールへの信号の受け渡しをおこ
なうメモリモジュールの積層体であって、前記メモリチ
ップと電気的に導通され、対面位置に配置された前記接
続端子同士をそれぞれ電気的に接続してなることから、
最上段または最下段のメモリモジュールの接続端子への
信号の送り出しによって積層される任意のメモリモジュ
ールに前記信号を送り出すことができ、もって実装面積
の増大を防止することができる。
体は、請求項１に記載のメモリモジュールを重ね合わ
せ、これらメモリモジュールへの信号の受け渡しをおこ
なうメモリモジュールの積層体であって、前記メモリチ
ップと電気的に導通され、対面位置に配置された前記接
続端子同士をそれぞれ電気的に接続してなることから、
最上段または最下段のメモリモジュールの接続端子への
信号の送り出しによって積層される任意のメモリモジュ
ールに前記信号を送り出すことができ、もって実装面積
の増大を防止することができる。
【００３２】また本発明に係るメモリモジュールの積層
体は、接続端子を介してメモリチップとの信号の受け渡
しが行われてなるメモリモジュールを機器本体に取り付
けるメモリモジュールの積層体であって、前記メモリチ
ップに対し特定の信号の受け渡しをなす接続端子であっ
て重なり合うメモリモジュールの対面する接続端子同士
を接続するとともに、他の信号の受け渡しをなす接続端
子であって重なり合う前記メモリモジュールの対面する
接続端子同士を接続し、これらを共通信号線とし、当該
共通信号線を前記機器本体に接続したことから、積層さ
れた各メモリモジュールの選択、および選択がなされた
メモリモジュールへのデータ信号等の送受が機器本体か
ら共通信号線を介しておこなうことができ、もって実装
面積の低減を図ることができる。
体は、接続端子を介してメモリチップとの信号の受け渡
しが行われてなるメモリモジュールを機器本体に取り付
けるメモリモジュールの積層体であって、前記メモリチ
ップに対し特定の信号の受け渡しをなす接続端子であっ
て重なり合うメモリモジュールの対面する接続端子同士
を接続するとともに、他の信号の受け渡しをなす接続端
子であって重なり合う前記メモリモジュールの対面する
接続端子同士を接続し、これらを共通信号線とし、当該
共通信号線を前記機器本体に接続したことから、積層さ
れた各メモリモジュールの選択、および選択がなされた
メモリモジュールへのデータ信号等の送受が機器本体か
ら共通信号線を介しておこなうことができ、もって実装
面積の低減を図ることができる。
【００３３】さらに本発明に係るメモリモジュールの積
層体は、メモリチップが実装された複数のメモリモジュ
ールを機器本体に取り付けるメモリモジュールの積層体
であって、前記メモリチップに対し特定の信号の受け渡
しをなす接続端子を個々に前記機器本体に接続するとと
もに、他の信号の受け渡しをなす接続端子であって、重
なり合う前記メモリモジュールの対面する接続端子同士
を接続し、これを共通信号線とし、当該共通信号線を前
記機器本体に接続したことから、実装面積の低減を図る
ことができる。
層体は、メモリチップが実装された複数のメモリモジュ
ールを機器本体に取り付けるメモリモジュールの積層体
であって、前記メモリチップに対し特定の信号の受け渡
しをなす接続端子を個々に前記機器本体に接続するとと
もに、他の信号の受け渡しをなす接続端子であって、重
なり合う前記メモリモジュールの対面する接続端子同士
を接続し、これを共通信号線とし、当該共通信号線を前
記機器本体に接続したことから、実装面積の低減を図る
ことができる。
【００３４】また本発明に係るメモリカードおよびコン
ピュータは、本発明に係るメモリモジュールを具備して
いるので、小型化が図れるとともに、狭い空間にも多数
のメモリモジュールを装着できるようになる。
ピュータは、本発明に係るメモリモジュールを具備して
いるので、小型化が図れるとともに、狭い空間にも多数
のメモリモジュールを装着できるようになる。
【図１】本発明の実施例であるメモリモジュールを表す
斜視図および正面図。
斜視図および正面図。
【図２】本発明の実施例であるメモリモジュールにおい
て信号の伝達経路を表す説明図を示す。
て信号の伝達経路を表す説明図を示す。
【図３】本発明の実施例であるメモリモジュールを表す
斜視図を示す。
斜視図を示す。
【図４】本発明の実施例であるメモリモジュールを表す
正面図を示す。
正面図を示す。
【図５】本発明の実施例であるメモリモジュールのブロ
ック図を示す。
ック図を示す。
【図６】本発明の実施例であるメモリモジュールの装着
方法を表す側面図を示す。
方法を表す側面図を示す。
【図７】本発明の実施例であるメモリモジュールの装着
方法を表す側面図を示す。
方法を表す側面図を示す。
【図８】本発明の実施例であるメモリモジュールの装着
方法を表す側面図を示す。
方法を表す側面図を示す。
【図９】突起部を設けたコネクタ７とメモリモジュール
との取付構造を示す説明図である。
との取付構造を示す説明図である。
【図１０】各メモリモジュールにおける共通部のみをコ
ネクタ７側に集約させた取付構造の説明図を示す。
ネクタ７側に集約させた取付構造の説明図を示す。
【図１１】従来のメモリモジュールを表す斜視図を示
す。
す。
【図１２】従来のメモリモジュールの装着方法を表す側
面図を示す。
面図を示す。
【図１３】従来のメモリモジュールにおいて実現可能な
装着方法を表す斜視図を示す。
装着方法を表す斜視図を示す。
１ メモリモジュール ２ 回路基板 ３ メモリ ４ 全メモリモジュールに共有の信号を伝達するた
めの接続端子群 ５ 各メモリモジュールに固有の信号を伝達するた
めの接続端子群 ６ 機器本体 ７ コネクタ ８ 全メモリモジュールに共有の信号 ９ 各メモリモジュールに固有の信号 １０ 突部 １１ 貫通穴 １２ ジャンパ １０１ メモリモジュール １０２ 回路基板 １０３ メモリチップ １０４ 接触端子 １０５ 主基板 １０６ コネクタ １０７ 配線
めの接続端子群 ５ 各メモリモジュールに固有の信号を伝達するた
めの接続端子群 ６ 機器本体 ７ コネクタ ８ 全メモリモジュールに共有の信号 ９ 各メモリモジュールに固有の信号 １０ 突部 １１ 貫通穴 １２ ジャンパ １０１ メモリモジュール １０２ 回路基板 １０３ メモリチップ １０４ 接触端子 １０５ 主基板 １０６ コネクタ １０７ 配線
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｒ 12/16 Ｈ０１Ｒ 23/68 ３０３Ｅ ３０３Ｈ
Claims (11)
- 【請求項１】 メモリチップが実装された回路基板と、
当該回路基板の両面における対称位置に各々設けられた
複数の接続端子と、当該接続端子を介して前記メモリチ
ップとの信号の受け渡しが行われてなるメモリモジュー
ルにおいて、 前記接続端子は、前記メモリチップにおける特定の信号
の受け渡しをなす第１接続端子群と、前記メモリチップ
における他の信号の受け渡しをなす第２接続端子群と、
のそれぞれを有し、 前記第１接続端子群の接続端子は、前記回路基板の両面
における非対称位置の接続端子との間で電気的に導通さ
れてなるとともに、 前記第２の接続端子群の接続端子は、前記回路基板の両
面における対称位置の接続端子との間で電気的に導通さ
れてなることを特徴とするメモリモジュール。 - 【請求項２】 請求項１に記載のメモリモジュールを重
ね合わせ、これらメモリモジュールへの信号の受け渡し
をおこなうメモリモジュールの積層体であって、前記メ
モリチップと電気的に導通され、対面位置に配置された
前記接続端子同士をそれぞれ電気的に接続してなること
を特徴とするメモリモジュールの積層体。 - 【請求項３】 請求項２に記載のメモリモジュールの積
層体は機器本体に実装されてなることを特徴とする請求
項２に記載のメモリモジュールの積層体。 - 【請求項４】 前記機器本体には前記メモリモジュール
の装着用のコネクタが実装されていることを特徴とする
請求項３に記載のメモリモジュールの積層体。 - 【請求項５】 重なり合う前記メモリモジュールの対面
する前記接続端子の間に異方性導電接着部材を介在させ
たことを特徴とする請求項２に記載のメモリモジュール
の積層体。 - 【請求項６】 請求項１に記載のメモリモジュールを重
ね合わせ、これらメモリモジュールをコネクタで挟み込
むメモリモジュールの積層体であって、 前記コネクタに一方の嵌合用部位が設けられ、前記回路
基板に他方の嵌合用部位が設けられ、 前記一方の嵌合用部位と前記他方の嵌合用部位とを嵌合
させて重なり合う前記メモリモジュールの対面する前記
接続端子同士の電気的導通を図ってなることを特徴とす
るメモリモジュールの積層体。 - 【請求項７】 前記回路基板をフレキシブル基板で構成
し、前記コネクタの挟み込みにより前記接続端子同士の
接続を可能としたことを特徴とする請求項４乃至請求項
６に記載のメモリモジュールの積層体。 - 【請求項８】 接続端子を介してメモリチップとの信号
の受け渡しが行われてなるメモリモジュールを機器本体
に取り付けるメモリモジュールの積層体であって、前記
メモリチップに対し特定の信号の受け渡しをなす接続端
子であって重なり合うメモリモジュールの対面する接続
端子同士を接続するとともに、他の信号の受け渡しをな
す接続端子であって重なり合う前記メモリモジュールの
対面する接続端子同士を接続し、これらを共通信号線と
し、当該共通信号線を前記機器本体に接続したことを特
徴とするメモリモジュールの積層体。 - 【請求項９】 メモリチップが実装された複数のメモリ
モジュールを機器本体に取り付けるメモリモジュールの
積層体であって、前記メモリチップに対し特定の信号の
受け渡しをなす接続端子を個々に前記機器本体に接続す
るとともに、他の信号の受け渡しをなす接続端子であっ
て、重なり合う前記メモリモジュールの対面する接続端
子同士を接続し、これを共通信号線とし、当該共通信号
線を前記機器本体に接続したことを特徴とするメモリモ
ジュールの積層体。 - 【請求項１０】 請求項１記載のメモリモジュールを具
備していることを特徴とするメモリカード。 - 【請求項１１】 請求項１記載のメモリモジュールを具
備していることを特徴とするコンピュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10309030A JP2000031614A (ja) | 1997-11-04 | 1998-10-29 | メモリモジュールおよびメモリモジュールの積層体ならびにメモリモジュールを具備するメモリカードおよびコンピュータ |
| US09/185,269 US6542373B1 (en) | 1997-11-04 | 1998-11-03 | Memory module device formation and mounting methods thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-302194 | 1997-11-04 | ||
| JP30219497 | 1997-11-04 | ||
| JP10309030A JP2000031614A (ja) | 1997-11-04 | 1998-10-29 | メモリモジュールおよびメモリモジュールの積層体ならびにメモリモジュールを具備するメモリカードおよびコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000031614A true JP2000031614A (ja) | 2000-01-28 |
Family
ID=26563013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10309030A Withdrawn JP2000031614A (ja) | 1997-11-04 | 1998-10-29 | メモリモジュールおよびメモリモジュールの積層体ならびにメモリモジュールを具備するメモリカードおよびコンピュータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6542373B1 (ja) |
| JP (1) | JP2000031614A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002028662A1 (en) * | 2000-10-02 | 2002-04-11 | Matsushita Electric Industrial Co., Ltd. | Card type recording medium and production method therefor |
| JP2004094343A (ja) * | 2002-08-29 | 2004-03-25 | Sharp Corp | 電子機器の拡張モジュール |
| US6772262B1 (en) | 2000-06-09 | 2004-08-03 | Samsung Electronics Co., Ltd. | Memory module with improved data bus performance |
| US6870590B2 (en) | 2000-08-10 | 2005-03-22 | Seiko Epson Corporation | Electrooptical unit with a flexible board and electronic apparatus |
| US7175457B2 (en) | 2003-09-30 | 2007-02-13 | J.S.T. Mfg. Co., Ltd. | Fast transmission-use connector |
| KR100830034B1 (ko) | 2005-12-05 | 2008-05-15 | 에이-데이타 테크놀로지 캄파니 리미티드 | 메모리 카드 모듈 |
| JP2009026884A (ja) * | 2007-07-18 | 2009-02-05 | Elpida Memory Inc | 回路モジュール及び電気部品 |
| US7602613B2 (en) | 2004-09-03 | 2009-10-13 | Entorian Technologies, Lp | Thin module system and method |
| US7616452B2 (en) | 2004-09-03 | 2009-11-10 | Entorian Technologies, Lp | Flex circuit constructions for high capacity circuit module systems and methods |
| US7626259B2 (en) | 2004-09-03 | 2009-12-01 | Entorian Technologies, Lp | Heat sink for a high capacity thin module system |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6445590B1 (en) * | 2000-06-15 | 2002-09-03 | Intel Corporation | Capacitor for DRAM connector |
| KR100355237B1 (ko) * | 2000-10-16 | 2002-10-11 | 삼성전자 주식회사 | 모듈확장용 소켓들 및 상기 모듈확장용 소켓들을 이용하는메모리시스템 |
| DE10229120B4 (de) * | 2002-06-28 | 2004-05-27 | Infineon Technologies Ag | Verfahren, Adapterkarte und Anordnung zum Einbau von Speichermodulen |
| JP4045434B2 (ja) * | 2003-04-23 | 2008-02-13 | 株式会社日立製作所 | モジュール型計算機システム及びｉ／ｏモジュール |
| KR100688515B1 (ko) * | 2005-01-06 | 2007-03-02 | 삼성전자주식회사 | 메모리 모듈 및 시스템 |
| US7605454B2 (en) * | 2006-01-11 | 2009-10-20 | Entorian Technologies, Lp | Memory card and method for devising |
| US7608920B2 (en) * | 2006-01-11 | 2009-10-27 | Entorian Technologies, Lp | Memory card and method for devising |
| US20080002370A1 (en) * | 2006-06-30 | 2008-01-03 | Wai Shin Lau | Scalable memory DIMM designs with vertical stackup connector |
| KR20110039275A (ko) * | 2008-07-25 | 2011-04-15 | 후지쯔 가부시끼가이샤 | 전자 장치 |
| US20110211310A1 (en) * | 2010-03-01 | 2011-09-01 | Seagate Technology Llc | Signal path interconnection and assembly |
| TW201232931A (en) * | 2011-01-20 | 2012-08-01 | Hon Hai Prec Ind Co Ltd | Motherboard and memory connector thereof |
| US9036355B2 (en) * | 2012-03-29 | 2015-05-19 | Hamilton Sundstrand Corporation | Printed wiring board (PWB) for high amperage circuits |
| KR102178829B1 (ko) * | 2013-11-20 | 2020-11-13 | 삼성전자 주식회사 | 반도체 메모리 장치 |
| US9496633B1 (en) | 2015-06-22 | 2016-11-15 | Intel Corporation | Memory module adaptor card |
| WO2018063412A1 (en) * | 2016-10-01 | 2018-04-05 | Intel Corporation | Electronics connectors having power-regulating passive components |
| US20190157253A1 (en) * | 2019-01-22 | 2019-05-23 | Intel Corporation | Circuit Systems Having Memory Modules With Reverse Orientations |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028986A (en) * | 1987-12-28 | 1991-07-02 | Hitachi, Ltd. | Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices |
| WO1992003035A1 (en) * | 1990-08-01 | 1992-02-20 | Staktek Corporation | Ultra high density integrated circuit packages, method and apparatus |
| US5172303A (en) * | 1990-11-23 | 1992-12-15 | Motorola, Inc. | Electronic component assembly |
| US5130894A (en) * | 1990-11-26 | 1992-07-14 | At&T Bell Laboratories | Three-dimensional circuit modules |
| US5311401A (en) * | 1991-07-09 | 1994-05-10 | Hughes Aircraft Company | Stacked chip assembly and manufacturing method therefor |
| NL9200117A (nl) * | 1992-01-22 | 1993-08-16 | Du Pont Nederland | Stelsel en connectoren voor het onderling elektrisch verbinden van componentplaten. |
| US5337218A (en) * | 1992-06-02 | 1994-08-09 | International Business Machines Corporation | Circuit card interconnecting structure |
| US5176526A (en) * | 1992-07-14 | 1993-01-05 | Amp Incorporated | Shielded stacking electrical connector assembly |
| US5544017A (en) * | 1992-08-05 | 1996-08-06 | Fujitsu Limited | Multichip module substrate |
| US5575686A (en) * | 1993-04-14 | 1996-11-19 | Burndy Corporation | Stacked printed circuit boards connected in series |
| US5585675A (en) * | 1994-05-11 | 1996-12-17 | Harris Corporation | Semiconductor die packaging tub having angularly offset pad-to-pad via structure configured to allow three-dimensional stacking and electrical interconnections among multiple identical tubs |
| US5434745A (en) * | 1994-07-26 | 1995-07-18 | White Microelectronics Div. Of Bowmar Instrument Corp. | Stacked silicon die carrier assembly |
| FR2726428B1 (fr) * | 1994-10-27 | 1997-01-10 | Gec Alsthom Transport Sa | Tiroir pour cartes electroniques a embrochement et debrochage automatiques et tiroir et son support |
| US5825630A (en) * | 1996-11-07 | 1998-10-20 | Ncr Corporation | Electronic circuit board including a second circuit board attached there to to provide an area of increased circuit density |
| US5956233A (en) * | 1997-12-19 | 1999-09-21 | Texas Instruments Incorporated | High density single inline memory module |
| US5963953A (en) * | 1998-03-30 | 1999-10-05 | Siebel Systems, Inc. | Method, and system for product configuration |
| US6109929A (en) * | 1998-07-29 | 2000-08-29 | Agilent Technologies, Inc. | High speed stackable memory system and device |
-
1998
- 1998-10-29 JP JP10309030A patent/JP2000031614A/ja not_active Withdrawn
- 1998-11-03 US US09/185,269 patent/US6542373B1/en not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6772262B1 (en) | 2000-06-09 | 2004-08-03 | Samsung Electronics Co., Ltd. | Memory module with improved data bus performance |
| US6990543B2 (en) | 2000-06-09 | 2006-01-24 | Samsung Electronics, Co., Ltd. | Memory module with improved data bus performance |
| US6870590B2 (en) | 2000-08-10 | 2005-03-22 | Seiko Epson Corporation | Electrooptical unit with a flexible board and electronic apparatus |
| WO2002028662A1 (en) * | 2000-10-02 | 2002-04-11 | Matsushita Electric Industrial Co., Ltd. | Card type recording medium and production method therefor |
| US6985363B2 (en) | 2000-10-02 | 2006-01-10 | Matsushita Electric Industrial Co., Ltd. | Card type recording medium and production method therefor |
| JP2004094343A (ja) * | 2002-08-29 | 2004-03-25 | Sharp Corp | 電子機器の拡張モジュール |
| US7175457B2 (en) | 2003-09-30 | 2007-02-13 | J.S.T. Mfg. Co., Ltd. | Fast transmission-use connector |
| US7602613B2 (en) | 2004-09-03 | 2009-10-13 | Entorian Technologies, Lp | Thin module system and method |
| US7616452B2 (en) | 2004-09-03 | 2009-11-10 | Entorian Technologies, Lp | Flex circuit constructions for high capacity circuit module systems and methods |
| US7626259B2 (en) | 2004-09-03 | 2009-12-01 | Entorian Technologies, Lp | Heat sink for a high capacity thin module system |
| KR100830034B1 (ko) | 2005-12-05 | 2008-05-15 | 에이-데이타 테크놀로지 캄파니 리미티드 | 메모리 카드 모듈 |
| JP2009026884A (ja) * | 2007-07-18 | 2009-02-05 | Elpida Memory Inc | 回路モジュール及び電気部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6542373B1 (en) | 2003-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000031614A (ja) | メモリモジュールおよびメモリモジュールの積層体ならびにメモリモジュールを具備するメモリカードおよびコンピュータ | |
| US9305861B2 (en) | Method and system for electrically coupling a chip to chip package | |
| JP2865312B2 (ja) | 回路板接続装置 | |
| KR970702601A (ko) | 전기커넥터용 도전성 시라우드 | |
| JPH0679990A (ja) | Ｉｃメモリカード | |
| US20090075502A1 (en) | Planar Array Contact Memory Cards | |
| JPH06223895A (ja) | コネクタおよびその方法 | |
| CN102891391A (zh) | 双堆叠紧凑型闪存卡连接器 | |
| JP2986062B2 (ja) | 光装置の熱拡散機構および断熱装置 | |
| US7122886B2 (en) | Semiconductor module and method for mounting the same | |
| US6382986B1 (en) | Socket for mounting memory module boards on a printed circuit board | |
| KR20040028635A (ko) | 접점 어레이를 포함하는 데이터 캐리어 | |
| US20070195505A1 (en) | Memory module device | |
| CN113299632A (zh) | 具有镜像电路的堆叠式晶粒的集成电路器件 | |
| US20060138628A1 (en) | Stack chip package | |
| CN111384609B (zh) | 芯片与背板连接器互连装置 | |
| US6817869B1 (en) | Connector for transporting signals between contact pads on two surfaces | |
| EP1610383A1 (en) | Semiconductor device | |
| CN113745868B (zh) | 一种板级架构及通信设备 | |
| CN218163024U (zh) | 一种转接板及光子芯片封装结构 | |
| US7133295B2 (en) | Memory module and memory system | |
| JP2972773B1 (ja) | モジュール接続装置 | |
| CN120730746A (zh) | 一种电子模组和电子设备 | |
| US4575165A (en) | Circuit to post interconnection device | |
| EP1684348A2 (en) | Improved stack chip package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |