[go: up one dir, main page]

JP2000174203A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP2000174203A
JP2000174203A JP10349198A JP34919898A JP2000174203A JP 2000174203 A JP2000174203 A JP 2000174203A JP 10349198 A JP10349198 A JP 10349198A JP 34919898 A JP34919898 A JP 34919898A JP 2000174203 A JP2000174203 A JP 2000174203A
Authority
JP
Japan
Prior art keywords
metal plate
semiconductor device
metal
semiconductor element
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10349198A
Other languages
Japanese (ja)
Other versions
JP3120976B2 (en
Inventor
Hideki Takehara
秀樹 竹原
Yuji Tanaka
裕治 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP34919898A priority Critical patent/JP3120976B2/en
Publication of JP2000174203A publication Critical patent/JP2000174203A/en
Application granted granted Critical
Publication of JP3120976B2 publication Critical patent/JP3120976B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体素子の熱抵抗が低くて、その安全動作
領域が広い、半導体素子の電気的特性を最大限に利用す
ることができ、大型の半導体素子および/または複数個
の素子を載置することができ、かつ高価な封止設備およ
び封止金型を不要とする、生産性の高い半導体装置およ
びその製造方法を提供する。 【解決手段】 半導体装置が、パターン形成された少な
くとも1つの素子載置部および複数の端子リードを含む
第1の金属板と;板状または凹凸状のいずれかの形状を
有する第2の金属板と;該第1の金属板と、該第2の金
属板との間に配設された高い熱伝導率を有する樹脂層で
あって、該第1の金属板は、該素子載置部の上面および
少なくとも1本の該端子リードの上面と該樹脂層の上面
とが面一となるように、該樹脂層に埋め込まれている、
該樹脂層と;該素子載置部の上面に載置さた少なくとも
1つの半導体素子と;該端子リードと該半導体素子とを
電気的に接続する金属線と;該半導体素子と、該金属線
と、少なくとも1本の該端子リードの一部とを内部に埋
設するポッティング樹脂と;を含む。
(57) Abstract: A semiconductor device having a low thermal resistance, a wide safe operation area, a maximum use of the electrical characteristics of the semiconductor device, and a large semiconductor device and / or a plurality thereof. A highly productive semiconductor device and a method for manufacturing the same, which can mount the element described above and eliminate the need for expensive sealing equipment and sealing dies. A semiconductor device includes a first metal plate including at least one pattern-formed element mounting portion and a plurality of terminal leads; and a second metal plate having either a plate shape or an uneven shape. And a resin layer having a high thermal conductivity disposed between the first metal plate and the second metal plate, wherein the first metal plate is provided on the element mounting portion. Embedded in the resin layer such that the upper surface and the upper surface of the at least one terminal lead and the upper surface of the resin layer are flush with each other;
The resin layer; at least one semiconductor element mounted on the upper surface of the element mounting portion; a metal wire for electrically connecting the terminal lead to the semiconductor element; the semiconductor element; and the metal wire And a potting resin for embedding at least a part of the terminal lead therein.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体素子を備え
る半導体装置およびその製造方法に関し、特にそのパッ
ケージ構造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a semiconductor element and a method of manufacturing the same, and more particularly to a package structure thereof.

【0002】[0002]

【従来の技術】電源部品およびその関連部品を中心とし
て、従来使用されてきたリレー部品からMOSFETな
どのスイッチング素子への移行が進んでいる。これは、
リレー部品よりもスイッチング素子の方が、省エネルギ
ーで、かつ低価格であることによる。このような電源部
品およびその関連部品に用いられる従来の半導体装置と
しては、以下の装置が挙げられる。
2. Description of the Related Art A shift from a conventionally used relay component to a switching element such as a MOSFET has been progressing mainly on a power supply component and its related components. this is,
This is because switching elements are more energy-saving and lower in price than relay parts. Conventional semiconductor devices used for such power supply components and related components include the following devices.

【0003】従来の半導体装置の構成例を図8(a)お
よび(b)ならびに図9に示す。図8(a)は、従来の
半導体装置800の斜視図であり、(b)は(a)のA
−A’線に沿った断面図である。図9は、別の従来の半
導体装置900の斜視図であり、従来の半導体装置80
0をその内部に備えている。
FIGS. 8A and 8B and FIG. 9 show examples of the configuration of a conventional semiconductor device. FIG. 8A is a perspective view of a conventional semiconductor device 800, and FIG.
It is sectional drawing which followed the -A 'line. FIG. 9 is a perspective view of another conventional semiconductor device 900, and shows a conventional semiconductor device 80.
0 is provided therein.

【0004】図8(a)および(b)に示すように、銅
板からなるリードフレーム(金属板)81の一部である
半導体素子載置部81a上に、半導体素子85がハンダ
などの金属(図示せず)で取り付けられて載置されてい
る。半導体素子85は、電流を外部に引き出すための端
子リード81bとアルミ線などの金属線86で電気的に
接続されている。ここで、端子リード81bは、リード
フレーム81の一部であり、半導体素子載置部81aと
一体的に形成されている。リードフレーム81の半導体
素子載置部81aと、半導体素子85と、金属線86
と、端子リード81bの一部とを埋設するように、エポ
キシ樹脂87でトランスファーモールドにより封止し
て、半導体装置800が成型されている。
As shown in FIGS. 8 (a) and 8 (b), a semiconductor element 85 is provided on a semiconductor element mounting portion 81a which is a part of a lead frame (metal plate) 81 made of a copper plate. (Not shown). The semiconductor element 85 is electrically connected to a terminal lead 81b for extracting a current to the outside with a metal wire 86 such as an aluminum wire. Here, the terminal lead 81b is a part of the lead frame 81 and is formed integrally with the semiconductor element mounting portion 81a. The semiconductor element mounting portion 81a of the lead frame 81, the semiconductor element 85, and the metal wire 86
The semiconductor device 800 is molded by transfer molding with an epoxy resin 87 so as to bury the terminal lead 81b and part of the terminal lead 81b.

【0005】一般に、リードフレーム81の半導体素子
載置部81aは、過渡熱抵抗を低減させるために、端子
リード81bよりも厚い板厚を有している。すなわち、
半導体装置800のリードフレーム81として、所謂
「段差付きリードフレーム」が使用されている。また、
リードフレーム81の半導体素子載置部81aの素子を
載置する側と反対側の面(以下、「下面」とする)は、
0.4〜0.5mmの厚さのエポキシ樹脂87で全体的
に覆われて、外部と絶縁されている。
Generally, the semiconductor element mounting portion 81a of the lead frame 81 has a plate thickness larger than that of the terminal lead 81b in order to reduce transient thermal resistance. That is,
A so-called “stepped lead frame” is used as the lead frame 81 of the semiconductor device 800. Also,
A surface (hereinafter, referred to as a “lower surface”) of the semiconductor device mounting portion 81 a of the lead frame 81 on a side opposite to a side on which the device is mounted is
It is entirely covered with an epoxy resin 87 having a thickness of 0.4 to 0.5 mm and is insulated from the outside.

【0006】このような半導体装置800は、小〜中電
流を扱う場合に適しており、半導体素子部を自立状態
で、すなわち単独で使用されることが多い。これに対し
て、大電流を扱う場合には、図9に示す半導体装置90
0が適することが知られている。
[0006] Such a semiconductor device 800 is suitable for handling small to medium currents, and is often used independently of the semiconductor element portion, that is, used alone. On the other hand, when handling a large current, the semiconductor device 90 shown in FIG.
0 is known to be suitable.

【0007】図9に示すように、従来の半導体装置90
0においては、アルミ放熱板83に複数の上述の半導体
装置800が設けられている。ここで、各半導体装置8
00は、ワッシャ90と、半導体装置800と、アルミ
放熱板83に設けられたネジ切り91とをこの順に通過
するネジ92によって固定されている。半導体装置80
0とアルミ放熱板83との間には、半導体装置800か
らアルミ放熱板83への熱伝導性を向上させるためにシ
リコングリース93が塗布されている。なお、図9にお
いては、理解を助けるために1つの半導体装置800が
ネジ92で固定されていない部分分解図を示している。
このような構成により、半導体装置900においては、
半導体装置800を単独で使用する場合よりも、熱容量
および放熱性を向上させることができる。
As shown in FIG. 9, a conventional semiconductor device 90
In the case of No. 0, a plurality of the above-described semiconductor devices 800 are provided on the aluminum heat sink 83. Here, each semiconductor device 8
00 is fixed by a screw 92 that passes through a washer 90, a semiconductor device 800, and a thread cut 91 provided on an aluminum heat sink 83 in this order. Semiconductor device 80
Silicon grease 93 is applied between the heat dissipation plate 83 and the aluminum heat dissipation plate 83 to improve the thermal conductivity from the semiconductor device 800 to the aluminum heat dissipation plate 83. Note that FIG. 9 shows a partial exploded view in which one semiconductor device 800 is not fixed with screws 92 to facilitate understanding.
With such a configuration, in the semiconductor device 900,
The heat capacity and the heat dissipation can be improved as compared with the case where the semiconductor device 800 is used alone.

【0008】[0008]

【発明が解決しようとする課題】上記のような従来の半
導体装置においては、リードフレームの半導体素子載置
部の下面を埋設するエポキシ樹脂は、半導体素子と半導
体素子載置部とを含む全体を樹脂封止する際に、同時に
形成される。図9に示すように、リードフレームの下面
と、アルミ放熱板との間に配設される樹脂は、半導体素
子によって生成される熱をアルミ放熱板へ伝導して放散
させるために、高い熱電導性を必要とする。このため、
封止用樹脂として、高い熱伝導率を有し、かつ容易に成
型し得るような組成範囲内にある樹脂を選択する必要が
ある。従って、従来の半導体装置においては、大電流お
よび高負荷の条件下での使用に限界がある。また、パッ
ケージの標準サイズが予め決められているので、大型の
半導体素子および/または複数個の素子を1つのパッケ
ージに納めることは困難である。さらに、従来の半導体
装置を作製するためには、樹脂で素子を封止する必要が
あるので、これに用いられる高価な封止設備および封止
金型を必要とする。
In the conventional semiconductor device as described above, the epoxy resin burying the lower surface of the semiconductor element mounting portion of the lead frame is entirely composed of the semiconductor element and the semiconductor element mounting portion. It is formed simultaneously with resin sealing. As shown in FIG. 9, the resin disposed between the lower surface of the lead frame and the aluminum radiator plate has high thermal conductivity in order to conduct and radiate the heat generated by the semiconductor element to the aluminum radiator plate. Need sex. For this reason,
As the sealing resin, it is necessary to select a resin having a high thermal conductivity and a composition within a range that allows easy molding. Therefore, there is a limit to the use of a conventional semiconductor device under conditions of a large current and a high load. In addition, since the standard size of the package is predetermined, it is difficult to accommodate a large semiconductor element and / or a plurality of elements in one package. Furthermore, in order to manufacture a conventional semiconductor device, it is necessary to seal an element with a resin, so that expensive sealing equipment and a sealing die used for this are required.

【0009】従って、従来の半導体素子のパッケージで
は、封止用樹脂の組成範囲が熱伝導率を指標として素子
の安全動作領域に制約されること、大型の半導体素子お
よび/または複数の素子を1つのパッケージに納めるこ
とが困難なことなどの課題があった。さらに、従来の半
導体装置を作製するためには、樹脂で素子を封止する必
要があるので、封止設備および封止金型を必要とする。
さらに、このとき、金属板(この場合、リードフレー
ム)の厚みに応じて、種々の封止金型を必要とする。こ
れは、半導体装置のコストダウン化を妨げる要因となっ
ている。
Therefore, in the conventional semiconductor device package, the composition range of the sealing resin is restricted by the thermal conductivity as an index to the safe operation area of the device, and a large semiconductor device and / or a plurality of devices can be used in one package. There was a problem that it was difficult to put in one package. Further, in order to manufacture a conventional semiconductor device, it is necessary to seal an element with a resin, so that sealing equipment and a sealing die are required.
Further, at this time, various sealing dies are required depending on the thickness of the metal plate (in this case, the lead frame). This is a factor that hinders cost reduction of the semiconductor device.

【0010】本発明は、上記のような従来の課題を解決
するためになされたものであり、本発明の目的は、半導
体素子の熱抵抗が低くて、その安全動作領域が広い、半
導体素子の電気的特性を最大限に利用することができ、
大型の半導体素子および/または複数個の半導体素子を
載置することができ、かつ高価な封止設備および封止金
型を不要とする、生産性の高い半導体装置およびその製
造方法を供給することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a semiconductor device having a low thermal resistance and a wide safe operation area. Electric characteristics can be used to the maximum,
To provide a highly productive semiconductor device capable of mounting a large semiconductor element and / or a plurality of semiconductor elements and eliminating the need for expensive sealing equipment and sealing dies, and a method of manufacturing the same. It is in.

【0011】[0011]

【課題を解決するための手段】本発明の半導体装置は、
パターン形成された少なくとも1つの素子載置部および
複数の端子リードを含む第1の金属板と;板状または凹
凸状のいずれかの形状を有する第2の金属板と;該第1
の金属板と、該第2の金属板との間に配設された所定の
熱伝導率を有する樹脂層であって、該第1の金属板は、
該素子載置部の上面および少なくとも1本の該端子リー
ドの上面と該樹脂層の上面とを同一平面に位置するよう
に、該樹脂層に埋め込まれている、該樹脂層と;該素子
載置部の上面に載置さた少なくとも1つの半導体素子
と;該端子リードと該半導体素子とを電気的に接続する
金属線と;該半導体素子と、該金属線と、少なくとも1
本の該端子リードの一部とを内部に埋設するポッティン
グ樹脂と;を含み、そのことにより、上記課題が解決さ
れる。
According to the present invention, there is provided a semiconductor device comprising:
A first metal plate including at least one patterned element mounting portion and a plurality of terminal leads; a second metal plate having any of a plate shape and an uneven shape;
And a resin layer having a predetermined thermal conductivity disposed between the second metal plate and the first metal plate,
The resin layer embedded in the resin layer such that the upper surface of the element mounting portion and the upper surfaces of the at least one terminal lead and the upper surface of the resin layer are located on the same plane; At least one semiconductor element mounted on the upper surface of the mounting portion; a metal wire for electrically connecting the terminal lead to the semiconductor element; and at least one semiconductor element;
And a potting resin for embedding a part of the terminal lead of the book therein, thereby solving the above-mentioned problem.

【0012】上記第2の金属板は、上記樹脂層、上記第
1の金属板、上記半導体素子、上記金属線、および上記
ポッティング樹脂を少なくとも備える第1の金属部と、
該第1の金属部から延出した第2の金属部とを有し、対
向する該第1の金属部と該第2の金属部との間に上記半
導体素子が収容されていてもよい。
The second metal plate includes a first metal portion including at least the resin layer, the first metal plate, the semiconductor element, the metal wire, and the potting resin.
The semiconductor device may include a second metal portion extending from the first metal portion, and the semiconductor element may be accommodated between the first metal portion and the second metal portion facing each other.

【0013】上記第2の金属部は、上記第1の金属部と
対向する面上に、上記樹脂層、上記第1の金属板、上記
半導体素子、上記金属線、および上記ポッティング樹脂
を少なくとも備えていてもよい。
The second metal part includes at least the resin layer, the first metal plate, the semiconductor element, the metal wire, and the potting resin on a surface facing the first metal part. May be.

【0014】上記第1の金属部と、上記第2の金属部と
は、複数の第3の金属板によって接続され、該第3の金
属板は、該第3の金属板の上面と上記樹脂層の上面とが
面一となるように、該樹脂層に埋め込まれていてもよ
い。
The first metal part and the second metal part are connected by a plurality of third metal plates, and the third metal plate is connected to the upper surface of the third metal plate by the resin. It may be embedded in the resin layer so that the upper surface of the layer is flush with the upper surface.

【0015】本発明の半導体装置は、上記第3の金属板
と、上記第1の金属部に配設された上記半導体素子およ
び上記第2の金属部に配設された上記半導体素子とを、
それぞれ電気的に接続する金属線をさらに備え、これに
より、該第1の金属部に配設された該半導体素子と、該
第2の金属部に配設された該半導体素子とが等しい電位
を有していてもよい。
[0015] The semiconductor device of the present invention comprises the third metal plate, the semiconductor element provided on the first metal part, and the semiconductor element provided on the second metal part.
The semiconductor device further includes a metal line electrically connected to each other, whereby the semiconductor element disposed on the first metal part and the semiconductor element disposed on the second metal part have the same potential. You may have.

【0016】本発明によれば、第1の金属板と第2の金
属板との間に、高い熱伝導性を有する樹脂層が配設され
ているので、半導体素子の熱抵抗を効果的に低下させ
て、その安全動作領域を広げることができる。さらに、
本発明によれば、半導体素子と、金属線と、少なくとも
1本の端子リードの一部とが、ポッティング樹脂の内部
に埋設されているので、高価な封止設備および封止金型
を不要とし、半導体装置の生産性を高めることができ
る。さらに、このような樹脂封止を用いることにより、
回路設計の自由度を向上させることができ、これによ
り、標準サイズ以外のサイズの半導体装置であっても、
容易にパッケージングすることができるので、大型の半
導体素子および/または複数個の半導体素子を容易に載
置することができる。
According to the present invention, since the resin layer having high thermal conductivity is provided between the first metal plate and the second metal plate, the heat resistance of the semiconductor element can be effectively reduced. It is possible to widen the safe operation area by lowering it. further,
According to the present invention, since the semiconductor element, the metal wire, and at least a part of at least one terminal lead are embedded in the potting resin, expensive sealing equipment and a sealing mold are not required. Thus, the productivity of the semiconductor device can be improved. Furthermore, by using such resin sealing,
The degree of freedom in circuit design can be improved, so that even a semiconductor device of a size other than the standard size can be used.
Since packaging can be easily performed, a large-sized semiconductor element and / or a plurality of semiconductor elements can be easily mounted.

【0017】[0017]

【発明の実施の形態】本発明の第1〜第7の実施形態
を、図面を参照して以下に詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First to seventh embodiments of the present invention will be described below in detail with reference to the drawings.

【0018】(第1の実施形態)本発明による第1の実
施形態を、図1(a)および(b)を参照して説明す
る。図1(a)は、本実施形態の半導体装置100の構
成を示す斜視図であり、(b)は(a)のA−A’線に
沿った断面図である。
(First Embodiment) A first embodiment of the present invention will be described with reference to FIGS. 1 (a) and 1 (b). FIG. 1A is a perspective view illustrating a configuration of a semiconductor device 100 according to the present embodiment, and FIG. 1B is a cross-sectional view taken along line AA ′ of FIG.

【0019】図1(a)および(b)を参照して、半導
体装置100においては、約0.5mmの厚さを有する
第1の金属板(銅板)1が、樹脂層2に埋め込まれて、
第1の金属板1の上面(露出面)が樹脂層2の上面と面
一にされている。第1の金属板1は、複数の半導体素子
載置部(以下、単に「素子載置部」とする)1aと複数
の端子リード1bとからなる。1つの素子載置部1a
と、平行に配列された3つのリード1bとを含む3端子
形状を1組の基本半導体素子部として、4組の基本半導
体素子部が並列に配置されている。ここで、1組の基本
半導体素子部を構成する3つのリード1bは、1つの素
子載置部1aから直接に引き出された1つのリードと、
この1つのリードの左右に部品載置部から分離された2
つのリードとからなる。
Referring to FIGS. 1A and 1B, in a semiconductor device 100, a first metal plate (copper plate) 1 having a thickness of about 0.5 mm is embedded in a resin layer 2. ,
The upper surface (exposed surface) of the first metal plate 1 is flush with the upper surface of the resin layer 2. The first metal plate 1 includes a plurality of semiconductor element mounting portions (hereinafter, simply referred to as “element mounting portions”) 1a and a plurality of terminal leads 1b. One element mounting part 1a
And a three-terminal shape including three leads 1b arranged in parallel, as one set of basic semiconductor element portions, and four sets of basic semiconductor element portions are arranged in parallel. Here, the three leads 1b constituting one set of the basic semiconductor element portion include one lead directly drawn out from one element mounting portion 1a,
The two leads separated from the component mounting part on the left and right of this one lead
And one lead.

【0020】樹脂層2は、第1の金属板を配設する側と
反対側の面(すなわち、下面)に第2の金属板を備え
る。樹脂層2は、酸化アルミニウムおよび窒化アルミニ
ウムなどの高い熱伝導率を有する充填材が約70重量%
〜約95重量%で高密度充填された、エポキシ樹脂の
「グリーンシート」を加圧下で加熱成形したものであ
る。第2の金属板3は、樹脂層2と同等か、または若干
大きいアルミニウムなどからなる金属板であり、放熱効
果を高めるためのフィンを裏面に備えている。
The resin layer 2 has a second metal plate on a surface (ie, a lower surface) opposite to the side on which the first metal plate is provided. The resin layer 2 contains about 70% by weight of a filler having high thermal conductivity such as aluminum oxide and aluminum nitride.
A "green sheet" of epoxy resin, which is densely filled with about 95% by weight, is heat-molded under pressure. The second metal plate 3 is a metal plate made of aluminum or the like, which is equal to or slightly larger than the resin layer 2, and has fins on the back surface for enhancing a heat radiation effect.

【0021】素子載置部1aの上面の上には、銅ヒート
スプレッダ4が中温ハンダ(図示せず)により取り付け
られている。銅ヒートスプレッダ4の上面には半導体素
子5が高温ハンダなどの金属により取り付けられてい
る。半導体素子5と、端子リード1bとは、アルミニウ
ム線などの金属線6で電気的に接続されている。半導体
素子5と、金属線6と、少なくとも1本の端子リード1
bの一部とは、チクソ性の高いエポキシ樹脂またはシリ
コーン樹脂などのポッティング樹脂7(図1(a)には
図示せず)に埋設されて、外部から保護されている。
A copper heat spreader 4 is mounted on the upper surface of the element mounting portion 1a by a medium-temperature solder (not shown). A semiconductor element 5 is mounted on the upper surface of the copper heat spreader 4 with a metal such as a high-temperature solder. The semiconductor element 5 and the terminal lead 1b are electrically connected by a metal wire 6 such as an aluminum wire. A semiconductor element 5, a metal wire 6, and at least one terminal lead 1
A part of b is embedded in a potting resin 7 (not shown in FIG. 1A) such as an epoxy resin or a silicone resin having a high thixotropic property, and is protected from the outside.

【0022】次に、この半導体装置100の製造方法を
説明する。
Next, a method of manufacturing the semiconductor device 100 will be described.

【0023】まず、約0.5mmの厚みを有する銅板を
打ち抜き加工して、複数の素子載置部1aと複数の端子
リード1bとをパターニングして、金属板1を形成す
る。ここで、少なくとも1組の端子リード1bは、同時
に打ち抜き加工して形成されたタイバー(図示せず)に
よって互いに接続されている。この第1の金属板1を、
酸化アルミニウムおよび窒化アルミニウムなどの高い熱
伝導率を有する充填材が約70重量%〜約95重量%で
高密度充填されたエポキシ樹脂からなるグリーンシート
2(後に、樹脂層2となる)を挟んで、第2の金属板3
の上に配置する。次いで、約10〜約200kg/cm
2 の圧力を第1の金属板1にかけて第1の金属板1の上
面とグリーンシート2の上面とを同一平面に位置するよ
うに加工するとともに、これらを加熱成形して、グリー
ンシート2を熱硬化させることにより、樹脂層2を形成
する。
First, a metal plate 1 is formed by punching a copper plate having a thickness of about 0.5 mm and patterning a plurality of element mounting portions 1a and a plurality of terminal leads 1b. Here, at least one set of terminal leads 1b are connected to each other by tie bars (not shown) formed by punching at the same time. This first metal plate 1 is
A green sheet 2 (which will later become a resin layer 2) made of an epoxy resin filled with a filler having a high thermal conductivity such as aluminum oxide and aluminum nitride at a high density of about 70% to about 95% by weight is sandwiched. The second metal plate 3
On top of. Then, about 10 to about 200 kg / cm
2 is applied to the first metal plate 1 to process the upper surface of the first metal plate 1 and the upper surface of the green sheet 2 so as to be located on the same plane, and heat-mold these to heat the green sheet 2. The resin layer 2 is formed by curing.

【0024】一方、半導体素子5を、表面がNiメッキ
された銅ヒートスプレッダ4の上面に高温ハンダ(図示
せず)で予め取り付けておく。この理由は、半導体素子
5を銅ヒートスプレッダ4の上面に取り付ける際には、
300℃以上の融点を有する高温ハンダを使用するが、
グリーンシート2(後に、樹脂層2となる)は、300
℃以上の高温下ではグリーンシートに含有される樹脂が
分解するので、高温処理に耐えられないことによる。従
って、グリーンシート2を高温に曝すことを回避するた
めに、半導体素子5を、銅ヒートスプレッダ4に予め取
り付けておく必要がある。さらに別の理由としては、半
導体装置100に複数個の半導体素子5を載置した場合
のリペア性が高い(すなわち、必要に応じて個々の半導
体素子のうちで特定の半導体素子のみを取り外すことが
可能である)ことなどが挙げられる。
On the other hand, the semiconductor element 5 is previously mounted on the upper surface of the copper heat spreader 4 whose surface is Ni-plated by high-temperature solder (not shown). The reason is that when the semiconductor element 5 is mounted on the upper surface of the copper heat spreader 4,
Use high-temperature solder having a melting point of 300 ° C or more,
The green sheet 2 (which will later become the resin layer 2) has a thickness of 300
At a high temperature of not less than ° C., the resin contained in the green sheet is decomposed, so that it cannot withstand high-temperature treatment. Therefore, it is necessary to attach the semiconductor element 5 to the copper heat spreader 4 in advance to avoid exposing the green sheet 2 to a high temperature. Still another reason is that the semiconductor device 100 has high repairability when a plurality of semiconductor elements 5 are mounted (that is, it is necessary to remove only a specific semiconductor element among individual semiconductor elements as necessary). Is possible).

【0025】次いで、半導体素子5が載置された銅ヒー
トスップレッダ4を、金属板1の素子載置部1aに中温
ハンダなどの金属により取り付ける。そして、半導体素
子5と金属板1のリード1bとを金属線6で電気的に接
続する。その後、半導体素子5と、金属線6と、少なく
とも1本の端子リード1bとをポッティング樹脂7(図
1(a)には図示せず)でポッティング封止して、これ
らを外部から保護する。なお、本発明では、トランスフ
ァー封止などの金型による成形は行わない。
Next, the copper heat spreader 4 on which the semiconductor element 5 is mounted is attached to the element mounting portion 1a of the metal plate 1 with a metal such as a medium-temperature solder. Then, the semiconductor element 5 and the lead 1 b of the metal plate 1 are electrically connected by the metal wire 6. Thereafter, the semiconductor element 5, the metal wire 6, and the at least one terminal lead 1b are potted and sealed with a potting resin 7 (not shown in FIG. 1A) to protect them from the outside. In the present invention, molding by a mold such as transfer sealing is not performed.

【0026】その後、金属板1のタイバー(図示せず)
を切り離して、半導体装置100が完成される。
Thereafter, a tie bar (not shown) of the metal plate 1 is used.
And the semiconductor device 100 is completed.

【0027】なお、第1の金属板1としては、銅板に限
定されることなく、Niメッキなどで表面処理された銅
板であってもよい。第1の金属板1の厚さは、上記の厚
みに限定されず、素子載置部と端子リード部とが成形さ
れ得る厚みであればよい。第1の金属板1の厚さを変化
させた場合には、樹脂層2の厚さを相補的に変化させて
調整することにより、別の製造設備を必要とせず、容易
に仕様の変化に対応することが可能である。
The first metal plate 1 is not limited to a copper plate, but may be a copper plate surface-treated by Ni plating or the like. The thickness of the first metal plate 1 is not limited to the above-described thickness, and may be any thickness as long as the element mounting portion and the terminal lead portion can be formed. When the thickness of the first metal plate 1 is changed, the thickness of the resin layer 2 is complementarily changed and adjusted, so that another manufacturing facility is not required and the specification can be easily changed. It is possible to respond.

【0028】また、銅ヒートスプレッダ4上に載置する
半導体素子5の個数については、製品の用途および組立
設備の仕様に合わせて自在に選択することができる。
The number of semiconductor elements 5 placed on the copper heat spreader 4 can be freely selected according to the use of the product and the specifications of the assembly equipment.

【0029】第2の金属板3の材料としては、アルミニ
ウムに限定されることなく、鉄および/または銅でも同
様の放熱効果が得られ得る。さらに、第2の金属板の形
状としては、凹凸形状(フィンを裏面に備える)に限定
されず、板状であってもよく、用いる半導体素子の発熱
量に合わせて選択すればよい。
The material of the second metal plate 3 is not limited to aluminum, and a similar heat radiation effect can be obtained with iron and / or copper. Further, the shape of the second metal plate is not limited to the concavo-convex shape (provided with the fins on the back surface), but may be a plate shape, and may be selected according to the heat value of the semiconductor element used.

【0030】本実施形態によれば、半導体素子5の発熱
を、高い熱伝導率を有する樹脂層2を通じて、高い放熱
性を有する第2の金属板3から効果的に放熱することが
できる。これにより、半導体素子の熱抵抗を低下させ得
て、半導体素子の安全動作領域を広くすることが可能に
なる。さらに、半導体素子の熱抵抗の低下効果により、
従来不可能であった大型の半導体素子および/または複
数の素子を半導体装置に備えることが可能になる。
According to the present embodiment, heat generated by the semiconductor element 5 can be effectively radiated from the second metal plate 3 having high heat dissipation through the resin layer 2 having high heat conductivity. Thereby, the thermal resistance of the semiconductor element can be reduced, and the safe operation area of the semiconductor element can be widened. Furthermore, due to the effect of lowering the thermal resistance of the semiconductor element,
It is possible to provide a semiconductor device with a large semiconductor element and / or a plurality of elements which have not been possible in the past.

【0031】さらに、本発明によれば、第1の金属板
と、エポキシ樹脂のグリーンシートと、第2の金属板と
を重ね合わせて加圧および加熱する製造方法を用いてい
るので、第1の金属板の厚さを変化させた場合でも、グ
リーンシート(樹脂層)2の厚さを相補的に変化させて
調整することにより、別の製造設備を必要とせず、容易
に仕様の変化に対応することが可能である。また、樹脂
封止としてポッティング封止を用いているので、高価な
設備および金型が不要となり、製造コストを削減するこ
とができる。
Further, according to the present invention, since the first metal plate, the green sheet of the epoxy resin, and the second metal plate are superposed and pressed and heated, the first metal plate is used. Even if the thickness of the metal plate is changed, the thickness of the green sheet (resin layer) 2 is changed by complementarily changing the thickness, so that another manufacturing facility is not required and the specification can be easily changed. It is possible to respond. In addition, since potting sealing is used as the resin sealing, expensive equipment and molds are not required, and manufacturing costs can be reduced.

【0032】(第2の実施形態)本発明による第2の実
施形態を、図2(a)および(b)を参照して説明す
る。本実施形態は、第1の実施形態において、樹脂層の
形状を改変し、個々の半導体装置に分離する工程を追加
したものである。図2(a)および(b)は、本実施形
態の半導体装置200の製造方法を説明する工程斜視図
である。なお、上記の実施形態と同じ構成部品について
は、同じ参照符号を付している。
(Second Embodiment) A second embodiment according to the present invention will be described with reference to FIGS. 2 (a) and 2 (b). This embodiment is obtained by modifying the shape of the resin layer in the first embodiment and adding a step of separating the resin layer into individual semiconductor devices. FIGS. 2A and 2B are process perspective views illustrating a method for manufacturing the semiconductor device 200 of the present embodiment. Note that the same components as those in the above embodiment are denoted by the same reference numerals.

【0033】本実施形態の半導体装置200は、上述の
第1の実施形態の半導体装置100と同様の方法を用い
て作製される。ここでは、第1の実施形態の半導体装置
100と同様の構成および製造方法についての説明を省
略し、異なる点を中心にして以下に説明するものとす
る。
The semiconductor device 200 of this embodiment is manufactured by using the same method as that of the semiconductor device 100 of the first embodiment. Here, the description of the same configuration and manufacturing method as those of the semiconductor device 100 of the first embodiment will be omitted, and the following description will focus on the differences.

【0034】図2(a)に示すように、第1の実施形態
の製造方法において、グリーンシート2を島状にパター
ンニング形成して、各基本半導体素子部の間にある樹脂
層2に、各基本半導体素子に対して対称に3つの分離部
8を設けること以外は第1の実施形態と同様にして、半
導体装置を作製する。ここで、並列に配置された4組の
基本半導体素子のピッチ、すなわち1組の基本半導体素
子の幅wは、約16.5mmであり、溝8の幅(隣接最
小距離)dは、約4mmである。
As shown in FIG. 2A, in the manufacturing method according to the first embodiment, the green sheet 2 is patterned into an island shape, and the green sheet 2 is formed on the resin layer 2 between the basic semiconductor element portions. A semiconductor device is manufactured in the same manner as in the first embodiment except that three separation parts 8 are provided symmetrically for each basic semiconductor element. Here, the pitch of four sets of basic semiconductor elements arranged in parallel, that is, the width w of one set of basic semiconductor elements is about 16.5 mm, and the width (adjacent minimum distance) d of the groove 8 is about 4 mm. It is.

【0035】第1の実施形態の製造方法に従って、ポッ
ティング樹脂(図示せず)で半導体素子5と、金属線6
と、少なくとも1本の端子リード1bとを封止した後、
分離部8の中心近傍で、第2の金属板3をカッターまた
は鋸でそれぞれ切断して、半導体装置を個々の半導体装
置に分離する。最後に、3本(1組)の端子リード1b
を接続しているタイバー(図示せず)を切断して、図2
(b)に示す半導体装置200が完成される。
According to the manufacturing method of the first embodiment, the semiconductor element 5 and the metal wire 6 are formed with a potting resin (not shown).
And at least one terminal lead 1b is sealed,
Near the center of the separation unit 8, the second metal plate 3 is cut with a cutter or a saw to separate the semiconductor device into individual semiconductor devices. Finally, three (one set) terminal leads 1b
Tie bar (not shown) connecting the
The semiconductor device 200 shown in (b) is completed.

【0036】本実施形態によれば、半導体素子の安全動
作領域が広く、大型の素子および/または複数の素子が
載置された、単品の半導体装置の製造コストを削減する
ことができる。また、第1の実施形態と同様に、樹脂封
止としてポッティング封止を用いているので、高価な設
備および金型が不要となり、製造コストを削減すること
ができる。
According to the present embodiment, it is possible to reduce the manufacturing cost of a single semiconductor device having a large safe operation area of a semiconductor element and a large element and / or a plurality of elements mounted thereon. Further, as in the first embodiment, since potting sealing is used as the resin sealing, expensive equipment and a mold are not required, and the manufacturing cost can be reduced.

【0037】(第3の実施形態)本発明による第3の実
施形態を、図3(a)および(b)を参照して説明す
る。本実施形態は、実施形態2において、個々の半導体
装置に分離する工程を改変したものである。図3(a)
は、本実施形態の半導体装置の製造方法を説明する工程
斜視図であり、(b)は本実施形態の改変例を説明する
工程斜視図である。なお、上記の実施形態と同じ構成部
品については、同じ参照符号を付している。
(Third Embodiment) A third embodiment according to the present invention will be described with reference to FIGS. 3 (a) and 3 (b). This embodiment is a modification of the second embodiment, in which the step of separating into individual semiconductor devices is modified. FIG. 3 (a)
7A is a process perspective view illustrating a method for manufacturing a semiconductor device of the present embodiment, and FIG. 7B is a process perspective view illustrating a modification of the present embodiment. Note that the same components as those in the above embodiment are denoted by the same reference numerals.

【0038】本実施形態の半導体装置(図示せず)は、
上述の第2の実施形態の半導体装置200と同様の方法
を用いて作製される。ここでは、第2の実施形態の半導
体装置200と同様の構成および製造方法についての説
明を省略し、異なる点を中心にして以下に説明するもの
とする。
The semiconductor device (not shown) of this embodiment is
The semiconductor device 200 is manufactured using the same method as that of the semiconductor device 200 according to the second embodiment. Here, the description of the same configuration and manufacturing method as those of the semiconductor device 200 of the second embodiment will be omitted, and the following description will focus on the differences.

【0039】本実施形態においては、図3(a)に示す
ように、板状の形状を予め有している第2の金属板3を
用いる。ここで、第2の金属板3の所定の切断箇所に
は、その曲げ強度を低下させるための穴列9が予め設け
られている。切断ラインに沿って穴列9が設けられる場
合は、約1mmの穴径を有する丸穴が、約1.5mmの
穴間隔で切断ラインに沿って一列に並んで配置されてい
る。一方、切断ラインに沿って溝10が設けられる場合
は、約0.5mmの幅で、第2の金属板3の板厚の約2
/3の深さの溝が直線状に設けられる。
In this embodiment, as shown in FIG. 3A, a second metal plate 3 having a plate-like shape in advance is used. Here, at a predetermined cut portion of the second metal plate 3, a hole row 9 for reducing the bending strength is provided in advance. When the hole row 9 is provided along the cutting line, round holes having a hole diameter of about 1 mm are arranged in a line along the cutting line at a hole interval of about 1.5 mm. On the other hand, when the groove 10 is provided along the cutting line, the width is about 0.5 mm and the thickness of the second metal plate 3 is about 2 mm.
A groove having a depth of / 3 is provided linearly.

【0040】この第2の基板3を用いて、実施形態2と
同様にして、ポッティング樹脂(図示せず)で半導体素
子5と、金属線6と、少なくとも1本の端子リード1b
とを封止した後、カッターまたは鋸などの手段を用いず
に、簡単な治具で曲げ加工することによって、個々の半
導体装置に分離する。最後に、実施形態2と同様にし
て、3本(1組)の端子リード1bを固定しているタイ
バーを切断して、半導体装置(図示せず)が完成され
る。
Using this second substrate 3, in the same manner as in the second embodiment, a semiconductor element 5, a metal wire 6, and at least one terminal lead 1b are formed with a potting resin (not shown).
After being sealed, the semiconductor devices are separated into individual semiconductor devices by bending using a simple jig without using a means such as a cutter or a saw. Finally, the tie bars fixing the three (one set) terminal leads 1b are cut in the same manner as in the second embodiment, and a semiconductor device (not shown) is completed.

【0041】本実施形態のように、第2の金属板3が板
状の形状を有する場合は、板を貫通する丸穴が設けられ
る。これに対して、第2の金属板3が放熱フィンなどを
裏面に備えることにより、凹凸形状を有する場合は、放
熱フィンの3面を貫通する丸穴が設けられる。いずれの
場合にも、個々の半導体装置に分離する際は、治具を使
って丸穴の部分だけを押さえるようにして、残っている
(繋がっている)部分を切断する。
When the second metal plate 3 has a plate-like shape as in this embodiment, a round hole penetrating the plate is provided. On the other hand, when the second metal plate 3 is provided with a radiation fin or the like on the back surface and has an uneven shape, a round hole penetrating the three surfaces of the radiation fin is provided. In any case, when the semiconductor device is separated into individual semiconductor devices, the remaining (connected) portion is cut by using a jig to press only the round hole portion.

【0042】あるいは、穴列9のかわりに、図3(b)
に示すように、溝10が第2の金属板3に予め設けられ
ていてもよい。この場合においても、穴列9が設けられ
ている場合と同様の操作によって、個々の半導体装置に
分離することができる。
Alternatively, instead of the hole row 9, FIG.
As shown in (1), the groove 10 may be provided in the second metal plate 3 in advance. Also in this case, the semiconductor device can be separated into individual semiconductor devices by the same operation as in the case where the hole row 9 is provided.

【0043】本実施形態によれば、第2の金属板に穴列
または溝を設けているので、切断機または鋸などの設備
を使用することなく、簡単な治具で折り曲げ加工するこ
とによって、個々の半導体装置に分離でき、これによ
り、製造コストを削減することができる。
According to this embodiment, since the second metal plate is provided with a row of holes or grooves, the second metal plate can be bent by a simple jig without using equipment such as a cutting machine or a saw. The semiconductor device can be separated into individual semiconductor devices, whereby the manufacturing cost can be reduced.

【0044】(第4の実施形態)本発明による第4の実
施形態を、図4Aおよび図4Bを参照して説明する。本
実施形態は、第1の実施形態において、第2の金属板の
形状を改変し、第2の金属板を折り曲げ加工する工程を
追加したものである。図4A(a)および(b)は、本
実施形態の半導体装置400の製造方法を説明する連続
した工程斜視図である。図4Bは、図4AのA−A’線
に沿った断面図である。なお、上記の実施形態と同じ構
成部品については、同じ参照符号を付している。
(Fourth Embodiment) A fourth embodiment according to the present invention will be described with reference to FIGS. 4A and 4B. This embodiment is obtained by modifying the shape of the second metal plate in the first embodiment and adding a step of bending the second metal plate. FIGS. 4A (a) and 4 (b) are continuous process perspective views illustrating the method for manufacturing the semiconductor device 400 of the present embodiment. FIG. 4B is a sectional view taken along line AA ′ of FIG. 4A. Note that the same components as those in the above embodiment are denoted by the same reference numerals.

【0045】本実施形態の半導体装置400は、上述の
第1の実施形態の半導体装置100と同様の方法を用い
て作製される。ここでは、第1の実施形態の半導体装置
100と同様の構成および製造方法についての説明を省
略し、異なる点を中心にして以下に説明するものとす
る。
The semiconductor device 400 of this embodiment is manufactured by using the same method as that of the semiconductor device 100 of the first embodiment. Here, the description of the same configuration and manufacturing method as those of the semiconductor device 100 of the first embodiment will be omitted, and the following description will focus on the differences.

【0046】本実施形態においては、図4(a)に示す
ように、板状の形状で、樹脂層2の大きさに対して約2
倍の面積を予め有している第2の金属板3を用いる。
In the present embodiment, as shown in FIG.
A second metal plate 3 having twice the area in advance is used.

【0047】図4(a)に示すように、第1の実施形態
と同様にして、半導体装置を作製する。ここで、第2の
金属板3は、その上に樹脂層を配設する金属部(第1の
金属部)3aと、端子リード1bが延出する方向と反対
の方向に右部3aから延出した金属部(第2の金属部)
3bとからなる。これらの金属部3aと金属部3bとは
ほぼ等しい面積を有し、金属部3bには、約1cmの幅
を有する溝11が設けられている。
As shown in FIG. 4A, a semiconductor device is manufactured in the same manner as in the first embodiment. Here, the second metal plate 3 extends from the right portion 3a in a direction opposite to the direction in which the terminal leads 1b extend, with the metal portion (first metal portion) 3a on which the resin layer is disposed. Metal part that was released (second metal part)
3b. These metal parts 3a and 3b have substantially the same area, and the metal part 3b is provided with a groove 11 having a width of about 1 cm.

【0048】第1の実施形態の製造方法に従って、ポッ
ティング樹脂(図示せず)で半導体素子5と、金属線6
と、少なくとも1本の端子リード1bとを封止し、次い
で、複数の端子リード1bを接続するタイバーを切り離
した後、第2の金属板3の金属部3bを、溝11を利用
して、金属部3aの半導体素子5が載置されている側の
面が金属部3bと対向するように、折り曲げ加工して、
図4A(b)および図4Bに示す半導体装置400が作
製される。この折り曲げ加工には、簡単な治具またはプ
レス機が用いられ得る。
According to the manufacturing method of the first embodiment, the semiconductor element 5 and the metal wire 6 are formed with a potting resin (not shown).
And at least one terminal lead 1b is sealed, and then a tie bar connecting the plurality of terminal leads 1b is cut off. Then, the metal part 3b of the second metal plate 3 is The metal part 3a is bent so that the surface on the side on which the semiconductor element 5 is mounted faces the metal part 3b.
The semiconductor device 400 shown in FIGS. 4A (b) and 4B is manufactured. A simple jig or press machine can be used for the bending.

【0049】なお、本実施形態においては、第2の金属
板に溝が設けられた構造について記載したが、本実施形
態はこれに限定されない。すなわち、第2の金属板を折
り曲げて、半導体素子を対向する第2の金属板の内側に
収容することができれば、第2の金属板に溝を設けなく
てもよい。さらに、第2の金属板の形状としては、板状
に限定されず、凹凸形状(フィンを裏面に備える)であ
ってもよく、用いる半導体素子の発熱量に合わせて選択
すればよい。
Although the present embodiment has described the structure in which the second metal plate is provided with the groove, the present embodiment is not limited to this. That is, if the second metal plate can be bent to accommodate the semiconductor element inside the opposing second metal plate, it is not necessary to provide a groove in the second metal plate. Further, the shape of the second metal plate is not limited to a plate shape, but may be an uneven shape (provided with fins on the back surface), and may be selected according to the heat value of the semiconductor element to be used.

【0050】本実施形態によれば、半導体素子がその内
側に収容されるように、第2の金属板を折り曲げて対向
させているので、半導体素子に外力が加えられるなどの
危険性を回避して、半導体素子を外部から保護する効果
がある。さらに、第2の金属板を上記のように折り曲げ
ているので、本実施形態の半導体装置を別のプリント配
線板上に自立して実装することができる。また、第2の
金属板の有効面積が約2倍になるので、半導体素子の放
熱効果を大幅に向上させることができる。
According to the present embodiment, since the second metal plate is bent and opposed so that the semiconductor element is housed inside, the danger of external force being applied to the semiconductor element can be avoided. This has the effect of protecting the semiconductor element from the outside. Further, since the second metal plate is bent as described above, the semiconductor device of the present embodiment can be mounted on another printed wiring board by itself. Further, since the effective area of the second metal plate is approximately doubled, the heat radiation effect of the semiconductor element can be greatly improved.

【0051】(第5の実施形態)本発明による第5の実
施形態を、図5AおよびBを参照して説明する。本実施
形態は、第4の実施形態において、第2の金属板の延出
部(第2の金属部)にも半導体素子を載置したものであ
る。図5A(a)および(b)は、本実施形態の半導体
装置500の製造方法を説明する連続した工程斜視図で
ある。図5Bは、図5AのA−A’線に沿った断面図で
ある。なお、上記の実施形態と同じ構成部品について
は、同じ参照符号を付している。
(Fifth Embodiment) A fifth embodiment according to the present invention will be described with reference to FIGS. 5A and 5B. In the present embodiment, a semiconductor element is also mounted on an extended portion (second metal portion) of the second metal plate in the fourth embodiment. FIGS. 5A (a) and 5 (b) are continuous process perspective views illustrating the method for manufacturing the semiconductor device 500 of the present embodiment. FIG. 5B is a sectional view taken along line AA ′ of FIG. 5A. Note that the same components as those in the above embodiment are denoted by the same reference numerals.

【0052】本実施形態の半導体装置500は、上述の
第4の実施形態の半導体装置400と同様の方法を用い
て作製される。ここでは、第4の実施形態の半導体装置
400と同様の構成および製造方法についての説明を省
略し、異なる点を中心にして以下に説明するものとす
る。
The semiconductor device 500 of this embodiment is manufactured by using the same method as that of the semiconductor device 400 of the fourth embodiment. Here, the description of the same configuration and manufacturing method as those of the semiconductor device 400 of the fourth embodiment will be omitted, and the following description will focus on the differences.

【0053】図5A(a)に示すように、第2の金属板
3の金属部(第1の金属部)3aと同様に、樹脂層2
と、第1の金属板1(複数の半導体素子載置部1aと複
数の端子リード1b)と、銅スプレッダ4と、半導体素
子5と、金属線6と、ポッティング樹脂7とを、金属部
(第2の金属部)3bにも同時に設ける。これにより、
図5A(b)および図5Bに示す半導体装置500が溝
11を挟んで、対称な構造を有し得る。
As shown in FIG. 5A (a), like the metal portion (first metal portion) 3a of the second metal plate 3, the resin layer 2
And the first metal plate 1 (the plurality of semiconductor element mounting portions 1a and the plurality of terminal leads 1b), the copper spreader 4, the semiconductor element 5, the metal wires 6, and the potting resin 7 are connected to the metal portion ( The second metal part) 3b is also provided at the same time. This allows
The semiconductor device 500 shown in FIGS. 5A (b) and 5B may have a symmetric structure with the groove 11 interposed therebetween.

【0054】本実施形態によれば、第4の実施形態と同
様の効果が得られる。さらに、本実施形態によれば、第
2の金属板上に第1の金属板を対向させて配置でき、こ
の形状で別のプリント配線板上に実装できるので、実装
密度を約2倍に向上させることができる。
According to the present embodiment, the same effects as in the fourth embodiment can be obtained. Furthermore, according to the present embodiment, the first metal plate can be disposed facing the second metal plate, and can be mounted on another printed wiring board in this shape, so that the mounting density is approximately doubled. Can be done.

【0055】(第6の実施形態)本発明による第6の実
施形態を、図6(a)および(b)を参照して説明す
る。本実施形態は、第1の実施形態において、2つの半
導体装置を作製し、これらを第3の金属板で接続して、
第3の金属板を折り曲げ加工する工程を追加したもので
ある。図6(a)および(b)は、本実施形態の半導体
装置600の製造方法を説明する連続した工程斜視図で
ある。なお、上記の実施形態と同じ構成部品について
は、同じ参照符号を付している。
(Sixth Embodiment) A sixth embodiment according to the present invention will be described with reference to FIGS. 6 (a) and 6 (b). This embodiment is different from the first embodiment in that two semiconductor devices are manufactured and connected by a third metal plate.
A step of bending a third metal plate is added. 6A and 6B are continuous process perspective views illustrating the method for manufacturing the semiconductor device 600 of the present embodiment. Note that the same components as those in the above embodiment are denoted by the same reference numerals.

【0056】本実施形態の半導体装置600は、上述の
第1の実施形態の半導体装置100と同様の方法を用い
て作製される。ここでは、第1の実施形態の半導体装置
100と同様の構成および製造方法についての説明を省
略し、異なる点を中心にして以下に説明するものとす
る。
The semiconductor device 600 of this embodiment is manufactured by using the same method as the semiconductor device 100 of the first embodiment. Here, the description of the same configuration and manufacturing method as those of the semiconductor device 100 of the first embodiment will be omitted, and the following description will focus on the differences.

【0057】本実施形態においては、図6(a)に示す
ように、板状の形状で、樹脂層2に対して約1cm〜約
3cm突出した形状を予め有する、若干大きい第2の金
属板3を用いる。
In the present embodiment, as shown in FIG. 6A, a slightly larger second metal plate having a plate-like shape and having a shape projecting from the resin layer 2 by about 1 cm to about 3 cm in advance. 3 is used.

【0058】図4(a)に示すように、第1の実施形態
と同様にして、実施形態1の半導体装置を2つ同時に作
製する。ここで、第3の金属板12は、2つの樹脂層2
を接続するようにして形成されている。この第3の金属
板は、約0.5mmの厚さを有する銅板を打ち抜き加工
した、棒形状を有する複数の金属板からなる。第3の金
属板12は、第1の金属板1と同時に打ち抜き加工され
ていてもよい。
As shown in FIG. 4A, two semiconductor devices of the first embodiment are simultaneously manufactured in the same manner as in the first embodiment. Here, the third metal plate 12 includes two resin layers 2
Are connected. The third metal plate comprises a plurality of bar-shaped metal plates obtained by stamping a copper plate having a thickness of about 0.5 mm. The third metal plate 12 may be stamped at the same time as the first metal plate 1.

【0059】より詳細には、第1の金属板1をグリーン
シート2を挟んで第2の金属板3の上に配置する工程に
おいて、2枚の第1の金属板1を、それぞれの端子リー
ド1bが反対側を向くようにしてグリーンシート2を挟
んで第2の金属板3の上に配置するとともに、第3の金
属板12を、2枚の第2の金属板を一定の間隔を置いて
接続するようにグリーンシート2を挟んで第2の金属板
3の上で、かつ第1の金属板1の側方に配置する。次い
で、約10〜約200kg/cm2 の圧力を第1の金属
板1および第3の金属板12にかけて第1の金属板1お
よび第3の金属板12の上面とグリーンシート2の上面
とを同一平面に位置するように加工するとともに、これ
らを加熱成形して、グリーンシート2を熱硬化させるこ
とにより、樹脂層2を形成する。その後、第1の実施形
態の製造方法に従って、ポッティング樹脂(図示せず)
で、半導体素子5と、金属線6と、少なくとも1本の端
子リード1bの一部とを封止し、次いで、複数の端子リ
ード1bを接続するタイバーを切り離す。次いで、第3
の金属板12を、金属部3aの半導体素子5が載置され
ている側の面と金属部3bの半導体素子5が載置されて
いる側の面とが対向するように、折り曲げ加工して、図
6(b)に示す半導体装置600が作製される。この折
り曲げ加工には、簡単な治具またはプレス機が用いられ
得る。
More specifically, in the step of arranging the first metal plate 1 on the second metal plate 3 with the green sheet 2 interposed therebetween, the two first metal plates 1 are connected to the respective terminal leads. 1b is disposed on the second metal plate 3 with the green sheet 2 interposed therebetween such that the first metal plate 1b faces the opposite side, and the third metal plate 12 is placed at a constant interval between the two second metal plates. It is disposed on the second metal plate 3 with the green sheet 2 interposed therebetween and on the side of the first metal plate 1 so as to be connected. Then, a pressure of about 10 kg / cm 2 to about 200 kg / cm 2 is applied to the first metal plate 1 and the third metal plate 12 so that the upper surfaces of the first metal plate 1 and the third metal plate 12 and the upper surface of the green sheet 2 are separated. The resin layer 2 is formed by processing them so as to be located on the same plane, heat-forming them, and thermosetting the green sheet 2. Then, according to the manufacturing method of the first embodiment, a potting resin (not shown)
Then, the semiconductor element 5, the metal wire 6, and a part of at least one terminal lead 1b are sealed, and then a tie bar connecting the plurality of terminal leads 1b is cut off. Then the third
Is bent so that the surface of the metal portion 3a on which the semiconductor element 5 is mounted and the surface of the metal portion 3b on which the semiconductor element 5 is mounted face each other. The semiconductor device 600 shown in FIG. A simple jig or press machine can be used for the bending.

【0060】なお、本実施形態においては、第3の金属
板が第1の金属板と同時に加圧されて樹脂層2に埋め込
まれる方法および構造を記載したが、本実施形態はこれ
に限定されない。すなわち、第3の金属板を折り曲げ
て、半導体素子を対向する第2の金属板の内側に収容す
ることができれば、第3の金属板はどのように形成され
ていてもよい。さらに、第2の金属板の形状としては、
板状に限定されず、凹凸形状(フィンを裏面に備える)
であってもよく、用いる半導体素子の発熱量に合わせて
選択すればよい。
In this embodiment, the method and the structure in which the third metal plate is pressed simultaneously with the first metal plate and embedded in the resin layer 2 have been described, but this embodiment is not limited to this. . That is, the third metal plate may be formed in any manner as long as the third metal plate can be bent and the semiconductor element can be accommodated inside the opposing second metal plate. Further, as the shape of the second metal plate,
Not limited to plate shape, uneven shape (fins are provided on the back)
May be selected according to the calorific value of the semiconductor element to be used.

【0061】本実施形態によれば、半導体素子が対向す
る第2の金属板の内側に収容されるように、第3の金属
板を折り曲げているので、半導体素子に外力が加えられ
るなどの危険性を回避して、半導体素子を外部から保護
する効果がある。さらに、上記のように第3の金属板を
折り曲げているので、本実施形態の半導体装置を別のプ
リント配線板上に自立して実装することができる。ま
た、第2の金属板上に第1の金属板を対向させて配置で
き、この形状で別のプリント配線板上に実装できるの
で、実装密度を約2倍に向上させることができる。さら
に、第3の金属板を折り曲げているので、第2の金属板
を折り曲げている実施形態5の半導体装置に比べて、第
2の金属板の形状(板状または凹凸状)および厚さに依
存することなく、容易に折り曲げ加工することができ
る。
According to this embodiment, since the third metal plate is bent so that the semiconductor element is housed inside the opposing second metal plate, there is a danger that an external force is applied to the semiconductor element. There is an effect that the semiconductor element is protected from the outside by avoiding the performance. Further, since the third metal plate is bent as described above, the semiconductor device of the present embodiment can be mounted on another printed wiring board by itself. In addition, the first metal plate can be disposed facing the second metal plate, and can be mounted on another printed wiring board in this shape, so that the mounting density can be approximately doubled. Further, since the third metal plate is bent, the shape (plate shape or unevenness) and thickness of the second metal plate are smaller than those of the semiconductor device of Embodiment 5 in which the second metal plate is bent. It can be easily bent without dependence.

【0062】(第7の実施形態)本発明による第7の実
施形態を、図7(a)および(b)を参照して説明す
る。本実施形態は、第6の実施形態において、第3の金
属板を利用して2枚の第1の金属板に載置されたパワー
半導体装置を電気的に接続したものである。図7(a)
および(b)は、本実施形態の半導体装置700の製造
方法を説明する連続した工程斜視図である。なお、上記
の実施形態と同じ構成部品については、同じ参照符号を
付している。
(Seventh Embodiment) A seventh embodiment according to the present invention will be described with reference to FIGS. 7 (a) and 7 (b). In the present embodiment, a power semiconductor device mounted on two first metal plates is electrically connected using a third metal plate in the sixth embodiment. FIG. 7 (a)
7B and 7B are successive process perspective views illustrating the method for manufacturing the semiconductor device 700 of the present embodiment. Note that the same components as those in the above embodiment are denoted by the same reference numerals.

【0063】本実施形態の半導体装置700は、上述の
第6の実施形態の半導体装置600と同様の方法を用い
て作製される。ここでは、第6の実施形態の半導体装置
600と同様の構成および製造方法についての説明を省
略し、異なる点を中心にして以下に説明するものとす
る。
The semiconductor device 700 of this embodiment is manufactured by using the same method as the semiconductor device 600 of the sixth embodiment. Here, the description of the same configuration and manufacturing method as those of the semiconductor device 600 of the sixth embodiment will be omitted, and the following description will focus on the differences.

【0064】図7(a)に示すように、第6の実施形態
と同様にして、実施形態1の半導体装置を2つ同時に作
製する。ここで、2枚の第1の金属板1に設けられた半
導体素子5は、それぞれ、第3の金属板12と金属線1
3によって接続されている。これにより、1枚の第1の
金属板に設けられた複数の半導体素子と、もう一方の1
枚の第1の金属板に設けられた複数の半導体素子とが、
電気的に接続されて、等しい電位を有し得る。その後、
第6の実施形態の製造方法に従って、第3の金属板12
を、金属部3aの半導体素子5が載置されている側の面
が金属部3bと対向するように、折り曲げ加工して、図
7(b)に示す半導体装置700が作製される。この折
り曲げ加工には、簡単な治具またはプレス機が用いられ
得る。
As shown in FIG. 7A, two semiconductor devices of the first embodiment are simultaneously manufactured in the same manner as in the sixth embodiment. Here, the semiconductor elements 5 provided on the two first metal plates 1 correspond to the third metal plate 12 and the metal wires 1, respectively.
3 are connected. As a result, the plurality of semiconductor elements provided on one first metal plate and the other one
A plurality of semiconductor elements provided on one first metal plate;
They can be electrically connected and have equal potential. afterwards,
According to the manufacturing method of the sixth embodiment, the third metal plate 12
Is bent so that the surface of the metal part 3a on the side where the semiconductor element 5 is mounted faces the metal part 3b, and the semiconductor device 700 shown in FIG. 7B is manufactured. A simple jig or press machine can be used for the bending.

【0065】本実施形態によれば、第6の実施形態と同
様の効果が得られる。さらに、本実施形態によれば、1
枚の第1の金属板に設けられた複数の半導体素子と、も
う一方の第1の金属板に設けられた複数の半導体素子と
が、第3の金属板を通じて電気的に接続されるため、回
路設計の自由度を大幅に向上させることができる。
According to the present embodiment, the same effects as in the sixth embodiment can be obtained. Further, according to the present embodiment, 1
Since the plurality of semiconductor elements provided on one first metal plate and the plurality of semiconductor elements provided on the other first metal plate are electrically connected to each other through the third metal plate, The degree of freedom in circuit design can be greatly improved.

【0066】[0066]

【発明の効果】本発明によれば、半導体素子の熱抵抗が
低くて、その安全動作領域が広い、半導体素子の電気的
特性を最大限に利用し得る半導体装置が提供される。ま
た、本発明によれば、大型の半導体素子および/または
複数個の素子を載置することが可能である半導体装置が
提供される。さらに、本発明によれば、高価な封止設備
および封止金型を不要とし、生産性の高い半導体装置お
よびその製造方法が提供される。
According to the present invention, there is provided a semiconductor device in which the thermal resistance of the semiconductor element is low, the safe operation area is wide, and the electrical characteristics of the semiconductor element can be utilized to the maximum. Further, according to the present invention, there is provided a semiconductor device on which a large semiconductor element and / or a plurality of elements can be mounted. Further, according to the present invention, there is provided a semiconductor device with high productivity which does not require expensive sealing equipment and a sealing mold, and a method for manufacturing the same.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態の半導体装置を説明す
る図であり、(a)は斜視図、(b)は(a)のA−
A’線に沿った断面図である。
FIGS. 1A and 1B are diagrams illustrating a semiconductor device according to a first embodiment of the present invention, wherein FIG. 1A is a perspective view, and FIG.
It is sectional drawing which followed the A 'line.

【図2】(a)および(b)は、本発明の第2の実施形
態の半導体装置の製造方法を説明する連続した工程斜視
図である。
FIGS. 2A and 2B are continuous process perspective views illustrating a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【図3】(a)は、本発明の第3の実施形態の半導体装
置の製造方法を説明する工程斜視図であり、(b)は、
第3の実施形態の改変例を説明する工程斜視図である。
FIG. 3A is a process perspective view illustrating a method for manufacturing a semiconductor device according to a third embodiment of the present invention, and FIG.
It is a process perspective view explaining the modification of a 3rd embodiment.

【図4A】(a)および(b)は、本発明の第4の実施
形態の半導体装置の製造方法を説明する連続した工程斜
視図である。
FIGS. 4A and 4B are continuous process perspective views illustrating a method for manufacturing a semiconductor device according to a fourth embodiment of the present invention. FIGS.

【図4B】図4Aの半導体装置のA−A’線に沿った断
面図である。
FIG. 4B is a cross-sectional view of the semiconductor device of FIG. 4A along the line AA ′.

【図5A】(a)および(b)は、本発明の第5の実施
形態の半導体装置の製造方法を説明する連続した工程斜
視図である。
5A and 5B are continuous process perspective views illustrating a method for manufacturing a semiconductor device according to a fifth embodiment of the present invention.

【図5B】図5Aの半導体装置のA−A’線に沿った断
面図である。
FIG. 5B is a cross-sectional view of the semiconductor device of FIG. 5A along the line AA ′.

【図6】(a)および(b)は、本発明の第6の実施形
態の半導体装置の製造方法を説明する連続した工程斜視
図である。
FIGS. 6A and 6B are continuous process perspective views illustrating a method for manufacturing a semiconductor device according to a sixth embodiment of the present invention.

【図7】(a)および(b)は、本発明の第7の実施形
態の半導体装置の製造方法を説明する連続した工程斜視
図である。
FIGS. 7A and 7B are continuous process perspective views illustrating a method for manufacturing a semiconductor device according to a seventh embodiment of the present invention.

【図8】従来の半導体装置を説明する図であり、(a)
は斜視図、(b)は(a)のA−A’線に沿った断面図
である。
8A and 8B are diagrams illustrating a conventional semiconductor device, wherein FIG.
Is a perspective view, and (b) is a cross-sectional view along the line AA ′ of (a).

【図9】従来の別の半導体装置を説明する斜視図であ
る。
FIG. 9 is a perspective view illustrating another conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 第1の金属板 1a 半導体素子載置部 1b 端子リード 2 樹脂層(グリーンシート) 3 第2の金属板 4 銅ヒートスプレッダ 5 半導体素子 6 金属線 7 ポッティング樹脂 8 分離部 9 穴列 10 溝 11 溝 12 第3の金属板 13 金属線 100 半導体装置 DESCRIPTION OF SYMBOLS 1 1st metal plate 1a Semiconductor element mounting part 1b Terminal lead 2 Resin layer (green sheet) 3 2nd metal plate 4 Copper heat spreader 5 Semiconductor element 6 Metal wire 7 Potting resin 8 Separation part 9 Hole row 10 Groove 11 Groove 12 Third metal plate 13 Metal wire 100 Semiconductor device

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成12年1月26日(2000.1.2
6)
[Submission Date] January 26, 2000 (2000.1.2
6)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】発明の名称[Correction target item name] Name of invention

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【発明の名称】 半導体装置及びその製造方法 Patent application title: Semiconductor device and manufacturing method thereof

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0011[Correction target item name] 0011

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0011】[0011]

【課題を解決するための手段】本発明の半導体装置は、
素子載置部と端子リードとからなる第1の金属板と、第
2の金属板と、該第1の金属板と、該第2の金属板との
間に配設され、エポキシ樹脂に該エポキシ樹脂より高い
熱伝導率を有する充填材を充填して形成した樹脂層と、
該素子載置部の上面に載置された半導体素子と、該端子
リードと該半導体素子とを電気的に接続する金属線と、
該半導体素子と該金属線と該端子リードの一部とを内部
に埋設するポッティング樹脂とを備えた半導体装置であ
って、該第1の金属板は、該素子載置部の上面及び該端
子リードの上面が該樹脂層の上面と同一平面に位置する
ように該樹脂層に埋め込まれていることを特徴とし、そ
のことにより、上記課題が解決される。
According to the present invention, there is provided a semiconductor device comprising:
A first metal plate comprising an element mounting portion and a terminal lead;
2 metal plate, the first metal plate, and the second metal plate.
Disposed between the epoxy resin is higher than the epoxy resin
A resin layer formed by filling a filler having thermal conductivity,
A semiconductor element mounted on an upper surface of the element mounting portion;
A metal wire for electrically connecting the lead and the semiconductor element,
The semiconductor element, the metal wire, and a part of the terminal lead are internally
Semiconductor device with a potting resin embedded in the
Thus, the first metal plate includes an upper surface and an end of the element mounting portion.
The upper surface of the child lead is located on the same plane as the upper surface of the resin layer
Embedded in the resin layer as described above.
Thus, the above problem is solved.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0012[Correction target item name] 0012

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0012】本発明の半導体装置の製造方法は、素子載
置部と端子リードとからなる第1の金属板と、第2の金
属板と、該第1の金属板と該第2の金属板との間に配設
された樹脂層と、該素子載置部の上面に載置された半導
体素子と、該端子リードと該半導体素子とを電気的に接
続する金属線と、該半導体素子と該金属線と該端子リー
ドの一部とを内部に埋設するポッティング樹脂とを備え
た半導体装置の製造方法であって、エポキシ樹脂より高
い熱伝導率を有する充填材が充填されたエポキシ樹脂か
らなるグリーンシートを準備する工程と、該第1の金属
板とを該グリーンシートを挟んで該第2の金属板に配置
する工程と、該第1の金属板に圧力をかけて該第1の金
属板の該素子載置部の上面及び該端子リードの上面と該
グリーンシートの上面とを同一平面に位置するよう加工
するとともに、加熱形成して該樹脂層を形成する工程と
を含むことにより、上記課題が解決される。
According to the method of manufacturing a semiconductor device of the present invention, an element mounting
A first metal plate comprising a mounting portion and a terminal lead;
Metal plate, and disposed between the first metal plate and the second metal plate
Resin layer and a semiconductor mounted on the upper surface of the element mounting portion.
Body element, the terminal lead and the semiconductor element are electrically connected.
A continuous metal wire, the semiconductor element, the metal wire, and the terminal lead.
And a potting resin for burying part of the
Semiconductor device manufacturing method, which is higher than epoxy resin
Epoxy resin filled with filler with high thermal conductivity
Preparing a green sheet comprising the first metal
And a plate disposed on the second metal plate with the green sheet interposed therebetween.
And pressing the first metal plate to apply the first gold
An upper surface of the element mounting portion of the metal plate and an upper surface of the terminal lead;
Processed so that the upper surface of the green sheet is located on the same plane
And forming by heating and forming the resin layer.
The above problem is solved by including:

【手続補正5】[Procedure amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0013[Correction target item name] 0013

【補正方法】削除[Correction method] Deleted

【手続補正6】[Procedure amendment 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0014[Correction target item name] 0014

【補正方法】削除[Correction method] Deleted

【手続補正7】[Procedure amendment 7]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0015[Correction target item name] 0015

【補正方法】削除[Correction method] Deleted

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 パターン形成された少なくとも1つの素
子載置部および複数の端子リードを含む第1の金属板
と、 板状または凹凸状のいずれかの形状を有する第2の金属
板と、 該第1の金属板と、該第2の金属板との間に配設された
所定の熱伝導率を有する樹脂層であって、該第1の金属
板は、該素子載置部の上面および少なくとも1本の該端
子リードの上面と該樹脂層の上面とを同一平面に位置す
るように、該樹脂層に埋め込まれている、該樹脂層と、 該素子載置部の上面に載置された少なくとも1つの半導
体素子と、 該端子リードと該半導体素子とを電気的に接続する金属
線と、 該半導体素子と、該金属線と、少なくとも1本の該端子
リードの一部とを内部に埋設するポッティング樹脂と、
を含む、半導体装置。
A first metal plate including at least one pattern-formed element mounting portion and a plurality of terminal leads; a second metal plate having a plate-like or irregular shape; A resin layer having a predetermined thermal conductivity disposed between the first metal plate and the second metal plate, wherein the first metal plate includes an upper surface of the element mounting portion; The resin layer embedded in the resin layer such that the upper surface of at least one of the terminal leads and the upper surface of the resin layer are located on the same plane. At least one semiconductor element, a metal wire for electrically connecting the terminal lead and the semiconductor element, the semiconductor element, the metal wire, and a part of at least one of the terminal leads. Potting resin to be buried,
And a semiconductor device.
【請求項2】 前記第2の金属板は、前記樹脂層、前記
第1の金属板、前記半導体素子、前記金属線、および前
記ポッティング樹脂を少なくとも備える第1の金属部
と、該第1の金属部から延出した第2の金属部とを有
し、対向する該第1の金属部と該第2の金属部との間に
前記半導体素子が収容される、請求項1に記載の半導体
装置。
2. The second metal plate comprises: a first metal portion including at least the resin layer, the first metal plate, the semiconductor element, the metal wire, and the potting resin; The semiconductor according to claim 1, further comprising a second metal part extending from the metal part, wherein the semiconductor element is accommodated between the first metal part and the second metal part facing each other. apparatus.
【請求項3】 前記第2の金属部は、前記第1の金属部
と対向する面上に、前記樹脂層、前記第1の金属板、前
記半導体素子、前記金属線、および前記ポッティング樹
脂を少なくとも備える、請求項2に記載の半導体装置。
3. The second metal part includes the resin layer, the first metal plate, the semiconductor element, the metal wire, and the potting resin on a surface facing the first metal part. The semiconductor device according to claim 2, comprising at least:
【請求項4】 前記第1の金属部と、前記第2の金属部
とは、複数の第3の金属板によって接続され、該第3の
金属板は、該第3の金属板の上面と前記樹脂層の上面と
が面一となるように、該樹脂層に埋め込まれている、請
求項3に記載の半導体装置。
4. The first metal part and the second metal part are connected by a plurality of third metal plates, and the third metal plate is connected to an upper surface of the third metal plate. The semiconductor device according to claim 3, wherein the semiconductor device is embedded in the resin layer such that the upper surface of the resin layer is flush with the upper surface of the resin layer.
【請求項5】 前記第3の金属板と、前記第1の金属部
に配設された前記半導体素子および前記第2の金属部に
配設された前記半導体素子とを、それぞれ電気的に接続
する金属線をさらに備え、これにより、該第1の金属部
に配設された該半導体素子と、該第2の金属部に配設さ
れた該半導体素子とが等しい電位を有している、請求項
4に記載の半導体装置。
5. The third metal plate is electrically connected to the semiconductor element provided on the first metal part and the semiconductor element provided on the second metal part. The semiconductor element disposed on the first metal part and the semiconductor element disposed on the second metal part have the same potential. The semiconductor device according to claim 4.
JP34919898A 1998-12-08 1998-12-08 Method for manufacturing semiconductor device Expired - Fee Related JP3120976B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34919898A JP3120976B2 (en) 1998-12-08 1998-12-08 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34919898A JP3120976B2 (en) 1998-12-08 1998-12-08 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2000174203A true JP2000174203A (en) 2000-06-23
JP3120976B2 JP3120976B2 (en) 2000-12-25

Family

ID=18402143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34919898A Expired - Fee Related JP3120976B2 (en) 1998-12-08 1998-12-08 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3120976B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487211A (en) * 1990-07-31 1992-03-19 Furukawa Electric Co Ltd:The Low wind noise, low corona noise, overhead power lines
WO2010150527A1 (en) * 2009-06-24 2010-12-29 株式会社デンソー Drive device
WO2010150529A1 (en) * 2009-06-24 2010-12-29 株式会社デンソー Drive device
WO2010150528A1 (en) * 2009-06-24 2010-12-29 株式会社デンソー Drive device
WO2010150530A1 (en) * 2009-06-24 2010-12-29 株式会社デンソー Drive device
CN102804941A (en) * 2010-03-17 2012-11-28 罗伯特·博世有限公司 Circuit arrangement and associated controller for a motor vehicle
JP2013232445A (en) * 2012-04-27 2013-11-14 Toshiba Corp Semiconductor device
JP2016076727A (en) * 2015-12-24 2016-05-12 トヨタ自動車株式会社 Semiconductor device

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487211A (en) * 1990-07-31 1992-03-19 Furukawa Electric Co Ltd:The Low wind noise, low corona noise, overhead power lines
CN102804560A (en) * 2009-06-24 2012-11-28 株式会社电装 Drive device
CN102804559A (en) * 2009-06-24 2012-11-28 株式会社电装 Drive device
WO2010150528A1 (en) * 2009-06-24 2010-12-29 株式会社デンソー Drive device
WO2010150530A1 (en) * 2009-06-24 2010-12-29 株式会社デンソー Drive device
JP2011177001A (en) * 2009-06-24 2011-09-08 Denso Corp Drive device
JP2011176999A (en) * 2009-06-24 2011-09-08 Denso Corp Drive device
JP2011176998A (en) * 2009-06-24 2011-09-08 Denso Corp Drive device
JP2011177000A (en) * 2009-06-24 2011-09-08 Denso Corp Drive device
CN102570694A (en) * 2009-06-24 2012-07-11 株式会社电装 Drive apparatus
WO2010150527A1 (en) * 2009-06-24 2010-12-29 株式会社デンソー Drive device
WO2010150529A1 (en) * 2009-06-24 2010-12-29 株式会社デンソー Drive device
US9124155B2 (en) 2009-06-24 2015-09-01 Denso Corporation Drive apparatus including motor
US9088195B2 (en) 2009-06-24 2015-07-21 Denso Corporation Drive apparatus
CN102804559B (en) * 2009-06-24 2015-04-29 株式会社电装 Drive device
US8710705B2 (en) 2009-06-24 2014-04-29 Denso Corporation Drive apparatus
US8957557B2 (en) 2009-06-24 2015-02-17 Denso Corporation Drive apparatus
US9000633B2 (en) 2009-06-24 2015-04-07 Denso Corporation Drive apparatus having a motor, a heat sink, and a plurality of semiconductor modules
CN102804941A (en) * 2010-03-17 2012-11-28 罗伯特·博世有限公司 Circuit arrangement and associated controller for a motor vehicle
JP2013522894A (en) * 2010-03-17 2013-06-13 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング CIRCUIT DEVICE AND VEHICLE CONTROL DEVICE INCLUDING CIRCUIT DEVICE
JP2013232445A (en) * 2012-04-27 2013-11-14 Toshiba Corp Semiconductor device
JP2016076727A (en) * 2015-12-24 2016-05-12 トヨタ自動車株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP3120976B2 (en) 2000-12-25

Similar Documents

Publication Publication Date Title
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
JP3467454B2 (en) Method for manufacturing semiconductor device
US8183094B2 (en) Method of manufacturing a semiconductor device having a semiconductor chip and resin sealing portion
US6723582B2 (en) Method of making a semiconductor package having exposed metal strap
US9093434B2 (en) Semiconductor device and method for manufacturing semiconductor device
US3665256A (en) Heat dissipation for power integrated circuits
JP4302607B2 (en) Semiconductor device
JP4007304B2 (en) Semiconductor device cooling structure
JP4899481B2 (en) Manufacturing method of resin-encapsulated semiconductor device having a heat radiator exposed outside
JP3146452B2 (en) Surface mount type LED element and method of manufacturing the same
CN1571151A (en) Double gauge lead frame
JP2008199022A (en) Power semiconductor module and manufacturing method thereof
JP2010034350A (en) Semiconductor device
JP3120976B2 (en) Method for manufacturing semiconductor device
US7566967B2 (en) Semiconductor package structure for vertical mount and method
US20050161782A1 (en) Hybrid integrated circuit device and manufacturing method of the same
EP0086724A2 (en) Integrated circuit lead frame with improved power dissipation
KR880002260A (en) Thermally Enhanced Large Scale Integrated Circuit Packages and Mounting Integrated Circuit Dies
JP3169578B2 (en) Substrate for electronic components
JPH02310954A (en) Lead frame and semiconductor device using same
JPH11330314A (en) Semiconductor device manufacturing method and structure, and lead frame used in the method
US7365422B2 (en) Package of leadframe with heatsinks
JP2005116963A (en) Semiconductor device
JPH0617249U (en) Semiconductor device
JP2011139088A (en) Method of manufacturing multi-chip module package

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081020

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091020

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091020

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees