[go: up one dir, main page]

JP2000100737A - Manufacture of epitaxial wafer - Google Patents

Manufacture of epitaxial wafer

Info

Publication number
JP2000100737A
JP2000100737A JP16889899A JP16889899A JP2000100737A JP 2000100737 A JP2000100737 A JP 2000100737A JP 16889899 A JP16889899 A JP 16889899A JP 16889899 A JP16889899 A JP 16889899A JP 2000100737 A JP2000100737 A JP 2000100737A
Authority
JP
Japan
Prior art keywords
epitaxial growth
temperature
epitaxial
wafer
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16889899A
Other languages
Japanese (ja)
Other versions
JP4726272B2 (en
Inventor
Takeshi Hirose
健 廣瀬
Hiroyuki Kawahara
博幸 川原
Takeo Tamura
健雄 田村
Masayoshi Danhata
政善 段畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Komatsu Electronic Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Electronic Metals Co Ltd filed Critical Komatsu Electronic Metals Co Ltd
Priority to JP16889899A priority Critical patent/JP4726272B2/en
Publication of JP2000100737A publication Critical patent/JP2000100737A/en
Application granted granted Critical
Publication of JP4726272B2 publication Critical patent/JP4726272B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To manufacture an epitaxial wafer having a low haze level by lowering the growth temp. in the epitaxial growth of an Si layer on the surface of an Si wafer in specific conditions by a specific temp. range from the normal growth temp. SOLUTION: An Si wafer having a crystal orientation <100> and an inclination angle of 0 deg.±1 deg. is carried into a reactor chamber (S1). Then the reactor chamber is held at a specified anneal temp. for a fixed time to anneal (S2), and then a silane type gas such as trichlorosilane, dichlorosilane or silane trichloride, etc., is poured into the reactor chamber, so that the silane type gas and H gas have specified partial pressures to make the epitaxial growth at a growth temp. held lower (S3) by about 50-100 deg.C than the normal growth temp. After these have ended, the reactor chamber temp. is lowered, and the epitaxial wafer having epitaxially grown is carried out (S4).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、エピタキシャルウ
ェハの製造方法に係り、特にへイズレベルの小さいエピ
タキシャルウェハの製造方法に関する。
The present invention relates to a method for manufacturing an epitaxial wafer, and more particularly to a method for manufacturing an epitaxial wafer having a small haze level.

【0002】[0002]

【従来の技術】従来から、鏡面研磨したシリコンウェハ
の表面に、エピタキシャル成長法によって、単結晶シリ
コンのエピタキシャル膜を形成する、エピタキシャルウ
ェハの製造方法が知られている。
2. Description of the Related Art Conventionally, there has been known an epitaxial wafer manufacturing method in which an epitaxial film of single crystal silicon is formed on the surface of a mirror-polished silicon wafer by an epitaxial growth method.

【0003】近年、高集積化が進む中でデザインルール
が0.18μm以下の半導体デバイスにおいては、EPウエー
ハに対するさらなる平坦度向上と0.1μm以下のパーティ
クル低減も重要になる。そのためには、エピタキシャル
成長時に生じるエピタキシャルウェハ表面の表面粗さを
減少させる必要がある。また、エピタキシャルウェハ表
面の0.1μm以下のパーティクルを検出可能にするためヘ
イズレベルを下げる必要もある。このへイズは、ウエー
ハ表面からの散乱光であり、光学式のパーティクルカウ
ンタのノイズ成分として検出される。0.1μm以下の微小
パーティクルの検出も困難にする。よって高集積化され
たデバイスへ対応するため、エピタキシャルウェハのヘ
イズレベルを下げる必要がある。
In recent years, as the degree of integration increases, in semiconductor devices having design rules of 0.18 μm or less, it is important to further improve the flatness of EP wafers and reduce particles of 0.1 μm or less. For this purpose, it is necessary to reduce the surface roughness of the epitaxial wafer surface generated during epitaxial growth. Further, it is necessary to lower the haze level so that particles of 0.1 μm or less on the surface of the epitaxial wafer can be detected. The haze is scattered light from the wafer surface, and is detected as a noise component of an optical particle counter. It also makes it difficult to detect fine particles of 0.1 μm or less. Therefore, it is necessary to lower the haze level of the epitaxial wafer in order to support highly integrated devices.

【0004】従来からへイズレベルを下げるための、エ
ピタキシャルウェハの製造方法が多く提案されており、
例えば、特開平9-63956号公報に開示されたように、成
長条件を減圧下でおこない低温成長することでヘイズレ
ベルを低減する技術が示されている。同公報によれば、
まず、鏡面加工が施されたシリコンウェハを反応室の内
部に入れ、この反応室にアニールガスである水素ガス(H
2)を所定の圧力だけ注入する。そして、この反応室を所
定のアニール温度(1000℃以上)にー定時間保持して、ア
ニール(熱処理)を行なう。その後、反応室の水素ガスを
真空引きし、その反応室に例えば水素ガスとジクロロシ
ラン(SiH2CI2)とからなる反応ガスを、圧力が13.3kPa程
度になるように注入して、反応室を成長温度T(=900℃
以下)でー定時間保持することによって、シリコンウェ
ハ表面に単結晶シリコン薄膜をエピタキシャル成長して
いる。
[0004] Many methods for manufacturing an epitaxial wafer have been proposed to reduce the haze level.
For example, as disclosed in Japanese Patent Application Laid-Open No. 9-63956, there is disclosed a technique for reducing the haze level by performing low-temperature growth under reduced pressure under growth conditions. According to the publication,
First, a mirror-finished silicon wafer is placed in a reaction chamber, and hydrogen gas (H
2 ) is injected at a predetermined pressure. Then, the reaction chamber is kept at a predetermined annealing temperature (1000 ° C. or higher) for a fixed time to perform annealing (heat treatment). Thereafter, the hydrogen gas in the reaction chamber was evacuated, and a reaction gas composed of, for example, hydrogen gas and dichlorosilane (SiH 2 CI 2 ) was injected into the reaction chamber so that the pressure became about 13.3 kPa. At the growth temperature T (= 900 ° C)
By holding for a fixed time in the following, a single-crystal silicon thin film is epitaxially grown on the silicon wafer surface.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、前記特
開平9-68956号公報に開示された従来技術には、次に述
べるような問題点がある。
However, the prior art disclosed in Japanese Patent Application Laid-Open No. 9-68956 has the following problems.

【0006】一般に、エピタキシャル成長には、その反
応ガスの圧力を13.3kPa程度の低圧下で行なう方法
(以下、低圧エピタキシャル成長と言う)と、101.3kP
a程度の大気圧下で行なう方法(以下、大気圧エピタキ
シャル成長と言う)とがある。低圧エピタキシャル成長
は、大気圧エピタキシャル成長法に比較して、生成され
たエピタキシャル膜厚や膜内の比抵抗の制御精度が良い
という長所があるが、エピタキシャル膜の成長速度が遅
くなるので、エピタキシャルウェハの生産性が劣るとい
う短所がある。また、減圧エピタキシャル成長では、ド
ーパントがホウ素や燐の場合、そのオートドーピング量
が増大する傾向にもある。さらに、低圧エピタキシャル
成長法は、反応室を真空引きする必要があるので、真空
ポンプなどの追加設備が必要であり、大気圧エピタキシ
ャルよりも製造装置の構成が複雑で高価という短所があ
る。
[0006] Generally, the epitaxial growth is carried out at a low pressure of about 13.3 kPa of the reaction gas.
(Hereinafter referred to as low pressure epitaxial growth) and 101.3 kP
There is a method of performing the process under the atmospheric pressure of about a (hereinafter referred to as atmospheric pressure epitaxial growth). Low-pressure epitaxial growth has the advantage of better control of the generated epitaxial film thickness and the specific resistance in the film than the atmospheric pressure epitaxial growth method. There is a disadvantage that the property is poor. Further, in the low pressure epitaxial growth, when the dopant is boron or phosphorus, the amount of auto-doping tends to increase. Furthermore, the low-pressure epitaxial growth method requires a vacuum in the reaction chamber, which requires additional equipment such as a vacuum pump, and has a disadvantage that the structure of the manufacturing apparatus is more complicated and expensive than atmospheric pressure epitaxial growth.

【0007】従って、前記同公報に開示された技術は、
上述のように圧力を13.3kPa程度(実施形態では10.6
kPa )で行なっているので、エピタキシャルウェハの
生産性が低いという問題がある。これに対して、エピタ
キシャルウェハの生産性を上げるために大気圧エピタキ
シャル成長方法を用いてエピタキシャルウェハを製造す
る際にも、当然へイズレベルを下げる要求は存在する
が、従来は大気圧エピタキシャル成長におけるへイズレ
ベル減少のための技術は充分であるとはいえない。
Therefore, the technology disclosed in the above publication is
As described above, the pressure is about 13.3 kPa (in the embodiment, 10.6 kPa).
kPa), there is a problem that the productivity of the epitaxial wafer is low. On the other hand, when manufacturing epitaxial wafers using the atmospheric pressure epitaxial growth method in order to increase the productivity of epitaxial wafers, there is naturally a need to lower the haze level. Technology is not enough.

【0008】さらに、エピタキシャルウェハの表面に
は、装置内で発塵した微粒子やウエーハのハンドリング
際に付着した微細なゴミ、エピタキシャルウェーハ表面
の結晶欠陥などがパーティクルカウンターにより検出さ
れる。これらパーティクルのうち、以前まではあまり問
題視されていなかった小さなパーティクル(粒径100nm
以下)でも、今後半導体デバイスの微細化が進むにつれ
デバイスの歩留まり低下に大きな影響をあたえる。つい
ては、この微小なパーティクル数を所定の値以下に保証
するためには、この数を測定しなければならない。とこ
ろが一般的に使用されている光学式パーティクルカウン
タでは、粒径100nm以下のパーティクルにより反射され
る光信号は微小であり、パーティクルカウンタのノイ
ズ、すなわちEPウエーハのヘイズによる光信号に埋もれ
隠れ、検出が困難になっている。このため、ヘイズレベ
ルが高いほどパーティクルの数を正確に測定するのが困
難となる。従って、パーティクルの数を保証することが
できなくなり、エピタキシャルウェハの品質保証が困難
となる。
Further, on the surface of the epitaxial wafer, fine particles generated in the apparatus, fine dust adhering during wafer handling, and crystal defects on the surface of the epitaxial wafer are detected by a particle counter. Among these particles, small particles (particle size of 100 nm
However, as semiconductor devices become finer in the future, this will have a significant effect on the reduction in device yield. In order to ensure that the number of minute particles is equal to or less than a predetermined value, the number must be measured. However, in an optical particle counter that is generally used, the optical signal reflected by particles having a particle size of 100 nm or less is minute, and is buried and hidden by the noise of the particle counter, that is, the optical signal due to the haze of the EP wafer. It has become difficult. Therefore, it becomes more difficult to accurately measure the number of particles as the haze level is higher. Therefore, the number of particles cannot be guaranteed, and it becomes difficult to guarantee the quality of the epitaxial wafer.

【0009】また、大気圧エピタキシャル成長方法は、
高速でエピタキシャル成長を行うことが可能である反
面、熱応力を受けやすく膜質の良好なエピタキシャル成
長層を得ることができないという問題があった。
In addition, the atmospheric pressure epitaxial growth method comprises:
Although it is possible to perform epitaxial growth at a high speed, there is a problem that thermal stress is easily received and an epitaxial growth layer having good film quality cannot be obtained.

【0010】本発明は、上記の問題点に着目してなされ
たものであり、大気圧下において、ヘイズレベルの低い
エピタキシャルウェハを製造するための製造方法を提供
することを目的としている。また、本発明では、熱応力
の低減をはかり、膜質が良好で信頼性の高いエピタキシ
ャル成長層を得ることを目的とする。
The present invention has been made in view of the above problems, and has as its object to provide a manufacturing method for manufacturing an epitaxial wafer having a low haze level under atmospheric pressure. Another object of the present invention is to obtain a highly reliable epitaxially grown layer having good film quality by reducing thermal stress.

【0011】[0011]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の第1の方法は、大気圧の反応ガス圧力中
で、結晶方位<100>、傾き角0°±1°のシリコンウェハ
の表面にシリコン層をエピタキシャル成長させるエピタ
キシャルウェハの製造方法において、前記エピタキシャ
ル成長の際に、成長温度Tを通例の成長温度よりも50℃
から100℃程度低くするようにしている。
In order to achieve the above-mentioned object, a first method of the present invention is to provide a method in which a crystal orientation <100> and a tilt angle of 0 ° ± 1 ° are performed at a reaction gas pressure of an atmospheric pressure. In the method for manufacturing an epitaxial wafer, wherein a silicon layer is epitaxially grown on the surface of a silicon wafer, the growth temperature T is typically 50 ° C. higher than the normal growth temperature during the epitaxial growth.
About 100 ° C lower than that.

【0012】かかる方法によれば、種々の実験の結果、
結晶方位<100>、傾き角0°±1°のシリコンウェハで
は、大気圧におけるエピタキシャル成長の際の成長温度
を、通例の成長温度よりも50℃以上100℃低くしたとき
(たとえばSiHCl3の場合950℃以上1050℃以下としたと
き)、ヘイズレベルが極小値をとることを発見し、これ
に着目してなされたものである。これにより、ヘイズレ
ベルが低くなるので、パーティクルカウンタの計測のS/
N(精度)が向上し、製造したエピタキシャルウェハ上
のパーティクル数を精度良く計測できるようにもなる。
従って、製品としてのエピタキシャルウェハの成長に使
用するエピタキシャル成長炉を使用して、かかる条件で
エピタキシャル成長層を形成し、ヘイズレベルを低減し
て、パーティクルカウンタによってパーティクルを精度
よく検出することにより、エピタキシャルウェーハ表面
及びプロセス環境を評価することができる。従って、こ
の評価用のエピタキシャル成長層によって計測したパー
ティクルがプロセス環境の清浄度ひいてはこの炉を用い
て製造したエピタキシャルウェハの評価につながるもの
となる。その結果、当該エピタキシャル成長炉で形成す
るエピタキシャルウェハのパーティクル数を保証するこ
とが可能となり、製造したエピタキシャルウェハの品質
の信頼性が向上し、品質の良いエピタキシャルウェハを
得ることができる。(また、高温または減圧下でオート
ドープが減少するAs:砒素、Sb:アンチモン系のドーピ
ングガスは、効果が得にくい。)
According to such a method, as a result of various experiments,
In a silicon wafer having a crystal orientation <100> and a tilt angle of 0 ° ± 1 °, when the growth temperature during epitaxial growth at atmospheric pressure is lowered by 50 ° C. or more and 100 ° C. lower than a normal growth temperature (for example, 950 in the case of SiHCl 3 ). It has been found that the haze level has a minimum value when the temperature is set to not less than 1050 ° C.). As a result, the haze level is reduced, so that the S / S
N (accuracy) is improved, and the number of particles on the manufactured epitaxial wafer can be accurately measured.
Therefore, by using an epitaxial growth furnace used for growing an epitaxial wafer as a product, forming an epitaxial growth layer under such conditions, reducing the haze level, and accurately detecting the particles with a particle counter, the surface of the epitaxial wafer is obtained. And the process environment. Therefore, the particles measured by the epitaxial growth layer for evaluation lead to the evaluation of the cleanliness of the process environment and the evaluation of the epitaxial wafer manufactured by using this furnace. As a result, it is possible to guarantee the number of particles of the epitaxial wafer formed in the epitaxial growth furnace, improve the reliability of the quality of the manufactured epitaxial wafer, and obtain a high-quality epitaxial wafer. (In addition, As: arsenic, Sb: antimony-based doping gas whose auto-doping decreases at high temperature or under reduced pressure is difficult to obtain the effect.)

【0013】[0013]

【表1】 [Table 1]

【0014】また、本発明の第2では、請求項1に記載の
エピタキシャルウェハの製造方法において、前記エピタ
キシャル成長の前に、アニール温度950℃以上シリコン
の融点未満でアニールを行なっている。
According to a second aspect of the present invention, in the method for manufacturing an epitaxial wafer according to the first aspect, annealing is performed at an annealing temperature of 950 ° C. or higher and lower than the melting point of silicon before the epitaxial growth.

【0015】かかる方法によれば、エピタキシャル成長
前のアニールを、アニール温度950℃以上シリコンの融
点未満で行なっている。アニールを950℃以上で行なう
ことにより、エピタキシャル膜が多結晶化せずに、単結
晶が形成される。これにより、エピタキシャルウェハの
生産性が向上する。さらに、シリコンの融点未満でアニ
ールを行なっているので、エピタキシャルウェハが融解
することがない。
According to this method, annealing before epitaxial growth is performed at an annealing temperature of 950 ° C. or higher and lower than the melting point of silicon. By performing the annealing at 950 ° C. or higher, a single crystal is formed without polycrystallizing the epitaxial film. Thereby, the productivity of the epitaxial wafer is improved. Further, since the annealing is performed at a temperature lower than the melting point of silicon, the epitaxial wafer does not melt.

【0016】本発明の第3では、大気圧下でシリコンウ
ェハ表面にエピタキシャル成長層を形成する方法におい
て、前記シリコンウェハを第1の温度で一定時間に加熱
するアニール工程と、前記シリコンウェハを第2の温度
に維持し原料ガスを導入しエピタキシャル成長層を形成
するエピタキシャル成長工程とを含み、前記第2の温度
は前記第1の温度よりも低いことを特徴とする。
According to a third aspect of the present invention, in the method for forming an epitaxial growth layer on the surface of a silicon wafer under atmospheric pressure, an annealing step of heating the silicon wafer at a first temperature for a predetermined time, and An epitaxial growth step of forming an epitaxial growth layer by introducing a source gas while maintaining the temperature at the second temperature, wherein the second temperature is lower than the first temperature.

【0017】かかる方法によれば、低温下でエピタキシ
ャル成長を行うようにしても、アニール温度を十分に高
くすることにより、膜質の良好なエピタキシャル成長層
を得ることが可能となる。また低温下でエピタキシャル
成長を行うことによりヘイズレベルの低減を図ることが
可能となる。
According to such a method, even if epitaxial growth is performed at a low temperature, it is possible to obtain an epitaxial growth layer having good film quality by sufficiently increasing the annealing temperature. In addition, it is possible to reduce the haze level by performing epitaxial growth at a low temperature.

【0018】本発明の第4では、 請求項3記載のエピタ
キシャル成長方法において、前記アニール工程はエピタ
キシャル成長炉内で、実行されるようにしたことを特徴
とする。かかる構成によれば、ガスの切り替えのみで極
めて容易にアニールおよびエピタキシャル成長を行うこ
とが可能となる。
According to a fourth aspect of the present invention, in the epitaxial growth method according to the third aspect, the annealing step is performed in an epitaxial growth furnace. According to such a configuration, annealing and epitaxial growth can be extremely easily performed only by switching the gas.

【0019】本発明の第5では、請求項4記載のエピタキ
シャル成長方法において、前記アニール工程は、水素ガ
ス雰囲気下でシリコンウェハを加熱する工程であること
を特徴とする。本発明の第6では、 請求項5記載のエピ
タキシャル成長方法において、前記エピタキシャル成長
工程は、前記アニール工程終了と同時に、所望の原料ガ
スを前記エピタキシャル成長炉内に流入することにより
エピタキシャル成長層を形成する工程であることを特徴
とする。
According to a fifth aspect of the present invention, in the epitaxial growth method according to the fourth aspect, the annealing step is a step of heating the silicon wafer in a hydrogen gas atmosphere. In a sixth aspect of the present invention, in the epitaxial growth method according to claim 5, the epitaxial growth step is a step of forming an epitaxial growth layer by flowing a desired source gas into the epitaxial growth furnace at the same time as the end of the annealing step. It is characterized by the following.

【0020】かかる構成によれば、高温工程を最小限に
抑えることができ、また、ガスの切り替えのみで、アニ
ール、成長が連続的に実行可能であり、制御性よく、膜
厚の制御も極めて容易であり、信頼性の高いエピタキシ
ャル成長層を形成することが可能となる。
According to this configuration, the high-temperature process can be minimized, annealing and growth can be continuously performed only by switching the gas, and the control of the film thickness is very good. It is easy to form a highly reliable epitaxial growth layer.

【0021】本発明の第7では、請求項6記載のエピタ
キシャル成長方法において前記第2の温度は前記第1の温
度と同一であることを特徴とする。
According to a seventh aspect of the present invention, in the epitaxial growth method according to the sixth aspect, the second temperature is the same as the first temperature.

【0022】かかる構成によれば、温度変化を低減する
ことができるため、シリコンウェハは熱ストレスを受け
ることが極めて少なくなり、膜質が良好でかつ信頼性の
高いエピタキシャルウエハを得ることが可能となる。ま
た、降温時間をなくすことで、エピタキシャルウェーハ
の生産性も向上できる。
According to this structure, since a change in temperature can be reduced, the silicon wafer is extremely unlikely to be subjected to thermal stress, and an epitaxial wafer having good film quality and high reliability can be obtained. . Eliminating the cooling time can also improve the productivity of the epitaxial wafer.

【0023】本発明の第8では、請求項7記載のエピタ
キシャル成長方法において、前記第1および第2の温度は
950℃から1050℃の範囲内にあることを特徴とする。か
かる温度範囲でアニールおよびエピタキシャル成長を行
うようにしているため、ヘイズレベルの低減を図ること
が可能となり、また膜質の良好なエピタキシャル成長層
を得ることが可能となる。
According to an eighth aspect of the present invention, in the epitaxial growth method according to the seventh aspect, the first and second temperatures are different from each other.
It is in the range of 950 ° C to 1050 ° C. Since annealing and epitaxial growth are performed in such a temperature range, the haze level can be reduced, and an epitaxially grown layer having good film quality can be obtained.

【0024】本発明の第9では、 請求項7記載のエピタ
キシャル成長方法において、前記第1および第2の温度は
950℃から1050℃の範囲内にあり、かつ前記エピタキシ
ャル成長工程では原料ガスとしてトリクロロシランと水
素ガスとの混合ガスを供給するようにしたことを特徴と
する。
According to a ninth aspect of the present invention, in the epitaxial growth method according to the seventh aspect, the first and second temperatures are different from each other.
It is in the range of 950 ° C. to 1050 ° C., and in the epitaxial growth step, a mixed gas of trichlorosilane and hydrogen gas is supplied as a source gas.

【0025】本発明の第10では、請求項7記載のエピタ
キシャル成長方法において、前記第1および第2の温度は
900℃から1000℃の範囲内にあり、かつ前記エピタキシ
ャル成長工程では原料ガスとしてジクロロシランと水素
ガスとの混合ガスを供給するようにしたことを特徴とす
る。
According to a tenth aspect of the present invention, in the epitaxial growth method according to the seventh aspect, the first and second temperatures are different.
It is within a range of 900 ° C. to 1000 ° C., and a mixed gas of dichlorosilane and hydrogen gas is supplied as a source gas in the epitaxial growth step.

【0026】本発明の第11では、請求項7記載のエピタ
キシャル成長方法において、前記第1および第2の温度は
850℃から940℃の範囲内にあり、かつ前記エピタキシ
ャル成長工程では原料ガスとしてモノシランと水素ガス
との混合ガスを供給するようにしたことを特徴とする。
According to an eleventh aspect of the present invention, in the epitaxial growth method according to the seventh aspect, the first and second temperatures are different.
It is within a range of 850 ° C. to 940 ° C., and in the epitaxial growth step, a mixed gas of monosilane and hydrogen gas is supplied as a source gas.

【0027】本発明の第12では、エピタキシャル成長炉
に、シリコンウェハを搬入する工程と、前記エピタキシ
ャル成長炉内で、前記シリコンウェハをエピタキシャル
成長温度に相当する一定温度まで加熱し、非酸化性雰囲
気中で一定時間加熱するアニール工程と、前記エピタキ
シャル成長炉を、前記一定温度に維持したまま、あらか
じめ決定された流量比の、原料ガスを導入し、前記シリ
コンウェハ表面にエピタキシャル成長層を形成するエピ
タキシャル成長工程とを含むことを特徴とする。
In a twelfth aspect of the present invention, a step of loading a silicon wafer into an epitaxial growth furnace, and heating the silicon wafer to a constant temperature corresponding to an epitaxial growth temperature in the epitaxial growth furnace, and in a non-oxidizing atmosphere, An annealing step of heating for a time, and an epitaxial growth step of introducing a source gas at a predetermined flow rate while maintaining the epitaxial growth furnace at the constant temperature to form an epitaxial growth layer on the surface of the silicon wafer. It is characterized by.

【0028】かかる方法によれば、エピタキシャル成長
炉の温度を昇降させることなく、ガスの切り替えのみで
アニールおよび成長を連続して行うことが可能となり、
ヘイズレベルが低く、膜質が良好で信頼性の高いエピタ
キシャル成長層を極めて容易に形成することが可能とな
る。また、アニールから成長への待ち時間がないため、
シリコンウェハの受ける加熱時間を最小限に抑えること
ができ、また制御性、生産性の高いエピタキシャル成長
を行うことが可能となる。
According to this method, annealing and growth can be continuously performed only by switching the gas without raising or lowering the temperature of the epitaxial growth furnace.
A highly reliable epitaxial growth layer having a low haze level, good film quality and high reliability can be formed very easily. Also, since there is no waiting time from annealing to growth,
The heating time applied to the silicon wafer can be minimized, and epitaxial growth with high controllability and high productivity can be performed.

【0029】[0029]

【発明の実施の形態】以下、本発明に係わる実施形態
を、詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments according to the present invention will be described in detail.

【0030】図1は、本発明に係わるエピタキシャルウ
ェハの基本的な製造方法を示す説明図であり、縦軸に反
応室内の温度、横軸に時間の経過を示している。なお、
ここでは各ステップ番号にSを付して表す。まず、S1
で、表面を鏡面研磨したシリコンウェハを、反応室の内
部に搬入する。このとき反応室の内部は、大気圧の水素
ガス (アニールガス)で満たされ、8 0 0℃程度に保たれ
ている。この搬入の際に、反応室に前室の充填ガスであ
る窒素(N2 )ガスが混入するため、反応室に水素ガスを
所定時間だけ注入し、窒素ガスを追い出して反応室内の
水素ガスの純度を上げる。
FIG. 1 is an explanatory view showing a basic method for manufacturing an epitaxial wafer according to the present invention, in which the vertical axis shows the temperature in the reaction chamber and the horizontal axis shows the passage of time. In addition,
Here, each step number is represented by adding S. First, S1
Then, the silicon wafer whose surface is mirror-polished is carried into the reaction chamber. At this time, the inside of the reaction chamber is filled with hydrogen gas (annealing gas) at atmospheric pressure and kept at about 800 ° C. During this transfer, nitrogen (N 2 ) gas, which is a filling gas in the front chamber, is mixed into the reaction chamber, so hydrogen gas is injected into the reaction chamber for a predetermined time, and the nitrogen gas is expelled to remove the hydrogen gas in the reaction chamber. Increase purity.

【0031】次にS2で、反応室を所定のアニール温度に
ー定時間保持し、アニールを行なう。このときのアニー
ル温度は、950℃以上シリコンの融点未満とする。同図
において、アニール温度の範囲を斜線で表し、一例とし
てアニール温度を12 0 0℃としてこれを実線で表す。
Next, in S2, the reaction chamber is kept at a predetermined annealing temperature for a fixed time to perform annealing. The annealing temperature at this time is 950 ° C. or higher and lower than the melting point of silicon. In the drawing, the range of the annealing temperature is indicated by oblique lines, and as an example, the annealing temperature is set to 1200 ° C., and this is indicated by a solid line.

【0032】そしてS8で、この反応室に、例えばトリク
ロロシラン(SiHC13)やジクロロシラン(SiH2CI2)、或い
は四塩化シラン(SiCI4)等のシラン系のガスを注入し、
水素ガスとシラン系のガスとが所定の分圧になるように
する。このとき、反応室からはシラン系のガスと同じ体
積の水素ガスが排出され、反応室内の圧力は大気圧に保
たれている。そして、この反応室を所定の成長温度Tに
ー定時間保持して、エピタキシャル成長を行なわせる。
このときの成長温度Tは、950℃以上1050℃以下のー定温
度を保つようにする。同図において、成長温度Tの範囲
を斜線で示し、一例として成長温度Tを1000℃としてこ
れを実線で表す。
[0032] Then, in S8, the reaction chamber, for example, trichlorosilane (SiHC1 3) or dichlorosilane (SiH 2 CI 2), or injected with a silane-based gas such as tetrachloride silane (SICI 4),
The hydrogen gas and the silane-based gas are set to have a predetermined partial pressure. At this time, the same volume of hydrogen gas as the silane-based gas is discharged from the reaction chamber, and the pressure in the reaction chamber is kept at atmospheric pressure. Then, the reaction chamber is maintained at a predetermined growth temperature T for a fixed time to perform epitaxial growth.
At this time, the growth temperature T is kept at a constant temperature of 950 ° C. or more and 1050 ° C. or less. In the figure, the range of the growth temperature T is indicated by oblique lines, and as an example, the growth temperature T is set to 1000 ° C. and is indicated by a solid line.

【0033】最後にS4で、エピタキシャル成長が終了す
ると、反応室の温度を下げ、エピタキシャル成長を終え
たエピタキシャルウェハを搬出する。このように、実施
形態では、エピタキシャルウェハの成長温度Tを950℃以
上1050℃以下としている。これにより、後述するよう
に、大気圧でのエピタキシャルウェハ表面のへイズレベ
ルが極小の範囲になるので、表面が平坦な品質の良いエ
ピタキシャルウェハを得ることが可能である。
Finally, when the epitaxial growth is completed in S4, the temperature of the reaction chamber is lowered, and the epitaxial wafer after the epitaxial growth is carried out. Thus, in the embodiment, the growth temperature T of the epitaxial wafer is set to 950 ° C. or more and 1050 ° C. or less. As a result, as described later, the haze level of the epitaxial wafer surface at atmospheric pressure is in a minimum range, so that a high quality epitaxial wafer having a flat surface can be obtained.

【0034】次に、本発明によるエピタキシャルウェハ
の製造方法に基づいて、本願出願人がエピタキシャルウ
ェハを製造し、そのへイズレベルを計測した際の具体的
な実施例について説明する。
Next, a specific example in which the present applicant manufactures an epitaxial wafer based on the method for manufacturing an epitaxial wafer according to the present invention and measures the haze level thereof will be described.

【0035】実施例として、エピタキシャルウェハを製
造した際のテスト条件は、以下の通りである。 ・炉内圧力:大気圧 ・アニール温度:12 0 0℃ ・反応ガス:水素ガス+トリクロロシラン(SiHC13)(分圧
比 370:1) ・シリコンウェハ:結晶方位<10 0>、傾き角0°±1°
As an example, test conditions when an epitaxial wafer is manufactured are as follows. · Furnace pressure: atmospheric pressure, annealing temperature: 12 0 0 ° C.-reactive gas: hydrogen gas and trichlorosilane (SiHC1 3) (partial pressure ratio 370: 1) Silicon wafer: crystal orientation <10 0>, the inclination angle of 0 ° ± 1 °

【0036】以上のテスト条件において、成長温度TをT
1(=900℃)、T2(:950℃)、T8(=l000℃)、T4(=1050℃)、T
5(=1100℃)、T6(=1130℃)と6通りに変化させた。このと
き、成長温度T1(=900℃)で成長させたエピタキシャルウ
ェハは、エピタキシャル膜のー部が多結晶化し、完全な
単結晶のエピタキシャル膜を成長させることができなか
った。そこで、成長温度T1(=900℃)を除く各々の成長温
度T2 -T6 に対して、エピタキシャル膜の厚さtをtl(=1
ミクロン )、t2(=2ミクロン )、t3(=4ミクロン)とした1
5種類のエピタキシャルウェハを製造した。
Under the above test conditions, the growth temperature T is set to T
1 (= 900 ° C), T2 (: 950 ° C), T8 (= 1000 ° C), T4 (= 1050 ° C), T
5 (= 1100 ° C.) and T6 (= 1130 ° C.) were changed in six ways. At this time, in the epitaxial wafer grown at the growth temperature T1 (= 900 ° C.), a part of the epitaxial film was polycrystallized, and a complete single crystal epitaxial film could not be grown. Therefore, for each of the growth temperatures T2-T6 excluding the growth temperature T1 (= 900 ° C), the thickness t of the epitaxial film is set to tl (= 1
1), t2 (= 2 microns), t3 (= 4 microns)
Five types of epitaxial wafers were manufactured.

【0037】図2に、各厚さtのエピタキシャルウェハに
おける、成長温度Tとへイズレベルとの関係のグラフを
示す。グラフは、横軸が成長温度Tであり、縦軸は、ヘ
イズレベルを示す。このへイズレベルは、パーティクル
カウンタからエピタキシャルウェハに照射したしーザ光
のうち、ヘイズによって乱反射して所定のセンサに入っ
た光の強度の割合によって評価されている。尚、計測に
は、KLA Tencor社製のパーティクルカウンタ、SFS(サー
フスキャン)を使用した。同図に示すように、厚さtを変
えても、前記成長温度Tが950℃以上1050℃以下におい
て、ヘイズレベルがほぼ極小値を示した。即ち、大気圧
エピタキシャルにおけるエピタキシャル成長時の成長温
度Tを950℃以上1050℃以下にすることにより、エピタキ
シャルウェハのへイズは低減される。また、同図から、
厚さtが厚くなるほどへイズレベルは下がっていること
がわかる。
FIG. 2 is a graph showing the relationship between the growth temperature T and the haze level in the epitaxial wafer having each thickness t. In the graph, the horizontal axis indicates the growth temperature T, and the vertical axis indicates the haze level. The haze level is evaluated based on the ratio of the intensity of light, which is irregularly reflected by the haze and enters a predetermined sensor, out of the laser light emitted from the particle counter to the epitaxial wafer. For measurement, a particle counter manufactured by KLA Tencor, SFS (surf scan) was used. As shown in the figure, even when the thickness t was changed, the haze level showed a minimum value when the growth temperature T was 950 ° C. or more and 1050 ° C. or less. That is, the haze of the epitaxial wafer is reduced by setting the growth temperature T during the epitaxial growth in the atmospheric pressure epitaxial to 950 ° C. or more and 1050 ° C. or less. Also, from the figure,
It can be seen that the haze level decreases as the thickness t increases.

【0038】また、図8に、厚さt3(=4μm)のエピタキシ
ャルウェハに対して、その表面に粒径8 7μmのパーティ
クルを塗布し、表面をパーティクルカウンタで測定した
測定結果を、各成長温度Tごとに示す。機軸は、パーテ
ィクルの粒径であり、縦軸は、パーティクルカウンクで
カウントされたパーティクルの数である。尚、測定に使
用したパーティクルカウンタは、KLA Tencor社製のパー
ティクルカウンタ、SP1である。同図に示すように、成
長温度T3 -T6 のエピタキシャルウェハにおけるパーテ
ィクルカウンタの出力には、2箇所のピークPI及びP2が
現れている。エピタキシャルウェハの表面には粒径8 7
μmのパーティクル(標準サイズ粒子、材質:PSL=Poly
Stylene Latex:スペル再確認依頼)が塗布されている
ので、粒径8 7μmにおけるピークP1はパーティクルに
よるものであり、他の粒径におけるピークP2 はへイズ
と考えられる。このように、パーティクルカウンタは、
ヘイズをある仮想的な粒径(以下、換算粒径Dと言う)の
パーティクルであるとみなして、そのレベルをカウント
している。
FIG. 8 shows the results obtained by applying particles having a particle size of 87 μm to the surface of an epitaxial wafer having a thickness t3 (= 4 μm) and measuring the surface with a particle counter. Shown for each T. The axis is the particle size of the particles, and the vertical axis is the number of particles counted in the particle count. The particle counter used for the measurement is a particle counter SP1 manufactured by KLA Tencor. As shown in the figure, two peaks PI and P2 appear in the output of the particle counter in the epitaxial wafer at the growth temperature T3-T6. Particle size 8 7 on the surface of the epitaxial wafer
μm particles (standard size particles, material: PSL = Poly
Since Stylene Latex (request for spell reconfirmation) is applied, the peak P1 at a particle size of 87 μm is attributed to particles, and the peak P2 at other particle sizes is considered to be a haze. Thus, the particle counter
Haze is regarded as particles having a certain virtual particle diameter (hereinafter referred to as reduced particle diameter D), and the level is counted.

【0039】ところで、前述したように、エピタキシャ
ルウェハの品質保証要求項目として、粒径100μm以下の
パーティクルの数を、所定の値以下にしたいという要求
がある。現在のパーティクルカウンタは、粒径8 0nm程
度までのパーティクルしか測定できないため、粒径8 0n
m以上1 0 0nm以下のパーティクルの数をカウントし
て、その数を保証している。ところが、換算粒径Dが高
いほど、真のパーティクルによるピークP1と、ヘイズ
によるピークP2とを判別することが困難となり、粒径の
小さなパーティクルの数を測定することができなくな
る。
As described above, as a quality assurance requirement item for an epitaxial wafer, there is a demand to reduce the number of particles having a particle size of 100 μm or less to a predetermined value or less. The current particle counter can only measure particles up to a particle size of about 80 nm,
The number of particles of m or more and 100 nm or less is counted, and the number is guaranteed. However, the higher the converted particle diameter D, the more difficult it is to distinguish between the peak P1 due to true particles and the peak P2 due to haze, making it impossible to measure the number of particles having a small particle diameter.

【0040】一例として、同図における成長温度T5(=11
0 0℃)における測定結果と成長温度T2(:950℃)における
測定結果とを比較する。例えば、成長温度T5(;11 0 0
℃)のときは、グラフに示すように換算粒径Dが8 3nm程
度となり、塗布した粒径8 7nmのパーティクルによるピ
ークP1と、ヘイズによるピークP2とを判別することが
できなくなっている。そのため、粒径8 7nm未満の真の
パーティクルの数をカウントすることが難しくなり、数
を保証できるパーティクルの粒径は8 7 nm以上10 0 nm
以下となる。逆に、成長温度Tが成長温度T2(=950℃)の
ように低くなると、換算粒律Dが8 0 nm似下と小さくな
るので、粒径8 0nm以上1 0 0 nm以下の真のパーティク
ルの数をカウントして、同じエピタキシャル成長炉で製
造したエピタキシャルウェハのパーティクル数を保証す
ることが可能となる。このように、成長温度Tを下げる
ほど小さな粒径のパーティクルを計測できるので、パー
ティクルの数の計測精度を上げて、エピタキシャルウェ
ハの品質の信頼性を向上させることができる。
As an example, the growth temperature T5 (= 11
The measurement result at the temperature of 2000 ° C.) is compared with the measurement result at the growth temperature T2 (950 ° C.). For example, the growth temperature T5 (; 11 0 0
(° C.), the converted particle diameter D is about 83 nm as shown in the graph, and it is no longer possible to discriminate between the peak P1 due to the applied particle having a particle diameter of 87 nm and the peak P2 due to the haze. Therefore, it is difficult to count the number of true particles having a particle size of less than 87 nm, and the particle size of the particles whose number can be guaranteed is not less than 87 nm and 100 nm.
It is as follows. Conversely, when the growth temperature T becomes lower, such as the growth temperature T2 (= 950 ° C.), the converted particle size D becomes as small as 80 nm, so that true particles having a particle size of 80 nm or more and 100 nm or less become smaller. Can be counted to guarantee the number of particles of an epitaxial wafer manufactured in the same epitaxial growth furnace. As described above, since particles having a smaller particle size can be measured as the growth temperature T is lowered, the measurement accuracy of the number of particles can be increased, and the reliability of the quality of the epitaxial wafer can be improved.

【0041】特に、図2からあきらかなように、結晶方
位<100>、傾き角0°±1°のシリコンウェハでは、大気
圧におけるエピタキシャル成長の際の成長温度を、950
℃以上1050℃以下としたとき、ヘイズレベルが極小値を
とることがわかる。これにより、ヘイズレベルを低くす
ることができるので、パーティクルカウンタの計測精度
(S/N比)が向上し、製造したエピタキシャルウェハ上
のパーティクル数を精度良く計測できるようになる。
In particular, as apparent from FIG. 2, a silicon wafer having a crystal orientation <100> and a tilt angle of 0 ° ± 1 ° has a growth temperature of 950 at the time of epitaxial growth at atmospheric pressure.
It can be seen that the haze level takes a minimum value when the temperature is set to not less than 1050 ° C. As a result, the haze level can be reduced, so that the measurement accuracy (S / N ratio) of the particle counter is improved, and the number of particles on the manufactured epitaxial wafer can be accurately measured.

【0042】従って、製品としてのエピタキシャルウェ
ハの成長に使用するエピタキシャル成長炉を使用して、
かかる条件で評価用のエピタキシャル成長層を形成し、
ヘイズレベルを低減して、パーティクルカウンタによっ
てパーティクルのみを精度よく測定することにより、エ
ピタキシャル成長炉の汚染度を評価することができる。
Therefore, using an epitaxial growth furnace used for growing an epitaxial wafer as a product,
Under such conditions, an epitaxial growth layer for evaluation is formed,
By reducing the haze level and accurately measuring only the particles with a particle counter, the contamination degree of the epitaxial growth furnace can be evaluated.

【0043】従って、この評価用のエピタキシャル成長
層によって計測したパーティクルがエピタキシャルプロ
セスの清浄度ひいてはこの炉を用いて製造したエピタキ
シャルウェハの評価につながるものとなる。その結果、
当該エピタキシャル成長炉で形成するエピタキシャルウ
ェハのパーティクル数を保証することが可能となり、製
造したエピタキシャルウェハの品質の信頼性が向上し、
品質の良いエピタキシャルウェハを得ることができる。
Therefore, the particles measured by the epitaxial growth layer for evaluation lead to the evaluation of the cleanliness of the epitaxial process and, consequently, the evaluation of the epitaxial wafer manufactured using this furnace. as a result,
It is possible to guarantee the number of particles of the epitaxial wafer formed in the epitaxial growth furnace, the reliability of the quality of the manufactured epitaxial wafer is improved,
A high quality epitaxial wafer can be obtained.

【0044】以上のように、大気圧エピタキシャルにお
いて、ヘイズが少なく良好な品質の単結晶のエピタキシ
ャル膜を成長させるためには、 1)エピタキシャル膜が多結晶化しない。 2)へイズレベルが小さい。 3)へイズの換算粒径Dが低い。 という条件を満たす必要がある。
As described above, in order to grow a single-crystal epitaxial film of good quality with little haze in atmospheric pressure epitaxial growth, 1) the epitaxial film does not become polycrystalline. 2) The haze level is small. 3) The converted particle size D of the haze is low. It is necessary to satisfy the condition.

【0045】そして、条件1)からは成長温度Tは950℃以
上、2)からは成長温度Tは、950℃以上1050℃以下、3)か
らは成長温度Tは低いほどよいという結果が浮かれるの
で、成長温度Tを950℃以上1050℃以下にすることによ
り、ヘイズが少なく良好な品質のエピタキシャルウェハ
を製造することが可能となる。
From the condition 1), the growth temperature T is 950 ° C. or more, from 2) the growth temperature T is 950 ° C. or more and 1050 ° C. or less, and from 3), the lower the growth temperature T, the better. By setting the growth temperature T to 950 ° C. or more and 1050 ° C. or less, it becomes possible to manufacture an epitaxial wafer of good quality with little haze.

【0046】このように、本実施例によれば、大気圧エ
ピタキシャル成長法において成長温度Tを950℃以上1050
℃以下にしてエピタキシャル成長を行なうことにより、
ヘイズレベルが低く品質の良いウェハを得ることができ
る。さらに、これによってへイズの前記換算粒径Dが小
さくなるので、より粒径が小さいパーティクルまで、そ
の数を測定することができる。さらに、エピタキシャル
ウェハ上のパーティクル数を、より精度良く計測できる
ので、製造したエピタキシャルウェハの品質を精度良く
保証することが可能となり、エピタキシャルウェハの信
頼性が向上する。
As described above, according to this embodiment, the growth temperature T is set to 950 ° C. or more and 1050 in the atmospheric pressure epitaxial growth method.
By performing epitaxial growth at a temperature of
A high-quality wafer with a low haze level can be obtained. Further, this reduces the converted particle diameter D of the haze, so that the number of particles having a smaller particle diameter can be measured. Further, since the number of particles on the epitaxial wafer can be measured more accurately, the quality of the manufactured epitaxial wafer can be guaranteed with higher accuracy, and the reliability of the epitaxial wafer is improved.

【0047】次に、アニール温度を変化させたときのエ
ピタキシャル膜の成長について説明する。実施例とし
て、アニール温度を900℃、950℃、1200℃でアニールを
行なった。そして、それぞれのウェハに対して、成長温
度Tを900℃及び950℃としてエピタキシャル成長を行な
った。この結果を次の表2に示す。
Next, the growth of the epitaxial film when the annealing temperature is changed will be described. As an example, annealing was performed at annealing temperatures of 900 ° C., 950 ° C., and 1200 ° C. Then, epitaxial growth was performed on each wafer at a growth temperature T of 900 ° C. and 950 ° C. The results are shown in Table 2 below.

【0048】[0048]

【表2】 [Table 2]

【0049】同表に示すように、アニール温度が950℃
及び12 0 0℃の場合は、エピタキシャル温度950℃で、
単結晶のエピタキシャル膜を成長させることができた。
しかしながら、アニール温度が900℃で成長温度Tが900
℃及び950℃の場合、及びアニール温度が950℃,12 0 0
℃で成長温度Tが900℃の場合は、エピタキシャル成長が
阻害されてエピタキシャル膜のー部が多結晶化し、単結
晶のエピタキシャル層を生成させることができなかっ
た。この結果から、大気圧エピタキシャル成長における
アニール時のアニール温度は、950℃以上シリコンの融
点未満が望ましい。
As shown in the table, the annealing temperature was 950 ° C.
And 1200 ° C., at an epitaxial temperature of 950 ° C.,
A single crystal epitaxial film could be grown.
However, the annealing temperature is 900 ° C and the growth temperature T is 900
° C and 950 ° C, and the annealing temperature is 950 ° C, 1200 ° C.
When the growth temperature T was 900 ° C. at 900 ° C., the epitaxial growth was hindered and the part of the epitaxial film was polycrystallized, and a single crystal epitaxial layer could not be formed. From these results, it is desirable that the annealing temperature during the annealing in the atmospheric pressure epitaxial growth be 950 ° C. or higher and lower than the melting point of silicon.

【0050】尚、上記の実施例においては、アニールガ
スを水素ガス、エピタキシャル成長時の反応ガスをトリ
クロロシランとしたが、本発明はこれらのガスの種類に
拘束されるものではなく、大気圧エピタキシャル成長全
般に関して適用可能である。
In the above embodiment, the annealing gas is hydrogen gas and the reaction gas during the epitaxial growth is trichlorosilane. However, the present invention is not limited to these types of gases, and the atmospheric pressure epitaxial growth is not limited. Is applicable.

【0051】また、使用した結晶方位<100>、傾き角0°
±1°のタイプのシリコンウェハは、ヘイズが出にくい
という特性がある。本発明によれば、このようなシリコ
ンウェハにおいてはある温度範囲での成長条件をとった
ときヘイズレベルが極小値を取ることを発見し、これに
着目し温度範囲を決定しており、本発明の方法によれば
ヘイズレベルを減らすことができるので、このタイプの
ウェハに特に有効である。
The used crystal orientation <100>, inclination angle 0 °
The silicon wafer of the type of ± 1 ° has a characteristic that haze hardly occurs. According to the present invention, it has been found that in such a silicon wafer, the haze level takes a minimum value under a growth condition in a certain temperature range, and the temperature range is determined by paying attention to this. According to the method described above, the haze level can be reduced, which is particularly effective for this type of wafer.

【0052】次に、本発明の第2の実施例について説明
する。図4は、本発明の第2の実施例のエピタキシャル
ウェハの製造工程を示すフロー図であり、縦軸に反応室
内の温度、横軸に時間の経過を示している。なお、ここ
では各ステップ番号にSを付して表す。まず、S1で、表
面を鏡面研磨したシリコンウェハを、反応室の内部に搬
入する。このとき反応室の内部は、大気圧の水素ガス
(アニールガス)で満たされ、8 0 0℃程度に保たれてい
る。この搬入の際に、反応室に前室の充填ガスである窒
素(N2 )ガスが混入するため、ここでも反応室に水素ガ
スを所定時間だけ注入(パージ)し、窒素ガスを追い出
して反応室内の水素ガスの純度を上げる。
Next, a second embodiment of the present invention will be described. FIG. 4 is a flow chart showing a process for manufacturing an epitaxial wafer according to the second embodiment of the present invention, in which the vertical axis shows the temperature in the reaction chamber and the horizontal axis shows the passage of time. Here, each step number is represented by adding S to it. First, in S1, a silicon wafer whose surface has been mirror-polished is carried into the reaction chamber. At this time, the inside of the reaction chamber is
(Annealing gas) and kept at about 800 ° C. During the transfer, nitrogen (N 2 ) gas, which is a gas filled in the front chamber, is mixed into the reaction chamber. Therefore, hydrogen gas is injected (purged) into the reaction chamber only for a predetermined time, and the nitrogen gas is expelled to drive the reaction chamber. Increase the purity of hydrogen gas in the room.

【0053】次にエピタキシャル成長温度Tまで炉内温
度を1000℃まで上昇させる昇温ステップSiを経て、ス
テップS2で反応室をこの温度(アニール温度)にー定
時間保持し、アニールを行なう。時間は45−220秒とす
る。そしてS3で、この反応室に、トリクロロシラン(Si
HC13)を注入し、トリクロロシランの分圧が384Pa(=2.8
9Torr)となるように水素ガスとトリクロロシランとの
混合ガス雰囲気を形成する。このとき、反応室からはト
リクロロシランと同じ体積の水素ガスが排出され、反応
室内の圧力は大気圧に保たれている。このようにして、
この反応室をこのエピタキシャル成長温度Tにー定時間
保持して、エピタキシャル成長を行なわせる。
Next, through a heating step Si for raising the furnace temperature to 1000 ° C. to the epitaxial growth temperature T, the reaction chamber is kept at this temperature (annealing temperature) for a fixed time in step S2 for annealing. The duration is 45-220 seconds. Then, in S3, trichlorosilane (Si
HC1 3) was injected, and the partial pressure of trichlorosilane 384Pa (= 2.8
A mixed gas atmosphere of hydrogen gas and trichlorosilane is formed so as to have a pressure of 9 Torr. At this time, the same volume of hydrogen gas as trichlorosilane is discharged from the reaction chamber, and the pressure in the reaction chamber is maintained at atmospheric pressure. In this way,
The reaction chamber is kept at the epitaxial growth temperature T for a fixed time to perform epitaxial growth.

【0054】最後に温度降下工程Sdを経て、S4で、エ
ピタキシャル成長が終了すると、反応室の温度を下げ、
エピタキシャル成長を終えたエピタキシャルウェハを搬
出する。このようにして形成されたエピタキシャルウェ
ハは、ガスの切り替えのみで極めて容易にアニール及び
エピタキシャル成長を行うことが可能となる。
Finally, when the epitaxial growth is completed in S4 through a temperature lowering step Sd, the temperature of the reaction chamber is lowered,
The epitaxial wafer after the epitaxial growth is carried out. The epitaxial wafer thus formed can be very easily annealed and epitaxially grown only by switching the gas.

【0055】また、エピタキシャル成長工程は、アニー
ル工程終了と同時に、原料ガスを前記エピタキシャル成
長炉内に流入することによりエピタキシャル成長層を形
成するため、待ち時間がなく高温工程を最小限に抑えた
ことで、生産性も向上する。また、プロセスはガスの切
り替えのみで、アニール、成長が連続的に実行可能であ
り、制御性よく、膜厚の制御も極めて容易であり、熱ス
トレスが少なく、信頼性の高いエピタキシャル成長層を
形成することが可能となる。
In the epitaxial growth step, since the epitaxial growth layer is formed by flowing the raw material gas into the epitaxial growth furnace at the same time as the end of the annealing step, the production time is reduced by minimizing the waiting time and the high-temperature step. The performance is also improved. In addition, the process is such that annealing and growth can be continuously performed only by switching the gas, the controllability is excellent, the thickness control is extremely easy, the thermal stress is small, and a highly reliable epitaxial growth layer is formed. It becomes possible.

【0056】さらにまたウェハはアニール工程でもエピ
タキシャル成長工程でも同一温度に維持されているた
め、温度変化が極めて少なく、熱ストレスの低減を図る
ことが可能となり、膜質が良好でかつ信頼性の高いエピ
タキシャルウエハを得ることが可能となる。
Further, since the wafer is maintained at the same temperature in both the annealing step and the epitaxial growth step, the temperature change is extremely small, the thermal stress can be reduced, and the epitaxial wafer having good film quality and high reliability can be obtained. Can be obtained.

【0057】また上記温度では、アニールおよびエピタ
キシャル成長を行うようにしているため、ヘイズレベル
の低減を図ることが可能となり、また膜質の良好なエピ
タキシャル成長層を得ることが可能となる。
Since annealing and epitaxial growth are performed at the above temperature, the haze level can be reduced, and an epitaxially grown layer having good film quality can be obtained.

【0058】尚、前記実施例では、アニールおよびエピ
タキシャル成長温度を1000℃としたが、950℃以上1050
℃以下であれば、大気圧でのエピタキシャルウェハ表面
のへイズレベルが極小の範囲になるので、表面が平坦な
品質の良いエピタキシャルウェハを得ることが可能であ
る。
In the above embodiment, the annealing and epitaxial growth temperatures were set at 1000 ° C.
When the temperature is lower than or equal to ° C., the haze level of the epitaxial wafer surface at atmospheric pressure is in a minimum range, so that it is possible to obtain a high quality epitaxial wafer having a flat surface.

【0059】また、ガス種を変化させることにより、最
適温度も変化し、その条件は以下に示す範囲であること
が確認されている。
Also, by changing the gas type, the optimum temperature also changes, and it has been confirmed that the conditions are in the following ranges.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例のエピタキシャルウェハの
製造方法を示す説明図。
FIG. 1 is an explanatory view illustrating a method for manufacturing an epitaxial wafer according to a first embodiment of the present invention.

【図2】成長温度とへイズレベルとの関係を示すグラ
フ。
FIG. 2 is a graph showing a relationship between a growth temperature and a haze level.

【図3】各成長温度ごとの、粒径とカウント数との関係
を示すグラフ。
FIG. 3 is a graph showing the relationship between the particle size and the number of counts at each growth temperature.

【図4】本発明の第2の実施例のエピタキシャルウェハ
の製造方法を示す説明図。
FIG. 4 is an explanatory view showing a method for manufacturing an epitaxial wafer according to a second embodiment of the present invention.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田村 健雄 長崎県大村市雄ケ原町1324−2 コマツ電 子金属株式会社長崎工場内 (72)発明者 段畠 政善 神奈川県平塚市四之宮2612 コマツ電子金 属株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Takeo Tamura 1324-2 Ogaharacho, Omura City, Nagasaki Prefecture Inside the Nagasaki Factory of Komatsu Electronic Metals Co., Ltd. Inside the corporation

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 大気圧下で、結晶方位が<100>または〈11
1〉で傾き角0°±1°のシリコンウェハの表面にシリコ
ン層をエピタキシャル成長させるエピタキシャルウェハ
の製造方法において、 前記エピタキシャル成長の際に、成長温度Tを通例の成
長温度よりも5 0℃から100℃程度低くなるようにしたこ
とを特徴とするエピタキシャルウェハの製造方法。
1. Atmospheric pressure, the crystal orientation is <100> or <11>
1> In a method for manufacturing an epitaxial wafer in which a silicon layer is epitaxially grown on the surface of a silicon wafer having a tilt angle of 0 ° ± 1 ° in the step <1>, the growth temperature T is generally 50 ° C. to 100 ° C. higher than a normal growth temperature during the epitaxial growth. A method for manufacturing an epitaxial wafer, characterized in that the temperature is reduced to a certain extent.
【請求項2】 請求項1記載のエピタキシャルウェハの製
造方法において、 前記エピタキシャル成長の前に、アニール温度950℃以
上シリコンの融点未満でアニールを行なうことを特徴と
するエピタキシャルウェハの製造方法。
2. The method for manufacturing an epitaxial wafer according to claim 1, wherein the annealing is performed at an annealing temperature of 950 ° C. or higher and lower than the melting point of silicon before the epitaxial growth.
【請求項3】 大気圧下でシリコンウェハ表面にエピタ
キシャル成長層を形成する方法において前記シリコンウ
ェハを第1の温度で一定時間加熱するアニール工程と、
前記シリコンウェハを第2の温度に維持し原料ガスを導
入しエピタキシャル成長層を形成するエピタキシャル成
長工程とを含み、前記第2の温度は前記第1の温度よりも
低いことを特徴とするエピタキシャル成長方法。
3. An annealing step of heating the silicon wafer at a first temperature for a certain time in a method for forming an epitaxial growth layer on a silicon wafer surface under atmospheric pressure;
An epitaxial growth step of maintaining the silicon wafer at a second temperature and introducing a source gas to form an epitaxial growth layer, wherein the second temperature is lower than the first temperature.
【請求項4】 前記アニール工程はエピタキシャル成長
炉内で、実行されるようにしたことを特徴とする請求項
3記載のエピタキシャル成長方法。
4. The method according to claim 1, wherein the annealing step is performed in an epitaxial growth furnace.
3. The epitaxial growth method according to 3.
【請求項5】 前記アニール工程は、水素ガス雰囲気下
でシリコンウェハを加熱する工程であることを特徴とす
る請求項4記載のエピタキシャル成長方法。
5. The epitaxial growth method according to claim 4, wherein said annealing step is a step of heating the silicon wafer in a hydrogen gas atmosphere.
【請求項6】 前記エピタキシャル成長工程は、前記ア
ニール工程終了と同時に、所望の原料ガスを前記エピタ
キシャル成長炉内に流入することによりエピタキシャル
成長層を形成する工程であることを特徴とする請求項5
記載のエピタキシャル成長方法。
6. The epitaxial growth step is a step of forming an epitaxial growth layer by flowing a desired source gas into the epitaxial growth furnace simultaneously with the end of the annealing step.
The epitaxial growth method as described above.
【請求項7】 前記第2の温度は前記第1の温度と同一で
あることを特徴とする請求項6記載のエピタキシャル成
長方法。
7. The epitaxial growth method according to claim 6, wherein the second temperature is the same as the first temperature.
【請求項8】 前記第1および第2の温度は950℃から105
0℃の範囲内にあることを特徴とする請求項7記載のエ
ピタキシャル成長方法。
8. The method according to claim 1, wherein the first and second temperatures are between 950.degree.
The epitaxial growth method according to claim 7, wherein the temperature is within a range of 0 ° C.
【請求項9】 前記第1および第2の温度は950℃から105
0℃の範囲内にあり、かつ前記エピタキシャル成長工程
では原料ガスとしてトリクロロシランと水素ガスとの混
合ガスを供給するようにしたことを特徴とする請求項7
記載のエピタキシャル成長方法。
9. The method according to claim 1, wherein the first and second temperatures are from 950 ° C. to 105
8. The method according to claim 7, wherein the temperature is within a range of 0 ° C., and a mixed gas of trichlorosilane and hydrogen gas is supplied as a source gas in the epitaxial growth step.
The epitaxial growth method as described above.
【請求項10】 前記第1および第2の温度は 900℃から
1000 ℃の範囲内にあり、かつ前記エピタキシャル成長
工程では原料ガスとしてジクロロシランと水素ガスとの
混合ガスを供給するようにしたことを特徴とする請求項
7記載のエピタキシャル成長方法。
10. The method according to claim 1, wherein the first and second temperatures are from 900 ° C.
8. The epitaxial growth method according to claim 7, wherein the temperature is in a range of 1000 [deg.] C., and a mixed gas of dichlorosilane and hydrogen gas is supplied as a source gas in the epitaxial growth step.
【請求項11】 前記第1および第2の温度は850 ℃から
940℃の範囲内にあり、かつ前記エピタキシャル成長工
程では原料ガスとしてモノシランガスと水素ガスとの混
合ガスを供給するようにしたことを特徴とする請求項7
記載のエピタキシャル成長方法。
11. The first and second temperatures are between 850 ° C.
8. A temperature range of 940 [deg.] C., and a mixed gas of monosilane gas and hydrogen gas is supplied as a source gas in the epitaxial growth step.
The epitaxial growth method as described above.
【請求項12】 エピタキシャル成長炉に、シリコンウ
ェハを搬入する工程と、 前記エピタキシャル成長炉内で、前記シリコンウェハを
エピタキシャル成長温度に相当する一定温度まで加熱
し、非酸化性雰囲気中で一定時間加熱するアニール工程
と、 前記エピタキシャル成長炉を、前記一定温度に維持した
まま、あらかじめ決定された流量比の、原料ガスを導入
し、前記シリコンウェハ表面にエピタキシャル成長層を
形成するエピタキシャル成長工程とを含むことを特徴と
するエピタキシャルウェハの製造方法。
12. A step of carrying a silicon wafer into an epitaxial growth furnace, and an annealing step of heating the silicon wafer to a certain temperature corresponding to an epitaxial growth temperature in the epitaxial growth furnace and heating it in a non-oxidizing atmosphere for a certain time. And an epitaxial growth step of introducing a source gas at a predetermined flow ratio while maintaining the epitaxial growth furnace at the constant temperature to form an epitaxial growth layer on the surface of the silicon wafer. Wafer manufacturing method.
JP16889899A 1998-06-16 1999-06-15 Epitaxial wafer manufacturing method Expired - Lifetime JP4726272B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16889899A JP4726272B2 (en) 1998-06-16 1999-06-15 Epitaxial wafer manufacturing method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP18328698 1998-06-16
JP10-183286 1998-06-16
JP1998183286 1998-06-16
JP16889899A JP4726272B2 (en) 1998-06-16 1999-06-15 Epitaxial wafer manufacturing method

Publications (2)

Publication Number Publication Date
JP2000100737A true JP2000100737A (en) 2000-04-07
JP4726272B2 JP4726272B2 (en) 2011-07-20

Family

ID=26492420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16889899A Expired - Lifetime JP4726272B2 (en) 1998-06-16 1999-06-15 Epitaxial wafer manufacturing method

Country Status (1)

Country Link
JP (1) JP4726272B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004020705A1 (en) * 2002-08-30 2004-03-11 Sumitomo Mitsubishi Silicon Corporation Epitaxial wafer and its manufacturing method
JP2004363510A (en) * 2003-06-09 2004-12-24 Sumitomo Mitsubishi Silicon Corp Manufacturing method of semiconductor substrate
JP2007116094A (en) * 2005-09-21 2007-05-10 Sumco Corp Temperature control method for epitaxial growth equipment
EP1498938A4 (en) * 2002-04-17 2007-10-03 Tokyo Electron Ltd Method of forming silicon epitaxial layer
DE112010004362T5 (en) 2009-07-08 2012-12-13 Sumco Corporation EPITAXIAL WAFERS AND METHOD FOR THE PRODUCTION THEREOF
JP2017117974A (en) * 2015-12-25 2017-06-29 信越半導体株式会社 Epitaxial wafer and method of manufacturing epitaxial wafer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1498938A4 (en) * 2002-04-17 2007-10-03 Tokyo Electron Ltd Method of forming silicon epitaxial layer
WO2004020705A1 (en) * 2002-08-30 2004-03-11 Sumitomo Mitsubishi Silicon Corporation Epitaxial wafer and its manufacturing method
US7288791B2 (en) 2002-08-30 2007-10-30 Sumitomo Mitsubishi Silicon Corporation Epitaxial wafer and method for manufacturing method
JP2004363510A (en) * 2003-06-09 2004-12-24 Sumitomo Mitsubishi Silicon Corp Manufacturing method of semiconductor substrate
JP2007116094A (en) * 2005-09-21 2007-05-10 Sumco Corp Temperature control method for epitaxial growth equipment
DE112010004362T5 (en) 2009-07-08 2012-12-13 Sumco Corporation EPITAXIAL WAFERS AND METHOD FOR THE PRODUCTION THEREOF
US8753962B2 (en) 2009-07-08 2014-06-17 Sumco Corporation Method for producing epitaxial wafer
JP2017117974A (en) * 2015-12-25 2017-06-29 信越半導体株式会社 Epitaxial wafer and method of manufacturing epitaxial wafer

Also Published As

Publication number Publication date
JP4726272B2 (en) 2011-07-20

Similar Documents

Publication Publication Date Title
US9240316B2 (en) Method for producing an epitaxially coated semiconductor wafer
US8846500B2 (en) Method of forming a gettering structure having reduced warpage and gettering a semiconductor wafer therewith
JP3454033B2 (en) Silicon wafer and manufacturing method thereof
JP2000100737A (en) Manufacture of epitaxial wafer
US6217650B1 (en) Epitaxial-wafer fabricating process
KR100760736B1 (en) Method of manufacturing silicon epitaxial wafer
KR101029140B1 (en) Single crystal, single crystal wafer and epitaxial wafer, and single crystal growing method
KR101524913B1 (en) Silicon wafer
EP1475829A1 (en) Silicon epitaxial wafer and its production method
JP4470231B2 (en) Manufacturing method of semiconductor silicon wafer
JPH09266212A (en) Silicon wafer
JP2024525001A (en) Method for determining epitaxy suitability of Czochralski growth conditions for manufacturing substrates - Patents.com
JPH11283987A (en) Silicon epitaxial wafer and manufacture thereof
JP2003188107A (en) Manufacturing method for semiconductor epitaxial wafer and the semiconductor epitaxial wafer
US10170312B2 (en) Semiconductor substrate and manufacturing method of the same
JP6963265B1 (en) Manufacturing method of silicon epitaxial wafer
TW201909246A (en) Wafer-manufacturing method and wafer
JP4683171B2 (en) Semiconductor wafer evaluation method
JP3763631B2 (en) Method for manufacturing thin film epitaxial wafer
JP4911042B2 (en) Single crystal wafer and epitaxial wafer
JP3903643B2 (en) Epitaxial wafer manufacturing method
JP2025090016A (en) Epitaxial silicon wafer and method for producing same
JPH10209055A (en) Thin film epitaxial wafer and manufacturing method of the same
KR100386230B1 (en) Silicon Wafer for Deposition of an Epitaxial Layer and an Epitaxial Wafer and a Method for Manufacturing the Same
Campedelli et al. 2.1 Principle of Epitaxy

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081219

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090120

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090217

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110412

R150 Certificate of patent or registration of utility model

Ref document number: 4726272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term