[go: up one dir, main page]

JP2000243964A - Manufacture of thin film transistor - Google Patents

Manufacture of thin film transistor

Info

Publication number
JP2000243964A
JP2000243964A JP4123099A JP4123099A JP2000243964A JP 2000243964 A JP2000243964 A JP 2000243964A JP 4123099 A JP4123099 A JP 4123099A JP 4123099 A JP4123099 A JP 4123099A JP 2000243964 A JP2000243964 A JP 2000243964A
Authority
JP
Japan
Prior art keywords
forming
region
thin film
insulating film
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4123099A
Other languages
Japanese (ja)
Inventor
Tomoaki Ishihara
知明 石原
Kazunori Kobayashi
和憲 小林
Shiyunei Nobusada
俊英 信定
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP4123099A priority Critical patent/JP2000243964A/en
Publication of JP2000243964A publication Critical patent/JP2000243964A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To offer a manufacturing method of thin film transistors, which will improve productivity and avoid residual resist. SOLUTION: A shading metal film is formed on an insulating substrate 1. After forming a first interlayer dielectric 3, islands region made of thin silicon film, a gate insulating film 5, a gate electrode 6 are formed in order, and then a source region 8 and a drain region 9 are formed on the islands region 4. After forming a second interlayer dielectric 10, resist patterns are selectively formed on the islands region 4 and on the shading metal film 2 at the same time, and a first contact hole and a hole above the shading metal film 2 are formed. The above-mentioned process is followed by a process in which a second contact hole is formed through the first interlayer dielectric 3 in the region where the hole was formed, a process in which a metal wiring 14 is formed on the first contact hole, and a metal wiring 15 is formed on the hole and the second contact hole.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶画像表示装置
等に用いられている薄膜トランジスタの製造方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film transistor used for a liquid crystal image display device or the like.

【0002】[0002]

【従来の技術】近年、アモルファスシリコン薄膜または
多結晶シリコン薄膜を用いて薄膜トランジスタを大面積
の絶縁基板上に形成する技術が開発され、この薄膜トラ
ンジスタをスイッチング素子として画素電極を選択する
アクティブマトリクス型液晶表示装置に用いられてい
る。
2. Description of the Related Art In recent years, a technique of forming a thin film transistor on a large-sized insulating substrate using an amorphous silicon thin film or a polycrystalline silicon thin film has been developed, and an active matrix type liquid crystal display in which a pixel electrode is selected by using the thin film transistor as a switching element. Used in equipment.

【0003】また、多結晶シリコン薄膜を用いた薄膜ト
ランジスタで駆動回路を形成し、かつ、薄膜トランジス
タでスイッチング素子を形成して画素電極を選択する周
辺回路内蔵の薄膜トランジスタアレイの液晶表示装置が
実用化されている。
Further, a liquid crystal display device of a thin film transistor array with a built-in peripheral circuit for forming a driving circuit with a thin film transistor using a polycrystalline silicon thin film and forming a switching element with the thin film transistor to select a pixel electrode has been put into practical use. I have.

【0004】ところで、最近、このような液晶表示装置
は、ビデオプロジェクションに応用されており、画面の
輝度向上のために、強烈な光源を使用する装置が増えて
いる。このため、光源、または、光源の乱反射光によっ
て、薄膜トランジスタは、ゲート電圧がオフの時に、光
リーク電流が流れて、コントラストの低下、フリッカの
発生等画質に悪影響を及ぼす。
Recently, such a liquid crystal display device has been applied to video projection, and a device using an intense light source has been increasing in order to improve luminance of a screen. For this reason, when the gate voltage is turned off, a light leak current flows through the thin film transistor due to the light source or the irregularly reflected light from the light source, which adversely affects image quality such as a decrease in contrast and generation of flicker.

【0005】この対策として、薄膜トランジスタの能動
領域の下部に遮光膜を設けるプロセスが開発されてい
る。ここで、この遮光膜が金属でできている場合、薄膜
トランジスタにゲート効果を及ぼすため、この金属遮光
膜をグランドに落としている。
As a countermeasure, a process has been developed in which a light-shielding film is provided below an active region of a thin film transistor. Here, when the light-shielding film is made of metal, the metal light-shielding film is dropped to the ground in order to exert a gate effect on the thin film transistor.

【0006】従来の薄膜トランジスタの製造方法につい
て、図8〜図14を用いて説明する。
A conventional method of manufacturing a thin film transistor will be described with reference to FIGS.

【0007】まず、図8に示すように、絶縁基板1上に
光源(図示せず)の光の遮光膜として、タングステンシ
リサイド等からなる金属遮光膜2を選択的に形成する。
First, as shown in FIG. 8, a metal light-shielding film 2 made of tungsten silicide or the like is selectively formed on an insulating substrate 1 as a light-shielding film for light of a light source (not shown).

【0008】次に、図9に示すように、第1の層間絶縁
膜3を全面に形成する。次に、アモルファスシリコン薄
膜または多結晶シリコン薄膜または単結晶シリコン薄膜
(以下シリコン薄膜と記す。)を形成した後、レジスト
パターンを用いてトランジスタを形成するための島状領
域4を形成する。
Next, as shown in FIG. 9, a first interlayer insulating film 3 is formed on the entire surface. Next, after an amorphous silicon thin film, a polycrystalline silicon thin film, or a single crystal silicon thin film (hereinafter, referred to as a silicon thin film) is formed, an island region 4 for forming a transistor is formed using a resist pattern.

【0009】次に、図10に示すように、島状領域4の
表面にゲート絶縁膜5を形成し、さらにその上にゲート
電極6を選択的に形成する。
Next, as shown in FIG. 10, a gate insulating film 5 is formed on the surface of the island region 4, and a gate electrode 6 is selectively formed thereon.

【0010】次に、図11に示すように、ゲート電極6
をマスクとして不純物イオン7を注入し、島状領域4に
ソース領域8とドレイン領域9をセルフアラインで形成
する。
Next, as shown in FIG.
Is used as a mask to implant impurity ions 7, and a source region 8 and a drain region 9 are formed in the island-shaped region 4 by self-alignment.

【0011】次に、図12に示すように、第2の層間絶
縁膜10を全面に形成した後、第2の層間絶縁膜10と
ゲート絶縁膜5を貫通し、ソース領域8とドレイン領域
9にそれぞれ到達する第1のコンタクトホール11を形
成する。
Next, as shown in FIG. 12, after a second interlayer insulating film 10 is formed on the entire surface, the second interlayer insulating film 10 and the gate insulating film 5 are penetrated, and the source region 8 and the drain region 9 are formed. Are formed respectively to reach the first contact holes 11.

【0012】次に、図13に示すように、第2の層間絶
縁膜10と第1の層間絶縁膜3を貫通し、金属遮光膜2
に到達する第2のコンタクトホール13を形成する。
Next, as shown in FIG. 13, the metal light-shielding film 2 penetrates through the second interlayer insulating film 10 and the first interlayer insulating film 3.
Is formed.

【0013】次に、図14に示すように、シリコンを含
有したアルミニウム等の金属膜を全面に蒸着した後、写
真食刻法によりパターンを形成してソース領域およびド
レイン領域に接続する金属配線層14、および金属遮光
膜2に接続する金属配線層15をそれぞれ形成する。
Next, as shown in FIG. 14, after depositing a metal film such as aluminum containing silicon on the entire surface, a pattern is formed by photolithography to form a metal wiring layer connected to the source region and the drain region. 14 and a metal wiring layer 15 connected to the metal light shielding film 2 are formed.

【0014】[0014]

【発明が解決しようとする課題】従来の製造方法では、
第2のコンタクトホール13を形成する場合、第1の層
間絶縁膜3と第2の層間絶縁膜10の2つの膜を貫通し
なければならない。その結果、エッチング時間が長くな
るために、生産性が低下するという欠点があった。
SUMMARY OF THE INVENTION In the conventional manufacturing method,
When forming the second contact hole 13, it is necessary to penetrate two films of the first interlayer insulating film 3 and the second interlayer insulating film 10. As a result, there is a disadvantage that productivity is reduced due to a longer etching time.

【0015】また、このエッチング時間が長いことでエ
ッチング時にレジスト表面が焼け、レジスト残りが発生
するという欠点もあった。
[0015] Further, there is a disadvantage that the resist surface is burned at the time of etching due to the long etching time, and the resist remains.

【0016】[0016]

【課題を解決するための手段】この目的を達成するため
に、本発明の請求項1記載の薄膜トランジスタの製造方
法は、絶縁基板上に金属遮光膜を所定の領域に形成する
工程と、前記金属遮光膜を有する絶縁基板上に第1の層
間絶縁膜を形成する工程と、前記第1の層間絶縁膜上の
所定の領域にシリコン薄膜からなる島状領域を形成する
工程と、前記島状領域上にゲート絶縁膜およびゲート電
極を順次選択的に形成する工程と、前記島状領域にソー
ス領域とドレイン領域を形成するトランジスタ形成工程
と、前記トランジスタ上に第2の層間絶縁膜を形成する
工程と、前記金属遮光膜の上部の前記第2の層間絶縁膜
および前記ソース領域とドレイン領域に通ずるように前
記島状領域上の前記第2の層間絶縁膜および前記ゲート
絶縁膜にそれぞれホールおよび第1のコンタクトホール
を形成する工程と、前記ホールを形成した領域の前記第
1の層間絶縁膜に前記金属遮光膜に通ずる第2のコンタ
クトホールを形成する工程とを有するものである。
According to a first aspect of the present invention, there is provided a method of manufacturing a thin film transistor, comprising the steps of: forming a metal light-shielding film in a predetermined region on an insulating substrate; Forming a first interlayer insulating film on an insulating substrate having a light-shielding film; forming an island-shaped region made of a silicon thin film in a predetermined region on the first interlayer insulating film; Forming a gate insulating film and a gate electrode sequentially on the transistor, forming a source region and a drain region in the island region, forming a transistor, and forming a second interlayer insulating film on the transistor And the second interlayer insulating film and the gate insulating film on the island region so as to communicate with the second interlayer insulating film above the metal light shielding film and the source region and the drain region, respectively. Forming a contact hole and a first contact hole, and forming a second contact hole in the first interlayer insulating film in a region where the hole is formed, the second contact hole being connected to the metal light shielding film. .

【0017】これにより、第2のコンタクトホールを形
成する際に、すでに、第1のコンタクトホール形成時
に、金属遮光膜の上の第2の層間絶縁膜とゲート絶縁膜
がエッチングされているため、エッチング時間を短くで
き、レジストの焼けの発生を防ぐことができる。
Thus, when the second contact hole is formed, the second interlayer insulating film and the gate insulating film on the metal light-shielding film have already been etched at the time of forming the first contact hole. The etching time can be shortened, and generation of resist burn can be prevented.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0019】図1〜図7は、本発明の実施の形態におけ
る薄膜トランジスタの製造方法の工程断面図である。
1 to 7 are process sectional views of a method for manufacturing a thin film transistor according to an embodiment of the present invention.

【0020】まず、図1に示すように、絶縁基板1の上
に光源(図示せず)の光を遮光する遮光層として、タン
グステンシリサイド等からなる金属遮光膜2を選択的に
形成する。
First, as shown in FIG. 1, a metal light shielding film 2 made of tungsten silicide or the like is selectively formed on an insulating substrate 1 as a light shielding layer for shielding light from a light source (not shown).

【0021】次に、図2に示すように、第1の層間絶縁
膜3を全面に形成する。次に、アモルファスシリコン薄
膜または多結晶シリコン薄膜または単結晶シリコン薄膜
(以下シリコン薄膜と記す。)を形成した後、レジスト
パターンを用いてトランジスタを形成するための島状領
域4を形成する。
Next, as shown in FIG. 2, a first interlayer insulating film 3 is formed on the entire surface. Next, after an amorphous silicon thin film, a polycrystalline silicon thin film, or a single crystal silicon thin film (hereinafter, referred to as a silicon thin film) is formed, an island region 4 for forming a transistor is formed using a resist pattern.

【0022】次に、図3に示すように、島状領域4の表
面にゲート絶縁膜5を形成し、さらにその上にゲート電
極6を選択的に形成する。
Next, as shown in FIG. 3, a gate insulating film 5 is formed on the surface of the island region 4, and a gate electrode 6 is selectively formed thereon.

【0023】次に、図4に示すように、ゲート電極6を
マスクとして不純物イオン7を注入し、島状領域4にソ
ース領域8とドレイン領域9をセルフアラインで形成す
る。
Next, as shown in FIG. 4, impurity ions 7 are implanted using the gate electrode 6 as a mask, and a source region 8 and a drain region 9 are formed in the island-shaped region 4 by self-alignment.

【0024】次に、図5に示すように、第2の層間絶縁
膜10を全面に形成した後、金属遮光膜2と島状領域4
の上にレジストパターンを形成し、第2の層間絶縁膜1
0とゲート絶縁膜5を貫通し、ソース領域8とドレイン
領域9にそれぞれ到達する第1のコンタクトホール11
を形成すると同時に、金属遮光膜2の上部に第2の層間
絶縁膜10を貫通するホール12を形成する。
Next, as shown in FIG. 5, after a second interlayer insulating film 10 is formed on the entire surface, the metal light-shielding film 2 and the island-shaped region 4 are formed.
A resist pattern on the second interlayer insulating film 1
0 and a first contact hole 11 penetrating through the gate insulating film 5 and reaching the source region 8 and the drain region 9 respectively.
At the same time, a hole 12 penetrating through the second interlayer insulating film 10 is formed above the metal light shielding film 2.

【0025】次に、図6に示すように、ホール12上に
レジストパターンを形成し、第1の層間絶縁膜3を貫通
し、金属遮光膜2に到達する第2のコンタクトホール1
3を形成する。
Next, as shown in FIG. 6, a resist pattern is formed on the hole 12, the second contact hole 1 penetrating through the first interlayer insulating film 3 and reaching the metal light shielding film 2.
Form 3

【0026】次に、図7に示すように、シリコンを含有
したアルミニウム等の金属膜を全面に蒸着した後、写真
食刻法によりパターンを形成して、ソース領域8とドレ
イン領域9に電気的に接続するための金属配線14と、
グラウンドに落とすため金属遮光膜2に接続する金属配
線15をそれぞれ形成する。
Next, as shown in FIG. 7, after depositing a metal film such as aluminum containing silicon on the entire surface, a pattern is formed by photolithography, and the source region 8 and the drain region 9 are electrically connected. Metal wiring 14 for connecting to
Metal wires 15 connected to the metal light-shielding film 2 are formed to drop to the ground.

【0027】[0027]

【発明の効果】以上説明したように、本発明の薄膜トラ
ンジスタの製造方法によれば、第2のコンタクトホール
の形成時のエッチング時間を従来に比べて短縮すること
ができるため、生産性を向上させることができるととも
に、レジストの焼けを防ぐことができるため、レジスト
残りの発生を防ぐことができて、歩留まりの向上を図る
ことができる。
As described above, according to the method for manufacturing a thin film transistor of the present invention, the etching time for forming the second contact hole can be shortened as compared with the conventional method, thereby improving the productivity. In addition to the above, it is possible to prevent the resist from being burned, so that it is possible to prevent the remaining resist from being generated, and to improve the yield.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態における薄膜トランジスタ
の製造方法の工程断面図
FIG. 1 is a process cross-sectional view of a method for manufacturing a thin film transistor according to an embodiment of the present invention.

【図2】本発明の実施の形態における薄膜トランジスタ
の製造方法の工程断面図
FIG. 2 is a process sectional view of a method for manufacturing a thin film transistor according to an embodiment of the present invention.

【図3】本発明の実施の形態における薄膜トランジスタ
の製造方法の工程断面図
FIG. 3 is a process sectional view of a method for manufacturing a thin film transistor according to an embodiment of the present invention.

【図4】本発明の実施の形態における薄膜トランジスタ
の製造方法の工程断面図
FIG. 4 is a process sectional view of a method for manufacturing a thin film transistor according to an embodiment of the present invention.

【図5】本発明の実施の形態における薄膜トランジスタ
の製造方法の工程断面図
FIG. 5 is a process sectional view of the method for manufacturing the thin film transistor according to the embodiment of the present invention.

【図6】本発明の実施の形態における薄膜トランジスタ
の製造方法の工程断面図
FIG. 6 is a process sectional view of the method for manufacturing the thin film transistor in the embodiment of the present invention.

【図7】本発明の実施の形態における薄膜トランジスタ
の製造方法の工程断面図
FIG. 7 is a process sectional view of a method for manufacturing a thin film transistor according to an embodiment of the present invention.

【図8】従来の薄膜トランジスタの製造方法を示す工程
断面図
FIG. 8 is a process sectional view showing a conventional method for manufacturing a thin film transistor.

【図9】従来の薄膜トランジスタの製造方法を示す工程
断面図
FIG. 9 is a process sectional view showing a conventional method for manufacturing a thin film transistor.

【図10】従来の薄膜トランジスタの製造方法を示す工
程断面図
FIG. 10 is a process sectional view showing a conventional method for manufacturing a thin film transistor.

【図11】従来の薄膜トランジスタの製造方法を示す工
程断面図
FIG. 11 is a process cross-sectional view showing a conventional method for manufacturing a thin film transistor.

【図12】従来の薄膜トランジスタの製造方法を示す工
程断面図
FIG. 12 is a process sectional view showing a conventional method for manufacturing a thin film transistor.

【図13】従来の薄膜トランジスタの製造方法を示す工
程断面図
FIG. 13 is a process sectional view showing a conventional method of manufacturing a thin film transistor.

【図14】従来の薄膜トランジスタの製造方法を示す工
程断面図
FIG. 14 is a process sectional view showing a conventional method for manufacturing a thin film transistor.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 金属遮光膜 3 第1の層間絶縁膜 4 島状領域 5 ゲート絶縁膜 6 ゲート電極 7 不純物イオン 8 ソース領域 9 ドレイン領域 10 第2の層間絶縁膜 11 第1のコンタクトホール 12 ホール 13 第2のコンタクトホール 14、15 金属配線 REFERENCE SIGNS LIST 1 insulating substrate 2 metal light shielding film 3 first interlayer insulating film 4 island region 5 gate insulating film 6 gate electrode 7 impurity ion 8 source region 9 drain region 10 second interlayer insulating film 11 first contact hole 12 hole 13 Second contact holes 14, 15 Metal wiring

───────────────────────────────────────────────────── フロントページの続き (72)発明者 信定 俊英 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 Fターム(参考) 2H092 JA24 JA41 JA46 JB52 KA04 KA05 KB25 NA27 NA29 RA05 5F110 CC02 GG02 GG12 GG13 GG15 HJ13 HL03 NN03 NN45 QQ11 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Toshihide Shinsada 1-1, Sakaicho, Takatsuki-shi, Osaka Matsushita Electronics Co., Ltd. F-term (reference) 2H092 JA24 JA41 JA46 JB52 KA04 KA05 KB25 NA27 NA29 RA05 5F110 CC02 GG02 GG12 GG13 GG15 HJ13 HL03 NN03 NN45 QQ11

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板上の所定の領域に金属遮光膜を
形成する工程と、前記金属遮光膜を有する絶縁基板上に
第1の層間絶縁膜を形成する工程と、前記第1の層間絶
縁膜上の所定の領域にシリコン薄膜からなる島状領域を
形成する工程と、前記島状領域上にゲート絶縁膜および
ゲート電極を順次選択的に形成する工程と、前記島状領
域にソース領域およびドレイン領域を形成する工程とを
有するトランジスタ形成工程と、前記トランジスタ上に
第2の層間絶縁膜を形成する工程と、前記金属遮光膜の
上部の前記第2の層間絶縁膜および前記ソース領域と前
記ドレイン領域に通ずるように前記島状領域上の前記第
2の層間絶縁膜および前記ゲート絶縁膜にそれぞれホー
ルおよび第1のコンタクトホールを形成する工程と、前
記ホールを形成した領域の前記第1の層間絶縁膜に前記
金属遮光膜に通ずる第2のコンタクトホールを形成する
工程とを有することを特徴とする薄膜トランジスタの製
造方法。
A step of forming a metal light-shielding film in a predetermined region on the insulating substrate; a step of forming a first interlayer insulating film on the insulating substrate having the metal light-shielding film; A step of forming an island-shaped region made of a silicon thin film in a predetermined region on the film; a step of sequentially forming a gate insulating film and a gate electrode on the island-shaped region in a selective manner; A step of forming a transistor including a step of forming a drain region; a step of forming a second interlayer insulating film on the transistor; and a step of forming the second interlayer insulating film and the source region on the metal light-shielding film. Forming a hole and a first contact hole in the second interlayer insulating film and the gate insulating film on the island region so as to communicate with the drain region, respectively; and forming the hole. Forming a second contact hole in the region of the first interlayer insulating film which communicates with the metal light-shielding film.
【請求項2】 前記ソース領域および前記ドレイン領域
に通ずるように形成した第1のコンタクトホールに電気
的に接続するための金属配線および前記金属遮光膜に通
ずるように形成した第2のコンタクトホールおよび前記
第1のコンタクトホールにグラウンドに落とすための金
属配線を形成する工程を有することを特徴とする請求項
1記載の薄膜トランジスタの製造方法。
2. A metal wiring for electrically connecting to a first contact hole formed to communicate with the source region and the drain region, and a second contact hole formed to communicate with the metal light shielding film; 2. The method according to claim 1, further comprising a step of forming a metal wiring to be grounded in the first contact hole.
JP4123099A 1999-02-19 1999-02-19 Manufacture of thin film transistor Pending JP2000243964A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4123099A JP2000243964A (en) 1999-02-19 1999-02-19 Manufacture of thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4123099A JP2000243964A (en) 1999-02-19 1999-02-19 Manufacture of thin film transistor

Publications (1)

Publication Number Publication Date
JP2000243964A true JP2000243964A (en) 2000-09-08

Family

ID=12602619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4123099A Pending JP2000243964A (en) 1999-02-19 1999-02-19 Manufacture of thin film transistor

Country Status (1)

Country Link
JP (1) JP2000243964A (en)

Similar Documents

Publication Publication Date Title
US8440509B2 (en) Method for producing a semiconductor device by etch back process
US6831318B2 (en) Thin film transistor array
US11233106B2 (en) Array substrate, display apparatus, and method of fabricating array substrate
US6500702B2 (en) Method for manufacturing thin film transistor liquid crystal display
JP2002107758A (en) Method for manufacturing liquid crystal display device, method for manufacturing display device and liquid crystal display device
US20080197357A1 (en) Display panel and manufacturing method
KR100493976B1 (en) Projector equipped with semiconductor device, active matrix device and active matrix device
JP3934236B2 (en) Semiconductor device and manufacturing method thereof
US6847413B2 (en) Liquid crystal display device and method for manufacturing the same
JP4132937B2 (en) Liquid crystal display device and manufacturing method thereof
JP2000243964A (en) Manufacture of thin film transistor
JP3647384B2 (en) Thin film semiconductor device, manufacturing method thereof, and display panel
KR101750562B1 (en) Organic Light Emitting Display Device and Method for fabricating the same
KR100242946B1 (en) Thin film transistor and its manufacturing method
KR101216171B1 (en) Display Device And Method For Fabricating Thereof
KR100326729B1 (en) Method for forming of wire in tft-lcd and structure same
KR100502340B1 (en) Thin film transistor, manufacturing method thereof and plat pannel display with the TFT
KR100848102B1 (en) Thin film transistor substrate and manufacturing method thereof
US6844901B2 (en) Liquid crystal display device and method of manufacturing the same
KR101258256B1 (en) method for fabricating Array substrate for liquid crystal display
JPH04365017A (en) Amorphous silicone thin film transistor array
JPH09232582A (en) Method of manufacturing thin film transistor
KR20050068241A (en) Method for manufacturing lcd
JP2004078236A (en) Switching element substrate
KR100223591B1 (en) Thin film transistors and the manufacturing method thereof