[go: up one dir, main page]

JP2000244128A - Multilayer printed wiring board and mounting structure of chip type three-terminal noise filter using the same - Google Patents

Multilayer printed wiring board and mounting structure of chip type three-terminal noise filter using the same

Info

Publication number
JP2000244128A
JP2000244128A JP11046872A JP4687299A JP2000244128A JP 2000244128 A JP2000244128 A JP 2000244128A JP 11046872 A JP11046872 A JP 11046872A JP 4687299 A JP4687299 A JP 4687299A JP 2000244128 A JP2000244128 A JP 2000244128A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
noise filter
ground conductor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11046872A
Other languages
Japanese (ja)
Inventor
Yasushi Takeuchi
靖 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11046872A priority Critical patent/JP2000244128A/en
Publication of JP2000244128A publication Critical patent/JP2000244128A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Filters And Equalizers (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 ノイズ除去を目的としてノイズフィルタを複
数整列配置する場合、ノイズ除去効果を損なうことなく
本来有するノイズ除去効果を十分に発揮できる多層プリ
ント配線基板及びそれを用いたチップ型3端子ノイズフ
ィルタの実装構造を提供する。 【解決手段】 ノイズフィルタ5のグランド電極6が接
続されているグランド導体2を多層プリント配線基板1
の裏面に形成されたグランド導体3及び多層プリント配
線基板内部の内層グランド導体10にノイズフィルタの
グランド電極近傍に設けたスルーホール4を介して接続
される構造をとる。これにより基板裏面のグランド導体
や内層グランド導体にノイズフィルタのグランド電極が
強く接続され、高周波電流の経路に直列に入るインダク
タンスの値が非常に小さくなり、ノイズフィルタのグラ
ンド電極に発生するノイズ電圧が抑制される。したがっ
て、ノイズフィルタのノイズ除去効果が大きくなると供
にノイズ除去効果が十分に発揮される。
(57) [Summary] (With correction) [Problem] When a plurality of noise filters are arranged in order to remove noise, a multilayer printed wiring board and a multilayer printed wiring board capable of fully exhibiting the inherent noise removing effect without impairing the noise removing effect Provided is a mounting structure of a chip-type three-terminal noise filter using the same. A ground conductor to which a ground electrode of a noise filter is connected is connected to a multilayer printed wiring board.
Is connected to the ground conductor 3 formed on the back surface and the inner-layer ground conductor 10 inside the multilayer printed wiring board via a through hole 4 provided near the ground electrode of the noise filter. As a result, the ground electrode of the noise filter is strongly connected to the ground conductor and the inner-layer ground conductor on the back surface of the substrate, and the inductance value that enters the high-frequency current path in series becomes very small, and the noise voltage generated at the ground electrode of the noise filter is reduced. Is suppressed. Therefore, when the noise removing effect of the noise filter increases, the noise removing effect is sufficiently exhibited.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多層プリント配線
基板やケーブルからの電磁波放射ノイズを低減するため
の多層プリント配線基板及びそれを用いたチップ型3端
子ノイズフィルタの実装構造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed wiring board for reducing electromagnetic radiation noise from a multilayer printed wiring board and a cable, and a mounting structure of a chip type three-terminal noise filter using the same.

【0002】[0002]

【従来の技術】従来、プリント配線基板やプリント配線
基板に接続されたケーブルから発生する電磁波放射ノイ
ズを低減させる方法の一つとして、電磁波放射ノイズ源
となる信号線とグランド導体との間に貫通コンデンサや
分布定数型LCフィルタ等のノイズフィルタを挿入し、
信号導体路に流れる信号が有する高周波成分をグランド
に還流させることにより、信号導体路から高周波成分を
除去する方法が知られている。
2. Description of the Related Art Conventionally, as one method for reducing electromagnetic radiation noise generated from a printed wiring board or a cable connected to the printed wiring board, a method is known in which a through-hole is provided between a signal line serving as an electromagnetic radiation noise source and a ground conductor. Insert a noise filter such as a capacitor or distributed constant LC filter,
There is known a method of removing a high-frequency component from a signal conductor path by returning a high-frequency component of a signal flowing in the signal conductor path to the ground.

【0003】通常、ノイズフィルタは図6に示すような
チップ型3端子ノイズフィルタ35が使用される。図6
はチップ型3端子ノイズフィルタの上面図で、チップ型
3端子ノイズフィルタ35の両側には信号電極37a及
び38bが形成されており、さらにチップ型3端子ノイ
ズフィルタ35の中央部にはグランド電極36が形成さ
れている。
Usually, a chip type three-terminal noise filter 35 as shown in FIG. 6 is used as a noise filter. FIG.
Is a top view of the chip-type three-terminal noise filter. Signal electrodes 37a and 38b are formed on both sides of the chip-type three-terminal noise filter 35, and a ground electrode 36 is provided at the center of the chip-type three-terminal noise filter 35. Are formed.

【0004】上述したチップ型3端子ノイズフィルタ3
5を用いて電磁波放射ノイズの低減を図るため、I/O
コネクタの近くにチップ型3端子ノイズフィルタ35が
配置される場合、I/Oコネクタから伸びている信号導
体路1本に対してチップ型3端子ノイズフィルタ35が
1個挿入されることが多い。このため、チップ型3端子
ノイズフィルタ35はI/Oコネクタの近傍に密集した
状態で整列配置されることになる。
The above-described chip type three-terminal noise filter 3
5 to reduce the electromagnetic radiation noise,
When the chip-type three-terminal noise filter 35 is arranged near the connector, one chip-type three-terminal noise filter 35 is often inserted into one signal conductor path extending from the I / O connector. For this reason, the chip-type three-terminal noise filters 35 are closely arranged and arranged near the I / O connector.

【0005】図7は上述したチップ型3端子ノイズフィ
ルタ35が整列配置された状態を示す平面図である。ま
た、図8はチップ型3端子ノイズフィルタ35が整列配
置される前のプリント配線基板31の状態を示す平面図
である。図7において、チップ型3端子ノイズフィルタ
35は、4層プリント配線基板31上に、図示していな
いI/Oコネクタから伸びている8本の信号導体路(バ
スライン)に対し8個が整列配置されている。即ち、図
8において、グランド導体32、信号導体路39a、信
号導体路39b、信号パッド38a、信号パッド39b
が4層プリント配線基板31の上に形成されている。信
号導体路39a及び39bは平行に整列配置され、か
つ、信号導体路39aと39bとは対向している。信号
導体路39aの図8の右側は図示していないI/Oコネ
クタと接続されている。また、整列配置されたチップ型
3端子ノイズフィルタ35の各グランド電極36はグラ
ンド導体32によって電気的に接続されており、さらに
整列配置されたチップ型3端子ノイズフィルタ35の端
から端まで接続されている。
FIG. 7 is a plan view showing a state in which the above-mentioned chip type three-terminal noise filter 35 is arranged and arranged. FIG. 8 is a plan view showing a state of the printed wiring board 31 before the chip type three-terminal noise filter 35 is arranged. 7, eight chip-type three-terminal noise filters 35 are arranged on a four-layer printed wiring board 31 with respect to eight signal conductor paths (bus lines) extending from an I / O connector (not shown). Are located. That is, in FIG. 8, the ground conductor 32, the signal conductor path 39a, the signal conductor path 39b, the signal pad 38a, and the signal pad 39b
Are formed on the four-layer printed wiring board 31. The signal conductor paths 39a and 39b are arranged in parallel and the signal conductor paths 39a and 39b are opposed to each other. The right side of FIG. 8 of the signal conductor path 39a is connected to an I / O connector (not shown). In addition, the ground electrodes 36 of the aligned chip-type three-terminal noise filters 35 are electrically connected by the ground conductor 32, and further connected from one end of the aligned chip-type three-terminal noise filters 35 to the other. ing.

【0006】図9は図7におけるXX′の断面図であ
る。図9において、40は4層プリント配線基板31の
内層グランド導体、41は内層電源導体、33は4層プ
リント配線基板31の裏面に形成されているグランド導
体である。
FIG. 9 is a sectional view taken along the line XX 'in FIG. 9, reference numeral 40 denotes an inner-layer ground conductor of the four-layer printed wiring board 31, 41 denotes an inner-layer power supply conductor, and 33 denotes a ground conductor formed on the back surface of the four-layer printed wiring board 31.

【0007】[0007]

【発明が解決しようとする課題】上述したチップ型3端
子ノイズフィルタの実装構造において、整列配置された
チップ型3端子ノイズフィルタの各グランド電極が接続
されているグランド導体の幅(図7の左右方向の長さ)
は、チップ型3端子ノイズフィルタが有するグランド電
極の幅(図8の左右方向の長さ)によってほぼ決定され
る。したがって、図7の如く整列配置されたチップ型3
端子ノイズフィルタにおいては、グランド導体の形状は
図8の上下方向に細長い線状である。
In the above-described mounting structure of the chip-type three-terminal noise filter, the width of the ground conductor to which each ground electrode of the aligned chip-type three-terminal noise filter is connected (the left and right in FIG. 7). Direction length)
Is substantially determined by the width (length in the left-right direction of FIG. 8) of the ground electrode of the chip-type three-terminal noise filter. Therefore, the chip types 3 arranged as shown in FIG.
In the terminal noise filter, the shape of the ground conductor is an elongated line in the vertical direction in FIG.

【0008】このように細長い形状となったグランド導
体は、コイルとしての機能を有するようになり、インダ
クタンスが発生する。この結果、チップ型3端子ノイズ
フィルタで除去しようとする高周波電流の経路にインダ
クタンスが直列に接続された状態となる。したがって、
チップ型3端子ノイズフィルタのノイズ除去の効果がイ
ンダクタンスによって阻害されてしまい、チップ型3端
子ノイズフィルタが本来有するノイズ除去効果が発揮さ
れなくなる。さらに、グランド導体のインダクタンスに
より、チップ型3端子ノイズフィルタのグランド電極に
ノイズ電圧が発生する問題も起こる。
The ground conductor having such an elongated shape comes to have a function as a coil, and an inductance is generated. As a result, the inductance is connected in series to the path of the high-frequency current to be removed by the chip-type three-terminal noise filter. Therefore,
The inductance of the chip-type three-terminal noise filter is impaired by the inductance, and the noise-reduction effect inherent to the chip-type three-terminal noise filter is not exhibited. Further, there is a problem that a noise voltage is generated on the ground electrode of the chip-type three-terminal noise filter due to the inductance of the ground conductor.

【0009】上述したチップ型3端子ノイズフィルタの
実装構造に起因するインダクタンスが発生する問題に対
し、整列配置されたチップ型3端子ノイズフィルタに対
向した基板裏側に補助グランド導体を形成し、チップ型
3端子ノイズフィルタのグランド電極の近傍にスルーホ
ールを設けグランド導体と補助グランド導体とを電気的
に接続することにより、高周波電流の経路に直列で入る
インダクタンスを少なくする実装構造が特許26769
21号によって提案されている。しかし、この実装構造
は両面プリント配線基板に適用されたものである。
In order to solve the problem of the occurrence of inductance due to the mounting structure of the chip-type three-terminal noise filter described above, an auxiliary ground conductor is formed on the back side of the substrate facing the chip-type three-terminal noise filter arranged in line. Japanese Patent No. 26769 discloses a mounting structure in which a through-hole is provided in the vicinity of a ground electrode of a three-terminal noise filter to electrically connect a ground conductor and an auxiliary ground conductor, thereby reducing inductance that enters a high-frequency current path in series.
No. 21 has proposed. However, this mounting structure is applied to a double-sided printed wiring board.

【0010】本発明は、チップ型3端子ノイズフィルタ
のノイズ除去効果を損なうことなく本来のノイズ除去効
果を十分に発揮することができる多層プリント配線基板
及びそれを用いたチップ型3端子ノイズフィルタの実装
構造を提供することを目的とする。
The present invention relates to a multilayer printed wiring board capable of sufficiently exhibiting the original noise removing effect without impairing the noise removing effect of the chip type three-terminal noise filter, and a chip type three-terminal noise filter using the same. It is intended to provide a mounting structure.

【0011】[0011]

【課題を解決するための手段】上記課題を解決するため
に、本発明の多層プリント配線基板は、細長い形状のグ
ランド導体とグランド導体を挟んで対向配置された信号
導体路とが上面に形成され、両端部に信号電極が形成さ
れ中央部にグランド電極が形成されたチップ型3端子ノ
イズフィルタを信号電極と、信号導体路と、グランド電
極と、グランド導体とを電気的に接続するように複数整
列配置して実装される多層プリント配線基板であって、
グランド導体により発生するインダクタンスを打ち消す
ように作用する機能素子と、グランド導体と機能素子と
を電気的に接続するスルーホールを有する多層プリント
配線基板である。このとき、機能素子は多層プリント配
線基板内部に形成された内層グランド導体である。ま
た、機能素子は多層プリント配線基板裏面に形成された
グランド導体である。
In order to solve the above-mentioned problems, a multilayer printed wiring board according to the present invention has an elongated ground conductor and signal conductor paths opposed to each other with the ground conductor interposed therebetween. A chip-type three-terminal noise filter having signal electrodes formed at both ends and a ground electrode formed at the center so as to electrically connect the signal electrode, the signal conductor path, the ground electrode, and the ground conductor. A multilayer printed wiring board that is arranged and mounted,
A multilayer printed wiring board having a functional element that acts to cancel an inductance generated by a ground conductor and a through hole that electrically connects the ground conductor and the functional element. At this time, the functional element is an inner-layer ground conductor formed inside the multilayer printed wiring board. The functional element is a ground conductor formed on the back surface of the multilayer printed wiring board.

【0012】また、本発明のチップ型3端子ノイズフィ
ルタの実装構造は、細長い形状のグランド導体とグラン
ド導体を挟んで対向配置された信号導体路とが形成され
た多層プリント配線基板上で、両端部に信号電極が形成
され中央部にグランド電極が形成されたチップ型3端子
ノイズフィルタを信号電極と、信号導体路と、グランド
電極と、グランド導体とを電気的に接続するように実装
するチップ型3端子ノイズフィルタの実装構造であっ
て、グランド導体をグランド導体により発生するインダ
クタンスを打ち消すように作用するプリント配線基板内
部に形成された内層グランド導体及びチップ型3端子ノ
イズフィルタの反実装面に形成されたグランド導体を電
気的に接続するスルーホールを有する多層プリント配線
基板上に複数整列配置されて実装されるチップ型3端子
ノイズフィルタの実装構造である。
Further, the mounting structure of the chip type three-terminal noise filter of the present invention is characterized in that the both ends are formed on a multilayer printed wiring board in which a long and narrow ground conductor and signal conductor paths opposed to each other across the ground conductor are formed. Chip-type three-terminal noise filter in which a signal electrode is formed in a portion and a ground electrode is formed in a central portion so as to electrically connect the signal electrode, the signal conductor path, the ground electrode, and the ground conductor. A mounting structure of a three-terminal type noise filter, wherein the ground conductor is provided on an inner-layer ground conductor formed inside the printed wiring board acting to cancel the inductance generated by the ground conductor, and on an opposite mounting surface of the chip-type three-terminal noise filter. A plurality of multi-layered printed wiring boards having through holes for electrically connecting formed ground conductors A mounting structure of a chip-type three-terminal noise filter is implemented is.

【0013】即ち、多層プリント配線基板上に形成され
たグランド導体と、グランド導体を挟んで対向するよう
に形成された信号導体路とに、チップ型ノイズフィルタ
の両側に形成された信号電極と信号導体路とを電気的に
接続し、かつチップ型3端子ノイズフィルタのグランド
電極とグランド導体とが電気的に接続するようにチップ
型3端子ノイズフィルタを複数整列配置し、多層プリン
ト配線基板の他方の面に形成されるグランド導体及び多
層プリント配線基板内部に形成される内層グランド導体
がグランド電極の近傍に設けたスルーホールによって電
気的に接続される構造である。
That is, a signal conductor formed on both sides of a chip type noise filter and a signal conductor formed on a ground conductor formed on a multilayer printed wiring board and a signal conductor path formed to face each other with the ground conductor interposed therebetween. A plurality of chip-type three-terminal noise filters are arranged and arranged so as to electrically connect the conductor path and electrically connect the ground electrode of the chip-type three-terminal noise filter to the ground conductor. And the inner layer ground conductor formed inside the multilayer printed wiring board is electrically connected by through holes provided near the ground electrode.

【0014】チップ型3端子ノイズフィルタのグランド
電極は、従来のようなチップ型3端子ノイズフィルタが
実装された基板面だけでグランド導体と接続される構造
ではなく、多層プリント配線基板の裏面に形成されたグ
ランド導体及び多層プリント配線基板内部に形成された
内層グランド導体とグランド電極近傍に設けたスルーホ
ールを介して電気的に接続される。多層プリント配線基
板においてこのようなチップ型3端子ノイズフィルタの
実装構造をとることにより、基板裏面のグランド導体や
内層グランド導体にチップ型3端子ノイズフィルタのグ
ランド電極が強く接続される。これにより、高周波電流
の経路に直列に入るインダクタンスの値を非常に小さく
することができる。
The ground electrode of the chip-type three-terminal noise filter is formed on the back surface of the multilayer printed wiring board, not in the conventional structure in which the ground electrode is connected only to the substrate surface on which the chip-type three-terminal noise filter is mounted. The ground conductor and the inner-layer ground conductor formed inside the multilayer printed wiring board are electrically connected to each other through through holes provided near the ground electrode. With such a mounting structure of the chip-type three-terminal noise filter in the multilayer printed wiring board, the ground electrode of the chip-type three-terminal noise filter is strongly connected to the ground conductor and the inner-layer ground conductor on the back surface of the substrate. Thereby, the value of the inductance that enters the high-frequency current path in series can be made very small.

【0015】[0015]

【発明の実施の形態】次に、本発明の実施の形態を図面
を参照しながら詳細に説明する。本実施の形態では図4
に示す3端子のチップ型ノイズフィルタ5が8個整列配
置された例を説明する。図4はチップ型3端子ノイズフ
ィルタ5の平面図で、チップ型3端子ノイズフィルタ5
の両側に信号電極7a、7bが形成されており、さらに
チップ型3端子ノイズフィルタ5の中央部にはグランド
電極6が形成されている。
Next, embodiments of the present invention will be described in detail with reference to the drawings. In the present embodiment, FIG.
An example in which eight three-terminal chip type noise filters 5 shown in FIG. FIG. 4 is a plan view of the chip-type three-terminal noise filter 5.
, Signal electrodes 7a and 7b are formed on both sides, and a ground electrode 6 is formed at the center of the chip type three-terminal noise filter 5.

【0016】図1は本発明のチップ型3端子ノイズフィ
ルタの実装構造を示す平面図である。図1は、4層プリ
ント配線基板1上の図示していないI/Oコネクタ近傍
にチップ型3端子ノイズフィルタ5を8個整列配置させ
た様子を示している。図1においてチップ型3端子ノイ
ズフィルタ5は、4層プリント配線基板1上に、図示し
ていないI/Oコネクタから伸びている8本の信号導体
路(バスライン)に対し8個が整列配置されている。即
ち、チップ型3端子ノイズフィルタ5を整列配置させる
前の状態を示す図2においてグランド導体2、信号導体
路9a、信号導体路9b、信号パッド8a、及び信号パ
ッド8bが4層プリント配線基板1上に形成されてい
る。さらに信号導体路9a及び信号導体路9bは平行に
整列配置され、かつ、信号導体路9aと信号導体路9b
とは対向して形成されている。図1において信号導体路
9aの右側は図示していないI/Oコネクタと接続さ
れ、図1において信号導体路9aの左側はチップ型3端
子ノイズフィルタ5の信号パッド8aと接続されてい
る。また、信号導体路9bの右側はチップ型3端子ノイ
ズフィルタ5の信号パッド8bと接続されており、信号
導体路9bの左側は図示していない他の電子回路素子に
接続されている。グランド導体2は整列配置されたチッ
プ型3端子ノイズフィルタ5の各グランド電極6とはん
だ接合されて電気的に接続されている。さらに、グラン
ド導体2は整列配置された8個のチップ型3端子ノイズ
フィルタ5の端から端まで接続されている。チップ型3
端子ノイズフィルタ5に形成されている二つの信号電極
のうち、信号電極7aは信号パッド8aとはんだ接合に
より電気的に接続され、チップ型3端子ノイズフィルタ
5のもう一方の信号電極7bは信号パッド8bとはんだ
接合され電気的に接続されている。
FIG. 1 is a plan view showing a mounting structure of a chip type three-terminal noise filter of the present invention. FIG. 1 shows a state in which eight chip-type three-terminal noise filters 5 are arranged and arranged in the vicinity of an I / O connector (not shown) on a four-layer printed wiring board 1. In FIG. 1, eight chip-type three-terminal noise filters 5 are arranged on a four-layer printed wiring board 1 for eight signal conductor paths (bus lines) extending from an I / O connector (not shown). Have been. That is, the ground conductor 2, the signal conductor 9a, the signal conductor 9b, the signal pad 8a, and the signal pad 8b are four-layer printed wiring boards 1 in FIG. Is formed on. Further, the signal conductor paths 9a and 9b are aligned in parallel, and the signal conductor paths 9a and 9b
Are formed facing each other. 1, the right side of the signal conductor path 9a is connected to an I / O connector (not shown), and the left side of the signal conductor path 9a is connected to the signal pad 8a of the chip type three-terminal noise filter 5 in FIG. The right side of the signal conductor path 9b is connected to the signal pad 8b of the chip type three-terminal noise filter 5, and the left side of the signal conductor path 9b is connected to another electronic circuit element (not shown). The ground conductor 2 is soldered to and electrically connected to each ground electrode 6 of the aligned three-terminal noise filter 5. Further, the ground conductor 2 is connected from end to end of the eight chip-type three-terminal noise filters 5 arranged in a line. Chip type 3
Of the two signal electrodes formed on the terminal noise filter 5, the signal electrode 7a is electrically connected to the signal pad 8a by soldering, and the other signal electrode 7b of the chip type three-terminal noise filter 5 is connected to the signal pad. 8b and are electrically connected by soldering.

【0017】8個のチップ型3端子ノイズフィルタ5が
整列配置されたとき、チップ型3端子ノイズフィルタ5
の各グランド電極6が接続されているグランド導体2
は、4層プリント配線基板1の内層グランド導体10及
び4層プリント配線基板1の裏面に形成されているグラ
ンド導体3と、チップ型3端子ノイズフィルタ5のグラ
ンド電極6の近傍に設けられたスルーホール4を介して
電気的に接続されている。このため、チップ型3端子ノ
イズフィルタ5のグランド電極6は直ちに内層グランド
導体10及び4層プリント配線基板の裏面のグランド導
体3に接続される。この結果、グランド導体2に発生し
たインダクタンスの影響はほとんどなくなり、かわりに
グランド導体2に発生していたインダクタンスは、内層
グランド層10のインダクタンス及び4層プリント配線
基板1裏面のグランド導体3のインダクタンスとの並列
回路によるインダクタンスとなる。しかし、内層グラン
ド導体10及びグランド導体3は導体面積が広いのでイ
ンダクタンスを小さくすることができるので、上記のグ
ランド導体3及び内層グランド導体10はグランド導体
2に発生するインダクタンスを打ち消すように作用する
機能素子となる。したがって、チップ型3端子ノイズフ
ィルタ5のグランド電極6に発生するノイズ電圧が低減
されると供に、チップ型3端子ノイズフィルタ5の高周
波ノイズ除去効果も阻害されることはない。
When the eight chip-type three-terminal noise filters 5 are aligned, the chip-type three-terminal noise filters 5
Ground conductor 2 to which each ground electrode 6 is connected
Is a through conductor provided in the vicinity of the ground conductor 6 formed on the inner layer ground conductor 10 of the four-layer printed wiring board 1 and the back surface of the four-layer printed wiring board 1 and the ground electrode 6 of the chip type three-terminal noise filter 5. It is electrically connected via the hole 4. Therefore, the ground electrode 6 of the chip-type three-terminal noise filter 5 is immediately connected to the inner-layer ground conductor 10 and the ground conductor 3 on the back surface of the four-layer printed wiring board. As a result, the effect of the inductance generated on the ground conductor 2 is almost eliminated, and the inductance generated on the ground conductor 2 is replaced by the inductance of the inner ground layer 10 and the inductance of the ground conductor 3 on the back surface of the four-layer printed wiring board 1. Of the parallel circuit. However, since the inner-layer ground conductor 10 and the ground conductor 3 have a large conductor area, the inductance can be reduced. Therefore, the ground conductor 3 and the inner-layer ground conductor 10 function to cancel the inductance generated in the ground conductor 2. Element. Therefore, the noise voltage generated on the ground electrode 6 of the chip-type three-terminal noise filter 5 is reduced, and the high-frequency noise removal effect of the chip-type three-terminal noise filter 5 is not hindered.

【0018】また、本発明の他の実施形態として、4層
プリント配線基板1の裏面に、ある電子回路素子が実装
された場合を考える。図4は図1に示したチップ型3端
子ノイズフィルタ5の実装構造において、整列配置され
たチップ型3端子ノイズフィルタ5の直下にあたる4層
プリント基板1の裏面に表面実装型のICが実装されて
いる様子を示した垂直断面図である。図5において4層
プリント配線基板1の裏面に信号導体路14a及び信号
導体路14bが形成されIC12のリード電極13a及
びリード電極13bが接続されている。このため、図3
に示したように4層プリント配線基板1の裏面に形成さ
れるグランド導体3は設けられていない。このため、グ
ランド導体2は4層プリント配線基板1内部の内層グラ
ンド導体10とのみスルーホール4を介して電気的に接
続されている。この場合も先の実施形態ほどではない
が、内層グランド導体10によってインダクタンスの値
を小さくすることができる。これにより、チップ型3端
子ノイズフィルタ5のグランド電極6に発生するノイズ
電圧が低減されると供に、チップ型3端子ノイズフィル
タ5が有する高周波ノイズ除去の働きが阻害されること
はない。
As another embodiment of the present invention, a case where a certain electronic circuit element is mounted on the back surface of the four-layer printed wiring board 1 will be considered. FIG. 4 shows a mounting structure of the chip-type three-terminal noise filter 5 shown in FIG. 1 in which a surface-mount type IC is mounted on the back surface of the four-layer printed circuit board 1 immediately below the aligned chip-type three-terminal noise filter 5. FIG. 4 is a vertical cross-sectional view showing a state in which In FIG. 5, a signal conductor path 14a and a signal conductor path 14b are formed on the back surface of the four-layer printed wiring board 1, and the lead electrodes 13a and 13b of the IC 12 are connected. For this reason, FIG.
The ground conductor 3 formed on the back surface of the four-layer printed wiring board 1 is not provided as shown in FIG. Therefore, the ground conductor 2 is electrically connected only to the inner-layer ground conductor 10 inside the four-layer printed wiring board 1 via the through hole 4. In this case, the value of the inductance can be reduced by the inner-layer ground conductor 10, though not as much as in the previous embodiment. Accordingly, the noise voltage generated on the ground electrode 6 of the chip-type three-terminal noise filter 5 is reduced, and the function of removing high-frequency noise of the chip-type three-terminal noise filter 5 is not hindered.

【0019】なお、本実施形態では、8個のチップ型3
端子ノイズフィルタ5が整列配置された実装構造を説明
したが、複数のチップ型3端子ノイズフィルタ5が整列
配置される実装構造全てに当然応用できる。さらに、本
実施形態ではチップ型3端子ノイズフィルタ5が整列配
置される基板として4層プリント配線基板1を用いた
が、6層以上の多層プリント配線基板にも本発明の実装
構造が適用できることは言うまでもない。
In this embodiment, eight chip types 3
Although the mounting structure in which the terminal noise filters 5 are arranged has been described, the present invention can naturally be applied to all mounting structures in which a plurality of chip-type three-terminal noise filters 5 are arranged. Further, in the present embodiment, the four-layer printed wiring board 1 is used as the substrate on which the chip-type three-terminal noise filters 5 are arranged and arranged. However, the mounting structure of the present invention can be applied to a multilayer printed wiring board having six or more layers. Needless to say.

【0020】また、グランド導体により発生するインダ
クタンスを打ち消すように作用する機能素子として、グ
ランド導体と同じ形状および大きさの内層グランド導体
を設けるものとしたが、当然この形状に限定されるもの
ではなく、上記の作用が生じるものであればその形状は
限定されるものではない。例えば、より小さな面積で同
じ大きさのインダクタンスが得られるように、折り曲げ
られた形状のパターンが考えられ、このように構成して
もよい。
In addition, as the functional element acting to cancel the inductance generated by the ground conductor, an inner-layer ground conductor having the same shape and size as the ground conductor is provided, but is not limited to this shape. However, the shape is not limited as long as the above action occurs. For example, a bent-shaped pattern is conceivable so that an inductance of the same size can be obtained in a smaller area, and such a configuration may be adopted.

【0021】[0021]

【発明の効果】以上説明したように、本発明によれば多
層プリント配線基板にチップ型3端子ノイズフィルタが
複数整列配置される場合、チップ型3端子ノイズフィル
タのグランド電極を接続するグランド導体を多層プリン
ト配線基板の裏面に形成されたグランド導体及び多層プ
リント配線基板内部の内層グランド導体とを電気的に接
続するスルーホールを有する多層プリント配線基板を用
いることにより、チップ型3端子ノイズフィルタが実装
された面のグランド導体のインダクタンスが小さくな
る。これにより、チップ型3端子ノイズフィルタのノイ
ズ除去効果が大きくなると供にチップ型3端子ノイズフ
ィルタのグランド電極に発生するノイズ電圧が除去さ
れ、チップ型3端子ノイズフィルタが有する高周波ノイ
ズ除去効果を損なうことなく本来の高周波ノイズ除去効
果が十分に発揮される。
As described above, according to the present invention, when a plurality of chip-type three-terminal noise filters are arranged on a multilayer printed wiring board, the ground conductor for connecting the ground electrode of the chip-type three-terminal noise filter is formed. A chip type three-terminal noise filter is mounted by using a multilayer printed wiring board having a through hole for electrically connecting a ground conductor formed on the back surface of the multilayer printed wiring board and an inner ground conductor inside the multilayer printed wiring board. The inductance of the ground conductor on the reduced surface is reduced. As a result, the noise removal effect of the chip-type three-terminal noise filter increases, and the noise voltage generated at the ground electrode of the chip-type three-terminal noise filter is removed, thereby impairing the high-frequency noise removal effect of the chip-type three-terminal noise filter. Thus, the original high-frequency noise removal effect is sufficiently exhibited.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例の構造平面図であり、4層プリ
ント配線基板上にチップ型3端子ノイズフィルタが整列
配置された状態を示す図である。
FIG. 1 is a structural plan view of an embodiment of the present invention, showing a state where chip type three-terminal noise filters are arranged and arranged on a four-layer printed wiring board.

【図2】図1に示した実施例における4層プリント配線
基板を、チップ型3端子ノイズフィルタを整列配置する
前の状態を示す平面図である。
FIG. 2 is a plan view showing the four-layer printed wiring board in the embodiment shown in FIG. 1 before a chip type three-terminal noise filter is arranged.

【図3】図1のXX′の垂直断面図である。FIG. 3 is a vertical sectional view taken along line XX ′ of FIG. 1;

【図4】図1に示した実施例におけるチップ型3端子ノ
イズフィルタの平面図である。
FIG. 4 is a plan view of the chip-type three-terminal noise filter in the embodiment shown in FIG.

【図5】本発明の他の実施の形態における4層プリント
配線基板の垂直断面図である。
FIG. 5 is a vertical sectional view of a four-layer printed wiring board according to another embodiment of the present invention.

【図6】従来例におけるチップ型3端子ノイズフィルタ
の平面図である。
FIG. 6 is a plan view of a conventional chip-type three-terminal noise filter.

【図7】従来例における構造平面図であり、4層プリン
ト配線基板にチップ型3端子ノイズフィルタが整列配置
された状態を示す図である。
FIG. 7 is a structural plan view of a conventional example, showing a state in which a chip type three-terminal noise filter is arranged and arranged on a four-layer printed wiring board.

【図8】従来例における4層プリント配線基板にチップ
型3端子ノイズフィルタを整列配置する前の状態を示す
平面図である。
FIG. 8 is a plan view showing a state before a chip type three-terminal noise filter is arranged and arranged on a four-layer printed wiring board in a conventional example.

【図9】従来例における図7のXX′の垂直断面図であ
る。
FIG. 9 is a vertical sectional view of XX ′ in FIG. 7 in a conventional example.

【符号の説明】[Explanation of symbols]

1 4層プリント配線基板 2 グランド導体 3 グランド導体 4 スルーホール 5 チップ型3端子ノイズフィルタ 6 グランド電極 7a、7b 信号電極 8a、8b 信号パッド 9a、9b 信号導体路 10 内層グランド導体 11 内層電源導体 12 IC 13a、13b リード電極 14a、14b 信号導体路 31 4層プリント配線基板 32 グランド導体 33 グランド導体 34 スルーホール 35 チップ型3端子ノイズフィルタ 36 グランド電極 37a、37b 信号電極 38a、38b 信号パッド 39a、39b 信号導体路 40 内層グランド導体 41 内層電源導体 DESCRIPTION OF SYMBOLS 1 Four-layer printed wiring board 2 Ground conductor 3 Ground conductor 4 Through hole 5 Chip type three terminal noise filter 6 Ground electrode 7a, 7b Signal electrode 8a, 8b Signal pad 9a, 9b Signal conductor path 10 Inner layer ground conductor 11 Inner layer power conductor 12 IC 13a, 13b Lead electrode 14a, 14b Signal conductor path 31 Four-layer printed wiring board 32 Ground conductor 33 Ground conductor 34 Through hole 35 Chip-type three-terminal noise filter 36 Ground electrode 37a, 37b Signal electrode 38a, 38b Signal pad 39a, 39b Signal conductor path 40 Inner layer ground conductor 41 Inner layer power conductor

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 細長い形状のグランド導体と、該グラン
ド導体を挟んで対向配置された信号導体路が上面に形成
された多層プリント配線基板であって、 前記グランド導体により発生するインダクタンスを打ち
消すように作用する機能素子と、前記グランド導体と前
記機能素子とを電気的に接続するスルーホールを有する
多層プリント配線基板。
1. A multilayer printed wiring board having an elongated ground conductor and a signal conductor path opposed to the ground conductor sandwiching the ground conductor formed on an upper surface thereof, so as to cancel an inductance generated by the ground conductor. A multilayer printed wiring board having a functioning element that functions and a through hole for electrically connecting the ground conductor and the functioning element.
【請求項2】 前記機能素子は、 前記多層プリント配線基板内部に形成された内層グラン
ド導体である請求項1記載の多層プリント配線基板。
2. The multilayer printed wiring board according to claim 1, wherein the functional element is an inner-layer ground conductor formed inside the multilayer printed wiring board.
【請求項3】 前記機能素子は、 前記多層プリント配線基板裏面に形成されたグランド導
体である請求項1記載の多層プリント配線基板。
3. The multilayer printed wiring board according to claim 1, wherein the functional element is a ground conductor formed on a back surface of the multilayer printed wiring board.
【請求項4】 請求項1乃至請求項3のいずれかに記載
の多層プリント配線基板上に、両端部に信号電極が形成
され中央部にグランド電極が形成されたチップ型3端子
ノイズフィルタを実装する実装構造であって、 前記信号電極と前記信号導体路、および前記グランド電
極と前記グランド導体のそれぞれを電気的に接続するチ
ップ型3端子ノイズフィルタの実装構造。
4. A chip-type three-terminal noise filter having a signal electrode formed at both ends and a ground electrode formed at the center on the multilayer printed wiring board according to claim 1. A chip-type three-terminal noise filter for electrically connecting each of the signal electrode and the signal conductor path, and the ground electrode and the ground conductor.
JP11046872A 1999-02-24 1999-02-24 Multilayer printed wiring board and mounting structure of chip type three-terminal noise filter using the same Pending JP2000244128A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11046872A JP2000244128A (en) 1999-02-24 1999-02-24 Multilayer printed wiring board and mounting structure of chip type three-terminal noise filter using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11046872A JP2000244128A (en) 1999-02-24 1999-02-24 Multilayer printed wiring board and mounting structure of chip type three-terminal noise filter using the same

Publications (1)

Publication Number Publication Date
JP2000244128A true JP2000244128A (en) 2000-09-08

Family

ID=12759451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11046872A Pending JP2000244128A (en) 1999-02-24 1999-02-24 Multilayer printed wiring board and mounting structure of chip type three-terminal noise filter using the same

Country Status (1)

Country Link
JP (1) JP2000244128A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100484827B1 (en) * 2002-11-26 2005-04-22 엘지전자 주식회사 High frequency niose removing apparatus of circuit board
JP2006013373A (en) * 2004-06-29 2006-01-12 Koyo Seiko Co Ltd Multilayer circuit board and torque detecting device
JP2007104266A (en) * 2005-10-04 2007-04-19 Sony Computer Entertainment Inc Electronic circuit
JP2010045128A (en) * 2008-08-11 2010-02-25 Ihi Corp Multi-layer printed circuit board
JP2013073951A (en) * 2011-09-26 2013-04-22 Tdk Corp Multilayer circuit board with built-in through capacitor and mounting structure of multilayer circuit board with built-in through capacitor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100484827B1 (en) * 2002-11-26 2005-04-22 엘지전자 주식회사 High frequency niose removing apparatus of circuit board
JP2006013373A (en) * 2004-06-29 2006-01-12 Koyo Seiko Co Ltd Multilayer circuit board and torque detecting device
JP2007104266A (en) * 2005-10-04 2007-04-19 Sony Computer Entertainment Inc Electronic circuit
JP2010045128A (en) * 2008-08-11 2010-02-25 Ihi Corp Multi-layer printed circuit board
JP2013073951A (en) * 2011-09-26 2013-04-22 Tdk Corp Multilayer circuit board with built-in through capacitor and mounting structure of multilayer circuit board with built-in through capacitor

Similar Documents

Publication Publication Date Title
US6983535B2 (en) Insertion of electrical component within a via of a printed circuit board
KR100364967B1 (en) Multi-layer capacitor, wiring board, and high-frequency circuit
US7271348B1 (en) Providing decoupling capacitors in a circuit board
US5761049A (en) Inductance cancelled condenser implemented apparatus
JP2676921B2 (en) Noise filter mounting structure
JPH0318112A (en) Fitting structure for chip type noise filter
US5083237A (en) Electronic parts and electronic device incorporating the same
JP2000244128A (en) Multilayer printed wiring board and mounting structure of chip type three-terminal noise filter using the same
KR20030076346A (en) Electronic device for supplying dc power and having noise filter mounted with excellent noise reduction
KR900005305B1 (en) Wiring structure of termination circuit
JP2882994B2 (en) Printed board with capacitors mounted
EP1179971B1 (en) Printed circuit board with pins for being connected to electronic part mounted thereon
JP2001015885A (en) High-frequency electronic circuit and structure of mounting chip three-terminal capacitor on the same
US20040055782A1 (en) Surface-mounting type electronic circuit unit having no melting of solder attaching electric part thereto
JPS62108594A (en) Hybrid integrated circuit
US20050178582A1 (en) Circuit board with mounting pads for reducing parasitic effect
JPH0637249A (en) Mounting structure for capacitor
JPH0742162U (en) Hybrid IC structure
JPH08779Y2 (en) Multilayer printed board
JP2005203420A (en) Electronic circuit board
JPH06314885A (en) Multilayer printed wiring board module
JPH0230843Y2 (en)
JPH0582936A (en) Electric circuit for leadless component-loading substrate
JPH06204652A (en) Printed circuit board
JP2002190546A (en) Multilayer high frequency package substrate