[go: up one dir, main page]

JP2000277441A - Semiconductor structure, semiconductor device having the same, and crystal growth method - Google Patents

Semiconductor structure, semiconductor device having the same, and crystal growth method

Info

Publication number
JP2000277441A
JP2000277441A JP8493499A JP8493499A JP2000277441A JP 2000277441 A JP2000277441 A JP 2000277441A JP 8493499 A JP8493499 A JP 8493499A JP 8493499 A JP8493499 A JP 8493499A JP 2000277441 A JP2000277441 A JP 2000277441A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor layer
layer
substrate
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8493499A
Other languages
Japanese (ja)
Inventor
Hiroyasu Ishikawa
博康 石川
Takashi Egawa
孝志 江川
Masayoshi Umeno
正義 梅野
Nakao Akutsu
仲男 阿久津
Isao Matsumoto
功 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Oxygen Co Ltd
Nagoya Institute of Technology NUC
Taiyo Nippon Sanso Corp
Original Assignee
Japan Oxygen Co Ltd
Nippon Sanso Corp
Nagoya Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Oxygen Co Ltd, Nippon Sanso Corp, Nagoya Institute of Technology NUC filed Critical Japan Oxygen Co Ltd
Priority to JP8493499A priority Critical patent/JP2000277441A/en
Publication of JP2000277441A publication Critical patent/JP2000277441A/en
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 シリコン基板上に素子を形成できる程良好な
結晶性を有する窒化ガリウム系の化合物半導体を成長さ
せることができ、その結果、シリコン基板上に形成され
た半導体素子を高性能化、高信頼化することができる半
導体構造とそれを備えた半導体素子及び結晶成長方法を
提供する。 【解決手段】 シリコン基板1上に、窒化ガリウム系の
化合物半導体からなる第1の半導体層3を形成してなる
半導体構造において、シリコン基板1と第1の半導体層
3との間に、高融点材料からなる第2の半導体層2を形
成してなることを特徴とする。
(57) Abstract: A gallium nitride-based compound semiconductor having good crystallinity can be grown so that an element can be formed on a silicon substrate. As a result, a semiconductor element formed on a silicon substrate can be formed. Provided are a semiconductor structure capable of achieving high performance and high reliability, a semiconductor device having the same, and a crystal growth method. SOLUTION: In a semiconductor structure in which a first semiconductor layer 3 made of a gallium nitride-based compound semiconductor is formed on a silicon substrate 1, a high melting point is formed between the silicon substrate 1 and the first semiconductor layer 3. The second semiconductor layer 2 made of a material is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体構造とそれ
を備えた半導体素子及び結晶成長方法に関し、特に、シ
リコン基板上の窒化ガリウム系の化合物半導体層の表面
平坦性及び結晶性が向上し、窒化ガリウム系の化合物半
導体素子の高性能化を可能とする半導体構造とそれを備
えた半導体素子及び結晶成長方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor structure, a semiconductor device having the same, and a method for growing a crystal, and more particularly, to improving the surface flatness and crystallinity of a gallium nitride-based compound semiconductor layer on a silicon substrate. The present invention relates to a semiconductor structure capable of improving the performance of a gallium nitride-based compound semiconductor device, a semiconductor device having the same, and a crystal growth method.

【0002】[0002]

【従来の技術】従来、窒化ガリウム系の化合物半導体に
おいては、格子整合するGaNバルク結晶等をGaN基
板上に成長させることが難しくGaN基板が期待できな
いために、通常では、格子定数の異なるサファイア基板
上に緩衝層を介して成長させる方法が採られている。こ
の緩衝層は、膜厚が数10nmのAlNやGaNを90
0℃以下の成長温度で成長させ、その後熱処理を施すこ
とにより得られる。
2. Description of the Related Art Conventionally, in a gallium nitride-based compound semiconductor, it is difficult to grow a lattice-matched GaN bulk crystal or the like on a GaN substrate, and a GaN substrate cannot be expected. There is adopted a method of growing the film through a buffer layer thereon. This buffer layer is made of AlN or GaN having a thickness of several
It is obtained by growing at a growth temperature of 0 ° C. or lower and then performing heat treatment.

【0003】ところで、サファイア基板は絶縁物であ
り、また劈開性に乏しい。したがって、発光素子に絶縁
物基板を用いた場合には、電極構造が複雑化するという
問題点があり、また劈開が困難であるためチッブ化が難
しいという問題点もある。そこで、劈開性を有する半導
性もしくは導電性の基板を成長用基板とすることが望ま
れている。成長用基板としてシリコン基板を用いること
ができれば、劈開性が良好であることからチップ化が容
易で、半導性もしくは導電性の基板であることから電極
構造も簡単化できるという利点がある。また、シリコン
基板はサファイア基板より安価であるので、製品の低価
格化を図ることができ、営業上好ましい。
Meanwhile, a sapphire substrate is an insulator and has poor cleavage. Therefore, when an insulating substrate is used for a light-emitting element, there is a problem that the electrode structure is complicated, and there is also a problem that it is difficult to cleave since cleavage is difficult. Therefore, it is desired that a semiconductive or conductive substrate having cleavage be used as a growth substrate. If a silicon substrate can be used as a growth substrate, there is an advantage that it is easy to form a chip because of its good cleavage property, and the electrode structure can be simplified because it is a semiconductive or conductive substrate. Further, since the silicon substrate is cheaper than the sapphire substrate, the cost of the product can be reduced, which is preferable in business.

【0004】[0004]

【発明が解決しようとする課題】ところで、シリコン基
板にサファイア基板と同様の成長法を適用し、シリコン
基板上に、900℃以下て堆積した膜厚数10nmのA
lN、GaNに熱処理を施した緩衝層を形成し、この緩
衝層上に窒化ガリウム系の化合物半導体を成長すると、
表面に多結晶が現れ、シリコン基板上への窒化ガリウム
系の化合物半導体の成長は非常に難しい。したがって、
シリコン基板を用いて、半導体素子を形成できる程良好
な結晶性を有する窒化ガリウム系の化合物半導体薄膜を
得ることは困難であった。
By the way, a growth method similar to that of a sapphire substrate is applied to a silicon substrate, and an A film having a film thickness of several tens nm deposited on a silicon substrate at 900 ° C. or lower.
When a buffer layer is formed by heat-treating 1N and GaN, and a gallium nitride-based compound semiconductor is grown on the buffer layer,
Polycrystals appear on the surface, and it is very difficult to grow a gallium nitride-based compound semiconductor on a silicon substrate. Therefore,
It has been difficult to obtain a gallium nitride-based compound semiconductor thin film having good crystallinity so that a semiconductor element can be formed using a silicon substrate.

【0005】本発明は、上記の事情に鑑みてなされたも
のであって、シリコン基板上に素子を形成できる程良好
な結晶性を有する窒化ガリウム系の化合物半導体を成長
させることができ、その結果、シリコン基板上に形成さ
れた半導体素子を高性能化、高信頼化することができる
半導体構造とそれを備えた半導体素子及び結晶成長方法
を提供することを目的とする。
The present invention has been made in view of the above circumstances, and a gallium nitride-based compound semiconductor having good crystallinity so that an element can be formed on a silicon substrate can be grown. It is an object of the present invention to provide a semiconductor structure capable of improving the performance and reliability of a semiconductor element formed on a silicon substrate, a semiconductor element having the same, and a crystal growth method.

【0006】[0006]

【課題を解決するための手段】本発明者等は、数多くの
実験を行った結果、次の様な知見を得た。シリコン基板
上に900℃以下で堆積した数10nmの膜厚のAl
N、GaNに1000℃程度までの熱処理を施すと、シ
リコン基板に窪みが発生することが判明した。この過程
は以下のように説明される。900℃以下で堆積したA
lN、GaNは結合が不安定である。したがって、90
0℃以下で堆積したAlN、GaNは、熱処埋中にいく
らか熱分解し、A1、Gaになる。
Means for Solving the Problems The present inventors have conducted many experiments and obtained the following findings. Al having a thickness of several tens nm deposited on a silicon substrate at 900 ° C. or less.
It has been found that when N and GaN are subjected to a heat treatment up to about 1000 ° C., dents occur in the silicon substrate. This process is described as follows. A deposited below 900 ° C
1N and GaN have unstable bonds. Therefore, 90
AlN and GaN deposited at 0 ° C. or less are thermally decomposed to some extent during heat treatment to become A1 and Ga.

【0007】これらAl、Gaは熱処理によりシリコン
と反応して合金化するが、この熱処理温度(1000℃
程度)が合金の融点以上であることから、合金化した部
分は液状になり、徐々に広がりながら蒸発し、シリコン
基板上に窪みを生じさせる。合金化した部分が熱処理中
に液状化および蒸発することにより、最上部に成長され
た窒化ガリウム系化合物半導体がさらに液状化され、こ
の液状化された部分が成長雰囲気中の窒素源と反応する
ために、多結晶状の窒化ガリウム系化合物半導体が発生
する。
[0007] These Al and Ga react with silicon by heat treatment to form an alloy.
) Is equal to or higher than the melting point of the alloy, so that the alloyed portion becomes liquid, evaporates while gradually expanding, and causes a depression on the silicon substrate. The gallium nitride-based compound semiconductor grown on the top is further liquefied by liquefaction and evaporation of the alloyed part during the heat treatment, and the liquefied part reacts with the nitrogen source in the growth atmosphere. Then, a polycrystalline gallium nitride-based compound semiconductor is generated.

【0008】本発明者等は、上記の実験結果を鑑みて鋭
意検討した結果、窒化ガリウム系化合物半導体の成長温
度である1000℃程度で熱分解を起こさない高融点材
料を用いることで、上述した問題点を解決することがで
きることを見出し、本発明に至った。すなわち、本発明
の請求項1記載の半導体構造は、シリコン基板上に、窒
化ガリウム系の化合物半導体からなる第1の半導体層を
形成してなる半導体構造において、前記シリコン基板と
前記第1の半導体層との間に、高融点材料からなる第2
の半導体層を形成してなることを特徴としている。
The inventors of the present invention have conducted intensive studies in view of the above experimental results. As a result, the inventors have found that a high melting point material that does not thermally decompose at about 1000 ° C., which is the growth temperature of a gallium nitride-based compound semiconductor, is used. The inventors have found that the problem can be solved, and have reached the present invention. That is, in the semiconductor structure according to claim 1 of the present invention, a first semiconductor layer formed of a gallium nitride-based compound semiconductor is formed on a silicon substrate. A second layer made of a high melting point material
Characterized in that the semiconductor layer is formed.

【0009】請求項2記載の半導体構造は、請求項1記
載の半導体構造において、前記高融点材料は、前記窒化
ガリウム系の化合物半導体の成長温度で熱分解を起こさ
ない半導体材料であることを特徴としている。
According to a second aspect of the present invention, in the semiconductor structure of the first aspect, the high melting point material is a semiconductor material that does not thermally decompose at the growth temperature of the gallium nitride-based compound semiconductor. And

【0010】請求項3記載の半導体構造は、請求項2記
載の半導体構造において、前記高融点材料は、成長圧力
下で融点が900℃以上の窒化ガリウム系の化合物半導
体であることを特徴としている。
According to a third aspect of the present invention, in the semiconductor structure according to the second aspect, the high melting point material is a gallium nitride-based compound semiconductor having a melting point of 900 ° C. or more under a growth pressure. .

【0011】請求項4記載の半導体構造は、請求項1、
2または3記載の半導体構造において、前記第1の半導
体層はB1-x-y-zAlxGayInzN(0≦x≦1、0≦
y≦1、0≦z≦1)からなり、前記第2の半導体層は
1-l-m-nAllGamInnN(0≦l≦1、0≦m≦
1、0≦n≦1)の組成が異なる複数層の積層構造から
なることを特徴としている。
According to a fourth aspect of the present invention, there is provided a semiconductor structure.
The semiconductor structure of 2 or 3, wherein the first semiconductor layer B 1-xyz Al x Ga y In z N (0 ≦ x ≦ 1,0 ≦
consists y ≦ 1,0 ≦ z ≦ 1) , the second semiconductor layer B 1-lmn Al l Ga m In n N (0 ≦ l ≦ 1,0 ≦ m ≦
1, 0 ≦ n ≦ 1).

【0012】請求項5記載の半導体素子は、請求項1な
いし4のいずれか1項記載の半導体構造を備えているこ
とを特徴としている。
According to a fifth aspect of the present invention, there is provided a semiconductor device having the semiconductor structure according to any one of the first to fourth aspects.

【0013】請求項6記載の結晶成長方法は、シリコン
基板上に、高融点材料からなる第2の半導体層、窒化ガ
リウム系の化合物半導体からなる第1の半導体層を順次
成長することを特徴としている。
According to a sixth aspect of the present invention, in the crystal growth method, a second semiconductor layer made of a high melting point material and a first semiconductor layer made of a gallium nitride-based compound semiconductor are sequentially grown on a silicon substrate. I have.

【0014】請求項7記載の結晶成長方法は、請求項6
記載の結晶成長方法において、前記シリコン基板上に、
1-l-m-nAllGamInnN(0≦l≦1、0≦m≦
1、0≦n≦1)の組成が異なる複数の層を順次成長し
て積層構造の第2の半導体層とし、次いで該第2の半導
体層上にB1-x-y-zAlxGayInzN(0≦x≦1、0
≦y≦1、0≦z≦1)を成長して第1の半導体層とす
ることを特徴としている。
According to a seventh aspect of the present invention, there is provided a crystal growth method.
In the crystal growth method according to the above, on the silicon substrate,
B 1-lmn Al l Ga m In n N (0 ≦ l ≦ 1,0 ≦ m ≦
1, 0 ≦ n ≦ 1 composition) are sequentially growing a plurality of different layers and the second semiconductor layer of the laminated structure, then B 1-xyz Al on the second semiconductor layer x Ga y In z N (0 ≦ x ≦ 1, 0
≦ y ≦ 1, 0 ≦ z ≦ 1) to form a first semiconductor layer.

【0015】本発明の請求項1記載の半導体構造では、
シリコン基板と第1の半導体層との間に、高融点材料か
らなる第2の半導体層を形成したことにより、シリコン
基板の表面がコーティングされ、前記シリコン基板と前
記第1の半導体層との反応を抑制し、該第1の半導体層
の結晶性及び表面平坦性が向上する。これにより、第1
の半導体層の表面平坦性及び結晶性が良好なものとな
り、しかも表面に多結晶等の異物が析出する虞も無くな
る。さらに、この第1の半導体層上に半導体素子を形成
した場合、この素子が高性能化、高信頼化する。
In the semiconductor structure according to the first aspect of the present invention,
By forming the second semiconductor layer made of a high melting point material between the silicon substrate and the first semiconductor layer, the surface of the silicon substrate is coated, and the reaction between the silicon substrate and the first semiconductor layer is performed. And the crystallinity and surface flatness of the first semiconductor layer are improved. Thereby, the first
The semiconductor layer has good surface flatness and crystallinity, and eliminates the possibility that foreign substances such as polycrystals precipitate on the surface. Further, when a semiconductor element is formed on the first semiconductor layer, the element has higher performance and higher reliability.

【0016】第1の半導体層としては、窒化ガリウム系
の化合物半導体であるB1-x-y-zAlxGayInzN(0
≦x≦1、0≦y≦1、0≦z≦1)が好ましい。この
第1の半導体層の膜厚は2μm以下とすることが好まし
い。なぜなら、2μmを越えるとこの半導体層にクラッ
クが生じ易くなるからである。第2の半導体層として
は、成長圧力下で融点が900℃以上の窒化ガリウム系
の化合物半導体であるB1-l-m-nAllGamInnN(0
≦l≦1、0≦m≦1、0≦n≦1)の組成が異なる複
数層の積層構造とするのが好ましい。
[0016] As the first semiconductor layer, B 1-xyz Al x Ga y In z N (0 is a compound semiconductor of gallium nitride
≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1) are preferable. The first semiconductor layer preferably has a thickness of 2 μm or less. This is because if the thickness exceeds 2 μm, cracks easily occur in the semiconductor layer. As the second semiconductor layer, the melting point under a growth pressure is a compound semiconductor of 900 ° C. or more gallium nitride-based B 1-lmn Al l Ga m In n N (0
≦ l ≦ 1, 0 ≦ m ≦ 1, 0 ≦ n ≦ 1) It is preferable to adopt a laminated structure of a plurality of layers having different compositions.

【0017】B1-l-m-nAllGamInnN(0≦l≦
1、0≦m≦1、0≦n≦1)の組成lの好ましい範囲
は0.2≦l≦1である。lが0.2より小さいと熱分
解を抑制する効果が小さい。このB1-l-m-nAllGam
InnNの積層構造の厚みの好ましい範囲は、200n
m以上かつ500nm以下である。厚みが200nmよ
り薄いと熱分解を抑制する効果が小さく、500nmよ
り厚いとクラックが発生する虞があるからである。
[0017] B 1-lmn Al l Ga m In n N (0 ≦ l ≦
The preferred range of the composition l of 1, 0 ≦ m ≦ 1, 0 ≦ n ≦ 1) is 0.2 ≦ l ≦ 1. When l is smaller than 0.2, the effect of suppressing thermal decomposition is small. The B 1-lmn Al l Ga m
The preferred range of the thickness of the In n N laminated structure is 200 n
m and 500 nm or less. If the thickness is less than 200 nm, the effect of suppressing thermal decomposition is small, and if it is more than 500 nm, cracks may occur.

【0018】請求項5記載の半導体素子では、請求項1
ないし4のいずれか1項記載の半導体構造を備えたこと
により、窒化ガリウム系の化合物半導体素子が高性能
化、高信頼化する。
In the semiconductor device according to the fifth aspect, the first aspect is as follows.
The gallium nitride-based compound semiconductor device has high performance and high reliability by providing the semiconductor structure according to any one of (4) to (4).

【0019】請求項6記載の結晶成長方法では、シリコ
ン基板上に、高融点材料からなる第2の半導体層、窒化
ガリウム系の化合物半導体からなる第1の半導体層を順
次成長することにより、第2の半導体層がシリコン基板
の表面をコーティングするとともに、それ自体の熱分解
抑制効果により、成長する第1の半導体層の結晶性及び
表面平坦性を向上させる。これにより、シリコン基板上
に、表面平坦性及び結晶性の良好な第1の半導体層を形
成することが可能になる。
According to a sixth aspect of the present invention, a second semiconductor layer made of a high melting point material and a first semiconductor layer made of a gallium nitride-based compound semiconductor are sequentially grown on a silicon substrate. The second semiconductor layer coats the surface of the silicon substrate and improves the crystallinity and surface flatness of the growing first semiconductor layer by its own effect of suppressing thermal decomposition. This makes it possible to form the first semiconductor layer having good surface flatness and crystallinity on the silicon substrate.

【0020】また、第2の半導体層は、900℃以上の
成長温度で高融点の半導体層になり、結晶化するための
熱処理を施す必要が無くなる。これにより、従来の様に
堆積後の熱処理による結晶化を施す必要が無くなり、そ
の結果、製造工程が短縮され、製造コストが低減され
る。また、第2の半導体層を、シリコン基板側の層をB
1-l-m-nAllGamInnNでl=1としたAlN、該A
lNの上の層をB1-l-mAllGamN(0.2≦l≦
1)の2層構造とすれば、シリコン基板に接するAlN
の熱分解抑制効果がさらに高まる。AlNの成長温度は
1100℃以上とすることが好ましい。AlNは成長温
度を1100℃以上とすることで高融点の半導体層にな
り、結晶化を施すための熱処理が不要になり、手間が省
けて生産効率が高くなる。
Further, the second semiconductor layer becomes a semiconductor layer having a high melting point at a growth temperature of 900 ° C. or higher, so that it is not necessary to perform a heat treatment for crystallization. This eliminates the need for crystallization by heat treatment after deposition as in the conventional case, and as a result, the manufacturing process is shortened and the manufacturing cost is reduced. Further, the second semiconductor layer is a layer on the silicon substrate side B
1-lmn Al l Ga m In n AlN was l = 1 in N, the A
The layer above the lN B 1-lm Al l Ga m N (0.2 ≦ l ≦
If the two-layer structure of 1) is adopted, AlN in contact with the silicon substrate
Further enhances the effect of inhibiting thermal decomposition. The growth temperature of AlN is preferably set to 1100 ° C. or higher. When AlN is grown at a temperature of 1100 ° C. or higher, the AlN becomes a high-melting-point semiconductor layer, does not require heat treatment for crystallization, saves labor, and increases production efficiency.

【0021】[0021]

【発明の実施の形態】本発明の半導体構造とそれを備え
た半導体素子及び結晶成長方法の各実施形態について図
面に基づき説明する。 [第1の実施形態]図1は本発明の第1の実施形態のG
aN系化合物半導体を用いた半導体構造を示す断面図で
あり、n−Si基板1の(111)面上に、Alを含む
GaN系化合物半導体を含む第2の半導体層2、該第2
の半導体層2と組成が異なりAlを含むGaN系化合物
半導体の第1の半導体層3が順次積層されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a semiconductor structure, a semiconductor device having the same and a crystal growth method according to the present invention will be described with reference to the drawings. [First Embodiment] FIG. 1 shows a G according to a first embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a semiconductor structure using an aN-based compound semiconductor, and a second semiconductor layer 2 containing a GaN-based compound semiconductor containing Al on a (111) plane of an n-Si substrate 1;
A first semiconductor layer 3 of a GaN-based compound semiconductor having a different composition from that of the semiconductor layer 2 containing Al is sequentially stacked.

【0022】第2の半導体層2は、B1-l-m-nAllGa
mInnN(0≦l≦1、0≦m≦1、0≦n≦1)の組
成が異なる複数層の積層構造、例えば、Si基板1に接
するAlN層11と、AlN層11上に形成されたAl
lGa1-lN層12の2層により構成されている。この第
2の半導体層2は、Si基板1からSiが拡散すること
から自然とn型半導体になり、したがって、Si基板1
と第1の半導体層3に電流を流すことが可能になる。第
1の半導体層3は、B1-x-y-zAlxGayInzN(0≦
x≦1、0≦y≦1、0≦z≦1)、例えば、GaN層
により構成されている。
The second semiconductor layer 2 is made of B 1 -lmn Al 1 Ga
A laminated structure of a plurality of layers having different compositions of m In n N (0 ≦ l ≦ 1, 0 ≦ m ≦ 1, 0 ≦ n ≦ 1), for example, the AlN layer 11 in contact with the Si substrate 1 and the AlN layer 11 Al formed
It is composed of two layers of l Ga 1-l N layer 12. The second semiconductor layer 2 naturally becomes an n-type semiconductor because Si diffuses from the Si substrate 1, and therefore, the Si substrate 1
Then, it becomes possible to pass a current through the first semiconductor layer 3. The first semiconductor layer 3, B 1-xyz Al x Ga y In z N (0 ≦
x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1), for example, a GaN layer.

【0023】この半導体構造は、n−Si基板1の(1
11)面に、900℃以上の成長温度でAlN層11を
成長させ、続いて、900℃以上の成長温度でAll
1-lN層12を成長させて2層構造の第2の半導体層
2とし、次いで、AllGa1-lN層12上に、900℃
以上の成長温度で第1の半導体層3を成長させることに
より得ることができる。この半導体構造を半導体素子に
適用すれば、高性能、高信頼性の窒化ガリウム系の化合
物半導体素子を得ることができる。
This semiconductor structure corresponds to (1) of the n-Si substrate 1.
11) surface, the AlN layer 11 is grown at 900 ° C. above the growth temperature, followed by, Al l G at 900 ° C. or higher growth temperature
a 1-lN layer 12 is grown to form the second semiconductor layer 2 having a two-layer structure, and then 900 ° C. is formed on the Al 1 Ga 1-lN layer 12.
It can be obtained by growing the first semiconductor layer 3 at the above growth temperature. If this semiconductor structure is applied to a semiconductor device, a gallium nitride-based compound semiconductor device with high performance and high reliability can be obtained.

【0024】次に、この半導体構造の実施例及び比較例
について説明する。 「実施例1」有機金属気相成長法(MOCVD法)によ
り成膜を行った。まず、反応炉内に洗浄した面方位(1
11)のn−Si基板1を設置し、H2(キャリアガ
ス)を流しなから基板温度を1150℃としてSi基板
1のサーマルクリーニングを行った。次いで、基板温度
を1100℃とし、反応炉内にトリメチルアルミニウム
(TMA)及びNH3を供給し、Si基板1上にAlN
層11(膜厚:80nm)を成長させた。
Next, examples and comparative examples of the semiconductor structure will be described. Example 1 A film was formed by metal organic chemical vapor deposition (MOCVD). First, the cleaned plane orientation (1
11) The n-Si substrate 1 was set, and while the H 2 (carrier gas) was flowing, the substrate temperature was set to 1150 ° C. to thermally clean the Si substrate 1. Next, the substrate temperature was set to 1100 ° C., trimethyl aluminum (TMA) and NH 3 were supplied into the reaction furnace, and AlN was placed on the Si substrate 1.
Layer 11 (thickness: 80 nm) was grown.

【0025】続いて、基板温度を1080℃とし、トリ
メチルガリウム(TMG)、TMA及びNH3を供給
し、AlN層11上にAl0.25Ga0.75N層(膜厚:2
50nm)を成長させ、AlN層11及びAl0.25Ga
0.75N層を第2の半導体層2とした。続いて、第2の半
導体層2上に第1の半導体層3を成長させるために、基
板温度1080℃で反応ガスとしてTMG及びNH3
供給し、GaN層(膜厚:1μm)を成長させた。
Subsequently, the substrate temperature is set to 1080 ° C., trimethylgallium (TMG), TMA and NH 3 are supplied, and an Al 0.25 Ga 0.75 N layer (film thickness: 2) is formed on the AlN layer 11.
50 nm), and the AlN layer 11 and Al 0.25 Ga
The 0.75 N layer was used as the second semiconductor layer 2. Subsequently, in order to grow the first semiconductor layer 3 on the second semiconductor layer 2, TMG and NH 3 are supplied as reaction gases at a substrate temperature of 1080 ° C. to grow a GaN layer (thickness: 1 μm). Was.

【0026】成長したGaN層の表面((0004)
面)は鏡面状であり、クラックやビットは観察されなか
った。また、二結晶X線回折法によりGaN層の(00
04)面からの回折ピ一クのロッキングカーブの半値幅
(FWHM:full width at half-maximum)の測定を行
ったところ(FWHMは小さいほど結晶性がよい)、ロ
ッキングカーブのFWHMは600arcsecという
値であった。
The surface of the grown GaN layer ((0004)
Surface) was mirror-like, and no cracks or bits were observed. Further, the (00) of the GaN layer was
04) The full width at half-maximum (FWHM) of the rocking curve of the diffraction peak from the plane was measured (the smaller the FWHM, the better the crystallinity), and the FWHM of the rocking curve was 600 arcsec. Met.

【0027】「比較例1」有機金属気相成長法(MOC
VD法)により成膜を行った。反応炉内に洗浄した面方
位(111)のn−Si基板1を設置し、H2ガスを流
しながら基板温度を1150℃としてSi基板1のサー
マルクリーニングを行った。次いで、基板温度を500
℃とし、反応炉内にTMA及びNH3を供給し、Si基
板1上にAlN層11(膜厚:30nm)を堆積させ
た。続いて、基板温度1080℃で反応ガスとしてTM
G及びNH3を供給し、AlN層11上に第1の半導体
層3のGaN層(膜厚:1μm)を成長させた。
Comparative Example 1 Metal-organic chemical vapor deposition (MOC)
VD method). The cleaned n-Si substrate 1 having a plane orientation of (111) was set in a reaction furnace, and the substrate temperature was set to 1150 ° C. while flowing H 2 gas to perform thermal cleaning of the Si substrate 1. Next, the substrate temperature is set to 500
C., TMA and NH 3 were supplied into the reaction furnace, and an AlN layer 11 (thickness: 30 nm) was deposited on the Si substrate 1. Subsequently, TM was used as a reaction gas at a substrate temperature of 1080 ° C.
G and NH 3 were supplied to grow a GaN layer (film thickness: 1 μm) of the first semiconductor layer 3 on the AlN layer 11.

【0028】GaN層の表面は光沢のない灰色であり、
多数のクラックとビット、部分的に多結晶状のGaN微
粒子が観察された。また、二結晶X線回折法によりGa
N層の(0004)面からの回折ピークのロッキングカ
一ブのFWHMの測定を行ったところ、2000arc
secという値であり、上記実施例1と比べて結晶性が
低下していることが明らかであった。
The surface of the GaN layer is dull gray,
Many cracks and bits, and partially polycrystalline GaN fine particles were observed. In addition, Ga is obtained by a double crystal X-ray diffraction method.
When the FWHM of the locking cav of the diffraction peak from the (0004) plane of the N layer was measured, it was found to be 2000 arc
sec, which clearly indicates that the crystallinity is lower than that in Example 1.

【0029】「比較例2」有機金属気相成長法(MOC
VD法)により成膜を行った。反応炉内に洗浄した面方
位(111)のn−Si基板1を設置し、H2を流しな
がら基板温度を1150℃としてSi基板1のサーマル
クリーニングを行った。次いで、基板温度を500℃と
し、反応炉内にTMG及びNH3を供給し、Si基板1
上にGaN層(膜厚:30nm)を堆積させた。続い
て、基板温度1080℃で反応ガスとしてTMG、NH
3を供給し、GaNN層上に第1の半導体層3であるG
aN層(膜厚:1μm)を成長させた。
Comparative Example 2 Metal-organic chemical vapor deposition (MOC)
VD method). The cleaned n-Si substrate 1 having a plane orientation of (111) was set in a reaction furnace, and the substrate temperature was set to 1150 ° C. while flowing H 2 to thermally clean the Si substrate 1. Next, the substrate temperature was set to 500 ° C., and TMG and NH 3 were supplied into the reaction furnace.
A GaN layer (thickness: 30 nm) was deposited thereon. Subsequently, at a substrate temperature of 1080 ° C., TMG, NH
3 is supplied to the first semiconductor layer 3 on the GaNN layer.
An aN layer (film thickness: 1 μm) was grown.

【0030】GaN層の表面は光沢のない黒色であり、
多数のクラックとビット、部分的に多結晶状のGaN微
粒子が観察された。また、二結晶X線回折法によりGa
N層の(0004)面からの回折ピ一クのロッキングカ
ーブのFWHMの測定を行ったところ、3000arc
secという値であった。
The surface of the GaN layer is matte black,
Many cracks and bits, and partially polycrystalline GaN fine particles were observed. In addition, Ga is obtained by a two-crystal X-ray diffraction method.
The FWHM of the rocking curve of the diffraction peak from the (0004) plane of the N layer was measured to be 3000 arc.
sec.

【0031】本実施形態の半導体構造によれば、n−S
i基板1の(111)面上に、B1- l-m-nAllGam
nN(0≦l≦1、0≦m≦1、0≦n≦1)の組成
が異なる複数層の積層構造の第2の半導体層2を形成
し、第2の半導体層2上に第1の半導体層3であるB
1-x-y-zAlxGayInzN(0≦x≦1、0≦y≦1、
0≦z≦1)を形成したので、n−Si基板1の表面を
コーティングすることにより、n−Si基板1と第1の
半導体層3との反応を抑制することができ、第1の半導
体層3の結晶性及び表面平坦性を向上させることができ
る。
According to the semiconductor structure of this embodiment, nS
to i of the substrate 1 (111) plane, B 1- lmn Al l Ga m I
forming a second semiconductor layer 2 having a multilayer structure of a plurality of layers having different compositions of n n N (0 ≦ l ≦ 1, 0 ≦ m ≦ 1, 0 ≦ n ≦ 1), and forming the second semiconductor layer 2 on the second semiconductor layer 2 B, which is the first semiconductor layer 3
1-xyz Al x Ga y In z N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,
0 ≦ z ≦ 1), the reaction between the n-Si substrate 1 and the first semiconductor layer 3 can be suppressed by coating the surface of the n-Si substrate 1, and the first semiconductor The crystallinity and surface flatness of the layer 3 can be improved.

【0032】したがって、第1の半導体層3の表面平坦
性及び結晶性が非常に優れたものとなり、第1の半導体
層3の表面に多結晶等の異物が析出する虞も無い。ま
た、この第1の半導体層3上にGaN系化合物半導体素
子を形成すれば、GaN系化合物半導体素子の高性能
化、高信頼化を図ることができる。
Therefore, the surface flatness and crystallinity of the first semiconductor layer 3 are very excellent, and there is no possibility that foreign matter such as polycrystals is deposited on the surface of the first semiconductor layer 3. If a GaN-based compound semiconductor device is formed on the first semiconductor layer 3, the GaN-based compound semiconductor device can have higher performance and higher reliability.

【0033】本実施形態の結晶成長方法によれば、n−
Si基板1の(111)面に、AlN層11を成長さ
せ、続いて、AlzGa1-zN層12を成長させ、Alz
Ga1-zN層12上に第1の半導体層3であるGaN層
を成長させるので、AlN層11とAlzGa1-zN層1
2からなる第2の半導体層2がn−Si基板1の表面を
コーティングするとともに、それ自体の熱分解抑制効果
により、成長する第1の半導体層3の結晶性及び表面平
坦性を向上させることができる。したがって、Si基板
1上に表面平坦性及び結晶性に優れた第1の半導体層3
を形成することができる。
According to the crystal growth method of this embodiment, n-
The Si substrate 1 (111) plane, an AlN layer 11 is grown, followed by growing the Al z Ga 1-z N layer 12, Al z
Since the GaN layer which is the first semiconductor layer 3 is grown on the Ga 1-z N layer 12, the AlN layer 11 and the Al z Ga 1-z N layer 1
2 coats the surface of the n-Si substrate 1 and improves the crystallinity and surface flatness of the growing first semiconductor layer 3 by its own effect of suppressing thermal decomposition. Can be. Therefore, the first semiconductor layer 3 having excellent surface flatness and crystallinity is formed on the Si substrate 1.
Can be formed.

【0034】また、第2の半導体層2は、900℃以上
の成長温度で高融点の半導体層になるので、結晶化する
ための熱処理を施す必要が無くなる。したがって、製造
工程を短縮することができ、製造コストを低減すること
ができる。
Further, since the second semiconductor layer 2 becomes a semiconductor layer having a high melting point at a growth temperature of 900 ° C. or higher, it is not necessary to perform a heat treatment for crystallization. Therefore, the manufacturing process can be shortened, and the manufacturing cost can be reduced.

【0035】[第2の実施形態]図2は本発明の第2の
実施形態のGaN系化合物半導体を用いた半導体構造を
示す断面図であり、n−Si基板1の(111)面上
に、Alを含むGaN系化合物半導体を含む第2の半導
体層21、該第2の半導体層21と組成が異なりAlを
含むGaN系化合物半導体の第1の半導体層3が順次積
層されている。
[Second Embodiment] FIG. 2 is a sectional view showing a semiconductor structure using a GaN-based compound semiconductor according to a second embodiment of the present invention. , A second semiconductor layer 21 containing a GaN-based compound semiconductor containing Al, and a first semiconductor layer 3 of a GaN-based compound semiconductor containing Al having a different composition from that of the second semiconductor layer 21.

【0036】第2の半導体層21は、B1-l-m-nAll
mInnN(0≦l≦1、0≦m≦1、0≦n≦1)の
組成が異なる複数層の積層構造、例えば、Si基板1に
接するAlN層11と、AlN層11上に順次積層され
たAllGa1-lNの組成が異なる複数のAlGaN層、
例えば、Al0.80Ga0.20N層22、Al0.60Ga0. 40
N層23、Al0.40Ga0.60N層24及びAl0.25Ga
0.75N層25の4層により構成されている。この第2の
半導体層21においても、Si基板1からSiが拡散す
ることから自然とn型半導体になり、したがって、Si
基板1と第1の半導体層3に電流を流すことが可能にな
る。
[0036] The second semiconductor layer 21, B 1-lmn Al l G
a m In n N (0 ≦ l ≦ 1,0 ≦ m ≦ 1,0 ≦ n ≦ 1) laminated structure of different compositions plurality of layers of, for example, an AlN layer 11 in contact with the Si substrate 1, AlN layer 11 above A plurality of AlGaN layers having different compositions of Al 1 Ga 1-l N sequentially laminated on
For example, Al 0.80 Ga 0.20 N layer 22, Al 0.60 Ga 0. 40
N layer 23, Al 0.40 Ga 0.60 N layer 24 and Al 0.25 Ga
It is composed of four layers of 0.75 N layers 25. Also in the second semiconductor layer 21, Si diffuses from the Si substrate 1 and naturally becomes an n-type semiconductor.
A current can flow through the substrate 1 and the first semiconductor layer 3.

【0037】この半導体構造は、n−Si基板1の(1
11)面に、900℃以上の成長温度でAlN層11を
成長させ、続いて、900℃以上の成長温度でAl0.80
Ga 0.20N層22、Al0.60Ga0.40N層23、Al
0.40Ga0.60N層24、Al0. 25Ga0.75N層25を順
次積層させて第2の半導体層21とし、次いで、この第
2の半導体層21上に900℃以上の成長温度で第1の
半導体層3を成長させることにより得ることができる。
This semiconductor structure corresponds to (1) of the n-Si substrate 1.
11) The AlN layer 11 is grown on the surface at a growth temperature of 900 ° C. or higher.
Growth, followed by Al at a growth temperature of 900 ° C. or higher.0.80
Ga 0.20N layer 22, Al0.60Ga0.40N layer 23, Al
0.40Ga0.60N layer 24, Al0. twenty fiveGa0.75N layer 25
Next, the second semiconductor layer 21 is laminated, and then the second semiconductor layer 21 is formed.
2 at a growth temperature of 900 ° C. or higher.
It can be obtained by growing the semiconductor layer 3.

【0038】次に、この半導体構造の実施例について説
明する。 「実施例2」有機金属気相成長法(MOCVD法)によ
り成膜を行った。まず、反応炉内に洗浄した面方位(1
11)のn−Si基板1を設置し、H2(キャリアガ
ス)を流しなから基板温度を1150℃としてSi基板
1のサーマルクリーニングを行った。次いで、基板温度
を1100℃とし、反応炉内にTMA及びNH3を供給
し、Si基板1上にAlN層11(膜厚:80nm)を
成長させた。
Next, an embodiment of this semiconductor structure will be described. Example 2 A film was formed by metal organic chemical vapor deposition (MOCVD). First, the cleaned plane orientation (1
11) The n-Si substrate 1 was set, and while the H 2 (carrier gas) was flowing, the substrate temperature was set to 1150 ° C. to thermally clean the Si substrate 1. Next, TMA and NH 3 were supplied into the reaction furnace at a substrate temperature of 1100 ° C., and an AlN layer 11 (thickness: 80 nm) was grown on the Si substrate 1.

【0039】続いて、基板温度を1080℃とし、TM
G、TMA及びNH3を供給し、AlN層11上にAl
0.80Ga0.20N層22(膜厚:50nm)、Al0.60
0. 40N層23(膜厚:50nm)、Al0.40Ga0.60
N層24(膜厚:50nm)、Al0.25Ga0.75N層2
5(膜厚:100nm)を順次積層させ、第2の半導体
層21とした。続いて、基板温度を1080℃とし、第
2の半導体層21上に第1の半導体層3を成長させるた
めに反応ガスとしてTMG及びNH3を供給し、GaN
層(膜厚:1μm)を成長させた。
Subsequently, the substrate temperature was set to 1080 ° C., and TM
G, TMA and NH 3 are supplied, and Al is formed on the AlN layer 11.
0.80 Ga 0.20 N layer 22 (film thickness: 50 nm), Al 0.60 G
a 0. 40 N layer 23 (thickness: 50nm), Al 0.40 Ga 0.60
N layer 24 (film thickness: 50 nm), Al 0.25 Ga 0.75 N layer 2
5 (film thickness: 100 nm) were sequentially laminated to form a second semiconductor layer 21. Subsequently, the substrate temperature was set to 1080 ° C., and TMG and NH 3 were supplied as reaction gases to grow the first semiconductor layer 3 on the second semiconductor layer 21, and GaN was supplied.
A layer (thickness: 1 μm) was grown.

【0040】成長したGaN層の表面((0004)
面)は鏡面状であり、クラックやビットは観察されなか
った。また、二結晶X線回折法によりGaN層の(00
04)面からの回折ピ一クのロッキングカーブの半値幅
(FWHM)の測定を行ったところ、ロッキングカーブ
のFWHMは700arcsecという値であった。
The surface of the grown GaN layer ((0004)
Surface) was mirror-like, and no cracks or bits were observed. Further, the (00) of the GaN layer was
When the half width (FWHM) of the rocking curve of the diffraction peak from the 04) plane was measured, the FWHM of the rocking curve was 700 arcsec.

【0041】本実施形態の半導体構造においても、上述
した第1の実施形態の半導体構造と同様の効果を奏する
ことができる。しかも、第2の半導体層21を、AlN
層11、Al0.80Ga0.20N層22、Al0.60Ga0.40
N層23、Al0.40Ga0.60N層24及びAl0.25Ga
0.75N層25の5層構造としたので、第1の半導体層3
の結晶性及び表面平坦性をさらに向上させることができ
る。
In the semiconductor structure of the present embodiment, the same effects as those of the semiconductor structure of the first embodiment can be obtained. Moreover, the second semiconductor layer 21 is made of AlN
Layer 11, Al 0.80 Ga 0.20 N layer 22, Al 0.60 Ga 0.40
N layer 23, Al 0.40 Ga 0.60 N layer 24 and Al 0.25 Ga
The first semiconductor layer 3 has a five-layer structure of 0.75 N layers 25.
Can be further improved in crystallinity and surface flatness.

【0042】以上、本発明の各実施形態について図面に
基づき説明してきたが、具体的な構成は本実施形態に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で設計の変更等が可能である。例えば、本実施形態の半
導体構造ではMOCVD法により成膜を行っているが、
MOCVD法の他、例えば、分子線エピタキシー法(M
BE法)、ハイドライド気相成長法(HVPE法)、昇
華法、液相成長法等により成膜を行ってもよい。また、
キャリアガスとしてH2を用いたが、必要に応じてN2
用いてもよい。
Although the embodiments of the present invention have been described with reference to the drawings, the specific configuration is not limited to the embodiments and changes in the design and the like may be made without departing from the gist of the present invention. It is possible. For example, in the semiconductor structure of the present embodiment, the film is formed by the MOCVD method.
In addition to MOCVD, for example, molecular beam epitaxy (M
(BE method), hydride vapor phase epitaxy (HVPE), sublimation, liquid phase epitaxy, or the like. Also,
Although H 2 was used as the carrier gas, N 2 may be used as needed.

【0043】また、第2の実施形態では、第2の半導体
層21を、AlN層11〜Al0.25Ga0.75N層25の
5層構造としたが、第2の半導体層21はAllGa1-l
Nの組成が異なる複数のAlGaN層を積層した構造で
あればよく、必要に応じて各層の組成及び積層数を決定
すればよい。
In the second embodiment, the second semiconductor layer 21 has a five-layer structure of AlN layers 11 to Al 0.25 Ga 0.75 N layers 25. However, the second semiconductor layer 21 is formed of Al 1 Ga 1 -l
Any structure may be used as long as it has a structure in which a plurality of AlGaN layers having different N compositions are stacked, and the composition and the number of stacked layers may be determined as necessary.

【0044】[0044]

【発明の効果】以上説明した様に、本発明の請求項1記
載の半導体構造によれば、シリコン基板と第1の半導体
層との間に、高融点材料からなる第2の半導体層を形成
したので、シリコン基板の表面をコーティングすること
により、該シリコン基板と第1の半導体層との反応を抑
制することができ、第1の半導体層の結晶性及び表面平
坦性を向上させることができる。したがって、第1の半
導体層の表面平坦性及び結晶性が良好なものとなり、し
かも表面に多結晶等の異物が析出する虞も無い。
As described above, according to the semiconductor structure of the first aspect of the present invention, a second semiconductor layer made of a high melting point material is formed between a silicon substrate and a first semiconductor layer. Therefore, by coating the surface of the silicon substrate, the reaction between the silicon substrate and the first semiconductor layer can be suppressed, and the crystallinity and surface flatness of the first semiconductor layer can be improved. . Therefore, the surface flatness and crystallinity of the first semiconductor layer are good, and there is no possibility that foreign substances such as polycrystals are deposited on the surface.

【0045】請求項5記載の半導体素子によれば、請求
項1ないし4のいずれか1項記載の半導体構造を備えた
ので、シリコン基板上の窒化ガリウム系の化合物半導体
素子の高性能化、高信頼化を図ることができる。
According to a fifth aspect of the present invention, since the semiconductor device according to any one of the first to fourth aspects is provided, the performance of the gallium nitride-based compound semiconductor device on the silicon substrate can be improved. Reliability can be improved.

【0046】請求項6記載の結晶成長方法によれば、シ
リコン基板上に、高融点材料からなる第2の半導体層、
窒化ガリウム系の化合物半導体からなる第1の半導体層
を順次成長するので、第2の半導体層がシリコン基板の
表面をコーティングするとともに、それ自体の熱分解抑
制効果により、成長する第1の半導体層の結晶性及び表
面平坦性を向上させることができる。したがって、シリ
コン基板上に表面平坦性及び結晶性に優れた第1の半導
体層を形成することができる。
According to the crystal growth method of the sixth aspect, the second semiconductor layer made of a high melting point material is formed on the silicon substrate.
Since the first semiconductor layer made of a gallium nitride-based compound semiconductor is sequentially grown, the second semiconductor layer coats the surface of the silicon substrate, and the first semiconductor layer grows due to its own thermal decomposition suppressing effect. Crystallinity and surface flatness can be improved. Therefore, a first semiconductor layer having excellent surface flatness and crystallinity can be formed over a silicon substrate.

【0047】また、第2の半導体層は、900℃以上の
成長温度で高融点の半導体層になるので、結晶化するた
めの熱処理を施す必要が無い。その結果、従来の様に堆
積後の熱処理による結晶化を施す必要が無く、製造工程
を短縮することができ、製造コストの低減を図ることが
できる。
Further, since the second semiconductor layer becomes a semiconductor layer having a high melting point at a growth temperature of 900 ° C. or more, it is not necessary to perform a heat treatment for crystallization. As a result, there is no need to perform crystallization by heat treatment after deposition as in the conventional case, and the manufacturing process can be shortened, and the manufacturing cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1の実施形態の半導体構造を示す
断面図である。
FIG. 1 is a cross-sectional view illustrating a semiconductor structure according to a first embodiment of the present invention.

【図2】 本発明の第2の実施形態の半導体構造を示す
断面図である。
FIG. 2 is a cross-sectional view illustrating a semiconductor structure according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 n−Si基板 2 第2の半導体層 3 第1の半導体層 11 AlN層 12 AllGa1-lN層 21 第2の半導体層 22 Al0.80Ga0.20N層 23 Al0.60Ga0.40N層 24 Al0.40Ga0.60N層 25 Al0.25Ga0.75N層1 n-Si substrate 2 second semiconductor layer 3 first semiconductor layer 11 AlN layer 12 Al l Ga 1-l N layer 21 and the second semiconductor layer 22 Al 0.80 Ga 0.20 N layer 23 Al 0.60 Ga 0.40 N layer 24 Al 0.40 Ga 0.60 N layer 25 Al 0.25 Ga 0.75 N layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 江川 孝志 愛知県名古屋市昭和区御器所町 名古屋工 業大学内 (72)発明者 梅野 正義 愛知県名古屋市昭和区御器所町 名古屋工 業大学内 (72)発明者 阿久津 仲男 東京都港区西新橋1丁目16番7号 日本酸 素株式会社内 (72)発明者 松本 功 東京都港区西新橋1丁目16番7号 日本酸 素株式会社内 Fターム(参考) 4K030 AA11 AA13 BA02 BA08 BA11 BA26 BA38 BB13 CA04 DA03 HA01 JA06 JA10 LA14 5F041 AA40 CA33 CA34 CA40 CA65 5F045 AA04 AB14 AB17 AB19 AC08 AC12 AC15 AD14 AF03 BB01 BB04 BB12 BB16 DA53 DA57 HA06 5F052 KA02 KA05  ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Takashi Egawa Nagoya Institute of Technology, Okisho-cho, Showa-ku, Nagoya-shi, Aichi (72) Inventor Masayoshi Umeno Nagoya Institute of Technology, Oki-sho-cho, Showa-ku, Nagoya, Aichi (72) Inventor Nakao Akutsu 1-16-7 Nishi-Shimbashi, Minato-ku, Tokyo Nippon Oxide Co., Ltd. (72) Inventor Isao Matsumoto 1-16-7 Nishi-Shimbashi, Minato-ku, Tokyo F-term in Nippon Oxide Co., Ltd. (Reference) 4K030 AA11 AA13 BA02 BA08 BA11 BA26 BA38 BB13 CA04 DA03 HA01 JA06 JA10 LA14 5F041 AA40 CA33 CA34 CA40 CA65 5F045 AA04 AB14 AB17 AB19 AC08 AC12 AC15 AD14 AF03 BB01 BB04 BB12 BB16 DA53 DA57 HA02 5KA05

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板上に、窒化ガリウム系の化
合物半導体からなる第1の半導体層を形成してなる半導
体構造において、 前記シリコン基板と前記第1の半導体層との間に、高融
点材料からなる第2の半導体層を形成してなることを特
徴とする半導体構造。
1. A semiconductor structure in which a first semiconductor layer made of a gallium nitride-based compound semiconductor is formed on a silicon substrate, wherein a high melting point material is interposed between the silicon substrate and the first semiconductor layer. A semiconductor structure comprising a second semiconductor layer made of:
【請求項2】 前記高融点材料は、前記窒化ガリウム系
の化合物半導体の成長温度で熱分解を起こさない半導体
材料であることを特徴とする請求項1記載の半導体構
造。
2. The semiconductor structure according to claim 1, wherein said high melting point material is a semiconductor material which does not undergo thermal decomposition at a growth temperature of said gallium nitride based compound semiconductor.
【請求項3】 前記高融点材料は、成長圧力下で融点が
900℃以上の窒化ガリウム系の化合物半導体であるこ
とを特徴とする請求項2記載の半導体構造。
3. The semiconductor structure according to claim 2, wherein the high melting point material is a gallium nitride-based compound semiconductor having a melting point of 900 ° C. or more under a growth pressure.
【請求項4】 前記第1の半導体層はB1-x-y-zAlx
yInzN(0≦x≦1、0≦y≦1、0≦z≦1)か
らなり、前記第2の半導体層はB1-l-m-nAllGam
nN(0≦l≦1、0≦m≦1、0≦n≦1)の組成
が異なる複数層の積層構造からなることを特徴とする請
求項1、2または3記載の半導体構造。
4. The method according to claim 1, wherein the first semiconductor layer is B 1-xyz Al x G
a y In z N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ z ≦ 1) consists, said second semiconductor layer B 1-lmn Al l Ga m I
4. The semiconductor structure according to claim 1, wherein the semiconductor structure comprises a stacked structure of a plurality of layers having different compositions of n n N (0 ≦ l ≦ 1, 0 ≦ m ≦ 1, 0 ≦ n ≦ 1).
【請求項5】 請求項1ないし4のいずれか1項記載の
半導体構造を備えていることを特徴とする半導体素子。
5. A semiconductor device comprising the semiconductor structure according to claim 1. Description:
【請求項6】 シリコン基板上に、高融点材料からなる
第2の半導体層、窒化ガリウム系の化合物半導体からな
る第1の半導体層を順次成長することを特徴とする結晶
成長方法。
6. A crystal growth method comprising sequentially growing a second semiconductor layer made of a high melting point material and a first semiconductor layer made of a gallium nitride-based compound semiconductor on a silicon substrate.
【請求項7】 前記シリコン基板上に、B1-l-m-nAll
GamInnN(0≦l≦1、0≦m≦1、0≦n≦1)
の組成が異なる複数の層を順次成長して積層構造の第2
の半導体層とし、次いで該第2の半導体層上にB
1-x-y-zAlxGayInzN(0≦x≦1、0≦y≦1、
0≦z≦1)を成長して第1の半導体層とすることを特
徴とする請求項6記載の結晶成長方法。
To wherein said silicon substrate, B 1-lmn Al l
Ga m In n N (0 ≦ l ≦ 1,0 ≦ m ≦ 1,0 ≦ n ≦ 1)
Are sequentially grown to form a second layer of the laminated structure.
And then B on the second semiconductor layer
1-xyz Al x Ga y In z N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,
7. The crystal growth method according to claim 6, wherein 0 ≦ z ≦ 1) is grown to form a first semiconductor layer.
JP8493499A 1999-03-26 1999-03-26 Semiconductor structure, semiconductor device having the same, and crystal growth method Pending JP2000277441A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8493499A JP2000277441A (en) 1999-03-26 1999-03-26 Semiconductor structure, semiconductor device having the same, and crystal growth method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8493499A JP2000277441A (en) 1999-03-26 1999-03-26 Semiconductor structure, semiconductor device having the same, and crystal growth method

Publications (1)

Publication Number Publication Date
JP2000277441A true JP2000277441A (en) 2000-10-06

Family

ID=13844515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8493499A Pending JP2000277441A (en) 1999-03-26 1999-03-26 Semiconductor structure, semiconductor device having the same, and crystal growth method

Country Status (1)

Country Link
JP (1) JP2000277441A (en)

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217453A (en) * 2001-01-17 2002-08-02 Sanken Electric Co Ltd Light-emitting device and method of manufacturing the same
JP2002246644A (en) * 2001-02-16 2002-08-30 Sanken Electric Co Ltd Light emitting device and manufacturing method thereof
JP2002299254A (en) * 2001-03-30 2002-10-11 Toyota Central Res & Dev Lab Inc Semiconductor substrate manufacturing method and semiconductor element
JP2002299253A (en) * 2001-03-30 2002-10-11 Toyoda Gosei Co Ltd Semiconductor substrate manufacturing method and semiconductor element
WO2002082517A1 (en) * 2001-03-30 2002-10-17 Toyoda Gosei Co., Ltd. Production method for semiconductor substrate and semiconductor element
JP2003059948A (en) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd Semiconductor device and production method therefor
WO2004066393A1 (en) * 2003-01-17 2004-08-05 Sanken Electric Co., Ltd. Semiconductor device and method for manufacturing same
JP2004530289A (en) * 2001-02-23 2004-09-30 ニトロネックス・コーポレーション Gallium nitride material devices and methods including backside vias
US6822270B2 (en) 2002-02-12 2004-11-23 Sharp Kabushiki Kaisha Semiconductor light emitting device having gallium nitride based compound semiconductor layer
JP2006222362A (en) * 2005-02-14 2006-08-24 Hitachi Cable Ltd Epitaxial wafer and method for manufacturing the same
JP2007258230A (en) * 2006-03-20 2007-10-04 Dowa Holdings Co Ltd Semiconductor substrate and semiconductor device
JP2007281478A (en) * 2006-04-06 2007-10-25 Interuniv Micro Electronica Centrum Vzw Method for laminating a group III nitride material on a silicon substrate
JP2008166349A (en) * 2006-12-27 2008-07-17 Eudyna Devices Inc Semiconductor substrate and semiconductor device
JP2009231550A (en) * 2008-03-24 2009-10-08 Oki Electric Ind Co Ltd Method of manufacturing semiconductor apparatus
EP2243869A2 (en) 2009-03-23 2010-10-27 Sumitomo Electric Device Innovations, Inc. Method for fabricating semiconductor device
JP2011238685A (en) * 2010-05-07 2011-11-24 Rohm Co Ltd Nitride semiconductor element
JP2011254068A (en) * 2010-05-07 2011-12-15 Sumitomo Chemical Co Ltd Semiconductor substrate
JP2012015306A (en) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd Semiconductor device and method of manufacturing the same
JP2012109345A (en) * 2010-11-16 2012-06-07 Rohm Co Ltd Nitride semiconductor element and nitride semiconductor package
JP2012109344A (en) * 2010-11-16 2012-06-07 Rohm Co Ltd Nitride semiconductor element and nitride semiconductor package
JP2012191202A (en) * 2011-03-03 2012-10-04 Internatl Rectifier Corp Iii-nitride semiconductor structures with strain-absorbing interlayer transition modules
WO2012157228A1 (en) * 2011-05-17 2012-11-22 次世代パワーデバイス技術研究組合 Semiconductor element and method for producing same
JP2013084913A (en) * 2012-08-15 2013-05-09 Toshiba Corp Nitride semiconductor wafer, nitride semiconductor device, and method of growing nitride semiconductor crystal
JP2013084819A (en) * 2011-10-11 2013-05-09 Toshiba Corp Nitride semiconductor wafer, nitride semiconductor device, and method of growing nitride semiconductor crystal
JP2013145782A (en) * 2012-01-13 2013-07-25 Sharp Corp Epitaxial wafer for hetero-junction field effect transistor
CN103258844A (en) * 2012-02-17 2013-08-21 台积固态照明股份有限公司 Method for growing high-quality III-V compound layers on silicon substrates
CN103255389A (en) * 2013-04-24 2013-08-21 清华大学 Method for epitaxial growth of III nitride semiconductor material on silicon substrate
JP2014003056A (en) * 2012-06-15 2014-01-09 Nagoya Institute Of Technology Semiconductor laminate structure and semiconductor element using the same
JP2014022685A (en) * 2012-07-23 2014-02-03 Nagoya Institute Of Technology Semiconductor laminate structure and semiconductor element using the same
JP2014507811A (en) * 2011-03-23 2014-03-27 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Light emitting semiconductor parts
JP2016020299A (en) * 2011-07-25 2016-02-04 マヌティウス アイピー インコーポレーテッド Semiconductor device
JP2016199436A (en) * 2015-04-10 2016-12-01 株式会社ニューフレアテクノロジー Vapor growth method
US10700023B2 (en) 2016-05-18 2020-06-30 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US11367674B2 (en) 2016-08-10 2022-06-21 Macom Technology Solutions Holdings, Inc. High power transistors

Cited By (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3449358B2 (en) 2001-01-17 2003-09-22 サンケン電気株式会社 Light emitting device and manufacturing method thereof
JP2002217453A (en) * 2001-01-17 2002-08-02 Sanken Electric Co Ltd Light-emitting device and method of manufacturing the same
JP2002246644A (en) * 2001-02-16 2002-08-30 Sanken Electric Co Ltd Light emitting device and manufacturing method thereof
JP2004530289A (en) * 2001-02-23 2004-09-30 ニトロネックス・コーポレーション Gallium nitride material devices and methods including backside vias
JP4792558B2 (en) * 2001-02-23 2011-10-12 インターナショナル・レクティファイアー・コーポレーション Gallium nitride material devices and methods including backside vias
WO2002082517A1 (en) * 2001-03-30 2002-10-17 Toyoda Gosei Co., Ltd. Production method for semiconductor substrate and semiconductor element
JP2002299253A (en) * 2001-03-30 2002-10-11 Toyoda Gosei Co Ltd Semiconductor substrate manufacturing method and semiconductor element
US7011707B2 (en) 2001-03-30 2006-03-14 Toyoda Gosei Co., Ltd. Production method for semiconductor substrate and semiconductor element
JP2002299254A (en) * 2001-03-30 2002-10-11 Toyota Central Res & Dev Lab Inc Semiconductor substrate manufacturing method and semiconductor element
JP2003059948A (en) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd Semiconductor device and production method therefor
US6822270B2 (en) 2002-02-12 2004-11-23 Sharp Kabushiki Kaisha Semiconductor light emitting device having gallium nitride based compound semiconductor layer
WO2004066393A1 (en) * 2003-01-17 2004-08-05 Sanken Electric Co., Ltd. Semiconductor device and method for manufacturing same
US7569870B2 (en) 2003-01-17 2009-08-04 Sanken Electric Co., Ltd. Gallium-nitride-based compound semiconductor device
JP2006222362A (en) * 2005-02-14 2006-08-24 Hitachi Cable Ltd Epitaxial wafer and method for manufacturing the same
JP2007258230A (en) * 2006-03-20 2007-10-04 Dowa Holdings Co Ltd Semiconductor substrate and semiconductor device
JP2007281478A (en) * 2006-04-06 2007-10-25 Interuniv Micro Electronica Centrum Vzw Method for laminating a group III nitride material on a silicon substrate
JP2008166349A (en) * 2006-12-27 2008-07-17 Eudyna Devices Inc Semiconductor substrate and semiconductor device
US8232557B2 (en) 2006-12-27 2012-07-31 Eudyna Devices Inc. Semiconductor substrate with AlGaN formed thereon and semiconductor device using the same
JP2009231550A (en) * 2008-03-24 2009-10-08 Oki Electric Ind Co Ltd Method of manufacturing semiconductor apparatus
EP2243869A2 (en) 2009-03-23 2010-10-27 Sumitomo Electric Device Innovations, Inc. Method for fabricating semiconductor device
US8173464B2 (en) 2009-03-23 2012-05-08 Sumitomo Electric Device Innovations, Inc. Method for fabricating semiconductor device
JP2011238685A (en) * 2010-05-07 2011-11-24 Rohm Co Ltd Nitride semiconductor element
JP2011254068A (en) * 2010-05-07 2011-12-15 Sumitomo Chemical Co Ltd Semiconductor substrate
JP2016135736A (en) * 2010-05-07 2016-07-28 住友化学株式会社 Semiconductor substrate
JP2017147464A (en) * 2010-05-07 2017-08-24 住友化学株式会社 Semiconductor substrate
JP2012015306A (en) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd Semiconductor device and method of manufacturing the same
JP2012109345A (en) * 2010-11-16 2012-06-07 Rohm Co Ltd Nitride semiconductor element and nitride semiconductor package
JP2012109344A (en) * 2010-11-16 2012-06-07 Rohm Co Ltd Nitride semiconductor element and nitride semiconductor package
JP2012191202A (en) * 2011-03-03 2012-10-04 Internatl Rectifier Corp Iii-nitride semiconductor structures with strain-absorbing interlayer transition modules
US9853186B2 (en) 2011-03-23 2017-12-26 Osram Opto Semiconductors Gmbh Producing a light-emitting semiconductor component by connecting first and second semiconductor bodies
JP2014507811A (en) * 2011-03-23 2014-03-27 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Light emitting semiconductor parts
US9331243B2 (en) 2011-03-23 2016-05-03 Osram Opto Semiconductors Gmbh Producing a light-emitting semiconductor component by connecting first and second semiconductor bodies
JP2012243871A (en) * 2011-05-17 2012-12-10 Advanced Power Device Research Association Semiconductor device and method of manufacturing the same
WO2012157228A1 (en) * 2011-05-17 2012-11-22 次世代パワーデバイス技術研究組合 Semiconductor element and method for producing same
US10174439B2 (en) 2011-07-25 2019-01-08 Samsung Electronics Co., Ltd. Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow
US9617656B2 (en) 2011-07-25 2017-04-11 Toshiba Corporation Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow
JP2016020299A (en) * 2011-07-25 2016-02-04 マヌティウス アイピー インコーポレーテッド Semiconductor device
JP2013084819A (en) * 2011-10-11 2013-05-09 Toshiba Corp Nitride semiconductor wafer, nitride semiconductor device, and method of growing nitride semiconductor crystal
US8835983B2 (en) 2011-10-11 2014-09-16 Kabushiki Kaisha Toshiba Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
US8928000B2 (en) 2011-10-11 2015-01-06 Kabushiki Kaisha Toshiba Nitride semiconductor wafer including different lattice constants
JP2013145782A (en) * 2012-01-13 2013-07-25 Sharp Corp Epitaxial wafer for hetero-junction field effect transistor
TWI577044B (en) * 2012-02-17 2017-04-01 晶元光電股份有限公司 Semiconductor device and semiconductor component
CN106298474A (en) * 2012-02-17 2017-01-04 晶元光电股份有限公司 Method for growing III-V compound layer on silicon substrate
CN103258844A (en) * 2012-02-17 2013-08-21 台积固态照明股份有限公司 Method for growing high-quality III-V compound layers on silicon substrates
JP2014003056A (en) * 2012-06-15 2014-01-09 Nagoya Institute Of Technology Semiconductor laminate structure and semiconductor element using the same
JP2014022685A (en) * 2012-07-23 2014-02-03 Nagoya Institute Of Technology Semiconductor laminate structure and semiconductor element using the same
JP2013084913A (en) * 2012-08-15 2013-05-09 Toshiba Corp Nitride semiconductor wafer, nitride semiconductor device, and method of growing nitride semiconductor crystal
CN103255389A (en) * 2013-04-24 2013-08-21 清华大学 Method for epitaxial growth of III nitride semiconductor material on silicon substrate
JP2016199436A (en) * 2015-04-10 2016-12-01 株式会社ニューフレアテクノロジー Vapor growth method
US10700023B2 (en) 2016-05-18 2020-06-30 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US11367674B2 (en) 2016-08-10 2022-06-21 Macom Technology Solutions Holdings, Inc. High power transistors
US11862536B2 (en) 2016-08-10 2024-01-02 Macom Technology Solutions Holdings, Inc. High power transistors

Similar Documents

Publication Publication Date Title
JP2000277441A (en) Semiconductor structure, semiconductor device having the same, and crystal growth method
JP3631724B2 (en) Group III nitride semiconductor substrate and manufacturing method thereof
JP4117156B2 (en) Method for manufacturing group III nitride semiconductor substrate
JP4740903B2 (en) Nitride single crystal growth method on silicon substrate, nitride semiconductor light emitting device using the same, and manufacturing method thereof
US7001791B2 (en) GaN growth on Si using ZnO buffer layer
JP3812368B2 (en) Group III nitride compound semiconductor device and method for manufacturing the same
CN102714145B (en) Group III nitride semiconductor growth substrate, epitaxial substrate, element, self-supporting substrate and manufacturing method thereof
JP3821232B2 (en) Porous substrate for epitaxial growth, method for producing the same, and method for producing group III nitride semiconductor substrate
US20090283747A1 (en) Metallized silicon substrate for indium gallium nitride light emitting diode
JP2008034834A6 (en) Nitride single crystal growth method on silicon substrate, nitride semiconductor light emitting device using the same, and manufacturing method thereof
WO2006126330A1 (en) METHOD FOR GROWTH OF GaN SINGLE CRYSTAL, METHOD FOR PREPARATION OF GaN SUBSTRATE, PROCESS FOR PRODUCING GaN-BASED ELEMENT, AND GaN-BASED ELEMENT
GB2440484A (en) Group 3-5 nitride semiconductor multilayer substrate, method for manufacturing group 3-5 nitride semiconductor free-standing substrate
US20030012984A1 (en) Buffer layer and growth method for subsequent epitaxial growth of III-V nitride semiconductors
JP2000156544A (en) Method for manufacturing nitride semiconductor device
JP2002252177A (en) Semiconductor element
JP2003060212A (en) Schottky barrier diode and manufacturing method therefor
JP4494567B2 (en) Method of forming electrode on n-type gallium nitride compound semiconductor layer
JP3702721B2 (en) Group III nitride compound semiconductor device
KR20070074641A (en) Semiconductor Laminated Substrate, Manufacturing Method and Light-Emitting Element
JP4768759B2 (en) Group III nitride semiconductor substrate
JP3695205B2 (en) GaN-based semiconductor devices
US20080210951A1 (en) Method For Fabricating High-Quality Semiconductor Light-Emitting Devices On Silicon Substrates
JP5015480B2 (en) Manufacturing method of semiconductor single crystal substrate
JP3642199B2 (en) Method for manufacturing gallium nitride compound semiconductor light emitting device
JP2001102633A (en) Method for manufacturing nitride compound semiconductor light emitting device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060523

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090127