JP2000208720A - Electronic devices, MOM capacitors, MOS transistors, diffusion barrier layers - Google Patents
Electronic devices, MOM capacitors, MOS transistors, diffusion barrier layersInfo
- Publication number
- JP2000208720A JP2000208720A JP2000004077A JP2000004077A JP2000208720A JP 2000208720 A JP2000208720 A JP 2000208720A JP 2000004077 A JP2000004077 A JP 2000004077A JP 2000004077 A JP2000004077 A JP 2000004077A JP 2000208720 A JP2000208720 A JP 2000208720A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride
- metal
- diffusion barrier
- carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】酸素の拡散を阻止する拡散バリア層を提供する
こと。
【解決手段】 本発明の電子デバイスは、窒化チタン層
１１０と、高誘電率材料（Ｔａ2Ｏ5）層１０５と、前記
窒化チタン層１１０と高誘電率材料層１０５との間に配
置された拡散バリア層１００とからなり、前記拡散バリ
ア層１００が、酸素が前記高誘電率材料層１０５から前
記窒化チタン層１１０に拡散するのを阻止する。
(57) [Problem] To provide a diffusion barrier layer for preventing diffusion of oxygen. An electronic device according to the present invention is provided with a titanium nitride layer 110, a high dielectric constant material (Ta 2 O 5 ) layer 105, and between the titanium nitride layer 110 and the high dielectric constant material layer 105. The diffusion barrier layer 100 prevents oxygen from diffusing from the high dielectric constant material layer 105 into the titanium nitride layer 110.
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、拡散バリア層に関
し、特に高誘電率材料で構成された拡散バリア層に関す
る。[0001] 1. Field of the Invention [0002] The present invention relates to a diffusion barrier layer, and more particularly to a diffusion barrier layer made of a high dielectric constant material.
【０００２】[0002]
【従来の技術】高誘電率材料（εr＞＞εSiO2＝ ３．
９ε0）は、例えばＤＲＡＭ内のキャパシタ、無線周波
数（ＲＦ）回路、ＭＯＭキャパシタ、ＭＯＳトランジス
タのようなシリコンベースの電子部品内で使用されてい
る二酸化シリコン（ＳｉＯ2）と窒化シリコン（Ｓｉ3Ｎ
4）を置換するために広範に研究されている。2. Description of the Related Art High dielectric constant materials (ε r >> ε SiO2 = 3.
9ε 0 ) includes silicon dioxide (SiO 2 ) and silicon nitride (Si 3 N) used in silicon-based electronic components such as capacitors in DRAMs, radio frequency (RF) circuits, MOM capacitors, and MOS transistors.
4 ) has been extensively studied for replacement.
【０００３】これに関しては、P.K.Roy and I.C.Kizily
alli,著の"Stacked High-ε Gate Dielectric for Giga
scle Integration of Metal-Oxide-Semiconductor Tech
nologies, "Applied Physics Letters, Vol. 72, No.2
2, pp.2835-2837 (June 1, 1998)と I.C. Kizilyalli,
et al.著の "MOS Transistors with Stacked SiO2-Ta2O
5-SiO2 Gate Dielectrics for Giga-Scale Integrati
on of CMOS Teechnologies," IEEE Electron Device Le
tters, Vol. 19, No. 11, pp. 423-425 (Nov. 1998)を
参照のこと。In this regard, PKRoy and ICKizily
alli, "Stacked High-ε Gate Dielectric for Giga
scle Integration of Metal-Oxide-Semiconductor Tech
nologies, "Applied Physics Letters, Vol. 72, No. 2
2, pp.2835-2837 (June 1, 1998) and IC Kizilyalli,
et al., "MOS Transistors with Stacked SiO 2 -Ta 2 O
5 -SiO 2 Gate Dielectrics for Giga-Scale Integrati
on of CMOS Technologies, "IEEE Electron Device Le
See tters, Vol. 19, No. 11, pp. 423-425 (Nov. 1998).
【０００４】特に酸化タンタル（Ｔａ2Ｏ5 ）は、低温
（５００℃以下）で堆積ができるという利点があるため
にＳｉＯ2の代替物として提案されている。一般的にＴ
ａ 2Ｏ5を有する電子部品を製造する際には、Ｔａ2Ｏ5
に隣接して窒化チタン（ＴｉＮ層）を具備すること、例
えば拡散バリア層としてあるいは電極としてＴａ2Ｏ5／
ＴｉＮ構造を構成することが好ましい。例えば、ＭＯＭ
キャパシタは、Ａｌ／ＴｉＮ／Ｔａ2Ｏ5／ＴｉＮ／Ｔｉ
の積層構造体から形成される。[0004] In particular, tantalum oxide (Ta 2 O 5 ) has been proposed as an alternative to SiO 2 because of its advantage that it can be deposited at a low temperature (500 ° C. or lower). Generally T
When manufacturing an electronic component having a 2 O 5 , Ta 2 O 5
A titanium nitride (TiN layer) adjacent to the substrate, such as Ta 2 O 5 /
It is preferable to configure a TiN structure. For example, MOM
The capacitor is Al / TiN / Ta 2 O 5 / TiN / Ti
From the laminated structure.
【０００５】同様にＭＯＳトランジスタのゲート構造も
Ａｌ／ＴｉＮ／Ｔａ2Ｏ5／ＴｉＮ／Ｔｉの積層構造体か
ら形成される。前記したＭＯＭキャパシタとＭＯＳトラ
ンジスタ構造の変形例は公知であり、上記は、本発明を
説明するための単なる一実施例である。Similarly, the gate structure of a MOS transistor is also formed from a laminated structure of Al / TiN / Ta 2 O 5 / TiN / Ti. Modifications of the MOM capacitor and MOS transistor structures described above are known, and the above is only one example for describing the present invention.
【０００６】Ｔａ2Ｏ5／ＴｉＮ構造における問題点は、
酸素が熱処理の間安定したＴａ2Ｏ5からＴｉＮ内に拡散
する傾向があり、特にこれはＴｉＮがＴｉリッチの場合
にその傾向が著しい。Ａｌ／ＴｉＮ／Ｔｉ構造（ＭＯＭ
キャパシタ）の場合には、酸素はＴｉ内に拡散する。こ
の酸素の拡散により、Ｔａ2Ｏ5が還元して元素Ｔａにな
る傾向がある。この酸素拡散とＴａ2Ｏ5の還元は４００
℃〜６００℃の低温時でも発生する。このことは、Ｔａ
2Ｏ5／ＴｉＮ構造とＴａ2Ｏ5／ＴｉＮ／Ｔｉの構造を具
備する電子部品を製造すると、最終製品がリーク電流が
多くなり、極端な場合には動作不能となるような重大な
問題となる。The problem with the Ta 2 O 5 / TiN structure is that
Oxygen tends to diffuse from the stable Ta 2 O 5 into the TiN during the heat treatment, especially when the TiN is Ti-rich. Al / TiN / Ti structure (MOM
In the case of a capacitor, oxygen diffuses into Ti. This diffusion of oxygen tends to reduce Ta 2 O 5 to elemental Ta. This oxygen diffusion and reduction of Ta 2 O 5 is 400
It occurs even at a low temperature of ℃ to 600 ℃. This means that Ta
When an electronic component having a structure of 2 O 5 / TiN and a structure of Ta 2 O 5 / TiN / Ti is manufactured, there is a serious problem that a final product has a large leak current and becomes inoperable in an extreme case. Become.
【０００７】[0007]
【発明が解決しようとする課題】本発明の目的は、上記
した問題を解決するための拡散バリア層を提供すること
である。SUMMARY OF THE INVENTION It is an object of the present invention to provide a diffusion barrier layer which solves the above-mentioned problems.
【０００８】[0008]
【課題を解決するための手段】本発明の電子部品は、請
求項１に記載した特徴を有する。即ち、本発明の電子デ
バイスは、窒化チタン層と、高誘電率材料層と、前記窒
化チタン層と高誘電率材料層との間に配置された拡散バ
リア層とからなり、前記拡散バリア層が、酸素が前記高
誘電率材料層から前記窒化チタン層に拡散するのを阻止
する。An electronic component according to the present invention has the features described in claim 1. That is, the electronic device of the present invention includes a titanium nitride layer, a high dielectric constant material layer, and a diffusion barrier layer disposed between the titanium nitride layer and the high dielectric constant material layer. Preventing oxygen from diffusing from the high dielectric constant material layer into the titanium nitride layer.
【０００９】本発明のＭＯＭキャパシタは、請求項１６
に記載した特徴を有する。即ち、本発明のＭＯＭキャパ
シタは、第１相互接続層と、前記第１相互接続層に隣接
する第１窒化チタン層と、前記第１窒化チタン層に隣接
する第１拡散バリア層と、前記第１拡散バリア層に隣接
する酸化タンタル層と、前記酸化タンタル層に隣接する
第２拡散バリア層と、前記第２拡散バリア層に隣接する
第２窒化チタン層と、前記第２窒化チタン層に隣接する
第２相互接続層とを有し、前記第１拡散バリア層は、酸
素が前記酸化タンタル層から前記第１窒化チタン層と第
１相互接続層に拡散するのを阻止し、前記第２拡散バリ
ア層は、酸素が前記酸化タンタル層から前記第２窒化チ
タン層に拡散するのを阻止する。The MOM capacitor according to the present invention is characterized in that:
Has the characteristics described in the above. That is, the MOM capacitor of the present invention includes a first interconnect layer, a first titanium nitride layer adjacent to the first interconnect layer, a first diffusion barrier layer adjacent to the first titanium nitride layer, 1 a tantalum oxide layer adjacent to the diffusion barrier layer, a second diffusion barrier layer adjacent to the tantalum oxide layer, a second titanium nitride layer adjacent to the second diffusion barrier layer, and adjacent to the second titanium nitride layer A second interconnect layer, wherein the first diffusion barrier layer prevents oxygen from diffusing from the tantalum oxide layer into the first titanium nitride layer and the first interconnect layer, and the second diffusion barrier layer The barrier layer prevents oxygen from diffusing from the tantalum oxide layer into the second titanium nitride layer.
【００１０】本発明のＭＯＳトランジスタは、請求項２
８に記載した特徴を有する。即ち、本発明のＭＯＳトラ
ンジスタは、相互接続層と、前記相互接続層に隣接する
窒化チタン層と、前記窒化チタン層に隣接する拡散バリ
ア層と、前記拡散バリア層に隣接する酸化タンタル層
と、前記酸化タンタル層に隣接するゲート絶縁体層とを
有し、前記拡散バリア層は、酸素が前記酸化タンタル層
から前記窒化チタン層に拡散するのを阻止する。The MOS transistor according to the present invention has the following features.
8 has the characteristics described in FIG. That is, a MOS transistor according to the present invention includes an interconnect layer, a titanium nitride layer adjacent to the interconnect layer, a diffusion barrier layer adjacent to the titanium nitride layer, and a tantalum oxide layer adjacent to the diffusion barrier layer. A gate insulator layer adjacent to the tantalum oxide layer, the diffusion barrier layer preventing oxygen from diffusing from the tantalum oxide layer into the titanium nitride layer.
【００１１】本発明の拡散バリア層は、請求項４１に記
載した特徴を有する。即ち、本発明の拡散バリア層は、
一つあるいは複数の層を含み、各層は炭化金属、窒化金
属、ホウ化金属、金属炭素窒化物、炭化シリコンからな
るグループから選択された材料を含み、酸素が高誘電率
材料層から窒化チタン層に拡散するのを阻止する。[0011] The diffusion barrier layer of the present invention has the features described in claim 41. That is, the diffusion barrier layer of the present invention comprises:
One or more layers, each layer comprising a material selected from the group consisting of metal carbide, metal nitride, metal boride, metal carbon nitride, silicon carbide, and oxygen being deposited from a high dielectric constant material layer to a titanium nitride layer. Prevent it from spreading to
【００１２】[0012]
【発明の実施の形態】図１に示すように、本発明のＴａ
2Ｏ5／ＴｉＮ構造の拡散バリア層を１００として示す。
同図においては、拡散バリア層１００は、Ｔａ2Ｏ5層１
０５とＴｉＮ層１１０との間に配置され、Ｔａ2Ｏ5層１
０５からの酸素がＴｉＮ層１１０に拡散するのを阻止
し、それによりＴａ2Ｏ5層１０５が還元して元素Ｔａに
なるのをを阻止する。この実施例においては、拡散バリ
ア層１００は一つあるいは複数の層を含み、各層は（炭
化金属、窒化金属、ホウ化金属、金属炭素窒化物、炭化
シリコン）のいずれか１つを含む。例えば拡散バリア層
１００は、炭化金属の単一層と、窒化金属の単一層と、
ホウ化金属の単一層と、金属炭化窒化物の単一層と、炭
化シリコンの単一層を含む。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS As shown in FIG.
The diffusion barrier layer having a 2 O 5 / TiN structure is shown as 100.
In the figure, the diffusion barrier layer 100 is a Ta 2 O 5 layer 1
05 and the TiN layer 110, and the Ta 2 O 5 layer 1
Oxygen from layer 05 is prevented from diffusing into TiN layer 110, thereby preventing Ta 2 O 5 layer 105 from reducing to elemental Ta. In this embodiment, diffusion barrier layer 100 includes one or more layers, each layer including any one of (metal carbide, metal nitride, metal boride, metal carbon nitride, silicon carbide). For example, the diffusion barrier layer 100 may include a single layer of metal carbide, a single layer of metal nitride,
It includes a single layer of metal boride, a single layer of metal carbonitride, and a single layer of silicon carbide.
【００１３】別の構成例として拡散バリア層１００は、
２層を含みこれらの各層は 炭化金属の単一層と、窒化
金属の単一層と、ホウ化金属の単一層と、金属炭化窒化
物の単一層と、炭化シリコンの単一層を含む。As another configuration example, the diffusion barrier layer 100 includes:
Each of these layers, including two layers, includes a single layer of metal carbide, a single layer of metal nitride, a single layer of metal boride, a single layer of metal carbonitride, and a single layer of silicon carbide.
【００１４】炭化金属は、いずれの金属炭化物でもよ
く、例えは炭化チタン、炭化タンタル、炭化ジルコニウ
ム、炭化モリブデン、窒化タングステン、炭化クロムで
ある。窒化金属は、いずれの金属窒化物でもよく、例え
ば窒化アルミ、窒化タングステン、窒化モリブデン、窒
化ジルコニウム、窒化バナジウム等である。さらにま
た、ホウ化金属はいずれの金属ホウ化物でもよく、例え
ばホウ化チタン、ホウ化ジルコニウム等である。好まし
くは、耐火金属を炭化金属、窒化金属、ホウ化金属の金
属材料として用いることができる。The metal carbide may be any metal carbide, for example, titanium carbide, tantalum carbide, zirconium carbide, molybdenum carbide, tungsten nitride, and chromium carbide. The metal nitride may be any metal nitride, for example, aluminum nitride, tungsten nitride, molybdenum nitride, zirconium nitride, vanadium nitride, or the like. Furthermore, the metal boride may be any metal boride, such as titanium boride, zirconium boride, or the like. Preferably, a refractory metal can be used as a metal material of a metal carbide, a metal nitride, or a metal boride.
【００１５】拡散バリア層１００の厚さは、１０〜５０
Åであるが、１０〜２００Å、５０〜１０００Å、２０
０〜３０００Åのいずれの厚さも用いることができる。
さらにまた拡散バリア層１００は、ＰＶＤおよび／また
はＣＶＤで形成することができる。例えば窒化物をスパ
ッタリングする場合には、拡散バリア層の材料の堆積は
窒素含有雰囲気でおこなうのがよい。別例としては、Ｃ
ＶＤにより窒化タングステンを堆積する場合は、タング
ステンカルボニル（tungsten carbonyl）または六フッ
化タングステン（tungsten hexoflouride）をプリカー
サ材料として用いて堆積する。The thickness of the diffusion barrier layer 100 is 10 to 50.
１０〜, but 10-200Å, 50-1000Å, 20
Any thickness between 0 and 3000 degrees can be used.
Furthermore, the diffusion barrier layer 100 can be formed by PVD and / or CVD. For example, when sputtering a nitride, the deposition of the material for the diffusion barrier layer is preferably performed in a nitrogen-containing atmosphere. Another example is C
In the case where tungsten nitride is deposited by VD, deposition is performed using tungsten carbonyl (tungsten carbonyl) or tungsten hexafluoride (tungsten hexoflouride) as a precursor material.
【００１６】炭化金属、窒化金属、ホウ化金属、金属炭
素窒化物および／または炭化シリコンを拡散バリア層１
００の材料として用いることは、拡散バリア層１００と
ＴｉＮ層１１０との間の界面品質、および多層の拡散バ
リア層１００の場合には、拡散バリア層１００までの各
層間の界面の品質の両方の観点から他の材料を用いるよ
りは好ましい。例えば、炭化金属、窒化金属、ホウ化金
属を用いる場合には、それらは立方構造を有し、そのた
めＴｉＮ層１１０（これも立方構造を有する、すなわち
拡散バリア層と／ＴｉＮの界面が自主的に整合する）と
の間の格子不整合が小さくなる。さらにまた、炭化金
属、窒化金属、および／またはホウ化金属を用いる場合
には、多層の拡散バリア層１００は、多層間の界面は自
己整合している。その理由は、各層は立方構造を有する
からである。A diffusion barrier layer 1 made of metal carbide, metal nitride, metal boride, metal carbon nitride and / or silicon carbide
In the case of a multi-layer diffusion barrier layer 100, the quality of the interface between the diffusion barrier layer 100 and the TiN layer 110 and the quality of the interface between the layers up to the diffusion barrier layer 100 are both used. From the viewpoint, it is preferable to using other materials. For example, when using a metal carbide, a metal nitride, or a metal boride, they have a cubic structure, so that the TiN layer 110 (which also has a cubic structure, that is, the interface between the diffusion barrier layer and / TiN is voluntarily formed) (Matching) is reduced. Furthermore, when using metal carbide, metal nitride, and / or metal boride, the multilayer diffusion barrier layer 100 is self-aligned at the interface between the multilayers. The reason is that each layer has a cubic structure.
【００１７】実験例１ 図２は、本発明の拡散バリア層を有するＭＯＭキャパシ
タ２００の例を示す。同図に示されるように、ＭＯＭキ
ャパシタはＡｌ層／ＴｉＮ層／拡散バリア層／Ｔａ2Ｏ5
層／拡散バリア層／ＴｉＮ層／Ｔｉ層の積層構造を含
む。ＭＯＭキャパシタ２００においては、拡散バリア層
２０５はＴａ2Ｏ5層２２５から酸素がＴｉＮ層２３０に
拡散するのを阻止する。一方別の拡散バリア層２１０
は、Ｔａ2Ｏ5層２２５から酸素がＴｉＮ層２３５とＴｉ
層２２０に拡散するのを阻止する。拡散バリア層２０
５、２１０は、拡散バリア層１００に関して説明したい
ずれの構造も採ることもできる。 Experimental Example 1 FIG. 2 shows an example of a MOM capacitor 200 having a diffusion barrier layer according to the present invention. As shown in the figure, the MOM capacitor has an Al layer / TiN layer / diffusion barrier layer / Ta 2 O 5
Includes a layered structure of layer / diffusion barrier layer / TiN layer / Ti layer. In MOM capacitor 200, diffusion barrier layer 205 prevents oxygen from diffusing from Ta 2 O 5 layer 225 into TiN layer 230. Meanwhile, another diffusion barrier layer 210
Means that oxygen from the Ta 2 O 5 layer 225 and the TiN layer 235
Prevents diffusion into layer 220. Diffusion barrier layer 20
5, 210 can also take any of the structures described for the diffusion barrier layer 100.
【００１８】また、拡散バリア層２０５、２１０は同一
の構成である必要はない。さらに拡散バリア層２２０と
２１５は相互接続層として機能するが、それぞれの機能
を実行するために他の公知の材料で置換することもでき
る。例えば、タンタル層または窒化タンタル層で置換す
ることもでき、拡散バリア層２１５は銅層で置換するこ
ともできる。The diffusion barrier layers 205 and 210 need not have the same configuration. Furthermore, although diffusion barrier layers 220 and 215 function as interconnect layers, they can be replaced with other known materials to perform their respective functions. For example, a tantalum layer or a tantalum nitride layer can be replaced, and the diffusion barrier layer 215 can be replaced by a copper layer.
【００１９】実験例２ 図３は、本発明の拡散バリア層を含むＭＯＳトランジス
タゲート構造３００を示す。同図においてゲート構造３
００は、ＳｉＯ2層／Ｔａ2Ｏ5層／拡散バリア層／Ｔｉ
Ｎ層／Ａｌ層の積層構造（シリコン製基盤３０５の上に
形成される）を有する。ゲート構造３００においては、
拡散バリア層３１０はＴａ2Ｏ5層３１５の酸素がＴｉＮ
層３２０に拡散するのを阻止する。 Experimental Example 2 FIG. 3 shows a MOS transistor gate structure 300 including the diffusion barrier layer of the present invention. In FIG.
00 is SiO 2 layer / Ta 2 O 5 layer / diffusion barrier layer / Ti
It has a stacked structure of N layers / Al layers (formed on a silicon substrate 305). In the gate structure 300,
In the diffusion barrier layer 310, the oxygen of the Ta 2 O 5 layer 315 is TiN.
Prevents diffusion into layer 320.
【００２０】実験例１と同様に拡散バリア層３１０は、
拡散バリア層１００に関して記載したいずれの構造を採
ることもできる。さらにまたＳｉＯ2層３２５とＡｌ層
３３０は、ゲート絶縁体と相互接続層としてそれぞれ機
能するが、それらのそれぞれの機能を実行する多の公知
の材料で置換することもできる。例えばＳｉＯ2層３２
５は、Ｔａ2Ｏ5層またはＳｉＯ2層の組み合わせで置換
することができる。別の構成例としてＴａ2Ｏ5層３１５
は、ＳｉＯ2層３２５が存在しない時は ゲート絶縁体
として機能する。As in Experimental Example 1, the diffusion barrier layer 310
Any of the structures described for the diffusion barrier layer 100 can be employed. Furthermore, although the SiO 2 layer 325 and the Al layer 330 each function as a gate insulator and an interconnect layer, they can be replaced with many known materials that perform their respective functions. For example, SiO 2 layer 32
5 can be replaced by a combination of a Ta 2 O 5 layer or a SiO 2 layer. As another configuration example, a Ta 2 O 5 layer 315
Functions as a gate insulator when the SiO 2 layer 325 does not exist.
【００２１】本発明の変形例として、本発明の拡散バリ
ア層は、Ｔａ2Ｏ5／ＴｉＮ構造と共に用いる例を記載し
たが、Ｔａ2Ｏ5／ＴｉＮ／Ｔｉ構造とＸ／ＴｉＮ／Ｔｉ
構造用の拡散バリア層として用いることもできる。Ｘは
ペロブスカイト型の高誘電物の材料であり、例えば、バ
リウム酸化物、ストロンチウム酸化物、ランタン酸化
物、ジルコニウム酸化物および前記酸化物に窒素含有さ
せたもの、二つもしくはそれ以上の前記酸化物およびそ
れらからなる窒化物の結合体である。As a modification of the present invention, an example has been described in which the diffusion barrier layer of the present invention is used together with the Ta 2 O 5 / TiN structure. However, the Ta 2 O 5 / TiN / Ti structure and the X / TiN / Ti structure are used.
It can also be used as a structural diffusion barrier layer. X is a perovskite-type high-dielectric material, for example, barium oxide, strontium oxide, lanthanum oxide, zirconium oxide and the above-mentioned oxides containing nitrogen, two or more of the above-mentioned oxides And a nitride combination thereof.
【図１】本発明によるＴａ2Ｏ5層と拡散バリア層とＴｉ
Ｎ層の構造の断面図FIG. 1 shows a Ta 2 O 5 layer, a diffusion barrier layer and Ti according to the present invention.
Sectional view of N-layer structure
【図２】本発明によるＭＯＭキャパシタの断面図FIG. 2 is a cross-sectional view of a MOM capacitor according to the present invention.
【図３】本発明によるＭＯＳゲート構造の断面図FIG. 3 is a sectional view of a MOS gate structure according to the present invention.
１０５，２２５，３１５ Ｔａ2Ｏ5層 １００，２０５，２１０，３１０ 拡散バリア層 １１０，２３０，２３５，３２０ ＴｉＮ層 ２１５，３３０ アルミ層 ２２０ Ｔｉ層 ３０５ Ｓｉ層 ３２５ ＳｉＯ2層105, 225, 315 Ta 2 O 5 layer 100, 205, 210, 310 Diffusion barrier layer 110, 230, 235, 320 TiN layer 215, 330 Aluminum layer 220 Ti layer 305 Si layer 325 SiO 2 layer
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 セウンムー チョイ アメリカ合衆国，フロリダ 32835，オー ランド，セント．ジャイルス プレース 7927 (72)発明者 セイレッシュ マンシン マーチャント アメリカ合衆国，32835 フロリダ，オー ランド，ヴァインランド オークス ボー ルバード 8214 (72)発明者 パラジ クマー ロイ アメリカ合衆国，32819 フロリダ，オー ランド，ハイドンリー コート 7706 ──────────────────────────────────────────────────続 き Continuation of the front page (71) Applicant 596077259 600 Mountain Avenue, Murray Hill, New Jersey 07974-0636 U.S.A. S. A. (72) Inventor Seungmu Choi United States of America, Florida 32835, Orlando, Saint. Giles Place 7927 (72) Inventor Sailesh Mansingh Merchant United States, 32835 Florida, Orlando, Vineland Oaks Beaulieu 8214 (72) Inventor Paraj Kumar Roy United States, 32819 Florida, Orlando, Haydnley Court 7706
Claims (53)
５）との間に配置された拡散バリア層（１００）と、か
らなり、 前記拡散バリア層（１００）は、酸素が前記高誘電率材
料層（１０５）から前記窒化チタン層（１１０）に拡散
するのを阻止することを特徴とする電子デバイス。1. A titanium nitride layer (110), a high dielectric constant material layer (105), the titanium nitride layer (110) and a high dielectric constant material layer (10).
And a diffusion barrier layer (100) disposed between the high-permittivity material layer (105) and the titanium nitride layer (110). An electronic device characterized in that the electronic device is prevented from being operated.
タンタル製であることを特徴とする請求項１記載の電子
デバイス。2. The electronic device according to claim 1, wherein said high dielectric constant material layer is made of tantalum oxide.
ブスカイト型であることを特徴とする請求項１記載の電
子デバイス。3. The electronic device according to claim 1, wherein the high dielectric constant material layer is of a perovskite type.
料層（１０５）は、バリウム酸化物、ストロンチウム酸
化物、ランタン酸化物、ジルコニウム酸化物、または前
記酸化物のチタン酸塩または前記酸化物またはチタン酸
塩の組み合わせであることを特徴とする請求項３記載の
電子デバイス。4. The high-permittivity material layer (105) of the perovskite type is made of barium oxide, strontium oxide, lanthanum oxide, zirconium oxide, or a titanate of the oxide or the oxide or titanium. The electronic device according to claim 3, wherein the electronic device is a combination of acid salts.
るいは複数の層を含み、各層は炭化金属、窒化金属、ホ
ウ化金属、金属炭素窒化物、炭化シリコンのいずれか一
つもしくは複数の材料を含むことを特徴とする請求項１
記載の電子デバイス。5. The diffusion barrier layer (100) includes one or more layers, each layer being one or more of a metal carbide, a metal nitride, a metal boride, a metal carbon nitride, and a silicon carbide. 2. A material comprising a material.
Electronic device as described.
ンタルと、炭化ジルコニウムと、炭化モリブデンと、炭
化タングステンと、炭化クロムからなるグループから選
択されることを特徴とする請求項５記載の電子デバイ
ス。6. The electron according to claim 5, wherein the metal carbide is selected from the group consisting of titanium carbide, tantalum carbide, zirconium carbide, molybdenum carbide, tungsten carbide, and chromium carbide. device.
ングステンと、窒化モリブデンと、窒化ジルコニウム
と、窒化バナジウムからなるグループから選択されるこ
とを特徴とする請求項５記載の電子デバイス。7. The electronic device according to claim 5, wherein the metal nitride is selected from the group consisting of aluminum nitride, tungsten nitride, molybdenum nitride, zirconium nitride, and vanadium nitride.
化ジルコニウムからなるグループから選択されることを
特徴とする請求項５記載の電子デバイス。8. The electronic device according to claim 5, wherein the metal boride is selected from the group consisting of titanium boride and zirconium boride.
構成する金属は、耐火金属であることを特徴とする請求
項５記載の電子デバイス。9. The electronic device according to claim 5, wherein the metal constituting the metal carbide, the metal nitride, and the metal boride is a refractory metal.
ことを特徴とする請求項５記載の電子デバイス。10. The electronic device according to claim 5, wherein each of the layers has a thickness of 10 to 50 °.
ることを特徴とする請求項５記載の電子デバイス。11. The electronic device according to claim 5, wherein each of the layers has a thickness of 10 to 200 °.
あることを特徴とする請求項５記載の電子デバイス。12. The thickness of each of the layers is 50 to 1000 °.
The electronic device according to claim 5, wherein:
あることを特徴とする請求項５記載の電子デバイス。13. The thickness of each layer is 200 to 300 °.
The electronic device according to claim 5, wherein:
記拡散バリア層（２１０）の反対側にチタン層（２２
０）をさらに有し、 前記拡散バリア層（２１０）は、酸素が前記高誘電率材
料層（１０５）から前記チタン層（２２０）に拡散する
のを阻止することを特徴とする請求項１記載の電子デバ
イス。14. A titanium layer (22) adjacent to the titanium nitride layer (235) and opposite the diffusion barrier layer (210).
The diffusion barrier layer (210) prevents oxygen from diffusing from the high dielectric constant material layer (105) into the titanium layer (220). Electronic devices.
周波数（ＲＦ）回路、ＭＯＭキャパシタ、またはＭＯＳ
トランジスタであることを特徴とする請求項１記載の電
子デバイス。15. The electronic device may be a DRAM, a radio frequency (RF) circuit, a MOM capacitor, or a MOS.
The electronic device according to claim 1, wherein the electronic device is a transistor.
５）と、 前記第１窒化チタン層に隣接する第１拡散バリア層（２
１０）と、 前記第１拡散バリア層に隣接する酸化タンタル層（２２
５）と、 前記酸化タンタル層に隣接する第２拡散バリア層（２０
５）と、 前記第２拡散バリア層に隣接する第２窒化チタン層（２
３０）と、 前記第２窒化チタン層に隣接する第２相互接続層（２１
５）と、を有し、 前記第１拡散バリア層（２１０）は、酸素が前記酸化タ
ンタル層（２２５）から前記第１窒化チタン層（２３
５）と第１相互接続層（２２０）に拡散するのを阻止
し、 前記第２拡散バリア層（２０５）は、酸素が前記酸化タ
ンタル層（２２５）から前記第２窒化チタン層（２３
０）に拡散するのを阻止することを特徴とするＭＯＭキ
ャパシタ。16. A first interconnect layer (220) and a first titanium nitride layer (23) adjacent to said first interconnect layer.
5), and a first diffusion barrier layer (2) adjacent to the first titanium nitride layer.
10) and a tantalum oxide layer (22) adjacent to the first diffusion barrier layer.
5); and a second diffusion barrier layer (20) adjacent to the tantalum oxide layer.
5); and a second titanium nitride layer (2) adjacent to the second diffusion barrier layer.
30); and a second interconnect layer (21) adjacent to the second titanium nitride layer.
5), wherein the first diffusion barrier layer (210) is formed by converting oxygen from the tantalum oxide layer (225) to the first titanium nitride layer (23).
5) and prevents diffusion into the first interconnect layer (220). The second diffusion barrier layer (205) comprises a second diffusion barrier layer (205), wherein oxygen is transferred from the tantalum oxide layer (225) to the second titanium nitride layer (23).
A MOM capacitor which prevents diffusion to 0).
０，２０５）は、一つあるいは複数の層を含み、各層は
炭化金属、窒化金属、ホウ化金属、金属炭素窒化物、炭
化シリコンのいずれか一つもしくは複数の材料を含むこ
とを特徴とする請求項１６記載のＭＯＭキャパシタ。17. The first and second diffusion barrier layers (21).
0,205) includes one or more layers, and each layer includes one or more materials of metal carbide, metal nitride, metal boride, metal carbon nitride, and silicon carbide. The MOM capacitor according to claim 16.
タンタルと、炭化ジルコニウムと、炭化モリブデンと、
炭化タングステンと、炭化クロムからなるグループから
選択されることを特徴とする請求項１６記載のＭＯＭキ
ャパシタ。18. The metal carbide includes titanium carbide, tantalum carbide, zirconium carbide, molybdenum carbide,
17. The MOM capacitor of claim 16, wherein the MOM capacitor is selected from the group consisting of tungsten carbide and chromium carbide.
タングステンと、窒化モリブデンと、窒化ジルコニウム
と、窒化バナジウムからなるグループから選択されるこ
とを特徴とする請求項１６記載のＭＯＭキャパシタ。19. The MOM capacitor according to claim 16, wherein the metal nitride is selected from the group consisting of aluminum nitride, tungsten nitride, molybdenum nitride, zirconium nitride, and vanadium nitride.
ウ化ジルコニウムからなるグループから選択されること
を特徴とする請求項１６記載のＭＯＭキャパシタ。20. The MOM capacitor of claim 16, wherein the metal boride is selected from the group consisting of titanium boride and zirconium boride.
を構成する金属は、耐火金属であることを特徴とする請
求項１６記載のＭＯＭキャパシタ。21. The MOM capacitor according to claim 16, wherein the metal constituting the metal carbide, the metal nitride, and the metal boride is a refractory metal.
ことを特徴とする請求項１６記載のＭＯＭキャパシタ。22. The MOM capacitor according to claim 16, wherein each of the layers has a thickness of 10 to 50 degrees.
ることを特徴とする請求項１６記載のＭＯＭキャパシ
タ。23. The MOM capacitor according to claim 16, wherein each of the layers has a thickness of 10 to 200 degrees.
あることを特徴とする請求項１６記載のＭＯＭキャパシ
タ。24. The thickness of each of the layers is 50 to 1000 °.
17. The MOM capacitor according to claim 16, wherein:
あることを特徴とする請求項１６記載のＭＯＭキャパシ
タ。25. The thickness of each of the layers is 200 to 300 °.
17. The MOM capacitor according to claim 16, wherein:
タン製、タンタル製、または窒化タンタル製であること
を特徴とする請求項１６記載のＭＯＭキャパシタ。26. The MOM capacitor of claim 16, wherein said first interconnect layer (220) is made of titanium, tantalum, or tantalum nitride.
ルミ製、または銅製であることを特徴とする請求項１６
記載のＭＯＭキャパシタ。27. The second interconnect layer (215) is made of aluminum or copper.
The MOM capacitor as described.
と、 前記拡散バリア層に隣接する酸化タンタル層（３１５）
と、 前記酸化タンタル層に隣接するゲート絶縁体層（３２
５）と、を有し、 前記拡散バリア層（３１０）は、酸素が前記酸化タンタ
ル層（３１５）から前記窒化チタン層（３２０）に拡散
するのを阻止することを特徴とするＭＯＳトランジス
タ。28. An interconnect layer (330), a titanium nitride layer (320) adjacent to the interconnect layer, and a diffusion barrier layer (310) adjacent to the titanium nitride layer.
A tantalum oxide layer (315) adjacent to the diffusion barrier layer
And a gate insulator layer (32) adjacent to the tantalum oxide layer.
5), wherein the diffusion barrier layer (310) prevents oxygen from diffusing from the tantalum oxide layer (315) into the titanium nitride layer (320).
あるいは複数の層を含み、各層は炭化金属、窒化金属、
ホウ化金属、金属炭素窒化物、炭化シリコンのいずれか
一つもしくは複数の材料を含むことを特徴とする請求項
２８記載のＭＯＳトランジスタ。29. The diffusion barrier layer (100) includes one or more layers, each layer comprising a metal carbide, a metal nitride,
29. The MOS transistor according to claim 28, comprising one or more materials of metal boride, metal carbon nitride, and silicon carbide.
タンタルと、炭化ジルコニウムと、炭化モリブデンと、
炭化タングステンと、炭化クロムからなるグループから
選択されることを特徴とする請求項２８記載のＭＯＳト
ランジスタ。30. The metal carbide includes titanium carbide, tantalum carbide, zirconium carbide, molybdenum carbide,
29. The MOS transistor according to claim 28, wherein the MOS transistor is selected from the group consisting of tungsten carbide and chromium carbide.
タングステンと、窒化モリブデンと、窒化ジルコニウム
と、窒化バナジウムからなるグループから選択されるこ
とを特徴とする請求項２８記載のＭＯＳトランジスタ。31. The MOS transistor according to claim 28, wherein the metal nitride is selected from the group consisting of aluminum nitride, tungsten nitride, molybdenum nitride, zirconium nitride, and vanadium nitride.
ウ化ジルコニウムからなるグループから選択されること
を特徴とする請求項２８記載のＭＯＳトランジスタ。32. The MOS transistor of claim 28, wherein said metal boride is selected from the group consisting of titanium boride and zirconium boride.
を構成する金属は、耐火金属であることを特徴とする請
求項２８記載のＭＯＳトランジスタ。33. The MOS transistor according to claim 28, wherein the metal constituting the metal carbide, the metal nitride, and the metal boride is a refractory metal.
ことを特徴とする請求項２８記載のＭＯＳトランジス
タ。34. The MOS transistor according to claim 28, wherein each of the layers has a thickness of 10 to 50 degrees.
ることを特徴とする請求項２８記載のＭＯＳトランジス
タ。35. The MOS transistor according to claim 28, wherein each of the layers has a thickness of 10 to 200 degrees.
あることを特徴とする請求項２８記載のＭＯＳトランジ
スタ。36. The thickness of each of the layers is 50 to 1000 °.
29. The MOS transistor according to claim 28, wherein:
あることを特徴とする請求項２８記載のＭＯＳトランジ
スタ。37. The thickness of each of the layers is 200 to 300 °.
29. The MOS transistor according to claim 28, wherein:
製であることを特徴とする請求項２８記載のＭＯＭキャ
パシタ。38. The MOM capacitor of claim 28, wherein said interconnect layer (330) is made of aluminum.
酸化シリコン製または酸化タンタル製またはその組み合
わせであることを特徴とする請求項２８記載のＭＯＭキ
ャパシタ。39. The MOM capacitor of claim 28, wherein said gate insulator layer (325) is made of silicon dioxide or tantalum oxide or a combination thereof.
として機能することを特徴とする請求項２８記載のＭＯ
Ｍキャパシタ。40. The MO according to claim 28, wherein the tantalum oxide layer functions as a gate insulator layer.
M capacitor.
層に拡散するのを阻止する拡散バリア層において、 前記拡散バリア層は、一つあるいは複数の層を含み、各
層は炭化金属、窒化金属、ホウ化金属、金属炭素窒化
物、炭化シリコンからなるグループから選択された材料
を含むことを特徴とする拡散バリア層。41. A diffusion barrier layer for preventing oxygen from diffusing from a high dielectric constant material layer to a titanium nitride layer, wherein the diffusion barrier layer includes one or more layers, each of which is a metal carbide, a metal nitride, A diffusion barrier layer comprising a material selected from the group consisting of: metal boride, metal carbon nitride, and silicon carbide.
製であることを特徴とする請求項４１記載の拡散バリア
層。42. The diffusion barrier layer according to claim 41, wherein the high dielectric constant material layer is made of tantalum oxide.
ト型であることを特徴とする請求項４１記載の拡散バリ
ア層。43. The diffusion barrier layer according to claim 41, wherein the high dielectric constant material layer is a perovskite type.
材料層は、バリウム酸化物、ストロンチウム酸化物、ラ
ンタン酸化物、ジルコニウム酸化物、または前記酸化物
のチタン酸塩または前記酸化物またはチタン酸塩の組み
合わせであることを特徴とする請求項４１記載の拡散バ
リア層。44. The high-permittivity material layer of the perovskite type comprises a barium oxide, a strontium oxide, a lanthanum oxide, a zirconium oxide, a titanate of the oxide, or a titanate of the oxide or titanate. 42. The diffusion barrier layer according to claim 41, which is a combination.
タンタルと、炭化ジルコニウムと、炭化モリブデンと、
炭化タングステンと、炭化クロムからなるグループから
選択されることを特徴とする請求項４１記載の拡散バリ
ア層。45. The metal carbide includes titanium carbide, tantalum carbide, zirconium carbide, molybdenum carbide,
42. The diffusion barrier layer according to claim 41, wherein the diffusion barrier layer is selected from the group consisting of tungsten carbide and chromium carbide.
タングステンと、窒化モリブデンと、窒化ジルコニウム
と、窒化バナジウムからなるグループから選択されるこ
とを特徴とする請求項４１記載の拡散バリア層。46. The diffusion barrier layer according to claim 41, wherein the metal nitride is selected from the group consisting of aluminum nitride, tungsten nitride, molybdenum nitride, zirconium nitride, and vanadium nitride.
ウ化ジルコニウムからなるグループから選択されること
を特徴とする請求項４１記載の拡散バリア層。47. The diffusion barrier layer according to claim 41, wherein the metal boride is selected from the group consisting of titanium boride and zirconium boride.
を構成する金属は、耐火金属であることを特徴とする請
求項４１記載の拡散バリア層。48. The diffusion barrier layer according to claim 41, wherein the metal constituting the metal carbide, the metal nitride, and the metal boride is a refractory metal.
ことを特徴とする請求項４１記載の拡散バリア層。49. The diffusion barrier layer according to claim 41, wherein each of the layers has a thickness of 10 to 50 °.
ることを特徴とする請求項４１記載の拡散バリア層。50. The diffusion barrier layer according to claim 41, wherein each of the layers has a thickness of 10 to 200 °.
あることを特徴とする請求項４１記載の拡散バリア層。51. The thickness of each of the layers is 50 to 1000 °.
42. The diffusion barrier layer of claim 41.
あることを特徴とする請求項４１記載の拡散バリア層。52. The thickness of each of the layers is 200 to 300 °
42. The diffusion barrier layer of claim 41.
ＶＤにより形成されることを特徴とする請求項４１記載
の拡散バリア層。53. The method according to claim 53, wherein the diffusion barrier layer is made of PVD or C.
The diffusion barrier layer according to claim 41, wherein the diffusion barrier layer is formed by VD.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11578399P | 1999-01-13 | 1999-01-13 | |
| US09/478,647 US6340827B1 (en) | 1999-01-13 | 2000-01-06 | Diffusion barrier for use with high dielectric constant materials and electronic devices incorporating same |
| US60/115783 | 2000-01-06 | ||
| US09/478647 | 2000-01-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000208720A true JP2000208720A (en) | 2000-07-28 |
Family
ID=26813566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000004077A Pending JP2000208720A (en) | 1999-01-13 | 2000-01-12 | Electronic devices, MOM capacitors, MOS transistors, diffusion barrier layers |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2000208720A (en) |
| KR (1) | KR20000053483A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393209B1 (en) * | 2001-01-18 | 2003-07-31 | 삼성전자주식회사 | A method for formation of semiconductor capacitor having Ta2O5 film as dielectric layer |
| KR100410389B1 (en) * | 2001-06-12 | 2003-12-18 | 주식회사 하이닉스반도체 | Method of forming a capacitor of a semiconductor device |
| KR100414868B1 (en) * | 2001-06-30 | 2004-01-13 | 주식회사 하이닉스반도체 | Method for fabricating capacitor |
| US6891218B2 (en) | 2003-02-28 | 2005-05-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
| US6982472B2 (en) | 2003-02-28 | 2006-01-03 | Kabushiki Kaisha Toshiba | Semiconductor device and capacitor |
| KR100772685B1 (en) * | 2001-06-26 | 2007-11-02 | 주식회사 하이닉스반도체 | Capacitor Formation Method |
| JP2008529274A (en) * | 2005-01-26 | 2008-07-31 | フリースケール セミコンダクター インコーポレイテッド | Metal gate transistor for CMOS process and manufacturing method thereof |
| JP2008530769A (en) * | 2005-01-13 | 2008-08-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Method for producing TiC as a thermally stable p-type metal carbide on a high dielectric constant SiO2 gate stack |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101094386B1 (en) | 2009-11-30 | 2011-12-15 | 주식회사 하이닉스반도체 | Method for manufacturing electrode and capacitor of semiconductor device |
-
2000
- 2000-01-12 JP JP2000004077A patent/JP2000208720A/en active Pending
- 2000-01-13 KR KR1020000001552A patent/KR20000053483A/en not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393209B1 (en) * | 2001-01-18 | 2003-07-31 | 삼성전자주식회사 | A method for formation of semiconductor capacitor having Ta2O5 film as dielectric layer |
| KR100410389B1 (en) * | 2001-06-12 | 2003-12-18 | 주식회사 하이닉스반도체 | Method of forming a capacitor of a semiconductor device |
| KR100772685B1 (en) * | 2001-06-26 | 2007-11-02 | 주식회사 하이닉스반도체 | Capacitor Formation Method |
| KR100414868B1 (en) * | 2001-06-30 | 2004-01-13 | 주식회사 하이닉스반도체 | Method for fabricating capacitor |
| US6891218B2 (en) | 2003-02-28 | 2005-05-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
| US6982472B2 (en) | 2003-02-28 | 2006-01-03 | Kabushiki Kaisha Toshiba | Semiconductor device and capacitor |
| US7202126B2 (en) | 2003-02-28 | 2007-04-10 | Kabushiki Käisha Toshiba | Semiconductor device and method of manufacturing same |
| CN100378999C (en) * | 2003-02-28 | 2008-04-02 | 株式会社东芝 | Semiconductor device and manufacturing method thereof |
| CN100379000C (en) * | 2003-02-28 | 2008-04-02 | 株式会社东芝 | Semiconductor device and manufacturing method thereof |
| JP2008530769A (en) * | 2005-01-13 | 2008-08-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Method for producing TiC as a thermally stable p-type metal carbide on a high dielectric constant SiO2 gate stack |
| JP2008529274A (en) * | 2005-01-26 | 2008-07-31 | フリースケール セミコンダクター インコーポレイテッド | Metal gate transistor for CMOS process and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000053483A (en) | 2000-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6340827B1 (en) | Diffusion barrier for use with high dielectric constant materials and electronic devices incorporating same | |
| US6436787B1 (en) | Method of forming crown-type MIM capacitor integrated with the CU damascene process | |
| US6040594A (en) | High permittivity ST thin film and a capacitor for a semiconductor integrated circuit having such a thin film | |
| JP4046588B2 (en) | Capacitor manufacturing method | |
| US6265260B1 (en) | Method for making an integrated circuit capacitor including tantalum pentoxide | |
| US20030089943A1 (en) | BEOL decoupling capacitor | |
| US6426306B1 (en) | Barrier layer fabrication methods | |
| JPH08274256A (en) | Semiconductor device and manufacturing method thereof | |
| JP2003051549A (en) | FEOL capacitor and method of manufacturing the same | |
| JP2829023B2 (en) | Capacitors for semiconductor integrated circuits | |
| JP2000208720A (en) | Electronic devices, MOM capacitors, MOS transistors, diffusion barrier layers | |
| US6482690B2 (en) | Method for fabricating semiconductor device | |
| US7304367B2 (en) | Metal-insulator-metal capacitors including transition metal silicide films on doped polysilicon contact plugs | |
| WO2009093633A1 (en) | Semiconductor device comprising capacitive element | |
| JP2005064522A (en) | Capacitor for semiconductor device and memory device including the same | |
| JP2004119832A (en) | Semiconductor device | |
| JPWO2006001349A1 (en) | Semiconductor device with capacitive element | |
| JPH03136361A (en) | Semiconductor device | |
| JP3943033B2 (en) | Capacitor and manufacturing method thereof | |
| US7233053B2 (en) | Integrated semiconductor product with metal-insulator-metal capacitor | |
| US6762476B2 (en) | Dielectric element including oxide dielectric film and method of manufacturing the same | |
| US20020119622A1 (en) | Capacitor having a blended interface and a method of manufacture thereof | |
| US20060151845A1 (en) | Method to control interfacial properties for capacitors using a metal flash layer | |
| KR20190045129A (en) | Capacitor structure and method of making the same | |
| US7170736B2 (en) | Capacitor having low resistance electrode including a thin silicon layer |