[go: up one dir, main page]

JP2000340503A - Method for manufacturing semiconductor film, method for manufacturing thin film transistor, active matrix substrate - Google Patents

Method for manufacturing semiconductor film, method for manufacturing thin film transistor, active matrix substrate

Info

Publication number
JP2000340503A
JP2000340503A JP14639499A JP14639499A JP2000340503A JP 2000340503 A JP2000340503 A JP 2000340503A JP 14639499 A JP14639499 A JP 14639499A JP 14639499 A JP14639499 A JP 14639499A JP 2000340503 A JP2000340503 A JP 2000340503A
Authority
JP
Japan
Prior art keywords
semiconductor film
irradiation
energy light
manufacturing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP14639499A
Other languages
Japanese (ja)
Inventor
Hiroyuki Abe
裕幸 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP14639499A priority Critical patent/JP2000340503A/en
Publication of JP2000340503A publication Critical patent/JP2000340503A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacture for a high quality semiconductor film which has a large particle size, high in crystallinity, and low in surface roughness. SOLUTION: Energy light irradiation for obtaining a polycrystalline silicon film is conducted twice, and the first irradiation is made in a vacuum having no oxide film removal processing of a semiconductor film surface, or is made in the atmosphere or in the ambience in which any gas is filled up to the exclusion of vacuum. A surface processing of a semiconductor film is performed prior to the second irradiation, and after the oxide film is eliminated, the irradiation is made in vacuum. Furthermore, intensity of second energy light irradiation is adjusted so as not to exceed the irradiation intensity of the first energy lights.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板表面に形成し
た半導体薄膜にエネルギー光を照射してその結晶化処
理、あるいは結晶性を高めるための処理を行う半導体膜
の製造方法、それを用いた薄膜トランジスタ(以下、T
FTという。)の製造方法、この方法で製造したTFT
を用いたアクティブマトリクス基板、および半導体膜の
製造方法に用いるアニール装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor thin film in which a semiconductor thin film formed on a substrate surface is irradiated with energy light to perform a crystallization treatment or a treatment for improving crystallinity, and to use the method. Thin film transistor (hereinafter, T
It is called FT. ), A TFT manufactured by this method
More specifically, the present invention relates to an active matrix substrate using the same and an annealing apparatus used for a method of manufacturing a semiconductor film.

【0002】[0002]

【従来の技術】液晶表示装置に用いられるアクティブマ
トリクス基板では、基板に汎用の安価なガラス基板を用
いることができるよう低温プロセスによるTFTの製造
が望まれている。ここで、TFTのチャネル領域等を形
成するのに必要なシリコン膜のうち、アモルファスシリ
コン膜については低温プロセスによって成膜できるもの
の、アモルファスシリコンのままでは得られるTFTの
移動度が低いという欠点がある。
2. Description of the Related Art In an active matrix substrate used for a liquid crystal display device, it is desired to manufacture a TFT by a low-temperature process so that a general-purpose inexpensive glass substrate can be used as the substrate. Here, among the silicon films necessary for forming the channel region and the like of the TFT, an amorphous silicon film can be formed by a low-temperature process, but the amorphous silicon film has a drawback that the mobility of the obtained TFT is low. .

【0003】そこで、基板上に形成したアモルファスシ
リコン膜にレーザー光(エネルギー光)を照射して溶融
結晶化する方法(レーザーアニール)が検討されてい
る。このようなレーザー光による溶融結晶化において
は、その照射レーザー光強度、照射雰囲気そしてアモル
ファスシリコン膜の表面状態により、得られる結晶性半
導体膜の結晶粒径や結晶性、そして表面粗さが異なる。
プロセス雰囲気やアモルファスシリコン膜表面に酸素な
どの分子が存在すると、その分子を核とした結晶成長が
起こり、粒径は拡大するが、欠陥が多い。また表面に大
きな荒れが生じる。一方、表面処理によりアモルファス
シリコン膜表面の酸化膜を取り除いた後、真空中にてレ
ーザーアニールを行うと、幾分粒径は小さいが結晶性は
高く、表面の荒れも小さい。これら処理条件のうち、粒
径の大型化を図った場合の方が、比較的高いTFT特性が
得やすいため、大気中にてレーザーアニールが行われて
いる。
Therefore, a method (laser annealing) of irradiating a laser beam (energy light) to an amorphous silicon film formed on a substrate to melt and crystallize the film is being studied. In such melt crystallization using laser light, the crystal grain size, crystallinity, and surface roughness of the obtained crystalline semiconductor film vary depending on the intensity of the irradiated laser light, the irradiation atmosphere, and the surface state of the amorphous silicon film.
When molecules such as oxygen are present in the process atmosphere or on the surface of the amorphous silicon film, crystal growth occurs with the molecules as nuclei, and the grain size increases, but there are many defects. In addition, large roughness occurs on the surface. On the other hand, when laser annealing is performed in a vacuum after removing the oxide film on the surface of the amorphous silicon film by the surface treatment, the grain size is somewhat small but the crystallinity is high and the surface roughness is small. Among these processing conditions, laser annealing is performed in the air because the relatively high TFT characteristics are easily obtained when the particle size is increased.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
半導体膜の製造方法では、TFTのチャネル部に大粒径
が掛からなかった場合には、そのTFT特性は低くなっ
てしまいばらつきの原因となる。また大きな表面荒れが
生じるために、ゲート絶縁膜の耐圧が低下するといった
問題点が生じる。
However, in the conventional method of manufacturing a semiconductor film, if a large grain size is not applied to the channel portion of the TFT, the TFT characteristics are lowered and cause a variation. In addition, since large surface roughness occurs, there is a problem that the withstand voltage of the gate insulating film is reduced.

【0005】これら問題点に鑑みて、本発明の課題は、
大粒径が得られてかつ、結晶性の向上を図ることによっ
て、ばらつきを低減し、また表面荒れを抑えることによ
ってゲート耐圧の向上が可能となる高品質な半導体膜の
製造方法、それを用いたTFTの製造方法、この方法で
製造したTFTを用いたアクティブマトリクス基板を提
供することにある。
[0005] In view of these problems, an object of the present invention is to provide:
A method of manufacturing a high-quality semiconductor film that can obtain a large grain size, reduce variation by improving crystallinity, and improve gate breakdown voltage by suppressing surface roughness. And an active matrix substrate using the TFT manufactured by this method.

【0006】[0006]

【課題を解決するための手段】上記課題を解決するため
に、本発明では、基板上に半導体膜を形成する成膜工程
と、前記半導体膜に対してエネルギー光を照射して結晶
性半導体膜を得る半導体膜の製造方法において、 前記
半導体膜に第1エネルギー光の照射を行う工程と、前記
第1エネルギー光の照射を行う工程の後に、前記半導体
膜の表面処理を施す工程と、前記表面処理を施す工程の
後に、前記半導体膜に第2エネルギー光の照射を行う工
程を有することを特徴とする。
According to the present invention, there is provided a film forming step of forming a semiconductor film on a substrate, and a step of irradiating the semiconductor film with energy light to form a crystalline semiconductor film. A step of irradiating the semiconductor film with a first energy light; a step of performing a surface treatment of the semiconductor film after the step of irradiating the first energy light; A step of irradiating the semiconductor film with second energy light after the step of performing the treatment.

【0007】本発明では、前記半導体膜への第1エネル
ギー光の照射は、前記半導体膜表面の酸化膜除去処理な
しで真空中にて、または大気中若しくは所定のガスを充
填した真空を除く雰囲気にて、そのエネルギー光の強度
が、前記半導体膜に微結晶化が生じるエネルギー強度の
しきい値を越えない強度によって行っているため、酸素
分子等を核とした結晶成長が生じることにより、結晶の
大粒径化が図られる。
In the present invention, the semiconductor film is irradiated with the first energy light in a vacuum without removing the oxide film on the surface of the semiconductor film, or in the atmosphere or in an atmosphere except a vacuum filled with a predetermined gas. Since the intensity of the energy light does not exceed the threshold of the energy intensity at which microcrystallization occurs in the semiconductor film, the crystal growth occurs due to nuclei of oxygen molecules and the like. Is increased in particle size.

【0008】続いて前記半導体膜表面の酸化膜除去のた
めの表面処理を行った後、前記半導体膜への第2エネル
ギー光の照射を真空中にて、そのエネルギー光の強度が
前記半導体膜に微結晶化が生じるエネルギー強度のしき
い値を越えない強度かつ、1度目のエネルギー光の照射
強度を越えない強度によって行っているため、一度目の
照射によって形成された大粒径を崩すことなく、その粒
内の結晶性向上と、表面の荒れ低減が図られる。
Subsequently, after performing a surface treatment for removing an oxide film on the surface of the semiconductor film, the semiconductor film is irradiated with a second energy light in a vacuum, and the intensity of the energy light is applied to the semiconductor film. Since the irradiation is performed at an intensity not exceeding the threshold of the energy intensity at which microcrystallization occurs and not exceeding the irradiation intensity of the first energy light, the large particle size formed by the first irradiation is maintained. In addition, the crystallinity within the grains is improved and the surface roughness is reduced.

【0009】さらに前記半導体膜への第2エネルギー光
の照射は、ラインビームであるエネルギー光の長手方向
を、1度目のエネルギー光照射時のラインビーム長手方
向とは90度回転して行っているため、ラインビームの
照射跡が打ち消されることによって、一層、結晶性の均
一性が向上する。
Further, the irradiation of the semiconductor film with the second energy light is performed by rotating the longitudinal direction of the energy light as a line beam by 90 degrees with respect to the longitudinal direction of the line beam at the time of the first energy light irradiation. Therefore, the uniformity of crystallinity is further improved by canceling the irradiation trace of the line beam.

【0010】本発明では、2度の結晶化のためのエネル
ギー光の照射と表面処理のタイミングを組み合わせるこ
とによって、半導体膜は大粒径かつ均一性の高い結晶性
を有する。それ故、このように構成した半導体膜を用い
てTFTを製造すると、ばらつきのない高い電気特性を
得られる。
In the present invention, the semiconductor film has a large grain size and high uniform crystallinity by combining the irradiation of energy light for crystallization twice and the timing of surface treatment. Therefore, when a TFT is manufactured using the semiconductor film configured as described above, high electric characteristics without variation can be obtained.

【0011】本発明に係る結晶性半導体膜の製造方法
は、この方法で得た結晶性半導体膜からTFTを製造す
ることが好ましく、この方法で製造したTFTは、大型
基板において高性能の電気特性が要求される液晶表示装
置用のアクティブマトリクス基板上で駆動回路や画素ス
イッチング素子を構成するのに適している。
In the method for producing a crystalline semiconductor film according to the present invention, it is preferable to produce a TFT from the crystalline semiconductor film obtained by this method. It is suitable for forming a drive circuit and a pixel switching element on an active matrix substrate for a liquid crystal display device which requires the following.

【0012】[0012]

【発明の実施の形態】本発明の各実施の形態を説明する
前に、各形態で共通なアクティブマトリクス基板の基本
的な構成、およびTFTを形成する基本的な工程を説明
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Before describing each embodiment of the present invention, a basic configuration of an active matrix substrate and a basic process for forming a TFT common to each embodiment will be described.

【0013】[アクティブマトリクス基板の基本構成]
図1(A)は、液晶表示装置に用いるアクティブマトリ
クス基板の構成を模式的に示す説明図である。
[Basic Configuration of Active Matrix Substrate]
FIG. 1A is an explanatory diagram schematically illustrating a configuration of an active matrix substrate used for a liquid crystal display device.

【0014】この図において液晶表示装置1は、そのア
クティブマトリクス基板2上にデータ線3および走査線
4が形成されている。そして、データ線3及び走査線4
には画素用薄膜トランジスタ10を介して画素電極が接
続されてなり、画素領域5がマトリクス上に形成されて
いる。また、そこには画素用のTFT10を介して画像
信号が入力され、液晶セルの液晶容量6が構成されてい
る。
In FIG. 1, a data line 3 and a scanning line 4 are formed on an active matrix substrate 2 of a liquid crystal display device 1. Then, the data line 3 and the scanning line 4
Is connected to a pixel electrode through a pixel thin film transistor 10, and a pixel region 5 is formed on a matrix. Further, an image signal is input thereto through a TFT 10 for a pixel, and a liquid crystal capacitor 6 of a liquid crystal cell is formed.

【0015】データ線3に対しては、シフトレジスタ7
1、レベルシフタ72、ビデオライン73、アナログス
イッチ74を備えるデータドライバ部7が構成され、走
査線4に対しては、シフトレジスタ81およびレベルシ
フタ82を備える走査ドライバ部8が構成されている。
なお、画素領域5には、前段の走査線4との間に保持容
量25が形成されることもある。
For the data line 3, a shift register 7
1, a data driver unit 7 including a level shifter 72, a video line 73, and an analog switch 74, and a scanning driver unit 8 including a shift register 81 and a level shifter 82 for the scanning line 4.
Note that a storage capacitor 25 may be formed between the pixel region 5 and the preceding scanning line 4.

【0016】データドライバ部7や走査ドライバ部8で
は、図1(B)に2段のインバータを例示するように、
N型のTFTn1、n2と、P型のTFTp1、p2と
によって構成されたCMOS回路などが高密度に形成さ
れる。但し、アクティブマトリクス部9のTFT10
と、データドライバ部7のTFTn1、n2やP型のT
FTp1、p2とは、基本的な構造が同じであり、基本
的には同じ工程中で製造される。
In the data driver section 7 and the scan driver section 8, as shown in FIG.
A CMOS circuit or the like constituted by N-type TFTs n1 and n2 and P-type TFTs p1 and p2 is formed at high density. However, the TFT 10 of the active matrix section 9
And the TFTs n1 and n2 of the data driver section 7 and the P-type TFTs.
FTp1 and p2 have the same basic structure and are basically manufactured in the same process.

【0017】アクティブマトリクス基板2としては、ア
クティブマトリクス部9だけが基板上に構成されたも
の、アクティブマトリクス部9と同じ基板上にデータド
ライバ部7が構成されたもの、アクティブマトリクス部
9と同じ基板上に走査ドライバ部8が構成されたもの、
アクティブマトリクス部9と同じ基板上にデータドライ
バ部7および走査ドライバ部8の双方が構成されたもの
がある。また、ドライバ内蔵型のアクティブマトリクス
基板2であっても、データドライバ部7に含まれるシフ
トレジスタ71、レベルシフタ72、ビデオライン7
3、アナログスイッチ74等の全てがアクティブマトリ
クス基板2上に構成された完全ドライバ内蔵タイプと、
それらの一部がアクティブマトリクス基板2上に構成さ
れた部分ドライバ内蔵タイプとがあるが、いずれに対し
ても本発明を適用できる。
The active matrix substrate 2 includes only the active matrix section 9 on the substrate, the same substrate having the data driver section 7 on the same substrate as the active matrix section 9, and the same substrate as the active matrix section 9. The one on which the scanning driver unit 8 is configured,
In some cases, both the data driver section 7 and the scanning driver section 8 are formed on the same substrate as the active matrix section 9. Further, even if the active matrix substrate 2 has a built-in driver, the shift register 71, the level shifter 72, the video line 7
3. a complete driver built-in type in which all of the analog switches 74 and the like are configured on the active matrix substrate 2,
Although there is a partial driver built-in type in which a part of them is formed on the active matrix substrate 2, the present invention can be applied to any of them.

【0018】図2は、本形態のアクティブマトリクス基
板2において画素領域5が形成されているアクティブマ
トリクス部の一部を拡大して示す平面図であり、図3
(A)は図2のA−A’線における断面図、図3(B)
は図2のB−B’線における断面図である。なお、デー
タドライバ部7などのTFTは基本的には同一の構造を
有するので、その図示を省略する。
FIG. 2 is an enlarged plan view showing a part of the active matrix portion where the pixel region 5 is formed in the active matrix substrate 2 of the present embodiment.
FIG. 3A is a cross-sectional view taken along line AA ′ in FIG.
FIG. 3 is a sectional view taken along line BB ′ of FIG. 2. Note that the TFTs of the data driver section 7 and the like have basically the same structure, and are not shown.

【0019】これらの図において、いずれの画素領域5
におけるTFT10はデータ線3に対して層間絶縁膜1
6に形成されたコンタクトホール17を介して電気的接
続するソース領域11、画素電極19に対して層間絶縁
膜16に形成されたコンタクトホール18を介して電気
的接続するドレイン領域12、ドレイン領域12とソー
ス領域11との間に位置するチャネル領域13、および
チャネル領域13に対してゲート絶縁膜14を介して対
峙するゲート電極15から構成されている。このゲート
電極15は走査線4の一部として構成されている。な
お、基板20の表面側には、シリコン酸化膜からなる下
地保護膜21が形成されている。
In these figures, any pixel region 5
The TFT 10 in FIG.
6, a drain region 12 and a drain region 12 electrically connected to a pixel electrode 19 via a contact hole 18 formed in an interlayer insulating film 16. A source region 11 and a channel region 13, and a gate electrode 15 opposed to the channel region 13 via a gate insulating film 14. This gate electrode 15 is configured as a part of the scanning line 4. Note that a base protective film 21 made of a silicon oxide film is formed on the front surface side of the substrate 20.

【0020】[アクティブマトリクス基板2の製造方法
の基本構成]図4を参照して、TFTの製造方法の基本
的な工程を説明する。図4は、図2のA−A’線におけ
る断面に対応するTFTの工程断面図である。
[Basic Configuration of Manufacturing Method of Active Matrix Substrate 2] The basic steps of the manufacturing method of the TFT will be described with reference to FIG. FIG. 4 is a process sectional view of the TFT corresponding to a section taken along line AA ′ of FIG.

【0021】本例では、ガラス基板として、300mm
角の無アルカリガラス板を用いて以下の各工程を行なう (下地保護膜形成工程)図4(A)において、まず、P
ECVD法により250〜400℃の温度条件下で、ガ
ラス基板20の表面に下地保護膜21となる膜厚が30
0nmのシリコン酸化膜を形成する。シリコン酸化膜
は、APCVD法でも形成することができ、この場合に
は基板20の温度を250℃から450℃までの範囲に
設定した状態で、モノシラン及び酸素を原料ガスとして
シリコン酸化膜を形成する。
In this embodiment, the glass substrate is 300 mm
The following steps are performed using a non-alkali glass plate having a corner (underlying protective film forming step). In FIG.
Under the temperature condition of 250 to 400 ° C. by the ECVD method, the thickness of the undercoating protective film 21 on the surface of the glass substrate 20 is 30
A 0 nm silicon oxide film is formed. The silicon oxide film can also be formed by the APCVD method. In this case, the silicon oxide film is formed using monosilane and oxygen as a source gas while the temperature of the substrate 20 is set in a range from 250 ° C. to 450 ° C. .

【0022】(半導体膜堆積工程)次に、下地保護膜2
1の表面に真性のシリコン膜30(半導体膜)を50n
m程度堆積する。本例では、高真空型LPCVD装置を
用いて、原料ガスであるジシランを200SCCM流し
ながら、425℃の堆積温度でアモルファスシリコン膜
30を堆積する。なお、シリコン膜30の形成にあたっ
ては、PECVD法やスパッタ法を用いてもよく、これ
らの方法によれば、その成膜温度を室温から350℃ま
での範囲に設定することができる。
(Semiconductor Film Deposition Step) Next, the underlying protective film 2
50 n of intrinsic silicon film 30 (semiconductor film)
about m. In this example, the amorphous silicon film 30 is deposited at a deposition temperature of 425 ° C. using a high vacuum LPCVD apparatus while flowing disilane as a source gas at 200 SCCM. In forming the silicon film 30, a PECVD method or a sputtering method may be used, and according to these methods, the film formation temperature can be set in a range from room temperature to 350 ° C.

【0023】(レーザー溶融結晶化法によるアニール工
程)続いてアモルファスシリコン膜30にレーザー光を
照射してアモルファスシリコン膜30を多結晶シリコン
に改質する。本例では、ゼノン・クロライド(XeC
l)のエキシマ・レーザー(波長が308nm)を照射
する。出力が200Wであるこのレーザービームを光学
系を介することによって、長尺方向が150mm、断面
のビーム形状は上底が0.35mm、下底が0.45m
mである台形のラインビームを形成している。そしてこ
のラインビームを、基板に対して上底のビーム幅以下の
ピッチで重なりを持ちながら、照射をしていくことによ
って、アモルファスシリコン膜は溶融結晶化により多結
晶シリコン膜となる。
(Annealing Step by Laser Melt Crystallization) Subsequently, the amorphous silicon film 30 is irradiated with laser light to modify the amorphous silicon film 30 into polycrystalline silicon. In this example, Zenon chloride (XeC
1) Irradiate with an excimer laser (wavelength: 308 nm). By passing this laser beam having an output of 200 W through an optical system, the longitudinal direction is 150 mm, and the cross-sectional beam shape is 0.35 mm at the upper base and 0.45 m at the lower base.
m is formed as a trapezoidal line beam. By irradiating the line beam while overlapping the substrate at a pitch equal to or less than the upper bottom beam width, the amorphous silicon film becomes a polycrystalline silicon film by melt crystallization.

【0024】本発明では、このアニール工程のレーザー
照射を2度に分けて行い、前後するレーザー照射の間に
酸化膜除去のための表面処理を行うが、その詳細な説明
は実施の形態に後述する。
In the present invention, the laser irradiation in this annealing step is performed twice, and a surface treatment for removing an oxide film is performed between successive laser irradiations. I do.

【0025】(シリコン膜のパターニング工程)次に、
図4(B)に示すように、アニール工程で多結晶化した
シリコン膜30を、フォトリソグラフィ技術を用いてパ
ターニングを行い、島状のシリコン膜31とする。
(Silicon film patterning step)
As shown in FIG. 4B, the silicon film 30 polycrystallized in the annealing step is patterned by using a photolithography technique to form an island-shaped silicon film 31.

【0026】(ゲート絶縁膜の形成工程)次に、図4
(C)に示すように、PECVD法により250℃〜4
00℃の温度条件下で、シリコン膜31に対してシリコ
ン酸化膜からなるゲート酸化膜14を形成する。
(Step of Forming Gate Insulating Film) Next, FIG.
(C) As shown in FIG.
A gate oxide film 14 made of a silicon oxide film is formed on the silicon film 31 at a temperature of 00 ° C.

【0027】(ゲート電極形成工程)次に、ゲート酸化
膜14の表面側に膜厚が600nmのタンタル薄膜をス
パッタ法により形成した後、それをフォトリソグラフィ
技術を用いてパターニングし、ゲート電極15を形成す
る。本例では、タンタル薄膜を形成する際に、基板温度
を180℃に設定し、スパッタガスとして窒素ガスを
6.7%含むアルゴンガスを用いる。このように形成し
たタンタル薄膜は、結晶構造がα構造であり、その比抵
抗は小さい。
(Gate Electrode Forming Step) Next, a tantalum thin film having a thickness of 600 nm is formed on the surface side of the gate oxide film 14 by sputtering, and then patterned by photolithography to form the gate electrode 15. Form. In this example, when forming a tantalum thin film, the substrate temperature is set to 180 ° C., and an argon gas containing 6.7% of a nitrogen gas is used as a sputtering gas. The tantalum thin film thus formed has an α-structure crystal structure and a low specific resistance.

【0028】(不純物導入工程)次に、バケット型質量
非分離型のイオン注入装置(イオンドーピング装置)を
用いて、ゲート電極15をマスクとしてシリコン膜31
に不純物イオンを打ち込む。Nチャネル型のTFTを形
成する場合には、原料ガスとして、水素ガスで濃度が5
%となるように希釈したホスフィンなどを用いる。その
結果、ゲート電極15に対してセルフアライン的にソー
ス領域11およびドレイン領域12が形成される。この
とき、シリコン膜31のうち、不純物イオンが打ち込ま
れなかった部分がチャネル領域13となる。このとき、
Pチャネル型のTFTを形成する領域をレジストマスク
で覆っておく。
(Impurity Introducing Step) Next, using a bucket type non-mass separation type ion implantation apparatus (ion doping apparatus), the silicon film 31 is formed using the gate electrode 15 as a mask.
Is implanted with impurity ions. In the case of forming an N-channel TFT, a hydrogen gas having a concentration of 5 is used as a source gas.
% Phosphine or the like is used. As a result, the source region 11 and the drain region 12 are formed in a self-aligned manner with respect to the gate electrode 15. At this time, the portion of the silicon film 31 where the impurity ions have not been implanted becomes the channel region 13. At this time,
A region where a P-channel TFT is to be formed is covered with a resist mask.

【0029】逆に、Pチャネル型のTFTを形成する場
合には、原料ガスとして、水素ガスで濃度が5%となる
ように希釈したジボランなどを用いるが、その際にはN
チャネル型のTFTを形成する領域をレジストマスクで
覆っておく。
Conversely, when a P-channel TFT is formed, diborane or the like diluted with hydrogen gas to a concentration of 5% is used as a source gas.
A region where a channel type TFT is to be formed is covered with a resist mask.

【0030】(層間絶縁膜の形成工程)次に、図4
(D)に示すように、PECVD法により250℃〜4
00℃の温度条件下で、層間絶縁膜16としての膜厚が
500nmのシリコン酸化膜を形成する。このときの原
料ガスは、TEOSと酸素である。
(Step of Forming Interlayer Insulating Film) Next, FIG.
(D) As shown in FIG.
Under a temperature condition of 00 ° C., a silicon oxide film having a thickness of 500 nm as the interlayer insulating film 16 is formed. The source gases at this time are TEOS and oxygen.

【0031】(活性化工程)次に、水素を3%含んだア
ルゴンガス雰囲気下で400℃、1時間の熱処理を行な
い、注入したリンイオンの活性化と、層間絶縁膜16の
改質とを行なう。
(Activation Step) Next, heat treatment is performed at 400 ° C. for 1 hour in an argon gas atmosphere containing 3% of hydrogen to activate the implanted phosphorus ions and to modify the interlayer insulating film 16. .

【0032】(配線工程)次に、層間絶縁膜16にコン
タクトホール17、18を形成する。しかる後に、図3
(A)に示したように、コンタクトホール17、18を
介して、ソース電極(データ線3)をソース領域11に
電気的に接続し、ドレイン電極(画素電極19)をドレ
イン領域12に電気的に接続し、TFT10を形成す
る。
(Wiring Step) Next, contact holes 17 and 18 are formed in the interlayer insulating film 16. After a while, FIG.
As shown in (A), the source electrode (data line 3) is electrically connected to the source region 11 via the contact holes 17 and 18, and the drain electrode (pixel electrode 19) is electrically connected to the drain region 12. To form a TFT 10.

【0033】なお、上記の製造方法は、TFT10をセ
ルフアライン構造として製造する例であったが、TFT
10をLDD構造あるいはオフセットゲート構造で製造
する場合でも本発明を適用できる。この場合の構造や製
造方法についての説明を省略するが、レジストマスクや
サイドウォールを利用して、ソース・ドレイン領域のう
ち、ゲート電極15の端部に対峙する部分には低濃度ソ
ース・ドレイン領域(LDD領域)、あるいはオフセッ
ト領域を形成する。
The above manufacturing method is an example of manufacturing the TFT 10 in a self-aligned structure.
The present invention can also be applied to a case where 10 is manufactured with an LDD structure or an offset gate structure. Although a description of the structure and the manufacturing method in this case is omitted, a low concentration source / drain region is formed in a portion of the source / drain region facing the end of the gate electrode 15 using a resist mask or a sidewall. (LDD region) or an offset region is formed.

【0034】[レーザー照射時のエネルギー密度と膜
質]次に、図4(A)を参照して説明したアニール工程
において、アモルファスのシリコン膜30に照射したレ
ーザー光のエネルギー密度(エネルギー強度)と、レー
ザー照射後の膜質との関係を、図5ないし図6を参照し
て説明しておく。
[Energy Density and Film Quality During Laser Irradiation] Next, in the annealing step described with reference to FIG. 4A, the energy density (energy intensity) of the laser light applied to the amorphous silicon film 30 is as follows: The relationship with the film quality after laser irradiation will be described with reference to FIGS.

【0035】本発明のいずれの形態でも、後述するよう
に、アモルファスのシリコン膜をレーザー溶融結晶化法
により多結晶化させるが、このレーザー溶融結晶化法で
は、図5に示すように、エネルギー密度Eを増加させて
いくと、「▲」および一点鎖線L1で示すEc以上でシ
リコン膜には溶融凝固が起こって多結晶化する。ここ
で、エネルギー密度Eを増加させるほど、その多結晶化
が進むが、エネルギー密度Eが「□」および点線L2で
示すEaを超えるとシリコン膜は微結晶化し、移動度の
低下が起きてしまう。
In any of the embodiments of the present invention, an amorphous silicon film is polycrystallized by a laser melting crystallization method as described later. In this laser melting crystallization method, as shown in FIG. As E is increased, the silicon film is melt-solidified and polycrystallized above Ec indicated by “▲” and dashed line L1. Here, as the energy density E increases, the polycrystallization progresses, but when the energy density E exceeds “Ea” indicated by “□” and the dotted line L2, the silicon film is microcrystallized, and the mobility decreases. .

【0036】また、シリコン膜の膜厚が薄い場合には、
エネルギー密度EがEaを越えなくても、エネルギー密
度Eが「○」および二点鎖線L3で示すEbを超える
と、アモルファスシリコン膜に戻ってしまう。なお、エ
ネルギー密度Eが「△」および実線L4で示すEdを超
えると、シリコン膜は蒸発、アブレーションしてしま
う。
When the thickness of the silicon film is small,
Even if the energy density E does not exceed Ea, if the energy density E exceeds Eb indicated by “「 ”and the two-dot chain line L3, it returns to the amorphous silicon film. If the energy density E exceeds “Δ” and Ed shown by the solid line L4, the silicon film is evaporated and ablated.

【0037】また、パルス発振レーザー光のエネルギー
密度Eを変えたときのシリコン膜の結晶性と表面粗さを
図6に示す。ここで「○」と図6(A)の実線L11と
同図(B)のL13によって示したのは、レーザー照射
の前に酸化膜除去のための表面処理を行った後、レーザ
ー照射を真空中にて行った結果であり、同じく「●」と
図6(A)の実線L12と同図(B)のL14によって
示したのは、レーザー照射の前に表面処理を行わず、レ
ーザー照射を真空中にて行った結果である。また大気中
や何らかのガスを充填した雰囲気にてレーザー照射を行
っても後者と同等な結果となる。
FIG. 6 shows the crystallinity and surface roughness of the silicon film when the energy density E of the pulsed laser beam was changed. Here, “○”, solid line L11 in FIG. 6A and L13 in FIG. 6B indicate that after performing a surface treatment for removing an oxide film before laser irradiation, the laser irradiation is performed in a vacuum. The results shown in FIG. 6 (A), solid line L12 in FIG. 6 (A) and L14 in FIG. 6 (B) indicate that laser irradiation was not performed before laser irradiation. This is the result obtained in a vacuum. Further, even when laser irradiation is performed in the atmosphere or in an atmosphere filled with some gas, the same result as the latter is obtained.

【0038】図6(A)の縦軸は、ラマンピークの半値
幅であるから、その値が小さいほど、結晶性が高いこと
を表す。また図6(B)の縦軸は、ラマンピークの強度
であるから、その値が小さいほど、半導体膜表面からの
散乱光が少ないということで、表面荒れが小さいことを
表す。
The vertical axis in FIG. 6A is the half width of the Raman peak, and the smaller the value, the higher the crystallinity. The vertical axis in FIG. 6B represents the intensity of the Raman peak. Therefore, the smaller the value is, the smaller the scattered light from the semiconductor film surface is, which means that the surface roughness is small.

【0039】これらの結果を比較してわかるように、レ
ーザー溶融結晶化では、エネルギー密度Eの最高値を上
限値Eaにかなり近い値に設定すれば、その結晶性を高
めることができ、アモルファス膜表面処理を行った後に
レーザー照射を真空中で行った方がより高い結晶性が得
られる。ラマンピークの半値幅が上限値Eaをわずかに
越えた付近で跳ね上がっているのが、シリコン膜の微結
晶化が生じている状態である。
As can be seen from a comparison of these results, in laser melting crystallization, the crystallinity can be increased by setting the maximum value of the energy density E to a value very close to the upper limit value Ea. Higher crystallinity can be obtained by performing laser irradiation in a vacuum after performing the surface treatment. The peak near the half-width of the Raman peak slightly exceeding the upper limit Ea is a state in which the silicon film is microcrystallized.

【0040】一方で表面荒れはエネルギー密度Eが上限
値Eaよりわずかに低いエネルギー密度において最大と
なり、特にレーザー照射の前に表面処理を行わずにレー
ザー照射を真空中にて行うか、大気中または何らかのガ
スを充填した雰囲気にてレーザー照射を行う場合におい
ては一段と顕著である。
On the other hand, the surface roughness is maximized when the energy density E is slightly lower than the upper limit value Ea. In particular, laser irradiation is performed in vacuum without performing surface treatment before laser irradiation, or in air or air. This is more remarkable when laser irradiation is performed in an atmosphere filled with some gas.

【0041】TFT10の特性を決定せしめる条件とし
て、シリコン膜30の結晶性は高い方が好ましいのであ
るが、それ以上に半導体膜を形成する結晶粒径の大小の
影響が大きい。概して結晶粒の大型化を図る上ではプロ
セス雰囲気やアモルファスシリコン膜表面に酸素などの
分子が存在する方が、その分子を核とした結晶成長が起
こるため、容易に大粒径化が図られる。そのため前記し
た結晶性ないし表面粗さといった問題があるにしろ、大
気中でのレーザー照射や、アモルファス膜表面処理を行
わずに結晶化を行っている。
As a condition for determining the characteristics of the TFT 10, the higher the crystallinity of the silicon film 30, the better. However, the influence of the size of the crystal grain forming the semiconductor film is greater than that. In general, in order to increase the size of crystal grains, the presence of molecules such as oxygen in the process atmosphere or the surface of the amorphous silicon film facilitates crystal growth using the molecules as nuclei, so that the grain size can be easily increased. For this reason, crystallization is performed without performing laser irradiation in the air or surface treatment of an amorphous film, despite the above-described problems such as crystallinity and surface roughness.

【0042】しかしながらこのような結晶化の手法であ
っては、大型化した結晶粒がTFT10のチャネル部に
位置した場合と、大型結晶粒間を埋める様に存在する小
型の結晶粒群がTFT10のチャネル部に位置した場合
とではTFT10の電気特性に差が生じ、ばらつきの原
因となってしまう。特に前記したように、この場合得ら
れる小型の結晶粒群の結晶性は高くないので、その影響
は顕著である。また半導体膜表面に大きな表面荒れが生
じてしまうことに対しても、これを覆うゲート絶縁膜の
電気的耐圧が低下してしまう問題が発生する。
However, according to such a crystallization method, the case where the large crystal grains are located in the channel portion of the TFT 10 and the group of small crystal grains existing so as to fill the space between the large crystal grains A difference occurs in the electrical characteristics of the TFT 10 when compared to the case where the TFT 10 is located in the channel portion, which causes variation. In particular, as described above, since the crystallinity of the small crystal grains obtained in this case is not high, the influence is remarkable. In addition, even when a large surface roughness occurs on the surface of the semiconductor film, there is a problem that the electric breakdown voltage of the gate insulating film covering the surface is reduced.

【0043】そこで、本発明では、レーザー照射を2度
行うことを特徴としており、1度目の照射の前にはアモ
ルファス膜の表面処理を行わずにレーザー照射を真空中
にて行うか、大気中または何らかのガスを充填した雰囲
気にてレーザー照射を行うことによって結晶粒の大型化
を図る。続いて2度目の照射の前に、1度目の照射で得
られた多結晶シリコン膜の表面処理を行い、酸化膜除去
を行った後、2度目のエネルギー光の照射を真空中にて
行う。そしてこの時のエネルギー光強度は、半導体膜に
微結晶化が生じるエネルギー強度のしきい値を越えない
強度であると共に、1度目のエネルギー光の照射強度を
越えない強度とすることで、一度目の照射によって形成
された大粒径を崩すことなく、その粒内の結晶性向上
と、表面の荒れ低減を図り、高品質な結晶性半導体膜
を、ばらつきなく形成できるようにしている。
Therefore, the present invention is characterized in that laser irradiation is performed twice. Before the first irradiation, the laser irradiation is performed in vacuum without performing the surface treatment of the amorphous film, or in the air. Alternatively, the size of crystal grains is increased by performing laser irradiation in an atmosphere filled with some gas. Subsequently, before the second irradiation, a surface treatment is performed on the polycrystalline silicon film obtained by the first irradiation, an oxide film is removed, and then a second irradiation with energy light is performed in a vacuum. The energy light intensity at this time does not exceed the threshold of the energy intensity at which microcrystallization occurs in the semiconductor film, and the intensity does not exceed the irradiation intensity of the first energy light. Without breaking the large grain size formed by the irradiation, the crystallinity in the grain is improved and the surface roughness is reduced, so that a high-quality crystalline semiconductor film can be formed without variation.

【0044】[実施例1]LPCVD装置を用いて成膜
されたアモルファスシリコン膜30は、表面の処理をす
ることなく、レーザーアニール装置へと搬入する。1度
目のレーザー照射の雰囲気は真空であり、照射エネルギ
ー密度は図6においてEaで示した上限値である。この照
射により結晶粒の大型化が図られる。
Example 1 An amorphous silicon film 30 formed by using an LPCVD apparatus is carried into a laser annealing apparatus without performing a surface treatment. The atmosphere of the first laser irradiation is vacuum, and the irradiation energy density is the upper limit indicated by Ea in FIG. This irradiation increases the size of the crystal grains.

【0045】続いて取り出された多結晶シリコン膜には
酸化膜を取り除くための表面処理として、5%程度の希
フッ酸溶液によって数十秒程度のエッチングを行う。こ
の表面処理に続いてすぐさま再度レーザーアニール装置
へと搬入し、2度目のレーザー照射を真空雰囲気にて行
う。照射エネルギー密度は同じく図6において上限値Ea
より10mJ/cm程低くすることによって、その結
晶性は1度目の大気中でのEaによる照射に比べて向上
し、多結晶シリコン膜からの信号強度も半分以下に低下
する。
Subsequently, the polycrystalline silicon film taken out is subjected to etching for about several tens of seconds with a dilute hydrofluoric acid solution of about 5% as a surface treatment for removing an oxide film. Immediately after this surface treatment, the wafer is again transported to the laser annealing apparatus, and the second laser irradiation is performed in a vacuum atmosphere. The irradiation energy density is also the upper limit Ea in FIG.
By lowering it by about 10 mJ / cm 2 , the crystallinity is improved as compared with the first irradiation with Ea in the atmosphere, and the signal intensity from the polycrystalline silicon film is reduced to half or less.

【0046】ここで図6はアモルファスシリコン膜への
レーザー照射の結果であって、厳密には多結晶シリコン
膜にレーザー照射を行った場合とは、低エネルギー密度
領域の様子が幾分異なるのであるが、上限値Eaの発現す
るエネルギー密度と、その前後の様子はアモルファスシ
リコン膜へのレーザー照射の結果と同じとみなせる。
FIG. 6 shows the results of laser irradiation on the amorphous silicon film. Strictly speaking, the state of the low energy density region is somewhat different from the case where laser irradiation is performed on the polycrystalline silicon film. However, the energy density at which the upper limit Ea appears and the state before and after it can be regarded as the same as the result of laser irradiation on the amorphous silicon film.

【0047】これにより大粒径化された粒内の結晶性向
上はもちろん、その周辺にある小型の結晶粒群ならびに
その粒界の結晶性が向上することによって、TFT特性
自体の向上と共に、基板内の素子ばらつきの低減が図ら
れる。
As a result, not only the crystallinity within the grains having a large grain size is improved, but also the crystallinity of small crystal grains in the vicinity thereof and the crystallinity of the grain boundaries are improved, so that the TFT characteristics themselves are improved and the substrate characteristics are improved. In this case, the variation in the elements within the device can be reduced.

【0048】また、照射を行うレーザー光としてライン
ビームを用いているため、2度目のエネルギー光の照射
は、ラインビームの長手方向を、1度目のレーザー照射
のラインビーム長手方向とは90度回転している。これ
によってラインビームに生じている細かなエネルギー分
布など不均一性を取り除くことが可能となり、基板内の
結晶性の均一性向上に効果がある。
Further, since a line beam is used as the laser beam for irradiation, the second energy light irradiation rotates the longitudinal direction of the line beam by 90 degrees with respect to the longitudinal direction of the line beam of the first laser irradiation. are doing. This makes it possible to remove non-uniformity such as fine energy distribution generated in the line beam, and is effective in improving the uniformity of crystallinity in the substrate.

【0049】この方法によって得られたTFT10の特
性を図7に示す。実線で示したのが本発明を用いた結果
であり、波線で示した1度の照射のみによって得られた
半導体膜から作成されたTFTに比べて、結晶性の向上
に起因すると思われる立ち上がり特性の向上が見られ
る。
FIG. 7 shows the characteristics of the TFT 10 obtained by this method. The solid line shows the results obtained by using the present invention, and the rising characteristics which are considered to be due to the improvement in the crystallinity as compared with the TFT formed from the semiconductor film obtained by only one irradiation shown by the wavy line. Improvement is seen.

【0050】[0050]

【発明の効果】以上説明したように、本発明に係るアク
ティブマトリクス基板では、多結晶シリコン膜を得るた
めのエネルギー光照射を表面処理を前後して2回行うこ
とによって、結晶粒を大型化し、かつ高い結晶性を有す
る高品質な結晶性半導体膜を形成することができ、高い
移動度のTFTを均一性よく製造することができる。
As described above, in the active matrix substrate according to the present invention, the crystal grains are enlarged by performing the energy light irradiation for obtaining the polycrystalline silicon film twice before and after the surface treatment. In addition, a high-quality crystalline semiconductor film having high crystallinity can be formed, and a TFT with high mobility can be manufactured with high uniformity.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)は、液晶表示装置のアクティブマトリク
ス基板を模式的に示す説明図、(B)は、その駆動回路
に用いたCMOS回路の説明図である。
FIG. 1A is an explanatory diagram schematically showing an active matrix substrate of a liquid crystal display device, and FIG. 1B is an explanatory diagram of a CMOS circuit used for a driving circuit thereof.

【図2】液晶表示装置のアクティブマトリクス基板上の
画素領域を拡大して示す平面図である。
FIG. 2 is an enlarged plan view showing a pixel region on an active matrix substrate of the liquid crystal display device.

【図3】(A)は、図2のA−A’線における断面図、
(B)は、図2のB−B’線における断面図である。
FIG. 3A is a sectional view taken along line AA ′ of FIG. 2;
FIG. 3B is a cross-sectional view taken along line BB ′ of FIG.

【図4】本発明の実施例において、図2のに示すA−
A’線における断面に対するTFTの工程断面図であ
る。
FIG. 4 is a diagram illustrating an embodiment of the present invention;
FIG. 4 is a process sectional view of the TFT with respect to a section taken along line A ′.

【図5】レーザー溶融結晶化におけるエネルギー密度と
シリコン膜に起きる変化との関係を示す説明図である。
FIG. 5 is an explanatory diagram showing a relationship between an energy density in laser melting crystallization and a change occurring in a silicon film.

【図6】レーザー溶融結晶化におけるエネルギー密度と
結晶性と表面粗さの関係を示すグラフである。
FIG. 6 is a graph showing the relationship between energy density, crystallinity, and surface roughness in laser melting crystallization.

【図7】本発明の実施例に係る結晶性半導体膜を用いて
作成したTFTの電気特性を示すグラフである。
FIG. 7 is a graph showing electric characteristics of a TFT formed using a crystalline semiconductor film according to an example of the present invention.

【符号の説明】[Explanation of symbols]

1 液晶表示装置 2 アクティブマトリクス基板 3 データ線 4 走査線 5 画素領域 6 液晶容量 9 アクティブマトリクス部 10 TFT 11 ソース領域 12 ドレイン領域 13 チャネル領域 14 ゲート絶縁膜 15 ゲート電極 16 層間絶縁膜 17、18 コンタクトホール 19 画素電極 20 ガラス基板 21 下地保護膜 25 保持容量 30 シリコン膜(シリコン膜30) 31 島状のシリコン膜(シリコン膜30) Reference Signs List 1 liquid crystal display device 2 active matrix substrate 3 data line 4 scanning line 5 pixel region 6 liquid crystal capacitor 9 active matrix section 10 TFT 11 source region 12 drain region 13 channel region 14 gate insulating film 15 gate electrode 16 interlayer insulating film 17, 18 contact Hole 19 Pixel electrode 20 Glass substrate 21 Base protective film 25 Storage capacitor 30 Silicon film (silicon film 30) 31 Island-shaped silicon film (silicon film 30)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/336 Fターム(参考) 2H092 JA24 JA34 KA05 MA07 MA09 MA29 MA30 NA24 NA27 5C094 AA21 BA03 BA43 CA19 DA09 DA13 DB04 EB02 FB03 FB14 GB10 JA09 5F052 AA02 BA02 BA07 BB07 CA04 CA07 DA02 DB02 EA11 EA15 FA19 HA01 JA01 5F110 AA01 BB02 CC02 DD02 DD13 DD24 EE04 EE44 FF02 FF30 GG02 GG13 GG25 GG47 HJ01 HJ23 NN02 NN04 NN23 NN35 PP04 PP05 PP06 PP29 PP31 QQ09 QQ11 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat ゛ (Reference) H01L 21/336 F-term (Reference) 2H092 JA24 JA34 KA05 MA07 MA09 MA29 MA30 NA24 NA27 5C094 AA21 BA03 BA43 CA19 DA09 DA13 DB04 EB02 FB03 FB14 GB10 JA09 5F052 AA02 BA02 BA07 BB07 CA04 CA07 DA02 DB02 EA11 EA15 FA19 HA01 JA01 5F110 AA01 BB02 CC02 DD02 DD13 DD24 EE04 EE44 FF02 FF30 GG02 GG13 GG25 GG47 HJ01 PP23 NN02 PP02 NN

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 基板上に半導体膜を形成する成膜工程
と、前記半導体膜に対してエネルギー光を照射して結晶
性半導体膜を得る半導体膜の製造方法において、 前記半導体膜に第1エネルギー光の照射を行う工程と、
前記第1エネルギー光の照射を行う工程の後に、前記半
導体膜の表面処理を施す工程と、前記表面処理を施す工
程の後に、前記半導体膜に第2エネルギー光の照射を行
う工程を有することを特徴とする半導体膜の製造方法。
1. A method for manufacturing a semiconductor film, comprising: forming a semiconductor film on a substrate; and irradiating the semiconductor film with energy light to obtain a crystalline semiconductor film. Irradiating light;
A step of performing a surface treatment on the semiconductor film after the step of irradiating the first energy light; and a step of irradiating the semiconductor film with second energy light after the step of performing the surface treatment. A method for manufacturing a semiconductor film.
【請求項2】 請求項1において、前記第1及び第2エ
ネルギー光の少なくとも一方はレーザー光であることを
特徴とする半導体膜の製造方法。
2. The method according to claim 1, wherein at least one of the first and second energy beams is a laser beam.
【請求項3】 請求項2において、前記レーザー光はラ
インビームであることを特徴とする半導体膜の製造方
法。
3. The method according to claim 2, wherein the laser beam is a line beam.
【請求項4】 請求項1ないし3のいずれか一項におい
て、前記第1エネルギー光の照射は、真空中にて行うこ
とを特徴とする半導体膜の製造方法。
4. The method for manufacturing a semiconductor film according to claim 1, wherein the irradiation of the first energy light is performed in a vacuum.
【請求項5】 請求項1ないし3のいずれか一項におい
て、前記第1エネルギー光の照射は、大気中または所定
のガスを充填した真空を除く雰囲気にて行うことを特徴
とする半導体膜の製造方法。
5. The semiconductor film according to claim 1, wherein the irradiation of the first energy light is performed in the air or in an atmosphere other than a vacuum filled with a predetermined gas. Production method.
【請求項6】 請求項1ないし5のいずれか一項におい
て、前記第1エネルギー光の強度が、前記半導体膜に微
結晶化が生じるエネルギー強度のしきい値を越えないこ
とを特徴とする半導体膜の製造方法。
6. The semiconductor according to claim 1, wherein the intensity of the first energy light does not exceed a threshold of an energy intensity at which microcrystallization occurs in the semiconductor film. Manufacturing method of membrane.
【請求項7】 請求項1ないし6のいずれか一項におい
て、前記第1エネルギー光の照射を行う工程の後、前記
半導体膜表面の酸化膜を除去する工程を有することを特
徴とする半導体膜の製造方法。
7. The semiconductor film according to claim 1, further comprising a step of removing an oxide film on a surface of the semiconductor film after the step of irradiating the first energy light. Manufacturing method.
【請求項8】 請求項1ないし7のいずれか一項におい
て、前記第2エネルギー光の照射は、真空中にて行うこ
とを特徴とする半導体膜の製造方法。
8. The method according to claim 1, wherein the irradiation of the second energy light is performed in a vacuum.
【請求項9】 請求項1ないし8のいずれか一項におい
て、前記第2エネルギー光の照射は、そのエネルギー光
の強度が、前記半導体膜に微結晶化が生じるエネルギー
強度のしきい値を越えないかつ、前記第1エネルギー光
の照射強度を越えないことを特徴とする半導体膜の製造
方法。
9. The semiconductor device according to claim 1, wherein the irradiation of the second energy light is such that the intensity of the energy light exceeds a threshold value of the energy intensity at which microcrystallization occurs in the semiconductor film. A method of manufacturing a semiconductor film, wherein the irradiation intensity of the first energy light is not exceeded.
【請求項10】 請求項1ないし9のいずれか一項にお
いて、前記第2エネルギー光の照射は、ラインビームで
あるエネルギー光の長手方向を、第1エネルギー光の照
射時ののラインビーム長手方向とは90度回転させるこ
とを特徴とする半導体膜の製造方法。
10. The method according to claim 1, wherein the irradiation of the second energy light is performed by changing a longitudinal direction of the energy light that is a line beam into a longitudinal direction of the line beam when the first energy light is irradiated. Is a method for manufacturing a semiconductor film, which is rotated by 90 degrees.
【請求項11】 請求項1ないし10のいずれかに規定
する半導体膜の製造方法によって得た結晶性半導体膜か
ら薄膜トランジスタを形成することを特徴とする薄膜ト
ランジスタの製造方法。
11. A method for manufacturing a thin film transistor, comprising: forming a thin film transistor from a crystalline semiconductor film obtained by the method for manufacturing a semiconductor film according to claim 1.
【請求項12】 請求項11に規定する薄膜トランジス
タの製造方法によって製造した薄膜トランジスタを有す
ることを特徴とするアクティブマトリクス基板。
12. An active matrix substrate comprising a thin film transistor manufactured by the method for manufacturing a thin film transistor according to claim 11.
JP14639499A 1999-05-26 1999-05-26 Method for manufacturing semiconductor film, method for manufacturing thin film transistor, active matrix substrate Withdrawn JP2000340503A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14639499A JP2000340503A (en) 1999-05-26 1999-05-26 Method for manufacturing semiconductor film, method for manufacturing thin film transistor, active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14639499A JP2000340503A (en) 1999-05-26 1999-05-26 Method for manufacturing semiconductor film, method for manufacturing thin film transistor, active matrix substrate

Publications (1)

Publication Number Publication Date
JP2000340503A true JP2000340503A (en) 2000-12-08

Family

ID=15406719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14639499A Withdrawn JP2000340503A (en) 1999-05-26 1999-05-26 Method for manufacturing semiconductor film, method for manufacturing thin film transistor, active matrix substrate

Country Status (1)

Country Link
JP (1) JP2000340503A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359251A (en) * 2001-05-31 2002-12-13 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2003037079A (en) * 2001-07-23 2003-02-07 Japan Steel Works Ltd:The Laser beam irradiation method and apparatus
JP2004214406A (en) * 2002-12-27 2004-07-29 Semiconductor Energy Lab Co Ltd Semiconductor film and method for manufacturing semiconductor device
WO2005124841A1 (en) * 2004-06-18 2005-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and laser irradiation method
CN100435280C (en) * 2001-07-02 2008-11-19 株式会社半导体能源研究所 Semiconductor device and its manufacturing method
US7655513B2 (en) 2001-03-29 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7709302B2 (en) 2001-04-27 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7843010B2 (en) 2004-09-30 2010-11-30 Sharp Kabushiki Kaisha Crystalline semiconductor film and method for manufacturing the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7655513B2 (en) 2001-03-29 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7709302B2 (en) 2001-04-27 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US8389342B2 (en) 2001-04-27 2013-03-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2002359251A (en) * 2001-05-31 2002-12-13 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
CN100435280C (en) * 2001-07-02 2008-11-19 株式会社半导体能源研究所 Semiconductor device and its manufacturing method
KR100889508B1 (en) * 2001-07-02 2009-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method of manufacturing the same
US7998845B2 (en) 2001-07-02 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2003037079A (en) * 2001-07-23 2003-02-07 Japan Steel Works Ltd:The Laser beam irradiation method and apparatus
JP2004214406A (en) * 2002-12-27 2004-07-29 Semiconductor Energy Lab Co Ltd Semiconductor film and method for manufacturing semiconductor device
WO2005124841A1 (en) * 2004-06-18 2005-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and laser irradiation method
CN100524629C (en) * 2004-06-18 2009-08-05 株式会社半导体能源研究所 Laser irradiation apparatus and laser irradiation method
CN101599427B (en) * 2004-06-18 2012-05-30 株式会社半导体能源研究所 Laser irradiating device and laser irradiating method
KR101127890B1 (en) 2004-06-18 2012-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Laser irradiation apparatus and laser irradiation method
US7566669B2 (en) 2004-06-18 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and laser irradiation method
US7843010B2 (en) 2004-09-30 2010-11-30 Sharp Kabushiki Kaisha Crystalline semiconductor film and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP6526778B2 (en) Display panel, electronic equipment
JP3349355B2 (en) Laser annealing method for semiconductor film
US7534705B2 (en) Method of manufacturing a semiconductor device
JP2000315652A (en) Method for crystalizing semiconductor thin film and laser irradiation device
US20070166898A1 (en) Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same
JP3431682B2 (en) Method for manufacturing semiconductor circuit
US7767558B2 (en) Method of crystallizing amorphous silicon and device fabricated using the same
JP3477969B2 (en) Active matrix substrate manufacturing method and liquid crystal display device
JP2000340503A (en) Method for manufacturing semiconductor film, method for manufacturing thin film transistor, active matrix substrate
JP3528577B2 (en) Semiconductor device manufacturing method and annealing apparatus
JP2734359B2 (en) Thin film transistor and method of manufacturing the same
JP3346145B2 (en) Semiconductor film crystallization method, thin film transistor manufacturing method, active matrix substrate, active matrix substrate manufacturing method, liquid crystal display device, and annealing device
JP4987198B2 (en) Method for manufacturing polycrystalline silicon thin film transistor
JPH11160736A (en) Active matrix device
JP3392325B2 (en) Liquid crystal display
US20050037550A1 (en) Thin film transistor using polysilicon and a method for manufacturing the same
US7026201B2 (en) Method for forming polycrystalline silicon thin film transistor
JPH0992839A (en) Thin film transistor and its manufacture
JP2000068515A (en) Manufacture of thin-film semiconductor device
JPH11168215A (en) Active matrix substrate, manufacturing method thereof, and liquid crystal display device
JP3431903B2 (en) Semiconductor circuit and semiconductor device
JP3741791B2 (en) Semiconductor film crystallization method and thin film transistor manufacturing method
JP3330923B2 (en) Method for manufacturing semiconductor circuit
JP3644185B2 (en) Method for manufacturing active matrix substrate
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060801