[go: up one dir, main page]

JP2001044763A - Detection circuit - Google Patents

Detection circuit

Info

Publication number
JP2001044763A
JP2001044763A JP11215339A JP21533999A JP2001044763A JP 2001044763 A JP2001044763 A JP 2001044763A JP 11215339 A JP11215339 A JP 11215339A JP 21533999 A JP21533999 A JP 21533999A JP 2001044763 A JP2001044763 A JP 2001044763A
Authority
JP
Japan
Prior art keywords
detection circuit
detection
voltage
input
attenuator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11215339A
Other languages
Japanese (ja)
Inventor
Tadashi Takayanagi
正 高柳
Yukihiro Yahagi
行弘 矢作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP11215339A priority Critical patent/JP2001044763A/en
Publication of JP2001044763A publication Critical patent/JP2001044763A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a detection circuit that has a wide input dynamic range. SOLUTION: The detection circuit consists of a simple circuit provided with a detector 40 that receives an input signal, detects the input signal and outputs a detected voltage and with an attenuator 50 that is operated by using the detected voltage for its bias voltage. Increasing the attenuation of the attenuator 50 attended with an increase in the input power to the detection circuit can limit the increase in the input power to a diode 43 being a detection element. Thus, the input power dynamic range of the detection circuit can be widened by decreasing the increase in the input power to the diode in comparison with the increase in the input power to the detection circuit.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は検波回路、特に入力
高周波電力をモニタ(監視)する為に好適な検波回路に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a detection circuit, and more particularly to a detection circuit suitable for monitoring input high frequency power.

【0002】[0002]

【従来の技術】無線送受信機等の送受信信号の如き高周
波(RF)信号の電力レベルをモニタする場合等には、斯
かるRF信号を検波回路を用いて検波(又は整流)して交
流信号を直流信号として、その振幅を測定するのが一般
的である。
2. Description of the Related Art When monitoring the power level of a high frequency (RF) signal such as a transmission / reception signal of a radio transceiver or the like, the RF signal is detected (or rectified) using a detection circuit to convert an AC signal. It is common to measure the amplitude as a DC signal.

【0003】斯かる目的の検波回路の一例を図4に示
す。即ち、入力信号(RF)が入力される検波器10と、
差動増幅器20と、基準電圧発生回路30とにより構成
される。検波器10は、ダイオード11、インダクタ及
びキャパシタより成るπ型フィルタ(低域通過フィル
タ)12及び分圧抵抗13、14を含んでいる。また、
差動増幅器20は、演算増幅器21、その非反転(+)
入力端子と検波器10の出力端間に接続された入力抵抗
Rs、反転(−)入力端及び出力端間に接続された帰還抵
抗Rf、基準電圧発生回路30の出力Vrefを分圧して増幅
器21の反転入力端に印加する分圧抵抗Rs、Rfより構成
される。差動増幅器20の出力端から出力電圧Voutが出
力される。また、基準電圧発生回路30は、分圧抵抗3
1、32より構成される。
FIG. 4 shows an example of such a detection circuit. That is, a detector 10 to which an input signal (RF) is input;
It comprises a differential amplifier 20 and a reference voltage generation circuit 30. The detector 10 includes a diode 11, a π-type filter (low-pass filter) 12 including an inductor and a capacitor, and voltage dividing resistors 13 and 14. Also,
The differential amplifier 20 includes an operational amplifier 21 and a non-inverted (+)
Input resistance connected between the input terminal and the output terminal of the detector 10
Rs, a feedback resistor Rf connected between the inverting (-) input terminal and the output terminal, and voltage dividing resistors Rs and Rf for dividing the output Vref of the reference voltage generating circuit 30 and applying the divided voltage to the inverting input terminal of the amplifier 21. You. An output voltage Vout is output from the output terminal of the differential amplifier 20. Further, the reference voltage generating circuit 30 includes a voltage dividing resistor 3
1 and 32.

【0004】モニタされるべき入力電力Pinを持つ入力
信号(RF)が検波器10に入力され、抵抗13、14の
接続点と接地間、即ち抵抗14の両端に検波電圧Vdetが
現れる。差動増幅器20には、上述した検波電圧Vdetと
基準電圧発生回路30からの予め定められた基準電圧Vr
efの差を増幅する。
[0004] An input signal (RF) having an input power Pin to be monitored is input to a detector 10, and a detection voltage Vdet appears between a connection point of the resistors 13 and 14 and ground, that is, at both ends of the resistor 14. The differential amplifier 20 has the detection voltage Vdet described above and a predetermined reference voltage Vr from the reference voltage generation circuit 30.
Amplify ef differences.

【0005】次に、図5は、図4の検波回路の入力信号
(RF)の入力電力Pinの大きさと検波電圧Vdet及び基準
電圧Vrefの特性を示すグラフである。また、図6は、図
4中の差動増幅器20の出力電圧Voutの特性を示すグラ
フである。
FIG. 5 is a graph showing the magnitude of the input power Pin of the input signal (RF) of the detection circuit of FIG. 4 and the characteristics of the detection voltage Vdet and the reference voltage Vref. FIG. 6 is a graph showing characteristics of the output voltage Vout of the differential amplifier 20 in FIG.

【0006】図5に示す如く、検波器10から出力され
る検波電圧Vdetは、入力電力Pinの大きさに応じて非直
線的に変化する。また、差動増幅器20の出力電圧Vout
も非直線的に変化する。また、検波器1において、入力
信号(RF)を検波するダイオード11に入力できる最大
入力レベルは、検波電圧Vdetがダイオード11の逆方向
電圧Vrと順方向電圧Vfの和と等しくなるときの入力レベ
ルである。従って、検波可能な入力電力Pinの入力範
囲、即ちダイナミックレンジPdは、図6に示す範囲であ
る。
As shown in FIG. 5, a detection voltage Vdet output from the detector 10 changes nonlinearly according to the magnitude of the input power Pin. Also, the output voltage Vout of the differential amplifier 20
Also varies non-linearly. In the detector 1, the maximum input level that can be input to the diode 11 for detecting the input signal (RF) is the input level when the detection voltage Vdet is equal to the sum of the reverse voltage Vr and the forward voltage Vf of the diode 11. It is. Therefore, the input range of the input power Pin that can be detected, that is, the dynamic range Pd is the range shown in FIG.

【0007】このダイナミックレンジPdを拡大する従来
技術としては、特開昭62−60321号公報の「送信
機の出力電力制御装置」に開示されている。この従来技
術では、検波器の前段にスイッチ回路を配列し、外部か
らの制御信号に応じて減衰器の減衰量を切り替えて出力
することにより、検波電圧Vdetをも制御しダイナミック
レンジPdの拡大を図っている。
A conventional technique for expanding the dynamic range Pd is disclosed in Japanese Patent Application Laid-Open No. Sho 62-60321 entitled "Output Power Control Device for Transmitter". In this prior art, a switch circuit is arranged in front of the detector, and the amount of attenuation of the attenuator is switched and output according to an external control signal, thereby controlling the detection voltage Vdet and expanding the dynamic range Pd. I'm trying.

【0008】[0008]

【発明が解決しようとする課題】上述した従来技術に
は、いくつかの問題がある。先ず第1に、検波素子に使
用するダイオードの逆電圧Vrにより、検波回路に入力さ
れる最大入力電力が制御され、その為にモニタする電力
範囲に対し過大入力電力が十分高い場合には、ダイナミ
ックレンジの拡大が図れない。その理由は、検波電圧が
入力電力の増加に伴い2乗特性で増加し、更に最大検波
電圧は、検波素子に使用するダイオードの逆電圧Vrより
小さくなるようにしないとダイオードを破損するので、
最大入力電力が制限される為である。
The above-mentioned prior art has several problems. First, the maximum input power input to the detection circuit is controlled by the reverse voltage Vr of the diode used for the detection element, and if the excessive input power is sufficiently high for the power range to be monitored, the dynamic The range cannot be expanded. The reason is that the detection voltage increases in a square characteristic with an increase in the input power, and furthermore, the maximum detection voltage is damaged unless the reverse voltage Vr of the diode used for the detection element is made smaller, so that the diode is damaged.
This is because the maximum input power is limited.

【0009】第2に、検波器の前段にスイッチ回路があ
る為に、出力される検波電圧が、スイッチの切替時に不
連続又は不安定になり易く、レベル検出用の検波器とし
ては不向きなことである。また、検波電圧の追従速度が
要求される場合には、スイッチ回路の切替の為の高速な
制御信号が必要になることである。その理由は、減衰器
の減衰量をスイッチにてデジタル的に変化させているの
で、連続的且つ高速に電圧を出力させることが困難な為
である。
Second, since the switch circuit is provided in the preceding stage of the detector, the output detection voltage tends to be discontinuous or unstable when the switch is switched, and is not suitable as a level detection detector. It is. Further, when a follow-up speed of the detection voltage is required, a high-speed control signal for switching the switch circuit is required. The reason is that it is difficult to output a voltage continuously and at high speed because the amount of attenuation of the attenuator is digitally changed by a switch.

【0010】本発明の目的は、広い入力電力ダイナミッ
クレンジを有する検波回路を提供することである。
An object of the present invention is to provide a detection circuit having a wide input power dynamic range.

【0011】[0011]

【課題を解決するための手段】前述の課題を解決するた
め、本発明による検波回路は、次のような特徴的な構成
を採用している。
In order to solve the above-mentioned problems, a detection circuit according to the present invention employs the following characteristic configuration.

【0012】(1)検波ダイオードを用いて高周波入力
信号を検波して検波電圧を得る検波回路において、前記
検波ダイオードの前後に減衰器を設け、該減衰器の減衰
量を前記検波電圧により得たバイアス電圧で制御する検
波回路。
(1) In a detection circuit for detecting a high-frequency input signal using a detection diode to obtain a detection voltage, an attenuator is provided before and after the detection diode, and the amount of attenuation of the attenuator is obtained by the detection voltage. Detection circuit controlled by bias voltage.

【0013】(2)前記減衰器としてキャパシタ及びPI
Nダイオードを使用するL字形減衰器を使用する上記
(1)の検波回路。
(2) A capacitor and a PI as the attenuator
The detection circuit according to the above (1) using an L-shaped attenuator using an N diode.

【0014】(3)前記バイアス電圧は、前記検波電圧
を増幅する直流増幅器により得る上記(1)の検波回
路。
(3) The detection circuit according to (1), wherein the bias voltage is obtained by a DC amplifier that amplifies the detection voltage.

【0015】(4)前記直流増幅器の前記バイアス電圧
をバイアス抵抗を介して前記PINダイオードに印加する
上記(2)又は(3)の検波回路。
(4) The detection circuit according to (2) or (3), wherein the bias voltage of the DC amplifier is applied to the PIN diode via a bias resistor.

【0016】(5)前記バイアス抵抗値を調整して、前
記検波回路の入力信号レベル対検波電圧特性を線形化す
る上記(4)の検波回路。
(5) The detection circuit according to (4), wherein the bias resistance value is adjusted to linearize an input signal level-detection voltage characteristic of the detection circuit.

【0017】(6)前記PINダイオードに並列キャパシ
タを接続する上記(2)の検波回路。
(6) The detection circuit according to (2), wherein a parallel capacitor is connected to the PIN diode.

【0018】[0018]

【発明の実施の形態】以下、本発明による検波回路の好
適実施形態例の構成及び動作を添付図を参照して詳細に
説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The construction and operation of a preferred embodiment of a detection circuit according to the present invention will be described below in detail with reference to the accompanying drawings.

【0019】図1は、本発明による検波回路の好適実施
形態例の回路構成図である。この検波回路は、高周波信
号Pinが入力される減衰器50、その後段に接続された
検波器40及びその出力Vdetを増幅して減衰器50へ帰
還する直流増幅器60より構成される。
FIG. 1 is a circuit diagram of a preferred embodiment of a detection circuit according to the present invention. This detection circuit includes an attenuator 50 to which a high-frequency signal Pin is input, a detector 40 connected to a subsequent stage, and a DC amplifier 60 that amplifies the output Vdet and feeds back to the attenuator 50.

【0020】減衰器50は、その入出力端間に、直列接
続されたキャパシタ55、出力端と接地間に接続された
PINダイオード54、このPINダイオード54に並列接続
されたキャパシタ53及び出力端に直流増幅器60の出
力電圧Vbを帰還する抵抗51及びインダクタ52の直列
回路を含んでいる。また、検波器40は、減衰器50の
出力端に直列接続された直流阻止キャパシタ41、この
キャパシタ41の出力側と検波器40の出力端間に接続
された検波ダイオード43、このダイオード43の両端
から接地間にそれぞれ接続されたインダクタ42及び抵
抗44より構成される。
The attenuator 50 is connected between the input and output terminals thereof, a capacitor 55 connected in series, and connected between the output terminal and ground.
It includes a PIN diode 54, a capacitor 53 connected in parallel with the PIN diode 54, and a series circuit of an inductor 52 and a resistor 51 that feeds back the output voltage Vb of the DC amplifier 60 at an output terminal. The detector 40 includes a DC blocking capacitor 41 connected in series to the output terminal of the attenuator 50, a detection diode 43 connected between the output side of the capacitor 41 and the output terminal of the detector 40, and both ends of the diode 43. , And an inductor 42 and a resistor 44 connected between the ground and the ground.

【0021】次に、図2は、高周波入力電力(Pin)と
検波器40の検波出力Vdetの特性曲線を従来技術の特性
曲線と対比して示す。図3は、図1中の直流増幅器60
の出力電圧Vbと減衰器50の減衰特性曲線を示す。
Next, FIG. 2 shows a characteristic curve of the high-frequency input power (Pin) and the detection output Vdet of the detector 40 in comparison with the characteristic curve of the prior art. FIG. 3 shows the DC amplifier 60 in FIG.
And the attenuation characteristic curve of the attenuator 50.

【0022】次に、図2及び図3を参照して、図1の検
波回路の動作を説明する。減衰器50の入力端に入力さ
れた高周波信号Pinは、キャパシタ55を介して検波器
40のダイオード43で検波されて、その出力端に検波
電圧Vdetとして出力する。この検波電圧Vdetを検波回路
の出力とすると共に、直流増幅器60で増幅されて減衰
器50のPINダイオード54に抵抗51及びインダクタ
52を介してバイアス電圧Vbを帰還する。このバイアス
電圧Vbにより、減衰器50の減衰量を可変制御する。従
って、入力端に入力された高周波入力信号Pinの信号レ
ベルは、減衰器50によりバイアス電圧Vbに対応する減
衰量だけ減衰されて減衰器50から出力され、直流成分
をキャパシタ41で阻止(除去)した後、高周波信号成
分のみを検波ダイオード43により検波する。
Next, the operation of the detection circuit of FIG. 1 will be described with reference to FIGS. The high-frequency signal Pin input to the input terminal of the attenuator 50 is detected by the diode 43 of the detector 40 via the capacitor 55, and is output to the output terminal thereof as a detection voltage Vdet. The detection voltage Vdet is used as an output of the detection circuit, and is amplified by the DC amplifier 60 and is fed back to the PIN diode 54 of the attenuator 50 via the resistor 51 and the inductor 52. The amount of attenuation of the attenuator 50 is variably controlled by the bias voltage Vb. Accordingly, the signal level of the high-frequency input signal Pin input to the input terminal is attenuated by the attenuator 50 by the amount of attenuation corresponding to the bias voltage Vb and output from the attenuator 50, and the DC component is blocked (removed) by the capacitor 41. After that, only the high-frequency signal component is detected by the detection diode 43.

【0023】減衰器50にバイアス電圧Vbを印加した場
合、減衰量はバイアス電圧Vbに応じて図3に示す如く非
直線的に変化する。また、抵抗51の抵抗値Rbの変化に
対して減衰器50の減衰量の変化特性が異なる。ここ
で、RbをRb1、Rb2及びRb3に選定した場合の減衰器5
0の減衰量の特性曲線をそれぞれ(a)、(b)及び
(c)に示す。尚、Rb1<Rb2<Rb3である。
When the bias voltage Vb is applied to the attenuator 50, the amount of attenuation changes nonlinearly as shown in FIG. 3 according to the bias voltage Vb. Further, the change characteristic of the attenuation amount of the attenuator 50 differs with the change of the resistance value Rb of the resistor 51. Here, the attenuator 5 when Rb is selected as Rb1, Rb2 and Rb3
The characteristic curves of the attenuation amount of 0 are shown in (a), (b) and (c), respectively. Note that Rb1 <Rb2 <Rb3.

【0024】次に、高周波入力信号Pinの入力レベルが
増加すると、検波器40で検波された検波電圧Vdetが増
加する。一方、この検波電圧Vdetは、直流増幅器60に
入力されて増幅され、バイアス電圧Vbを得て減衰器50
に印加されるので、減衰器50の減衰量も増加する。こ
のとき、増加したバイアス電圧Vbにより増加する減衰器
50の減衰量を、減衰器50の入力レベルの増加分より
小さく設定することにより、検波器40に入力されるレ
ベルの増加分を小さくすることができる。換言すると、
入力端に入力される高周波信号の入力レベルが増加して
も、検波器40に入力される信号レベルは減衰器50に
より減衰され、緩やかに増加する。
Next, when the input level of the high-frequency input signal Pin increases, the detection voltage Vdet detected by the detector 40 increases. On the other hand, the detection voltage Vdet is input to the DC amplifier 60 and amplified, and the bias voltage Vb is obtained to obtain the bias voltage Vb.
, The attenuation of the attenuator 50 also increases. At this time, by setting the attenuation amount of the attenuator 50 increased by the increased bias voltage Vb smaller than the increase amount of the input level of the attenuator 50, the increase amount of the level input to the detector 40 is reduced. Can be. In other words,
Even if the input level of the high-frequency signal input to the input terminal increases, the signal level input to the detector 40 is attenuated by the attenuator 50 and gradually increases.

【0025】検波回路の最大入力レベルは、検波器40
を構成する検波ダイオード43の逆電圧と順電圧に依存
する。即ち、検波電圧Vdetがダイオード43の逆電圧Vr
と順方向電圧Vfの和より小さくなければダイオード43
を破損するので、検波回路の最大入力レベルは、検波電
圧Vdetがダイオード43の逆電圧Vrと順方向電圧Vfの和
(Vr+Vf)と等しくなる入力レベルとなる。ここで、図
2の特性曲線、特に本発明による検波回路の特性曲線
(a)と、従来回路の特性曲線(b)とを対比すれば明ら
かな如く、本発明による検波回路の最大入力レベルは、
従来回路の最大入力レベルよりも大きくなる。その理由
は、上述の説明から明らかな如く、入力端の高周波入力
信号の入力レベルが増加しても、減衰器50により検波
器40への入力レベルが制御され、入力ダイナミックレ
ンジを広くとることができる為である。バイアス抵抗Rb
を調整(選定)して、検波回路の線形化を図る。
The maximum input level of the detection circuit is determined by the detector 40
And the reverse voltage and forward voltage of the detection diode 43 constituting That is, the detection voltage Vdet is the reverse voltage Vr of the diode 43.
If it is not smaller than the sum of
Therefore, the maximum input level of the detection circuit is an input level at which the detection voltage Vdet is equal to the sum (Vr + Vf) of the reverse voltage Vr of the diode 43 and the forward voltage Vf. Here, as apparent from comparison of the characteristic curve of FIG. 2, particularly the characteristic curve (a) of the detection circuit according to the present invention with the characteristic curve (b) of the conventional circuit, the maximum input level of the detection circuit according to the present invention is ,
It becomes larger than the maximum input level of the conventional circuit. The reason is that, as is apparent from the above description, even if the input level of the high-frequency input signal at the input terminal increases, the input level to the detector 40 is controlled by the attenuator 50, so that the input dynamic range can be widened. Because we can. Bias resistance Rb
Is adjusted (selected) to linearize the detection circuit.

【0026】以上、本発明による検波回路の好適実施形
態例の構成及び動作を詳述した。しかし、本発明は斯か
る特定例のみに限定されるべきではなく、本発明の要旨
を逸脱することなく種々の変形変更が可能であること当
業者には容易に理解できよう。
The configuration and operation of the preferred embodiment of the detection circuit according to the present invention have been described above in detail. However, the present invention should not be limited to only such specific examples, and those skilled in the art can easily understand that various modifications can be made without departing from the gist of the present invention.

【0027】[0027]

【発明の効果】上述の説明から理解される如く、本発明
の検波回路によると、入力レベルのダイナミックレンジ
を広くとることができるので、広範囲の入力信号レベル
を効果的に検波してモニタすることが可能になる。その
理由は、入力端の入力レベルが増加するとき、減衰器の
減衰量が増加する為に検波ダイオードに入力される入力
信号レベルの増加が制限される為である。
As can be understood from the above description, according to the detection circuit of the present invention, the dynamic range of the input level can be widened, so that a wide range of input signal levels can be effectively detected and monitored. Becomes possible. The reason is that when the input level at the input terminal increases, the attenuation of the attenuator increases, so that the increase in the input signal level input to the detector diode is limited.

【0028】更にまた、本発明の検波回路によると、広
い範囲の入力信号レベルに対して一層忠実に検波出力を
得ることが可能である。その理由は、一般に検波ダイオ
ードの入力信号レベル対検波出力特性は、ダイオードの
非直線特性により非線形になる。しかし、減衰器のダイ
オ−ドの非直線的な減衰特性を利用することにより、一
層線形特性の入力信号レベル対検波電圧特性が得られ
る。更に、バイアス電圧Vbを減衰器のダイオードに入力
する抵抗Rbを調整することにより、入力信号レベル対検
波電圧特性を一層線形化することが可能になるので、実
用上顕著な効果を有する。
Further, according to the detection circuit of the present invention, it is possible to obtain a detection output more faithfully with respect to a wide range of input signal levels. The reason is that generally, the input signal level versus the detection output characteristic of the detection diode becomes non-linear due to the nonlinear characteristic of the diode. However, by utilizing the non-linear attenuation characteristics of the attenuator diode, a more linear input signal level versus detection voltage characteristic can be obtained. Further, by adjusting the resistance Rb for inputting the bias voltage Vb to the diode of the attenuator, it is possible to further linearize the input signal level versus the detection voltage characteristic, which has a remarkable effect in practical use.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による検波回路の好適実施形態例の回路
構成図である。
FIG. 1 is a circuit configuration diagram of a preferred embodiment of a detection circuit according to the present invention.

【図2】図1の検波回路と従来回路の入力信号レベル対
検波電圧特性曲線である。
FIG. 2 is a graph showing an input signal level versus a detection voltage characteristic curve of the detection circuit of FIG. 1 and a conventional circuit.

【図3】図1の検波回路のバイアス電圧対減衰量の特性
曲線である。
FIG. 3 is a characteristic curve of bias voltage versus attenuation of the detection circuit of FIG. 1;

【図4】従来の検波回路の一例の回路図である。FIG. 4 is a circuit diagram of an example of a conventional detection circuit.

【図5】図4の検波回路の入力信号レベル対検波電圧及
び基準電圧特性図である。
FIG. 5 is a characteristic diagram of an input signal level, a detection voltage, and a reference voltage of the detection circuit of FIG. 4;

【図6】検波ダイオードの入力電力Pin対検波電圧特性
曲線である。
FIG. 6 is a characteristic curve of an input power Pin to a detection voltage of a detection diode.

【符号の説明】[Explanation of symbols]

40 検波器 43 検波ダイオード 50 減衰器 51 バイアス抵抗(Rb) 53、55 キャパシタ 54 PINダイオード 40 detector 43 detector diode 50 attenuator 51 bias resistor (Rb) 53, 55 capacitor 54 PIN diode

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】検波ダイオードを用いて高周波入力信号を
検波して検波電圧を得る検波回路において、 前記検波ダイオードの前後に減衰器を設け、該減衰器の
減衰量を前記検波電圧により得たバイアス電圧で制御す
ることを特徴とする検波回路。
1. A detection circuit for detecting a high-frequency input signal using a detection diode to obtain a detection voltage, wherein an attenuator is provided before and after the detection diode, and the amount of attenuation of the attenuator is obtained by the detection voltage. A detection circuit characterized by being controlled by voltage.
【請求項2】前記減衰器としてキャパシタ及びPINダイ
オードを使用するL字形減衰器を使用することを特徴と
する請求項1に記載の検波回路。
2. The detection circuit according to claim 1, wherein an L-shaped attenuator using a capacitor and a PIN diode is used as the attenuator.
【請求項3】前記バイアス電圧は、前記検波電圧を増幅
する直流増幅器により得ることを特徴とする請求項1に
記載の検波回路。
3. The detection circuit according to claim 1, wherein the bias voltage is obtained by a DC amplifier that amplifies the detection voltage.
【請求項4】前記直流増幅器の前記バイアス電圧をバイ
アス抵抗を介して前記PINダイオードに印加することを
特徴とする請求項2又は3に記載の検波回路。
4. The detection circuit according to claim 2, wherein the bias voltage of the DC amplifier is applied to the PIN diode via a bias resistor.
【請求項5】前記バイアス抵抗値を調整して、前記検波
回路の入力信号レベル対検波電圧特性を線形化すること
を特徴とする請求項4に記載の検波回路。
5. The detection circuit according to claim 4, wherein said bias resistance value is adjusted to linearize an input signal level-detection voltage characteristic of said detection circuit.
【請求項6】前記PINダイオードに並列キャパシタを接
続することを特徴とする請求項2に記載の検波回路。
6. The detection circuit according to claim 2, wherein a parallel capacitor is connected to said PIN diode.
JP11215339A 1999-07-29 1999-07-29 Detection circuit Pending JP2001044763A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11215339A JP2001044763A (en) 1999-07-29 1999-07-29 Detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11215339A JP2001044763A (en) 1999-07-29 1999-07-29 Detection circuit

Publications (1)

Publication Number Publication Date
JP2001044763A true JP2001044763A (en) 2001-02-16

Family

ID=16670671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11215339A Pending JP2001044763A (en) 1999-07-29 1999-07-29 Detection circuit

Country Status (1)

Country Link
JP (1) JP2001044763A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013126187A (en) * 2011-12-15 2013-06-24 Samsung Electro-Mechanics Co Ltd Power detection circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013126187A (en) * 2011-12-15 2013-06-24 Samsung Electro-Mechanics Co Ltd Power detection circuit

Similar Documents

Publication Publication Date Title
US6404281B1 (en) Wide dynamic range transimpedance amplifier
US7352240B2 (en) Method and apparatus for protecting devices in an RF power amplifier
JP4442746B2 (en) Exponential function generator and variable gain amplifier using the same
JP5045151B2 (en) Transmission power control circuit
JPH1022758A (en) Temperature compensated power detection circuit of wide operation range for portable rf transmission terminal equipment
CN1081794A (en) The method and apparatus of radio frequency amplifier biasing control
EP0587965B1 (en) Differential transconductance stage, dynamically controlled by the input signal&#39;s amplitude
US6933786B1 (en) Amplifier circuit and method
US6028482A (en) Wide dynamic range transimpedance amplifier circuit
US5936470A (en) Audio amplifier having linear gain control
JP2001044763A (en) Detection circuit
CN204721338U (en) The analog front circuit of a kind of OFDM power line carrier and GFSK wireless double mode communication control processor
US7583141B1 (en) Output circuit of vacuum-tube amplifier
JP2008042641A (en) Output circuit of vacuum tube amplifier
GB1568513A (en) Automatic signal level control system
JPH03175709A (en) High frequency amplifier power control circuit
WO1997005697A1 (en) Output power control in burst transmitters
JP3146763B2 (en) Linear transmission circuit
JP3562977B2 (en) Damping circuit
KR100773906B1 (en) Output circuit of vacuum tube amplifier
US20250030384A1 (en) High-frequency power supply
US5467093A (en) Logarithmic detector
JPH03273720A (en) optical receiver
JPS5875906A (en) High frequency linear amplifier
JPH07297647A (en) Automatic gain control circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060607

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090327