[go: up one dir, main page]

JP2001044839A - 修正シグマデルタ変調データストリームを形成するための方法およびシグマデルタ変調器 - Google Patents

修正シグマデルタ変調データストリームを形成するための方法およびシグマデルタ変調器

Info

Publication number
JP2001044839A
JP2001044839A JP2000196291A JP2000196291A JP2001044839A JP 2001044839 A JP2001044839 A JP 2001044839A JP 2000196291 A JP2000196291 A JP 2000196291A JP 2000196291 A JP2000196291 A JP 2000196291A JP 2001044839 A JP2001044839 A JP 2001044839A
Authority
JP
Japan
Prior art keywords
stream
signal stream
low
sigma
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000196291A
Other languages
English (en)
Inventor
Stanley Mcgrath David
スタンレイ マッグラス デイビット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dolby Australia Pty Ltd
Original Assignee
Lake Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lake Technology Ltd filed Critical Lake Technology Ltd
Publication of JP2001044839A publication Critical patent/JP2001044839A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】 （修正有） 【課題】劣化の最小化を可能にしつつシグマデルタ変調
ストリーム内にデータを埋込む方法を提供する。 【解決手段】入力信号ストリーム入力手段１１と、変更
された入力信号ストリームを生成すべく該入力信号にフ
ィードバック信号ストリームを加算するための、該入力
手段に接続された総和手段１２と、変更された入力信号
ストリームを低域ろ波するためのフィルタ１３と、低域
ろ波信号を量子化するための量子化器１４と、該低域ろ
波信号ストリーム内の予め定められた位置に予め定めら
れた値を加算し、ビットスタッフされた低域ろ波ストリ
ームを形成するビットスタッフ手段１５を備え、該出力
信号ストリームもまた該総和手段１２にフィードバック
されてフィードバック信号ストリームを形成する、シグ
マデルタ変調器。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シグマデルタ変調
の分野に関し、特にシグマデルタ変調ストリーム内にデ
ータを埋込むための方法を開示している。
【０００２】
【従来の技術及び発明が解決しようとする課題】シグマ
デルタ変調器は、ＤＳＰ処理の分野において益々重要な
ものとなりつつあり、アナログ／ディジタル変換、１ビ
ット処理などにおいて有用である。シグマデルタ変調器
の動作を完全に論述するため、この分野における標準的
テキストの１つを参照している。例えば、ＩＥＥＥ Pre
ss Marketingが１９９７年に出版した、S.Norsworthy e
t al. の「デルタ−シグマデータ変換器−その理論、設
計およびシミュレーション」がそれである。
【０００３】近年になって、日本の Sony Inc.といった
ような会社が、シグマデルタ変調形でデータを記憶する
スーパーオーディオ(Super Audio) （登録商標）フォー
マットといったような標準的オーディオフォーマットを
公表し、今後は、シグマデルタ変調の利用が、特にオー
ディオの分野で増大することになるものと思われる。一
例として、図１では、入力信号２を出力信号６に変換す
るシグマデルタ変調器１の標準的形態が示されている。
入力信号２はまずフィードバックに加算（３）され、出
力は低域ろ波（４）される。次に、量子化器５がフィル
タ４の出力を、＋１または−１の値にマッピングし、こ
の値は１ビットストリームとして出力（６）される。出
力６もまた、遅延ループ７を介して入力信号２にフィー
ドバックされる。
【０００４】本発明の目的は、シグマデルタ変調ストリ
ーム内のデータストリームの記憶を提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明の第１の態様によ
ると、（ａ）シグマデルタ変調の正規プロセスによっ
て、出力サンプルをまず計算する段階、（ｂ）修正シグ
マデルタ変調器データストリームを形成すべく第１系列
値(series values) のうちの予め定められた値を、第２
のデータストリームに対応する値に変更する段階、およ
び（ｃ）変調器のフィードバック経路内に前記の変更さ
れたサンプルを含める段階、により各出力サンプルを計
算することによって、修正(modified)シグマデルタ変調
データストリームを形成する方法が提供される。
【０００６】この方法はさらに、（ｄ）対応する第２の
データストリーム値の値によって決定されるような要領
で、前記第１系列の他の予め定められたメンバーの大き
さ(magnitude) を修正する段階、をさらに含むことがで
きる。本発明の更なる態様によると、入力信号ストリー
ムを入力するための入力手段と、変更された入力信号ス
トリームを生成すべく前記入力信号にフィードバック信
号ストリームを加算するため、前記入力手段に接続され
た総和手段と、低域ろ波された信号ストリームを生成す
べく、変更された入力信号ストリームを低域ろ波するた
め、前記総和手段に接続された低域ろ波手段と、第１の
出力信号ストリームを生成すべく前記低域ろ波信号を量
子化するための量子化器と、最終出力信号ストリームを
形成すべく、前記第１の出力信号ストリーム内の予め定
められた位置に予め定められた値を挿入するためのビッ
トスタッフ手段とを備え、前記出力信号ストリームもま
た前記総和手段にフィードバックされてフィードバック
信号ストリームを形成する、シグマデルタ変調器が提供
される。
【０００７】本発明のさらなる態様によると、入力信号
ストリームを入力するための入力手段と、変更された入
力信号ストリームを生成すべく前記入力信号にフィード
バック信号ストリームを加算するため、前記入力手段に
接続された総和手段と、低域ろ波された信号ストリーム
を生成すべく、変更された入力信号ストリームを低域ろ
波するため、前記総和手段に接続された低域ろ波手段
と、前記低域ろ波信号ストリーム内の予め定められた位
置に予め定められた値を加算し、ビットスタッフされた
低域ろ波ストリームを形成するためのビットスタッフ手
段と、出力信号ストリームを生成すべく、ビットスタッ
フされた低域ろ波信号を量子化するための量子化器とを
備え、前記出力信号ストリームもまた前記総和手段にフ
ィードバックされて前記フィードバック信号ストリーム
を形成する、シグマデルタ変調器が提供される。前記の
予め定められた値は、少なくとも１つの負の数および１
の値(unity value) を有するゼロパディング(zero padd
ed) されたデータ入力ストリームのたたみ込み(convolu
tion) からなることができる。
【０００８】
【発明の実施の形態】本発明の範囲の中にはその他のあ
らゆる形態が入る可能性があるものの、ここでは単なる
一例として、添付図面を参照しながら、本発明の好まし
い形態について述べる。好ましい実施形態においては、
全体的性能劣化が最小限となるように、１ビットストリ
ームがシグマデルタ変調ストリーム内に「スタッフ(stu
ff) される」。ビットスタッフの利用により、劣化の最
小化を可能にしつつ、１ビット符号化ストリーム内で、
制御およびデータストリームを符号化する能力が与えら
れる。シグマデルタ変調ストリーム内にビットストリー
ムＡを挿入することが望ましいと仮定すると、
【０００９】
【数１】
【００１０】そのとき、第１の簡略化された実施形態は
図２に例示されたとおりとなりうる。この実施形態は、
出力ストリームの８ビット毎に、関係するＡストリーム
値を「スタッフする」。この簡略化された実施形態にお
いては、シグマデルタ変調器１０には、以前のように作
動するユニット１１〜１４、１７、１８が具備されてい
る。しかしながら、出力ストリームの８ビット毎にデー
タ値ａk をジャミング(jam) するビットスタッフ器１５
が設けられる。
【００１１】実際には、シグマデルタ変調器はスタッフ
されたビットを「補正(correct) する」よう試みること
から、この構成１０はしばしば適切な結果を生じさせる
ことがわかっている。さらに変形された実施形態におい
ては、ビットスタッフプロセスをより良く補償するた
め、シグマデルタ変調器の出力に影響を与える試みがな
される。
【００１２】第１に、Ａデータ値(A data values) のス
トリームが以下のようにまずゼロパディングされるよう
にデータが用意される。
【００１３】
【数２】
【００１４】このストリームは次に以下のようにＡjam
を生成するようにたたみ込まれ、
【００１５】
【数３】
【００１６】こうして以下のものが生成される。
【００１７】
【数４】
【００１８】その後、このストリームは、図３に示され
ているように、図１に示されているものからわずかに修
正された形でジャミングされる。ストリーム２１はフィ
ルタ１３の出力に加算（５）することができ、残りのコ
ンポーネントは通常の要領で動作させて、その結果は量
子化器１４に与えられる。先行するデータ値にａk の負
の量を与えることは、ａk の存在を予測する一助とな
り、その結果、雑音レベルは低下する。図３の構成は拡
張可能である。例えば、Ａjam が以下のように生成され
るとすると、
【００１９】
【数５】
【００２０】これは、図４に例示されているような構成
３０によって実施可能である。この場合、構成要素３１
〜３５は全て、前述した要領で動作する。入力ストリー
ム３６は、たたみ込みを実施する一連の遅延例えば３７
および３８および乗算器３９および４０を経由して進
む。２つの加算器４１、４２が、その結果をフィルタ３
２の出力に加算し、その結果は量子化（３５）される。
【００２１】ディジタル信号プロセッサまたはコンピュ
ータシステム構成内で適切にプログラミングを行うこと
によって好ましい実施形態を実行することもできるし、
あるいはハードウェア内で直接これを実行することもで
きるということがわかるだろう。さらに、当業者であれ
ば、広範に記述されてきた本発明の精神または範囲から
逸脱することなしに、特定の実施形態で示すように、本
発明に対して数多くの変形形態および／または修正を加
えることができる、ということもわかるだろう。従っ
て、本発明の実施形態はあらゆる点で例示的なものであ
り制限的な意味をもたないものとみなされるべきであ
る。
【図面の簡単な説明】
【図１】シグマデルタ変調器の概略図である。
【図２】シグマデルタ変調器の第１の変形形態の概略図
である。
【図３】シグマデルタ変調器の第２の変形形態の概略図
である。
【図４】シグマデルタ変調器の第３の変形形態の概略図
である。
【符号の説明】
１…シグマデルタ変調器 ２…入力信号 ４…フィルタ ５…量子化器 ６…出力信号 ７…遅延ループ １０…シグマデルタ変調器 １３…フィルタ １４…量子化器 １５…ビットスタッフ器 ２１…ストリーム ３２…フィルタ ３６…入力ストリーム ３７、３８…遅延 ３９、４０…乗算器 ４１、４２…加算器
【手続補正書】
【提出日】平成１２年１１月９日（２０００．１１．
９）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 各出力サンプルを計算することによって
    修正シグマデルタ変調データストリームを形成する方法
    であって、（ａ）シグマデルタ変調の正規プロセスによ
    って、出力サンプルをまず計算する段階、（ｂ）前記修
    正シグマデルタ変調器データストリームを形成すべく前
    記第１系列値のうちの予め定められた値を、第２のデー
    タストリームに対応する値に変更する段階、（ｃ）変調
    器のフィードバック経路内に前記の変更されたサンプル
    を含める段階、からなる方法。
  2. 【請求項２】 （ｄ）対応する第２のデータストリーム
    値の値によって決定されるような要領で、前記第１系列
    の他の予め定められたメンバーの大きさを修正する段
    階、をさらに含んでなる請求項１に記載の方法。
  3. 【請求項３】 入力信号ストリームを入力するための入
    力手段と、 前記入力手段に接続され、変更された入力信号ストリー
    ムを生成すべく前記入力信号にフィードバック信号スト
    リームを加算するための総和手段と、 前記総和手段に接続され、低域ろ波された信号ストリー
    ムを生成すべく、前記変更された入力信号ストリームを
    低域ろ波するための低域ろ波手段と、 第１の出力信号ストリームを生成すべく前記低域ろ波信
    号を量子化するための量子化器と、 最終出力信号ストリームを形成すべく前記第１の出力信
    号ストリーム内の予め定められた位置に予め定められた
    値を挿入するためのビットスタッフ手段と、を備え、前
    記フィードバック信号ストリームを形成するために、前
    記出力信号ストリームもまた前記総和手段にフィードバ
    ックされるシグマデジタル変調器。
  4. 【請求項４】 入力信号ストリームを入力するための入
    力手段と、 前記入力手段に接続され、変更された入力信号ストリー
    ムを生成すべく前記入力信号にフィードバック信号スト
    リームを加算するための総和手段と、 前記総和手段に接続され、低域ろ波信号ストリームを生
    成すべく前記変更された入力信号ストリームを低域ろ波
    するための低域ろ波手段と、 前記低域ろ波信号ストリーム内の予め定められた位置に
    予め定められた値を加算し、ビットスタッフされた低域
    ろ波ストリームを形成するためのビットスタッフ手段
    と、 出力信号ストリームを生成すべく前記ビットスタッフさ
    れた低域ろ波信号を量子化するための量子化器と、を備
    え、前記フィードバック信号ストリームを形成するため
    に、前記出力信号ストリームもまた前記総和手段にフィ
    ードバックされるシグマデルタ変調器。
  5. 【請求項５】 前記の予め定められた値が、少なくとも
    １つの負の数および１の値を有するゼロパディングされ
    たデータ入力ストリームのたたみ込みからなる請求項４
    に記載のシグマデルタ変調器。
JP2000196291A 1999-06-25 2000-06-26 修正シグマデルタ変調データストリームを形成するための方法およびシグマデルタ変調器 Pending JP2001044839A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AUPQ1226A AUPQ122699A0 (en) 1999-06-25 1999-06-25 Sigma delta modulator with buried data
AU1226 1999-06-25
US09/605,267 US6515603B1 (en) 1999-06-25 2000-06-26 Sigma delta modulator with buried data

Publications (1)

Publication Number Publication Date
JP2001044839A true JP2001044839A (ja) 2001-02-16

Family

ID=25646084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000196291A Pending JP2001044839A (ja) 1999-06-25 2000-06-26 修正シグマデルタ変調データストリームを形成するための方法およびシグマデルタ変調器

Country Status (3)

Country Link
US (1) US6515603B1 (ja)
JP (1) JP2001044839A (ja)
AU (1) AUPQ122699A0 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2370201B (en) * 2000-12-18 2004-07-21 Ubinetics Ltd Level allocation
WO2004039021A1 (en) * 2002-10-25 2004-05-06 The Trustees Of Columbia University In The City Of New York Time encoding and decoding of a signal
WO2008151137A2 (en) * 2007-06-01 2008-12-11 The Trustees Of Columbia University In The City Of New York Real-time time encoding and decoding machines
WO2009006405A1 (en) 2007-06-28 2009-01-08 The Trustees Of Columbia University In The City Of New York Multi-input multi-output time encoding and decoding machines
US7576672B2 (en) 2007-07-18 2009-08-18 Qualcomm Incorporated Adaptive Dynamic Range Control
US7961125B2 (en) * 2008-10-23 2011-06-14 Microchip Technology Incorporated Method and apparatus for dithering in multi-bit sigma-delta digital-to-analog converters
WO2012109407A1 (en) 2011-02-09 2012-08-16 The Trustees Of Columbia University In The City Of New York Encoding and decoding machine with recurrent neural networks
US11711198B2 (en) * 2019-07-25 2023-07-25 Nippon Telegraph And Telephone Corporation Synchronous detection apparatus, synchronous detection method, and program

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160736A (ja) * 1991-05-21 1993-06-25 American Teleph & Telegr Co <Att> シグマ−デルタ変調器
JPH08507391A (ja) * 1993-12-23 1996-08-06 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ アダプティブディザを減算し、埋没チャンネルビットを挿入し、フィルタリングすることによりマルチビット符号ディジタル音声を符号化する方法及び装置、及びこの方法のための符号化及び復号化装置。
WO1998003324A1 (en) * 1996-07-24 1998-01-29 Frontier, Inc. Biaxial orientation molding machine
WO1999033266A2 (en) * 1997-12-22 1999-07-01 Koninklijke Philips Electronics N.V. Embedding supplemental data in an encoded signal

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3012887B2 (ja) * 1989-03-13 2000-02-28 日本テキサス・インスツルメンツ株式会社 信号変換装置
EP0399738A3 (en) * 1989-05-26 1991-05-08 Gec-Marconi Limited Analogue to digital converter
JPH07118651B2 (ja) * 1990-11-22 1995-12-18 ヤマハ株式会社 ディジタル・アナログ変換回路
US5208594A (en) * 1991-05-02 1993-05-04 Ricoh Company, Ltd. Signal processor that uses a delta-sigma modulation
US5196852A (en) * 1992-02-21 1993-03-23 California Institute Of Technology Analog-to-digital converter using parallel ΔΣ modulators
US5189418A (en) * 1992-04-16 1993-02-23 Hewlett-Packard Company Dither error correction
EP0613256B1 (en) * 1993-02-26 1998-12-23 Schlumberger Industries S.A. AD converter with modulated dither signal
US5424739A (en) * 1993-12-21 1995-06-13 At&T Corp. Device and method for digitally shaping the quantization noise of an N-bit digital signal, such as for digital-to-analog conversion
US5471209A (en) * 1994-03-03 1995-11-28 Echelon Corporation Sigma-delta converter having a digital logic gate core
US5745061A (en) * 1995-07-28 1998-04-28 Lucent Technologies Inc. Method of improving the stability of a sigma-delta modulator employing dither

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160736A (ja) * 1991-05-21 1993-06-25 American Teleph & Telegr Co <Att> シグマ−デルタ変調器
JPH08507391A (ja) * 1993-12-23 1996-08-06 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ アダプティブディザを減算し、埋没チャンネルビットを挿入し、フィルタリングすることによりマルチビット符号ディジタル音声を符号化する方法及び装置、及びこの方法のための符号化及び復号化装置。
WO1998003324A1 (en) * 1996-07-24 1998-01-29 Frontier, Inc. Biaxial orientation molding machine
WO1999033266A2 (en) * 1997-12-22 1999-07-01 Koninklijke Philips Electronics N.V. Embedding supplemental data in an encoded signal

Also Published As

Publication number Publication date
US6515603B1 (en) 2003-02-04
AUPQ122699A0 (en) 1999-07-22

Similar Documents

Publication Publication Date Title
US5777912A (en) Linear phase finite impulse response filter with pre-addition
US6470370B2 (en) Method and apparatus for multiplying and accumulating complex numbers in a digital filter
US6058408A (en) Method and apparatus for multiplying and accumulating complex numbers in a digital filter
US5983253A (en) Computer system for performing complex digital filters
US6414613B1 (en) Apparatus for noise shaping a pulse width modulation (PWM) signal and method therefor
US5079551A (en) ΔΣ digital-to-analog converter with bit grouping by significance for reducing feedback computation time
JP2001044839A (ja) 修正シグマデルタ変調データストリームを形成するための方法およびシグマデルタ変調器
JP4209035B2 (ja) Δςモジュレータ、ｄａコンバータ、および、ａｄコンバータ
US6535154B1 (en) Enhanced noise-shaped quasi-dynamic-element-matching technique
EP0735461A1 (en) 1-Bit signal processing apparatus capable of amplitude modulation and recording or reproducing apparatus having loaded thereon the signal processing apparatus
US6593866B1 (en) Signal processors
JP4058179B2 (ja) 信号処理装置
JP4339490B2 (ja) 信号処理装置
JP4072855B2 (ja) サンプルレート変換のための装置及び方法
JP2778566B2 (ja) Ｄ／ａ変換装置
JPH0613906A (ja) Σ−δ変調器
JPH11195993A (ja) ディジタル・オーディオ信号処理装置
JP3389460B2 (ja) デジタルデータの処理回路及びデジタルデータの処理方法
Sonika et al. Design and implementation of sigma–delta digital to analog converter
KR100499962B1 (ko) 신호처리기
JP3232865B2 (ja) デジタル／アナログ信号変換装置
KR100499964B1 (ko) 신호처리기
JP3221076B2 (ja) ディジタルフィルタ設計法
CN110267162B (zh) 基于System Generator的音频数模转换器
JP2000013235A (ja) Ａ／ｄ変換装置及びｄ／ａ変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070410

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100202

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100727