JP2001016234A - Ｃａｎコントローラおよびｃａｎコントローラを内蔵したワンチップ・コンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 再同期機能の発現に影響されることなく、高
速にかつ安定にテストをおこなうことが可能なＣＡＮコ
ントローラおよびＣＡＮコントローラを内蔵したワンチ
ップ・コンピュータを得ること。 【解決手段】 エッジ検出回路１２によって検出された
シリアル信号（ＣＲＸ入力）のエッジ検出信号を、ＣＡ
Ｎプロトコルに準拠した再同期機能を発現させる再同期
回路１４に入力するか否かを制御することができる制御
回路１３を備えているので、その制御をおこなう制御信
号Ａの入力に応じて再同期手段による再同期機能を無効
にすることができ、再同期機能によって生じるＣＲＸ入
力の同期状態が変動されることがなくなり、ＣＡＮモジ
ュールの各種機能の動作テストを安定におこなうことが
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高速かつ安定に動
作テストを実施することが可能なＣＡＮコントローラお
よびＣＡＮコントローラを内蔵したワンチップ・コンピ
ュータに関し、特に動作テストの際に限り再同期機能の
動作に影響されないＣＡＮコントローラおよびＣＡＮコ
ントローラを内蔵したワンチップ・コンピュータに関す
るものである。

【０００２】

【従来の技術】近年のパーソナルコンピュータの普及、
クライアント・サーバシステムといったネットワーク構
築技術の確立および通信インフラの整備によって、企業
のみならず個人レベルにおいても、ネットワーク・コン
ピューティングの導入が進んでいる。インターネットや
ＬＡＮ（Local Area Network）に代表されるネットワー
ク・コンピューティングは、一般に、人と人との情報交
換を円滑にかつ広範囲におこなうことを主目的としてい
る。

【０００３】また、産業の分野では、従来より、ＦＡ
（Factory Automation）等において、機能分散および配
置分散された制御機器をネットワークにより一元的に制
御・管理することで、生産活動の最適化を図っている。
たとえば、ＣＩＭ（computer integrated manufacturin
g system）は、ＣＡＤ（computer-aided design）、Ｃ
ＡＭ（computer-aided design）、ＣＡＥ（computer-ai
ded design）、組み立て、検査などの個別の技術情報や
生産情報、さらには、生産計画や生産管理までも統合・
包括するコンピュータ・システムとして注目されてい
る。

【０００４】このように、共通の目的または環境にある
作業、特に複数の装置間において協調動作を必要とする
処理形態に対してネットワーク・コンピューティングを
導入することは非常に有益である。以上のような背景か
ら、年々、高付加価値・高機能化が図られる自動車にお
いても、電子制御化された各電装ユニットを、ネットワ
ークを介して統合的に制御・管理するシステムが要望さ
れ、特に車載用ＬＡＮ規格であるＣＡＮ（Controller A
rea Network）の導入が進んでいる。

【０００５】ＣＡＮは、ＩＳＯ１１８９８として国際規
格化されたプロトコルであり、ＣＡＮバスと称される二
線間の差動電圧をディジタル値の０／１に置き換えて送
受信信号としたシリアル通信方式を採用しているため、
耐ノイズに優れ、また、伝送レートも最高１Ｍｂｐｓま
で設定することが可能であり、従来の通信方式と比較し
ても非常に高信頼かつ高速なネットワーク制御が可能で
あることを特徴としている。

【０００６】通常、上記したＣＡＮバスに接続された各
電装ユニット（以下、ＣＡＮノードと称する）にはＣＡ
Ｎコントローラが搭載されており、このＣＡＮコントロ
ーラによって、ＣＡＮバスを介したＣＡＮノード間のデ
ータ送受信を可能としている。特に、このＣＡＮコント
ローラは、ネットワーク上の異常検知機能や再同期機能
を有していることを特徴としており、通信の安定化を図
っている。

【０００７】また、ＣＡＮは、マルチマスタ能力を備え
るバスシステムであり、すべてのＣＡＮノードがＣＡＮ
バス上にデータを送信することができるとともに、複数
のＣＡＮノードが同時にＣＡＮバス上の信号を受信する
ことができる。このようなＣＡＮネットワークにおいて
は、原則としていわゆる装置アドレス（ステーションＩ
Ｄ）を設定する必要がなく、代わりに、送信するデータ
毎に付与されたＩＤ（メッセージＩＤ）によって、メッ
セージの内容を明示している。

【０００８】このメッセージＩＤは、複数のＣＡＮノー
ドからのバスアクセスが競合した場合の優先権を決定す
る際にも参照され、回線争奪の結果、通信調停に勝利し
たＣＡＮノードからのメッセージのみがバス上に現れ
る。そして、各ＣＡＮノードに搭載されたＣＡＮコント
ローラは、このメッセージＩＤに基づいて、メッセージ
を正式に取り込むべきかどうかの判定をおこなう。

【０００９】通常、ＣＡＮコントローラは、ＣＡＮプロ
トコルに準拠した機能を発現するようにチップの形態で
供給されており、ＣＡＮノードに備えられたＣＰＵとＣ
ＡＮバスとのインターフェースを担っている。さらに、
このＣＡＮコントローラをモジュール化することで内臓
したワンチップ・マイクロコンピュータによる供給形態
も実現している。

【００１０】ＣＡＮは、元来、上述したように、車両内
での使用を目的に開発されたものであるが、省配線化、
それにともなう重量及びコストの軽減、高度なリアルタ
イム能力、また電気的干渉に強いといった特徴を生かし
て、上記したＦＡの構築や、医療機器、または船舶にお
いても採用されている。

【００１１】

【発明が解決しようとする課題】以上に説明したＣＡＮ
コントローラまたはＣＡＮコントローラを内蔵したワン
チップ・マイクロコンピュータ（以下、これらをＣＡＮ
チップと称する）では、ＣＡＮバスからのシリアル信号
を受けるＣＲＸ端子から、ＣＡＮプロトコルに準拠した
各種機能を実際に発現させるＣＡＮモジュールに至るま
でに、その間に配置された信号処理回路や信号伝播によ
る遅延によって、ＣＡＮモジュールが受け取る信号はＣ
ＡＮバスより遅れてしまう。また、それに加え送信ノー
ドから受信ノードへ至るまでの伝送ケーブルによる遅延
もあり、上記した再同期機能は、これら信号伝播遅延を
補償するために動作する。

【００１２】しかしながら、このようなＣＡＮチップの
製造課程においてＣＡＮモジュール部の動作をテストす
る際、上記した信号伝搬遅延が環境温度や印加電圧等の
テスト条件によって変動し、その変動にともなって再同
期機能が実行されてしまうため、定常の同期状態での高
速かつ安定なテストが妨げられてしまういう問題があっ
た。

【００１３】この問題は、特に正常なＣＡＮチップに対
して、ＣＡＮバスからシリアル信号を入力する入力端子
（以下、ＣＲＸ端子と称する）に、たとえば内部クロッ
クを基準にしたタイミングによってテスト用のシリアル
信号を入力した場合にあっても、不良のＣＡＮチップで
あることを示すテスト結果が出力されてしまう可能性を
含んでいる。

【００１４】変動するテスト条件毎にテストベクタを用
意し、それらテストベクタに応じたテストを繰り返すこ
とも可能であるが、そのようなテストベクタの数は膨大
となり、また、テスト条件の変動を予測することも困難
なため、現実的ではない。

【００１５】以下に、上述した問題点について図面を参
照しつつ説明する。図５は、従来のＣＡＮコントローラ
におけるビットタイミングを説明する説明図である。特
に、図５（ａ）は、第１のテスト条件に対する再同期機
能の発現を示し、図５（ｂ）は、第２のテスト条件に対
する再同期機能の発現を示している。

【００１６】ＣＡＮでは、上記したメッセージ（メッセ
ージフレーム）を構成する各ビットに対し、ビットタイ
ムと称する時間を割り当てており、このビットタイム
は、Synchronization Segment（以下、ＳｙｎｃＳｅｇ
と称する）、Propagation Segment（以下、ＰｒＳｅｇ
と称する）、Phase Segment1（以下、ＰｈＳｅｇ１と称
する）、Phase Segment2（以下、ＰｈＳｅｇ２と称す
る）の４つのセグメントにより構成される。さらに、各
セグメントは、所定の時間分割単位により構成されてお
り、以下、この時間分割単位をＴｑ（Time quantum）で
表す。

【００１７】なお、１Ｔｑは、通常、ＣＡＮチップ外部
から与えられるクロックにより生成され、ＣＡＮプロト
コルの仕様においては、ＳｙｎｃＳｅｇ＝１Ｔｑと規定
されている。

【００１８】図５（ａ）および（ｂ）に示すビットタイ
ムにおいては、ＰｒＳｅｇ=３Ｔｑ、ＰｈＳｅｇ１＝２
ＴｑおよびＰｈＳｅｇ２＝２Ｔｑと設定し、各ビット、
すなわち１ビットを、これら７ＴｑとＳｙｎｃＳｅｇの
１Ｔｑとの合計８Ｔｑで構成した場合を示している。

【００１９】まず、ＣＲＸ端子から入力されたシリアル
信号（以下、ＣＲＸ入力と称する）のビットエッジが、
ＳｙｎｃＳｅｇ期間内またはこのＳｙｎｃＳｅｇに１Ｔ
ｑとして設定されたＳＪＷ（Synchronization Jump Wid
th）を延長した期間内（図５（ａ）中、ＰｒＳｅｇのＴ
ｑ「Ｐ２」）において検出された場合、すなわち遅延を
含まない理想的なビットエッジの検出がおこなわれた場
合には、このビットエッジの位置にあるＴｑをＳｙｎｃ
Ｓｅｇとして同期を開始し、この後ＰｒＳｅｇの３Ｔｑ
およびＰｈＳｅｇ１の２Ｔｑを経た時点、すなわちＰｈ
Ｓｅｇ１とＰｈＳｅｇ２との境界時点（図中、Sampling
Point）においてＣＲＸ入力が示す値をビットデータと
して取得する。

【００２０】また、図５（ａ）に示すように、第１のテ
スト条件下におけるＣＲＸ入力の遅延により、ＣＲＸ入
力のビットエッジが、ＳｙｎｃＳｅｇにＳＪＷを延長し
た期間後、ＰｒＳｅｇのＴｑ「Ｐ１」において検出され
た場合、すなわち内部遅延Ｄ１が生じた場合には、ＣＡ
Ｎコントローラの再同期機能が自動的に作動し、検出さ
れたビットエッジの位置にあるＰｒＳｅｇのＴｑ「Ｐ
１」のつぎのＴｑが、あらためてＰｒＳｅｇの開始Ｔｑ
「Ｐ２」として設定され、同期が持続される。

【００２１】すなわち、これによって再同期が達成され
たことになり、この後のSampling PointにおいてＣＲＸ
入力の示す値がビットデータとして取得される。よっ
て、この場合には結果的に、当初のＳｙｎｃＳｅｇから
２ＴｑだけＰｒＳｅｇが延長されたことになる。

【００２２】つぎに、図５（ｂ）に示すように、第２の
テスト条件下におけるＣＲＸ入力の遅延により、ＣＲＸ
入力のビットエッジが、ＳｙｎｃＳｅｇにＳＪＷを延長
した期間後、ＰｒＳｅｇのＴｑ「Ｐ０」において検出さ
れた場合、すなわち内部遅延Ｄ２が生じた場合にも上記
と同様に、ＣＡＮコントローラの再同期機能によって、
ＰｒＳｅｇのＴｑ「Ｐ０」のつぎのＴｑが、あらためて
ＰｒＳｅｇの開始Ｔｑ「Ｐ２」として設定され、再同期
が達成される。よって、この場合には結果的に、当初の
ＳｙｎｃＳｅｇから３ＴｑだけＰｒＳｅｇが延長された
ことになる。

【００２３】以上に説明した図５（ａ）および（ｂ）で
は、テスト条件の違いによって、各テスト条件の下で生
じる内部遅延に差が生じ、再同期機能によって、結果的
にこれら内部遅延の差分である遅延差ＤＥが、両者にお
けるＴｑの延長量の差として現れることになる。

【００２４】実際のＣＡＮコントローラの使用形態にお
いては、このような内部遅延による再同期機能の発現
は、通信の信頼性を高めるものとして有効であるが、上
記したように、ＣＡＮチップのテスト工程においては、
このようなＣＲＸ入力の同期状態の変化は、Ａｃｋ送信
やエラーフラグの遅れとして観測されてしまい、テスト
の実施を妨げてしまう。また、Ｔｑが短くなるほど、す
なわち高速でテストを実施するほど、相対的に遅延の影
響が大きくなるため、安定なテストの実施が困難にな
る。

【００２５】この発明は上記問題点を解決するためにな
されたもので、テスト工程において、再同期機能の発現
に影響されることなく、高速にかつ安定にテストをおこ
なうことが可能なＣＡＮコントローラおよびＣＡＮコン
トローラを内蔵したワンチップ・コンピュータを得るこ
とを目的とする。

【００２６】

【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明にかかるＣＡＮコントロ
ーラにあっては、ＣＡＮ（Controller Area Network）
シリアル入力端子（以下、ＣＲＸ端子と称する）より入
力されるシリアル信号のエッジを検出するエッジ検出手
段と、前記エッジ検出手段から出力されたエッジ検出信
号を入力し、入力したエッジ検出信号を出力するか否か
を制御信号の入力に応じて制御する制御手段と、前記制
御手段の出力に応じて、前記シリアル信号に対し、ＣＡ
Ｎプロトコルに準拠した再同期機能を発現させる再同期
手段と、を備えたことを特徴とする。

【００２７】この発明によれば、エッジ検出手段によっ
て検出されたシリアル信号のエッジ検出信号を、ＣＡＮ
プロトコルに準拠した再同期機能を発現させる再同期手
段に入力するか否かを制御することができる制御手段を
備えているので、その制御をおこなう制御信号の入力に
応じて再同期手段による再同期機能を無効にすることが
できる。

【００２８】つぎの発明にかかるＣＡＮコントローラに
あっては、前記制御手段は、前記制御信号がテストモー
ドを示す場合に、前記入力したエッジ検出信号を出力し
ないことを特徴とする。

【００２９】この発明によれば、制御手段がテストモー
ドを示す制御信号を入力した場合に、エッジ検出手段か
ら出力されたエッジ検出信号が再同期手段に出力されな
いので、ＣＡＮコントローラの動作テストをおこなう際
に、再同期機能を無効にすることできる。

【００３０】つぎの発明にかかるＣＡＮコントローラに
あっては、前記制御手段は、一方の入力端子に前記エッ
ジ検出信号を入力するとともに他方の入力端子に前記制
御信号を入力するＮＡＮＤゲートと、該ＮＡＮＤゲート
の出力信号を入力するとともに該出力信号の反転信号を
前記再同期手段に入力するインバータと、から構成され
ることを特徴とする。

【００３１】この発明によれば、制御手段が一つのＡＮ
Ｄゲートと一つのインバータのみによって構成されてい
るので、回路構成を簡単にすることができる。

【００３２】つぎの発明にかかるＣＡＮコントローラに
あっては、ＣＡＮプロトコルに準拠した各種機能を発現
させるＣＡＮモジュールと、ＣＲＸ端子より入力される
シリアル信号に対して、当該シリアル信号が前記ＣＡＮ
モジュールに入力されるまでにノイズ除去等の種々の処
理を施す信号処理手段と、前記信号処理手段と前記ＣＡ
Ｎモジュールの間に設けられ、前記信号処理手段から出
力された信号（以下、第１の信号と称する）と、前記信
号処理手段に入力されるシリアル信号（以下、第２の信
号と称する）と、を入力し、制御信号の入力に応じて前
記第１の信号と前記第２の信号のいずれか一方を出力す
るとともに、出力した信号を前記ＣＡＮモジュールに入
力する選択手段と、を備えたことを特徴とする。

【００３３】この発明によれば、ＣＡＮモジュールと、
ＣＡＮバスを介して入力されるシリアル信号に対してノ
イズ除去等の種々の処理を施す信号処理回路との間に、
信号処理回路から出力された信号（第１の信号）と、上
記信号処理回路をバイパスしたシリアル信号（第２の信
号）とを入力し、第１の信号と第２の信号のいずれか一
方をＣＡＮモジュールに入力する選択手段を備えている
ので、その選択をおこなう制御信号の入力に応じてＣＡ
Ｎモジュールに入力されるシリアル信号を選択すること
ができる。

【００３４】つぎの発明にかかるＣＡＮコントローラに
あっては、前記選択手段は、前記制御信号がテストモー
ドを示す場合に、前記第２の信号を前記ＣＡＮモジュー
ルに入力することを特徴とする。

【００３５】この発明によれば、選択手段がテストモー
ドを示す制御信号を入力した場合に、信号処理手段を通
過しないシリアル信号をＣＲＸ端子から直接に入力する
ことができるので、ＣＡＮコントローラの動作テストを
おこなう際に、信号処理手段によってもたらされるシリ
アル信号の伝搬遅延を低減することできる。

【００３６】つぎの発明にかかるＣＡＮコントローラに
あっては、前記選択手段は、入力端子に前記制御信号を
入力するインバータと、入力端子に前記第１の信号を入
力するとともに、第１のクロック入力端子に前記インバ
ータの出力信号を入力し、第２のクロック入力端子に前
記制御信号を入力する第１のクロックド・インバータ
と、入力端子に前記第２の信号を入力するとともに、第
１のクロック入力端子に前記制御信号を入力し、第２の
クロック入力端子に前記インバータの出力信号を入力す
る第２のクロックド・インバータと、を備えて構成さ
れ、前記第１および第２のクロックド・インバータの出
力端子が互いに接続され、当該出力端子から出力される
信号を前記ＣＡＮモジュールに入力することを特徴とす
る。

【００３７】この発明によれば、選択手段が、一つのイ
ンバータと二つのクロックド・インバータのみによって
構成されているので、回路構成を簡単にすることができ
る。

【００３８】つぎの発明にかかるＣＡＮコントローラに
あっては、ＣＡＮプロトコルに準拠した各種機能を発現
させるＣＡＮモジュールと、ＣＲＸ端子から入力された
シリアル信号をクロックに同期させる同期化手段と、前
記同期化手段において前記ＣＲＸ端子から入力されたシ
リアル信号を入力するとともに、第１のクロック信号と
当該第１のクロック信号よりも周波数の小さい第２のク
ロック信号とを入力し、制御信号の入力に応じて前記第
１のクロック信号と前記第２のクロック信号のいずれか
一方を選択することで、同期化するクロックを切り替え
るクロック切替手段と、を備えたことを特徴とする。

【００３９】この発明によれば、ＣＲＸ端子から入力さ
れたシリアル信号が、実際にＣＡＮモジュールに達する
までの間に、伝播遅延が生じたとしても、上記第２のク
ロック信号の周波数がその伝播遅延を吸収できるほど十
分小さければ、そのクロックを選択することで、テスト
条件によって変化する伝播遅延の変化がＣＡＮモジュー
ルに伝わることを防止できる。なお、上記した同期化手
段は、ＣＡＮモジュールの内部にあってもよいし、外部
に設けられてもよい。

【００４０】つぎの発明にかかるＣＡＮコントローラに
あっては、前記クロック切替手段は、前記制御信号がテ
ストモードを示す場合に、前記第２のクロック信号を選
択することを特徴とする。

【００４１】この発明によれば、クロック切替手段がテ
ストモードを示す制御信号を入力した場合に、通常の動
作において使用される第１のクロックよりも周波数の小
さい第２のクロックに基づいて、ＣＲＸ端子から入力さ
れたシリアル信号の同期化をおこなってＣＡＮモジュー
ルへ伝達されるため、伝播遅延がＣＡＮモジュールに伝
わることを防止できる。

【００４２】つぎの発明にかかるＣＡＮコントローラに
あっては、前記クロック切替手段は、入力端子に前記制
御信号を入力するインバータと、入力端子に前記第１の
クロック信号を入力するとともに、第１のクロック入力
端子に前記インバータの出力信号を入力し、第２のクロ
ック入力端子に前記制御信号を入力する第１のクロック
ド・インバータと、入力端子に前記第２のクロック信号
を入力するとともに、第１のクロック入力端子に前記制
御信号を入力し、第２のクロック入力端子に前記インバ
ータの出力信号を入力する第２のクロックド・インバー
タと、データ入力端子に前記シリアル信号を入力し、デ
ータ出力端子から出力される信号を前記ＣＡＮモジュー
ルに入力するＤフリップフロップと、を備えて構成さ
れ、前記第１および第２のクロックド・インバータの出
力端子が互いに接続され、当該出力端子から出力される
信号を前記Ｄフリップフロップのクロック入力端子に入
力することを特徴とする。

【００４３】この発明によれば、選択手段が、一つのイ
ンバータと二つのクロックド・インバータと一つのＤフ
リップフロップのみによって構成されているので、回路
構成を簡単にすることができる。

【００４４】つぎの発明にかかるＣＡＮコントローラに
あっては、ＣＡＮプロトコルに準拠した各種機能を発現
させる複数のＣＡＮモジュールと、前記複数のＣＡＮモ
ジュールのうちの少なくとも二つのＣＡＮモジュール間
において、各ＣＡＮモジュールからＣＡＮバスに出力さ
れるシリアル信号に基づいて、ＣＡＮバスから入力され
るシリアル信号に相当する信号を生成し、生成した信号
を制御信号の入力に応じて各ＣＡＮモジュールに入力す
る内部通信手段と、を備えたことを特徴とする。

【００４５】この発明によれば、複数のＣＡＮモジュー
ルのうちの少なくとも二つのＣＡＮモジュール間におい
て、ＣＡＮバスから入力されるシリアル信号に相当する
信号を、各ＣＡＮモジュールからＣＡＮバスに出力され
るシリアル信号に基づいて生成し、生成した信号を、Ｃ
ＡＮバスから入力されたシリアル信号として各ＣＡＮモ
ジュールに入力する内部通信手段を備えているので、Ｃ
ＡＮバスを介することなくＣＡＮコントローラ内部にお
いてＣＡＮモジュール間の通信をおこなうことができ
る。

【００４６】つぎの発明にかかるＣＡＮコントローラに
あっては、前記内部通信手段は、前記制御信号がテスト
モードを示す場合に、前記生成した信号を各ＣＡＮモジ
ュールに入力することを特徴とする。

【００４７】この発明によれば、内部通信手段がテスト
モードを示す制御信号を入力した場合に、ＣＡＮバスを
介することなくＣＡＮコントローラ内部においてＣＡＮ
モジュール間の通信をおこなうことができるので、ＣＡ
Ｎコントローラの動作テストをおこなう際に、通常の動
作ではＣＡＮバスから入力されるシリアル信号に代え
て、各ＣＡＮモジュールから出力される各シリアル信号
に基づいて生成した信号を各ＣＡＮモジュールに入力す
ることができる。

【００４８】つぎの発明にかかるＣＡＮコントローラに
あっては、前記内部通信手段は、各入力端子に前記複数
のＣＡＮモジュールからＣＡＮバスに出力されるシリア
ル信号をそれぞれ入力するＮＡＮＤゲートと、前記ＮＡ
ＮＤゲートの出力信号を入力するとともに該出力信号の
反転信号を出力するインバータと、入力端子に前記反転
信号を入力し、データ出力端子から出力される信号を前
記制御信号の入力に応じて各ＣＡＮモジュールに入力す
るスリーステートバッファと、を備えて構成されたこと
を特徴とする。

【００４９】この発明によれば、内部通信手段が、一つ
のＮＡＮＤゲートと、一つのインバータと、スリーステ
ートバッファのみによって構成されているので、回路構
成を簡単にすることができるとともに、ＣＡＮプロトコ
ルに基づくドミナント・レベル（dominant level）を論
理レベル“Ｌ"として設計されたＣＡＮコントローラに
対し、制御信号に応じてＣＡＮコントローラ内部におけ
るＣＡＮモジュール間の通信をおこなうことができる。

【００５０】つぎの発明にかかるＣＡＮコントローラに
あっては、前記内部通信手段は、前記ＮＡＮＤゲートに
代えてＮＯＲゲートを備えたことを特徴とする。

【００５１】この発明によれば、内部通信手段が、一つ
のＮＯＲゲートと一つのインバータと、スリーステート
バッファのみによって構成されているので、回路構成を
簡単にすることができるとともに、ＣＡＮプロトコルに
基づくドミナント・レベル（dominant level）を論理レ
ベル“Ｈ"として設計されたＣＡＮコントローラに対
し、制御信号に応じてＣＡＮコントローラ内部における
ＣＡＮモジュール間の通信をおこなうことができる。

【００５２】つぎの発明にかかるＣＡＮコントローラを
内蔵したワンチップ・コンピュータにあっては、請求項
１〜１３のいずれか一つに記載のＣＡＮコントローラを
内臓したことを特徴とする。

【００５３】この発明によれば、請求項１〜１３のいず
れか一つに記載のＣＡＮコントローラをオンチップ化す
ることで内臓したワンチップ・コンピュータにおいて
も、当該ＣＡＮコントローラによってもたらされる作用
を享受することができる。

【００５４】

【発明の実施の形態】以下に、この発明にかかるＣＡＮ
コントローラおよびＣＡＮコントローラを内蔵したワン
チップ・コンピュータの実施の形態を図面に基づいて詳
細に説明する。なお、この実施の形態によりこの発明が
限定されるものではない。

【００５５】実施の形態１．まず、実施の形態１にかか
るＣＡＮコントローラおよびＣＡＮコントローラを内蔵
したワンチップ・コンピュータについて説明する。図１
は、実施の形態１にかかるＣＡＮコントローラ内部のＣ
ＡＮモジュールの一部の概略構成を示すブロック図であ
る。

【００５６】特に図１は、ＣＡＮコントローラのＣＡＮ
モジュールにおいて、再同期機能を発現する再同期回路
１４と、再同期回路１４において必要となるＣＲＸ入力
のビットエッジを検出するエッジ検出回路１２と、から
なる部分を示し、他のＣＡＮプロトコルに準拠した各種
機能回路を省略している。

【００５７】この実施の形態１にかかるＣＡＮコントロ
ーラの特徴は、図１に示すように、エッジ検出回路１２
と再同期回路１４との間に、エッジ検出回路１２から出
力されるエッジ検出信号を再同期回路１４に入力するか
否かの制御を可能とする制御回路１３を設けたことにあ
る。

【００５８】ここでは、制御回路１３としてＡＮＤゲー
トを使用し、このＡＮＤゲートの一方の入力端子にエッ
ジ検出回路１２から出力されたエッジ検出信号を入力し
て、ＡＮＤゲートから出力される信号を再同期回路１４
に入力している。よって、このＡＮＤゲートの他方の入
力端子に入力する制御信号Ａの信号レベルにより、エッ
ジ検出回路１２から出力されたエッジ検出信号を再同期
回路１４にそのまま入力するか否かの制御をおこなうこ
とができる。

【００５９】具体的には、制御信号Ａに論理レベル
“Ｈ"の信号を入力した場合には、ＡＮＤゲートの出力
は、エッジ検出回路１２から出力されるエッジ検出信号
と同じ論理レベルの信号が出力されるため、従来の動作
と同様に、エッジ検出回路１２の出力と再同期回路１４
との入力が直接に接続された状態と等価となる。

【００６０】一方、制御信号Ａに論理レベル“Ｌ"の信
号を入力した場合には、ＡＮＤゲートの出力端子から
は、エッジ検出回路１２から出力されるエッジ検出信号
によらず、常に論理レベル“Ｌ"の信号が出力されるた
め、再同期回路１４はＣＲＸ入力においてビットエッジ
の発生を認識することができない。なお、この場合のエ
ッジ検出回路１２は、エッジ検出信号として１パルスを
出力するワンショット・マルチバイブレータであるとす
る。

【００６１】よって、このＣＡＮコントローラのテスト
をおこなう際に、制御回路１３であるＡＮＤゲートに制
御信号Ａとして論理レベル“Ｌ"の信号を入力すること
で、再同期機能を無効にすることが可能となる。すなわ
ち、再同期機能によってテスト条件毎にＣＲＸ入力の同
期状態の変動が生じることがなくなり、高速かつ安定に
テストをおこなうことができる。

【００６２】なお、以上に説明したＡＮＤゲートは、実
際には、ＣＭＯＳロジック回路としてＮＡＮＤゲートと
インバータとの直列接続により構成されることが多い。
また、図１に示す構成は、ＣＡＮコントローラのみなら
ず、ＣＡＮコントローラを内蔵したワンチップ・コンピ
ュータに対しても同様に適用でき、特に、ＣＡＮモジュ
ールとＣＲＸ端子１１との間に各種の信号処理回路が設
けられた高性能なチップ程、顕著な効果が得られる。

【００６３】以上に説明したとおり、実施の形態１にか
かるＣＡＮコントローラおよびＣＡＮコントローラを内
蔵したワンチップ・コンピュータによれば、ＣＡＮモジ
ュールの内部において、エッジ検出回路１２と再同期回
路１４との間に、エッジ検出回路１２から出力されるエ
ッジ検出信号を再同期回路１４に伝送するか否かの制御
をおこなう制御回路１３を設けているので、ＣＡＮモジ
ュールの動作テスト（再同期機能のテストを除く）をお
こなう際に、この制御回路１３に対し、再同期回路１４
へのエッジ検出信号の入力を遮断する旨の制御信号Ａを
入力することにより、再同期機能を無効にすることがで
き、安定かつ高速なテストを実行することが可能とな
る。

【００６４】実施の形態２．つぎに、実施の形態２にか
かるＣＡＮコントローラおよびＣＡＮコントローラを内
蔵したワンチップ・コンピュータについて説明する。図
２は、実施の形態２にかかるＣＡＮコントローラ内部の
一部の概略構成を示すブロック図である。

【００６５】特に図２は、ＣＡＮコントローラの内部構
成において、ＣＡＮモジュール２４と、ＣＲＸ端子とＣ
ＡＮモジュール２４との間に介在するノイズ除去回路２
２と、からなる部分を示し、他のＣＡＮコントローラの
搭載される回路を省略している。

【００６６】この実施の形態２にかかるＣＡＮコントロ
ーラの特徴は、図２に示すように、ノイズ除去回路２２
とＣＡＮモジュール２４との間に、ＣＡＮモジュールへ
入力する信号を、ノイズ除去回路２２から出力されたＣ
ＲＸ入力をＣＡＮモジュール２４に入力するか、ＣＲＸ
端子２１に入力されたＣＲＸ入力を直接ＣＡＮモジュー
ル２４に入力するかの選択をおこなうセレクタ回路２３
を設けたことにある。

【００６７】図２において、セレクタ回路２３は、一つ
のインバータＧ１１と二つのクロックド・インバータＧ
１２およびＧ１３とから構成される。インバータＧ１１
の入力端子は、このセレクタ回路２３における選択制御
を指示する制御信号Ｂを入力するとともに、クロックド
・インバータＧ１２の第２のクロック入力端子と、クロ
ックド・インバータＧ１３の第１のクロック入力端子
と、に接続されている。

【００６８】また、インバータＧ１１の出力端子は、ク
ロックド・インバータＧ１２の第１のクロック入力端子
と、クロックド・インバータＧ１３の第２のクロック入
力端子と、に接続されている。そして、クロックド・イ
ンバータＧ１２の入力端子には、ノイズ除去回路２２か
ら出力された信号が入力され、クロックド・インバータ
Ｇ１３の入力端子には、ＣＲＸ端子２１に入力されたＣ
ＲＸ入力を直接に入力する。一方、クロックド・インバ
ータＧ１２およびＧ１３の出力端子は、互いに接続され
て、これら出力端子から出力された信号をＣＡＮモジュ
ール２４に入力する。

【００６９】つぎに、このセレクタ回路２３の動作につ
いて説明する。まず、制御信号Ｂとして論理レベル
“Ｌ"の信号が入力されると、インバータＧ１１におい
て論理レベル“Ｈ"の信号が出力される。この状態にお
いて、クロックド・インバータＧ１２は通常のインバー
タとして機能し、クロックド・インバータＧ１３の出力
端子はハイインピーダンス状態となるため、クロックド
・インバータＧ１２に入力されたノイズ除去回路２２か
らの信号のみがＣＡＮモジュール２４に入力される。

【００７０】一方、制御信号Ｂとして論理レベル“Ｈ"
の信号が入力されると、インバータＧ１１において論理
レベル“Ｌ"の信号が出力される。この状態において、
クロックド・インバータＧ１２の出力端子はハイインピ
ーダンス状態となり、クロックド・インバータＧ１３は
通常のインバータとして機能するため、クロックド・イ
ンバータＧ１３に直接に入力されたＣＲＸ入力のみがＣ
ＡＮモジュール２４に入力される。

【００７１】ただし、上記のセレクタ回路２３において
は、ＣＲＸ入力の位相に反転した信号が出力されるた
め、その出力部においてさらにインバータを設け、この
インバータの出力をＣＡＮモジュール２４に入力するよ
うにしてもよい。

【００７２】なお、図２においては、ＣＲＸ端子２１と
セレクタ回路２３との間に介在する信号処理回路とし
て、比較的大きな伝搬遅延を生じさせるノイズ除去回路
２２のみを示したが、シュミット回路等の他の信号処理
回路または種々の回路が介在する場合においても、同様
の効果を得ることができる。

【００７３】さらに、図２に示す構成は、ＣＡＮコント
ローラのみならず、ＣＡＮコントローラを内蔵したワン
チップ・コンピュータに対しても同様に適用できること
は言うまでもない。

【００７４】以上に説明したとおり、実施の形態２にか
かるＣＡＮコントローラおよびＣＡＮコントローラを内
蔵したワンチップ・コンピュータによれば、ＣＲＸ端子
２１からＣＡＮモジュール２４に至るまでの信号経路に
おいて、ノイズ除去回路２２等の他の回路が設けられて
いる場合に、これら回路の最終出力、すなわちＣＡＮモ
ジュール２４に入力される信号と、ＣＲＸ端子２１に入
力されるＣＲＸ入力と、のいずれか一方の信号のみをＣ
ＡＮモジュール２４に入力するセレクタ回路２３を備え
ているので、ＣＡＮモジュールの動作テスト（再同期機
能のテストを除く）をおこなう際に、このセレクタ回路
２３に対し、テストモードを示す制御信号Ｂを入力する
ことによって、ＣＲＸ入力を直接にＣＡＮモジュール２
４に入力することができ、これにより上記した種々の回
路による内部遅延の発生が低減されて、安定かつ高速な
テストを実行することが可能となる。

【００７５】実施の形態３．つぎに、実施の形態３にか
かるＣＡＮコントローラおよびＣＡＮコントローラを内
蔵したワンチップ・コンピュータについて説明する。図
３は、実施の形態３にかかるＣＡＮコントローラ内部の
一部の概略構成を示すブロック図である。

【００７６】この実施の形態３にかかるＣＡＮコントロ
ーラの特徴は、図３に示すように、ＣＡＮモジュール３
０の内部において、ＣＲＸ端子３１とＣＡＮ制御部３３
との間に、通常動作時の同期クロックとして使用される
クロックＣＬＫ１と、テストモードに使用され、クロッ
クＣＬＫ１よりも十分周波数の小さいクロックＣＬＫ２
との選択をおこない、選択されたクロック速度に基づい
てＣＲＸ入力の同期をとり、その同期化された信号を上
記したＣＡＮモジュールへ入力するクロック切替回路３
２を設けたことにある。

【００７７】図３において、クロック切替回路３２は、
一つのＤフリップフロップＦ３１と、一つのインバータ
Ｇ３１と、二つのクロックド・インバータＧ３２および
Ｇ３３とから構成される。インバータＧ３１の入力端子
は、ＤフリップフロップＦ３１に入力されるクロックの
選択を指示する制御信号Ｃを入力するとともに、クロッ
クド・インバータＧ３２の第２のクロック入力端子と、
クロックド・インバータＧ３３の第１のクロック入力端
子と、に接続されている。

【００７８】また、インバータＧ３１の出力端子は、ク
ロックド・インバータＧ３２の第１のクロック入力端子
と、クロックド・インバータＧ３３の第２のクロック入
力端子と、に接続されている。そして、クロックド・イ
ンバータＧ３２の入力端子には、ＣＲＸ入力の通常の同
期クロックとして使用されるクロックＣＬＫ１が入力さ
れ、クロックド・インバータＧ３３の入力端子には、Ｃ
ＲＸ入力のテストモードにおける同期クロックとして使
用されるクロックＣＬＫ２が入力される。なお、このク
ロックＣＬＫ２は、クロックＣＬＫ１よりも小さい周波
数により発振しているものとする。

【００７９】一方、クロックド・インバータＧ３２およ
びＧ３３の出力端子は、互いに接続されて、これら出力
端子から出力された信号をクロックＣＬＫとしてＤフリ
ップフロップＦ３１に入力する。フリップフロップＦ３
１のデータ入力端子Ｄは、ＣＲＸ端子３１に接続されて
ＣＲＸ入力を入力し、上記したクロックＣＬＫに基づく
速度によってそのＣＲＸ入力をデータ出力端子Ｑから出
力する。そして、フリップフロップＦ３１のデータ出力
端子Ｑから出力された信号は、ＣＡＮモジュール３３に
入力される。

【００８０】つぎに、このクロック切替回路３２の動作
について説明する。まず、制御信号Ｃとして論理レベル
“Ｌ"の信号が入力されると、インバータＧ３１におい
て論理レベル“Ｈ"の信号が出力される。この状態にお
いて、クロックド・インバータＧ３２は通常のインバー
タとして機能し、クロックド・インバータＧ３３の出力
端子はハイインピーダンス状態となるため、クロックド
・インバータＧ３２に入力されたクロックＣＬＫ１が、
クロックＣＬＫとしてＤフリップフロップＦ３１に入力
される。

【００８１】一方、制御信号Ｃとして論理レベル“Ｈ"
の信号が入力されると、インバータＧ３１において論理
レベル“Ｌ"の信号が出力される。この状態において、
クロックド・インバータＧ３２の出力端子はハイインピ
ーダンス状態となり、クロックド・インバータＧ３３が
通常のインバータとして機能するため、クロックド・イ
ンバータＧ３３に入力されたクロックＣＬＫ２が、クロ
ックＣＬＫとしてＤフリップフロップＦ３１に入力され
る。

【００８２】なお、図３に示す構成は、ＣＡＮコントロ
ーラのみならず、ＣＡＮコントローラを内蔵したワンチ
ップ・コンピュータに対しても同様に適用できることは
言うまでもない。

【００８３】以上に説明したとおり、実施の形態３にか
かるＣＡＮコントローラおよびＣＡＮコントローラを内
蔵したワンチップ・コンピュータによれば、ＣＲＸ端子
３１に入力されるＣＲＸ入力をＤフリップフロップＦ３
１のデータ入力端子Ｄに入力するとともに、そのデータ
出力端子Ｑから出力される信号をあらためてＣＲＸ入力
としてＣＡＮ制御部３３に入力し、上記したＤフリップ
フロップＦ３１のクロックＣＬＫとして通常使用される
クロックＣＬＫ１とそのクロックＣＬＫ１よりも周波数
の小さい（速度の遅い）クロックＣＬＫ２との選択をお
こなうクロック切替回路３２を備えているので、ＣＡＮ
モジュールの動作テスト（再同期機能のテストを除く）
をおこなう際に、このクロック切替回路３２に対し、テ
ストモードを示す制御信号Ｃを入力することでＣＲＸ入
力の変化速度（伝搬速度）を遅くすることが可能にな
り、特にクロックＣＬＫ２として上記した種々の回路に
よる伝搬遅延を吸収できるほど十分遅いクロックにあら
かじめ設定しておくことで、ＣＡＮモジュール３０の内
部が高速に動作していたとしても安定にテストをおこな
うことができる。

【００８４】実施の形態４．つぎに、実施の形態４にか
かるＣＡＮコントローラおよびＣＡＮコントローラを内
蔵したワンチップ・コンピュータについて説明する。特
に、実施の形態４にかかるＣＡＮコントローラおよびＣ
ＡＮコントローラを内蔵したワンチップ・コンピュータ
は、複数のＣＡＮモジュールを備えているものとする。
図４は、実施の形態４にかかるＣＡＮコントローラ内部
の一部の概略構成を示すブロック図である。

【００８５】特に図４は、ＣＡＮコントローラの内部構
成において、チャネル１として識別されるＣＡＮモジュ
ール４６と、チャネル２として識別されるＣＡＮモジュ
ール４７と、ＣＡＮモジュール４６のＣＴＸ０端子４１
およびＣＲＸ０入力端子４２と、ＣＡＮモジュール４７
のＣＴＸ１端子４３およびＣＲＸ１入力端子４４と、の
部分を示し、従来のＣＡＮコントローラにおいて搭載さ
れる他の回路を省略している。

【００８６】ここで、ＣＴＸ０端子４１およびＣＴＸ１
端子４３とは、それぞれＣＡＮモジュール４６および４
７によって適宜処理の施された所望のメッセージをＣＡ
Ｎバス（図示していない）へと出力するための端子であ
る。また、ＣＲＸ０端子４２およびＣＲＸ１端子４４と
は、ＣＡＮバスを介して入力されるシリアル信号をそれ
ぞれＣＡＮモジュール４６および４７に入力するための
端子である。

【００８７】この実施の形態４にかかるＣＡＮコントロ
ーラの特徴は、図４に示すように、ＣＡＮモジュール４
６および４７と、ＣＴＸ０端子４１、ＣＲＸ０端子４
２、ＣＴＸ１端子４３およびＣＴＸ１端子４４との間
に、ＣＡＮモジュール４６とＣＡＮモジュール４７との
間のＣＡＮ通信を直接におこなうように接続する内部通
信回路４５を設けたことにある。

【００８８】図４において、内部通信回路４５は、ＮＡ
ＮＤゲートＧ４１と、インバータＧ４２と、バッファＧ
４３およびＧ４４とから構成される。ＮＡＮＤゲートＧ
４１の一方の入力端子は、ＣＴＸ０端子４１に接続さ
れ、他方の入力端子は、ＣＴＸ１端子４３に接続されて
いる。そして、ＮＡＮＤゲートＧ４１の出力端子は、イ
ンバータＧ４２の入力端子にされており、ＮＡＮＤゲー
トＧ４１とインバータＧ４２とによりＡＮＤゲートを構
成している。

【００８９】また、インバータＧ４２の出力端子は、バ
ッファＧ４３およびＧ４４の各入力端子に接続され、バ
ッファＧ４３は、インバータＧ４２から出力された信号
をＣＡＮモジュール４６にＣＲＸ０入力として入力し、
バッファＧ４４は、インバータＧ４２から出力された信
号をＣＡＮモジュール４７にＣＲＸ１入力として入力す
る。

【００９０】ここで、バッファＧ４３およびＧ４４は、
ともにスリーステートバッファであり、制御信号Ｄの入
力によって、インバータＧ４２から出力された信号を各
ＣＡＮモジュールに入力するか否かの制御が可能であ
る。

【００９１】つぎに、この内部通信回路４５の動作につ
いて説明する。まず、制御信号Ｄとして論理レベル
“Ｌ"の信号が入力されると、バッファＧ４３およびＧ
４４の出力端子はハイインピーダンス状態となり、イン
バータＧ４２の出力は、ＣＡＮモジュール４６および４
７には入力されない。すなわち、通常の動作のように、
ＣＡＮモジュール４６および４７がそれぞれ独立して機
能する。

【００９２】一方、制御信号Ｄとして論理レベル“Ｈ"
の信号が入力されると、バッファＧ４３およびＧ４４が
アクティブ状態となり、インバータＧ４２の出力がＣＡ
Ｎモジュール４６および４７に入力される。すなわち、
ＣＡＮモジュール４６から出力されたＣＴＸ０出力が示
す信号レベルとＣＡＮモジュール４７から出力されたＣ
ＴＸ１出力が示す信号レベルとのＡＮＤ演算の結果が、
直接にＣＲＸ０入力としてＣＡＮモジュール４６に入力
されるとともにＣＲＸ１入力としてＣＡＮモジュール４
７に入力される。

【００９３】このことは、動作テストにおいて論理レベ
ル“Ｈ"の信号を制御信号Ｄとして入力することによっ
て、ＣＡＮモジュール４６および４７に対するテスト
を、ＣＡＮバスを介することなく、ＣＡＮコントローラ
の内部において実行することができることを意味する。

【００９４】なお、図４に示す内部通信回路４５は、各
ＣＡＮモジュールが、ＣＡＮプロトコルに基づくドミナ
ント・レベル（dominant level）を論理レベル“Ｌ"と
して設計されている場合の回路構成であり、各ＣＡＮモ
ジュールが、ドミナント・レベルを論理レベル“Ｈ"と
して設計されている場合には、ＮＡＮＤゲートＧ４１に
代えて、ＮＯＲゲートを用いる必要がある。

【００９５】また、図４に示すような内部通信回路４５
は、三つ以上のＣＡＮモジュールを備えたＣＡＮコント
ローラやそのようなＣＡＮコントローラを内蔵したワン
チップ・コンピュータに対しても同様に適用することが
可能である。

【００９６】以上に説明したとおり、実施の形態４にか
かるＣＡＮコントローラおよびＣＡＮコントローラを内
蔵したワンチップ・コンピュータによれば、複数のＣＡ
Ｎモジュール（４６，４７）と各ＣＡＮモジュールのＣ
ＴＸ端子およびＣＲＸ端子（ＣＴＸ０端子およびＣＲＸ
０端子、ＣＴＸ１端子およびＣＲＸ１端子）との間に、
各ＣＡＮモジュールのＣＲＸ端子（ＣＲＸ０端子、ＣＲ
Ｘ１端子）に対して、各ＣＡＮモジュールのＣＴＸ端子
（ＣＴＸ０端子、ＣＴＸ１端子）に出力されるＣＴＸ出
力に基づいて生成した信号を直接に入力する内部通信回
路４５を備えているので、各ＣＡＮモジュールの動作テ
ストをおこなう際に、この内部通信回路４５に対し、テ
ストモードを示す制御信号Ｄを入力することで各ＣＡＮ
モジュールをＣＡＮコントローラ内部にて接続すること
ができ、複数のＣＡＮモジュールを同時に高速にテスト
することができる。

【００９７】なお、以上に説明した実施の形態１〜４に
おいて、制御信号Ａ〜Ｄは、ＣＡＮコントローラを備え
たチップパッケージにテストモード用入力端子を設け
て、このテストモード用入力端子から入力することがで
きる。また、あらかじめ備わっているいくつかのチップ
モード入力端子に入力される信号の組み合わせに基づい
て、デコーダから出力される信号の一つを制御信号Ａ〜
Ｄに割り当てることもできる。

【００９８】さらに、上記したワンチップ・コンピュー
タの形態においては、ＣＰＵ上で動作する制御プログラ
ムにおいてソフトウェア的に制御信号Ａ〜Ｄの信号レベ
ルを選択し、テストモードに移行することも可能であ
る。この場合、たとえば、制御信号Ａ〜Ｄ用のレジスタ
を設け、このレジスタに格納された値を制御信号Ａ〜Ｄ
として入力することで対応することができる。

【００９９】

【発明の効果】以上、説明したとおり、この発明によれ
ば、エッジ検出手段によって検出されたシリアル信号の
エッジ検出信号を、ＣＡＮプロトコルに準拠した再同期
機能を発現させる再同期手段に入力するか否かを制御す
ることができる制御手段を備えているので、その制御を
おこなう制御信号の入力に応じて再同期手段による再同
期機能を無効にすることができ、再同期機能によって生
じるシリアル信号の同期状態が変動されることがなくな
り、再同期機能以外のＣＡＮモジュールの各種機能の動
作確認を安定におこなうことができる。

【０１００】つぎの発明によれば、制御手段がテストモ
ードを示す制御信号を入力した場合に、エッジ検出手段
から出力されたエッジ検出信号が再同期手段に出力され
ないので、ＣＡＮコントローラの動作テストをおこなう
際に、再同期機能を無効にすることでき、これにより再
同期機能によって生じるシリアル信号の同期状態の変動
がなくなるため、ＣＡＮモジュールの動作テストを高速
にかつ安定におこなうことができる。

【０１０１】つぎの発明によれば、制御手段が一つのＮ
ＡＮＤゲートと一つのインバータのみによって構成され
ているので、回路構成を簡単にすることができ、ＣＡＮ
コントローラの小型化と低コスト化を図ることができ
る。

【０１０２】つぎの発明によれば、ＣＡＮモジュール
と、ＣＡＮバスを介して入力されるシリアル信号に対し
てノイズ除去等の種々の処理を施す信号処理回路との間
に、信号処理回路から出力された信号（第１の信号）
と、上記信号処理回路をバイパスしたシリアル信号（第
２の信号）とを入力し、第１の信号と第２の信号のいず
れか一方をＣＡＮモジュールに入力する選択手段を備え
ているので、その選択をおこなう制御信号の入力に応じ
てＣＡＮモジュールに入力されるシリアル信号を選択す
ることができ、第１の信号のように第２の信号が信号処
理回路を通過することによって生じた伝搬遅延の影響を
ＣＡＮモジュールに及ぼすことがなくなり、ＣＡＮモジ
ュールの再同期機能がこの伝搬遅延によって発現してし
まうことが抑えられ、ＣＡＮモジュールの各種機能の動
作確認を安定におこなうことができる。

【０１０３】つぎの発明によれば、選択手段がテストモ
ードを示す制御信号を入力した場合に、信号処理手段を
通過しないシリアル信号をＣＡＮバスから直接に入力す
ることができるので、ＣＡＮコントローラの動作テスト
をおこなう際に、信号処理手段によってもたらされるシ
リアル信号の伝搬遅延を低減することでき、これにより
再同期機能によって生じるシリアル信号の同期状態の変
動がなくなるため、ＣＡＮモジュールの動作テストを高
速にかつ安定におこなうことができる。

【０１０４】つぎの発明によれば、選択手段が、一つの
インバータと二つのクロックド・インバータのみによっ
て構成されているので、回路構成を簡単にすることがで
き、、ＣＡＮコントローラの小型化と低コスト化を図る
ことができる。

【０１０５】つぎの発明によれば、ＣＲＸ端子から入力
されるシリアル信号を同期化するクロックを、第１のク
ロック信号とその第１のクロック信号よりも周波数の小
さい第２のクロック信号のいずれか一方のクロック信号
を設定し、その同期化がおこなわれた信号をあらためて
ＣＡＮモジュールのシリアル入力とするクロック切替手
段を備えているので、特に第２のクロック信号として、
シリアル信号がクロック切替手段の前段までに配置され
た種々の回路を通過することで生じる伝搬遅延を吸収で
きる程度の遅いクロックに設定しておくことで、テスト
条件による伝播遅延の変動がＣＡＮモジュールに伝わる
ことを防止でき、ＣＡＮモジュールの各種機能の動作確
認を安定におこなうことができる。

【０１０６】つぎの発明によれば、クロック切替手段が
テストモードを示す制御信号を入力した場合に、通常の
動作において使用される第１のクロックよりも周波数の
小さい第２のクロックに基づいて、テスト条件によって
変動する伝播遅延がＣＡＮコントローラに伝わることを
防止でき、これによって異なるテスト条件でも再同期機
能によって生じるシリアル信号の同期状態の変動が抑え
られるため、ＣＡＮモジュールの動作テストを高速にか
つ安定におこなうことができる。

【０１０７】つぎの発明によれば、選択手段が、一つの
インバータと二つのクロックド・インバータと一つのＤ
フリップフロップのみによって構成されているので、回
路構成を簡単にすることができ、ＣＡＮコントローラの
小型化と低コスト化を図ることができる。

【０１０８】つぎの発明によれば、複数のＣＡＮモジュ
ールのうちの少なくとも二つのＣＡＮモジュール間にお
いて、ＣＡＮバスから入力されるシリアル信号に相当す
る信号を、各ＣＡＮモジュールからＣＡＮバスに出力さ
れるシリアル信号に基づいて生成し、生成した信号を、
ＣＡＮバスから入力されたシリアル信号として各ＣＡＮ
モジュールに入力する内部通信手段を備えているので、
ＣＡＮバスを介することなくＣＡＮコントローラ内部に
おいてＣＡＮモジュール間の通信をおこなうことがで
き、複数のＣＡＮモジュールの各種機能の動作確認を同
時にかつ高速におこなうことができる。

【０１０９】つぎの発明によれば、内部通信手段がテス
トモードを示す制御信号を入力した場合に、ＣＡＮバス
を介することなくＣＡＮコントローラ内部においてＣＡ
Ｎモジュール間の通信をおこなうことができるので、Ｃ
ＡＮコントローラの動作テストをおこなう際に、通常の
動作ではＣＡＮバスから入力されるシリアル信号に代え
て、各ＣＡＮモジュールから出力される各シリアル信号
に基づいて生成した信号を各ＣＡＮモジュールに入力す
ることができ、これにより複数のＣＡＮモジュールを同
時に高速にテストすることができる。

【０１１０】つぎの発明によれば、ＣＡＮプロトコルに
基づくドミナント・レベル（dominant level）を論理レ
ベル“Ｌ"として設計されたＣＡＮコントローラに対
し、制御信号に応じてＣＡＮコントローラ内部における
ＣＡＮモジュール間の通信をおこなうために、内部通信
手段が、一つのＮＡＮＤゲートと一つのインバータとス
リーステートバッファによって構成されているので、回
路構成を簡単にすることができ、ＣＡＮコントローラの
小型化と低コスト化を図ることができる。

【０１１１】つぎの発明によれば、ＣＡＮプロトコルに
基づくドミナント・レベル（dominant level）を論理レ
ベル“Ｈ"として設計されたＣＡＮコントローラに対
し、制御信号に応じてＣＡＮコントローラ内部における
ＣＡＮモジュール間の通信をおこなうために、内部通信
手段が、一つのＮＯＲゲートと一つのインバータとスリ
ーステートバッファによって構成されているので、回路
構成を簡単にすることができ、ＣＡＮコントローラの小
型化と低コスト化を図ることができる。

【０１１２】つぎの発明によれば、請求項１〜１３のい
ずれか一つに記載のＣＡＮコントローラをオンチップ化
することで内臓したワンチップ・コンピュータにおいて
も、当該ＣＡＮコントローラによってもたらされる効果
を享受することができる。

【図面の簡単な説明】

【図１】 実施の形態１にかかるＣＡＮコントローラ内
部のＣＡＮモジュールの一部の概略構成を示すブロック
図である。

【図２】 実施の形態２にかかるＣＡＮコントローラ内
部の一部の概略構成を示すブロック図である。

【図３】 実施の形態３にかかるＣＡＮコントローラ内
部の一部の概略構成を示すブロック図である。

【図４】 実施の形態４にかかるＣＡＮコントローラ内
部の一部の概略構成を示すブロック図である。

【図５】 従来のＣＡＮコントローラにおけるビットタ
イミングを説明する説明図である。

【符号の説明】

１２ エッジ検出回路、１３ 制御回路、１４ 再同期
回路、２２ ノイズ除去回路、２３ セレクタ回路、２
４，３０，４６，４７ ＣＡＮモジュール、３２ クロ
ック切替回路、３３ ＣＡＮ制御部、４５ 内部通信回
路、Ｆ３１ フリップフロップ、Ｇ１１，Ｇ３１，Ｇ４
２ インバータ、Ｇ１２，Ｇ１３，Ｇ３２，Ｇ３３ ク
ロックド・インバータ、Ｇ４１ ＡＮＤゲート、Ｇ４
３，Ｇ４４バッファ。

Claims (14)

【特許請求の範囲】
1. 【請求項１】 ＣＡＮ（Controller Area Network）シ
   リアル入力端子（以下、ＣＲＸ端子と称する）より入力
   されるシリアル信号のエッジを検出するエッジ検出手段
   と、 前記エッジ検出手段から出力されたエッジ検出信号を入
   力し、入力したエッジ検出信号を出力するか否かを制御
   信号の入力に応じて制御する制御手段と、 前記制御手段の出力に応じて、前記シリアル信号に対
   し、ＣＡＮプロトコルに準拠した再同期機能を発現させ
   る再同期手段と、 を備えたことを特徴とするＣＡＮコントローラ。
2. 【請求項２】 前記制御手段は、前記制御信号がテスト
   モードを示す場合に、前記入力したエッジ検出信号を出
   力しないことを特徴とする請求項１に記載のＣＡＮコン
   トローラ。
3. 【請求項３】 前記制御手段は、一方の入力端子に前記
   エッジ検出信号を入力するとともに他方の入力端子に前
   記制御信号を入力するＮＡＮＤゲートと、該ＮＡＮＤゲ
   ートの出力信号を入力するとともに該出力信号の反転信
   号を前記再同期手段に入力するインバータと、から構成
   されることを特徴とする請求項１または２に記載のＣＡ
   Ｎコントローラ。
4. 【請求項４】 ＣＡＮプロトコルに準拠した各種機能を
   発現させるＣＡＮモジュールと、 ＣＲＸ端子より入力されるシリアル信号に対して、当該
   シリアル信号が前記ＣＡＮモジュールに入力されるまで
   にノイズ除去等の種々の処理を施す信号処理手段と、 前記信号処理手段と前記ＣＡＮモジュールの間に設けら
   れ、前記信号処理手段から出力された信号（以下、第１
   の信号と称する）と、前記信号処理手段に入力されるシ
   リアル信号（以下、第２の信号と称する）と、を入力
   し、制御信号の入力に応じて前記第１の信号と前記第２
   の信号のいずれか一方を出力するとともに出力した信号
   を前記ＣＡＮモジュールに入力する選択手段と、 を備えたことを特徴とするＣＡＮコントローラ。
5. 【請求項５】 前記選択手段は、前記制御信号がテスト
   モードを示す場合に、前記第２の信号を前記ＣＡＮモジ
   ュールに入力することを特徴とする請求項４に記載のＣ
   ＡＮコントローラ。
6. 【請求項６】 前記選択手段は、 入力端子に前記制御信号を入力するインバータと、 入力端子に前記第１の信号を入力するとともに、第１の
   クロック入力端子に前記インバータの出力信号を入力
   し、第２のクロック入力端子に前記制御信号を入力する
   第１のクロックド・インバータと、 入力端子に前記第２の信号を入力するとともに、第１の
   クロック入力端子に前記制御信号を入力し、第２のクロ
   ック入力端子に前記インバータの出力信号を入力する第
   ２のクロックド・インバータと、 を備えて構成され、 前記第１および第２のクロックド・インバータの出力端
   子が互いに接続され、当該出力端子から出力される信号
   を前記ＣＡＮモジュールに入力することを特徴とする請
   求項４または５に記載のＣＡＮコントローラ。
7. 【請求項７】 ＣＡＮプロトコルに準拠した各種機能を
   発現させるＣＡＮモジュールと、 ＣＲＸ端子から入力されたシリアル信号をクロックに同
   期させる同期化手段と、 前記同期化手段において前記ＣＲＸ端子から入力された
   シリアル信号を入力するとともに、第１のクロック信号
   と、当該第１のクロック信号よりも周波数の小さい第２
   のクロック信号と、を入力し、制御信号の入力に応じて
   前記第１のクロック信号と前記第２のクロック信号のい
   ずれか一方を選択することで、同期化するクロックを切
   り替えるクロック切替手段と、 を備えたことを特徴とするＣＡＮコントローラ。
8. 【請求項８】 前記クロック切替手段は、前記制御信号
   がテストモードを示す場合に、前記第２のクロック信号
   を選択することを特徴とする請求項７に記載のＣＡＮコ
   ントローラ。
9. 【請求項９】 前記クロック切替手段は、 入力端子に前記制御信号を入力するインバータと、 入力端子に前記第１のクロック信号を入力するととも
   に、第１のクロック入力端子に前記インバータの出力信
   号を入力し、第２のクロック入力端子に前記制御信号を
   入力する第１のクロックド・インバータと、 入力端子に前記第２のクロック信号を入力するととも
   に、第１のクロック入力端子に前記制御信号を入力し、
   第２のクロック入力端子に前記インバータの出力信号を
   入力する第２のクロックド・インバータと、 データ入力端子に前記シリアル信号を入力し、データ出
   力端子から出力される信号を前記ＣＡＮモジュールに入
   力するＤフリップフロップと、 を備えて構成され、 前記第１および第２のクロックド・インバータの出力端
   子が互いに接続され、当該出力端子から出力される信号
   を前記Ｄフリップフロップのクロック入力端子に入力す
   ることを特徴とする請求項７または８に記載のＣＡＮコ
   ントローラ。
10. 【請求項１０】 ＣＡＮプロトコルに準拠した各種機能
    を発現させる複数のＣＡＮモジュールと、 前記複数のＣＡＮモジュールのうちの少なくとも二つの
    ＣＡＮモジュール間において、各ＣＡＮモジュールから
    ＣＡＮバスに出力されるシリアル信号に基づいて、ＣＡ
    Ｎバスから入力されるシリアル信号に相当する信号を生
    成し、生成した信号を制御信号の入力に応じて各ＣＡＮ
    モジュールに入力する内部通信手段と、 を備えたことを特徴とするＣＡＮコントローラ。
11. 【請求項１１】 前記内部通信手段は、前記制御信号が
    テストモードを示す場合に、前記生成した信号を各ＣＡ
    Ｎモジュールに入力することを特徴とする請求項１０に
    記載のＣＡＮコントローラ。
12. 【請求項１２】 前記内部通信手段は、 各入力端子に前記複数のＣＡＮモジュールからＣＡＮバ
    スに出力されるシリアル信号をそれぞれ入力するＮＡＮ
    Ｄゲートと、 前記ＮＡＮＤゲートの出力信号を入力するとともに該出
    力信号の反転信号を出力するインバータと、 入力端子に前記インバータから出力された反転信号を入
    力し、データ出力端子から出力される信号を前記制御信
    号の入力に応じて各ＣＡＮモジュールに入力するスリー
    ステートバッファと、 を備えて構成されたことを特徴とする請求項１０または
    １１に記載のＣＡＮコントローラ。
13. 【請求項１３】 前記内部通信手段は、前記ＮＡＮＤゲ
    ートに代えてＮＯＲゲートを備えたことを特徴とする請
    求項１２に記載のＣＡＮコントローラ。
14. 【請求項１４】 請求項１〜１３のいずれか一つに記載
    のＣＡＮコントローラを内臓したことを特徴とするワン
    チップ・コンピュータ。