JP2001141562A

JP2001141562A - 光検出装置

Info

Publication number: JP2001141562A
Application number: JP32427099A
Authority: JP
Inventors: Seiichiro Mizuno; 誠一郎水野; Hiroo Yamamoto; 洋夫山本
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 1999-11-15
Filing date: 1999-11-15
Publication date: 2001-05-25
Anticipated expiration: 2019-11-15
Also published as: JP4550957B2

Abstract

(57)【要約】【課題】光検出のダイナミックレンジが大きく、光検
出精度が優れ、回路規模が小さい光検出装置を提供す
る。【解決手段】積分回路１０で、フォトダイオードＰＤ
より出力された電流信号に応じた電荷が蓄積され、この
電荷量に応じた積分信号が出力される。ＣＤＳ回路２０
で、積分信号値の変化量に応じた値のＣＤＳ信号が出力
される。比較回路３０で、ＣＤＳ信号値と基準電圧値と
が大小比較され、ＣＤＳ信号値が基準電圧値以上であれ
ば、その旨を示す飽和信号が出力される。論理和回路６
１により、ＣＤＳ信号値が基準電圧値以上であるとき
に、積分回路１０に蓄積されている電荷がリセットされ
る。計数回路４０により、ＣＤＳ信号値が基準電圧値以
上となった事象が計数されて、その計数値が第１のデジ
タル信号として出力される。基準電圧値をＡ／Ｄ変換レ
ンジとするＡ／Ｄ変換回路５０によりＣＤＳ信号がＡ／
Ｄ変換されて、そのＡ／Ｄ変換結果が第２のデジタル信
号として出力される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、受光した光の光量
に応じた信号をデジタル信号として出力する光検出装置
に関するものである。

【０００２】

【従来の技術】光検出装置は、受光した光の光量に応じ
た電流信号を出力する受光素子と、この受光素子から出
力された電流信号に応じて電荷を蓄積して該電荷の量に
応じた積分信号を出力する積分回路と、を備えている。
この光検出装置を用いれば、積分回路から出力される積
分信号に基づいて、受光素子が受光した光の光量を求め
ることができる。また、光検出装置は、積分回路から出
力される積分信号（アナログ信号）をＡ／Ｄ変換回路に
よりＡ／Ｄ変換して、デジタル信号を出力する場合があ
る。このような光検出装置は、光検出のダイナミックレ
ンジ（デジタル信号のビット数）を大きくすることが課
題の１つとされている。

【０００３】例えば、特開平５−２１５６０７号公報に
開示された光検出装置は、Δ変調方式を採用してダイナ
ミックレンジの向上を図っている。この光検出装置は、
積分回路の後段に設けられた比較回路により積分信号の
値と基準電圧値とを大小比較して、前者が後者より大き
いと判断されたときには、受光素子から積分回路に入力
する電荷をダンプするとともに、この事象を計数する。
そして、この計数値（デジタル信号）に基づいて、受光
素子が受光した光の光量を求めるものである。

【０００４】また、特開平９−２９８６９０号公報に開
示された光検出装置は、ΣΔ変調方式を採用してダイナ
ミックレンジの向上を図っている。この光検出装置は、
積分回路の後段に設けられた比較回路により積分信号の
値と基準電圧値とを大小比較して、両者が等しくなるよ
うに、受光素子から出力される電流信号に基づいて積分
回路に蓄積される電荷に対して一定量の電荷を加算また
は減算するとともに、この一定量の電荷を加算する事象
を計数する。そして、この計数値（デジタル信号）に基
づいて、受光素子が受光した光の光量を求めるものであ
る。

【０００５】

【発明が解決しようとする課題】しかしながら、上記の
何れの従来技術も以下のような問題点を有している。す
なわち、積分回路に蓄積される電荷をダンプする為に用
いられるスイッチング回路の動作時にスイッチングノイ
ズが生じ易いことから、光検出精度が悪く、微弱光の光
量を検出するのには適していない。積分回路に蓄積され
る電荷をダンプする為に必要な回路の規模が大きく、し
たがって、コストが高く、また、消費電力が大きい。

【０００６】本発明は、上記問題点を解消する為になさ
れたものであり、光検出のダイナミックレンジが大き
く、光検出精度が優れ、回路規模が小さい光検出装置を
提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明に係る第１の光検
出装置は、(1) 受光した光の光量に応じた電流信号を出
力する受光素子と、(2) 受光素子から出力された電流信
号に応じて電荷を蓄積して、その蓄積された電荷の量に
応じた積分信号を出力する積分回路と、(3) 積分信号の
値と基準電圧値とを大小比較して、積分信号の値が基準
電圧値以上であれば、その旨を示す飽和信号を出力する
比較回路と、(4) 飽和信号に基づいて、積分信号の値が
基準電圧値以上であるときに、積分回路に蓄積されてい
る電荷をリセットするリセット手段と、(5) 飽和信号に
基づいて、積分信号の値が基準電圧値以上となった事象
を計数して、その計数値を第１のデジタル信号として出
力する計数回路と、(6) 基準電圧値をＡ／Ｄ変換レンジ
として積分信号をＡ／Ｄ変換して、そのＡ／Ｄ変換の結
果を第２のデジタル信号として出力するＡ／Ｄ変換回路
と、を備えることを特徴とする。

【０００８】この光検出装置によれば、受光した光の光
量に応じて受光素子より出力された電流信号は積分回路
に入力し、この積分回路では、その電流信号に応じた電
荷が蓄積され、その蓄積された電荷の量に応じた積分信
号が出力される。比較回路では、積分回路から出力され
た積分信号の値と基準電圧値とが大小比較され、積分信
号の値が基準電圧値以上であれば、その旨を示す飽和信
号が出力される。そして、リセット手段により、比較回
路から出力される飽和信号に基づいて、積分信号の値が
基準電圧値以上であるときに、積分回路に蓄積されてい
る電荷がリセットされる。計数回路により、この飽和信
号に基づいて、積分信号の値が基準電圧値以上となった
事象が計数されて、その計数値が第１のデジタル信号と
して出力される。また、積分回路から出力された積分信
号は、基準電圧値をＡ／Ｄ変換レンジとするＡ／Ｄ変換
回路によりＡ／Ｄ変換されて、そのＡ／Ｄ変換の結果が
第２のデジタル信号として出力される。第１および第２
のデジタル信号が、この光検出装置の出力信号となる。

【０００９】また、本発明に係る第１の光検出装置は、
(1) 受光素子、積分回路、比較回路、リセット手段およ
び計数回路を複数組備え、この複数組に対してＡ／Ｄ変
換回路を１つ備え、(2) 複数組それぞれに設けられ、各
積分回路から出力される積分信号を保持してＡ／Ｄ変換
回路へ順次に出力するホールド回路を更に備える、こと
を特徴とする。この場合には、各組それぞれの受光素子
が受光した光の光量に応じた第１および第２のデジタル
信号が順次に出力されるので、１次元または２次元の光
像を撮像することができる。

【００１０】本発明に係る第２の光検出装置は、(1) 受
光した光の光量に応じた電流信号を出力する受光素子
と、(2) 受光素子から出力された電流信号に応じて電荷
を蓄積して、その蓄積された電荷の量に応じた積分信号
を出力する積分回路と、(3) 積分信号の値の変化量に応
じた値のＣＤＳ信号を出力するＣＤＳ回路と、(4) ＣＤ
Ｓ信号の値と基準電圧値とを大小比較して、ＣＤＳ信号
の値が基準電圧値以上であれば、その旨を示す飽和信号
を出力する比較回路と、(5) 飽和信号に基づいて、ＣＤ
Ｓ信号の値が基準電圧値以上であるときに、積分回路に
蓄積されている電荷をリセットするリセット手段と、
(6) 飽和信号に基づいて、ＣＤＳ信号の値が基準電圧値
以上となった事象を計数して、その計数値を第１のデジ
タル信号として出力する計数回路と、(7) 基準電圧値を
Ａ／Ｄ変換レンジとしてＣＤＳ信号をＡ／Ｄ変換して、
そのＡ／Ｄ変換の結果を第２のデジタル信号として出力
するＡ／Ｄ変換回路と、を備えることを特徴とする。

【００１１】この光検出装置によれば、受光した光の光
量に応じて受光素子より出力された電流信号は積分回路
に入力し、この積分回路では、その電流信号に応じた電
荷が蓄積され、その蓄積された電荷の量に応じた積分信
号が出力される。ＣＤＳ（相関二重サンプリング、Corr
elated Double Sampling）回路では、積分信号の値の変
化量に応じた値のＣＤＳ信号が出力される。比較回路で
は、ＣＤＳ回路から出力されたＣＤＳ信号の値と基準電
圧値とが大小比較され、ＣＤＳ信号の値が基準電圧値以
上であれば、その旨を示す飽和信号が出力される。そし
て、リセット手段により、比較回路から出力される飽和
信号に基づいて、ＣＤＳ信号の値が基準電圧値以上であ
るときに、積分回路に蓄積されている電荷がリセットさ
れる。計数回路により、この飽和信号に基づいて、ＣＤ
Ｓ信号の値が基準電圧値以上となった事象が計数され
て、その計数値が第１のデジタル信号として出力され
る。また、ＣＤＳ回路から出力されたＣＤＳ信号は、基
準電圧値をＡ／Ｄ変換レンジとするＡ／Ｄ変換回路によ
りＡ／Ｄ変換されて、そのＡ／Ｄ変換の結果が第２のデ
ジタル信号として出力される。第１および第２のデジタ
ル信号が、この光検出装置の出力信号となる。

【００１２】また、本発明に係る第２の光検出装置は、
(1) 受光素子、積分回路、ＣＤＳ回路、比較回路、リセ
ット手段および計数回路を複数組備え、この複数組に対
してＡ／Ｄ変換回路を１つ備え、(2) 複数組それぞれに
設けられ、各ＣＤＳ回路から出力されるＣＤＳ信号を保
持してＡ／Ｄ変換回路へ順次に出力するホールド回路を
更に備える、ことを特徴とする。この場合には、各組そ
れぞれの受光素子が受光した光の光量に応じた第１およ
び第２のデジタル信号が順次に出力されるので、１次元
または２次元の光像を撮像することができる。

【００１３】本発明に係る第１または第２の光検出装置
では、リセット手段は、積分回路に蓄積されている電荷
を相殺するだけの電荷を注入することで、積分回路に蓄
積されている電荷をリセットする、ことを特徴とする。
この場合には、積分回路のリセット動作の後に直ちに積
分動作が再開されるので、光検出時間を短くすることが
でき、或いは、高感度の光検出結果を得ることができ
る。

【００１４】なお、第１の光検出装置において、積分回
路がリセット状態であるときに積分信号が所定のリセッ
トレベルであれば、比較回路における基準電圧値は、そ
のリセットレベルとＡ／Ｄ変換回路のＡ／Ｄ変換レンジ
との和とする。また、受光素子と積分回路との接続の態
様によっては、受光素子が光を受光すると積分信号の値
が小さくなっていく場合があるが、この場合には、積分
信号の減少幅と基準電圧値とが比較回路により大小比較
される。

【００１５】同様に、第２の光検出装置において、ＣＤ
Ｓ回路がリセット状態であるときにＣＤＳ信号が所定の
リセットレベルであれば、比較回路における基準電圧値
は、そのリセットレベルとＡ／Ｄ変換回路のＡ／Ｄ変換
レンジとの和とする。また、受光素子と積分回路との接
続の態様によっては、受光素子が光を受光するとＣＤＳ
信号の値が小さくなっていく場合があるが、この場合に
は、ＣＤＳ信号の減少幅と基準電圧値とが比較回路によ
り大小比較される。

【００１６】

【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態を詳細に説明する。なお、図面の説明にお
いて同一の要素には同一の符号を付し、重複する説明を
省略する。

【００１７】（第１の実施形態）先ず、本発明に係る光
検出装置の第１の実施形態について説明する。図１は、
第１の実施形態に係る光検出装置１の回路図である。第
１の実施形態に係る光検出装置１は、フォトダイオード
（受光素子）ＰＤ、積分回路１０、ＣＤＳ回路２０、比
較回路３０、計数回路４０、Ａ／Ｄ変換回路５０および
論理和回路（リセット手段）６１を備えている。

【００１８】フォトダイオードＰＤは、カソード端子が
電源電位Ｖddとされ、アノード端子が積分回路１０の入
力端子に接続されている。フォトダイオードＰＤは、受
光した光の光量に応じた電流信号をアノード端子から積
分回路１０の入力端子へ出力する。

【００１９】積分回路１０は、入力端子と出力端子との
間に互いに並列にアンプＡ₁、容量素子Ｃ₁およびスイッ
チ素子ＳＷ₁が接続されている。アンプＡ₁は、その反転
入力端子がフォトダイオードＰＤのアノード端子と接続
され、非反転入力端子が基準電圧値Ｖinp1とされてい
る。容量素子Ｃ₁およびスイッチ素子ＳＷ₁は、アンプＡ
₁の反転入力端子と出力端子との間に設けられている。
積分回路１０は、スイッチ素子ＳＷ₁が閉じているとき
には、容量素子Ｃ₁を放電して初期化する。一方、積分
回路１０は、スイッチ素子ＳＷ₁が開いているときに
は、フォトダイオードＰＤから入力端子に入力した電荷
を容量素子Ｃ₁に蓄積して、その蓄積された電荷に応じ
た電圧信号（これを積分信号と呼ぶ。）を出力端子から
出力する。この積分信号は、フォトダイオードＰＤが受
光した光の光量に応じたものであり、アンプＡ₁の非反
転入力端子に入力する基準電圧値Ｖinp1をリセットレベ
ルとして示される。スイッチ素子ＳＷ₁は、論理和回路
６１から出力される信号に基づいて開閉する。

【００２０】ＣＤＳ回路２０は、入力端子と出力端子と
の間に順に容量素子Ｃ₂₁およびアンプＡ₂を有してい
る。また、アンプＡ₂の入出力間にスイッチ素子ＳＷ₂お
よび容量素子Ｃ₂₂が互いに並列的に接続されている。ア
ンプＡ₂は、その反転入力端子が容量素子Ｃ₂₁と接続さ
れ、非反転入力端子が基準電圧値Ｖinp2とされている。
容量素子Ｃ₂₂およびスイッチ素子ＳＷ₂は、アンプＡ₂の
反転入力端子と出力端子との間に設けられている。ＣＤ
Ｓ回路２０は、スイッチ素子ＳＷ₂が閉じているときに
は、容量素子Ｃ₂₂を放電して初期化する。一方、ＣＤＳ
回路２０は、スイッチ素子ＳＷ₂が開いているときに
は、入力端子から容量素子Ｃ₂₁を経て入力した電荷を容
量素子Ｃ₂₂に蓄積して、その蓄積された電荷に応じた電
圧信号（これをＣＤＳ信号と呼ぶ。）を出力端子から出
力する。このＣＤＳ信号は、積分回路１０から出力され
る積分信号の変化量に応じたものであり、アンプＡ₂の
非反転入力端子に入力する基準電圧値Ｖinp2をリセット
レベルとして示される。スイッチ素子ＳＷ₂はＶclamp制
御信号に基づいて開閉する。

【００２１】比較回路３０は、ＣＤＳ回路２０から出力
されるＣＤＳ信号を反転入力端子に入力し、基準電圧値
（Ｖinp2＋Ｖmax）を非反転入力端子に入力して、両者
の値を大小比較し、ＣＤＳ信号の値が基準電圧値（Ｖin
p2＋Ｖmax）以上であれば、その旨を示す論理値Ｈの飽
和信号を出力する。ＣＤＳ信号の値が基準電圧値（Ｖin
p2＋Ｖmax）未満であれば、飽和信号は論理値Ｌであ
る。なお、比較回路３０の非反転入力端子に入力する基
準電圧値（Ｖinp2＋Ｖmax）は、ＣＤＳ回路２０のアン
プＡ₂の非反転入力端子に入力する基準電圧値Ｖinp2
（すなわち、ＣＤＳ信号のリセットレベル）と、Ａ／Ｄ
変換回路５０のＡ／Ｄ変換レンジを規定する基準電圧値
Ｖmaxとの和である。

【００２２】計数回路４０は、比較回路３０から出力さ
れる飽和信号を入力し、この飽和信号が論理値Ｌから論
理値Ｈへ変化する事象を計数し、その計数値を第１のデ
ジタル信号として出力する。Ａ／Ｄ変換回路５０は、基
準電圧値ＶmaxをＡ／Ｄ変換レンジとし、ＣＤＳ回路２
０から出力されるＣＤＳ信号を入力して、このＣＤＳ信
号をＡ／Ｄ変換し、そのＡ／Ｄ変換の結果を第２のデジ
タル信号として出力する。ここで、計数回路４０から出
力される第１のデジタル信号がＭビットであるとし、Ａ
／Ｄ変換回路５０から出力される第２のデジタル信号が
Ｎビットであるとすると、計数回路４０およびＡ／Ｄ変
換回路５０からは、上位Ｍビットの第１のデジタル信号
（Ｄ_M+N-1〜Ｄ_N）と、下位Ｎビットの第２のデジタル信
号（Ｄ_N- ₁〜Ｄ₀）とからなる、（Ｍ＋Ｎ）ビットのデジ
タル信号（Ｄ_M+N-1〜Ｄ₀）が、光検出装置１の出力信号
として出力される。

【００２３】論理和回路６１は、比較回路３０から出力
される飽和信号とＶreset制御信号とを入力して、両者
の論理和を示す論理信号を出力し、この論理信号により
積分回路１０のスイッチ素子ＳＷ₁の開閉を制御する。
なお、Ｖreset制御信号、Ｖclamp制御信号、計数回路４
０の計数動作をリセットするための制御信号、および、
Ａ／Ｄ変換回路５０のＡ／Ｄ変換動作を指示するための
制御信号は、この光検出回路１の動作を制御するタイミ
ング制御回路（図示せず）から所定のタイミングで出力
される。

【００２４】次に、第１の実施形態に係る光検出装置１
の動作について説明する。図２は、第１の実施形態に係
る光検出装置１の動作を説明するタイミングチャートで
ある。また、図３は、特に時刻ｔ２付近における動作を
説明するために時間軸を拡大したタイミングチャートで
ある。なお、以下では、第１のデジタル信号のビット数
Ｍを４とし、第２のデジタル信号のビット数Ｎも４とし
て説明する。

【００２５】初めに、時刻ｔ０に、積分回路１０のスイ
ッチ素子ＳＷ₁が閉じて、容量素子Ｃ₁の電荷が放電さ
れ、積分回路１０から出力される積分信号の値はリセッ
トレベルＶinp1とされる。また、この時刻ｔ０に、ＣＤ
Ｓ回路２０のスイッチ素子ＳＷ₂が閉じて、容量素子Ｃ
₂₂の電荷が放電され、ＣＤＳ回路２０から出力される積
分信号の値はリセットレベルＶinp2とされる。また、こ
の時刻ｔ０に、計数回路４０の計数動作がリセットさ
れ、第１のデジタル信号は値００００₂となる。

【００２６】時刻ｔ１に、積分回路１０のスイッチ素子
ＳＷ₁が開き、ＣＤＳ回路２０のスイッチ素子ＳＷ₂も開
く。この時刻ｔ１以降、積分回路１０では、フォトダイ
オードＰＤから出力された電荷が容量素子Ｃ₁に蓄積さ
れ、この容量素子Ｃ₁に蓄積されている電荷に応じた積
分信号が出力される。また、ＣＤＳ回路２０では、積分
回路２０から出力された積分信号の変化量に応じた電荷
が容量素子Ｃ₂₂に蓄積され、この容量素子Ｃ₂₂に蓄積さ
れている電荷に応じたＣＤＳ信号が出力される。すなわ
ち、時刻ｔ１以降、積分信号の値は、時刻ｔ１当初のリ
セットレベルＶinp1から次第に小さくなっていき、ＣＤ
Ｓ信号の値は、時刻ｔ１当初のリセットレベルＶinp2か
ら次第に大きくなっていく。

【００２７】やがて時刻ｔ２に、ＣＤＳ信号の値が比較
回路３０における基準電圧値（Ｖinp2＋Ｖmax）以上に
なると、比較回路３０から出力される飽和信号は、これ
までの論理値Ｌから論理値Ｈへ変化する。また、この飽
和信号が論理値Ｌから論理値Ｈへ変化した事象に基づい
て、計数回路４０から出力される第１のデジタル信号は
１増されて値０００１₂となる。

【００２８】また、図３に示すように、時刻ｔ２に飽和
信号が論理値Ｈになると、論理和回路６１から出力され
る論理信号も論理値Ｈとなり、積分回路１０のスイッチ
素子ＳＷ₁が閉じて、容量素子Ｃ₁の電荷が放電され、積
分回路１０から出力される積分信号の値がリセットレベ
ルＶinp1となり、ＣＤＳ回路２０から出力されるＣＤＳ
信号の値がリセットレベルＶinp2となる。そして、時刻
ｔ２’に、比較回路３０から出力される飽和信号が論理
値Ｌとなり、論理和回路６１から出力される論理信号も
論理値Ｌとなる。すると、再び、積分回路１０のスイッ
チ素子ＳＷ₁が開いて、フォトダイオードＰＤから出力
された電荷が容量素子Ｃ₁に新たに蓄積され、この容量
素子Ｃ₁に蓄積されている電荷に応じた積分信号が出力
される。

【００２９】時刻ｔ３，ｔ４およびｔ５それぞれでも、
上記の時刻ｔ２での動作と同様の動作が起こる。すなわ
ち、これらの各時刻において、計数回路４０から出力さ
れる第１のデジタル信号は１増するとともに、積分回路
１０のスイッチ素子ＳＷ₁が一旦閉じて開いた後に、積
分回路１０から出力される積分信号の値はリセットレベ
ルＶinp1から次第に小さくなっていき、ＣＤＳ回路２０
から出力されるＣＤＳ信号の値はリセットレベルＶinp2
から次第に大きくなっていく。そして、ＣＤＳ信号の値
が比較回路３０における基準電圧値（Ｖinp2＋Ｖmax）
以上になると、同様の動作を改めて繰り返す。

【００３０】図２に示すタイミングチャートでは、時刻
ｔ５を経過した時点で計数回路４０から出力される第１
のデジタル信号は０１００₂となっている。そして、時
刻ｔ６で所定の積分期間が終了するとすれば、この時刻
ｔ６における第１のデジタル信号（Ｄ₇,Ｄ₆,Ｄ₅,
Ｄ₄）、および、この時刻ｔ６においてＣＤＳ回路２０
から出力されているＣＤＳ信号がＡ／Ｄ変換回路５０に
よりＡ／Ｄ変換された結果である第２のデジタル信号
（Ｄ₃,Ｄ₂,Ｄ₁,Ｄ₀）が、この光検出装置１の出力信号
として出力される。この光検出装置１から出力される出
力信号は、第１のデジタル信号（Ｄ₇,Ｄ₆,Ｄ₅,Ｄ₄）を
上位４ビットとし、第２のデジタル信号（Ｄ₃,Ｄ₂,Ｄ₁,
Ｄ₀）を下位４ビットとして、計８ビットのデジタル信
号（Ｄ₇,Ｄ₆,Ｄ₅,Ｄ ₄,Ｄ₃,Ｄ₂,Ｄ₁,Ｄ₀）である。

【００３１】以上のように本実施形態に係る光検出装置
１では、積分期間（時刻ｔ１〜時刻ｔ６）に亘ってフォ
トダイオードＰＤが受光した光の光量に応じた値のデジ
タル信号として、その上位Ｍビット分が計数回路４０か
ら第１のデジタル信号として出力され、下位Ｎビット分
がＡ／Ｄ変換回路５０から第２のデジタル信号として出
力される。したがって、Ａ／Ｄ変換回路５０のみを設け
る場合と比較して、Ａ／Ｄ変換回路５０に加えて比較回
路３０や計数回路４０を設けた本実施形態では、光検出
のダイナミックレンジ（デジタル信号のビット数）を大
きくすることができる。

【００３２】また、本実施形態に係る光検出装置１で
は、積分回路１０に蓄積される電荷をダンプすることが
無いので、スイッチングノイズの問題が生じることな
く、光検出精度が優れ、微弱光の光量を検出するのにも
好適である。また、比較回路３０、計数回路４０および
論理和回路６１の回路規模が小さく、したがって、コス
トが安く、また、消費電力が小さい。さらに、本実施形
態に係る光検出装置１は、ＣＤＳ回路２０を備えている
ことにより、積分回路１０から出力される積分信号に含
まれるオフセット変動の影響を除去することができる。

【００３３】（第２の実施形態）次に、本発明に係る光
検出装置の第２の実施形態について説明する。図４は、
第２の実施形態に係る光検出装置２の回路図である。第
２の実施形態に係る光検出装置２は、第１の実施形態に
係る光検出装置１（図１）と比較すると、論理和回路６
１に替えてリセット回路（リセット手段）６２を備えて
いる点で異なる。

【００３４】リセット回路６２は、スイッチ素子ＳＷ₆₁
〜ＳＷ₆₄、容量素子Ｃ₆および論理反転素子ＩＮＶを備
える。スイッチ素子ＳＷ₆₁、容量素子Ｃ₆およびスイッ
チ素子ＳＷ₆₂は、この順に直列的に接続されており、ス
イッチ素子ＳＷ₆₁の他端は積分回路１０の入力端子に接
続され、スイッチ素子ＳＷ₆₂の他端は基準電圧値Ｖmax
とされている。スイッチ素子ＳＷ₆₁と容量素子Ｃ₆との
間の接続点はスイッチ素子ＳＷ₆₃を介して接地されてお
り、容量素子Ｃ₆とスイッチ素子ＳＷ₆₂との間の接続点
はスイッチ素子ＳＷ₆₄を介して接地されている。スイッ
チ素子ＳＷ₆₁およびＳＷ₆₄それぞれは、比較回路３０か
ら出力される飽和信号に基づいて開閉する。また、スイ
ッチ素子ＳＷ₆₂およびＳＷ₆₃それぞれは、比較回路３０
から出力される飽和信号が論理反転素子ＩＮＶにより論
理反転された信号に基づいて開閉する。

【００３５】本実施形態に係る光検出装置２の動作は、
第１の実施形態に係る光検出装置１の動作（図２）と略
同様である。ただし、時刻ｔ２，ｔ３，ｔ４およびｔ５
それぞれにおける積分回路１０のリセット動作が異な
る。図５は、第２の実施形態に係る光検出装置の時刻ｔ
２付近における動作を説明するために時間軸を拡大した
タイミングチャートである。なお、本実施形態では、時
刻ｔ１以降、積分回路１０のスイッチ素子ＳＷ₁は開い
たままである。

【００３６】時刻ｔ１以降であって時刻ｔ２前では、比
較回路３０から出力される飽和信号が論理値Ｌであるの
で、リセット回路６２のスイッチ素子ＳＷ₆₁およびＳＷ
₆₄は開き、スイッチ素子ＳＷ₆₂およびＳＷ₆₃は閉じてい
る。この間、リセット回路６２の容量素子Ｃ₆に電荷が
蓄積されている。

【００３７】時刻ｔ２に、比較回路３０から出力される
飽和信号が論理値Ｈに変化すると、リセット回路６２の
スイッチ素子ＳＷ₆₁およびＳＷ₆₄は閉じて、スイッチ素
子ＳＷ₆₂およびＳＷ₆₃は開く。これにより、積分回路１
０の容量素子Ｃ₁に蓄積されていた電荷は、リセット回
路６２の容量素子Ｃ₆に蓄積されていた電荷と相殺され
て、積分回路１０から出力される積分信号の値がリセッ
トレベルＶinp1となり、ＣＤＳ回路２０から出力される
ＣＤＳ信号の値がリセットレベルＶinp2となる。その
後、直ちに、フォトダイオードＰＤから出力された電荷
が容量素子Ｃ₁に新たに蓄積され、この容量素子Ｃ₁に蓄
積されている電荷に応じた積分信号が出力される。

【００３８】時刻ｔ２’に、比較回路３０から出力され
る飽和信号が論理値Ｌに変化すると、リセット回路６２
のスイッチ素子ＳＷ₆₁およびＳＷ₆₄は開き、スイッチ素
子ＳＷ₆₂およびＳＷ₆₃は閉じて、リセット回路６２の容
量素子Ｃ₆に電荷が蓄積される。

【００３９】時刻ｔ３，ｔ４およびｔ５それぞれでも、
上記の時刻ｔ２での動作と同様の動作が起こる。すなわ
ち、これらの各時刻において、計数回路４０から出力さ
れる第１のデジタル信号は１増するとともに、積分回路
１０の容量素子Ｃ₁は初期化され、その後、直ちに、積
分回路１０から出力される積分信号の値はリセットレベ
ルＶinp1から次第に小さくなっていき、ＣＤＳ回路２０
から出力されるＣＤＳ信号の値はリセットレベルＶinp2
から次第に大きくなっていく。そして、ＣＤＳ信号の値
が比較回路３０における基準電圧値（Ｖinp2＋Ｖmax）
以上になると、同様の動作を改めて繰り返す。

【００４０】本実施形態に係る光検出装置２は、第１の
実施形態に係る光検出装置１が奏する効果と同様の効果
を奏する他、以下のような効果をも奏する。すなわち、
本実施形態では、時刻ｔ２，ｔ３，ｔ４およびｔ５それ
ぞれにおいて、積分回路１０のスイッチ素子ＳＷ₁は開
いたままであって、積分回路１０の容量素子Ｃ₆に蓄積
されていた電荷がリセット回路６２からの電荷により相
殺されることにより、積分回路１０のリセット動作が行
われる。すなわち、第１の実施形態に係る光検出装置１
では、積分回路１０のリセット動作から積分動作開始ま
で一定の時間（図３における時刻ｔ２から時刻ｔ２’ま
での時間）を要するのに対して、本実施形態に係る光検
出装置２では、積分回路１０のリセット動作の後に直ち
に積分動作が再開される。したがって、第１の実施形態
では、図３の時刻ｔ２から時刻ｔ２’までの期間では積
分作用が休止するのに対して、この第２の実施形態で
は、そのような積分作用休止期間が存在せず、連続して
積分を行うことができる。

【００４１】（第３の実施形態）次に、本発明に係る光
検出装置の第３の実施形態について説明する。図６は、
第３の実施形態に係る光検出装置３の回路図である。第
３の実施形態に係る光検出装置３は、第２の実施形態に
係る光検出装置２（図４）と比較すると、ＣＤＳ回路２
０が設けられていない点で異なる。

【００４２】本実施形態では、比較回路３０は、積分回
路１０から出力される積分信号を反転入力端子に入力
し、基準電圧値（Ｖinp1＋Ｖmax）を非反転入力端子に
入力して、両者の値を大小比較する。なお、フォトダイ
オードＰＤと積分回路１０との接続の態様が図示のとお
りである場合、フォトダイオードＰＤが光を受光すると
積分信号の値が小さくなっていく。そこで、本実施形態
では、リセットレベルＶinp1からの積分信号の減少幅が
値Ｖmax以上であれば、その旨を示す論理値Ｈの飽和信
号を出力する。そうでなければ、飽和信号は論理値Ｌで
ある。なお、比較回路３０の非反転入力端子に入力する
基準電圧値（Ｖinp1＋Ｖmax）は、積分回路１０のアン
プＡ₁の非反転入力端子に入力する基準電圧値Ｖinp1
（すなわち、積分信号のリセットレベル）と、Ａ／Ｄ変
換回路５０のＡ／Ｄ変換レンジを規定する基準電圧値Ｖ
maxとの和である。また、Ａ／Ｄ変換回路５０は、基準
電圧値ＶmaxをＡ／Ｄ変換レンジとし、積分回路１０か
ら出力される積分信号を入力して、この積分信号をＡ／
Ｄ変換し、そのＡ／Ｄ変換の結果を第２のデジタル信号
として出力する。

【００４３】本実施形態に係る光検出装置３は、第２の
実施形態に係る光検出装置２の動作と略同様に動作し、
第２の実施形態に係る光検出装置２が奏する効果と略同
様の効果を奏する。ただし、本実施形態では、ＣＤＳ回
路２０が設けられていないので、積分回路１０から出力
される積分信号にオフセット変動が含まれていたとして
も、この影響を除去することができないが、更に回路規
模が小さく、コストが安く、消費電力が小さくなる。

【００４４】（第４の実施形態）次に、本発明に係る光
検出装置の第４の実施形態について説明する。図７は、
第４の実施形態に係る光検出装置４の回路図である。第
４の実施形態に係る光検出装置４は、Ａ／Ｄ変換回路５
０を除いて第２の実施形態に係る光検出装置２（図４）
をアレイ化したものである。

【００４５】本実施形態に係る光検出装置４は、Ｌ組
（Ｌ≧２）のユニット１００₁〜１００_L、シフトレジス
タ２００およびＡ／Ｄ変換回路５０を備える。各ユニッ
ト１００₁〜１００_Lそれぞれは、フォトダイオードＰ
Ｄ、積分回路１０、ＣＤＳ回路２０、比較回路３０、計
数回路４０、リセット回路６２、ホールド回路７０およ
びスイッチ素子列８０を備える。

【００４６】ホールド回路７０は、図８に回路図を示す
ように、入力端子と出力端子との間に順にスイッチ素子
ＳＷ₇およびアンプＡ₇を有しており、スイッチ素子ＳＷ
₇とアンプＡ₇との間の接続点が容量素子Ｃ₇を介して接
地されている。このホールド回路７０は、スイッチ素子
ＳＷ₇が閉じているときに入力端子に入力したＣＤＳ信
号を容量素子Ｃ₇に記憶し、スイッチ素子ＳＷ₇が開いた
後も、容量素子Ｃ₇に記憶されているＣＤＳ信号を保持
し、このＣＤＳ信号をアンプＡ₇を介して出力端子から
出力する。

【００４７】スイッチ素子列８０は、計数回路４０から
出力される第１のデジタル信号のビット数Ｍに値１を加
えた個数のスイッチ素子が並列的に設けられたものであ
って、これら（Ｍ＋１）個のスイッチ素子が同時に開閉
する。このスイッチ素子列８０は、閉じているときに、
計数回路４０から出力されるＭビットの第１のデジタル
信号を出力し、また、ホールド回路７０により保持され
出力されるＣＤＳ信号をＡ／Ｄ変換回路５０へ出力す
る。

【００４８】シフトレジスタ２００は、Ｌ組のユニット
１００₁〜１００_Lそれぞれのスイッチ素子列８０を順次
に閉じる。Ａ／Ｄ変換回路５０は、Ｌ組のユニット１０
０₁〜１００_Lのうち何れかのユニットから出力されるＣ
ＤＳ信号を入力して、このＣＤＳ信号をＡ／Ｄ変換し、
そのＡ／Ｄ変換の結果をＮビットの第２のデジタル信号
として出力する。

【００４９】本実施形態に係る光検出装置４では、Ｌ組
のユニット１００₁〜１００_Lそれぞれのフォトダイオー
ドＰＤ、積分回路１０、ＣＤＳ回路２０、比較回路３
０、計数回路４０およびリセット回路６２は、図２に示
したタイミングチャートの時刻ｔ６までは同様に動作す
る。

【００５０】本実施形態では、Ｌ組のユニット１００₁
〜１００_Lそれぞれにおいて、ホールド回路７０のスイ
ッチ素子ＳＷ₇は、時刻ｔ６前に一旦閉じて時刻ｔ６に
開く、これにより、時刻ｔ６にＣＤＳ回路２０から出力
されているＣＤＳ信号がホールド回路７０の容量素子Ｃ
₇に保持され、時刻ｔ６以降、このＣＤＳ信号はアンプ
Ａ₇を介して出力端子から出力される。

【００５１】時刻ｔ６以降、先ず、第１番目のユニット
１００₁のスイッチ素子列８０のみがシフトレジスタ２
００の制御により閉じる。そして、第１番目のユニット
１００₁の計数回路４０から出力されたＭビットの第１
のデジタル信号が第１番目のユニット１００₁より出力
される。また、第１番目のユニット１００₁のホールド
回路７０により保持され出力されたＣＤＳ信号がＡ／Ｄ
変換回路５０によりＡ／Ｄ変換され、Ｎビットの第２の
デジタル信号がＡ／Ｄ変換回路５０より出力される。す
なわち、第１番目のユニット１００₁のスイッチ素子列
８０が閉じている間に、第１番目のユニット１００₁の
フォトダイオードＰＤが受光した光量に応じたデジタル
信号（上位Ｍビットの第１のデジタル信号＋下位Ｎビッ
トの第２のデジタル信号）が、この光検出装置４の出力
信号として出力される。

【００５２】続いて、第２番目のユニット１００₂のス
イッチ素子列８０のみがシフトレジスタ２００の制御に
より閉じる。そして、第２番目のユニット１００₂の計
数回路４０から出力されたＭビットの第１のデジタル信
号が第２番目のユニット１００₂より出力される。ま
た、第２番目のユニット１００₂のホールド回路７０に
より保持され出力されたＣＤＳ信号がＡ／Ｄ変換回路５
０によりＡ／Ｄ変換され、Ｎビットの第２のデジタル信
号がＡ／Ｄ変換回路５０より出力される。すなわち、第
２番目のユニット１００₂のスイッチ素子列８０が閉じ
ている間に、第２番目のユニット１００₂のフォトダイ
オードＰＤが受光した光量に応じたデジタル信号（上位
Ｍビットの第１のデジタル信号＋下位Ｎビットの第２の
デジタル信号）が、この光検出装置４の出力信号として
出力される。

【００５３】以降も同様にして、ユニット１００₃〜１
００_LそれぞれのフォトダイオードＰＤが受光した光量
に応じたデジタル信号（上位Ｍビットの第１のデジタル
信号＋下位Ｎビットの第２のデジタル信号）が、この光
検出装置４の出力信号として順次に出力される。

【００５４】本実施形態に係る光検出装置４は、第２の
実施形態に係る光検出装置２が奏する効果と同様の効果
を奏する他、以下のような効果をも奏する。すなわち、
本実施形態に係る光検出装置４は、複数のフォトダイオ
ードＰＤが１次元状または２次元状にアレイ配置される
ことにより、１次元または２次元の光像を撮像すること
ができる。しかも、各フォトダイオードＰＤによる光検
出のダイナミックレンジ（デジタル信号のビット数）が
大きいので、撮像される光像の階調数を多くすることが
できる。

【００５５】本発明は、上記実施形態に限定されるもの
ではなく種々の変形が可能である。例えば、アレイ化す
るに際しては、第４の実施形態ではＡ／Ｄ変換回路５０
を各ユニットに含めることなく共通のものとしたが、Ａ
／Ｄ変換回路５０を各ユニットに含めてアレイ化しても
よい。半導体チップ上に集積化することを考えると、前
者の場合には、分解能が高いＡ／Ｄ変換回路を実現する
ことができるものの、撮像スピードが犠牲となるのに対
して、後者の場合には、高速撮像が可能となるものの、
Ａ／Ｄ変換回路の分解能を高めることができない。

【００５６】また、第４の実施形態では第２の実施形態
に係る光検出装置をアレイ化したが、第１または第３の
実施形態に係る光検出装置をアレイ化してもよい。ま
た、第３の実施形態において、リセット回路６２に替え
て、第１の実施形態における論理和回路６１を設けても
よい。

【００５７】

【発明の効果】以上、詳細に説明したとおり、本発明に
よれば、受光した光の光量に応じて受光素子より出力さ
れた電流信号は積分回路に入力し、この積分回路では、
その電流信号に応じた電荷が蓄積され、その蓄積された
電荷の量に応じた積分信号が出力される。比較回路で
は、積分回路から出力された積分信号の値と基準電圧値
とが大小比較され、積分信号の値が基準電圧値以上であ
れば、その旨を示す飽和信号が出力される。そして、リ
セット手段により、比較回路から出力される飽和信号に
基づいて、積分信号の値が基準電圧値以上であるとき
に、積分回路に蓄積されている電荷がリセットされる。
計数回路により、この飽和信号に基づいて、積分信号の
値が基準電圧値以上となった事象が計数されて、その計
数値が第１のデジタル信号として出力される。また、積
分回路から出力された積分信号は、基準電圧値をＡ／Ｄ
変換レンジとするＡ／Ｄ変換回路によりＡ／Ｄ変換され
て、そのＡ／Ｄ変換の結果が第２のデジタル信号として
出力される。第１および第２のデジタル信号が、この光
検出装置の出力信号となる。

【００５８】したがって、Ａ／Ｄ変換回路に加えて比較
回路や計数回路を設けたことにより、光検出のダイナミ
ックレンジ（出力されるデジタル信号のビット数）を大
きくすることができる。また、積分回路に蓄積される電
荷をダンプすることが無いので、スイッチングノイズの
問題が生じることなく、光検出精度が優れ、微弱光の光
量を検出するのにも好適である。また、比較回路、計数
回路およびリセット手段の回路規模が小さく、したがっ
て、コストが安く、また、消費電力が小さい。

【００５９】また、積分回路の後段にＣＤＳ回路を備え
ることにより、積分回路から出力される積分信号に含ま
れるオフセット変動の影響をＣＤＳ回路により除去する
ことができる。

【００６０】また、受光素子、積分回路、比較回路、リ
セット手段および計数回路を複数組備えることにより、
各組それぞれの受光素子が受光した光の光量に応じた第
１および第２のデジタル信号が順次に出力されるので、
多くの階調数で１次元または２次元の光像を撮像するこ
とができる。

【００６１】また、リセット手段は、積分回路に蓄積さ
れている電荷を相殺するだけの電荷を注入することで、
積分回路に蓄積されている電荷をリセットするのが好適
であり、この場合には、積分回路のリセット動作の後に
直ちに積分動作が再開されるので、リセットに時間を要
せず、積分作用を中段することないので、連続して積分
を行うことができる。

【図面の簡単な説明】

【図１】第１の実施形態に係る光検出装置の回路図であ
る。

【図２】第１の実施形態に係る光検出装置の動作を説明
するタイミングチャートである。

【図３】第１の実施形態に係る光検出装置の時刻ｔ２付
近における動作を説明するために時間軸を拡大したタイ
ミングチャートである。

【図４】第２の実施形態に係る光検出装置の回路図であ
る。

【図５】第２の実施形態に係る光検出装置の時刻ｔ２付
近における動作を説明するために時間軸を拡大したタイ
ミングチャートである。

【図６】第３の実施形態に係る光検出装置の回路図であ
る。

【図７】第４の実施形態に係る光検出装置の回路図であ
る。

【図８】ホールド回路の回路図である。

【符号の説明】

１〜４…光検出装置、１０…積分回路、２０…ＣＤＳ回
路、３０…比較回路、４０…計数回路、５０…Ａ／Ｄ変
換回路、６１…論理和回路、６２…リセット回路、７０
…ホールド回路、８０…スイッチ素子列、２００…シフ
トレジスタ。

フロントページの続きＦターム(参考） 2G065 AA04 AA11 AB04 BA09 BA33 BA34 BC01 BC08 BC14 BC15 BC16 BC17 BC28 5C024 AA01 CA05 CA15 EA04 FA01 GA48 HA06 HA07 HA14 HA17 HA18 5F049 MA01 NA19 NA20 NB03 NB05 UA20

Claims

【特許請求の範囲】

【請求項１】受光した光の光量に応じた電流信号を出
力する受光素子と、前記受光素子から出力された電流信号に応じて電荷を蓄
積して、その蓄積された電荷の量に応じた積分信号を出
力する積分回路と、前記積分信号の値と基準電圧値とを大小比較して、前記
積分信号の値が前記基準電圧値以上であれば、その旨を
示す飽和信号を出力する比較回路と、前記飽和信号に基づいて、前記積分信号の値が前記基準
電圧値以上であるときに、前記積分回路に蓄積されてい
る電荷をリセットするリセット手段と、前記飽和信号に基づいて、前記積分信号の値が前記基準
電圧値以上となった事象を計数して、その計数値を第１
のデジタル信号として出力する計数回路と、前記基準電圧値をＡ／Ｄ変換レンジとして前記積分信号
をＡ／Ｄ変換して、そのＡ／Ｄ変換の結果を第２のデジ
タル信号として出力するＡ／Ｄ変換回路と、を備えることを特徴とする光検出装置。
【請求項２】前記受光素子、前記積分回路、前記比較
回路、前記リセット手段および前記計数回路を複数組備
え、この複数組に対して前記Ａ／Ｄ変換回路を１つ備
え、前記複数組それぞれに設けられ、各積分回路から出力さ
れる積分信号を保持して前記Ａ／Ｄ変換回路へ順次に出
力するホールド回路を更に備える、ことを特徴とする請求項１記載の光検出装置。
【請求項３】受光した光の光量に応じた電流信号を出
力する受光素子と、前記受光素子から出力された電流信号に応じて電荷を蓄
積して、その蓄積された電荷の量に応じた積分信号を出
力する積分回路と、前記積分信号の値の変化量に応じた値のＣＤＳ信号を出
力するＣＤＳ回路と、前記ＣＤＳ信号の値と基準電圧値とを大小比較して、前
記ＣＤＳ信号の値が前記基準電圧値以上であれば、その
旨を示す飽和信号を出力する比較回路と、前記飽和信号に基づいて、前記ＣＤＳ信号の値が前記基
準電圧値以上であるときに、前記積分回路に蓄積されて
いる電荷をリセットするリセット手段と、前記飽和信号に基づいて、前記ＣＤＳ信号の値が前記基
準電圧値以上となった事象を計数して、その計数値を第
１のデジタル信号として出力する計数回路と、前記基準電圧値をＡ／Ｄ変換レンジとして前記ＣＤＳ信
号をＡ／Ｄ変換して、そのＡ／Ｄ変換の結果を第２のデ
ジタル信号として出力するＡ／Ｄ変換回路と、を備えることを特徴とする光検出装置。
【請求項４】前記受光素子、前記積分回路、前記ＣＤ
Ｓ回路、前記比較回路、前記リセット手段および前記計
数回路を複数組備え、この複数組に対して前記Ａ／Ｄ変
換回路を１つ備え、前記複数組それぞれに設けられ、各ＣＤＳ回路から出力
されるＣＤＳ信号を保持して前記Ａ／Ｄ変換回路へ順次
に出力するホールド回路を更に備える、ことを特徴とする請求項３記載の光検出装置。
【請求項５】前記リセット手段は、前記積分回路に蓄
積されている電荷を相殺するだけの電荷を注入すること
で、前記積分回路に蓄積されている電荷をリセットす
る、ことを特徴とする請求項１または３に記載の光検出
装置。