[go: up one dir, main page]

JP2001156247A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2001156247A
JP2001156247A JP33472299A JP33472299A JP2001156247A JP 2001156247 A JP2001156247 A JP 2001156247A JP 33472299 A JP33472299 A JP 33472299A JP 33472299 A JP33472299 A JP 33472299A JP 2001156247 A JP2001156247 A JP 2001156247A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
heat
semiconductor device
heat transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP33472299A
Other languages
Japanese (ja)
Inventor
Tadashi Komiyama
忠 込山
Akitoshi Hara
明稔 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP33472299A priority Critical patent/JP2001156247A/en
Publication of JP2001156247A publication Critical patent/JP2001156247A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 上下を半導体チップに挟まれる半導体チップ
においても十分な放熱を行うことができ、また上下に位
置する半導体チップにおいても十分な放熱が可能で、且
つ積層される半導体チップ間の位置決めが容易な半導体
装置を提供する。 【解決手段】 表面に貫通穴を有した半導体チップ12
A、12B、12Cと、貫通穴16に差し込み可能な位
置決めピン15と、半導体チップ12Aの上面18に密
着する放熱板14とで構成される。このように半導体装
置10を構成すれば、半導体チップ12Bに生じた熱を
位置決めピン15を介して、放熱板14に伝熱させるこ
とができるため、上下の半導体チップ12に挟まれた半
導体チップ12Bにおいても熱が蓄積することがなく、
もって半導体チップ12の温度上昇が抑えられ、安定動
作を確保することができる。
(57) Abstract: A semiconductor that can sufficiently radiate heat even in a semiconductor chip sandwiched between semiconductor chips at the top and bottom, and that can sufficiently radiate heat even in semiconductor chips positioned above and below. Provided is a semiconductor device in which positioning between chips is easy. SOLUTION: A semiconductor chip 12 having a through hole on the surface.
A, 12B, and 12C, a positioning pin 15 that can be inserted into the through hole 16, and a heat sink 14 that is in close contact with the upper surface 18 of the semiconductor chip 12A. When the semiconductor device 10 is configured in this manner, the heat generated in the semiconductor chip 12B can be transferred to the heat radiating plate 14 via the positioning pins 15, so that the semiconductor chip 12B sandwiched between the upper and lower semiconductor chips 12 can be transferred. Heat does not accumulate in
Thus, the temperature rise of the semiconductor chip 12 is suppressed, and stable operation can be ensured.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数の半導体チッ
プを積層させた半導体装置に係り、特に放熱の対策を施
すことで動作の安定性を図る半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which a plurality of semiconductor chips are stacked, and more particularly to a semiconductor device in which the operation is stabilized by taking measures against heat radiation.

【0002】[0002]

【従来の技術】従来、単一のパッケージ内に複数の半導
体チップを組み込み、一層の多機能化や高密度実装を達
成するための半導体装置が知られており、一般的にはこ
れをMCP(マルチ・チップ・パッケージ)と称してい
る。
2. Description of the Related Art Heretofore, there has been known a semiconductor device in which a plurality of semiconductor chips are incorporated in a single package to achieve further multi-functionality and high-density mounting. Multi-chip package).

【0003】そしてこのMCPにおいては様々な形態の
ものが提案されている。例えば半導体チップを複数個用
意し、これら半導体チップを積層させていく。このよう
に半導体チップを積層させていけば、実装面積を拡大さ
せることなく半導体チップの表面に形成された電極同士
の接続を容易に行わせることができる。
[0003] Various types of MCPs have been proposed. For example, a plurality of semiconductor chips are prepared, and these semiconductor chips are stacked. By stacking the semiconductor chips in this way, it is possible to easily connect the electrodes formed on the surface of the semiconductor chip without increasing the mounting area.

【0004】[0004]

【発明が解決しようとする課題】しかし上述したような
半導体装置においては下記に示すような問題点があっ
た。
However, the above-described semiconductor device has the following problems.

【0005】すなわち半導体装置を構成する半導体チッ
プが動作するとチップ本体が発熱するが、半導体装置に
おいて上下を半導体チップに挟まれる半導体チップは、
大気中に露出する面積が少ないため放熱が十分に行われ
ず、このため発熱による抵抗値の増大により半導体チッ
プあるいは半導体装置の動作不良が生じるおそれがあっ
た。
That is, when the semiconductor chip constituting the semiconductor device operates, the chip body generates heat. In the semiconductor device, the semiconductor chip sandwiched between the upper and lower semiconductor chips is
Since the area exposed to the atmosphere is small, heat is not sufficiently radiated. Therefore, there is a possibility that a malfunction of a semiconductor chip or a semiconductor device may occur due to an increase in resistance value due to heat generation.

【0006】また半導体装置において上下に位置する半
導体チップでも大気中に露出する面積は十分とはいえ
ず、半導体チップが高クロックで動作した場合、発熱量
に対して放熱の量が追いつかないおそれもあった。
[0006] In addition, even if the semiconductor chips positioned above and below the semiconductor device are not sufficiently exposed to the atmosphere, the amount of heat dissipation may not be able to keep up with the amount of heat generated when the semiconductor chip operates at a high clock rate. there were.

【0007】さらに半導体チップを積層させる場合、当
該半導体チップの表裏面に形成された電極を突合せて電
気的導通を図るようにしているが、これら電極は微細で
あるので位置決めには精度のよい位置決め装置を必要と
していた。
Further, when stacking semiconductor chips, electrodes formed on the front and back surfaces of the semiconductor chip are brought into contact with each other to achieve electrical conduction. However, since these electrodes are fine, accurate positioning is required. Needed equipment.

【0008】本発明は上記従来の問題点に着目し、上下
を半導体チップに挟まれる半導体チップにおいても十分
な放熱を行うことができ、また上下に位置する半導体チ
ップにおいても十分な放熱が可能で、且つ積層される半
導体チップ間の位置決めが容易な半導体装置を提供する
ことを目的とする。
The present invention pays attention to the above-mentioned conventional problems, and can sufficiently radiate heat even in a semiconductor chip sandwiched between upper and lower semiconductor chips, and can sufficiently radiate heat also in a semiconductor chip positioned above and below. It is another object of the present invention to provide a semiconductor device in which positioning between semiconductor chips to be stacked is easy.

【0009】[0009]

【課題を解決するための手段】請求項1に記載の半導体
装置は、厚み方向に接続が可能な半導体チップを積層さ
せた半導体モジュールと、この半導体モジュールの表面
に密着する放熱板と、前記半導体モジュールを構成する
前記半導体チップと前記放熱板とに貫通する伝熱ピンを
有したことを特徴としている。請求項1に記載の半導体
装置によれば、最上段に位置する半導体チップの表面に
放熱板が設けられた形態となっている。このため最上段
に位置する半導体チップに生じた熱は、放熱板へと伝熱
され、当該放熱板より大気中に放熱される。このため最
上段に位置する半導体チップの温度が上昇するのを防止
することができる。
According to a first aspect of the present invention, there is provided a semiconductor device comprising: a semiconductor module in which semiconductor chips connectable in a thickness direction are stacked; a heat radiating plate in close contact with a surface of the semiconductor module; The semiconductor device is characterized by having a heat transfer pin penetrating through the semiconductor chip and the heat sink constituting the module. According to the semiconductor device of the first aspect, the heat sink is provided on the surface of the uppermost semiconductor chip. For this reason, the heat generated in the uppermost semiconductor chip is transmitted to the heat radiating plate and is radiated to the atmosphere from the heat radiating plate. Therefore, it is possible to prevent the temperature of the uppermost semiconductor chip from rising.

【0010】また半導体モジュールおよび放熱板には伝
熱ピンが挿通されているので、半導体モジュールにおけ
る中央部分に位置する半導体チップに生ずる熱は前記伝
熱ピン側に移動し、当該伝熱ピンを介して放熱板へと伝
熱される。このため上下の半導体チップに挟まれる半導
体チップにおいても放熱は十分に行われ、発熱による抵
抗値の増大を防止することができる。
Further, since the heat transfer pins are inserted through the semiconductor module and the heat radiating plate, the heat generated in the semiconductor chip located at the central portion of the semiconductor module moves to the heat transfer pin side, and passes through the heat transfer pins. The heat is transferred to the heat sink. Therefore, heat is sufficiently released even in the semiconductor chip sandwiched between the upper and lower semiconductor chips, and an increase in resistance value due to heat generation can be prevented.

【0011】請求項2に記載の半導体装置は、表面に貫
通穴を有した半導体チップと、前記貫通穴に差し込み可
能な位置決めピンとからなり、前記位置決めピンを基準
として前記半導体チップを積層した半導体装置であっ
て、最上段に位置する前記半導体チップの表面に前記貫
通穴を有し前記位置決めピンに挿通される放熱板を設け
たことを特徴としている。請求項2に記載の半導体装置
によれば、最上段に位置する半導体チップの表面に放熱
板が設けられた形態となっている。このため最上段に位
置する半導体チップに生じた熱は、放熱板へと伝熱さ
れ、当該放熱板より大気中に放熱される。このため最上
段に位置する半導体チップの温度が上昇するのを防止す
ることができる。
A semiconductor device according to claim 2, comprising: a semiconductor chip having a through hole on a surface thereof; and a positioning pin which can be inserted into the through hole, wherein the semiconductor chips are stacked on the basis of the positioning pin. Wherein a heat radiation plate having the through hole and being inserted into the positioning pin is provided on the surface of the semiconductor chip located at the uppermost stage. According to the semiconductor device of the second aspect, the heat sink is provided on the surface of the uppermost semiconductor chip. For this reason, the heat generated in the uppermost semiconductor chip is transmitted to the heat radiating plate and is radiated to the atmosphere from the heat radiating plate. Therefore, it is possible to prevent the temperature of the uppermost semiconductor chip from rising.

【0012】また積層される半導体チップの貫通穴およ
び放熱板の貫通穴には位置決めピンが挿通されているの
で、上下の半導体チップに挟まれる半導体チップに生ず
る熱は前記位置決めピン側に移動し、当該位置決めピン
を介して放熱板に伝熱される。このため上下の半導体チ
ップに挟まれる半導体チップにおいても放熱は十分に行
われ、発熱による抵抗値の増大を防止することができ
る。
Further, since positioning pins are inserted into the through holes of the semiconductor chips to be stacked and the through holes of the heat sink, heat generated in the semiconductor chips sandwiched between the upper and lower semiconductor chips moves toward the positioning pins. Heat is transferred to the heat sink via the positioning pins. Therefore, heat is sufficiently released even in the semiconductor chip sandwiched between the upper and lower semiconductor chips, and an increase in resistance value due to heat generation can be prevented.

【0013】さらに積層される半導体チップおよび放熱
板を貫通穴と嵌合される位置決めピンにて固定するよう
にしたため、前記位置決めピンを挿入することで半導体
チップ同士および放熱板との正確な位置決めを行うこと
ができる。
Further, since the laminated semiconductor chips and the heat sink are fixed by the positioning pins fitted into the through holes, the semiconductor chips and the heat sink can be accurately positioned by inserting the positioning pins. It can be carried out.

【0014】請求項3に記載の半導体装置は、厚み方向
に接続が可能な半導体チップを積層させた半導体モジュ
ールと、当該半導体モジュールを構成する前記半導体チ
ップに貫通しその端部が前記半導体モジュールから突出
する伝熱ピンとを有したことを特徴としている。請求項
3に記載の半導体装置によれば、上下を半導体チップに
挟まれた半導体チップに生じた熱は、伝熱ピン側へと移
動し、最上段および最下段の半導体チップより突出した
伝熱ピンより放熱がなされる。このため最上段および最
下段に位置する半導体チップはもとより、大気への露出
面積が少ない上下を半導体チップに挟まれた半導体チッ
プにおいても確実に放熱を行うことができ、発熱による
抵抗値の増大を防止することができる。
According to a third aspect of the present invention, there is provided a semiconductor device having a semiconductor module in which semiconductor chips connectable in a thickness direction are stacked, and an end portion penetrating the semiconductor chip constituting the semiconductor module and having an end portion extending from the semiconductor module. And a protruding heat transfer pin. According to the semiconductor device of the third aspect, the heat generated in the semiconductor chip sandwiched between the upper and lower semiconductor chips moves to the heat transfer pin side, and the heat transfer protrudes from the uppermost and lowermost semiconductor chips. Heat is dissipated from the pins. Therefore, not only the semiconductor chips located at the uppermost and lowermost stages, but also the semiconductor chip sandwiched between the upper and lower semiconductor chips having a small exposed area to the atmosphere can surely dissipate heat, thereby increasing the resistance value due to heat generation. Can be prevented.

【0015】また最下段の半導体チップより下側に突出
する伝熱ピンの先端を基板と接触させれば、当該基板と
最下段の半導体チップとの間に隙間が形成されることと
なり、基板もしくは最下段の半導体チップ(あるいはそ
の両方)の表面に絶縁処理を施さなくとも絶縁を図るこ
とができる。また前記隙間によって両者の熱膨張係数の
差を吸収することができ、基板および半導体チップにス
トレスが加わるのを防止することができる。さらに基板
と最下段の半導体チップとの間に形成された隙間に接着
剤を充填させれば、基板に対する半導体装置の接合強度
を図ることができる。
If the tips of the heat transfer pins projecting below the lowermost semiconductor chip are brought into contact with the substrate, a gap is formed between the substrate and the lowermost semiconductor chip, and the substrate or the lowermost semiconductor chip is formed. Insulation can be achieved without performing insulation treatment on the surface of the lowermost semiconductor chip (or both). Further, the difference in thermal expansion coefficient between the two can be absorbed by the gap, and stress can be prevented from being applied to the substrate and the semiconductor chip. Furthermore, by filling the gap formed between the substrate and the lowermost semiconductor chip with an adhesive, the bonding strength of the semiconductor device to the substrate can be increased.

【0016】請求項4に記載の半導体装置は、表面に貫
通穴を有した半導体チップと、前記貫通穴に差し込み可
能な位置決めピンとからなり、前記位置決めピンを基準
として前記半導体チップを積層した半導体装置であっ
て、前記位置決めピンを最上段に位置する前記半導体チ
ップの表面と、最下段に位置する前記半導体チップの表
面とから突出させたことを特徴としている。請求項4に
記載の半導体装置によれば、上下を半導体チップに挟ま
れた半導体チップに生じた熱は、位置決めピン側へと移
動し、最上段および最下段の半導体チップより突出した
位置決めピンより放熱がなされる。このため最上段およ
び最下段に位置する半導体チップはもとより、大気への
露出面積が少ない上下を半導体チップに挟まれた半導体
チップにおいても確実に放熱を行うことができ、発熱に
よる抵抗値の増大を防止することができる。
A semiconductor device according to claim 4, comprising: a semiconductor chip having a through hole on a surface thereof; and a positioning pin which can be inserted into said through hole, wherein said semiconductor chips are stacked on the basis of said positioning pin. Wherein the positioning pins protrude from the surface of the semiconductor chip located at the uppermost stage and the surface of the semiconductor chip located at the lowermost stage. According to the semiconductor device of the fourth aspect, the heat generated in the semiconductor chip sandwiched between the upper and lower semiconductor chips moves to the positioning pin side, and the heat generated from the positioning pins protruding from the uppermost and lowermost semiconductor chips. Heat is dissipated. Therefore, not only the semiconductor chips located at the uppermost and lowermost stages, but also the semiconductor chip sandwiched between the upper and lower semiconductor chips having a small exposed area to the atmosphere can surely dissipate heat, thereby increasing the resistance value due to heat generation. Can be prevented.

【0017】また最下段の半導体チップより下側に突出
する位置決めピンの先端を基板と接触させれば、当該基
板と最下段の半導体チップとの間に隙間が形成されるこ
ととなり、基板もしくは最下段の半導体チップ(あるい
はその両方)の表面に絶縁処理を施さなくとも絶縁を図
ることができる。また前記隙間によって両者の熱膨張係
数の差を吸収することができ、基板および半導体チップ
にストレスが加わるのを防止することができる。さらに
基板と最下段の半導体チップとの間に形成された隙間に
接着剤を充填させれば、基板に対する半導体装置の接合
強度を図ることができる。
If the tip of the positioning pin protruding downward from the lowermost semiconductor chip is brought into contact with the substrate, a gap is formed between the substrate and the lowermost semiconductor chip, and the substrate or the lowermost semiconductor chip is formed. Insulation can be achieved without performing insulation treatment on the surface of the lower semiconductor chip (or both). Further, the difference in thermal expansion coefficient between the two can be absorbed by the gap, and stress can be prevented from being applied to the substrate and the semiconductor chip. Furthermore, by filling the gap formed between the substrate and the lowermost semiconductor chip with an adhesive, the bonding strength of the semiconductor device to the substrate can be increased.

【0018】さらに積層される半導体チップおよび放熱
板を貫通穴と嵌合される位置決めピンにて固定するよう
にしたため、前記位置決めピンを挿入することで半導体
チップ同士および放熱板との正確な位置決めを行うこと
ができる。
Further, since the stacked semiconductor chips and the heat sink are fixed by positioning pins fitted into the through holes, the semiconductor chips and the heat sink can be accurately positioned by inserting the positioning pins. It can be carried out.

【0019】請求項5に記載の半導体装置は、前記半導
体チップの表面に伝熱層を形成し、この伝熱層を前記伝
熱ピンに接触可能としたことを特徴としている。請求項
5に記載の半導体装置によれば、熱伝導率の良好な伝熱
層が伝熱ピンに接触していることから、最上段および最
下段に位置する半導体チップはもとより、大気への露出
面積が少ない上下を半導体チップに挟まれた半導体チッ
プにおいても確実に伝熱ピンに熱を伝えることができ
る。このため発熱による抵抗値の増大を防止することを
一層確実にすることができる。
A semiconductor device according to a fifth aspect of the present invention is characterized in that a heat transfer layer is formed on a surface of the semiconductor chip, and the heat transfer layer can be brought into contact with the heat transfer pins. According to the semiconductor device of the fifth aspect, since the heat transfer layer having good thermal conductivity is in contact with the heat transfer pins, the semiconductor chip located at the uppermost and lowermost stages as well as the exposure to the atmosphere is achieved. Heat can be reliably transmitted to the heat transfer pins even in a semiconductor chip having a small area and sandwiched between the upper and lower semiconductor chips. Therefore, it is possible to further reliably prevent the resistance value from increasing due to heat generation.

【0020】請求項6に記載の半導体装置は、前記半導
体チップの表面に伝熱層を形成し、この伝熱層を前記位
置決めピンに接触可能としたことを特徴としている。請
求項6に記載の半導体装置によれば、熱伝導率の良好な
伝熱層が位置決めピンに接触していることから、最上段
および最下段に位置する半導体チップはもとより、大気
への露出面積が少ない上下を半導体チップに挟まれた半
導体チップにおいても確実に位置決めピンに熱を伝える
ことができる。このため発熱による抵抗値の増大を防止
することを一層確実にすることができる。
A semiconductor device according to a sixth aspect is characterized in that a heat transfer layer is formed on the surface of the semiconductor chip, and the heat transfer layer can be brought into contact with the positioning pins. According to the semiconductor device of the sixth aspect, since the heat transfer layer having good thermal conductivity is in contact with the positioning pins, the exposed area to the atmosphere as well as the semiconductor chips located at the uppermost and lowermost stages. The heat can be reliably transmitted to the positioning pins even in a semiconductor chip sandwiched between the semiconductor chips at the upper and lower portions. Therefore, it is possible to further reliably prevent the resistance value from increasing due to heat generation.

【0021】[0021]

【発明の実施の形態】以下に本発明に係る半導体装置の
具体的実施の形態を図面を参照して詳細に説明する。図
1は、本実施の形態に係る半導体装置の構造を示した第
1実施例の断面説明図であり、図2は、本実施の形態に
係る半導体装置の構造を示した第2実施例の断面説明図
である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, specific embodiments of a semiconductor device according to the present invention will be described in detail with reference to the drawings. FIG. 1 is an explanatory cross-sectional view of a first example showing a structure of a semiconductor device according to the present embodiment, and FIG. 2 is a sectional view of a second example showing a structure of the semiconductor device according to the present embodiment. It is sectional explanatory drawing.

【0022】同図に示すように、本実施の形態に係る第
1半導体装置10は、複数の(図中では3個)半導体モ
ジュールとなる半導体チップ12と、放熱板14と、前
記半導体チップ12および放熱板14に貫通しこれら半
導体チップ12と放熱板14との固定をなす位置決めピ
ン15から構成されている。
As shown in FIG. 1, a first semiconductor device 10 according to the present embodiment includes a semiconductor chip 12 serving as a plurality of (three in the figure) semiconductor modules, a heat radiating plate 14, and a semiconductor chip 12. And a positioning pin 15 that penetrates through the heat sink 14 and fixes the semiconductor chip 12 and the heat sink 14.

【0023】半導体チップ12には、図示しない抵抗、
容量、トランジスタ等の素子が形成されているととも
に、これら素子からは前記半導体チップの表裏面に金属
配線が引き回されている。そしてこの半導体チップの表
裏面に引き回された金属配線には、他の半導体チップ1
2との突合せを行い、電気的導通を図る電極が形成され
ている。また半導体チップ12においては、その表裏面
を貫通するように貫通穴16が設けられており、半導体
チップ12の表裏面に形成された電極は、この貫通穴1
6の位置を基準に設定されている。すなわち貫通穴16
を基準に半導体チップ12を積層させれば、当該半導体
チップ12の表裏面に形成された電極は上段または下段
(あるいはその両方)の半導体チップに形成された電極
と正確な位置合わせがなされ、上下段における半導体チ
ップ12の電気的導通を確実なものにすることができ
る。
The semiconductor chip 12 has a resistor (not shown)
Elements such as capacitors and transistors are formed, and metal wires are routed from these elements to the front and back surfaces of the semiconductor chip. The metal wiring routed on the front and back surfaces of the semiconductor chip includes another semiconductor chip 1
2, and an electrode for electrical conduction is formed. In the semiconductor chip 12, a through hole 16 is provided so as to penetrate the front and back surfaces thereof.
6 is set as a reference. That is, the through hole 16
When the semiconductor chips 12 are stacked on the basis of the above, the electrodes formed on the front and back surfaces of the semiconductor chip 12 are accurately aligned with the electrodes formed on the upper and / or lower (or both) semiconductor chips. Electrical conduction of the semiconductor chip 12 in the lower stage can be ensured.

【0024】またこのように積層された半導体チップ1
2の最上段に位置する半導体チップ12Aの上面18に
は、放熱板14が搭載される。当該放熱板14は、一般
的に熱伝導率の高い金属材料で形成されており、半導体
チップ12Aの上面18に接触をなす部分は、伝熱効率
向上の目的から上面18に対応するよう平坦に形成され
ている。そして上面18に接触する面の反対側には、フ
ィン20が複数設けられており、大気中への接触面積を
増加するようにしている。なお放熱板14にも半導体チ
ップ12と同様の貫通穴16が設けられており、当該貫
通穴16を基準とすることで半導体チップ12との位置
決めを行えるようにしている。
Further, the semiconductor chip 1 thus stacked
The heat sink 14 is mounted on the upper surface 18 of the semiconductor chip 12 </ b> A located at the uppermost stage of the semiconductor chip 12. The heat radiating plate 14 is generally formed of a metal material having high thermal conductivity, and a portion making contact with the upper surface 18 of the semiconductor chip 12A is formed flat so as to correspond to the upper surface 18 for the purpose of improving heat transfer efficiency. Have been. A plurality of fins 20 are provided on the opposite side of the surface contacting the upper surface 18 so as to increase the contact area with the air. The heat sink 14 is also provided with a through hole 16 similar to that of the semiconductor chip 12, and the positioning with the semiconductor chip 12 can be performed by using the through hole 16 as a reference.

【0025】そして位置決めピン15は、貫通穴16に
嵌合するだけの外径を有するとともに、積層された半導
体チップ12および放熱板14に相当するだけの長さを
有した嵌合部15Aと、当該嵌合部15Aの片側に設け
られ貫通穴16の穴径よりも大径に形成された頭部15
Bとから構成されている。また位置決めピン15の材質
は熱伝導性の良好なものであればよく、具体的には銅に
代表される金属材料や、あるいは熱伝導率の特性が金属
材料に準ずるものであればよい。
The positioning pin 15 has an outer diameter enough to fit in the through hole 16 and a fitting portion 15A having a length corresponding to the stacked semiconductor chip 12 and heat sink 14. The head 15 provided on one side of the fitting portion 15A and having a diameter larger than the diameter of the through hole 16.
B. The material of the positioning pin 15 may be a material having good thermal conductivity, and more specifically, a metal material typified by copper or a material having a thermal conductivity characteristic similar to a metal material.

【0026】このように半導体チップ12と、放熱板1
4および位置決めピン15とで構成される第1半導体装
置10は、まず位置決めピン15の頭部15Bが放熱板
14のフィン20側に位置するよう、位置決めピン15
を放熱板14の貫通穴16に差し込む。次いで放熱板1
4の底面に半導体チップ12の上面18が密着するよう
半導体チップ12の貫通穴16を位置決めピン15に挿
通させる。このように半導体チップ12の貫通穴16を
位置決めピン15に差し込み、前記位置決めピン15を
基準としていけば、半導体チップ12の表裏面に形成さ
れた電極同士を確実に突き合わせることができる。
As described above, the semiconductor chip 12 and the heat sink 1
The first semiconductor device 10 composed of the positioning pins 15 and the positioning pins 15 is positioned such that the head 15B of the positioning pins 15 is positioned on the fin 20 side of the heat sink 14.
Into the through hole 16 of the heat sink 14. Then heat sink 1
The through holes 16 of the semiconductor chip 12 are inserted into the positioning pins 15 so that the upper surface 18 of the semiconductor chip 12 is in close contact with the bottom surface of the semiconductor chip 4. When the through holes 16 of the semiconductor chip 12 are inserted into the positioning pins 15 and the positioning pins 15 are used as a reference, the electrodes formed on the front and back surfaces of the semiconductor chip 12 can be reliably butted against each other.

【0027】このように組み立てられた第1半導体装置
10では、最上段に位置する半導体チップ12Aが放熱
板14に直に接触しているので、上面18を介して半導
体チップ12Aに生じた熱を放熱板14に伝熱させ、当
該放熱板14から大気中に放熱させることで半導体チッ
プ12Aの温度上昇を防止することができ、もって前記
半導体チップ12Aの動作を確実に行わせることができ
る。
In the first semiconductor device 10 assembled as described above, since the uppermost semiconductor chip 12A is in direct contact with the heat sink 14, heat generated in the semiconductor chip 12A via the upper surface 18 is removed. By transmitting heat to the heat radiating plate 14 and radiating the heat from the heat radiating plate 14 to the atmosphere, it is possible to prevent the temperature of the semiconductor chip 12A from rising, so that the operation of the semiconductor chip 12A can be reliably performed.

【0028】そして半導体チップ12Bおよび半導体チ
ップ12Cに発生した熱は、これら半導体チップにおけ
る貫通穴16の側壁から位置決めピン15へと伝わり、
当該位置決めピン15を介して放熱板15へと伝熱さ
れ、そのご当該放熱板14から放熱される(伝熱の状態
については同図における矢印を参照)。このため放熱板
14に接触しない半導体チップ12、特に上下の半導体
チップ12A、12Cに挟まれる半導体チップ12Bに
おいても位置決めピン15を介して放熱板14へと熱が
伝わるので、前記半導体チップ12Bに熱が蓄積される
ことがなく、安定した動作を行うことが可能になる。
The heat generated in the semiconductor chips 12B and 12C is transmitted from the side walls of the through holes 16 in these semiconductor chips to the positioning pins 15, and
The heat is transferred to the heat radiating plate 15 via the positioning pin 15 and is radiated from the heat radiating plate 14 (for the heat transfer state, see the arrow in the figure). Therefore, even in the semiconductor chip 12 not in contact with the heat radiating plate 14, especially the semiconductor chip 12B sandwiched between the upper and lower semiconductor chips 12A and 12C, heat is transmitted to the heat radiating plate 14 through the positioning pins 15, so that heat is transferred to the semiconductor chip 12B. Is not accumulated, and a stable operation can be performed.

【0029】図2は、本実施に係る半導体装置の第2実
施例を示している。同図に示すように、第2半導体装置
22は、第1半導体装置10を構成する半導体チップ1
2と同様の半導体チップ24と、位置決めピン26とで
構成されている。なお半導体チップ24においては前述
した半導体チップ12と同様のものであるため貫通穴2
8とともに説明を省略する。
FIG. 2 shows a second embodiment of the semiconductor device according to the present invention. As shown in the figure, the second semiconductor device 22 is a semiconductor chip 1 of the first semiconductor device 10.
2 and a positioning pin 26. Since the semiconductor chip 24 is the same as the semiconductor chip 12 described above,
The description is omitted together with 8.

【0030】位置決めピン26は、貫通穴26と嵌合が
可能なだけの外径を有した嵌合部26Aと、実装対象と
なる基板30との接合をなす底部26Bとで構成されて
おり、嵌合部26Aの長さは、複数の半導体チップ24
を積層させた厚みより長くなるように設定されている。
The positioning pin 26 is composed of a fitting portion 26A having an outer diameter enough to fit into the through hole 26 and a bottom portion 26B for joining with the board 30 to be mounted. The length of the fitting portion 26 </ b> A is
Are set to be longer than the thickness in which the layers are stacked.

【0031】このような半導体装置22では、積層され
た半導体チップ24の最上部に位置する半導体チップ2
4Aの上面32から位置決めピン26の嵌合部26Aが
突出するとともに、半導体チップ24の最下部に位置す
る半導体チップ24Bの下面34から底部26Bが突出
した形態となっている。そしてこうした半導体装置22
を基板30に実装すると底部26Bの厚みに相当する部
分に隙間36が形成され、空気の流通経路が形成される
ので、半導体チップ24の放熱効果を向上させることが
可能になる。また基板30と半導体チップ24Bとの間
に隙間36が形成されたことから、両者の間に熱膨張係
数の違いがあっても前記隙間36がこれを吸収するの
で、両者に寸法変動によるストレスが加わるのを防止す
ることができる。なお隙間36に接着剤を充填させるこ
とすれば、両者の間の接合強度を高めることが可能にな
り、耐衝撃値の向上等を図ることができる。
In such a semiconductor device 22, the semiconductor chip 2 located at the uppermost part of the stacked semiconductor chips 24
The fitting portion 26A of the positioning pin 26 protrudes from the upper surface 32 of 4A, and the bottom portion 26B protrudes from the lower surface 34 of the semiconductor chip 24B located at the lowermost portion of the semiconductor chip 24. And such a semiconductor device 22
When the semiconductor chip 24 is mounted on the substrate 30, the gap 36 is formed in a portion corresponding to the thickness of the bottom portion 26B, and an air circulation path is formed, so that the heat dissipation effect of the semiconductor chip 24 can be improved. In addition, since the gap 36 is formed between the substrate 30 and the semiconductor chip 24B, even if there is a difference in the coefficient of thermal expansion between the two, the gap 36 absorbs the difference. It can be prevented from joining. If the gap 36 is filled with an adhesive, the bonding strength between the two can be increased, and the impact resistance can be improved.

【0032】また上面32より突出した嵌合部26Aか
ら熱の放出がなされるので、たとえ上下の半導体チップ
24に挟まれた半導体チップ24が存在しても、熱は貫
通穴28を介して位置決めピン26へと伝わり、突出し
た嵌合部26Aから大気中へと放出されるので、半導体
チップ24の温度が上昇するのを防止することができ
る。さらに半導体チップ24に発生した熱は、位置決め
ピン26の嵌合部26Aのみならず底部26B側にも伝
熱し、隙間36から放熱したり、あるいは基板30側に
伝熱されるので、このことからも半導体チップ24の温
度上昇を防ぐことができる。
Further, since heat is released from the fitting portion 26A protruding from the upper surface 32, even if the semiconductor chip 24 sandwiched between the upper and lower semiconductor chips 24 exists, the heat is positioned through the through hole 28. Since the power is transmitted to the pins 26 and is released into the atmosphere from the protruding fitting portion 26A, the temperature of the semiconductor chip 24 can be prevented from rising. Further, the heat generated in the semiconductor chip 24 is transmitted not only to the fitting portion 26A of the positioning pin 26 but also to the bottom portion 26B side and is radiated from the gap 36 or is transmitted to the substrate 30 side. The temperature rise of the semiconductor chip 24 can be prevented.

【0033】図3は、位置決めピンへの伝熱の効率向上
を図るようにした半導体装置の断面説明図である。同図
に示すように、半導体チップ38の底面には短絡防止用
の絶縁層40を介して銅やアルミの金属材料からなる伝
熱層42が形成されている。そして当該伝熱層42は、
貫通穴44の側壁から突出した形態となっており、当該
貫通穴44に挿通される位置決めピン46に接触可能に
なっている。このように位置決めピン46に伝熱層42
を接触させるようにすれば、熱伝導率の良好な伝熱層4
2を介して位置決めピン46に伝熱されるのでより効率
的に放熱を行わせることができる。このため半導体チッ
プ38を高速(高クロック)で動作させ発熱量が増大し
たとしても、半導体チップ38内に熱が蓄積されること
がなく、抵抗値の上昇を防ぐことができ、もって半導体
チップ38、および半導体装置48の安定した動作を行
わせることが可能になる。
FIG. 3 is a sectional view of a semiconductor device designed to improve the efficiency of heat transfer to the positioning pins. As shown in the figure, a heat transfer layer 42 made of a metal material such as copper or aluminum is formed on the bottom surface of the semiconductor chip 38 via an insulating layer 40 for preventing short circuit. And the heat transfer layer 42
It has a form protruding from the side wall of the through hole 44, and can contact a positioning pin 46 inserted into the through hole 44. Thus, the heat transfer layer 42 is
Is contacted with the heat transfer layer 4 having a good thermal conductivity.
Since heat is transferred to the positioning pin 46 via the second pin 2, heat can be more efficiently dissipated. Therefore, even if the semiconductor chip 38 is operated at a high speed (high clock) and the amount of heat generation increases, no heat is accumulated in the semiconductor chip 38, and a rise in the resistance value can be prevented. , And the semiconductor device 48 can be operated stably.

【0034】また積層される半導体チップおよび放熱板
を貫通穴と嵌合される位置決めピンにて半導体チップ同
士および放熱板との正確な位置決めを行うことができる
ことはいうまでもない。
Needless to say, the semiconductor chips to be stacked and the heat sink can be accurately positioned with respect to each other and the heat sink by positioning pins fitted into the through holes.

【0035】ところで積層される半導体チップおよび放
熱板を貫通穴と嵌合される位置決めピンにて半導体チッ
プ同士および放熱板との正確な位置決めを行うことがで
きることはいうまでもないが、この形態に限定されるこ
ともなく位置決めピンを半導体チップおよび放熱板を貫
通する(位置決め機能を有しない)伝熱ピンとしてもよ
い。またこうした位置決めピン15は、嵌合部15Aと
頭部15Bとで形成してあるが、この形態に限定される
こともなく頭部15Bを有しない嵌合部15Aだけの形
態であってもよい。さらに位置決めピンの半導体チップ
等への取付は、半導体チップからピン側への伝熱作用が
良好に行われれば何でもよく、例えば圧入や接着および
その他の取り付け方法を用いるようにしてもよい。
By the way, it is needless to say that the semiconductor chips and the radiator plate can be accurately positioned between the semiconductor chips and the radiator plate by the positioning pins fitted into the through holes. Without limitation, the positioning pin may be a heat transfer pin penetrating the semiconductor chip and the heat sink (having no positioning function). Although the positioning pin 15 is formed by the fitting portion 15A and the head portion 15B, the present invention is not limited to this configuration, and the positioning pin 15 may be in the form of only the fitting portion 15A without the head portion 15B. . Further, the positioning pin may be attached to the semiconductor chip or the like by any method as long as the heat transfer from the semiconductor chip to the pin is performed well. For example, press-fitting, bonding, and other attachment methods may be used.

【0036】[0036]

【発明の効果】以上説明したように本発明によれば、厚
み方向に接続が可能な半導体チップを積層させた半導体
モジュールと、この半導体モジュールの表面に密着する
放熱板と、前記半導体モジュールを構成する前記半導体
チップと前記放熱板とに貫通する伝熱ピンを有したこと
や、厚み方向に接続が可能な半導体チップを積層させた
半導体モジュールと、当該半導体モジュールを構成する
前記半導体チップに貫通しその端部が前記半導体モジュ
ールから突出する伝熱ピンとを有したことから、上下を
半導体チップに挟まれる半導体チップにおいても十分な
放熱を行うことができ、また上下に位置する半導体チッ
プにおいても十分な放熱を可能とすることができる。
As described above, according to the present invention, a semiconductor module in which semiconductor chips that can be connected in the thickness direction are stacked, a radiator plate that is in close contact with the surface of the semiconductor module, and the semiconductor module Having a heat transfer pin that penetrates the semiconductor chip and the heat sink, a semiconductor module in which semiconductor chips connectable in a thickness direction are stacked, and a semiconductor module that constitutes the semiconductor module. Since the end portion has the heat transfer pin protruding from the semiconductor module, sufficient heat radiation can be performed even in the semiconductor chip sandwiched between the upper and lower semiconductor chips, and also sufficient in the semiconductor chip positioned above and below. Heat can be dissipated.

【0037】さらに上記効果に加え、表面に貫通穴を有
した半導体チップと、前記貫通穴に差し込み可能な位置
決めピンとからなり、前記位置決めピンを基準として前
記半導体チップを積層した半導体装置であって、最上段
に位置する前記半導体チップの表面に前記貫通穴を有し
前記位置決めピンに挿通される放熱板を設けたことや、
あるいは表面に貫通穴を有した半導体チップと、前記貫
通穴に差し込み可能な位置決めピンとからなり、前記位
置決めピンを基準として前記半導体チップを積層した半
導体装置であって、前記位置決めピンを最上段に位置す
る前記半導体チップの表面と、最下段に位置する前記半
導体チップの表面とから突出させたことから、位置決め
ピンの挿入によって積層される半導体チップや放熱板の
位置決めを容易に行わせることができる。
Further, in addition to the above effects, a semiconductor device comprising a semiconductor chip having a through hole on a surface thereof and a positioning pin insertable into the through hole, wherein the semiconductor chips are stacked on the basis of the positioning pin, Providing a heat sink that has the through hole on the surface of the semiconductor chip located at the top and is inserted into the positioning pin;
Alternatively, a semiconductor device comprising a semiconductor chip having a through hole on a surface thereof and a positioning pin insertable into the through hole, wherein the semiconductor chip is stacked on the basis of the positioning pin, wherein the positioning pin is positioned at the uppermost stage. Since the semiconductor chip and the heat sink are protruded from the surface of the semiconductor chip and the surface of the lowermost semiconductor chip, positioning of the stacked semiconductor chips and the heat sink by inserting the positioning pins can be easily performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本実施の形態に係る半導体装置の構造を示した
第1実施例の断面説明図である。
FIG. 1 is an explanatory sectional view of a first example showing the structure of a semiconductor device according to the present embodiment.

【図2】本実施の形態に係る半導体装置の構造を示した
第2実施例の断面説明図である。
FIG. 2 is an explanatory sectional view of a second example showing the structure of the semiconductor device according to the present embodiment;

【図3】位置決めピンへの伝熱の効率向上を図るように
した半導体装置の断面説明図である。
FIG. 3 is a cross-sectional explanatory view of a semiconductor device designed to improve the efficiency of heat transfer to positioning pins.

【符号の説明】[Explanation of symbols]

10 第1半導体装置 12(12A、12B、12C) 半導体チップ 14 放熱板 15 位置決めピン 15A 嵌合部 15B 頭部 16 貫通穴 18 上面 20 フィン 22 第2半導体装置 24 半導体チップ3 26 位置決めピン 26A 嵌合部 26B 底部 28 貫通穴 30 基板 32 上面 34 下面 36 隙間 38 半導体チップ 40 絶縁層 42 伝熱層 44 貫通穴 46 位置決めピン 48 半導体装置 Reference Signs List 10 first semiconductor device 12 (12A, 12B, 12C) semiconductor chip 14 heat sink 15 positioning pin 15A fitting portion 15B head 16 through hole 18 upper surface 20 fin 22 second semiconductor device 24 semiconductor chip 3 26 positioning pin 26A fitting Part 26B Bottom part 28 Through hole 30 Substrate 32 Upper surface 34 Lower surface 36 Gap 38 Semiconductor chip 40 Insulating layer 42 Heat transfer layer 44 Through hole 46 Positioning pin 48 Semiconductor device

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 厚み方向に接続が可能な半導体チップを
積層させた半導体モジュールと、この半導体モジュール
の表面に密着する放熱板と、前記半導体モジュールを構
成する前記半導体チップと前記放熱板とに貫通する伝熱
ピンを有したことを特徴とする半導体装置。
1. A semiconductor module in which semiconductor chips connectable in a thickness direction are stacked, a radiator plate closely attached to a surface of the semiconductor module, and a penetrating through the semiconductor chip and the radiator plate constituting the semiconductor module. A semiconductor device comprising: a heat transfer pin.
【請求項2】 表面に貫通穴を有した半導体チップと、
前記貫通穴に差し込み可能な位置決めピンとからなり、
前記位置決めピンを基準として前記半導体チップを積層
した半導体装置であって、最上段に位置する前記半導体
チップの表面に前記貫通穴を有し前記位置決めピンに挿
通される放熱板を設けたことを特徴とする半導体装置。
2. A semiconductor chip having a through hole on a surface thereof;
It consists of a positioning pin that can be inserted into the through hole,
A semiconductor device in which the semiconductor chips are stacked on the basis of the positioning pins, wherein a heat radiating plate having the through hole is provided on a surface of the uppermost semiconductor chip and inserted through the positioning pins. Semiconductor device.
【請求項3】 厚み方向に接続が可能な半導体チップを
積層させた半導体モジュールと、当該半導体モジュール
を構成する前記半導体チップに貫通しその端部が前記半
導体モジュールから突出する伝熱ピンとを有したことを
特徴とする半導体装置。
3. A semiconductor module in which semiconductor chips connectable in a thickness direction are stacked, and a heat transfer pin penetrating through the semiconductor chip constituting the semiconductor module and having an end protruding from the semiconductor module. A semiconductor device characterized by the above-mentioned.
【請求項4】 表面に貫通穴を有した半導体チップと、
前記貫通穴に差し込み可能な位置決めピンとからなり、
前記位置決めピンを基準として前記半導体チップを積層
した半導体装置であって、前記位置決めピンを最上段に
位置する前記半導体チップの表面と、最下段に位置する
前記半導体チップの表面とから突出させたことを特徴と
する半導体装置。
4. A semiconductor chip having a through hole on a surface,
It consists of a positioning pin that can be inserted into the through hole,
A semiconductor device in which the semiconductor chips are stacked on the basis of the positioning pins, wherein the positioning pins protrude from a surface of the semiconductor chip positioned at an uppermost level and a surface of the semiconductor chip positioned at a lowermost level. A semiconductor device characterized by the above-mentioned.
【請求項5】 前記半導体チップの表面に伝熱層を形成
し、この伝熱層を前記伝熱ピンに接触させたことを特徴
とする請求項1または請求項3に記載の半導体装置。
5. The semiconductor device according to claim 1, wherein a heat transfer layer is formed on a surface of the semiconductor chip, and the heat transfer layer is brought into contact with the heat transfer pins.
【請求項6】 前記半導体チップの表面に伝熱層を形成
し、この伝熱層を前記位置決めピンに接触させたことを
特徴とする請求項2または請求項4に記載の半導体装
置。
6. The semiconductor device according to claim 2, wherein a heat transfer layer is formed on a surface of the semiconductor chip, and the heat transfer layer is brought into contact with the positioning pins.
JP33472299A 1999-11-25 1999-11-25 Semiconductor device Withdrawn JP2001156247A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33472299A JP2001156247A (en) 1999-11-25 1999-11-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33472299A JP2001156247A (en) 1999-11-25 1999-11-25 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2001156247A true JP2001156247A (en) 2001-06-08

Family

ID=18280493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33472299A Withdrawn JP2001156247A (en) 1999-11-25 1999-11-25 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2001156247A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245311A (en) * 2005-03-03 2006-09-14 Oki Electric Ind Co Ltd Semiconductor device and manufacturing method thereof
US7626261B2 (en) 2006-10-30 2009-12-01 Samsung Electronics Co., Ltd. Wafer stacked package having vertical heat emission path and method of fabricating the same
JPWO2008108334A1 (en) * 2007-03-06 2010-06-17 株式会社ニコン Semiconductor device and method for manufacturing the semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245311A (en) * 2005-03-03 2006-09-14 Oki Electric Ind Co Ltd Semiconductor device and manufacturing method thereof
US7626261B2 (en) 2006-10-30 2009-12-01 Samsung Electronics Co., Ltd. Wafer stacked package having vertical heat emission path and method of fabricating the same
US8049329B2 (en) 2006-10-30 2011-11-01 Samsung Electronics Co., Ltd. Wafer stacked package waving bertical heat emission path and method of fabricating the same
US8310046B2 (en) 2006-10-30 2012-11-13 Samsung Electronics Co., Ltd. Wafer stacked package waving bertical heat emission path and method of fabricating the same
JPWO2008108334A1 (en) * 2007-03-06 2010-06-17 株式会社ニコン Semiconductor device and method for manufacturing the semiconductor device
US9159640B2 (en) 2007-03-06 2015-10-13 Nikon Corporation Semiconductor device and method for manufacturing the semiconductor device

Similar Documents

Publication Publication Date Title
US7274105B2 (en) Thermal conductive electronics substrate and assembly
JP4493121B2 (en) Semiconductor device and semiconductor chip packaging method
KR100632459B1 (en) Heat-dissipating semiconductor package and manufacturing method
JP2009522761A (en) Integrated electronic component and cooling device for integrated electronic component
JP2002118384A (en) Electronic equipment
TWI286832B (en) Thermal enhance semiconductor package
JPH10247702A (en) Ball grid array package and printed board
JP3603354B2 (en) Hybrid integrated circuit device
JP2001284524A (en) Power semiconductor module
JP2000332171A (en) Heat dissipation structure of heat generating element and module having that structure
JP2001156247A (en) Semiconductor device
JP7236930B2 (en) Heat dissipation device
JP2004281804A (en) Circuit board
JP3378174B2 (en) Heat dissipation structure of high heating element
JP3855726B2 (en) Power module
JP2000200977A (en) Hybrid module
JP2003152368A (en) Electronics
JP2612455B2 (en) Substrate for mounting semiconductor elements
JP2006135202A (en) Heat dissipation structure of electronic equipment
CN114450784A (en) Power semiconductor component and method for producing a power semiconductor component
JP2000124578A (en) Hybrid module and manufacture thereof
JP7639307B2 (en) Heat dissipation device
JPH10125833A (en) Bga type package mounting substrate and bga type package mounting method
CN219917171U (en) Power device and power module
JPH0878616A (en) Multi-chip module

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070206