[go: up one dir, main page]

JP2001284088A - Power supply circuit for lamp - Google Patents

Power supply circuit for lamp

Info

Publication number
JP2001284088A
JP2001284088A JP2000097414A JP2000097414A JP2001284088A JP 2001284088 A JP2001284088 A JP 2001284088A JP 2000097414 A JP2000097414 A JP 2000097414A JP 2000097414 A JP2000097414 A JP 2000097414A JP 2001284088 A JP2001284088 A JP 2001284088A
Authority
JP
Japan
Prior art keywords
circuit
voltage
pulse
output
lamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000097414A
Other languages
Japanese (ja)
Inventor
Shinji Shimanuki
新次 嶋貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2000097414A priority Critical patent/JP2001284088A/en
Publication of JP2001284088A publication Critical patent/JP2001284088A/en
Pending legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power supply circuit which can light a lamp in a stable manner both at light load mode and at constant power heavy load mode. SOLUTION: A switch element Q2 connected in series with a first winding line L01 of a transformer T1 of a converter circuit is put under an on-off control by a signal output or the like of RS flip-flop 123. A comparator 122 detects a current flowing to the switching element Q2 from a resistor RS, and outputs a reset signal to the RS flip-flop 123. A trigger pulse generating circuit 70 generates a trigger pulse using charging and discharging waveforms formed by the resistor RS and a capacitor CT and supply it to the comparator 122, so that the comparator 122 can output a reset signal in a stable manner even when a current flowing in the switching element Q2 is at a small light load mode.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ランプ負荷を点灯
させるために用いるランプ用電源回路に係わり、特に軽
負荷モードと定電力重負荷モードの両方で安定に動作す
るランプ用電源回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lamp power supply circuit used for lighting a lamp load, and more particularly to a lamp power supply circuit which operates stably in both a light load mode and a constant power heavy load mode.

【0002】[0002]

【従来の技術】図3はランプ用電源回路の全体構成を示
すブロック図である。図3において、交流電源10から
の交流電圧を整流するブリッジダイオードD0と、コン
デンサC0と、チョークコイルL1と、スイッチ素子S
1と、整流ダイオードD1と、平滑コンデンサC1と、
抵抗RS1は、整流平滑回路20を構成しており、実際
には昇圧型チョッパ回路方式の力率補正回路として動作
している。スイッチ素子S1は、制御回路11によって
オン・オフされる。検出用の抵抗RS1は、整流後の脈
流電圧VLを検出するためのものである。なお、この整
流平滑回路20の動作については、本出願人の先願であ
る特願平11−219640号で詳細に説明しているの
で、省略する。
2. Description of the Related Art FIG. 3 is a block diagram showing the overall configuration of a lamp power supply circuit. In FIG. 3, a bridge diode D0 for rectifying an AC voltage from the AC power supply 10, a capacitor C0, a choke coil L1, and a switch element S
1, a rectifier diode D1, a smoothing capacitor C1,
The resistor RS1 constitutes the rectifying / smoothing circuit 20, and actually operates as a boost factor chopper circuit type power factor correction circuit. The switch element S1 is turned on / off by the control circuit 11. The detection resistor RS1 is for detecting the rectified pulsating voltage VL. The operation of the rectifying / smoothing circuit 20 has been described in detail in Japanese Patent Application No. 11-219640, which is a prior application of the present applicant, and thus will not be described.

【0003】整流平滑回路20で発生した直流電圧V0
は、トランスT1の1次巻線L01に入力される。1次巻
線L01には、スイッチ素子S2と検出用の抵抗RS2が
直列に接続され、この1次巻線L01〜抵抗RS2よりな
る直列回路は、整流平滑回路20に並列接続されてい
る。スイッチ素子S2は、制御回路12によってオン・
オフされる。制御回路12の具体的構成例については、
後述する。
The DC voltage V0 generated by the rectifying and smoothing circuit 20
Is input to the primary winding L01 of the transformer T1. A switching element S2 and a resistor RS2 for detection are connected in series to the primary winding L01, and a series circuit including the primary winding L01 and the resistor RS2 is connected in parallel to the rectifying / smoothing circuit 20. The switch element S2 is turned on by the control circuit 12.
Turned off. For a specific configuration example of the control circuit 12,
It will be described later.

【0004】トランスT1の2次巻線L02には、整流ダ
イオードD2とフライホイールダイオードD3との直列
回路が並列接続され、フライホイールダイオードD3
に、チョークコイルL2と平滑コンデンサC3との直列
回路が並列接続されている。トランスT1,整流ダイオ
ードD2,フライホイールダイオードD3,チョークコ
イルL2,平滑コンデンサC3は、コンバータ回路30
を構成しており、実際には、一次側ピーク電流制御方式
の電流モードのDC/DCコンバータである。
A series circuit of a rectifier diode D2 and a flywheel diode D3 is connected in parallel to a secondary winding L02 of the transformer T1, and a flywheel diode D3
, A series circuit of a choke coil L2 and a smoothing capacitor C3 is connected in parallel. The transformer T1, the rectifier diode D2, the flywheel diode D3, the choke coil L2, and the smoothing capacitor C3
, And is a current mode DC / DC converter of a primary peak current control method.

【0005】コンバータ回路30には、ダイオードD4
と抵抗R1とコンデンサC4との直列回路が並列接続さ
れている。ダイオードD4と抵抗R1との接続点には、
ブースト出力回路40が接続されている。抵抗R1とコ
ンデンサC4には、高圧パルス発生回路50が並列接続
され、高圧パルス発生回路50には、放電ランプ60が
接続されている。放電ランプ60を点灯させるには、高
圧パルス発生回路50によって放電ランプ60にイグニ
ッションパルスを印加し、放電ランプ60の陰極・陽極
間に絶縁破壊を生じさせる。放電ランプ60を点灯させ
る際には、高電圧が必要であるので、ブースト出力回路
40は高圧パルス発生回路50にブースト電圧を供給
し、これにより、高圧パルス発生回路50は、高電圧を
発生して放電ランプ60へ供給する。放電ランプ60が
点灯してその点灯を維持するには、大電流が必要である
ので、コンバータ回路30は放電ランプ60に大電流を
供給する。
The converter circuit 30 includes a diode D4
And a series circuit of a resistor R1 and a capacitor C4 are connected in parallel. At the connection point between the diode D4 and the resistor R1,
The boost output circuit 40 is connected. A high-voltage pulse generation circuit 50 is connected in parallel to the resistor R1 and the capacitor C4, and a discharge lamp 60 is connected to the high-voltage pulse generation circuit 50. In order to turn on the discharge lamp 60, an ignition pulse is applied to the discharge lamp 60 by the high-voltage pulse generation circuit 50, thereby causing dielectric breakdown between the cathode and anode of the discharge lamp 60. When lighting the discharge lamp 60, a high voltage is required, so the boost output circuit 40 supplies a boost voltage to the high-voltage pulse generation circuit 50, whereby the high-voltage pulse generation circuit 50 generates a high voltage. To the discharge lamp 60. Since a large current is required to light the discharge lamp 60 and maintain the lighting, the converter circuit 30 supplies the discharge lamp 60 with a large current.

【0006】ブースト出力回路40からダイオードD4
と抵抗R1との接続点に供給される電圧がコンバータ回
路30からの電圧よりも高ければ、ダイオードD4は逆
バイアスとなるので、コンバータ回路30から高圧パル
ス発生回路50には、電圧,電流が供給されない。放電
ランプ60が点灯してブースト出力回路40から出力電
圧が低下し、コンバータ回路30からの出力電圧を下回
ると、ダイオードD4が順バイアスとなる。そして、定
電力出力回路30から高圧パルス発生回路50に電圧,
電流が供給されることになる。又、ランプ電流検出回路
13は、検出用の抵抗RS3により放電ランプ60に流
れるランプ電流の量を検出しており、ランプが点灯して
いることを表示する図示せぬインジケータの制御等を行
っている。
[0006] From the boost output circuit 40 to the diode D4
If the voltage supplied to the connection point between the resistor D1 and the resistor R1 is higher than the voltage from the converter circuit 30, the diode D4 becomes reverse-biased, so that the voltage and current are supplied from the converter circuit 30 to the high-voltage pulse generating circuit 50. Not done. When the discharge lamp 60 is turned on and the output voltage from the boost output circuit 40 decreases and falls below the output voltage from the converter circuit 30, the diode D4 becomes forward-biased. The voltage from the constant power output circuit 30 to the high voltage pulse generation circuit 50 is
Current will be supplied. Further, the lamp current detection circuit 13 detects the amount of lamp current flowing through the discharge lamp 60 by the detection resistor RS3, and controls an indicator (not shown) for displaying that the lamp is lit. I have.

【0007】図4は従来例の回路図、図5及び図6は、
図4の動作を説明するための波形図であり、併せて説明
する。図4は、図3中の制御回路12とその周辺部の具
体的構成を示している。図4において、充放電回路であ
る抵抗RTとコンデンサCTとの接続点には、トランジ
スタQ3のベースが接続されている。抵抗RTには、電
源電圧Vcc1が印加されている。トランジスタQ3のコ
レクタには、電源電圧Vcc1が供給され、エミッタは、
抵抗R4,R5を介して、スイッチ素子S2であるFE
T(電界効果トランジスタ)Q2と検出用の抵抗RS2と
の接続点に接続されている。
FIG. 4 is a circuit diagram of a conventional example, and FIGS.
FIG. 5 is a waveform diagram for explaining the operation of FIG. 4 and will be described together. FIG. 4 shows a specific configuration of the control circuit 12 and its peripheral portion in FIG. In FIG. 4, a base of a transistor Q3 is connected to a connection point between a resistor RT and a capacitor CT, which are charge / discharge circuits. The power supply voltage Vcc1 is applied to the resistor RT. The power supply voltage Vcc1 is supplied to the collector of the transistor Q3, and the emitter is
FE, which is the switch element S2, via the resistors R4 and R5
It is connected to a connection point between a T (field effect transistor) Q2 and a detection resistor RS2.

【0008】コンデンサCTには、図5(A)に示すよ
うな、のこぎり波状の充放電波形が発生する。この充放
電波形は、発振器121に入力される。発振器121
は、図5(B)に示すように、コンデンサCTからの充
放電波形における放電期間にハイとなる方形波パルスを
発生する。このパルスは、RSフリップフロップ123
のセット(S)入力端子とOR回路124の一方の入力端
子に入力される。コンパレータ122の非反転入力端子
には、トランジスタQ3及び抵抗R4を介するコンデン
サCTの電圧と、トランスT1及びスイッチ素子S2
(FETQ2)を流れる電流を抵抗RS2で検出した電
圧とを混合した、図5(C)に実線で示す制御電圧が入
力される。
The capacitor CT generates a sawtooth-shaped charge / discharge waveform as shown in FIG. This charge / discharge waveform is input to the oscillator 121. Oscillator 121
Generates a square wave pulse which becomes high during the discharge period of the charge / discharge waveform from the capacitor CT, as shown in FIG. 5 (B). This pulse is output from the RS flip-flop 123
Is input to one of the set (S) input terminals and one input terminal of the OR circuit 124. The non-inverting input terminal of the comparator 122 includes the voltage of the capacitor CT via the transistor Q3 and the resistor R4, the transformer T1 and the switch element S2.
A control voltage indicated by a solid line in FIG. 5C, in which the current flowing through (FET Q2) is mixed with the voltage detected by the resistor RS2.

【0009】なお、コンパレータ122の非反転入力端
子には、原理的にはトランジスタQ3及び抵抗R4を介
するコンデンサCTの電圧を供給する必要は無いが、後
で説明する制御信号のスロープ補償の目的で混合してい
る。コンパレータ122の反転入力端子には、図5
(C)に破線で示す基準電圧Vrefが入力される。な
お、ここでは、基準電圧Vrefを変化させた場合の波形
を示している。コンパレータ122の出力は、図5
(D)に示すようなパルス波形となり、このパルス波形
は、RSフリップフロップ123のリセット(R)入力端
子に入力される。RSフリップフロップ123の出力
は、OR回路124の他方の入力端子に入力される。
It is not necessary to supply the voltage of the capacitor CT via the transistor Q3 and the resistor R4 to the non-inverting input terminal of the comparator 122 in principle, but for the purpose of compensating the slope of the control signal described later. Mixed. 5 is connected to the inverting input terminal of the comparator 122.
A reference voltage Vref indicated by a broken line is input to (C). Here, a waveform when the reference voltage Vref is changed is shown. The output of the comparator 122 is shown in FIG.
The pulse waveform shown in (D) is input to the reset (R) input terminal of the RS flip-flop 123. The output of the RS flip-flop 123 is input to the other input terminal of the OR circuit 124.

【0010】OR回路124の出力はトランジスタQ5
のベースに入力され、OR回路124の出力を反転した
ものはトランジスタQ4のベースに入力される。トラン
ジスタQ4,Q5は増幅回路を構成しており、この増幅
回路は、図5(E)に示すパルス波形によってFETQ
2(スイッチ素子S2)を駆動する。トランジスタQ4
のコレクタには、電源電圧Vcc2が印加されている。な
お、RSフリップフロップ123のセット入力端子とリ
セット入力端子に入力される信号は、本実施例に限定さ
れず、互いに逆に構成することもできる。なお、コンパ
レータ122の反転入力端子に入力する基準電圧Vref
が一定であれば、コンデンサCTの容量が小さい方が、
スイッチ素子S2のオン期間を長くすることができ、コ
ンバータ回路30の出力電圧V0を大きくすることがで
きる。
The output of the OR circuit 124 is a transistor Q5
And the inverted output of the OR circuit 124 is input to the base of the transistor Q4. The transistors Q4 and Q5 form an amplifier circuit, and this amplifier circuit uses the pulse waveform shown in FIG.
2 (switch element S2). Transistor Q4
Is applied with a power supply voltage Vcc2. Note that the signals input to the set input terminal and the reset input terminal of the RS flip-flop 123 are not limited to the present embodiment, and may be configured to be opposite to each other. The reference voltage Vref input to the inverting input terminal of the comparator 122
Is constant, the smaller the capacitance of the capacitor CT is,
The ON period of switch element S2 can be lengthened, and output voltage V0 of converter circuit 30 can be increased.

【0011】放電ランプ60を点灯させる際、放電ラン
プ60をアーク放電からグロー放電へ移行させるため、
高圧パルス発生回路50にて高圧のイグニッションパル
スを発生すべく、ブースト出力回路40によってブース
ト電圧を生成する。このブースト電圧で高圧パルス発生
回路50を動作させる期間、コンバータ回路30はほぼ
無負荷状態であるため、抵抗RS2からコンパレータ1
22の非反転入力端子には十分な電圧を帰還することが
できない。そこで、コンパレータ122からのリセット
パルスが非出力状態となって、定電力出力回路30の出
力電圧が不安定になるのを防ぐため、トランジスタQ3
を介してコンデンサCTの電圧をコンパレータ122の
非反転入力端子に同時に帰還させる後述するスロープ補
償をしている。
When the discharge lamp 60 is turned on, the discharge lamp 60 shifts from arc discharge to glow discharge.
The boost output circuit 40 generates a boost voltage so that the high voltage pulse generation circuit 50 generates a high voltage ignition pulse. During the period in which the high-voltage pulse generating circuit 50 is operated with this boost voltage, the converter circuit 30 is almost in a no-load state.
A sufficient voltage cannot be fed back to the non-inverting input terminal 22. Therefore, in order to prevent the reset pulse from the comparator 122 from being in the non-output state and the output voltage of the constant power output circuit 30 from becoming unstable, the transistor Q3
The slope compensation described later is performed in which the voltage of the capacitor CT is simultaneously fed back to the non-inverting input terminal of the comparator 122 through the comparator.

【0012】図6は、コンパレータ122の非反転入力
端子に入力される電圧と、基準電圧Vrefが変化したと
き、換言すれば、スイッチ素子S2(FETQ2)を流
れるスイッチング電流が変化したとき、コンパレータ1
22より出力されるリセットパルスの位相がコンデンサ
CTの容量の大小によりどのように変化するかを示して
いる。コンパレータ122の非反転入力端子に入力され
る電圧波形の傾斜部分はスイッチング電流の傾斜と、ト
ランジスタQ3を介するコンデンサCTの充電電圧特性
の傾斜とから生成されたものである。図6(A)におい
て、実線はコンデンサCTの容量の大きい場合のコンパ
レータ122の非反転入力端子に入力される合成電圧波
形、破線はコンデンサCTの容量の小さい場合のコンパ
レータ122の非反転入力端子に入力される合成電圧波
形である。
FIG. 6 shows that when the voltage input to the non-inverting input terminal of the comparator 122 and the reference voltage Vref change, in other words, when the switching current flowing through the switch element S2 (FET Q2) changes, the comparator 1
It shows how the phase of the reset pulse output from 22 changes according to the magnitude of the capacitance of the capacitor CT. The slope portion of the voltage waveform input to the non-inverting input terminal of the comparator 122 is generated from the slope of the switching current and the slope of the charging voltage characteristic of the capacitor CT via the transistor Q3. In FIG. 6A, a solid line is a composite voltage waveform input to the non-inverting input terminal of the comparator 122 when the capacitance of the capacitor CT is large, and a dashed line is a non-inverting input terminal of the comparator 122 when the capacitance of the capacitor CT is small. It is an input composite voltage waveform.

【0013】図6(A)に示すように、基準電圧Vref
がaの位置にあるとすると、コンパレータ122より出
力されるリセットパルスは、図6(B)に示す位置とな
る。基準電圧Vrefがbの位置に下がると(即ち、スイ
ッチ素子S2を流れるスイッチング電流が増えると)、
コンデンサCTの容量が大きければ、リセットパルス
は、図6(C)に示す位置に移動する。その結果、スイ
ッチ素子S2のオン期間を短くする方向に変化し、スイ
ッチング電流を抑制するように負帰還がかかって定電力
化される。
As shown in FIG. 6A, the reference voltage Vref
Is at the position a, the reset pulse output from the comparator 122 is at the position shown in FIG. When the reference voltage Vref drops to the position b (that is, when the switching current flowing through the switch element S2 increases),
If the capacitance of the capacitor CT is large, the reset pulse moves to the position shown in FIG. As a result, the on-period of the switch element S2 changes in a direction of shortening, and negative power is applied so as to suppress the switching current, thereby making the power constant.

【0014】コンデンサCTの容量が小さければ、コン
パレータ122の非反転入力端子に入力される制御信号
の電圧波形の傾斜部分が図6(A)に破線で示すように
緩やかとなるので、リセットパルスは、図6(D)に示
す位置に大きく移動する。その結果、同様に、スイッチ
素子S2のオン期間を短くする方向に変化し、スイッチ
ング電流を抑制するように負帰還がかかって定電力化さ
れる。なお、スイッチ素子S2は固定周波数でオン・オ
フ制御され、コンバータ回路30より出力される電力が
一定となるよう制御される。
If the capacitance of the capacitor CT is small, the slope of the voltage waveform of the control signal input to the non-inverting input terminal of the comparator 122 becomes gentle as shown by the broken line in FIG. , Greatly move to the position shown in FIG. As a result, similarly, the on-period of the switch element S2 changes in the direction of shortening, and negative power is applied so as to suppress the switching current, thereby making the power constant. The switching element S2 is controlled to be turned on and off at a fixed frequency, and is controlled so that the power output from the converter circuit 30 is constant.

【0015】以上の説明は、スイッチ素子S2(FET
Q2)を流れる電流のデューテイサイクルが50%未満
の安定状態の場合であるが、コンバータ回路30とし
て、一次側ピーク電流制御方式の電流モードコンバータ
を使用する場合には、周知の如く、スイッチ素子S2を
流れるスイッチング電流のデューテイサイクルが50%
以上の不安定状態になると、DC/DCコンバータ回路
のスイッチング周波数の整数倍の周期で発振する場合が
あり、これをサブハーモニック発振と呼んでいる。
The above description is based on the switching element S2 (FET
In the case where the duty cycle of the current flowing through Q2) is in a stable state of less than 50%, when a current mode converter of the primary side peak current control method is used as the converter circuit 30, as is well known, the switching element is used. 50% duty cycle of switching current flowing through S2
In the unstable state described above, oscillation may occur at a cycle that is an integral multiple of the switching frequency of the DC / DC converter circuit, and this is called subharmonic oscillation.

【0016】前記説明した図4においては、Rt、Ct
が作る充放電電圧カーブをスイッチング電流の上昇スロ
ープLu信号に重畳させる方法で、スイッチング電流が
不十分で軽負荷モード時にRSフリップフロップ123
へのリセット入力信号が発生しない不具合や、デューテ
イサイクルが50%以上の場合のサブハーモニック発振
等の不具合を回避させることができる。
In FIG. 4 described above, Rt, Ct
Is superimposed on the rising slope Lu signal of the switching current when the switching current is insufficient and the RS flip-flop 123 is in the light load mode.
To avoid a reset input signal from being generated, or a problem such as sub-harmonic oscillation when the duty cycle is 50% or more.

【0017】[0017]

【発明が解決しようとする課題】ランプ負荷の場合に
は、軽負荷モードと定電力重負荷モードの両極端を有し
ながら、共に安定動作が要求される。軽負荷モードと
は、ランプ点灯動作過程のランプ内絶縁破壊、グロー放
電、そしてアーク放電への移行期間であり、ブースト出
力回路を介してランプ負荷に軽電力が供給される。フォ
ワード型電流モードコンバータでは、トランスT1の1
次巻線数Np,2次巻線数Nsとすると、軽負荷モード
時のスイッチング電流のデューテイサイクルδ=Ns/
Npとなる。例えば、Np:Ns=5:1の場合には、
デューテイサイクルδ=Ns/Np=0.2となるの
で、この条件を満たす様に、RSフリップフロップ12
3へのセット信号入力からデュテイ0.2の期間に、リ
セット入力信号が確実に存在していなくてはならない。
In the case of a lamp load, stable operation is required while having both extremes of a light load mode and a constant power heavy load mode. The light load mode is a transitional period to lamp breakdown, glow discharge, and arc discharge in the lamp lighting operation process. Light power is supplied to the lamp load via the boost output circuit. In the forward type current mode converter, the 1
Assuming that the number of secondary windings is Np and the number of secondary windings is Ns, the duty cycle of the switching current in the light load mode δ = Ns /
Np. For example, when Np: Ns = 5: 1,
Since the duty cycle δ = Ns / Np = 0.2, the RS flip-flop 12
During a period of 0.2 from the input of the set signal to 3, the reset input signal must be reliably present.

【0018】定常時の出力電力を大きくするには、検出
用の抵抗RS2を小さくしてスイッチング電流Isを大
きくする必要がある。しかし逆に、軽負荷モード時に
は、スイッチング電流Isが小さいため、抵抗RS2に
発生する電圧がコンパレータ122の出力が発生可能な
閾値電圧まで達しない場合もある。従来のスロープ補償
はある程度有効であるが完全ではなく、軽負荷モード時
に必要な出力電圧が出ず、放電ランプが点灯しない等の
不具合が発生していた。本発明は、前記課題を解決する
ためになされたものであり、軽負荷モード時には強制的
にトリガパルスを供給する回路を新たに設けることによ
り、抵抗RS2に発生する電圧がコンパレータ122の
出力が発生可能な閾値電圧まで達するので、軽負荷モー
ド時と定電力重負荷モード時の両方で安定してランプを
点灯させることができるランプ用電源回路を提供するこ
とを目的とする。
In order to increase the output power in a steady state, it is necessary to reduce the resistance RS2 for detection and increase the switching current Is. However, conversely, in the light load mode, since the switching current Is is small, the voltage generated at the resistor RS2 may not reach the threshold voltage at which the output of the comparator 122 can be generated. The conventional slope compensation is effective to some extent but is not perfect, and the required output voltage does not appear in the light load mode, and the discharge lamp does not light up, and other problems occur. SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem. By providing a new circuit for forcibly supplying a trigger pulse in a light load mode, a voltage generated in a resistor RS2 is generated by an output of a comparator 122. An object of the present invention is to provide a lamp power supply circuit that can stably turn on a lamp in both a light load mode and a constant power heavy load mode because the voltage reaches a possible threshold voltage.

【0019】[0019]

【課題を解決するための手段】以上の目的を達成するた
めに、交流電源からの交流電圧を整流平滑して直流出力
電圧を生成する整流平滑回路と、前記直流出力電圧を制
御して放電ランプを電力制御するコンバータ回路と、前
記放電ランプを始動させるための高圧パルスを発生させ
る高圧パルス発生回路とを備えたランプ用電源回路であ
って、前記コンバータ回路は、1次巻線と2次巻線とを
備え、前記1次巻線は前記整流平滑回路に接続されたト
ランスと、前記1次巻線に接続されたスイッチ素子と、
前記2次巻線に接続された整流ダイオード及び平滑コン
デンサと、前記放電ランプに供給する電力が一定となる
よう前記スイッチ素子をオン・オフ制御する制御回路と
を備え、前記制御回路は、抵抗とコンデンサとよりなる
充放電回路と、前記充放電回路による充放電波形を用い
て方形波パルスを発生する発振器と、その反転入力端子
へ基準電圧を入力し、その非反転入力端子へ前記1次巻
線に流れる電流を検出した電圧とトリガパルスとの混合
電圧とを入力し、リセットパルスを出力するコンパレー
タと、前記発振器より出力された方形波パルスと前記リ
セットパルスとが入力されるRSフリップフロップと、
前記発振器より出力された方形波パルスと前記RSフリ
ップフロップの出力とが入力されるOR回路と、前記O
R回路の出力を増幅し、前記スイッチ素子を駆動する増
幅回路と、前記充放電回路による充放電波形を用いて前
記トリガパルスを発生し、前記リセットパルスを確実に
発生させるために前記コンパレータへ供給するトリガパ
ルス発生回路とを有して構成することを特徴とするラン
プ用電源回路を提供するものである。
In order to achieve the above object, a rectifying / smoothing circuit for rectifying and smoothing an AC voltage from an AC power supply to generate a DC output voltage, and a discharge lamp for controlling the DC output voltage. And a high-voltage pulse generating circuit for generating a high-voltage pulse for starting the discharge lamp, wherein the converter circuit comprises a primary winding and a secondary winding. A primary winding, a transformer connected to the rectifying and smoothing circuit, a switch element connected to the primary winding,
A rectifier diode and a smoothing capacitor connected to the secondary winding; and a control circuit that controls on / off of the switch element so that power supplied to the discharge lamp is constant.The control circuit includes a resistor and A charge / discharge circuit comprising a capacitor, an oscillator for generating a square wave pulse using the charge / discharge waveform of the charge / discharge circuit, a reference voltage input to its inverting input terminal, and the primary winding to its non-inverting input terminal. A comparator for inputting a voltage obtained by detecting a current flowing through the line and a mixed voltage of a trigger pulse and outputting a reset pulse; and an RS flip-flop to which a square wave pulse output from the oscillator and the reset pulse are input. ,
An OR circuit to which a square wave pulse output from the oscillator and an output of the RS flip-flop are input;
An amplifier circuit for amplifying the output of the R circuit and driving the switch element; and generating the trigger pulse by using a charge / discharge waveform by the charge / discharge circuit, and supplying the trigger pulse to the comparator for reliably generating the reset pulse. And a trigger pulse generating circuit.

【0020】[0020]

【発明の実施の形態】図1は本発明の一実施例を示す回
路図、図2は図1の動作を説明するための波形図であ
り、併せて説明する。図4に示す従来例と同一部分には
同一符号を付し、その説明を省略する。図1において、
発振器121は、図2(A)に示す波形のRTとCTの充
放電電圧を入力し、図2(B)に示す波形の方形波パルス
を発生し、RSフリップフロップ123のセット(S)端
子へ供給している。又、コンパレータ122の非反転入
力端子には、トランスT1に流れるスイッチング電流I
sを検出する為の抵抗RS2に発生する図2(C)に示す
波形の電圧と、スロープ補償のために、RTとCTの充
放電電圧をトランジスタQ3で構成されるエミッタフォ
ロァ回路を介した電圧が加算された電圧が供給されてい
る。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a waveform diagram for explaining the operation of FIG. 1, which will be described together. The same parts as those in the conventional example shown in FIG. 4 are denoted by the same reference numerals, and description thereof will be omitted. In FIG.
The oscillator 121 receives the RT and CT charge / discharge voltages having the waveforms shown in FIG. 2 (A), generates a square wave pulse having the waveform shown in FIG. 2 (B), and sets (S) a terminal of the RS flip-flop 123. To supply. The switching current I flowing through the transformer T1 is connected to the non-inverting input terminal of the comparator 122.
The voltage of the waveform shown in FIG. 2C generated in the resistor RS2 for detecting s and the charge / discharge voltage of RT and CT for slope compensation are passed through an emitter follower circuit composed of a transistor Q3. The voltage to which the voltage is added is supplied.

【0021】他方、コンパレータ122の反転入力端子
には、基準電圧Vrefが供給され、コンパレータ122
は図2(D)に示す波形の出力パルスを発生し、RSフリ
ップフロップ123のリセット(R)端子へ供給してい
る。RSフリップフロップ123の出力と、発振器12
1の出力は、OR回路124へ供給されている。図2
(E)に示す波形のOR回路124の出力信号は、トラン
ジスタQ4及びQ5で構成されるSEPP増幅回路を介
して、スイッチング素子Q2のゲートへ供給され、スイ
ッチング動作を行わせる。
On the other hand, the reference voltage Vref is supplied to the inverting input terminal of the comparator 122,
Generates an output pulse having the waveform shown in FIG. 2D and supplies it to the reset (R) terminal of the RS flip-flop 123. The output of the RS flip-flop 123 and the oscillator 12
The output of 1 is supplied to the OR circuit 124. FIG.
The output signal of the OR circuit 124 having the waveform shown in (E) is supplied to the gate of the switching element Q2 via the SEPP amplifying circuit composed of the transistors Q4 and Q5, and performs the switching operation.

【0022】以下、本発明のポイントであるトリガパル
ス発生回路70の動作について説明する。コンパレータ
126の非反転入力端子には、RTとCTの充放電電圧
をトランジスタQ3で構成されるエミッタフォロァ回路
を介した電圧が供給され、反転入力端子には、抵抗R6
とR7で決まる基準電圧が供給されている。なお、抵抗
R8は帰還抵抗である。コンパレータ126は、図2
(F)に示す波形の出力パルスを発生している。この出力
パルスは、コンデンサC5,抵抗R9及びダイオードD
5より構成される微分回路へ供給され、図2(G)に示す
波形のトリガパルスとなる。
Hereinafter, the operation of the trigger pulse generation circuit 70, which is the point of the present invention, will be described. The non-inverting input terminal of the comparator 126 is supplied with a voltage through the emitter follower circuit composed of the transistor Q3, and the charging and discharging voltage of RT and CT is supplied to the non-inverting input terminal.
And a reference voltage determined by R7. Note that the resistor R8 is a feedback resistor. The comparator 126 is shown in FIG.
An output pulse having the waveform shown in (F) is generated. This output pulse includes a capacitor C5, a resistor R9 and a diode D
The signal is supplied to the differentiating circuit composed of the trigger signal 5 and becomes a trigger pulse having the waveform shown in FIG.

【0023】このトリガパルスは、図2(E)に示す波形
のOR回路124の出力信号の立ち上がり、及び次サイ
クルの出力の立ち上がりに影響を及ぼさない様な位相関
係になっており、抵抗R10及びダイオードD6を介し
てコンパレータ122の非反転入力端子へ供給されてい
る。トランスT1の1次巻線数Np,2次巻線数Nsと
すると、軽負荷モード時のスイッチング電流のデューテ
イサイクルδ=Ns/Npとなる。このトリガパルス
は、RSフリップフロップ123へのセット信号入力か
らデュテイNs/Npの期間に、確実に存在していなく
てはならない。なお、ダイオードD6は、コンパレータ
126他のトリガパルス発生用の回路の追加によって、
従来の回路の動作条件が変わらないためのものである。
The trigger pulse has a phase relationship so as not to affect the rise of the output signal of the OR circuit 124 having the waveform shown in FIG. 2 (E) and the rise of the output in the next cycle. It is supplied to the non-inverting input terminal of the comparator 122 via the diode D6. Assuming the number of primary windings Np and the number of secondary windings Ns of the transformer T1, the duty cycle δ of switching current in the light load mode is δ = Ns / Np. This trigger pulse must surely be present during the period of duty Ns / Np from the set signal input to the RS flip-flop 123. The diode D6 is provided by adding a circuit for generating a trigger pulse other than the comparator 126.
This is for keeping the operating conditions of the conventional circuit unchanged.

【0024】又、抵抗R10とダイオードD6の接続点
と接地間には、スイッチ素子S3が接続されている。ス
イッチ素子S3は、図3でも説明したランプ電流検出回
路13によってオン・オフされる。そして、ランプ電流
検出回路13は、図3の検出用の抵抗RS3により放電
ランプ60に流れるランプ電流の量を検出しており、定
常重負荷モード時には、スイッチ素子S3をオンにする
ことにより、コンパレータ122へのトリガパルスの供
給を停止している。即ち、トリガパルスは、軽負荷モー
ドの時のみに、供給されている。
A switching element S3 is connected between the connection point of the resistor R10 and the diode D6 and the ground. The switch element S3 is turned on / off by the lamp current detection circuit 13 described in FIG. The lamp current detection circuit 13 detects the amount of the lamp current flowing through the discharge lamp 60 by the detection resistor RS3 in FIG. 3, and turns on the switch element S3 in the steady heavy load mode, thereby turning on the comparator. The supply of the trigger pulse to 122 is stopped. That is, the trigger pulse is supplied only in the light load mode.

【0025】本発明により軽負荷電力と定常重負荷電力
との比率が大きく、トランスT1のスイッチング電流検
出用の抵抗RS2の値を小さくせざるを得ない場合で
も、軽負荷モード時に、必ずトリガパルスの供給によ
り、RSフリップフロップ123へのリセット入力信号
が発生可能となり、軽負荷モードと定電力重負荷モード
の両方で、共に安定動作が行われる。
According to the present invention, even when the ratio of the light load power to the steady heavy load power is large and the value of the resistor RS2 for detecting the switching current of the transformer T1 must be reduced, the trigger pulse must be generated in the light load mode. , The reset input signal to the RS flip-flop 123 can be generated, and the stable operation is performed in both the light load mode and the constant power heavy load mode.

【0026】[0026]

【発明の効果】本発明のランプ用電源回路は、軽負荷モ
ード時には強制的にトリガパルスを供給する回路を新た
に設けることにより、検出用の抵抗RS2に発生する電
圧がコンパレータ122の出力が発生可能な閾値電圧ま
で達するので、軽負荷モード時と定電力重負荷モード時
の両方で安定して放電ランプを点灯させることができる
という極めて優れた効果がある。
According to the lamp power supply circuit of the present invention, the voltage generated in the detection resistor RS2 generates the output of the comparator 122 by newly providing a circuit for forcibly supplying a trigger pulse in the light load mode. Since the threshold voltage is reached, the discharge lamp can be stably operated in both the light load mode and the constant power heavy load mode.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of the present invention.

【図2】図1の動作を説明するための波形図である。FIG. 2 is a waveform chart for explaining the operation of FIG.

【図3】ランプ用電源回路の全体構成を示すブロック図
である。
FIG. 3 is a block diagram illustrating an overall configuration of a lamp power supply circuit.

【図4】従来例の回路図である。FIG. 4 is a circuit diagram of a conventional example.

【図5】図4の動作を説明するための波形図である。FIG. 5 is a waveform chart for explaining the operation of FIG. 4;

【図6】図4の動作を説明するための波形図である。FIG. 6 is a waveform chart for explaining the operation of FIG. 4;

【符号の説明】[Explanation of symbols]

10 交流電源 11,12 制御回路 13 ランプ電流検出回路 20 整流平滑回路 30 コンバータ回路 40 ブースト出力回路 50 高圧パルス発生回路 60 放電ランプ 70 トリガパルス発生回路 121 発振器 122 コンパレータ 123 RSフリップフロップ 124 OR回路 C1,C3 平滑コンデンサ D0 ブリッジダイオード(整流回路) D1,D2 整流ダイオード D3 フライホイールダイオード L1,L2 チョークコイル RS1,RS2,RS3 検出用抵抗 S1,S2,S3 スイッチ素子 T1 トランス REFERENCE SIGNS LIST 10 AC power supply 11, 12 control circuit 13 lamp current detection circuit 20 rectifying / smoothing circuit 30 converter circuit 40 boost output circuit 50 high-voltage pulse generation circuit 60 discharge lamp 70 trigger pulse generation circuit 121 oscillator 122 comparator 123 RS flip-flop 124 OR circuit C1, C3 Smoothing capacitor D0 Bridge diode (rectifier circuit) D1, D2 Rectifier diode D3 Flywheel diode L1, L2 Choke coil RS1, RS2, RS3 Detection resistor S1, S2, S3 Switch element T1 Transformer

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】交流電源からの交流電圧を整流平滑して直
流出力電圧を生成する整流平滑回路と、前記直流出力電
圧を制御して放電ランプを電力制御するコンバータ回路
と、前記放電ランプを始動させるための高圧パルスを発
生させる高圧パルス発生回路とを備えたランプ用電源回
路であって、 前記コンバータ回路は、 1次巻線と2次巻線とを備え、前記1次巻線は前記整流
平滑回路に接続されたトランスと、 前記1次巻線に接続されたスイッチ素子と、 前記2次巻線に接続された整流ダイオード及び平滑コン
デンサと、 前記放電ランプに供給する電力が一定となるよう前記ス
イッチ素子をオン・オフ制御する制御回路とを備え、 前記制御回路は、 抵抗とコンデンサとよりなる充放電回路と、 前記充放電回路による充放電波形を用いて方形波パルス
を発生する発振器と、 その反転入力端子へ基準電圧を入力し、その非反転入力
端子へ前記1次巻線に流れる電流を検出した電圧とトリ
ガパルスとの混合電圧とを入力し、リセットパルスを出
力するコンパレータと、 前記発振器より出力された方形波パルスと前記リセット
パルスとが入力されるRSフリップフロップと、 前記発振器より出力された方形波パルスと前記RSフリ
ップフロップの出力とが入力されるOR回路と、 前記OR回路の出力を増幅し、前記スイッチ素子を駆動
する増幅回路と、 前記充放電回路による充放電波形を用いて前記トリガパ
ルスを発生し、前記リセットパルスを確実に発生させる
ために前記コンパレータへ供給するトリガパルス発生回
路とを有して構成することを特徴とするランプ用電源回
路。
1. A rectifying and smoothing circuit for rectifying and smoothing an AC voltage from an AC power supply to generate a DC output voltage, a converter circuit for controlling the DC output voltage to control the power of a discharge lamp, and starting the discharge lamp. A power supply circuit for a lamp, comprising: a high-voltage pulse generating circuit for generating a high-voltage pulse for causing the power supply to generate a high-voltage pulse; wherein the converter circuit includes a primary winding and a secondary winding, and the primary winding is rectified. A transformer connected to a smoothing circuit; a switch element connected to the primary winding; a rectifier diode and a smoothing capacitor connected to the secondary winding; and a power supplied to the discharge lamp being constant. A control circuit that controls on / off of the switch element, wherein the control circuit uses a charge / discharge circuit including a resistor and a capacitor; An oscillator that generates a wave pulse, a reference voltage is input to its inverting input terminal, and a voltage obtained by detecting a current flowing through the primary winding and a mixed voltage of a trigger pulse are input to its non-inverting input terminal, and reset. A comparator that outputs a pulse; an RS flip-flop to which the square-wave pulse output from the oscillator and the reset pulse are input; and a square-wave pulse output from the oscillator and the output of the RS flip-flop. An OR circuit that amplifies the output of the OR circuit to drive the switch element; and generates the trigger pulse by using a charge / discharge waveform by the charge / discharge circuit and reliably generates the reset pulse. And a trigger pulse generation circuit for supplying the pulse signal to the comparator.
【請求項2】前記放電ランプへ流れる電流の量を検出す
るランプ電流検出回路と、 前記ランプ電流検出回路からの制御により、前記放電ラ
ンプの点灯開始時等の軽負荷モード時のみに、前記トリ
ガパルスを発生するトリガパルス発生回路とを有して構
成することを特徴とする請求項1に記載のランプ用電源
回路。
2. A lamp current detection circuit for detecting an amount of current flowing to the discharge lamp, and the trigger from the lamp current detection circuit is provided only in a light load mode such as a start of lighting of the discharge lamp. The lamp power supply circuit according to claim 1, further comprising a trigger pulse generation circuit that generates a pulse.
JP2000097414A 2000-03-31 2000-03-31 Power supply circuit for lamp Pending JP2001284088A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000097414A JP2001284088A (en) 2000-03-31 2000-03-31 Power supply circuit for lamp

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000097414A JP2001284088A (en) 2000-03-31 2000-03-31 Power supply circuit for lamp

Publications (1)

Publication Number Publication Date
JP2001284088A true JP2001284088A (en) 2001-10-12

Family

ID=18612039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000097414A Pending JP2001284088A (en) 2000-03-31 2000-03-31 Power supply circuit for lamp

Country Status (1)

Country Link
JP (1) JP2001284088A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007244087A (en) * 2006-03-08 2007-09-20 Shindengen Electric Mfg Co Ltd Switching power supply
CN114567943A (en) * 2022-02-10 2022-05-31 浙江大华技术股份有限公司 Light supplement lamp

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007244087A (en) * 2006-03-08 2007-09-20 Shindengen Electric Mfg Co Ltd Switching power supply
CN114567943A (en) * 2022-02-10 2022-05-31 浙江大华技术股份有限公司 Light supplement lamp
CN114567943B (en) * 2022-02-10 2023-10-31 浙江大华技术股份有限公司 Light supplementing lamp

Similar Documents

Publication Publication Date Title
US6788556B2 (en) Switching power source device
US6834002B2 (en) Power factor correction circuit
CN102017378B (en) Power converter, discharge lamp ballast and headlight ballast
JP3224948B2 (en) Lighting circuit of discharge lamp
US7291990B2 (en) Discharge lamp lighting circuit
JPH08149836A (en) Voltage resonance type inverter circuit
JP2024154500A (en) Power source device
JPH08182321A (en) Conductive converter
JP3599570B2 (en) Discharge lamp brightness adjustment method and discharge lamp lighting device
US8120264B2 (en) Discharge lamp lighting circuit
CN100375379C (en) Switching power supply and oscillator frequency regulator thereof
JP4063625B2 (en) Discharge lamp lighting device
JP2001284089A (en) Power supply circuit for lamp
JP2001284088A (en) Power supply circuit for lamp
EP1387489B1 (en) Pulse width modulation circuit and illuminating device incorporating same
JP2004266928A (en) Power supply device and discharge lamp lighting device using the same
JP4993548B2 (en) Self-excited inverter drive circuit
JP3216568B2 (en) High frequency heating equipment
AU2005307282B2 (en) Method for driving of a fluorescent lighting and a ballast stabilizer circuit for performing the same
JP3483128B2 (en) Power supply circuit for lamp
JP2643164B2 (en) Power supply
JP2672692B2 (en) EL lighting circuit
JP2001119934A (en) Switching power supply
JP2000324816A (en) Output overshoot suppression circuit
JPH07282986A (en) Discharge lamp lighting device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Written amendment

Effective date: 20060808

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20060908

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070112