JP2001237215A - 半導体装置の製造方法及びその装置 - Google Patents
半導体装置の製造方法及びその装置Info
- Publication number
- JP2001237215A JP2001237215A JP2000046203A JP2000046203A JP2001237215A JP 2001237215 A JP2001237215 A JP 2001237215A JP 2000046203 A JP2000046203 A JP 2000046203A JP 2000046203 A JP2000046203 A JP 2000046203A JP 2001237215 A JP2001237215 A JP 2001237215A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- water vapor
- manufacturing
- plasma state
- vapor atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 19
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 32
- 239000010419 fine particle Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 7
- 230000003068 static effect Effects 0.000 claims description 5
- 238000003379 elimination reaction Methods 0.000 claims description 4
- 230000008030 elimination Effects 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000012495 reaction gas Substances 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 238000006386 neutralization reaction Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 プラズマ状態が得られない環境でもチャージ
アップを回避することができ、例えＳＯＩ構造の半導体
装置の製造に適用しても半導体装置の電荷による劣化を
回避する。 【解決手段】 プラズマ状態のラジカルを用いて被処理
物２をエッチング処理した後、前記被処理物２を水蒸気
雰囲気中に晒して、電荷の除電を行う。
アップを回避することができ、例えＳＯＩ構造の半導体
装置の製造に適用しても半導体装置の電荷による劣化を
回避する。 【解決手段】 プラズマ状態のラジカルを用いて被処理
物２をエッチング処理した後、前記被処理物２を水蒸気
雰囲気中に晒して、電荷の除電を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、チャージアップに
よるゲート電極等のダメージを回避する半導体装置の製
造方法及びその装置に関するものである。
よるゲート電極等のダメージを回避する半導体装置の製
造方法及びその装置に関するものである。
【０００２】
【従来の技術】半導体装置、特に３次元構造のＩＣには
ＳＯＩ（Ｓｉ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を用い
たものがある。このＳＯＩ構造は、トランジスタ等の能
動素子の周囲が絶縁物で被覆される構造になっている。
ＳＯＩ（Ｓｉ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を用い
たものがある。このＳＯＩ構造は、トランジスタ等の能
動素子の周囲が絶縁物で被覆される構造になっている。
【０００３】ＳＯＩ構造の半導体装置の製造工程では、
反応室内に反応ガスを導入し、プラズマ状態でラジカル
成分を半導体基板上のフォトレジストに衝突させて前記
フォトレジストをエッチングする処理が行われる。
反応室内に反応ガスを導入し、プラズマ状態でラジカル
成分を半導体基板上のフォトレジストに衝突させて前記
フォトレジストをエッチングする処理が行われる。
【０００４】この工程では、電荷をもつラジカル成分を
フォトレジストに衝突させるため、ラジカル成分が衝突
したフォトレジストに電荷が帯電することとなる。
フォトレジストに衝突させるため、ラジカル成分が衝突
したフォトレジストに電荷が帯電することとなる。
【０００５】最近では、微細加工を行うためにドライエ
ッチングに用いるプラズマの電力が増加する傾向にあ
り、そのためフォトレジストに帯電する電荷量も増加す
る傾向にある。
ッチングに用いるプラズマの電力が増加する傾向にあ
り、そのためフォトレジストに帯電する電荷量も増加す
る傾向にある。
【０００６】したがってＳＯＩ構造の半導体装置では、
トランジスタ等の能動素子の周囲が絶縁物で被覆される
構造になっているため、電荷が内部に閉じ込められ易い
構造であり、その電荷による影響をゲート電極が受け
て、ゲート電極が破壊される可能性が大きいものであ
る。
トランジスタ等の能動素子の周囲が絶縁物で被覆される
構造になっているため、電荷が内部に閉じ込められ易い
構造であり、その電荷による影響をゲート電極が受け
て、ゲート電極が破壊される可能性が大きいものであ
る。
【０００７】そこで、従来はイオン注入が行われる際に
フォトレジストに帯電する電荷と逆電位のイオンを発生
させて、そのイオンに反応ガスのラジカルを接触させて
中和し、その中和したラジカルをフォトレジストに打ち
込むようにして、チャージアップを緩和するようにして
いる。
フォトレジストに帯電する電荷と逆電位のイオンを発生
させて、そのイオンに反応ガスのラジカルを接触させて
中和し、その中和したラジカルをフォトレジストに打ち
込むようにして、チャージアップを緩和するようにして
いる。
【０００８】
【発明が解決しようとする課題】しかしながら従来の技
術では、中和させるイオンをプラズマ状態で発生させる
ものであるため、プラズマを発生させるイオン注入工程
でのみ中和処理を行うことが可能となり、それ以外の工
程、つまりプラズマ状態を発生させることなく、エッチ
ング処理等が行われる工程では中和処理を行うことが不
可能となる。
術では、中和させるイオンをプラズマ状態で発生させる
ものであるため、プラズマを発生させるイオン注入工程
でのみ中和処理を行うことが可能となり、それ以外の工
程、つまりプラズマ状態を発生させることなく、エッチ
ング処理等が行われる工程では中和処理を行うことが不
可能となる。
【０００９】この場合、ＳＯＩ構造の半導体装置では、
トランジスタ等の能動素子の周囲が絶縁物で被覆される
構造になっているため、電荷が内部に閉じ込められ易く
なり、この電荷による経時劣化を引起こすこととなる。
トランジスタ等の能動素子の周囲が絶縁物で被覆される
構造になっているため、電荷が内部に閉じ込められ易く
なり、この電荷による経時劣化を引起こすこととなる。
【００１０】このように電荷による経時変化により半導
体装置が破壊される場合、出荷時には正常なものとして
出荷されるが、後に不良品となるため製品管理上問題と
なる。
体装置が破壊される場合、出荷時には正常なものとして
出荷されるが、後に不良品となるため製品管理上問題と
なる。
【００１１】したがって半導体装置の製造プロセス中で
如何に電荷の帯電状態を回避するかが問題である。
如何に電荷の帯電状態を回避するかが問題である。
【００１２】本発明の目的は、プラズマ状態が得られな
い環境でもチャージアップを回避する半導体装置の製造
方法及びその装置を提供することにある。
い環境でもチャージアップを回避する半導体装置の製造
方法及びその装置を提供することにある。
【００１３】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、プラズマ状
態のラジカルを用いて被処理物をエッチング処理する半
導体装置の製造方法であって、前記エッチング処理を終
了した後、前記被処理物を水蒸気雰囲気中に晒して、電
荷の除電を行うものである。
め、本発明に係る半導体装置の製造方法は、プラズマ状
態のラジカルを用いて被処理物をエッチング処理する半
導体装置の製造方法であって、前記エッチング処理を終
了した後、前記被処理物を水蒸気雰囲気中に晒して、電
荷の除電を行うものである。
【００１４】また純水を微粒子状態で供給して前記水蒸
気雰囲気を形成する。また前記プラズマ状態を完全に消
失した後に前記水蒸気雰囲気を形成する。
気雰囲気を形成する。また前記プラズマ状態を完全に消
失した後に前記水蒸気雰囲気を形成する。
【００１５】また本発明に係る半導体装置の製造装置
は、プラズマ状態のラジカルを用いて被処理物をエッチ
ング処理する半導体装置の製造装置であって、前記被処
理物を水蒸気雰囲気中に晒して、電荷の除電を行う手段
を有するものである。
は、プラズマ状態のラジカルを用いて被処理物をエッチ
ング処理する半導体装置の製造装置であって、前記被処
理物を水蒸気雰囲気中に晒して、電荷の除電を行う手段
を有するものである。
【００１６】また純水を微粒子状態で供給して前記水蒸
気雰囲気を形成する手段を有するものである。また前記
プラズマ状態を前記水蒸気雰囲気に切替えて電荷の除電
を行うようにしたものである。
気雰囲気を形成する手段を有するものである。また前記
プラズマ状態を前記水蒸気雰囲気に切替えて電荷の除電
を行うようにしたものである。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
より説明する。
【００１８】図１は、本発明に係る半導体装置の製造装
置を示す構成図、図２は除電プロセスにおける動作を説
明する断面図である。
置を示す構成図、図２は除電プロセスにおける動作を説
明する断面図である。
【００１９】図２において本発明に係る半導体装置の製
造方法は、プラズマ状態のラジカル１を用いて被処理物
２をエッチング処理する半導体装置の製造方法であっ
て、前記エッチング処理を終了した後、図１に示すよう
に前記被処理物２を水蒸気雰囲気中に晒して、電荷の除
電を行うことを特徴とするものである。
造方法は、プラズマ状態のラジカル１を用いて被処理物
２をエッチング処理する半導体装置の製造方法であっ
て、前記エッチング処理を終了した後、図１に示すよう
に前記被処理物２を水蒸気雰囲気中に晒して、電荷の除
電を行うことを特徴とするものである。
【００２０】さらに半導体装置の製造に用いる純水（超
純水をも含む）を微粒子状態で供給して前記水蒸気雰囲
気を形成する。さらに前記プラズマ状態を前記水蒸気雰
囲気に切替えて電荷の除電を行う。
純水をも含む）を微粒子状態で供給して前記水蒸気雰囲
気を形成する。さらに前記プラズマ状態を前記水蒸気雰
囲気に切替えて電荷の除電を行う。
【００２１】水蒸気雰囲気、すなわち純水を微粒子状態
にすると、その微粒子に電荷が帯電することは技術的な
経験則で明らかであり、本発明によれば、エッチング処
理を終了した後の被処理物２を水蒸気雰囲気中に晒すこ
ととなるため、被処理物２に帯電した電荷３が水蒸気雰
囲気中の微粒子と接触し、その微粒子に帯電している電
荷との間に中和が行われ、被処理物２にチャージアップ
した電荷が除去されることとなる。
にすると、その微粒子に電荷が帯電することは技術的な
経験則で明らかであり、本発明によれば、エッチング処
理を終了した後の被処理物２を水蒸気雰囲気中に晒すこ
ととなるため、被処理物２に帯電した電荷３が水蒸気雰
囲気中の微粒子と接触し、その微粒子に帯電している電
荷との間に中和が行われ、被処理物２にチャージアップ
した電荷が除去されることとなる。
【００２２】以上のように本発明によれば、従来のよう
に中和させるイオンをプラズマ状態で発生させる必要が
なく、水蒸気の微粒子を供給して水蒸気雰囲気を形成す
るのみであるため、プラズマを発生させるイオン注入工
程以外での中和処理を行うことができ、特にＳＯＩ構造
の半導体装置の製造に適したものである。
に中和させるイオンをプラズマ状態で発生させる必要が
なく、水蒸気の微粒子を供給して水蒸気雰囲気を形成す
るのみであるため、プラズマを発生させるイオン注入工
程以外での中和処理を行うことができ、特にＳＯＩ構造
の半導体装置の製造に適したものである。
【００２３】したがって本発明を用いて、トランジスタ
等の能動素子の周囲が絶縁物で被覆される構造になって
いるＳＯＩ構造の半導体装置を製造する場合にも、電荷
が内部に閉じ込められて経時劣化を引起こす事態を確実
に回避することができ、電荷による経時変化により半導
体装置が破壊される製品を出荷時には正常なものとして
出荷することがなく、製品管理が容易になるものであ
る。
等の能動素子の周囲が絶縁物で被覆される構造になって
いるＳＯＩ構造の半導体装置を製造する場合にも、電荷
が内部に閉じ込められて経時劣化を引起こす事態を確実
に回避することができ、電荷による経時変化により半導
体装置が破壊される製品を出荷時には正常なものとして
出荷することがなく、製品管理が容易になるものであ
る。
【００２４】次に本発明に係る半導体装置の製造装置に
ついて説明する。図１に示すように本発明に係る半導体
装置の製造装置は、反応室４内に反応ガス５を導入し、
その反応ガス５をプラズマ状態にしてラジカルを用いて
被処理物２をエッチング処理するものであり（図２参
照）、前記被処理物２を水蒸気雰囲気中に晒して電荷３
の除電を行う除電手段６を有している。
ついて説明する。図１に示すように本発明に係る半導体
装置の製造装置は、反応室４内に反応ガス５を導入し、
その反応ガス５をプラズマ状態にしてラジカルを用いて
被処理物２をエッチング処理するものであり（図２参
照）、前記被処理物２を水蒸気雰囲気中に晒して電荷３
の除電を行う除電手段６を有している。
【００２５】前記除電手段６は図１に示すように、反応
室４への反応ガス５の導入径路５ａから独立させて微粒
子状態の水蒸気を導入する径路６ａを備えており、純水
を微粒子状態で供給して前記水蒸気雰囲気を形成するよ
うにしている。
室４への反応ガス５の導入径路５ａから独立させて微粒
子状態の水蒸気を導入する径路６ａを備えており、純水
を微粒子状態で供給して前記水蒸気雰囲気を形成するよ
うにしている。
【００２６】さらにエッチング処理した被処理物２を水
蒸気雰囲気に晒すタイミング時期は、前記プラズマ状態
を停止させた後に前記水蒸気雰囲気に切替えるようにし
ている。
蒸気雰囲気に晒すタイミング時期は、前記プラズマ状態
を停止させた後に前記水蒸気雰囲気に切替えるようにし
ている。
【００２７】ＳＯＩ構造の半導体装置の場合、図１に示
すように反応室４内に反応ガス５を導入し、図２に示す
ように前記反応ガス５をプラズマ状態にしてラジカル
（イオン）を用いて被処理物２をエッチング処理して、
ゲート電極２ａを形成することとなるが、ラジカルには
電荷が帯電されており、ゲート電極２ａの表面に例えば
＋の電荷３が帯電する。
すように反応室４内に反応ガス５を導入し、図２に示す
ように前記反応ガス５をプラズマ状態にしてラジカル
（イオン）を用いて被処理物２をエッチング処理して、
ゲート電極２ａを形成することとなるが、ラジカルには
電荷が帯電されており、ゲート電極２ａの表面に例えば
＋の電荷３が帯電する。
【００２８】そこで、前記プラズマ状態を停止した後
に、水蒸気導入径路６ａから純水を微粒子状態で反応室
４内に供給し、反応室４内の雰囲気を水蒸気雰囲気に切
替えて、その水蒸気雰囲気中の水蒸気微粒子に前記被処
理物２を晒し、その微粒子に帯電した電荷と被処理物２
の表面に帯電する電荷との中和を行い、除電を行う。
に、水蒸気導入径路６ａから純水を微粒子状態で反応室
４内に供給し、反応室４内の雰囲気を水蒸気雰囲気に切
替えて、その水蒸気雰囲気中の水蒸気微粒子に前記被処
理物２を晒し、その微粒子に帯電した電荷と被処理物２
の表面に帯電する電荷との中和を行い、除電を行う。
【００２９】本発明では、プラズマ状態を利用するもの
ではないため、電荷の除電を行う機構を簡素化すること
ができ、しかも半導体装置の製造に用いる純水を利用す
るため、製造コストを安価にすることができる。
ではないため、電荷の除電を行う機構を簡素化すること
ができ、しかも半導体装置の製造に用いる純水を利用す
るため、製造コストを安価にすることができる。
【００３０】なお、本発明では水蒸気雰囲気を用いてい
るため、反応室４内の雰囲気が湿ったガス状態となる
が、水蒸気の微粒子が電荷を帯びる粒径は極めて小さい
ものであり、その微粒子が半導体装置に影響を与えるこ
とは極めて稀であるが、もし影響を与えるようであれ
ば、乾燥処理を行えばよいものであり、その乾燥処理に
よって新たに電荷が半導体装置に再帯電することはな
い。
るため、反応室４内の雰囲気が湿ったガス状態となる
が、水蒸気の微粒子が電荷を帯びる粒径は極めて小さい
ものであり、その微粒子が半導体装置に影響を与えるこ
とは極めて稀であるが、もし影響を与えるようであれ
ば、乾燥処理を行えばよいものであり、その乾燥処理に
よって新たに電荷が半導体装置に再帯電することはな
い。
【００３１】さらにプラズマ状態を停止した後に前記水
蒸気雰囲気に切替えるタイミングに設定するため、前工
程でのプラズマイオンが水蒸気雰囲気による除電に悪影
響を与えることはないものである。
蒸気雰囲気に切替えるタイミングに設定するため、前工
程でのプラズマイオンが水蒸気雰囲気による除電に悪影
響を与えることはないものである。
【００３２】なお、本発明ではＳＯＩ構造の半導体装置
の製造に適用する場合を説明したが、本発明を適用可能
な半導体装置は、ＳＯＩ構造の半導体装置に限定される
ものではない。
の製造に適用する場合を説明したが、本発明を適用可能
な半導体装置は、ＳＯＩ構造の半導体装置に限定される
ものではない。
【００３３】
【発明の効果】以上のように本発明によれば、プラズマ
状態が得られない環境でもチャージアップを回避するこ
とができ、例えＳＯＩ構造の半導体装置の製造に適用し
ても半導体装置の電荷による劣化を回避することができ
る。
状態が得られない環境でもチャージアップを回避するこ
とができ、例えＳＯＩ構造の半導体装置の製造に適用し
ても半導体装置の電荷による劣化を回避することができ
る。
【図１】本発明に係る半導体装置の製造装置を示す構成
図である。
図である。
【図２】除電プロセスにおける動作を説明する断面図で
ある。
ある。
１ ラジカル ２ 被処理物 ３ 電荷 ４ 反応室 ５ 反応ガス ６ 除電手段
Claims (6)
- 【請求項１】 プラズマ状態のラジカルを用いて被処理
物をエッチング処理する半導体装置の製造方法であっ
て、 前記エッチング処理を終了した後、前記被処理物を水蒸
気雰囲気中に晒して、電荷の除電を行うことを特徴とす
る半導体装置の製造方法。 - 【請求項２】 純水を微粒子状態で供給して前記水蒸気
雰囲気を形成することを特徴とする請求項１に記載の半
導体装置の製造方法。 - 【請求項３】 前記プラズマ状態を完全に消失した後に
前記水蒸気雰囲気を形成することを特徴とする請求項１
に記載の半導体装置の製造方法。 - 【請求項４】 プラズマ状態のラジカルを用いて被処理
物をエッチング処理する半導体装置の製造装置であっ
て、 前記被処理物を水蒸気雰囲気中に晒して、電荷の除電を
行う手段を有することを特徴とする半導体装置の製造装
置。 - 【請求項５】 純水を微粒子状態で供給して前記水蒸気
雰囲気を形成する手段を有することを特徴とする請求項
４に記載の半導体装置の製造方法。 - 【請求項６】 前記プラズマ状態を前記水蒸気雰囲気に
切替えて電荷の除電を行うようにしたことを特徴とする
請求項５に記載の半導体装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000046203A JP2001237215A (ja) | 2000-02-23 | 2000-02-23 | 半導体装置の製造方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000046203A JP2001237215A (ja) | 2000-02-23 | 2000-02-23 | 半導体装置の製造方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001237215A true JP2001237215A (ja) | 2001-08-31 |
Family
ID=18568672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000046203A Pending JP2001237215A (ja) | 2000-02-23 | 2000-02-23 | 半導体装置の製造方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001237215A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004140153A (ja) * | 2002-10-17 | 2004-05-13 | Matsushita Electric Ind Co Ltd | プラズマ処理装置及びプラズマ処理方法 |
| CN105206566A (zh) * | 2006-09-29 | 2015-12-30 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| JP2020013995A (ja) * | 2018-07-20 | 2020-01-23 | エーエスエム アイピー ホールディング ビー．ブイ． | 基板処理方法 |
-
2000
- 2000-02-23 JP JP2000046203A patent/JP2001237215A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004140153A (ja) * | 2002-10-17 | 2004-05-13 | Matsushita Electric Ind Co Ltd | プラズマ処理装置及びプラズマ処理方法 |
| CN105206566A (zh) * | 2006-09-29 | 2015-12-30 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| JP2020013995A (ja) * | 2018-07-20 | 2020-01-23 | エーエスエム アイピー ホールディング ビー．ブイ． | 基板処理方法 |
| JP7321802B2 (ja) | 2018-07-20 | 2023-08-07 | エーエスエム・アイピー・ホールディング・ベー・フェー | 基板処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104143522B (zh) | 一种浅沟槽的形成方法 | |
| JP2541851B2 (ja) | 有機物の剥離方法 | |
| WO2003010799A3 (en) | Plasma ashing process | |
| CN101490810B (zh) | 光刻胶剥除室和在基片上蚀刻光刻胶的方法 | |
| JP6525452B6 (ja) | 高密度低エネルギープラズマによる半導体表面の界面処理 | |
| KR101335120B1 (ko) | 플라즈마 프로세싱 시스템에서 대기 플라즈마의 최적화를위한 장치 | |
| JPH07153746A (ja) | ドライエッチング室のクリーニング方法 | |
| KR100782621B1 (ko) | 플라즈마 처리 방법 및 플라즈마 처리 장치 | |
| KR100794538B1 (ko) | 잔류 포토레지스트 및 잔여 측벽 패시베이션을 제거하는인시츄 포스트 에칭방법 | |
| JP2001237215A (ja) | 半導体装置の製造方法及びその装置 | |
| KR20020029978A (ko) | 반도체 제조용 플라즈마 식각장치 | |
| CN116564885A (zh) | 改善电荷导致mos管漏电的方法 | |
| US20070272270A1 (en) | Single-wafer cleaning procedure | |
| KR20010051965A (ko) | 반도체장치 제조방법 및 장치 | |
| CN113078178A (zh) | 蚀刻方法及cmos图像传感器的制造方法 | |
| JP2001093877A (ja) | 半導体装置の製造方法 | |
| JP2948053B2 (ja) | プラズマ処理方法 | |
| JPH10229118A (ja) | 半導体装置の製造装置 | |
| US20070077772A1 (en) | Apparatus and method for manufacturing semiconductor device using plasma | |
| JPH03242929A (ja) | 半導体装置の製造方法 | |
| KR102481166B1 (ko) | 식각 후처리 방법 | |
| JPH0737780A (ja) | レジスト除去装置及びこれを用いたレジスト除去方法 | |
| JPH11111660A (ja) | 洗浄方法 | |
| CN110459458B (zh) | 等离子体刻蚀工艺 | |
| JP2885150B2 (ja) | ドライエッチング装置のドライクリーニング方法 |