[go: up one dir, main page]

JP2001337640A - Drive circuit and drive method for capacitive load - Google Patents

Drive circuit and drive method for capacitive load

Info

Publication number
JP2001337640A
JP2001337640A JP2001083876A JP2001083876A JP2001337640A JP 2001337640 A JP2001337640 A JP 2001337640A JP 2001083876 A JP2001083876 A JP 2001083876A JP 2001083876 A JP2001083876 A JP 2001083876A JP 2001337640 A JP2001337640 A JP 2001337640A
Authority
JP
Japan
Prior art keywords
power supply
capacitive load
voltage
current
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2001083876A
Other languages
Japanese (ja)
Inventor
Yoshizumi Sekii
良純 関井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001083876A priority Critical patent/JP2001337640A/en
Publication of JP2001337640A publication Critical patent/JP2001337640A/en
Abandoned legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a drive circuit which has a simplified and inexpensive circuitry with an electric power recovery function. SOLUTION: The power supply voltage V is applied to a series resonant circuit consisting of the coil 26 and the capacitive current 25 when the switch SW31 is turned to ON status. The voltage Vc of capacitive current 25 is clamped by the power supply voltage V and a resonance stops since the diode DI31 is conducted when voltage Vc of capacitive current 25 exceeds power supply voltage V A flywheel current flows on a loop of coil 26 → diode DI31 → switch SW31 on 'ON' status. When switch SW31 is turned 'OFF', the flywheel current i keeps up its current because the loop is disrupted and a voltage at point A drops rapidly below a ground electric potential, and the diode DI33 is conducted. Then, the flywheel current i is regenerated to the power supply 27 through a path of diode DI33 → coil 26 → diode DI31, electric current energy accumulated on coil 26 is returned to the power supply 27.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、容量性負荷の駆
動回路及び駆動方法に係り、詳しくは、ドットマトリク
ス型表示パネルの構成電極、特にプラズマ表示パネルや
EL(Electro Luminescence)表示パネルの構成電極の
ような容量性を呈する負荷を駆動する用途に好適な容量
性負荷の駆動回路及び駆動方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving circuit and a driving method for a capacitive load, and more particularly, to a constituent electrode of a dot matrix type display panel, particularly a constituent electrode of a plasma display panel or an EL (Electro Luminescence) display panel. The present invention relates to a driving circuit and a driving method for a capacitive load suitable for driving a load exhibiting such a capacitance.

【0002】[0002]

【従来の技術】表示装置の発展の当然の過程として、近
年、40型(対角102cm)以上の大画面表示装置に
対するニーズが高まってきている。このクラスになる
と、体積、重量、動作電圧等の点で、CRT(Cathode-
Ray-Tube)で実現することが難しいため、投射型や反射
型のプロジェクタが流布しているが、表示輝度、視野
角、色再現性、奥行き等の原理的な問題を抱え、表示装
置のフラットパネル化、軽量化という近年の流れに対応
しにくい状況にある。この市場のニーズに対応するた
め、フラットで軽量、かつ奥行きも薄く、加えて、自発
光型であるため、視野角、色再現性等、視認性に優れる
大画面のプラズマ表示装置の開発と製品化が注目され、
早期の普及が期待されている。
2. Description of the Related Art As a natural process of the development of display devices, in recent years, there has been an increasing need for large-screen display devices of 40-inch (102 cm diagonal) or more. In this class, CRT (Cathode-
Ray-Tube) is difficult to achieve, so projection and reflection type projectors are widely used. However, there are fundamental problems such as display brightness, viewing angle, color reproducibility, and depth. It is difficult to respond to the recent trend of panelization and weight reduction. In order to meet the needs of this market, development and products of a large-screen plasma display device that is flat, lightweight, thin and has a self-luminous type, and has excellent visibility such as viewing angle and color reproducibility. Is noticed,
Early dissemination is expected.

【0003】プラズマ表示装置は、発光放電現象を利用
して映像を映し出すパネル部(以下、単に、パネル、あ
るいは、詳細にプラズマ表示パネルともいう)と、この
パネル部を駆動するための駆動回路部とで構成され、放
電形式の違いにより、DC放電型とAC放電型、また、
電極構造の違いにより、面放電型、対向放電型、2電極
型、3電極型等に分類される。これらのうちのDC放電
型では、電極が直接放電空間に露出しており、一度放電
が起こると、DC電流が流れ続ける。また、AC放電型
では、電極と放電ガスとの間に絶縁層が介在するので、
電流が同絶縁層の静電容量に制限され、電圧が印加され
た後、1μ秒程度の短時間、パルス状に流れて終息す
る。絶縁層は、コンデンサとして働くので、AC放電型
では、一方の電極に両極性のACパルス電圧を印加する
か、両方の電極に交互にパルスを印加することにより、
発光が繰り返されて表示がなされる。
[0003] A plasma display device includes a panel unit (hereinafter, simply referred to as a panel or a plasma display panel in detail) for displaying an image using a light emission discharge phenomenon, and a drive circuit unit for driving the panel unit. DC discharge type and AC discharge type,
The electrodes are classified into a surface discharge type, a counter discharge type, a two-electrode type, a three-electrode type, and the like according to a difference in electrode structure. In the DC discharge type, the electrodes are directly exposed to the discharge space, and once the discharge occurs, the DC current continues to flow. Further, in the AC discharge type, since an insulating layer is interposed between the electrode and the discharge gas,
The current is limited to the capacitance of the insulating layer, and after a voltage is applied, the current flows in a pulse for a short time of about 1 μs and ends. Since the insulating layer functions as a capacitor, in the AC discharge type, by applying an AC pulse voltage of both polarities to one electrode or by applying a pulse alternately to both electrodes,
Light emission is repeated and display is performed.

【0004】DC型は、構造が簡単とはいえ、電極が直
接放電にさらされるため、電極の消耗が激しく、長寿命
を得ることが難しいという欠点がある。一方、AC型
は、電極が絶縁層で覆われているため、寿命が長いとい
う長所がある。結局、今日では、これまでに提案された
各種のプラズマ表示方式のうち、3電極面放電型のパネ
ルを走査維持分離型で交流駆動する方式のものが、耐久
性に優れ、構造も簡単で高精細化及び大画面化への対応
が比較的容易な上、高輝度発光を可能にするメモリと呼
ばれる発光維持機能を容易に実現できる。そのため、現
時点では、この方式が主に採用されている。
[0004] Although the DC type has a simple structure, it has a drawback that the electrodes are directly exposed to electric discharge, so that the electrodes are greatly consumed and it is difficult to obtain a long life. On the other hand, the AC type has an advantage that the life is long because the electrode is covered with the insulating layer. After all, among the various plasma display methods proposed so far, the one in which a three-electrode surface-discharge type panel is AC-driven by a scan-maintenance separation type has excellent durability, a simple structure, and a high structure. It is relatively easy to cope with the definition and the enlargement of the screen, and it is possible to easily realize a light emission maintaining function called a memory that enables high luminance light emission. Therefore, at present, this method is mainly adopted.

【0005】プラズマ表示パネルは、どの形式のもの
も、互いに対向配置された2枚の基板(すなわち、前面
透明基板と背面基板)と、これらの基板間の隙間に表示
セルがマトリックス状に配列設定されてHe−XeやN
e−Xe等の放電ガスが充填された放電ガス空間と、前
面透明基板と背面基板との各内表面に互いに直交する態
様で配列されたストライプ状の各種電極とで構成され、
前面透明基板側の電極と背面基板側の電極とが、各表示
セルを介して交差するように位置合わせされている。
[0005] In any type of plasma display panel, two substrates (ie, a front transparent substrate and a rear substrate) are disposed opposite to each other, and display cells are arranged in a matrix in a gap between these substrates. He-Xe or N
a discharge gas space filled with a discharge gas such as e-Xe, and various stripe-shaped electrodes arranged in a manner orthogonal to each other on the inner surfaces of the front transparent substrate and the rear substrate,
The electrodes on the front transparent substrate side and the electrodes on the rear substrate side are aligned so as to intersect via each display cell.

【0006】次に、AC駆動のプラズマ表示パネルの代
表として、3電極面放電型のパネル構造について説明す
る。図17は3電極面放電型のプラズマ表示パネルの構
成を分解破断して示す分解斜視図、図18が同パネルの
断面図、図19は同パネルの一部をさらに拡大して示す
拡大断面図、図20が同パネルの電極構造を示す平面
図、及び図21が同パネルの表示セル構造を示す平面図
である。3電極面放電型のパネル1では、図17乃至図
21に示すように、前面透明基板2の内表面に、各表示
セルCr,Cg,Cb,…を行毎に行方向に連通する、
共に透明な走査電極S1,S2,…と維持電極Su1,
Su2,…との対からなる面放電電極対が多数形成され
ている。走査電極S1,S2,…と維持電極Su1,S
u2,…は、ITO(Indium Tin Oxide)やSnO2
の透明導電性薄膜からなり、これらの走査電極S1,S
2,…や維持電極Su1,Su2,…に充分な電流を供
給するために、走査電極S1,S2,…や維持電極Su
1,Su,…の表面の一側端側には、銀の厚膜等による
バス電極B,B,…が設けられている。バス電極B,
B,…付きの走査電極S1,S2,…及び維持電極Su
1,Su2,…の表面は、透明の誘電体層3によって被
覆され、さらに、この誘電体層3を放電時のイオン衝撃
から保護するためのMgO保護層4が同透明誘電体層3
の上に積層されている。
Next, a three-electrode surface discharge type panel structure will be described as a representative of an AC-driven plasma display panel. 17 is an exploded perspective view showing the configuration of a three-electrode surface discharge type plasma display panel in an exploded state, FIG. 18 is a sectional view of the panel, and FIG. 19 is an enlarged sectional view showing a part of the panel in a further enlarged manner. FIG. 20 is a plan view showing the electrode structure of the panel, and FIG. 21 is a plan view showing the display cell structure of the panel. In the three-electrode surface-discharge type panel 1, as shown in FIGS. 17 to 21, the display cells Cr, Cg, Cb,...
The scanning electrodes S1, S2,...
A large number of surface discharge electrode pairs composed of pairs of Su2,... Are formed. Scan electrodes S1, S2,... And sustain electrodes Su1, S
u2,... are made of a transparent conductive thin film such as ITO (Indium Tin Oxide) or SnO 2 , and these scan electrodes S1, S
, And the sustain electrodes Su1, Su2,..., And the scan electrodes S1, S2,.
Bus electrodes B, B,... Made of a thick silver film or the like are provided on one side end of the surface of 1, Su,. Bus electrode B,
, And sustain electrodes Su, S1, S2,.
Are covered with a transparent dielectric layer 3, and an MgO protective layer 4 for protecting the dielectric layer 3 from ion bombardment during discharge is provided on the transparent dielectric layer 3.
Are stacked on top of each other.

【0007】背面基板6の内表面には、列方向に延びる
ストライプ状の放電ガス空間を区画するストライプ状の
隔壁7,7,…と、放電ガス空間内の各表示セルCr,
Cg,Cb,…を列毎に列方向に連通する銀膜等のデー
タ電極(すなわち、列電極)D1,D2,…が設けられ
ている。データ電極D1,D2,…の上には誘電体層8
が成膜され、この誘電体層8と、隔壁7と、隣の隔壁7
とで構成される放電ガス空間の溝の壁面には、放電ガス
中の放電によって発生する紫外線をR,G,B各色の可
視光線に変換する3種類の蛍光体9r,9g,9b,…
がストライプ状に積層されている。
[0007] On the inner surface of the back substrate 6, striped partition walls 7, 7, ... that define a striped discharge gas space extending in the column direction, and each display cell Cr, in the discharge gas space.
Are provided with data electrodes (that is, column electrodes) D1, D2,... Made of a silver film or the like that communicate Cg, Cb,. A dielectric layer 8 is formed on the data electrodes D1, D2,.
Is formed, and the dielectric layer 8, the partition 7 and the adjacent partition 7 are formed.
The three types of phosphors 9r, 9g, 9b,... That convert the ultraviolet light generated by the discharge in the discharge gas into visible light of each color of R, G, and B are provided on the wall surface of the groove of the discharge gas space composed of
Are stacked in a stripe pattern.

【0008】このように、3電極面放電型のプラズマ表
示パネル1では、図18に示すように、各表示セルC
r,Cg,Cb,…の部位にて、走査電極S1,S2,
…と維持電極Su1,Su2,…との対からなる面放電
電極対とデータ電極D1,D2,…とが交差する構成と
なっていて、隔壁7,7,…を隔てて、行方向に並ぶ
R,G,B各色の表示セルCr,Cg,Cb,…の繰り
返し単位が1画素となる。なお、列方向には、同一色の
表示セルCr,Cg,Cbがそれぞれ並んで配置され
る。大画面の3電極面放電型パネルとしては、例えば、
行方向に480本の走査電極S1,S2,…、同じく4
80本の維持電極Su1,Su2,…、及び列方向に2
559本のデータ電極D1,D2,…を配列した42型
(対角106cm)パネル1が得られている。このパネ
ルの行方向の画素数は480、列方向の画素数は85
3、各画素のピッチが行方向及び列方向とも1mm程度
である。
As described above, in the three-electrode surface discharge type plasma display panel 1, as shown in FIG.
r, Cg, Cb,..., scan electrodes S1, S2,
, And sustain electrodes Su1, Su2,... And data electrodes D1, D2,. The repetition unit of the display cells Cr, Cg, Cb,... Of R, G, B colors is one pixel. In the column direction, display cells Cr, Cg, Cb of the same color are arranged side by side. As a large-screen three-electrode surface discharge panel, for example,
480 scanning electrodes S1, S2,...
.. And 80 in the column direction.
A 42-inch (diagonal 106 cm) panel 1 in which 559 data electrodes D1, D2,... Are arranged is obtained. This panel has 480 pixels in the row direction and 85 pixels in the column direction.
3. The pitch of each pixel is about 1 mm in both the row and column directions.

【0009】次に、プラズマ表示パネル1を駆動する駆
動回路部について説明する。図22は、3電極面放電型
のAC駆動プラズマ表示パネルの電気的構成とその駆動
回路を示すブロック図である。この駆動回路部は、書き
込み動作と維持放電動作との組合わせで表示駆動を行う
構成になっている。書き込み動作では、データ電極D
1,D2,…と走査電極S1,S2,…との間に電圧パ
ルスを印加して図25(f)に示すような書き込み放電
を発生させ、表示セルCr,Cg,Cb,…の走査電極
S1,S2,…上に壁電荷を形成させて、点灯表示デー
タを書き込む。維持放電動作では、この書き込み動作終
了後に、図25(a),(b)に示すような走査電極S
1,S2,…と維持電極Su1,Su2,…との間に交
互に維持パルスを印加し、壁電荷が形成されている表示
セルCr,Cg,Cb,…にのみ発光放電を持続させ
る。
Next, a driving circuit for driving the plasma display panel 1 will be described. FIG. 22 is a block diagram showing an electrical configuration of a three-electrode surface discharge type AC drive plasma display panel and a drive circuit thereof. The drive circuit section is configured to perform display driving by a combination of a write operation and a sustain discharge operation. In the write operation, the data electrode D
, D2,... And the scanning electrodes S1, S2,..., A write pulse is generated as shown in FIG. 25 (f), and the scanning electrodes of the display cells Cr, Cg, Cb,. Lighting display data is written by forming wall charges on S1, S2,. In the sustain discharge operation, after the end of the write operation, the scan electrodes S as shown in FIGS.
, S2,... And the sustain electrodes Su1, Su2,... Are alternately applied to sustain the luminescence discharge only in the display cells Cr, Cg, Cb,.

【0010】この2段階駆動(走査維持分離駆動)を実
現するために、駆動回路部は、図22に示すように、駆
動タイミング制御回路10と、データ電極駆動回路11
と、表示データ制御回路12と、データ電極駆動素子1
3と、走査電極駆動回路14と、走査電極駆動素子15
と、維持電極駆動回路16と、駆動用電源17とで構成
されている。駆動タイミング制御回路10は、表示デー
タ制御回路12から転送される入力信号に含まれる垂直
同期信号に基づき、パネル部1の駆動に必要な各種タイ
ミングパルスを生成してパネル部1全体を制御する。な
お、プラズマ表示装置では、階調表示のため、1フィー
ルド期間は維持動作期間に印加するパルス数の異なる複
数の期間(すなわち、サブフィールド)によって構成さ
れるが、このときのサブフィールドのタイミングも、駆
動タイミング制御回路10によって管理される。データ
電極駆動回路11は、駆動タイミング制御回路10から
供給されるクロック信号に基づいてデータパルス列を生
成してデータ電極駆動素子13に供給する。表示データ
制御回路12は、フレームメモリを含んで構成され、与
えられた入力表示データを処理して全ての表示セルC
r,Cg,Cb,…についてサブフィールド毎の書き込
みデータ(すなわち、点灯表示データ)を生成し、同書
き込みデータをデータ電極駆動素子13へ高速にシリア
ル転送する。
In order to realize the two-stage driving (scanning sustain separation driving), a driving circuit section includes a driving timing control circuit 10 and a data electrode driving circuit 11 as shown in FIG.
, Display data control circuit 12 and data electrode driving element 1
3, scan electrode drive circuit 14, scan electrode drive element 15
, A sustain electrode drive circuit 16 and a drive power supply 17. The drive timing control circuit 10 generates various timing pulses necessary for driving the panel unit 1 based on a vertical synchronization signal included in an input signal transferred from the display data control circuit 12, and controls the entire panel unit 1. In the plasma display device, one field period is constituted by a plurality of periods (i.e., subfields) with different numbers of pulses applied in the sustain operation period for gray scale display. , And is controlled by the drive timing control circuit 10. The data electrode drive circuit 11 generates a data pulse train based on the clock signal supplied from the drive timing control circuit 10 and supplies the data pulse train to the data electrode drive element 13. The display data control circuit 12 is configured to include a frame memory, processes input display data, and performs processing on all display cells C.
Generates write data (ie, lighting display data) for each subfield for r, Cg, Cb,... and serially transfers the write data to the data electrode driving element 13 at high speed.

【0011】データ電極駆動素子13は、表示データ制
御回路12から供給される書き込みデータをシリアル/
パラレル変換するためのシフトレジスタと、データ電極
D1,D2,…に1対1で接続されるCMOS構成の高
耐圧スイッチ素子群とで構成され、駆動タイミング制御
回路10から書き込みデータの区切りを示すイネーブル
信号を受けると、入力が完了した表示セルCr,Cg,
Cb,…1行分の書き込みデータに基づいてデータ電極
D1,D2,…を同時に一括駆動する。すなわち、「点
灯」と指示された表示セルCr,Cg,Cb,…を通る
全てのデータ電極D1,D2,…に対して、データ電極
駆動回路11から供給された図24(e)に示すような
データパルスRd1,Rd2,…,Rdnを同時に印加する。
The data electrode driving element 13 converts the write data supplied from the display data control circuit 12 into a serial /
It is composed of a shift register for parallel conversion, and a high-voltage switch element group having a CMOS configuration connected one-to-one to the data electrodes D1, D2,... Upon receiving the signal, the display cells Cr, Cg,
Cb,... Simultaneously drive the data electrodes D1, D2,. 24. That is, for all data electrodes D1, D2,... Passing through the display cells Cr, Cg, Cb,. , Rdn are applied at the same time.

【0012】走査電極駆動回路14は、駆動タイミング
制御回路10から1サブフィールド毎に一巡する各種の
オン/オフ信号の供給を受けると、その種類に応じて図
24(b),(c),(d)に示すような予備放電パル
スPp、予備放電消去パルスPd、ベースパルスPb1,
Pb2,…,Pbn、及び維持パルス列Pmを順次生成して
走査電極駆動素子15に供給する。走査電極駆動素子1
5は、駆動タイミング制御回路10から供給される各種
の一括同期信号を受けると、その種類に応じて、走査電
極駆動回路14から順次供給される予備放電パルスP
p、予備放電消去パルスPd、維持パルス列Pmを全て
の走査電極S1,S2,…に同時に印加して走査電極S
1,S2,…を一括駆動すると共に、点灯表示データの
書き込み期間では、駆動タイミング制御回路10から供
給される水平同期信号(シフトパルス)に合わせて、走
査電極S1,S2,…を順次選択走査し、選択された走
査電極Snに走査(行選択)パルスPs1,Ps2,…,P
snを印加する。
When the scan electrode drive circuit 14 receives the supply of various ON / OFF signals that make one cycle per subfield from the drive timing control circuit 10, the scan electrode drive circuit 14 shown in FIGS. The pre-discharge pulse Pp, pre-discharge erase pulse Pd, base pulse Pb1,
Pb2,..., Pbn and the sustain pulse train Pm are sequentially generated and supplied to the scan electrode driving element 15. Scan electrode drive element 1
When receiving various collective synchronization signals supplied from the drive timing control circuit 10, the pre-discharge pulse P sequentially supplied from the scan electrode drive circuit 14 according to the type.
p, the preliminary discharge erasing pulse Pd, and the sustain pulse train Pm are simultaneously applied to all the scan electrodes S1, S2,.
, S2,... Are driven collectively, and during the writing period of the lighting display data, the scanning electrodes S1, S2,. Then, scanning (row selection) pulses Ps1, Ps2,..., P are applied to the selected scanning electrode Sn.
Apply sn.

【0013】維持電極駆動回路16は、駆動タイミング
制御回路10から1サブフィールド毎に一巡する各種の
オン/オフ信号の供給を受けると、その種類に応じて、
図24(a)に示すような予備放電パルスQp、維持パ
ルスQm、及び維持消去パルスQdを順次生成し、生成
した各種パルスを全ての維持電極Su1,Su2,…に
同時に印加して維持電極Su1,Su2,…を一括駆動
する。駆動用電源17は、データ電極駆動回路11、走
査電極駆動回路14、及び維持電極駆動回路16に必要
な駆動用電力を供給する。
When the sustain electrode drive circuit 16 receives various ON / OFF signals from the drive timing control circuit 10 that make one cycle per subfield, the sustain electrode drive circuit 16
A pre-discharge pulse Qp, a sustain pulse Qm, and a sustain erase pulse Qd as shown in FIG. 24A are sequentially generated, and the generated various pulses are simultaneously applied to all the sustain electrodes Su1, Su2,. , Su2,... Are driven collectively. The drive power supply 17 supplies necessary drive power to the data electrode drive circuit 11, the scan electrode drive circuit 14, and the sustain electrode drive circuit 16.

【0014】次に、このようなプラズマ表示パネルを用
いて階調表示を行う方法について説明する。プラズマ表
示パネルでは、印加電圧と輝度との関係が直線的ではな
く、印加電圧を変更することによって高輝度の階調表示
を行うことが困難なので、発光回数を制御することによ
って階調表示を行う。特に、高輝度の階調表示を行うに
は、サブフィールド法が用いられる。図23は,サブフ
ィールド法による駆動シーケンスを説明するための説明
図であり、横軸に時間、及び縦軸に走査電極S1,S
2,…,Snがとられている。1フィールドの間に1枚
の画像が送られる。1フィールドの時間は、個々のコン
ピュータや放送システムによって異なるが、概ね1/5
0秒から1/75秒の範囲内に設定されることが多い。
プラズマ表示パネルによる階調画像表示では、同図に示
すように、1フィールドがk個のサブフィールド(同図
では、SF1,SF2,…,SF6の6個のサブフィー
ルド)に分割されている。
Next, a method of performing gradation display using such a plasma display panel will be described. In a plasma display panel, the relationship between the applied voltage and the luminance is not linear, and it is difficult to perform high-luminance gradation display by changing the applied voltage. Therefore, gradation display is performed by controlling the number of times of light emission. . In particular, a subfield method is used to perform high-luminance gradation display. FIG. 23 is an explanatory diagram for explaining a driving sequence by the subfield method. The horizontal axis represents time, and the vertical axis represents scanning electrodes S1 and S1.
2,..., Sn are taken. One image is sent during one field. The time of one field varies depending on each computer or broadcasting system, but is generally about 1/5
It is often set in the range of 0 seconds to 1/75 seconds.
In the gradation image display by the plasma display panel, one field is divided into k subfields (six subfields SF1, SF2,..., SF6 in the same figure) as shown in FIG.

【0015】各サブフィールドSF1,SF2,…,S
F6は、同図に示すように、走査パルスとデータパルス
とで表示セルCr,Cg,Cb,…に点灯表示データを
書き込むための書き込み期間と、点灯表示データが書き
込まれた表示セルCr,Cg,Cb,…のみを発光表示
させるための維持放電期間とで構成されている。この書
き込み期間では、同図に示すように、前のサブフィール
ドで書き込まれている点灯表示データの消去放電や強制
的な予備放電を行った後、データ電極D1,D2,…と
走査電極S1,S2,…とに電圧パルスを印加して、書
き込み放電を発生させる。書き込み放電して点灯表示デ
ータが書き込まれた表示セルCr,Cg,Cb,…の走
査電極S1,S2,…上には壁電荷が形成される。ま
た、書き込み期間に続く維持放電期間では、走査電極S
1,S2,…と維持電極Su1,Su2,…との間に交
流維持パルスを印加することにより、点灯表示データが
書き込まれた表示セルのみを発光表示させる。各表示セ
ルCr,Cg,Cb,…の発光輝度は、それぞれのサブ
フィールドにおける各表示セルCr,Cg,Cb,…の
維持放電の発光回数を2nで重み付けした、次式(1)
に基づいて制御される。
Each subfield SF1, SF2,..., S
F6 is a writing period for writing the lighting display data into the display cells Cr, Cg, Cb,... With the scanning pulse and the data pulse, and the display cells Cr and Cg where the lighting display data is written, as shown in FIG. , Cb,... For sustaining a light emission display. In this writing period, as shown in the figure, after erasing discharge or forcible preliminary discharge of the lighting display data written in the previous subfield is performed, the data electrodes D1, D2,. A voltage pulse is applied to S2,... To generate a write discharge. Wall charges are formed on the scanning electrodes S1, S2,... Of the display cells Cr, Cg, Cb,. In the sustain discharge period following the write period, the scan electrodes S
By applying an AC sustaining pulse between the sustain electrodes Su1, Su2,... And the sustain electrodes Su1, Su2,. The light emission luminance of each display cell Cr, Cg, Cb,... Is obtained by weighting the number of light emission times of the sustain discharge of each display cell Cr, Cg, Cb,.
Is controlled based on the

【0016】[0016]

【数1】 (Equation 1)

【0017】ここで、nはサブフィールドの番号であ
り、いま、最も輝度が低いサブフィールドを「1」、最
も輝度が高いサブフィールドを「k」とする。L1は最
も輝度が低いサブフィールドの輝度(発光回数)であ
り、anは「1」又は「0」の値をとる変数で、n番目
のサブフィールドにおいて、表示セルCr,Cg,C
b,…を発光させる場合には「1」、発光させない場合
は「0」である。このように、サブフィールド間で発光
輝度が異なることから、サブフィールド毎に表示セルC
r,Cg,Cb,…の点灯/非点灯を選択することによ
り、輝度が制御される。カラー表示を行う場合は、R,
G,B各色の表示セルCr,Cg,Cb,…の繰り返し
単位が1画素となるので、k=6の場合、各色で、2k
(=26 =64)段階の階調表現になる。色素として
は、643 =262144色(黒を含む)の表示ができ
る。k=1であれば、1フィールド=1サブフィールド
であり、各色で2階調(オン又はオフ)の表示ができ
る。色数としては23 =8色(黒を含む)の表示ができ
る。
Here, n is the number of the subfield, and the subfield having the lowest luminance is "1" and the subfield having the highest luminance is "k". L1 is the luminance (the number of times of light emission) of the sub-field having the lowest luminance, and an is a variable having a value of “1” or “0”.
When b,... emit light, it is "1", and when it is not emitted, it is "0". As described above, since the emission luminance differs between subfields, the display cell C
By selecting lighting / non-lighting of r, Cg, Cb,..., the luminance is controlled. For color display, use R,
Since the repetition unit of the display cells Cr, Cg, Cb,... Of each color of G and B is one pixel, when k = 6, 2 k is used for each color.
(= 2 6 = 64) stages of gradation expression. As the pigment, 64 3 = 262144 colors (including black) can be displayed. If k = 1, 1 field = 1 subfield, and two gradations (on or off) can be displayed for each color. As the number of colors, 2 3 = 8 colors (including black) can be displayed.

【0018】次に、図24(a),(b),(c),
(d),(e)を参照して、1つのサブフィールドにお
ける各種駆動波形について説明する。同図(b),
(c),(d)に示すように、走査電極S1,S2,
…,Snには、これらの電極に共通した予備放電パルス
(正パルス)Pp、予備放電消去パルスPd、維持パル
スPmが印加される他、書き込み走査時に各走査電極S
1,S2,…,Snに独立したタイミングで走査パルス
Ps1,Ps2,…,Psnが線順次に印加される。1つの走
査電極が選択されているとき、残りの非選択走査電極に
は、走査ベースパルスPb1,Pb2,…,Pbnが印加され
る。また、維持電極Su1,Su2,…には、同図
(a)に示すように、予備放電時、走査電極S1,S
2,…,Snに印加される予備放電パルス(正パルス)
Ppに同期して、予備放電パルス(負パルス)Qpが印
加され、また、維持放電時、維持パルスPmが走査電極
S1,S2,…,Snに印加されるタイミングと交互の
タイミングで維持パルスQmが印加され、また、維持放
電を終了させる際には、維持消去パルスQdが印加され
る。また、各データ電極D1,D2,…には、同図
(e)に示すように、書き込み時、書き込むべき点灯表
示データがあるときは、データパルスRd1,Rd2,…,
Rdnが走査パルスPs1,Ps2,…,Psnに同期して印加
される。
Next, FIGS. 24 (a), (b), (c),
Various drive waveforms in one subfield will be described with reference to (d) and (e). FIG.
As shown in (c) and (d), the scan electrodes S1, S2,
, Sn, a pre-discharge pulse (positive pulse) Pp, a pre-discharge erase pulse Pd, and a sustain pulse Pm common to these electrodes are applied.
Scan pulses Ps1, Ps2,..., Psn are applied line-sequentially at timings independent of 1, S2,. When one scan electrode is selected, scan base pulses Pb1, Pb2,..., Pbn are applied to the remaining non-selected scan electrodes. The sustain electrodes Su1, Su2,..., As shown in FIG.
2,..., Pre-discharge pulse (positive pulse) applied to Sn
A pre-discharge pulse (negative pulse) Qp is applied in synchronization with Pp, and at the time of sustain discharge, sustain pulse Qm is applied alternately with the timing at which sustain pulse Pm is applied to scan electrodes S1, S2,. Is applied, and when ending the sustain discharge, a sustain erase pulse Qd is applied. As shown in FIG. 3E, when there is lighting display data to be written at the data electrodes D1, D2,..., Data pulses Rd1, Rd2,.
Rdn is applied in synchronization with the scanning pulses Ps1, Ps2,..., Psn.

【0019】次に、図25(a),(b),(c),
(d),(e),(f)を参照して、3電極面放電型の
プラズマ表示装置におけるサブフィールド動作の行程
(1)〜(5)について説明する。 (1)維持放電消去 同図(c)に示すように、維持電極駆動回路16は、駆
動タイミング制御回路10が指示するタイミングで、維
持電極Su1,Su2,…に維持消去パルスQdを印加
し、直前のサブフィールドで発光していた表示セルC
r,Cg,Cb,…の放電を消去する。これにより、ノ
イズの要因となる余分な壁電荷が消去される。 (2)予備放電 次に、同図(d)に示すように、走査電極駆動素子15
及び維持電極駆動回路16は、駆動タイミング制御回路
10が同時に指示するタイミングで、全ての走査電極S
1,S2,…と維持電極Su1,Su2,…とに、互い
に正負の予備放電パルスPp,Qpを印加して両電極間
に電圧を発生させ、全ての表示セルCr,Cg,Cb,
…を一度強制的に放電させる。 (3)予備放電消去 この後、同図(e)に示すように、走査電極駆動素子1
5は、駆動タイミング制御回路10が指示するタイミン
グで、全ての走査電極S1,S2,…に予備放電消去パ
ルスPdを印加して予備放電を消去する。これにより、
放電空間に活性粒子が注入され、次に印加する走査パル
スPs1,Ps2,…,Psnによる書き込み放電が起こり易
くなる。 (4)書き込み放電 予備放電消去後、データ電極13及び走査電極駆動素子
15は、駆動タイミング制御回路10が同時に指示する
タイミング及びシフトタイミングで選択された走査電極
S1,S2,…とデータ電極D1,D2,…との間に走
査パルスPs1,Ps2,…,PsnとデータパルスRd1,R
d2,…,Rdnとを印加すると、点灯表示データを書き込
むべき表示セルCr,Cg,Cb,…が選択放電され、
同図(f)に示すように、選択放電された表示セルC
r,Cg,Cb,…の走査電極S1,S2,…上に壁電
荷が形成される。このように、壁電荷が形成されるとい
う形で点灯表示データが書き込まれる。なお、走査パル
スPs1,Ps2,…,Psnのみ又はデータパルスRd1,R
d2,…,Rdnのみが印加された場合は、書き込み放電は
発生せず、この後の維持放電も発生しない。 (5)維持放電 書き込み放電後、走査電極駆動素子15及び維持電極駆
動回路16は、駆動タイミング制御回路1によって交互
に供給される印加タイミングで、同図(a),(b)に
示すように、走査電極S1,S2,…と維持電極Su
1,Su2,…とに維持パルスPm,Qmを交互に印加
し、壁電荷が形成されている表示セルCr,Cg,C
b,…においてのみ、隣り合う維持電極Su1,Su
2,…と走査電極S1,S2,…との間で、維持放電
(発光放電)を持続させる。
Next, FIGS. 25 (a), (b), (c),
The steps (1) to (5) of the subfield operation in the three-electrode surface discharge type plasma display device will be described with reference to (d), (e), and (f). (1) Sustain discharge erasing As shown in FIG. 1C, the sustain electrode driving circuit 16 applies the sustain erasing pulse Qd to the sustain electrodes Su1, Su2,... At the timing specified by the drive timing control circuit 10, Display cell C emitting light in the immediately preceding subfield
Erase the discharge of r, Cg, Cb, .... As a result, extra wall charges that cause noise are eliminated. (2) Pre-discharge Next, as shown in FIG.
And the sustain electrode drive circuit 16 controls all the scan electrodes S at the timing specified by the drive timing control circuit 10 simultaneously.
, S2,... And sustain electrodes Su1, Su2,... Are applied with positive and negative pre-discharge pulses Pp, Qp to generate a voltage between the two electrodes, and all display cells Cr, Cg, Cb,.
... is forcibly discharged once. (3) Pre-discharge erasure After that, as shown in FIG.
5 applies a predischarge erasing pulse Pd to all the scan electrodes S1, S2,... At a timing designated by the drive timing control circuit 10 to erase the predischarge. This allows
Active particles are injected into the discharge space, and writing discharge by the next applied scanning pulses Ps1, Ps2,..., Psn is likely to occur. (4) Write discharge After the preliminary discharge and erasure, the data electrode 13 and the scan electrode driving element 15 are connected to the scan electrodes S1, S2,... D2,..., And scanning pulses Ps1, Ps2,.
When d2,..., Rdn are applied, the display cells Cr, Cg, Cb,.
As shown in FIG. 7F, the display cell C which has been selectively discharged is used.
Wall charges are formed on the scan electrodes S1, S2,... of r, Cg, Cb,. Thus, the lighting display data is written in such a manner that wall charges are formed. Note that only the scanning pulses Ps1, Ps2,..., Psn or the data pulses Rd1, Rd1
When only d2,..., Rdn are applied, no write discharge occurs, and no sustain discharge thereafter occurs. (5) Sustain discharge After the write discharge, the scan electrode drive element 15 and the sustain electrode drive circuit 16 are applied at alternately supplied timings by the drive timing control circuit 1 as shown in FIGS. , Scan electrodes S1, S2,... And sustain electrode Su.
, Su2,..., And sustain pulses Pm, Qm are alternately applied to display cells Cr, Cg, C on which wall charges are formed.
b,... only in adjacent sustain electrodes Su1, Su
, And sustain electrodes (emission discharges) between scan electrodes S1, S2,.

【0020】以上の行程(1)〜(5)で1つのサブフ
ィールド動作が完了し、次のサブフィールド動作へ移っ
て上述の行程(1)〜(5)を繰り返す。なお、維持放
電の繰り返し回数に基づいて各サブフィールドの発光輝
度が制御される。
One subfield operation is completed in the above steps (1) to (5), and the process proceeds to the next subfield operation to repeat the above steps (1) to (5). Note that the light emission luminance of each subfield is controlled based on the number of repetitions of the sustain discharge.

【0021】一般に、ドットマトリックス型の表示パネ
ルでは、多数の行電極と列電極とが形成され、これらの
交差部に表示画素ないしは表示セルが形成されている。
そのため、対抗電極間や並行電極間等に存在する静電容
量の総和は、膨大な量になる。したがって、ドットマト
リックス型の表示パネルを駆動する場合は、これらの静
電容量の充電を終わらないと、各表示素子に所要動作電
圧を印加することができないことになる。なお、これら
静電容量の充電に使用される電力は、実際に消費される
電力とは異なり、適切な方法で回収して再使用できるの
で、無効電力になる。特に、プラズマ表示パネルでは、
発光放電現象を利用しているため、印加される駆動電圧
が高く、無効電力も増大するが、さらに、交流駆動の場
合には、誘電体の壁面に残留する壁電荷の移動に伴なう
電力も、上記静電容量に対する充電電力と同質の再使用
可能な無効電力に該当する。
Generally, in a dot matrix type display panel, a large number of row electrodes and column electrodes are formed, and display pixels or display cells are formed at intersections of these electrodes.
Therefore, the sum of the capacitances existing between the counter electrodes and between the parallel electrodes is enormous. Therefore, when driving a dot matrix type display panel, the required operating voltage cannot be applied to each display element unless the charging of these capacitances is completed. The power used for charging these capacitances is different from the power actually consumed, and can be recovered and reused by an appropriate method, so that it becomes reactive power. In particular, in plasma display panels,
Since the light emission discharge phenomenon is used, the applied driving voltage is high and the reactive power is increased. Also corresponds to the reusable reactive power of the same quality as the charging power for the capacitance.

【0022】この難点を克服するため、従来から、容量
性の負荷に対する充電電力を回収して再利用(すなわ
ち、電力回生)することにより、消費電力の低減を図る
試みが行われている。例えば、特公平5−81912号
公報には、静電容量に蓄積された電荷を元の電源に回収
して再利用する技術(以下、これを第1の従来技術とい
う)が開示されている。また、特許第2801908号
公報には、静電容量に蓄積された電荷を専用の回収用コ
ンデンサに回収して再利用する技術(以下、これを第2
の従来技術という)が開示されている。
To overcome this difficulty, attempts have been made to reduce the power consumption by collecting and reusing (ie, regenerating) the charging power for the capacitive load. For example, Japanese Patent Publication No. 5-81912 discloses a technique of collecting electric charge accumulated in a capacitance to an original power supply and reusing the same (hereinafter, referred to as a first conventional technique). Also, Japanese Patent No. 2801908 discloses a technique for collecting and reusing an electric charge accumulated in a capacitance in a dedicated collecting capacitor (hereinafter referred to as a second technique).
Of the prior art).

【0023】まず、第1の従来技術における基本回路と
その動作について説明する。図26は、この第1の従来
技術に係る電力回収機能を備えた維持パルス発生回路の
基本構成を示す回路図、及び図27が同回路の動作を説
明するためのタイムチャートである。この維持パルス発
生回路は、維持パルスを発生して維持電極又は走査電極
に供給するための回路であり、図26に示すように、高
電圧のスイッチSW11,SW 12,SW13,SW14と、ダ
イオードDI11,DI12,DI13,DI14と、電力回収
用のコイルL11と、回路内の浮遊容量等を含む外部容量
12とで構成されている。なお、同図において、コンデ
ンサC11は直流電源出力のコンデンサ、コンデンサC13
は、プラズマ表示パネルの異種同種電極(各種パネル電
極)からなる容量性負荷、端子TP1 は維持パルス発生
回路の出力端子、及び端子TP2 が電圧VSを与える直
流電源を接続するための端子である。
First, the basic circuit in the first prior art and
The operation will be described. FIG. 26 shows this first prior art.
Technology of sustain pulse generation circuit with power recovery function
FIG. 27 is a circuit diagram showing the basic configuration, and FIG.
It is a time chart for clarification. This sustain pulse
The raw circuit generates a sustain pulse to generate a sustain electrode or scan electrode.
Circuit for supplying power to the
Voltage switch SW11, SW 12, SW13, SW14And da
Iod DI11, DI12, DI13, DI14And power recovery
Coil L for11And external capacitance including stray capacitance in the circuit
C12It is composed of It should be noted that in FIG.
Sensor C11Is the capacitor of DC power output, capacitor C13
Is a heterogeneous electrode of plasma display panel (various panel
Pole), capacitive load, terminal TP1 Is a sustain pulse
Output terminal of the circuit and terminal TPTwo Gives the voltage VS
This is a terminal for connecting a power supply.

【0024】次に、図26及び図27を参照して、上記
構成の維持パルス発生回路の動作について説明する。ま
ず、時刻T11において、維持パルス電圧を与えるため
に、図27(d)に示すように、スイッチSW14をオフ
状態、及び同図(a)に示すように、スイッチSW11
オン状態にし、コイルL11を通して外部容量C12と容量
性負荷C13とを充電する。時刻T12において、端子TP
1 の電圧が直流電源の端子TP2 の電圧VSより高くな
ってダイオードDI13が導通し、同図(e)に示すよう
に、端子TP1 の電圧が端子TP2 の電圧VSにクラン
プされる。そして、同図(a)に示すように、この時刻
12に正確に同期してスイッチSW11をオフ状態にする
と、コイルL11に蓄えられたエネルギーは、同コイルL
11、ダイオードDI13、ダイオードDI12を通してコン
デンサC11に回収される。また、時刻T12において、同
図(c)に示すように、スイッチSW13をオン状態に
し、端子TP1 を直流電源に接続して、端子TP1 の電
圧を維持パルス電圧VSに固定する。
Next, the operation of the sustain pulse generating circuit having the above configuration will be described with reference to FIGS. At time T 11, to provide the sustain pulse voltage, as shown in FIG. 27 (d), to indicate the switch SW 14 off state, and in FIG. 6 (a), the switch SW 11 in the ON state to charge the external capacitor C 12 and the capacitive load C 13 through coil L 11. At the time T 12, the terminal TP
1 voltage becomes conductive diode DI 13 is higher than the voltage VS of the terminal TP 2 of the DC power source, as shown in FIG. (E), the voltage at the terminal TP 1 is clamped to the voltage VS of the terminal TP 2 . Then, as shown in FIG. 6 (a), when the switch SW 11 in synchronism exactly the time T 12 to the OFF state, the energy stored in the coil L 11 is the coil L
11 , the diode DI 13 , and the diode DI 12 are collected in the capacitor C 11 . Also, at time T 12, as shown in FIG. (C), the switch SW 13 in the ON state, connects the terminals TP 1 to the DC power supply, to fix the voltage of the terminal TP 1 to sustain pulse voltage VS.

【0025】次に、維持パルス電圧VSを取り去るに
は、同図(c)に示すように、時刻T 13においてスイッ
チSW13をオフ状態にすると同時に、同図(b)に示す
ように、スイッチSW12をオン状態にする。すると、コ
イルL11を通して端子TP1 の電圧がゼロ電圧に落ちて
行く。時刻T14において、端子TP1 の電圧がゼロ電圧
より低くなるとダイオードDI14が導通し、同図(e)
に示すように、端子TP 1 がゼロ電圧にクランプされ
る。そして、この時刻T14に正確に同期してスイッチS
12をオフ状態にすると、コイルL11に蓄えられたエネ
ルギは、同コイルL 11、ダイオードDI11、ダイオード
DI14を通してコンデンサC11に回収される。また、時
刻T14において、同図(d)に示すように、端子TP1
の電圧がゼロ電圧より低くなったとき、スイッチSW14
をオン状態にし、端子TP1 をグランドに接続して同端
子TP1 の電圧をゼロ電圧に固定する。
Next, when removing the sustain pulse voltage VS,
Is the time T, as shown in FIG. 13At the switch
Switch13As shown in FIG.
Like switch SW12Is turned on. Then,
Il L11Through terminal TP1 Voltage drops to zero voltage
go. Time T14At the terminal TP1 Voltage is zero voltage
Diode DI when lower14Is conducted, and FIG.
As shown in FIG. 1 Is clamped to zero voltage
You. And this time T14Switch S in exact synchronization with
W12Is turned off, the coil L11Energy stored in
Lugi is the same coil L 11, Diode DI11,diode
DI14Through capacitor C11Will be collected. Also when
Time T14At the terminal TP as shown in FIG.1 
When the voltage of the switch becomes lower than zero voltage, the switch SW14
Is turned on, and the terminal TP1 To the ground
Child TP1 Is fixed to zero voltage.

【0026】次に、第2の従来技術の基本回路とその動
作について説明する。図28は、この第2の従来技術に
係る電力回収機能を備える維持パルス発生回路の基本構
成を示す回路図、及び図29が同回路の動作を説明する
ための出力電圧とコイルの起電力による電流の波形図で
ある。この維持パルス発生回路は、図28に示すよう
に、エネルギ回収用のコンデンサC21とコイルL21、及
びスイッチ手段18を直列に接続してなる電荷回収部1
9と、スイッチSW21を備え、容量性負荷Cpを構成す
る維持電極又は走査電極等のパネル電極20を電源電圧
Vccにクランプする第1のクランプ手段21と、スイッ
チSW22を備え、パネル電極20をグランドにクランプ
する第2のクランプ手段22と、コイルL21に流れる電
流が逆流したことを検出してクランプ手段21又はクラ
ンプ手段22を駆動する第1及び第2の駆動手段23,
24とで概略構成されている。スイッチ手段18は、同
図に示すように、スイッチSW23とダイオードDI21
を直列に接続したもの及びスイッチSW24とダイオード
DI 21とは逆向きのダイオードDI22とを直列に接続し
たものを互いに並列に接続することで、コイルL21に流
れる電流が零になったときに、オフ状態になる構成にな
っている。なお、同図に示すように、この維持パルス発
生回路は、走査電極に接続されるものと、維持電極に接
続されるものとの対で用いられる。
Next, the basic circuit of the second prior art and its operation will be described.
The work will be described. FIG. 28 shows the second prior art.
The basic structure of the sustain pulse generating circuit having the power recovery function
And FIG. 29 illustrates the operation of the circuit.
Diagram of the output voltage and the current due to the electromotive force of the coil
is there. This sustain pulse generating circuit is configured as shown in FIG.
And a capacitor C for energy recoverytwenty oneAnd coil Ltwenty one,
Charge recovery unit 1 that is connected in series with switch means 18
9 and switch SWtwenty oneAnd constitute a capacitive load Cp.
A panel electrode 20 such as a sustain electrode or a scanning electrode is supplied with a power supply voltage.
A first clamping means 21 for clamping to Vcc;
Switchtwenty twoAnd clamps panel electrode 20 to ground
And the coil Ltwenty oneElectricity flowing through
When the backflow is detected, the clamp means 21 or the
First and second driving means 23 for driving the pump means 22;
24. The switch means 18 is
As shown in FIG.twenty threeAnd diode DItwenty oneWhen
Connected in series and a switch SWtwenty fourAnd diode
DI twenty oneDiode DI in the opposite directiontwenty twoAnd are connected in series
Are connected in parallel with each other, the coil Ltwenty oneFlow
The off state when the current flowing to zero becomes zero.
ing. Note that, as shown in FIG.
The raw circuit is connected to the scan electrode and to the sustain electrode.
Used in pairs with those that follow.

【0027】次に、図28及び図29を参照して、上記
構成の維持パルス発生回路の動作(1)〜(4)につい
て説明する。いま、エネルギ回収用のコンデンサC21
端子電圧VssがVcc/2、容量性負荷Cpの端子間電圧
Vpがゼロ、スイッチSW21,SW23がオフ状態、及び
スイッチSW22,SW24がオン状態であるとする。これ
を、状態[0]とし、状態[1]に進む。
Next, the operations (1) to (4) of the sustain pulse generating circuit having the above configuration will be described with reference to FIGS. Now, the terminal voltage Vss Vcc / 2 of the capacitor C 21 for energy recovery, the capacitive load Cp terminal voltage Vp is zero, the switch SW 21, SW 23 is turned off, and the switch SW 22, SW 24 is turned on And This is referred to as state [0], and the process proceeds to state [1].

【0028】(1)状態[1]における動作 まず、スイッチSW21をオン状態、スイッチSW22をオ
フ状態、及びスイッチSW24をオフ状態にする。スイッ
チSW21がオン状態になると、コイルL21と容量性負荷
Cpとで直列共振回路が形成され、このとき、コンデン
サC21の端子電圧VssはVcc/2のフォーシング電圧を
もつ。次に、容量性負荷Cpの端子間電圧Vpは電源電
圧Vccまで上昇し、この時点でコイルL21の起電力によ
る電流IL はゼロであり、さらに、ダイオードDI21
逆バイアスになる。 (2)状態[2]における動作 スイッチSW23をオン状態にして容量性負荷Cpの端子
間電圧Vpを電源電圧Vccにクランプし、全てのオン状
態となるべき表示セルに対して放電電流経路をもたら
す。 (3)状態[3]における動作 スイッチSW22がオン状態、スイッチSW21がオフ状
態、及びスイッチSW23がオフ状態になる。スイッチS
22がオン状態になると、コイルL21と容量性負荷Cp
とにより再び直列共振回路が形成され、このとき、コン
デンサC21の端子電圧VssはVcc/2のフォーシング電
圧をもつ。次に、容量性負荷Cpの端子間電圧Vpはグ
ランドレベルまで下降し、この時点で、コイルL21の起
電力による電流IL はゼロであり、さらに、ダイオード
DI22が逆バイアスになる。 (4)状態[4]における動作 スイッチSW24をオン状態にして容量性負荷Cpの端子
間電圧Vpをグランドにクランプする。このとき、対を
なすもう1つの維持パルス発生回路が、容量性負荷Cp
を構成する反対側のパネル電極を電源電圧Vccに駆動
し、「オン」となるべき表示セルがあるときは、放電電
流がスイッチSW24を流れる。
(1) Operation in State [1] First, the switch SW 21 is turned on, the switch SW 22 is turned off, and the switch SW 24 is turned off. When the switch SW 21 is turned on, the series resonant circuit is formed by the coil L 21 and the capacitive load Cp, this time, the terminal voltage Vss of the capacitor C 21 has a forcing voltage of Vcc / 2. Next, the inter-terminal voltage Vp of the capacitive load Cp is raised up to the power supply voltage Vcc, the current IL by the electromotive force of the coil L 21 at this time is zero, further, the diode DI 21 is reverse biased. (2) by the operation switch SW 23 in the ON state in the state [2] to clamp the terminal voltage Vp of the capacitive load Cp to the power supply voltage Vcc, and a discharge current path for the display cell should be all in the ON state Bring. (3) Operation switch SW 22 in the state [3] is turned on, the switch SW 21 is turned off, and the switch SW 23 is turned off. Switch S
When W 22 is turned on, the coil L 21 and the capacitive load Cp
Series resonance circuit is formed again by the, at this time, the terminal voltage Vss of the capacitor C 21 has a forcing voltage of Vcc / 2. Then, the terminal voltage Vp of the capacitive load Cp lowered to ground level, at this point, the current IL by the electromotive force of the coil L 21 is zero, further, the diode DI 22 is reverse biased. (4) by the operation switch SW 24 in the ON state in the state [4] to clamp the terminal voltage Vp of the capacitive load Cp to ground. At this time, another sustain pulse generating circuit forming a pair is a capacitive load Cp
The opposite side of the panel electrodes constituting driven to the supply voltage Vcc, and when there is a display cell to be a "on", the discharge current flows through the switch SW 24.

【0029】このようにして、上記第1及び第2の従来
技術では、静電容量の充放電電力を回収して再利用する
ことにより、無効電力が削減されるようになっている。
As described above, in the first and second prior arts, the reactive power is reduced by collecting and reusing the charge / discharge power of the capacitance.

【0030】[0030]

【発明が解決しようとする課題】しかしながら、上記第
1及び第2の従来技術では、次のような問題点があっ
た。 すなわち、第1及び第2の従来技術では、効率良
く電力回収を行うには、容量性負荷の電圧が電源電圧及
びグランド電位にクランプされるタイミングに合わせ
て、各スイッチのオン/オフを正確に制御しなければな
らない(第1の従来技術)、あるいは、クランプ用のス
イッチを正確なタイミングでオン/オフ制御しなければ
ならない(第2の従来技術)という問題がある。もし、
このタイミングが不正確であれば、維持パルス発生回路
等のような駆動回路には、大きなガス放電電流も流れる
ため、駆動回路内部での電力損失が増大し、充放電電力
の回収効率が著しく悪化すると共に、最悪の場合にはダ
イオードやスイッチが焼損することがある。
However, the first and second prior arts have the following problems. That is, in the first and second prior arts, in order to efficiently recover power, the on / off of each switch is accurately adjusted in accordance with the timing at which the voltage of the capacitive load is clamped to the power supply voltage and the ground potential. There is a problem that control must be performed (first prior art) or on / off control of a clamp switch must be performed with accurate timing (second prior art). if,
If this timing is inaccurate, a large gas discharge current also flows through a drive circuit such as a sustain pulse generation circuit, so that the power loss inside the drive circuit increases and the charge / discharge power recovery efficiency deteriorates significantly. In the worst case, the diode and the switch may be burned.

【0031】ところが、非常に高速の動作が要求される
プラズマ表示パネル(維持パルスの立ち上がり又は立ち
下り時間は、0.2〜0.5μ秒程度である)に対し、
この立ち上がり又は立ち下り時間の間だけ正確にオン動
作できる充分速い動作速度(好ましくは、動作遅れ時間
が0.1μ秒以下)をもつ高電力かつ高耐圧のスイッチ
ングデバイスがない、又は、あっても高価である。
However, for a plasma display panel requiring a very high-speed operation (the rising or falling time of the sustain pulse is about 0.2 to 0.5 μsec),
There is no high-voltage and high-withstand-voltage switching device having a sufficiently fast operation speed (preferably, an operation delay time of 0.1 μs or less) capable of accurately turning on only during the rise or fall time, or Expensive.

【0032】そこで、特性の劣る安価な価格のスイッチ
ングデバイスを用いて、タイミング特性の良い回路を作
成しようとすると、回路構成が著しく複雑になり、結局
高価な回路となってしまい、不都合である。加えて、駆
動回路内を流れるガス放電電流は一定ではなく、入力表
示データに応じて各サブフィールド毎に点灯する画素の
数が変化するが、この表示率の変化に応じて等価的な静
電容量も変化し、コイルとの共振回路の共振周波数も変
化するため、各種スイッチのオン/オフのタイミングを
正確に合わせる制御は、一段と困難である。また、電圧
クランプ時には、高速トランジェントが発生するため、
不要電磁波輻射が大きい。
Therefore, if a circuit with good timing characteristics is to be produced by using a low-priced switching device having inferior characteristics, the circuit configuration becomes extremely complicated, resulting in an expensive circuit, which is inconvenient. In addition, the gas discharge current flowing in the drive circuit is not constant, and the number of pixels to be lit for each subfield changes according to the input display data. Since the capacitance also changes, and the resonance frequency of the resonance circuit with the coil also changes, it is more difficult to accurately control the on / off timing of various switches. At the time of voltage clamping, a high-speed transient occurs,
Unwanted electromagnetic radiation is large.

【0033】この発明は、上述の事情に鑑みてなされた
もので、回路構成が簡易ながら、無効電力の回収を実用
上充分にでき、かつ、不要電磁波輻射も低減できる、安
価な容量性負荷の駆動回路及び駆動方法を提供すること
を目的としている。
The present invention has been made in view of the above circumstances, and has a simple circuit configuration, is capable of recovering reactive power sufficiently in practical use, and is capable of reducing unnecessary electromagnetic wave radiation. It is an object to provide a driving circuit and a driving method.

【0034】[0034]

【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、容量性表示パネルの構成電
極である容量性負荷にパルスを供給するための駆動回路
に係り、前記容量性負荷に直接又は間接に直列接続され
て、該容量性負荷と共に直列共振回路を構成するコイル
と、オン状態になることで、直流電源から出力される第
1の電源電圧を前記直列共振回路に印加して第1の共振
を開始させる第1のスイッチと、前記第1の共振が開始
した後、前記容量性負荷の電圧が前記第1の電源電圧を
越え始める時点で、前記容量性負荷の電圧を前記第1の
電源電圧にクランプして前記第1の共振を停止させる第
1のクランプ手段と、前記第1の共振が停止した時に、
前記コイルに流れている電流を第1のフライホイール動
作状態にして保持する第1のフライホイール電流保持手
段と、前記第1のフライホイール動作状態の電流を前記
直流電源に回生するための第1の電流回生手段と、オン
状態になることで、前記容量性負荷の充電電圧を源に、
前記コイルとの直列共振回路に第2の共振を開始させる
第2のスイッチと、前記第2の共振が開始した後、前記
容量性負荷の電圧が前記直流電源から出力される第2の
電源電圧を下回り始める時点で、前記容量性負荷の電圧
を前記第2の電源電圧にクランプして前記第2の共振を
停止させるための第2のクランプ手段と、前記第2の共
振が停止した時に、前記コイルに流れている電流を第2
のフライホイール動作状態にして保持する第2のフライ
ホイール電流保持手段と、前記第2のフライホイール動
作状態の電流を前記直流電源に回生するための第2の電
流回生手段とを備えてなることを特徴としている。
According to a first aspect of the present invention, there is provided a driving circuit for supplying a pulse to a capacitive load which is a constituent electrode of a capacitive display panel. A coil connected directly or indirectly to a capacitive load to form a series resonance circuit together with the capacitive load; and a first power supply voltage output from a DC power supply when turned on, the series resonance circuit A first switch for applying a first resonance to start the first resonance, and a point at which the voltage of the capacitive load starts to exceed the first power supply voltage after the first resonance starts. A first clamping means for clamping the voltage of the first power supply voltage to the first power supply voltage to stop the first resonance, and when the first resonance is stopped,
First flywheel current holding means for holding the current flowing in the coil in a first flywheel operating state and holding the current in the first flywheel operating state to the DC power supply; By turning on the current regenerating means, the charging voltage of the capacitive load is turned on,
A second switch for starting a second resonance in a series resonance circuit with the coil, and a second power supply voltage for outputting the voltage of the capacitive load from the DC power supply after the second resonance starts At the time of starting to fall below, the second clamp means for clamping the voltage of the capacitive load to the second power supply voltage to stop the second resonance, and when the second resonance stops, The current flowing through the coil is
Second flywheel current holding means for holding the flywheel in the flywheel operating state, and second current regenerating means for regenerating the current in the second flywheel operating state to the DC power supply. It is characterized by.

【0035】請求項2記載の発明は、請求項1記載の容
量性負荷の駆動回路に係り、前記第1の電流回生手段
は、回生パルスの入力タイミングに応じて、前記第1
(又は第2)のフライホイール動作状態の電流の一部又
は大半を前記直流電源に回生した後、前記第1(又は第
2)のフライホイール動作を続ける残りの前記電流を前
記直流電源に回生することを特徴としている。
According to a second aspect of the present invention, there is provided the driving circuit for a capacitive load according to the first aspect, wherein the first current regenerating means is configured to control the first current regenerating means in accordance with a regenerative pulse input timing.
After a part or most of the current in the (or second) flywheel operating state is regenerated to the DC power source, the remaining current for continuing the first (or second) flywheel operation is regenerated to the DC power source. It is characterized by doing.

【0036】請求項3記載の発明は、請求項1記載の容
量性負荷の駆動回路に係り、前記第1の電流回生手段
は、第3のスイッチを備え、該第3のスイッチがオン状
態になると、前記第1のフライホイール動作状態の電流
を前記直流電源に回生することを特徴としている。
According to a third aspect of the present invention, there is provided the driving circuit for a capacitive load according to the first aspect, wherein the first current regenerating means includes a third switch, and the third switch is turned on. Then, the current in the first flywheel operating state is regenerated to the DC power supply.

【0037】請求項4記載の発明は、請求項1記載の容
量性負荷の駆動回路に係り、前記第1のクランプ手段
は、前記コイルと前記容量性負荷とを結ぶ配線と前記直
流電源との間に、かつ前記コイルから前記直流電源に向
かう方向が順方向となる態様で、第1のダイオードを介
挿してなると共に、前記第2のクランプ手段は、前記配
線と第2の電源電圧との間に、かつ前記第2の電源電圧
から前記コイルに向かう方向が順方向となる態様で、第
2のダイオードを介挿してなることを特徴としている。
According to a fourth aspect of the present invention, there is provided the driving circuit for a capacitive load according to the first aspect, wherein the first clamp means includes a wiring connecting the coil and the capacitive load and a DC power supply. And a second diode is inserted between the wiring and the second power supply voltage in such a manner that a direction from the coil toward the DC power supply is a forward direction. A second diode is interposed between the second power supply voltage and the second power supply voltage so that a direction from the second power supply voltage toward the coil is a forward direction.

【0038】請求項5記載の発明は、請求項1記載の容
量性負荷の駆動回路に係り、前記第1のフライホイール
電流保持手段は、前記コイルと、第1のダイオードと、
オン状態の前記第1のスイッチとが、この順番に直列
に、かつ前記第1のダイオードについては、この順番の
向きが順方向となる態様で、接続されたループからなる
と共に、前記第2のフライホイール電流保持手段は、前
記コイルと、オン状態の前記第2のスイッチと、第2の
ダイオードとが、この順番に直列に、かつ前記第2のダ
イオードについては、この順番の向きが順方向となる態
様で、接続されたループからなり、かつ、前記第1及び
第2のフライホイール動作状態の電流は、互いに前記コ
イル内を逆向きに流れる構成とされていることを特徴と
している。
According to a fifth aspect of the present invention, there is provided a driving circuit for a capacitive load according to the first aspect, wherein the first flywheel current holding means includes the coil, a first diode,
The first switch in the ON state is connected in series in this order, and with respect to the first diode, in a mode in which the direction of this order is forward, the first switch is connected to the second switch, and The flywheel current holding means includes: the coil, the second switch in an ON state, and a second diode, which are connected in series in this order, and the direction of the second diode is set to a forward direction. And wherein the currents in the first and second flywheel operating states flow in opposite directions in the coil.

【0039】請求項6記載の発明は、請求項1記載の容
量性負荷の駆動回路に係り、前記第1の電流回生手段
は、オフ状態の前記第2のスイッチと並列に接続された
第3のダイオードと、前記コイルと、第1のダイオード
とを、この順番に直列に、かつ前記第3及び第1のダイ
オードについては、この順番の向きが順方向となる態様
で、接続して、前記直流電源と第2の電源電圧との間に
介挿してなると共に、前記第2の電流回生手段は、第2
のダイオードと、前記コイルと、オフ状態の前記第1の
スイッチと並列に接続された第4のダイオードとを、こ
の順番に直列に、かつ前記第2及び第4のダイオードに
ついては、この順番の向きが順方向となる態様で、接続
して、前記直流電源と第2の電源電圧との間に介挿して
なり、かつ、前記第2のスイッチがオフ状態のとき、前
記第1のスイッチもオフ状態になると、前記第1の電流
回生手段が電流回生状態となる一方、前記第1のスイッ
チがオフ状態のとき、前記第2のスイッチもオフ状態に
なると、前記第2の電流回生手段が電流回生状態になる
ことを特徴としている。
According to a sixth aspect of the present invention, there is provided the driving circuit of the capacitive load according to the first aspect, wherein the first current regenerating means is connected in parallel with the second switch in an off state. The diode, the coil, and the first diode are connected in series in this order, and the third and first diodes are connected in such a manner that the order of the order is forward. The power supply device is interposed between a DC power supply and a second power supply voltage.
, The coil, and a fourth diode connected in parallel with the first switch in an off state, in this order, and for the second and fourth diodes, in this order. In a mode in which the direction is forward, the first switch is connected and inserted between the DC power supply and a second power supply voltage, and when the second switch is in an off state, the first switch is also connected. When the first switch is in the off state, the first current regeneration unit is in the current regeneration state. On the other hand, when the first switch is in the off state, when the second switch is also in the off state, the second current regeneration unit is in the off state. It is characterized in that it enters a current regeneration state.

【0040】請求項7記載の発明は、請求項1記載の容
量性負荷の駆動回路に係り、前記容量性負荷に直接又は
間接に直接接続されて、前記容量性負荷と共に直列共振
回路を構成するコイルと、前記コイルの一端側と前記容
量性負荷とを結ぶ配線と前記直流電源との間に、かつ前
記コイルから前記直流電源に向かう方向が順方向となる
態様で、介挿された第1のダイオードと、前記配線と第
2の電源電圧との間に、かつ前記第2の電源電圧から前
記コイルに向かう方向が順方向となる態様で、介挿され
た第2のダイオードと、前記コイルの他端側にて、この
コイルと前記直流電源との間に、かつ前記コイルから前
記直流電源に向かう方向が順方向となる態様で、介挿さ
れた第3のダイオードと、前記コイルと前記直流電源と
の間に介挿され、かつ前記第3のダイオードに並列接続
された第1のスイッチと、同じく前記コイルの他端側に
て、このコイルと第2の電源電圧との間に、かつ前記第
2の電源電圧から前記コイルに向かう方向が順方向とな
る態様で、介挿された第4のダイオードと、前記コイル
と前記第2の電源電圧との間に介挿され、かつ前記第4
のダイオードに並列接続された第2のスイッチとからな
ることを特徴としている。
According to a seventh aspect of the present invention, there is provided a driving circuit for a capacitive load according to the first aspect, wherein the driving circuit is directly or indirectly connected to the capacitive load to form a series resonance circuit together with the capacitive load. A first coil inserted between the coil, a wire connecting one end of the coil and the capacitive load, and the DC power supply, and in a manner that a direction from the coil toward the DC power supply is a forward direction. And a second diode interposed between the wiring and a second power supply voltage in such a manner that a direction from the second power supply voltage toward the coil is forward. A third diode inserted between the coil and the DC power supply, and in such a manner that a direction from the coil toward the DC power supply is a forward direction, and a third diode interposed between the coil and the DC power supply. Inserted between the DC power supply, A first switch connected in parallel with the third diode, and at the other end of the coil, between the coil and a second power supply voltage, and from the second power supply voltage to the coil. The fourth diode is inserted between the coil and the second power supply voltage, and the fourth diode is inserted in such a manner that the direction toward
And a second switch connected in parallel with the diode.

【0041】請求項8記載の発明は、請求項7記載の容
量性負荷の駆動回路に係り、前記第3のダイオードと第
1のスイッチとの並列接続部分、及び前記第4のダイオ
ードと第2のスイッチとの並列接続部分が、寄生ダイオ
ードを内蔵するMOSFETによってそれぞれ構成され
ていることを特徴としている。
According to an eighth aspect of the present invention, there is provided a driving circuit for a capacitive load according to the seventh aspect, wherein the third diode and the first switch are connected in parallel, and the fourth diode and the second switch are connected in parallel. In parallel connection with the switch is constituted by MOSFETs each having a built-in parasitic diode.

【0042】請求項9記載の発明は、請求項1記載の容
量性負荷の駆動回路に係り、前記第1の電源電圧が、第
2の電源電圧よりも低位側にあるときは、前記第1のク
ランプ手段に代えて、前記第1の共振が開始した後、前
記容量性負荷の電圧が前記第1の電源電圧を下回り始め
る時点で、前記容量性負荷の電圧を前記第1の電源電圧
にクランプして前記第1の共振を停止させる第3のクラ
ンプ手段を備えると共に、前記第2のクランプ手段に代
えて、前記第2の共振が開始した後、前記容量性負荷の
電圧が前記第2の電源電圧を越え始める時点で、前記容
量性負荷の電圧を第2の電源電圧にクランプして前記第
2の共振を停止させるための第4のクランプ手段を備え
てなることを特徴としている。
According to a ninth aspect of the present invention, there is provided the driving circuit for a capacitive load according to the first aspect, wherein the first power supply voltage is lower than the second power supply voltage when the first power supply voltage is lower than the second power supply voltage. Instead of the clamping means, after the first resonance starts, at the time when the voltage of the capacitive load starts to fall below the first power supply voltage, the voltage of the capacitive load is changed to the first power supply voltage. And a third clamping means for clamping to stop the first resonance, and in place of the second clamping means, after the second resonance is started, the voltage of the capacitive load is reduced to the second voltage. And a fourth clamping means for stopping the second resonance by clamping the voltage of the capacitive load to a second power supply voltage when the power supply voltage starts to exceed the power supply voltage.

【0043】請求項10記載の発明は、請求項1記載の
駆動回路を用いて、容量性表示パネルの構成電極である
容量性負荷にパルス列を供給するための駆動方法に係
り、第1の時点で、前記第1のスイッチをオン状態にし
て、前記第1の電源電圧を前記直列共振回路に印加して
第1の共振を開始させ、前記第1の共振が開始した後、
前記容量性負荷の電圧が前記第1の電源電圧を越え始め
る第2の時点で、前記容量性負荷の充電電圧を前記第1
の電源電圧にクランプして前記第1の共振を停止させる
と共に、この時点に、前記コイルに流れている電流を第
1のフライホイール動作状態にして保持し、第3の時点
で、前記第1のスイッチをオフ状態にして、前記第1の
フライホイール動作状態の電流を前記直流電源に回生
し、第4の時点で、前記第2のスイッチをオン状態にし
て、前記容量性負荷の充電電圧を前記直列共振回路に印
加して第2の共振を開始させ、前記第2の共振が開始し
た後、前記容量性負荷の電圧が前記第2の電源電圧を下
回り始める第5の時点で、前記容量性負荷の電圧を前記
第2の電源電圧にクランプして前記第2の共振を停止さ
せると共に、この時点に、前記コイルに流れている電流
を第2のフライホイール動作状態にして保持し、第6の
時点で、前記第2のスイッチをオフ状態にして、前記第
2のフライホイール動作状態の電流を前記直流電源に回
生するまでの一連の動作を繰り返して、前記容量性負荷
にパルス列を供給することを特徴としている。
According to a tenth aspect of the present invention, there is provided a driving method for supplying a pulse train to a capacitive load which is a constituent electrode of a capacitive display panel by using the driving circuit according to the first aspect. Then, after turning on the first switch, applying the first power supply voltage to the series resonance circuit to start the first resonance, and after the first resonance starts,
At a second point in time when the voltage of the capacitive load starts to exceed the first power supply voltage, the charging voltage of the capacitive load is changed to the first voltage.
The first resonance is stopped by clamping to the power supply voltage of the power supply, and at this time, the current flowing through the coil is maintained in the first flywheel operating state, and at the third time, the first flywheel is operated. To turn off the switch, to regenerate the current in the first flywheel operating state to the DC power supply, and to turn on the second switch at a fourth point in time to charge the capacitive load. Is applied to the series resonance circuit to start a second resonance. After the second resonance starts, at a fifth point in time when the voltage of the capacitive load starts to fall below the second power supply voltage, Clamping the voltage of the capacitive load to the second power supply voltage to stop the second resonance, and at this time, holding the current flowing through the coil in the second flywheel operating state; At a sixth point, the second Switch in the off state, by repeating a series of operations until the regenerative current of the second flywheel operation state to the DC power source, is characterized by supplying the pulse train to the capacitive load.

【0044】請求項11記載の発明は、請求項10記載
の容量性負荷の駆動方法に係り、前記第3(又は第6)
の時点で、前記第1(又は第2)のスイッチをオフ状態
にして、前記第1(又は第2)のフライホイール動作状
態の電流を前記直流電源に回生するステップは、第3の
1(又は第6の1)の時点で、前記第1(又は第2)の
スイッチを所定の時間、オフ状態として、この間に、前
記第1(又は第2)のフライホイール動作状態の電流の
一部又は大半を前記直流電源に回生し、この後の、第3
の2(又は第6の2)の時点で、再び前記第1(又は第
2)のスイッチをオフ状態にして、前記第1(又は第
2)のフライホイール動作を続ける残りの前記電流を前
記直流電源に回生するステップであることを特徴として
いる。
An eleventh aspect of the present invention relates to the driving method of the capacitive load according to the tenth aspect, wherein the third (or sixth) method is used.
At the point of time, the step of turning off the first (or second) switch to regenerate the current in the first (or second) flywheel operating state to the DC power supply includes a third 1 ( Alternatively, at the time of the sixth 1), the first (or the second) switch is turned off for a predetermined time, during which a part of the current in the first (or the second) flywheel operating state is set. Or, regenerate the majority to the DC power supply, and
At the time point 2 (or sixth 2), the first (or second) switch is turned off again, and the remaining current that continues the first (or second) flywheel operation is changed to the It is characterized in that it is a step of regenerating to a DC power supply.

【0045】請求項12記載の発明は、請求項11記載
の容量性負荷の駆動方法に係り、前記容量性負荷の負荷
容量に応じて、前記第3の1(又は第6の1)の時点を
制御することを特徴としている。
According to a twelfth aspect of the present invention, there is provided the driving method of the capacitive load according to the eleventh aspect, wherein the third (or sixth) time point is determined according to the load capacity of the capacitive load. Is controlled.

【0046】請求項13記載の発明は、請求項11記載
の容量性負荷の駆動方法に係り、前記容量性負荷の負荷
容量に応じて、前記第3の1(又は第6の1)の時点に
おける、前記第1(又は第2)のスイッチのオフ状態の
時間幅を制御することを特徴としている。
According to a thirteenth aspect of the present invention, there is provided the driving method of the capacitive load according to the eleventh aspect, wherein the third time point (or the sixth time point) corresponds to the load capacity of the capacitive load. Wherein the time width of the off state of the first (or second) switch is controlled.

【0047】請求項14記載の発明は、請求項10記載
の容量性負荷の駆動方法に係り、前記第3(又は第6)
の時点で、前記第1(又は第2)のスイッチをオフ状態
にして、前記第1(又は第2)のフライホイール動作状
態の電流を前記直流電源に回生するステップは、前記第
3(又は第6)の時点で、第3(又は第4)のスイッチ
をオン状態にして、前記第1(又は第2)のフライホイ
ール動作状態の電流を前記直流電源に回生するステップ
であることを特徴としている。
According to a fourteenth aspect of the present invention, there is provided the driving method of the capacitive load according to the tenth aspect, wherein the third (or sixth) method is used.
The step of turning off the first (or second) switch to regenerate the current in the first (or second) flywheel operating state to the DC power supply at the time of the third (or At the time of the sixth, a third (or fourth) switch is turned on to regenerate the current in the first (or second) flywheel operating state to the DC power supply. And

【0048】請求項15記載の発明は、請求項10記載
の容量性負荷の駆動方法に係り、前記第1の電源電圧
が、第2の電源電圧よりも低位側にあるときは、前記容
量性負荷の電圧が前記第1の電源電圧を下回り始める第
2の時点で、前記容量性負荷の充電電圧を前記第1の電
源電圧にクランプして前記第1の共振を停止させると共
に、この時点に、前記コイルに流れている電流を第1の
フライホイール動作状態にして保持すると共に、前記容
量性負荷の電圧が前記第2の電源電圧を越え始める第5
の時点で、前記容量性負荷の電圧を第2の電源電圧にク
ランプして前記第2の共振を停止させると共に、この時
点に、前記コイルに流れる電流を第2のフライホイール
動作状態にして保持することを特徴としている。
According to a fifteenth aspect of the present invention, in the driving method of the capacitive load according to the tenth aspect, when the first power supply voltage is lower than the second power supply voltage, the capacitive load is driven. At a second point in time when the load voltage begins to fall below the first power supply voltage, the charging voltage of the capacitive load is clamped to the first power supply voltage to stop the first resonance, and at this point in time, A current flowing through the coil is maintained in the first flywheel operating state, and the voltage of the capacitive load starts to exceed the second power supply voltage.
At this time, the voltage of the capacitive load is clamped to a second power supply voltage to stop the second resonance, and at this time, the current flowing through the coil is held in the second flywheel operating state. It is characterized by doing.

【0049】請求項16記載の発明は、請求項1記載の
容量性負荷の駆動回路に係り、前記容量性負荷の電圧の
急激な変化を抑制するためのコンデンサを設けたことを
特徴としている。
According to a sixteenth aspect of the present invention, in the drive circuit for a capacitive load according to the first aspect, a capacitor for suppressing a sudden change in the voltage of the capacitive load is provided.

【0050】請求項17記載の発明は、請求項1記載の
容量性負荷の駆動回路に係り、前記容量性負荷の電圧が
印加されたときに充電され、かつ前記容量性負荷の電圧
が低下したときに放電して前記容量性負荷に電圧を供給
することにより、前記容量性負荷の電圧の急激な変化を
抑制するコンデンサを設けたことを特徴としている。
According to a seventeenth aspect of the present invention, in the drive circuit for a capacitive load according to the first aspect, the capacitive load is charged when the voltage of the capacitive load is applied, and the voltage of the capacitive load is reduced. A capacitor is provided which suppresses a sudden change in the voltage of the capacitive load by supplying a voltage to the capacitive load by discharging sometimes.

【0051】[0051]

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。先ず、この発明の基本
原理について説明する。図1は、この発明による容量性
負荷の駆動回路の基本的構成を示す回路図、及び図2が
同回路の動作を説明するためのタイムチャートである。
この発明の駆動回路において、上記第1及び第2の従来
技術の構成と大きく異なるところは、従来用いられてい
たクランプ用の2つのスイッチを削除する一方、部品を
新たに設けることなく、従来技術にはないフライホイー
ル電流保持機能を備え、この機能によって保持されたフ
ライホイール電流を電源に回生するようにした点であ
る。このフライホイール電流保持機能では、容量性負荷
とコイルとからなる直列共振回路の共振状態がクランプ
手段によって強制的に停止されたとき、その時点でコイ
ルに流れている電流が共振停止後もフライホイール動作
状態で維持され、同コイルに蓄えられているエネルギー
が保持される。
Embodiments of the present invention will be described below with reference to the drawings. First, the basic principle of the present invention will be described. FIG. 1 is a circuit diagram showing a basic configuration of a capacitive load drive circuit according to the present invention, and FIG. 2 is a time chart for explaining the operation of the circuit.
The driving circuit according to the present invention is largely different from the above-described first and second prior arts in that the two conventional clamping switches are eliminated, and the prior art is provided without newly providing components. It has a flywheel current holding function which is not provided in the art, and the flywheel current held by this function is regenerated to the power supply. In this flywheel current holding function, when the resonance state of the series resonance circuit composed of the capacitive load and the coil is forcibly stopped by the clamp means, the current flowing in the coil at that point in time remains in the flywheel even after the resonance stops. Maintained in the operating state, the energy stored in the coil is maintained.

【0052】上記機能を具現するために、図1に示すよ
うに、この発明の容量性負荷の駆動回路11aは、プラ
ズマ表示パネルやEL表示パネルの構成電極である行電
極や列電極等の容量性負荷25に直列に接続されてい
る。駆動回路11aは、容量性負荷25と共に直列共振
回路を構成するコイル26と、このコイル26の一端側
(容量性負荷側)にて、同コイル26と高圧の電源27
との間に、かつ同コイル26から電源27に向かう方向
が順方向となる態様で、介挿されるダイオードDI
31と、同じくコイル26の一端側(容量性負荷側)に
て、コイル26とグランドとの間に、かつグランドから
コイル26に向かう方向が順方向となる態様で、介挿さ
れるダイオードDI32と、コイル26の他端側にて、コ
イル26と電源27との間に、かつコイル26から電源
27に向かう方向が順方向となる態様で、介挿されたダ
イオードDI34と、コイル26と電源27との間に介挿
され、かつダイオードDI34に並列接続されたスイッチ
SW31と、同じくコイル26の他端側にて、コイル26
とグランドとの間に、かつグランドからコイル26に向
かう方向が順方向となる態様で、介挿されたダイオード
DI33と、コイル26とグランドとの間に介挿され、か
つダイオードDI33に並列接続されたスイッチSW32
から概略構成されている。
In order to realize the above function, as shown in FIG. 1, the capacitive load driving circuit 11a according to the present invention comprises a capacitor such as a row electrode or a column electrode which is a constituent electrode of a plasma display panel or an EL display panel. Connected in series to the active load 25. The drive circuit 11a includes a coil 26 forming a series resonance circuit together with the capacitive load 25, and a coil 26 and a high-voltage power supply 27 at one end (capacitive load side) of the coil 26.
And a diode DI inserted in a manner such that the direction from the coil 26 to the power supply 27 is a forward direction.
31 and a diode DI 32 inserted between the coil 26 and the ground at one end side (capacitive load side) of the coil 26 in such a manner that the direction from the ground to the coil 26 is the forward direction. at the other end of the coil 26, between the coil 26 and the power source 27, and in a manner that a direction from the coil 26 to the power supply 27 is forward, and a diode DI 34 interposed, a coil 26 and a power supply 27 and a switch SW 31 connected in parallel with the diode DI 34 to the other end of the coil 26.
And between the ground and in a manner that a direction from the ground to the coil 26 becomes forward, a diode DI 33 interposed, is interposed between the coil 26 and the ground, and in parallel to the diode DI 33 And a switch SW 32 connected thereto.

【0053】スイッチSW31は、オン状態になること
で、電源電圧をコイル26と容量性負荷25とからなる
直列共振回路に印加して充電時の共振を開始させる一
方、オフになることで、フライホイール電流を電源27
に回生する。この充電時では、同図に示すように、コイ
ル26→ダイオードDI31→オン状態のスイッチSW31
からなるループがフライホイール電流保持回路を構成
し、また、グランドと電源27との間に介挿され、互い
に直列に接続されたダイオードDI33→コイル26→ダ
イオードDI31の経路が電流回生回路を構成する。ま
た、容量性負荷25と電源27との間に介挿されたダイ
オードDI31は、容量性負荷25の充電電圧を電源電圧
に固定するクランプ手段として機能する。
When the switch SW 31 is turned on, the power supply voltage is applied to a series resonance circuit including the coil 26 and the capacitive load 25 to start resonance during charging, while being turned off, Power supply for flywheel current 27
To regenerate. At the time of this charge, as shown in the figure, the coil 26 → diode DI 31 → on-state switch SW 31
Constitutes a flywheel current holding circuit, and a path of the diode DI 33 → the coil 26 → the diode DI 31 which is interposed between the ground and the power supply 27 and connected in series with each other forms a current regeneration circuit. Constitute. The diode DI 31 inserted between the capacitive load 25 and the power supply 27 functions as a clamp for fixing the charging voltage of the capacitive load 25 to the power supply voltage.

【0054】一方、スイッチSW32は、オン状態になる
ことで、容量性負荷25の電圧を容量性負荷25とコイ
ル26とからなる直列共振回路に印加して放電時の共振
を開始させる一方、オフ状態になることで、フライホイ
ール電流を電源27に回生する。この放電時では、同図
に示すように、コイル26→オン状態のスイッチSW 32
→ダイオードDI32からなるループがフライホイール電
流保持回路を構成し、また、グランドと電源27との間
に介挿され、互いに直列に接続されたダイオードDI32
→コイル26→ダイオードDI34の経路が電流回生回路
を構成する。また、グランドと容量性負荷25との間に
介挿されたダイオードDI32は、容量性負荷25の電圧
をグランド電位に固定するクランプ手段として機能す
る。なお、図1に示す電源平滑用のコンデンサ28に
は、コイル26に流れる電流の回生によって電圧が変動
しないように、容量性負荷25の静電容量Ctに較べ
て、静電容量Cinの充分に大きなものが用いられる。
On the other hand, switch SW32Is turned on
As a result, the voltage of the capacitive load 25 is
To the series resonance circuit consisting of
On the other hand, the flywheel
A power supply current is regenerated to the power supply 27. At the time of this discharge,
As shown in FIG. 32
→ Diode DI32Loop consisting of flywheel
A current holding circuit, and between the ground and the power supply 27.
And a diode DI connected in series with each other32
→ coil 26 → diode DI34Path is the current regeneration circuit
Is composed. Also, between the ground and the capacitive load 25
Interposed diode DI32Is the voltage of the capacitive load 25
Function as a clamp for fixing the
You. Note that the power supply smoothing capacitor 28 shown in FIG.
Changes in voltage due to regeneration of current flowing through coil 26
Not to be compared with the capacitance Ct of the capacitive load 25.
Therefore, a capacitor having a sufficiently large capacitance Cin is used.

【0055】次に、図1及び図2を参照して、同図1の
駆動回路11aの動作(1)〜(6)を説明する。い
ま、容量性負荷25の電圧が0[V]、コイル26を流
れる電流が0[A]、及びスイッチSW31,SW32が共
にオフ状態とし、この状態を状態[0]とする。時刻A
の時点で状態[0]から状態[1]に進む。 (1)状態[1]における動作 図2(a)に示すように、時刻Aの時点でスイッチSW
31をオン状態にすると、同図(e)に示すように、コイ
ル26と容量性負荷25とからなる直列共振回路のA点
に電源電圧Vが印加され、容量性負荷25の充電が開始
される。
Next, the operations (1) to (6) of the drive circuit 11a of FIG. 1 will be described with reference to FIGS. Now, the voltage of the capacitive load 25 is 0 [V], the current flowing through the coil 26 is 0 [A], and the switch SW 31, SW 32 are both set to OFF state, and the state as [0]. Time A
At this point, the state proceeds from the state [0] to the state [1]. (1) Operation in State [1] As shown in FIG.
When the switch 31 is turned on, the power supply voltage V is applied to the point A of the series resonance circuit including the coil 26 and the capacitive load 25, and charging of the capacitive load 25 is started, as shown in FIG. You.

【0056】この充電回路の共振方程式は、式(2)で
表される。式(2)より、式(3)に示す回路の固有振
動周波数foが導かれる。式(2)に初期条件を適用す
ると、時刻tのときにコイル26に流れる電流iは、式
(4)で与えられ、また、時刻tのときの容量性負荷2
5の電圧Vcは式(5)で与えられる。なお、これらの
式において、Lはコイル26のインダクタンス、及びC
tが容量性負荷25の静電容量である。
The resonance equation of this charging circuit is expressed by equation (2). From the equation (2), the natural oscillation frequency fo of the circuit shown in the equation (3) is derived. When the initial condition is applied to the equation (2), the current i flowing through the coil 26 at the time t is given by the equation (4).
The voltage Vc of 5 is given by equation (5). In these equations, L is the inductance of the coil 26 and C
t is the capacitance of the capacitive load 25.

【数2】 (Equation 2)

【数3】 (Equation 3)

【数4】 (Equation 4)

【数5】 (Equation 5)

【0057】それゆえ、コイル26に流れる電流iは、
固有振動周波数foで振動を開始し、式(4)に従って
同図(c)に示すように上昇する。一方、容量性負荷2
5の電圧Vcも、固有振動周波数foで振動を開始し、
式(5)に従って同図(d)に示すように電源電圧Vの
2倍の値に向かって上昇する。
Therefore, the current i flowing through the coil 26 is
Vibration starts at the natural vibration frequency fo, and rises as shown in FIG. On the other hand, the capacitive load 2
The voltage Vc of 5 also starts oscillating at the natural oscillation frequency fo,
In accordance with the equation (5), as shown in FIG.

【0058】(2)状態[2]における動作 時刻Bの時点で、容量性負荷25の電圧Vcが電源電圧
Vを越えると、ダイオードDI31が導通するので、図2
(d)に示すように、容量性負荷25の電圧Vcは電源
電圧Vにクランプされる。この結果、時刻Bの時点で共
振が停止する。この時刻Bは、式(5)から導かれるよ
うに、時刻Aの時点から固有振動周期の1/4の時間が
経過したときである。コイル26に流れる電流iは、式
(4)から導かれ、時刻Bの時点で同図(c)に示すよ
うに共振時の最大電流であり、この電流は、時刻Bを開
始点として、コイル26→ダイオードDI31→オン状態
のスイッチSW31から構成されるループ(すなわち、フ
ライホイール電流保持回路)を回流してフライホイール
動作を続ける。以下、フライホイール動作状態の電流を
フライホイール電流ともいう。
(2) Operation in State [2] At time B, if the voltage Vc of the capacitive load 25 exceeds the power supply voltage V, the diode DI 31 conducts.
As shown in (d), the voltage Vc of the capacitive load 25 is clamped at the power supply voltage V. As a result, the resonance stops at time B. The time B is a time when 1/4 of the natural oscillation period has elapsed from the time A, as derived from the equation (5). The current i flowing through the coil 26 is derived from Expression (4), and is a maximum current at the time of time B at the time of resonance as shown in FIG. 26 → loop composed of the diode DI 31 → switch SW 31 in the oN state (i.e., the flywheel current holding circuit) continues the flywheel operation by circumfluence a. Hereinafter, the current in the flywheel operating state is also referred to as flywheel current.

【0059】(3)状態[3]における動作 同図(a)に示すように、時刻Cの時点でスイッチSW
31をオフ状態にすると、フライホイール電流iは、ルー
プを絶たれるので、電流を維持するため、A点の電圧
は、急激に下降し、グランド電位よりも低下してダイオ
ードDI33を導通させる。すると、フライホイール電流
iは、図1に示すように、ダイオードDI 33→コイル2
6→ダイオードDI31の経路で電源27に回生され、コ
イル26に蓄えられていた電流エネルギが電源27へ戻
される。図2(c)に示すように、コイル26を流れる
フライホイール電流iは、回生に伴なって減少する。こ
のときの電流iの傾きは、−V/L[A/秒]で示され
る。
(3) Operation in State [3] As shown in FIG.
31Is turned off, the flywheel current i
The voltage at point A to maintain the current.
Drops rapidly and drops below ground potential.
Code DI33Is made conductive. Then the flywheel current
i is a diode DI as shown in FIG. 33→ coil 2
6 → Diode DI31Is regenerated by the power supply 27 in the path of
The current energy stored in the file 26 returns to the power source 27.
Is done. As shown in FIG. 2C, the current flows through the coil 26.
The flywheel current i decreases with regeneration. This
The slope of the current i at the time is expressed by -V / L [A / sec].
You.

【0060】(4)状態[4]における動作 図2(b)に示すように、コイル26に流れる電流iが
0になった時刻Dの時点で、スイッチSW32をオン状態
にすると、コイル26と容量性負荷25とからなる直列
共振回路に、容量性負荷25に蓄えられた電圧Vcが印
加され、同図(d)に示すように、容量性負荷25の放
電が開始される。この放電回路の共振方程式は、式
(6)で与えられる。式(6)より、式(3)に示す回
路の固有振動周波数foが導かれる。式(6)に初期条
件を適用すると、時刻tのときにコイル26に流れる電
流iは、式(7)で与えられ、また、時刻tのときの容
量性負荷25の電圧Vcは式(8)によって与えられ
る。
[0060] (4) As shown in operation Figure 2 (b) in the state [4], at time D the current i flowing through the coil 26 becomes zero, when the switch SW 32 in the ON state, the coils 26 The voltage Vc stored in the capacitive load 25 is applied to the series resonance circuit composed of the capacitive load 25 and the capacitive load 25, and the discharge of the capacitive load 25 is started as shown in FIG. The resonance equation of this discharge circuit is given by equation (6). From the equation (6), the natural oscillation frequency fo of the circuit shown in the equation (3) is derived. When the initial condition is applied to the equation (6), the current i flowing through the coil 26 at the time t is given by the equation (7), and the voltage Vc of the capacitive load 25 at the time t is calculated by the equation (8) ).

【数6】 (Equation 6)

【数7】 (Equation 7)

【数8】 (Equation 8)

【0061】コイル26に流れる電流iは、固有振動周
波数foで振動を開始し、式(7)に従って同図(c)
に示すように下降する。一方、容量性負荷25の電圧V
cも固有振動周波数foで振動を開始し、式(8)に従
って同図(d)に示すように電源電圧Vの負の値−Vに
向かって下降する。なお、スイッチSW32をオン状態に
する時刻は、時刻Dよりも早くても構わない。ただし、
電源27の短絡防止のため、時刻Cよりも早くすること
はできない。
The current i flowing through the coil 26 starts oscillating at the natural oscillation frequency fo, and according to the equation (7), (c) in FIG.
Descend as shown. On the other hand, the voltage V of the capacitive load 25
c also starts to vibrate at the natural vibration frequency fo, and falls toward the negative value -V of the power supply voltage V according to the equation (8), as shown in FIG. The time that the switch SW 32 to the ON state, may be earlier than the time D. However,
In order to prevent the short circuit of the power supply 27, the time cannot be set earlier than the time C.

【0062】(5)状態[5]における動作 容量性負荷25の電圧Vcがグランド電位を下回ると、
ダイオードDI32が導通するため、図2(d)に示すよ
うに、容量性負荷25の電圧Vcはグランド電位にクラ
ンプされる。この結果、時刻Eの時点で共振が停止す
る。この時刻Eは、式(8)から導かれるように、時刻
Dの時点から固有振動周期の1/4の時間が経過したと
きである。コイル26に流れる電流iは、式(7)から
導かれ、時刻Eの時点で図2(c)に示すように共振時
の負の最大電流であり、この電流は、時刻Eを開始点と
して、コイル26→オン状態のスイッチSW32→ダイオ
ードDI32から構成されるループ(すなわち、フライホ
イール電流保持回路)を回流してフライホイール動作を
続ける。
(5) Operation in State [5] When the voltage Vc of the capacitive load 25 falls below the ground potential,
Since the diode DI 32 conducts, the voltage Vc of the capacitive load 25 is clamped to the ground potential as shown in FIG. As a result, the resonance stops at time E. The time E is a time when 1/4 of the natural oscillation period has elapsed from the time D, as derived from the equation (8). The current i flowing through the coil 26 is derived from Expression (7), and is a negative maximum current at the time of time E at the time of resonance as shown in FIG. 2C. , The coil 26 → the switch SW 32 in the ON state → the diode DI 32 circulates a loop (that is, a flywheel current holding circuit) to continue the flywheel operation.

【0063】(6)状態[6]における動作 同図(b)に示すように、時刻Fの時点でスイッチSW
32をオフ状態にすると、このフライホイール電流はルー
プを絶たれるので、電流を維持するため、A点の電圧が
急激に上昇し、電源電圧よりも上昇してダイオードDI
34を導通させる。すると、フライホイール電流iは、ダ
イオードDI32→コイル26→ダイオードDI34の経路
で電源27に回生され、コイル26に蓄えられていた電
流エネルギが電源27へ戻される。図2(c)に示すよ
うに、コイル26を流れるフライホイール電流iは、回
生に伴なって減少する。このときの電流の傾きは、V/
L[A/秒]で示される。
(6) Operation in State [6] As shown in FIG.
When the switch 32 is turned off, the flywheel current breaks the loop. Therefore, to maintain the current, the voltage at the point A sharply rises, rises above the power supply voltage, and the diode DI
Make 34 conductive. Then, the flywheel current i is regenerated to the power supply 27 through the path of the diode DI 32 → the coil 26 → the diode DI 34 , and the current energy stored in the coil 26 is returned to the power supply 27. As shown in FIG. 2C, the flywheel current i flowing through the coil 26 decreases with regeneration. The slope of the current at this time is V /
It is indicated by L [A / sec].

【0064】以上の動作(1)〜(6)を繰り返して、
容量性負荷25に電圧パルス列を供給する。容量性負荷
25を充放電するためだけの無効な電力は、上記したよ
うに、コイル26の電流エネルギーという形で保持され
た後、電源27へ回生されるため、消費電力の削減を図
ることができる。また、従来用いられていたタイミング
制御の困難なクランプ用の2つのスイッチを廃し、部品
点数を減らしたにもかかわらず、上記したように、フラ
イホイール電流を電源に回生する機能が備えられている
ので、回路構成が簡易かつ安価ながら、実用上充分な電
力回収効率を得ることができる。また、コイル26と容
量性負荷25とで直列共振回路が形成されるので、穏や
かなトランジェントのパルス列を得ることができる。穏
やかなトランジェントにすれば、パルス波形の高周波成
分が減少するので、容量性負荷から発生する不要電磁波
輻射を低減できる。
By repeating the above operations (1) to (6),
A voltage pulse train is supplied to the capacitive load 25. As described above, the ineffective electric power only for charging and discharging the capacitive load 25 is retained in the form of the current energy of the coil 26 and then regenerated to the power supply 27, so that the power consumption can be reduced. it can. Further, although the conventional two switches for clamping, which are difficult to control the timing, are eliminated and the number of parts is reduced, the function of regenerating the flywheel current to the power supply is provided as described above. Therefore, it is possible to obtain practically sufficient power recovery efficiency with a simple and inexpensive circuit configuration. In addition, since a series resonance circuit is formed by the coil 26 and the capacitive load 25, a gentle transient pulse train can be obtained. If a gentle transient is used, the high frequency component of the pulse waveform is reduced, so that unnecessary electromagnetic wave radiation generated from the capacitive load can be reduced.

【0065】加えて、充電又は放電開始後、コイルと容
量性負荷とによる直列共振回路の固有振動周期の1/4
の時間が経過すれば、スイッチを用いることなしに、自
動的にクランプされるので、容量性負荷の値がランダム
に変動して電圧のクランプ時刻がランダムに変動する場
合でも、容易に追従できる。このため、ランダムに変動
するクランプ時刻にスイッチのタイミングを追従させな
ければならなかった従来の制御上の困難を回避できる。
実際問題として、この種の駆動装置をデータ列電極の駆
動装置に適用する場合には、容量性負荷の値はランダム
に時に急激に変動する。これは、コイル26と容量性負
荷25との間にスイッチングデバイス列からなる駆動素
子が介挿されていて、これらの駆動素子によって選択さ
れるデータ電極の個数が入力表示データに応じて変動す
るためである。
In addition, after the start of charging or discharging, one-fourth of the natural oscillation period of the series resonance circuit due to the coil and the capacitive load.
After the time elapses, the switch is automatically clamped without using a switch. Therefore, even when the value of the capacitive load fluctuates randomly and the voltage clamping time fluctuates randomly, it can be easily followed. For this reason, it is possible to avoid the conventional control difficulties in which the switch timing had to follow the clamp time that fluctuates randomly.
As a practical matter, when this type of driving device is applied to a driving device for a data column electrode, the value of the capacitive load fluctuates randomly and sometimes suddenly. This is because a driving element composed of a switching device row is interposed between the coil 26 and the capacitive load 25, and the number of data electrodes selected by these driving elements fluctuates according to input display data. It is.

【0066】次に、この発明の第1の実施形態として、
図1の駆動回路を3電極面放電型プラズマ表示パネルの
データ電極駆動回路に適用した例について説明する。
Next, as a first embodiment of the present invention,
An example in which the drive circuit of FIG. 1 is applied to a data electrode drive circuit of a three-electrode surface discharge type plasma display panel will be described.

【0067】第1の実施形態 図3は、この発明の第1の実施形態であるデータ電極駆
動回路の電気的構成を示す回路図、図4が同データ電極
駆動回路を備えるプラズマ表示装置の電気的構成の要部
を示す回路図、及び図5が同駆動回路の動作を説明する
ためのタイムチャートである。この例のデータ電極駆動
回路11bは、図1の基本回路を具現化する現実的な回
路であって、図1に示されるスイッチSW31とダイオー
ドDI31との並列接続部分及びスイッチSW32とダイオ
ードDI32との並列接続部分を、図3に示すように、そ
れぞれ、寄生ダイオード29a,29bをそれぞれ内蔵
するn型からなるスイッチング素子(以下、MOSFE
Tスイッチ30a,30bという)で構成したものであ
る。この駆動回路11bを組み込むプラズマ表示装置で
は、図3と図4とで明らかとされるように、コイル26
と、データ電極D1,D2,…とは、データ電極駆動素
子13を介して、直列共振回路を構成する。
[0067]First embodiment  FIG. 3 shows a data electrode drive according to the first embodiment of the present invention.
FIG. 4 is a circuit diagram showing an electrical configuration of the driving circuit, and FIG.
Principal part of electrical configuration of plasma display device provided with drive circuit
And FIG. 5 illustrates the operation of the drive circuit.
It is a time chart for. Data electrode drive in this example
Circuit 11b is a realistic circuit embodying the basic circuit of FIG.
A switch SW shown in FIG.31And Daio
Do DI31And the switch SW32And Daio
Code DI323 is connected in parallel as shown in FIG.
Built-in parasitic diodes 29a and 29b, respectively
N-type switching element (hereinafter referred to as MOSFE)
T switches 30a and 30b).
You. With a plasma display device incorporating this drive circuit 11b,
Are the coils 26, as evident in FIGS.
, And data electrodes D1, D2,...
A series resonance circuit is formed via the element 13.

【0068】維持電極Su1,Su2,…の行電極駆動
では、維持放電期間中は、パネル1全面を同一のパルス
で駆動するため、電源回収回路を1回路付加すれば良
い。しかしながら、データ(列)電極D1,D2,…の
駆動では、表示する画像に対応して駆動するため、一括
駆動はできない。このため、外部に駆動パルスの供給手
段としてのデータ電極駆動回路11bを設け、このデー
タ電極駆動回路11bに電源回収機能をもたせると共
に、データ電極駆動回路11bとパネル1上の各データ
電極D1,D2,…との間に、線順次走査毎に、かつ、
データ電極毎に駆動パルスを送出するか阻止するかを選
択するデータ電極駆動素子13が設けられている。この
データ電極駆動素子13は、同図に示すように、データ
電極D1,D2,…に1対1で接続されるCMOS構成
の高耐圧スイッチ素子群T1,T2,…からなり、図2
2中の駆動タイミング制御回路10によって制御される
線順次走査毎のタイミングで、表示データ制御回路12
から供給されたデータ電極n個分の書き込みデータに基
づいて書き込み選択されたデータ電極D1,D2,…に
対してのみに、データ電極駆動回路11bで発生された
駆動パルスを同時供給する。
In the row electrode driving of the sustain electrodes Su1, Su2,..., The entire surface of the panel 1 is driven by the same pulse during the sustain discharge period. Therefore, one power recovery circuit may be added. However, since the data (column) electrodes D1, D2,... Are driven according to the image to be displayed, they cannot be driven collectively. For this reason, a data electrode driving circuit 11b is provided outside as a driving pulse supply means, and the data electrode driving circuit 11b has a power recovery function, and the data electrode driving circuit 11b and each data electrode D1, D2 on the panel 1 are provided. , ..., for each line-sequential scan, and
A data electrode drive element 13 is provided for selecting whether to send or block a drive pulse for each data electrode. As shown in FIG. 2, the data electrode drive element 13 is composed of a CMOS-structured high breakdown voltage switch element group T1, T2,... Connected to the data electrodes D1, D2,.
The display data control circuit 12 is controlled at the timing of each line-sequential scan controlled by the drive timing control circuit 10 of FIG.
Are simultaneously supplied to only the data electrodes D1, D2,... Selected based on the write data for n data electrodes supplied from the data electrode driving circuit 11b.

【0069】書き込み走査時、データ電極D1,D2,
…の書き込み選択が全く行われない場合でも、データ電
極駆動回路11bは、データ電極駆動素子13にパルス
列を送出し続ける構成となっており、このようなときに
は、負荷容量が極小となるので、高速トランジェントが
発生し、この結果、不要電磁波が輻射されることにな
る。そこで、このような場合でも、トランジェントを緩
和して、不要電磁波の発生を防止するために、この実施
形態では、データ電極駆動回路11bの出力側とグラン
ドとの間に、コンデンサCext を介挿している。このコ
ンデンサCext は、不要電磁波の輻射が特に問題となら
ない環境では、省略することができる。
At the time of write scanning, the data electrodes D1, D2,
.. Are not sent at all, the data electrode drive circuit 11b is configured to keep sending a pulse train to the data electrode drive element 13. In such a case, the load capacitance becomes extremely small, so that the data electrode drive circuit 11b operates at high speed. A transient occurs, and as a result, unnecessary electromagnetic waves are radiated. Therefore, even in such a case, in order to mitigate the transient and prevent generation of unnecessary electromagnetic waves, in this embodiment, a capacitor Cext is inserted between the output side of the data electrode drive circuit 11b and the ground. I have. This capacitor Cext can be omitted in an environment where radiation of unnecessary electromagnetic waves does not particularly matter.

【0070】なお、図3において、図1の構成部分と同
一の各部には、同一の符号を付してその説明を省略す
る。同様に、図4において、図22の構成部分と同一の
各部には、同一の符号を付してその説明を省略する。ま
た、図4では、図22に示されるような、走査電極駆動
回路14、走査電極駆動素子15、維持電極駆動回路1
6は、この実施形態での説明には不要であるので、省略
されている。
In FIG. 3, the same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. Similarly, in FIG. 4, the same components as those in FIG. 22 are denoted by the same reference numerals, and description thereof will be omitted. In FIG. 4, the scan electrode drive circuit 14, the scan electrode drive element 15, and the sustain electrode drive circuit 1 as shown in FIG.
6 is omitted because it is unnecessary for the description in this embodiment.

【0071】このようなプラズマ表示パネル1上のデー
タ(列)電極D1,D2,…は、これと直交する走査電
極S1,S2,…や維持電極Su1,Su2,…等の行
電極との間に対向容量と呼ばれる容量成分を有してい
る。さらに、線順次走査期間に書き込み選択されたデー
タ電極の回りに、非選択のデータ電極が存在すると、非
選択の電極はグランド電位に固定されるため、書き込み
選択されたデータ電極と非選択のデータ電極との間にデ
ータ電極間容量が生じる。これらの対向容量及びデータ
電極間容量に、トランジェント緩和用のコンデンサCex
t の容量等を含めた総合容量が、この例のデータ電極駆
動回路11bに接続される容量性(総合)負荷25aを
構成し、この容量性負荷25aは、線順次走査毎に入力
される表示データに応じて変動する。なお、データ電極
駆動素子13は、容量性負荷25aの電圧Vcが0Vの
タイミングでのみ、書き込みデータの更新を行う。この
更新のタイミングは、上記したように、図22中の駆動
タイミング制御回路10からデータ電極駆動素子13に
供給される。
The data (column) electrodes D1, D2,... On the plasma display panel 1 are arranged between the scanning electrodes S1, S2,. Has a capacitance component called a counter capacitance. Furthermore, if there is a non-selected data electrode around the data electrode selected and written during the line sequential scanning period, the non-selected electrode is fixed to the ground potential, so that the selected data electrode and the non-selected data electrode are fixed. A data inter-electrode capacitance occurs between the electrodes. A capacitor Cex for transient mitigation is added to these opposed capacitance and capacitance between data electrodes.
The total capacitance including the capacitance t and the like constitutes a capacitive (total) load 25a connected to the data electrode driving circuit 11b of this example, and the capacitive load 25a is a display input for each line-sequential scan. Varies depending on the data. The data electrode driving element 13 updates the write data only at the timing when the voltage Vc of the capacitive load 25a is 0V. This update timing is supplied from the drive timing control circuit 10 in FIG. 22 to the data electrode drive element 13 as described above.

【0072】ここで、データ駆動をパルスにする理由
は、電力回収動作を行わせるためだけであるが、電力回
収効率を上げるためには、電極間の特性のばらつきや入
力表示データに対応する負荷容量Ctの変動を考慮し
て、できるだけ長い時間所定の電圧を与える必要がある
ことから、デューティ比は高くなっている。また、デー
タ電極駆動素子13の内部に寄生ダイオードが存在する
場合には、クランプ用及び電流回生用のダイオードとし
て利用できるので、コイル26とグランドとの間に介挿
されるクランプ用及び電流回生用のダイオードDI32
省略できる。
Here, the reason why the data drive is pulsed is only to cause the power recovery operation to be performed. However, in order to increase the power recovery efficiency, the variation in the characteristics between the electrodes and the load corresponding to the input display data are required. Since it is necessary to apply a predetermined voltage for as long as possible in consideration of the fluctuation of the capacitance Ct, the duty ratio is high. Further, when a parasitic diode exists inside the data electrode driving element 13, it can be used as a diode for clamping and current regeneration, so that it is used for clamping and current regeneration inserted between the coil 26 and the ground. The diode DI 32 can be omitted.

【0073】次に、図3、図4及び図5を参照して、こ
の例の動作(1)〜(7)について説明する。いま、容
量性負荷25aの電圧が0[V]、コイル26を流れる
電流も0[A]、及びMOSFETスイッチ30a,3
0bが共にオフ状態とし、この状態を状態[0]とす
る。時刻Aの時点で状態[0]から状態[1]に進む。
Next, the operations (1) to (7) of this example will be described with reference to FIGS. 3, 4 and 5. Now, the voltage of the capacitive load 25a is 0 [V], the current flowing through the coil 26 is also 0 [A], and the MOSFET switches 30a, 3
0b are both turned off, and this state is referred to as state [0]. At time A, the state proceeds from state [0] to state [1].

【0074】(1)状態[1]における動作 図5(a)に示すように、時刻Aの時点でMOSFET
スイッチ30aをオン状態にすると、同図(e)に示す
ように、コイル26と容量性負荷25aとからなる直列
共振回路のA点に電源電圧Vが印加され、容量性負荷2
5aの充電が開始される。コイル26に流れる電流i
は、インダクタンスLと負荷容量Ctとで決まる直列共
振系の固有振動周波数foにて振動を開始し、式(4)
に従って同図(c)に示すように上昇する。一方、容量
性負荷25aの電圧Vcも固有振動周波数foにて振動
を開始し、式(5)に従って同図(d)に示すように電
源電圧Vの2倍の値に向かって上昇する。
(1) Operation in State [1] As shown in FIG.
When the switch 30a is turned on, the power supply voltage V is applied to the point A of the series resonance circuit including the coil 26 and the capacitive load 25a, as shown in FIG.
The charging of 5a is started. Current i flowing through coil 26
Starts oscillation at the natural oscillation frequency fo of the series resonance system determined by the inductance L and the load capacitance Ct.
As shown in FIG. On the other hand, the voltage Vc of the capacitive load 25a also starts oscillating at the natural oscillation frequency fo, and increases toward twice the value of the power supply voltage V as shown in FIG.

【0075】(2)状態[2]における動作 時刻Bの時点で、容量性負荷25aの電圧Vcが電源電
圧Vを越えると、ダイオードDI31が導通するため、図
5(d)に示すように、容量性負荷25aの電圧Vcは
電源電圧Vにクランプされる。この結果、時刻Bの時点
で共振が停止する。この時刻Bは、式(5)から導かれ
るように、時刻Aの時点から固有振動周期の1/4の時
間が経過したときである。この固有振動周期は、負荷容
量が最小のときは、同図(d)の実線で示すように、最
も短く、それゆえ、時刻B(クランプの時刻)は早く到
来する。これに対して、負荷容量が最大のときは、同図
(d)の破線で示すように、最も長く、それゆえ、時刻
B(クランプの時刻)は遅れて到来する。コイル26に
流れる電流iは、式(4)から導かれ、同図(c)に示
すように、時刻Bの時点で共振時の最大電流であり、こ
の電流iは、時刻Bを開始点として、コイル26→ダイ
オードDI31→オン状態のMOSFETスイッチ30a
から構成されるループ(すなわち、フライホイール電流
保持回路)を回流してフライホイール動作を続ける。
[0075] At the time of operation time B in (2) state [2], when the voltage Vc of the capacitive load 25a exceeding the power supply voltage V, the diode DI 31 conducts, as shown in FIG. 5 (d) , The voltage Vc of the capacitive load 25a is clamped to the power supply voltage V. As a result, the resonance stops at time B. The time B is a time when 1/4 of the natural oscillation period has elapsed from the time A, as derived from the equation (5). When the load capacity is minimum, the natural oscillation cycle is the shortest, as indicated by the solid line in FIG. 3D, and therefore, time B (clamp time) arrives earlier. On the other hand, when the load capacity is the maximum, as indicated by the broken line in FIG. 3D, the load capacity is the longest, and therefore, time B (clamp time) arrives later. The current i flowing through the coil 26 is derived from Expression (4), and is the maximum current at the time of time B at the time of resonance, as shown in FIG. , Coil 26 → diode DI 31 → on-state MOSFET switch 30 a
(That is, the flywheel current holding circuit) is circulated to continue the flywheel operation.

【0076】(3)状態[3]における動作 同図(a)に示すように、時刻Cの時点でMOSFET
スイッチ30aをオフ状態にすると、フライホイール電
流iは、ループを絶たれるので、電流を維持するため、
A点の電圧が急激に下降し、グランド電位よりも低下し
て寄生ダイオード29bを導通させる。すると、フライ
ホイール電流iは、寄生ダイオード29b→コイル26
→ダイオードDI31の経路で電源27に回生され、コイ
ル26に蓄えられていた電流エネルギーが電源27へ戻
される。図5(c)に示すように、コイル26を流れる
フライホイール電流iは、回生に伴なって減少する。こ
こで、回生の結果、コイル26に流れる電流iが0とな
る時刻は、固有振動周期、ないしは、時刻Cの時点にお
けるフライホイール電流値に依存するため、負荷容量C
tの大きさによって異なり、負荷容量Ctが最大のとき
は、同図(c)の破線で示すように、最も遅れる。これ
に対して、負荷容量Ctが最小のときは、同図(c)の
実線で示すように、最も早まる傾向となる。
(3) Operation in State [3] As shown in FIG.
When the switch 30a is turned off, the flywheel current i breaks the loop, so that the current is maintained.
The voltage at the point A sharply drops, drops below the ground potential, and turns on the parasitic diode 29b. Then, the flywheel current i is changed from the parasitic diode 29b to the coil 26.
→ Regenerated by the power supply 27 through the path of the diode DI 31 , and the current energy stored in the coil 26 is returned to the power supply 27. As shown in FIG. 5C, the flywheel current i flowing through the coil 26 decreases with regeneration. Here, the time at which the current i flowing through the coil 26 becomes 0 as a result of the regeneration depends on the natural oscillation period or the flywheel current value at the time point C, so that the load capacitance C
When the load capacitance Ct is the maximum, the delay is the longest as shown by the broken line in FIG. On the other hand, when the load capacitance Ct is the minimum, as shown by the solid line in FIG.

【0077】(4)状態[4]における動作 次に、MOSFETスイッチ30bをオン状態にする。
MOSFETスイッチ30bをオン状態にするタイミン
グは、コイル26に流れる電流iが0となる時点より、
全体として、遅れるよりも、早まる方が、電流回収効率
が良いことから、この例では、同図(c)の実線に示す
ように、トランジェント緩和用のコンデンサCext を含
めた負荷容量Ctが最小のときのコイル26に流れる電
流iが0となる時刻Dの時点に、MOSFETスイッチ
30bをオン状態にするタイミングを合わせている。な
お、早まる方が、電流回収効率が良い理由は、この発明
の第2の実施形態で詳述する。
(4) Operation in State [4] Next, the MOSFET switch 30b is turned on.
The timing at which the MOSFET switch 30b is turned on is from the time when the current i flowing through the coil 26 becomes 0.
As a whole, the earlier the delay, the better the current recovery efficiency is. Therefore, in this example, as shown by the solid line in FIG. At the time D when the current i flowing through the coil 26 becomes 0, the timing for turning on the MOSFET switch 30b is adjusted. The reason why the earlier the current recovery efficiency is, the better the current recovery efficiency will be described in the second embodiment of the present invention.

【0078】図5(b)に示すように、時刻Dの時点
で、MOSFETスイッチ30bをオン状態にすると、
コイル26と容量性負荷25aとからなる直列共振回路
に、容量性負荷25aの充電電圧Vcが印加され、同図
(d)に示すように、容量性負荷25aの放電が開始さ
れる。コイル26に流れる電流iは、固有振動周波数f
oで振動を開始し、式(7)方程式に従って同図(c)
に示すように下降する。一方、容量性負荷25aの電圧
Vcも、固有振動周波数foで振動を開始し、式(8)
に従って同図(d)に示すように電源電圧Vの負の値−
Vに向かって下降する。
As shown in FIG. 5B, when the MOSFET switch 30b is turned on at time D,
The charging voltage Vc of the capacitive load 25a is applied to the series resonance circuit including the coil 26 and the capacitive load 25a, and the discharge of the capacitive load 25a is started as shown in FIG. The current i flowing through the coil 26 is equal to the natural vibration frequency f
The vibration starts at o, and according to the equation (7), FIG.
Descend as shown. On the other hand, the voltage Vc of the capacitive load 25a also starts oscillating at the natural oscillation frequency fo, and the equation (8)
Therefore, as shown in FIG.
It descends toward V.

【0079】(5)状態[5]における動作 容量性負荷25aの電圧Vcがグランド電位を下回る
と、ダイオードDI32が導通するため、図5(d)に示
すように、容量性負荷25aの電圧Vcはグランド電位
にクランプされる。この結果、時刻Eの時点で共振が停
止する。この時刻Eは、式(8)から導かれるように、
時刻Dの時点から固有振動周期の1/4の時間が経過し
たときである。コイル26に流れる電流iは、式(7)
から導かれ、図5(c)に示すように、時刻Eの時点で
共振時の負の最大電流であり、この電流は、時刻Eを開
始点として、コイル26→オン状態のMOSFETスイ
ッチ30b→ダイオードDI32から構成されるループ
(すなわち、フライホイール電流保持回路)を回流して
フライホイール動作を続ける。
[0079] (5) When the voltage Vc of the operation the capacitive load 25a in the state [5] is below ground potential, the diode DI 32 conducts, as shown in FIG. 5 (d), the voltage of the capacitive load 25a Vc is clamped to the ground potential. As a result, the resonance stops at time E. This time E is, as derived from equation (8),
This is when 1/4 of the natural oscillation period has elapsed from the time point D. The current i flowing through the coil 26 is given by equation (7)
As shown in FIG. 5 (c), at time E, the current is a negative maximum current at the time of resonance. Starting from time E, the current is the coil 26 → the on-state MOSFET switch 30b → The loop (ie, flywheel current holding circuit) formed by the diode DI 32 is circulated to continue the flywheel operation.

【0080】(6)状態[6]における動作 同図(b)に示すように、時刻Fの時点でMOSFET
スイッチ30bをオフ状態にすると、このフライホイー
ル電流はループを絶たれるので、電流を維持するため、
A点の電圧は急激に上昇し、電源電圧よりも上昇して寄
生ダイオード29aを導通させる。すると、フライホイ
ール電流iは、ダイオードDI32→コイル26→寄生ダ
イオード29aの経路で電源27に回生され、コイル2
6に蓄えられていた電流エネルギーが電源27へ戻され
る。図5(c)に示すように、コイル26を流れるフラ
イホイール電流iは、回生に伴なって減少する。
(6) Operation in State [6] As shown in FIG.
When the switch 30b is turned off, the flywheel current breaks the loop, so that the current is maintained.
The voltage at point A rises sharply, rises above the power supply voltage, and turns on the parasitic diode 29a. Then, the flywheel current i is regenerated to the power supply 27 through the path of the diode DI 32 → the coil 26 → the parasitic diode 29a, and the coil 2
The current energy stored in 6 is returned to the power supply 27. As shown in FIG. 5C, the flywheel current i flowing through the coil 26 decreases with regeneration.

【0081】(7)状態[7]における動作 次に、MOSFETスイッチ30aをオン状態にして状
態[1]と同様の状態[7]になる。このタイミング
は、状態[4]の説明の際に上記したと同様の理由によ
り、同図(c)の実線に示すように、トランジェント緩
和用のコンデンサCext を含めた負荷容量Ctが最小の
ときのコイル26に流れる電流iが0となる時点に、M
OSFETスイッチ30aをオン状態にするタイミング
(すなわち時刻A)を合わせている。
(7) Operation in State [7] Next, the MOSFET switch 30a is turned on to be in the state [7] similar to the state [1]. For the same reason as described above in the description of the state [4], this timing is determined when the load capacitance Ct including the transient mitigation capacitor Cext is minimum, as shown by the solid line in FIG. When the current i flowing through the coil 26 becomes 0, M
The timing (ie, time A) for turning on the OSFET switch 30a is adjusted.

【0082】以上述べた一連の動作(1)〜(7)を繰
り返して、容量性負荷25aに電圧パルス列を供給す
る。この例の構成によれば、総合負荷容量15nF、コ
イルのインダクタンス2.7μH、電源電圧70V、及
びパルス周期2.6μsの動作条件で、略60%以上の
無効電力を低減できる。特に、コイルと容量性負荷とに
よる直列共振回路の固有振動周期の1/4の時間が経過
すれば、スイッチを用いることなしに、自動的にクラン
プされるので、容量性負荷の値がランダムに変動して電
圧のクランプ時刻がランダムに変動する場合でも、容易
に追従できるので、入力表示データに応じて、絶えず、
負荷容量の異なるデータ電極駆動に適用して効果的であ
る。また、コイル26の出力側とグランド側との間に、
コンデンサCext を介挿するようにしたので、負荷容量
が最小のときでも、トランジェントを緩和でき、それゆ
え、不要電磁波の発生を防止できる。
A series of operations (1) to (7) described above are repeated to supply a voltage pulse train to the capacitive load 25a. According to the configuration of this example, the reactive power of about 60% or more can be reduced under the operating conditions of a total load capacitance of 15 nF, a coil inductance of 2.7 μH, a power supply voltage of 70 V, and a pulse period of 2.6 μs. In particular, when the time of 1/4 of the natural oscillation period of the series resonance circuit due to the coil and the capacitive load elapses, the switch is automatically clamped without using a switch. Even if the voltage clamping time fluctuates randomly, it can be easily followed.
This is effective when applied to driving data electrodes having different load capacities. Also, between the output side of the coil 26 and the ground side,
Since the capacitor Cext is interposed, the transient can be alleviated even when the load capacity is minimum, and therefore, generation of unnecessary electromagnetic waves can be prevented.

【0083】第2の実施形態 次に、この発明の第2の実施形態について説明する。上
述の第1の実施形態では、図5(a)に示すように、時
刻CでMOSFETスイッチ30aがオフ状態になった
後、MOSFETスイッチ30bをオン状態にするタイ
ミングを、負荷容量Ctが最小のときのコイル26に流
れる電流iが0となる時刻Dの時点に合わせ、同様に、
図5(b)に示すように、時刻FでMOSFETスイッ
チ30bがオフ状態になった後、MOSFETスイッチ
30aをオン状態にするタイミングを、負荷容量Ctが
最小のときのコイル26に流れる電流iが0となる時刻
Aの時点に合わせるようにしたが、この第2の実施形態
では、時刻Cの後、時刻Dよりも早い時刻に、MOSF
ETスイッチ30bをオン状態にするタイミングを設定
し、同様に、時刻Fの後、時刻Aよりも早い時刻に、M
OSFETスイッチ30aをオン状態にするタイミング
を設定した点した点で、第1の実施形態と相違してい
る。
[0083]Second embodiment  Next, a second embodiment of the present invention will be described. Up
In the first embodiment described above, as shown in FIG.
At time C, the MOSFET switch 30a is turned off
Later, a tie to turn on the MOSFET switch 30b
Flowing through the coil 26 when the load capacitance Ct is the minimum.
At the time D at which the current i becomes 0,
As shown in FIG. 5B, at time F, the MOSFET switch
After the switch 30b is turned off, the MOSFET switch
The timing at which 30a is turned on is determined by the load capacitance Ct.
Time when the current i flowing through the coil 26 at the minimum is 0
A is set at the time of A, but in the second embodiment
Then, after the time C and earlier than the time D, the MOSF
Set the timing to turn on the ET switch 30b
Similarly, after time F, at a time earlier than time A, M
Timing for turning on OSFET switch 30a
Is different from the first embodiment in that
You.

【0084】このように、この実施形態では、図5
(a)の時刻Cの時点で、MOSFETスイッチ30a
がオフ状態になった後、時刻Dよりも早い時刻に、MO
SFETスイッチ30bがオン状態になると、これ以降
は、フライホイール電流iは、寄生ダイオード29b→
コイル26→ダイオードDI31の経路で電源27に回生
されるのでなく、オン状態のMOSFETスイッチ30
b→コイル26→ダイオードDI31の経路で電源27に
回生されるので、寄生ダイオード29bを経由すること
に起因する順方向損失を減少できる。同様に、図5
(b)の時刻Fの時点で、MOSFETスイッチ30b
がオフ状態になった後、時刻Aよりも早い時刻に、MO
SFETスイッチ30aがオン状態になると、これ以降
は、フライホイール電流iは、ダイオードDI32→コイ
ル26→寄生ダイオード29aの経路で電源27に回生
されるのではなく、図3に示すように、ダイオードDI
32→コイル26→オン状態のMOSFETスイッチ30
aの経路で電源27に回生されるので、寄生ダイオード
29aを経由することに起因する順方向損失を減少でき
る。それゆえ、この例の構成によれば、上述した第1の
実施形態の場合よりも、一段と高い電流回生効率を達成
できる。
As described above, in this embodiment, FIG.
At the time C of (a), the MOSFET switch 30a
Is turned off, and earlier than time D, MO
When the SFET switch 30b is turned on, the flywheel current i is thereafter changed to the parasitic diode 29b →
The MOSFET switch 30 is turned on without being regenerated by the power supply 27 through the path from the coil 26 to the diode DI 31.
Since the power is regenerated to the power supply 27 through the path of b → coil 26 → diode DI 31 , forward loss due to passing through the parasitic diode 29b can be reduced. Similarly, FIG.
At time F in (b), the MOSFET switch 30b
Is turned off, and at a time earlier than time A, MO
When the SFET switch 30a is turned on, thereafter, the flywheel current i is not regenerated to the power supply 27 through the path of the diode DI 32 → the coil 26 → the parasitic diode 29a, but as shown in FIG. DI
32 → coil 26 → MOSFET switch 30 in ON state
Since the power is regenerated to the power supply 27 through the path a, the forward loss caused by passing through the parasitic diode 29a can be reduced. Therefore, according to the configuration of this example, a much higher current regeneration efficiency can be achieved than in the case of the above-described first embodiment.

【0085】ここで、MOSFETスイッチ30b(3
0a)をオン状態にするタイミングを、時刻C(A)に
近づけるほど、電流回生効率の向上を期待できる。加え
て、MOSFETスイッチ30a(30b)がオフ状態
になる時刻C(時刻F)の時点では、コイル26による
回生及び転流によって、図3中のA点では、MOSFE
Tスイッチ30b(30a)がオン状態になる以前に、
電圧反転が生じるため、MOSFETスイッチ30b
(30a)がオン状態になる際のスイッチングロスを大
幅に減少させている。このことからも、時刻C,D(時
刻F,A)間の時間間隔を短くするのが好ましい。ただ
し、電源27の短絡防止のため、同タイミングを時刻F
(A)よりも早い時刻に設定することはできない。
Here, the MOSFET switch 30b (3
As the timing of turning on 0a) becomes closer to time C (A), an improvement in current regeneration efficiency can be expected. In addition, at time C (time F) when the MOSFET switch 30a (30b) is turned off, the MOSFET 26 at point A in FIG.
Before the T switch 30b (30a) is turned on,
Since voltage inversion occurs, the MOSFET switch 30b
The switching loss when (30a) is turned on is greatly reduced. Therefore, it is preferable to shorten the time interval between the times C and D (the times F and A). However, in order to prevent a short circuit of the power supply 27, the same timing is set at time F
The time cannot be set earlier than (A).

【0086】第3の実施形態 図6は、この発明の第3の実施形態であるデータ電極駆
動回路の電気的構成を示す回路図、及び図7が同駆動回
路の動作を説明するためのタイムチャートである。この
例のデータ電極駆動回路11cの構成が、上述の第1の
実施形態のそれと大きく異なるところは、図7(a)に
示すように、フライホイール電流の持続期間(フライホ
イール期間)中に、MOSFETスイッチ30aに回生
パルスKpを印加して、フライホイール電流の回生を早
めると共に、図6に示すように、逆回復時間の長い寄生
ダイオード29bに代えて、逆回復時間の短い高速ダイ
オード31aを経由して電流回生を行うようにした点で
ある。
[0086]Third embodiment  FIG. 6 shows a data electrode drive according to a third embodiment of the present invention.
FIG. 7 is a circuit diagram showing the electrical configuration of the driving circuit, and FIG.
It is a time chart for explaining operation of a road. this
The configuration of the data electrode driving circuit 11c of the example is the same as that of the first data electrode driving circuit 11c described above.
FIG. 7A shows a point that is significantly different from that of the embodiment.
As shown, the duration of the flywheel current (flywheel
Regeneration during MOSFET switch 30a
Pulse Kp is applied to accelerate flywheel current regeneration.
In addition, as shown in FIG.
Instead of the diode 29b, a high-speed die having a short reverse recovery time is used.
In that the current is regenerated via the Aether 31a
is there.

【0087】フライホイール電流は、無損失ではなく、
フライホイール電流保持回路内で、ダイオードDI31
DI32の順方向電圧降下、MOSFETスイッチ30
a,30bのオン抵抗、及びコイル26の直流抵抗成分
によって徐々に消費されるため、その分、電流回生効率
の向上が阻まれる。そこで、この実施形態では、特に、
フライホイール期間の長い正の電流フェーズのときで、
かつ、コイル26を流れる電流iが最大になった直後
に、MOSFET30aに回生パルス(負パルス)Kp
を印加して電流回生を強制的に早め、フライホイール電
流の減少によるエネルギー損失を軽減するようにしてい
る。この場合、書き込み選択された全ての表示セルの放
電が未だ終わらないうちから、回生パルスKpの印加に
よって容量性負荷25aの電圧Vcが低下することにな
っては、画質に良からぬ影響を与えるので、この実施形
態では、回生パルスの幅は、コイル26に転流を生じさ
せない長さに設定されている。
The flywheel current is not lossless,
In the flywheel current holding circuit, diodes DI 31 ,
Forward voltage drop of DI 32 , MOSFET switch 30
Since the power is gradually consumed by the on-resistances a and 30b and the DC resistance component of the coil 26, the improvement of the current regeneration efficiency is hindered accordingly. Therefore, in this embodiment,
During the positive current phase with a long flywheel period,
Immediately after the current i flowing through the coil 26 becomes maximum, the regenerative pulse (negative pulse) Kp is supplied to the MOSFET 30a.
Is applied to forcibly accelerate the current regeneration, thereby reducing the energy loss due to the decrease in the flywheel current. In this case, the voltage Vc of the capacitive load 25a is reduced by the application of the regenerative pulse Kp before the discharge of all the display cells selected for writing is not completed yet, which adversely affects the image quality. Therefore, in this embodiment, the width of the regenerative pulse is set to a length that does not cause commutation in the coil 26.

【0088】また、このデータ電極駆動回路11cに
は、図6に示すように、MOSFETスイッチ30a、
MOSFETスイッチ30b、コイル26の共通の結合
点(B点)とグランドとの間に、グランド→B点の方向
を順方向とする逆回復時間の短い高速ダイオード31a
が介挿され、これに伴ない、寄生ダイオード29bを経
由して回生電流が流れることを阻むために、B点とMO
SFETスイッチ30bとの間に、B点→MOSFET
スイッチ30bの方向を順方向とする、ダイオード31
bが介挿されている。
As shown in FIG. 6, the data electrode drive circuit 11c includes a MOSFET switch 30a,
A high-speed diode 31a having a short reverse recovery time with the direction from ground to point B being a forward direction between the common connection point (point B) of the MOSFET switch 30b and the coil 26 and the ground.
In order to prevent a regenerative current from flowing through the parasitic diode 29b, the point B and the MO
Point B → MOSFET between SFET switch 30b
Diode 31 with the direction of switch 30b as the forward direction
b is interposed.

【0089】なお、寄生ダイオード29bの利用を廃し
たのは、次の理由による。すなわち、パワーMOSFE
Tスイッチの寄生ダイオードの逆回復時間は、一般に長
い。もし、このような寄生ダイオード29bを用いて電
流回生を行えば、回生パルスKpの印加の後、MOSF
ETスイッチ30aをオン状態にしたとき、直前までオ
ン状態の寄生ダイオード29bが逆回復するまでの間
に、寄生ダイオード29bに、電源27→オン状態のM
OSFETスイッチ30a→ダイオード31b→寄生ダ
イオード29b→グランドを経路とする貫通電流が流れ
ることになり、エネルギ効率の悪化を招くためである。
The use of the parasitic diode 29b is abolished for the following reason. That is, the power MOSFE
The reverse recovery time of a parasitic diode of a T-switch is generally long. If current regeneration is performed using such a parasitic diode 29b, after application of the regeneration pulse Kp, the MOSF
When the ET switch 30a is turned on, the parasitic diode 29b is supplied with the power supply 27 → the on-state M
This is because a through current flows through the OSFET switch 30a → the diode 31b → the parasitic diode 29b → the ground, which causes deterioration of energy efficiency.

【0090】次に、図6及び図7を参照して、この例の
動作(1)〜(8)について説明する。いま、容量性負
荷25aの電圧が0[V]、コイル26を流れる電流も
0[A]、MOSFETスイッチ30a,30bが共に
オフ状態とし、この状態を状態[0]とする。時刻Aの
時点で状態[0]から状態[1]に進む。
Next, the operations (1) to (8) of this example will be described with reference to FIGS. Now, the voltage of the capacitive load 25a is 0 [V], the current flowing through the coil 26 is also 0 [A], the MOSFET switches 30a and 30b are both turned off, and this state is referred to as state [0]. At time A, the state proceeds from state [0] to state [1].

【0091】(1)状態[1]における動作 図7(a)に示すように、時刻Aの時点で、MOSFE
Tスイッチ30aをオン状態にすると、同図(e)に示
すように、コイル26と容量性負荷25aとからなる直
列共振回路(B点)に電源電圧Vが印加されて、容量性
負荷25aの充電が開始される。同図(c)に示すよう
に、コイル26に流れる電流iは、固有振動周波数fo
の振動方程式に従って振動を開始して上昇し、同図
(d)に示すように、容量性負荷25aの電圧Vcは、
電源電圧Vの2倍の値に向かって上昇する。なお、同図
(c),(d)において、破線は負荷容量Ctが最大の
ときの電流電圧波形を示し、実線が負荷容量Ctが最小
のときの電流電圧波形を示している。
(1) Operation in State [1] As shown in FIG.
When the T switch 30a is turned on, the power supply voltage V is applied to the series resonance circuit (point B) including the coil 26 and the capacitive load 25a, as shown in FIG. Charging is started. As shown in FIG. 3C, the current i flowing through the coil 26 is equal to the natural vibration frequency fo.
Vibration is started according to the vibration equation (1) and rises. As shown in FIG. 4D, the voltage Vc of the capacitive load 25a becomes
It increases toward twice the value of the power supply voltage V. In FIGS. 9C and 9D, the broken lines show the current-voltage waveform when the load capacitance Ct is the maximum, and the solid lines show the current-voltage waveform when the load capacitance Ct is the minimum.

【0092】(2)状態[2]における動作 図7(d)に示すように、時刻Bの時点で容量性負荷2
5aの電圧Vcが電源電圧Vを越えると、ダイオードD
31が導通するため、容量性負荷25aの電圧Vcは電
源電圧Vにクランプされ、共振が停止する。この時刻B
は、時刻Aの時点から固有振動周期の1/4の時間が経
過したときである。図7(c)に示すように、時刻Bの
時点で、コイル26に流れる電流iは共振時の最大電流
であり、この電流は、時刻Bを開始点として、コイル2
6→ダイオードDI31→オン状態のMOSFETスイッ
チ30aのループ(すなわち、フライホイール電流保持
回路)を回流してフライホイール動作を続ける。
(2) Operation in State [2] As shown in FIG.
When the voltage Vc of 5a exceeds the power supply voltage V, the diode D
Since I 31 becomes conductive, the voltage Vc of the capacitive load 25a is clamped to the power supply voltage V, the resonance is stopped. This time B
Is when 1/4 of the natural vibration period has elapsed from the time A. As shown in FIG. 7C, at time B, the current i flowing through the coil 26 is the maximum current at the time of resonance.
6 → Diode DI 31 → Circuit the loop of the MOSFET switch 30a in the ON state (that is, flywheel current holding circuit) to continue flywheel operation.

【0093】(3)状態[3]における動作 図7(a)に示すように、時刻K1の時点で、MOSF
ETスイッチ30aのゲートに負の回生パルスKpを入
力する。この回生パルスKpは、図示せぬタイミング制
御回路によって供給される。この時刻K1は、負荷容量
Ctが最大のとき、コイル26に流れる電流iが最大値
に達した直後の時点に設定されている。負荷容量Ctが
最大のとき、コイル26の電流iは、最も遅れて最大値
に達するので、この時刻に回生パルスの印加タイミング
を合わせておけば、負荷容量がどのように変わろうと、
フライホイール期間中に回生パルスKpを印加できるか
らである。MOSFETスイッチ30aに回生パルスK
pが入力されると、MOSFETスイッチ30aがオフ
状態になり、フライホイール電流iのループを絶つ。そ
こで、B点の電圧は、フライホイール電流を維持するた
め、急激に下降し、グランド電位よりも低下して、ダイ
オード31aを導通させる。
(3) Operation in State [3] As shown in FIG. 7A, at the time K1, the MOSF
A negative regenerative pulse Kp is input to the gate of the ET switch 30a. This regenerative pulse Kp is supplied by a timing control circuit (not shown). The time K1 is set to a time immediately after the current i flowing through the coil 26 reaches the maximum value when the load capacitance Ct is the maximum. When the load capacitance Ct is the maximum, the current i of the coil 26 reaches the maximum value with the latest delay. Therefore, if the regenerative pulse application timing is adjusted at this time, no matter how the load capacitance changes,
This is because the regeneration pulse Kp can be applied during the flywheel period. The regenerative pulse K is applied to the MOSFET switch 30a.
When p is input, the MOSFET switch 30a is turned off, and the loop of the flywheel current i is cut off. Therefore, the voltage at the point B drops sharply to maintain the flywheel current, falls below the ground potential, and turns on the diode 31a.

【0094】すると、フライホイール電流iは、ダイオ
ード31a→コイル26→ダイオードDI31の経路で電
源27に回生され、コイル26に蓄えられていた電流エ
ネルギーが電源27へ戻される。図7(c)に示すよう
に、コイル26に流れるフライホイール電流iは、回生
に伴なって減少する。ところが、上記したように、この
例では、回生パルスKpの幅を、負荷容量の最小時にコ
イル26の転流を生じさせない程度の長さに設定しなけ
ればならない。すなわち、コイル電流の反転を防止し、
出力電圧の低下を抑えるため、負荷容量の最小時にコイ
ル電流が0になる直前にパルスが停止するように設定し
ておく必要がある。この固定タイミングの回生パルスK
pでは、同図(c)に示すように、負荷容量の最大時に
は時刻K2以降においても、相応のフライホイール電流
が流れる。なお、同図(d)に示すように、回生パルス
Kpの印加中でも、容量性負荷25aの電圧Vcは、パ
ネル駆動に必要な電源電圧Vを保持し続ける。
[0094] Then, the flywheel current i is regenerated to the power source 27 in the path of the diode 31a → coil 26 → diode DI 31, current energy stored in the coil 26 is returned to the power source 27. As shown in FIG. 7C, the flywheel current i flowing through the coil 26 decreases with regeneration. However, as described above, in this example, the width of the regenerative pulse Kp must be set to a length that does not cause commutation of the coil 26 when the load capacity is minimum. That is, to prevent the coil current from reversing,
In order to suppress a decrease in output voltage, it is necessary to set the pulse to stop immediately before the coil current becomes 0 when the load capacity is minimum. This fixed-timing regenerative pulse K
At p, a corresponding flywheel current flows even after time K2 when the load capacity is at a maximum, as shown in FIG. As shown in FIG. 3D, the voltage Vc of the capacitive load 25a keeps the power supply voltage V necessary for driving the panel even during the application of the regenerative pulse Kp.

【0095】(4)状態[4]における動作 同図(a)に示すように、回生パルスKpが去る時刻K
2の時点でMOSFETスイッチ30aがオン状態にな
ると、同図(e)に示すように、この直列共振回路(B
点)に再び電源電圧Vが印加される。しかしながら、容
量性負荷25aの電圧Vcが、電源電圧Vにクランプさ
れたままであるので、同図(c)に示すように、わずか
に残存するコイル26の電流は、コイル26→ダイオー
ドDI31→オン状態のMOSFETスイッチ30aのル
ープを回流してフライホイール動作を続ける。
(4) Operation in State [4] As shown in FIG.
When the MOSFET switch 30a is turned on at the point of time 2, as shown in FIG.
The power supply voltage V is applied again to (point). However, since the voltage Vc of the capacitive load 25a remains clamped to the power supply voltage V, as shown in FIG. 3C, the slightly remaining current of the coil 26 is changed from the coil 26 → the diode DI 31 → on. The flywheel operation is continued by circulating the loop of the MOSFET switch 30a in the state.

【0096】(5)状態[5]における動作 同図(a)に示すように、時刻Cの時点でMOSFET
スイッチ30aをオフ状態にすると、フライホイール電
流iは、ループを絶たれるので、電流を維持するため、
B点の電圧は急激に下降し、グランド電位よりも低下し
て寄生ダイオード29aを導通させる。すると、フライ
ホイール電流iは、ダイオード31a→コイル26→ダ
イオードDI31の経路で電源27に回生され、コイル2
6に残存する電流エネルギーが電源27へ戻される。
(5) Operation in State [5] As shown in FIG.
When the switch 30a is turned off, the flywheel current i breaks the loop, so that the current is maintained.
The voltage at point B drops sharply, drops below ground potential, and turns on parasitic diode 29a. Then, the flywheel current i is regenerated by the power supply 27 through the path of the diode 31a → the coil 26 → the diode DI 31 and the coil 2
Current energy remaining in 6 is returned to power supply 27.

【0097】(6)状態[6]における動作 図7(b)に示すように、時刻Dの時点でMOSFET
スイッチ30bをオン状態にすると、容量性負荷25a
の電圧Vcは、この共振回路の振動方程式(すなわち、
固有振動周波数fo)に従って振動を開始し、同図
(d)に示すように、電源電圧Vの負の値−Vに向かっ
て下降する。コイル26に流れる電流iも、この共振回
路の振動方程式(固有振動周波数fo)に従って振動
し、同図(c)に示すように、下降する。
(6) Operation in State [6] As shown in FIG.
When the switch 30b is turned on, the capacitive load 25a
Is the oscillation equation of this resonant circuit (ie,
The vibration starts in accordance with the natural vibration frequency fo), and falls toward the negative value -V of the power supply voltage V as shown in FIG. The current i flowing through the coil 26 also oscillates according to the oscillation equation (natural oscillation frequency fo) of the resonance circuit, and falls as shown in FIG.

【0098】(7)状態[7]における動作 容量性負荷25aの電圧Vcがグランド電位を下回る
と、ダイオードDI32が導通するため、図7(d)に示
すように、容量性負荷25aの電圧Vcはグランド電位
にクランプされる。この結果、時刻Eの時点で共振が停
止する。この電流は、時刻Eを開始点として、コイル2
6→ダイオード31b→オン状態のMOSFETスイッ
チ30b→ダイオードDI32のループ(すなわち、フラ
イホイール電流保持回路)を回流してフライホイール動
作を続ける。
(7) Operation in State [7] When the voltage Vc of the capacitive load 25a falls below the ground potential, the diode DI 32 conducts, and as shown in FIG. Vc is clamped to the ground potential. As a result, the resonance stops at time E. This current starts at time E,
6 → diode 31b → on-state MOSFET switch 30b → diode DI 32 loop (that is, flywheel current holding circuit) to continue flywheel operation.

【0099】(8)状態[8]における動作 同図(b)に示すように、時刻Fの時点でMOSFET
スイッチ30bをオフ状態にすると、このフライホイー
ル電流はループを絶たれるので、電流を維持するため、
B点の電圧は急激に上昇し、電源電圧Vよりも上昇して
寄生ダイオード29aを導通させる。すると、フライホ
イール電流iは、ダイオードDI32→コイル26→寄生
ダイオード29aの経路で電源27に回生され、コイル
26に蓄えられていた電流エネルギーが電源27へ戻さ
れる。図7(c)に示すように、コイル26を流れるフ
ライホイール電流iは、回生に伴なって減少する。
(8) Operation in State [8] As shown in FIG.
When the switch 30b is turned off, the flywheel current breaks the loop, so that the current is maintained.
The voltage at point B rises sharply, rises above the power supply voltage V, and turns on the parasitic diode 29a. Then, the flywheel current i is regenerated to the power supply 27 through the path of the diode DI 32 → the coil 26 → the parasitic diode 29a, and the current energy stored in the coil 26 is returned to the power supply 27. As shown in FIG. 7C, the flywheel current i flowing through the coil 26 decreases with regeneration.

【0100】以上述べた一連の動作(1)〜(8)を繰
り返して、容量性負荷25aに電圧パルス列を供給す
る。この例の構成によれば、回生パルスKpの印加によ
り、電流回生を強制的に早めるようにしたので、フライ
ホイール電流のエネルギー損失を軽減でき、その分、電
流回収効率の向上を図ることができる。さらに、逆回復
時間に問題のあるパワーMOSFETスイッチの寄生ダ
イオード29bに代えて、逆回復時間の短い高速のダイ
オードを用いるようにしたので、回生パルスの印加に伴
なう弊害(すなわち、貫通電流による電力効率の悪化)
も防止できる。
A series of operations (1) to (8) described above are repeated to supply a voltage pulse train to the capacitive load 25a. According to the configuration of this example, the current regeneration is forcibly accelerated by applying the regeneration pulse Kp, so that the energy loss of the flywheel current can be reduced, and the current recovery efficiency can be improved accordingly. . Further, since a high-speed diode having a short reverse recovery time is used instead of the parasitic diode 29b of the power MOSFET switch having a problem with the reverse recovery time, the adverse effect associated with the application of the regenerative pulse (that is, the through current Deterioration of power efficiency)
Can also be prevented.

【0101】第4の実施形態 図8は、この発明の第4の実施形態であるデータ電極駆
動回路の動作を説明するためのタイムチャートである。
この実施形態では、同図に示すように、データ電極の選
択電極数を書き込み走査毎に逐次算出し、算出された選
択電極数に基づいて回生パルスKpの好適な印加タイミ
ング及びパルス幅を制御する構成となっている。図8に
示すように、時点Bで容量性負荷25aの電圧Vcが電
源電圧Vにクランプされ、フライホイール電流iが発生
するが、この時点Bは、固有振動周期によって異なり、
したがって、負荷容量に応じて異なってくる。すなわ
ち、負荷容量Ctが最大のとき、最も遅れてクランプさ
れ、負荷容量Ctが最小のとき、最も早い時刻にクラン
プされる。また、クランプの時点Bにコイル26に流れ
るフライホイール電流iは、負荷容量Ctの最大のとき
が電流量も最大であり、負荷容量Ctの最小のときが、
電流量も最小である。それゆえ、この実施形態では、負
荷容量Ctが増大するにつれて回生パルスKpの印加タ
イミングが段階的にあるいは連続的に遅れる制御がなさ
れ、一方、そのパルス幅は、負荷容量Ctの増大に応じ
て長くなるように制御される。
[0101]Fourth embodiment  FIG. 8 shows a data electrode drive according to a fourth embodiment of the present invention.
5 is a time chart for explaining the operation of the driving circuit.
In this embodiment, as shown in FIG.
The number of selected electrodes is sequentially calculated for each writing scan, and the calculated
Suitable application timing of regenerative pulse Kp based on the number of selected electrodes
And the pulse width is controlled. In FIG.
As shown, at time B, the voltage Vc of the capacitive load 25a is
Generated flywheel current i clamped to source voltage V
However, this time point B depends on the natural oscillation period,
Therefore, it differs depending on the load capacity. Sand
That is, when the load capacity Ct is the maximum,
When the load capacity Ct is the minimum, the
Will be Further, the current flows to the coil 26 at the time point B of the clamp.
The flywheel current i is at the maximum load capacity Ct.
Is the maximum current amount and the minimum load capacitance Ct is
The amount of current is also minimal. Therefore, in this embodiment,
As the load capacity Ct increases, the application time of the regeneration pulse Kp increases.
There is no control that lags stepwise or continuously
On the other hand, the pulse width increases as the load capacitance Ct increases.
It is controlled to be longer.

【0102】上述の第3の実施形態では、回生パルスを
固定したため、制御が簡単であるが、負荷最大時のフラ
イホイール電流の回収効率が低いのが難点である。これ
に対して、この第4の実施形態の構成によれば、回生パ
ルスの制御が必要になるが、フライホイール電流を負荷
容量によらず、略全部回生させることができ、それゆ
え、フライホイール損失を低減できる。
In the third embodiment described above, since the regenerative pulse is fixed, the control is simple, but the drawback is that the efficiency of recovering the flywheel current at the maximum load is low. On the other hand, according to the configuration of the fourth embodiment, it is necessary to control the regenerative pulse, but it is possible to regenerate the flywheel current almost entirely irrespective of the load capacity. Loss can be reduced.

【0103】なお、この第4の実施形態の変形例とし
て、コイル26に流れる電流の変化を検出し、この検出
結果に基づいて、回生パルスKpのタイミングを決定す
るようにしても良い。この場合、コイルの電流変化だけ
を検出して回生パルスを変調するには、特に、回生パル
スの開始タイミングの検出に電流の微分値等を考慮しな
ければならないので、容量性負荷の電圧Vcも監視して
検出する方法が実用的には好ましい。
As a modification of the fourth embodiment, a change in the current flowing through the coil 26 may be detected, and the timing of the regenerative pulse Kp may be determined based on the detection result. In this case, in order to modulate the regenerative pulse by detecting only the change in the current of the coil, the voltage Vc of the capacitive load also needs to be taken into consideration, particularly, in order to detect the start timing of the regenerative pulse, because the differential value of the current must be considered. The method of monitoring and detecting is practically preferable.

【0104】第5の実施形態 図9は、この発明の第5の実施形態であるデータ電極駆
動回路の電気的構成を示す回路図、及び図10が同駆動
回路の動作を説明するためのタイムチャートである。こ
の実施形態では、図9に示すように、ダイオードDI31
に代えて、寄生ダイオード29cを内蔵するMOSFE
Tスイッチ30cを設けると共に、回生パルスを省略し
て、MOSFETスイッチ30cをオン状態にすること
で、フライホイール電流の回生を強制的に早める構成と
なっている。
[0104]Fifth embodiment  FIG. 9 shows a data electrode drive according to a fifth embodiment of the present invention.
FIG. 10 is a circuit diagram showing the electrical configuration of the driving circuit, and FIG.
5 is a time chart for explaining the operation of the circuit. This
In the embodiment, as shown in FIG.31
In place of the MOSFET having the parasitic diode 29c
The T switch 30c is provided, and the regeneration pulse is omitted.
To turn on the MOSFET switch 30c
With the configuration that forcibly accelerates the regeneration of flywheel current
Has become.

【0105】また、MOSFETスイッチ30a、MO
SFETスイッチ30b、コイル26の共通の結合点
(B点)と電源27との間に、B点→電源27の方向を
順方向とする、逆回復時間の短い高速ダイオード31c
が介挿され、これに伴ない、寄生ダイオード29aを経
由して回生電流が流れることを阻むために、B点とMO
SFETスイッチ30aとの間に、MOSFETスイッ
チ30a→B点の方向を順方向とする、ダイオード31
dが介挿されている。
The MOSFET switch 30a, MO
A high-speed diode 31c with a short reverse recovery time between the power supply 27 and the common connection point (point B) of the SFET switch 30b and the coil 26, with the direction from the point B to the power supply 27 being a forward direction.
In order to prevent a regenerative current from flowing through the parasitic diode 29a, the point B and the MO are connected.
A diode 31 having a forward direction from the MOSFET switch 30a to the point B between the SFET switch 30a and the SFET switch 30a.
d is inserted.

【0106】次に、図9及び図10を参照して、この例
の動作(1)〜(7)について説明する。いま、容量性
負荷25aの電圧Vcが0[V]、コイル26を流れる
電流も0[A]、MOSFETスイッチ30a,30
b,30cが共にオフ状態とし、この状態を状態[0]
とする。時刻Aの時点で状態[0]から状態[1]に進
む。
Next, the operations (1) to (7) of this example will be described with reference to FIGS. 9 and 10. Now, the voltage Vc of the capacitive load 25a is 0 [V], the current flowing through the coil 26 is also 0 [A], and the MOSFET switches 30a, 30
b and 30c are both turned off, and this state is referred to as state [0].
And At time A, the state proceeds from state [0] to state [1].

【0107】(1)状態[1]における動作 図10(a)に示すように、時刻Aの時点で、MOSF
ETスイッチ30aをオン状態にすると、同図(f)に
示すように、コイル26と容量性負荷25aとからなる
直列共振回路(B点)に電源電圧Vが印加されて、容量
性負荷25aの充電が開始される。同図(d)に示すよ
うに、コイル26に流れる電流iは、固有振動周波数f
oの振動方程式に従って振動を開始して上昇し、同図
(e)に示すように、容量性負荷25aの電圧Vcが電
源電圧Vの2倍の値に向かって上昇する。
(1) Operation in State [1] As shown in FIG.
When the ET switch 30a is turned on, the power supply voltage V is applied to the series resonance circuit (point B) including the coil 26 and the capacitive load 25a, as shown in FIG. Charging is started. As shown in FIG. 3D, the current i flowing through the coil 26 is equal to the natural vibration frequency f.
Oscillation starts in accordance with the oscillation equation o and rises, and the voltage Vc of the capacitive load 25a rises toward twice the value of the power supply voltage V as shown in FIG.

【0108】(2)状態[2]における動作 図10(e)に示すように、時刻Bの時点で、容量性負
荷25aの電圧Vcが電源電圧Vを越えると、寄生ダイ
オード29cが導通するため、容量性負荷25aの電圧
Vcは電源電圧Vにクランプされ、共振が停止する。こ
の時刻Bは、時刻Aの時点から固有振動周期の1/4の
時間が経過したときである。図9(c)に示すように、
時刻Bの時点で、コイル26に流れる電流iは、共振時
の最大電流であり、この電流iは、時刻Bを開始点とし
て、コイル26→寄生ダイオード29c→オン状態のM
OSFETスイッチ30a→ダイオード31dから構成
されるループ(すなわち、フライホイール電流保持回
路)を回流して、フライホイール動作を続ける。
(2) Operation in State [2] As shown in FIG. 10E, when the voltage Vc of the capacitive load 25a exceeds the power supply voltage V at the time B, the parasitic diode 29c becomes conductive. The voltage Vc of the capacitive load 25a is clamped to the power supply voltage V, and the resonance stops. The time B is a time when 1/4 of the natural vibration period has elapsed from the time A. As shown in FIG.
At the time point B, the current i flowing through the coil 26 is the maximum current at the time of resonance.
The loop composed of the OSFET switch 30a and the diode 31d (that is, the flywheel current holding circuit) is circulated to continue the flywheel operation.

【0109】(3)状態[3]における動作 次に、時刻X1の時点で、図10(a)に示すように、
MOSFETスイッチ30aをオフ状態にし、図10
(c)に示すように、MOSFETスイッチ30cをオ
ン状態にする。この時刻X1は、負荷容量Ctが最大の
とき、コイル26に流れる電流iが最大値に達した直後
の時点に設定されている。MOSFETスイッチ30a
がオフ状態になると、フライホイール電流iのループは
絶たれるので、B点の電圧は、フライホイール電流を維
持するため、急激に下降し、グランド電位よりも低下し
て、ダイオード31aを導通させる。
(3) Operation in State [3] Next, at the time X1, as shown in FIG.
The MOSFET switch 30a is turned off, and FIG.
As shown in (c), the MOSFET switch 30c is turned on. The time X1 is set to a time immediately after the current i flowing through the coil 26 reaches the maximum value when the load capacitance Ct is the maximum. MOSFET switch 30a
Is turned off, the loop of the flywheel current i is broken, so that the voltage at the point B drops sharply to maintain the flywheel current, drops below the ground potential, and turns on the diode 31a.

【0110】すると、フライホイール電流iは、ダイオ
ード31a→コイル26→MOSFET30cの経路で
電源27に回生され、コイル26に蓄えられていた電流
エネルギーが電源27へ戻される。図10(d)に示す
ように、コイル26に流れるフライホイール電流iは、
回生に伴なって減少する。しかしながら、同図(e)に
示すように、コイル26の電流iが減少して0になって
も、オン状態のMOSFET30cによって、容量性負
荷25aの電圧Vcは、電源電圧Vにクランプされたま
まとなる。
Then, the flywheel current i is regenerated to the power supply 27 through the path of the diode 31a → the coil 26 → the MOSFET 30c, and the current energy stored in the coil 26 is returned to the power supply 27. As shown in FIG. 10D, the flywheel current i flowing through the coil 26 is
Decreases with regeneration. However, as shown in FIG. 5E, even when the current i of the coil 26 decreases to 0, the voltage Vc of the capacitive load 25a remains clamped at the power supply voltage V by the MOSFET 30c in the ON state. Becomes

【0111】(4)状態[4]における動作 同図(f)に示すように、時刻X2の時点で、コイル2
6の電流iが0になると、B点の電圧は、上昇して電源
電圧Vにクランプされる。
(4) Operation in State [4] As shown in FIG.
When the current i at 6 becomes 0, the voltage at point B rises and is clamped to the power supply voltage V.

【0112】(5)状態[5]における動作 次に、図10(b),(c)に示すように、時刻Dの時
点で、MOSFETスイッチ30cをオフ状態にし、M
OSFETスイッチ30bをオン状態にすると、コイル
26と容量性負荷25aとからなる直列共振回路に、容
量性負荷25aの充電電圧Vcが印加され、同図(e)
に示すように、容量性負荷25aの放電が開始される。
コイル26に流れる電流iは、固有振動周波数foにて
振動を開始し、同図(d)に示すように、下降する。一
方、容量性負荷25aの電圧Vcも、固有振動周波数f
oにて振動を開始し、同図(e)に示すように、電源電
圧Vの負の値−Vに向かって下降する。
(5) Operation in State [5] Next, as shown in FIGS. 10B and 10C, at time D, the MOSFET switch 30c is turned off, and M
When the OSFET switch 30b is turned on, the charging voltage Vc of the capacitive load 25a is applied to the series resonance circuit including the coil 26 and the capacitive load 25a, and FIG.
As shown in (2), the discharge of the capacitive load 25a is started.
The current i flowing through the coil 26 starts oscillating at the natural oscillation frequency fo and falls as shown in FIG. On the other hand, the voltage Vc of the capacitive load 25a is also the natural oscillation frequency f
The vibration starts at o, and falls toward the negative value -V of the power supply voltage V as shown in FIG.

【0113】(6)状態[6]における動作 容量性負荷25aの電圧Vcがグランド電位を下回る
と、ダイオードDI32が導通するため、図10(e)に
示すように、容量性負荷25aの電圧Vcはグランド電
位にクランプされる。この結果、時刻Eの時点で共振が
停止する。負荷容量Vcが最大のとき、最も遅い時刻E
に、容量性負荷25aの電圧Vcがグランド電位にクラ
ンプされる。この電流は、時刻Eを開始点として、コイ
ル26→ダイオード31b→オン状態のMOSFETス
イッチ30b→ダイオードDI32から構成されるループ
(すなわち、フライホイール電流保持回路)を回流して
フライホイール動作を続ける。
(6) Operation in State [6] When the voltage Vc of the capacitive load 25a falls below the ground potential, the diode DI 32 conducts, so that the voltage of the capacitive load 25a is reduced as shown in FIG. Vc is clamped to the ground potential. As a result, the resonance stops at time E. When the load capacity Vc is the maximum, the latest time E
Then, the voltage Vc of the capacitive load 25a is clamped to the ground potential. This current, as a starting point the time E, the coil 26 → diode 31b → ON state of the loop composed of MOSFET switch 30b → diode DI 32 (i.e., the flywheel current holding circuit) continues the flywheel operation by whirling the .

【0114】(7)状態[7]における動作 同図(b)に示すように、負荷容量が最大のときの、最
も遅いクランプ時刻Eよりも後の時刻Fの時点で、MO
SFETスイッチ30bをオフ状態にすると、このフラ
イホイール電流はループを絶たれるので、電流を維持す
るため、B点の電圧は急激に上昇し、電源電圧Vよりも
上昇して寄生ダイオード31cを導通させる。すると、
フライホイール電流iは、ダイオードDI32→コイル2
6→ダイオード31cの経路で電源27に回生され、コ
イル26に蓄えられていた電流エネルギーが電源27へ
戻される。図10(d)に示すように、コイル26を流
れるフライホイール電流iは、回生に伴なって減少す
る。
(7) Operation in State [7] As shown in FIG. 13 (b), when the load capacity is the maximum, at the time F after the latest clamp time E, the MO
When the SFET switch 30b is turned off, the flywheel current breaks the loop, so that the voltage at the point B rapidly rises to maintain the current, rises above the power supply voltage V, and turns on the parasitic diode 31c. . Then
Flywheel current i is diode DI 32 → coil 2
6 → regenerated to the power supply 27 through the path of the diode 31c, and the current energy stored in the coil 26 is returned to the power supply 27. As shown in FIG. 10D, the flywheel current i flowing through the coil 26 decreases with regeneration.

【0115】以上述べた一連の動作(1)〜(7)を繰
り返して、容量性負荷25aに電圧パルス列を供給す
る。この例の構成によれば、回生パルスタイミングの最
適化制御を必要としないので、簡単な制御で、フライホ
イール電流の損失を軽減できる。
A series of operations (1) to (7) described above are repeated to supply a voltage pulse train to the capacitive load 25a. According to the configuration of this example, since the optimization control of the regenerative pulse timing is not required, the loss of the flywheel current can be reduced with simple control.

【0116】第6の実施形態 図11は、図1の駆動回路を3電極面放電型プラズマ表
示パネルの維持電極駆動回路に適用した例を示す回路図
である。この維持電極駆動回路40は、同図に示すよう
に、nチャネル型のMOSFET(以下、「nMOS」
という)41、nMOS42、クランプ用のダイオード
43,44、及びコイル45を備えている。nMOS4
1,42は、寄生ダイオード41d,42dをそれぞれ
有している。維持電極駆動回路40には、電源平滑用の
コンデンサ51,52が接続されている。又、維持電極
駆動回路40には、パネル容量Cpを有する容量性負荷
25aが接続されている。
[0116]Sixth embodiment  FIG. 11 shows a three-electrode surface discharge type plasma table using the driving circuit of FIG.
Circuit diagram showing an example applied to a sustain electrode drive circuit of a display panel
It is. The sustain electrode drive circuit 40 is configured as shown in FIG.
In addition, an n-channel type MOSFET (hereinafter, “nMOS”)
41), nMOS 42, diode for clamping
43 and 44, and a coil 45. nMOS4
1, 42 are parasitic diodes 41d, 42d, respectively.
Have. Sustain electrode driving circuit 40 has a power supply smoothing circuit.
The capacitors 51 and 52 are connected. Also, sustain electrode
The drive circuit 40 includes a capacitive load having a panel capacitance Cp.
25a is connected.

【0117】図12は、図11の維持電極駆動回路40
の動作を説明するための各部の信号のタイムチャートで
ある。この図を参照して、この形態の維持電極駆動回路
40の動作(1)〜(9)について説明する。 (1)状態[1]における動作 時刻Aにおいて、nMOS41をオン状態にすると、コ
イル45とプラズマ表示パネルの容量性負荷25aの駆
動電極間に存在するパネル容量Cpとによる直列共振回
路に対して、電源電圧2Vsが印加されて共振が開始
し、コイル電流iと容量性負荷25aの電圧Vcとが上
昇しながら、パネル容量Cpを充電する。 (2)状態[2]における動作 時刻Bにおいて、容量性負荷25aの電圧Vcが電源電
圧+Vsを超えると、ダイオード43が導通し、容量性
負荷25aの電圧Vcは電源電圧+Vsにクランプされ
る。この結果、共振が停止し、コイル45には共振時の
最大電流が流れている。この電流iは、コイル45→ダ
イオード43→nMOS41→コイル45から構成され
るループを回流してフライホイール動作を続ける。 (3)状態[3]における動作 時刻Td+において、プラズマ表示パネルの容量性負荷
25aの発光放電に伴う大きな電流が発生する。この電
流は、急峻なトランジェントを有するため、電源電圧+
Vs→nMOS41→コイル45の経路では、コイル4
5のインダクタンスの影響により、殆どその供給に寄与
できない。このため、パネル容量Cpが小さく、発光放
電に伴う大電流を供給できない場合、容量性負荷25a
の電圧Vcには著しい電圧変動が発生する。 (4)状態[4]における動作 時刻Cにおいて、nMOS41をオフ状態にすると、フ
ライホイール電流iの回流ルートは、ダイオード42d
→コイル45→ダイオード43と変化し、コイル45に
蓄えられていた電流エネルギーが電源へ回生する。時刻
Cの後、nMOS42をオン状態にすると、回流ルート
は、より電圧降下が小さくなるnMOS42→コイル4
5→ダイオード43と変化し、回生の効率が向上する。 (5)状態[5]における動作 時刻Dにおいて、コイル電流iは0になり、電源への回
生が終了する。nMOS42が既にオン状態になってい
るため、コイル45と、パネル容量Cpとによる直列共
振回路に対して、電源電圧−2Vsが印加されて共振が
開始し、コイル電流iと容量性負荷25aの電圧Vcと
が下降しながら、パネル容量Cpを負電位に充電する。 (6)状態[6]における動作 時刻Eにおいて、容量性負荷25aの電圧Vcが電源電
圧−Vsを下回ると、ダイオード44が導通し、容量性
負荷25aの電圧Vcは電源電圧−Vsにクランプされ
る。この結果、共振が停止し、コイル45には共振時の
負方向の最大電流が流れている。この電流iは、コイル
45→nMOS42→ダイオード44→コイル45から
構成されるループを回流してフライホイール動作を続け
る。 (7)状態[7]における動作 時刻Td−において、プラズマ表示パネルの容量性負荷
25aの発光放電に伴う大きな電流が再び発生する。こ
の電流は、急峻なトランジェントを有するため、コイル
45→nMOS42→電源電圧−Vsの経路では、コイ
ル45のインダクタンスの影響により、殆どその供給に
寄与できない。このため、パネル容量Cpが小さく、発
光放電に伴う大電流を供給できない場合、容量性負荷2
5aの電圧Vcには著しい電圧変動が発生する。 (8)状態[8]における動作 時刻Fにおいて、nMOS42をオフ状態にすると、フ
ライホイール電流iの回流ルートは、ダイオード44→
コイル45→ダイオード41dと変化し、コイル45に
蓄えられていた電流エネルギーが電源へ回生する。時刻
Fの後、nMOS41をオン状態にすると、回流ルート
は、より電圧降下が小さくなるダイオード44→コイル
45→nMOS41と変化し、回生の効率が向上する。 (9)状態[9]における動作 時刻Aにおいて、コイル電流iは0になり、電源への回
生は終了する。既にnMOS41をオン状態にしている
ので、再び直列共振回路に対して電源電圧2Vsが印加
され、コイル電流iと容量性負荷25aの電圧Vcとが
上昇しながら、パネル容量Cpを充電する。維持駆動サ
イクル期間では、以上の動作(1)〜(9)が繰り返し
行われる。
FIG. 12 shows the sustain electrode driving circuit 40 of FIG.
4 is a time chart of signals of respective units for explaining the operation of FIG. Operations (1) to (9) of sustain electrode drive circuit 40 of this embodiment will be described with reference to FIG. (1) Operation in State [1] At time A, when the nMOS 41 is turned on, the series resonance circuit formed by the coil 45 and the panel capacitance Cp existing between the driving electrodes of the capacitive load 25a of the plasma display panel is: When the power supply voltage 2Vs is applied, resonance starts, and the panel capacitance Cp is charged while the coil current i and the voltage Vc of the capacitive load 25a increase. (2) Operation in State [2] At time B, when the voltage Vc of the capacitive load 25a exceeds the power supply voltage + Vs, the diode 43 conducts, and the voltage Vc of the capacitive load 25a is clamped to the power supply voltage + Vs. As a result, resonance stops, and the maximum current at the time of resonance flows through the coil 45. This current i circulates through a loop composed of the coil 45 → the diode 43 → the nMOS 41 → the coil 45 to continue the flywheel operation. (3) Operation in State [3] At time Td +, a large current is generated due to light emission discharge of the capacitive load 25a of the plasma display panel. Since this current has a steep transient, the power supply voltage +
In the path of Vs → nMOS 41 → coil 45, the coil 4
Due to the influence of the inductance of No. 5, it hardly contributes to the supply. For this reason, when the panel capacity Cp is small and a large current accompanying the light emission discharge cannot be supplied, the capacitive load 25a
Voltage Vc causes a remarkable voltage fluctuation. (4) Operation in State [4] At time C, when the nMOS 41 is turned off, the circulating route of the flywheel current i becomes the diode 42d
→ The coil 45 changes to the diode 43, and the current energy stored in the coil 45 is regenerated to the power supply. After the time C, when the nMOS 42 is turned on, the circulating route has the nMOS 42 → coil 4
5 → diode 43, and the regeneration efficiency is improved. (5) Operation in State [5] At time D, the coil current i becomes 0, and the regeneration to the power supply ends. Since the nMOS 42 is already in the ON state, the power supply voltage -2 Vs is applied to the series resonance circuit including the coil 45 and the panel capacitance Cp to start resonance, and the coil current i and the voltage of the capacitive load 25a are started. As Vc decreases, the panel capacitance Cp is charged to a negative potential. (6) Operation in State [6] At time E, when the voltage Vc of the capacitive load 25a falls below the power supply voltage -Vs, the diode 44 conducts, and the voltage Vc of the capacitive load 25a is clamped at the power supply voltage -Vs. You. As a result, resonance stops, and the maximum current in the negative direction at the time of resonance flows through the coil 45. This current i circulates through a loop composed of the coil 45 → the nMOS 42 → the diode 44 → the coil 45 to continue the flywheel operation. (7) Operation in State [7] At time Td-, a large current is generated again due to light emission discharge of the capacitive load 25a of the plasma display panel. Since this current has a steep transient, it hardly contributes to the supply of the current through the path of the coil 45 → the nMOS 42 → the power supply voltage−Vs due to the influence of the inductance of the coil 45. For this reason, when the panel capacity Cp is small and a large current accompanying the light emission discharge cannot be supplied, the capacitive load 2
A remarkable voltage fluctuation occurs in the voltage Vc of 5a. (8) Operation in State [8] At time F, when the nMOS 42 is turned off, the circulating route of the flywheel current i is changed from the diode 44 to
The state changes from the coil 45 to the diode 41d, and the current energy stored in the coil 45 is regenerated to the power supply. After the time F, when the nMOS 41 is turned on, the recirculation route changes from the diode 44, the coil 45, and the nMOS 41 in which the voltage drop becomes smaller, and the regeneration efficiency is improved. (9) Operation in State [9] At time A, the coil current i becomes 0, and the regeneration to the power supply ends. Since the nMOS 41 has already been turned on, the power supply voltage of 2 Vs is applied to the series resonance circuit again, and the panel capacitance Cp is charged while the coil current i and the voltage Vc of the capacitive load 25a rise. In the sustain drive cycle period, the above operations (1) to (9) are repeatedly performed.

【0118】以上のように、この維持電極駆動回路40
の動作では、パネル容量Cpが小さい場合、時刻Td
+,Td−において、容量性負荷25aの電圧Vcには
著しい電圧変動が発生する。しかも、この変動はプラズ
マ表示パネルの容量性負荷25aの表示データによって
変調を受けるので、同プラズマ表示パネルの容量性負荷
25aを均一にかつ安定に維持発光させることが困難に
なることがある。さらに、容量性負荷25aの電圧Vc
の著しい電圧変動は、高速トランジェントで大きな振幅
を発生するものになっているので、そこから不要な電磁
波輻射が発生することもある。このため、この第6の実
施形態では、回路構成が簡易でありながら、無効電力の
回収を実用上充分にでき、かつ、不要な電磁波輻射も低
減できる維持電極駆動回路を提供する。
As described above, sustain electrode driving circuit 40
In the operation of (3), when the panel capacitance Cp is small, the time Td
At + and Td-, a significant voltage fluctuation occurs in the voltage Vc of the capacitive load 25a. In addition, since this variation is modulated by the display data of the capacitive load 25a of the plasma display panel, it may be difficult to uniformly and stably maintain the light emission of the capacitive load 25a of the plasma display panel. Further, the voltage Vc of the capacitive load 25a
The remarkable voltage fluctuation generates a large amplitude in a fast transient, and unnecessary electromagnetic wave radiation may be generated therefrom. Therefore, the sixth embodiment provides a sustain electrode drive circuit that has a simple circuit configuration, can sufficiently collect reactive power in practical use, and can reduce unnecessary electromagnetic wave radiation.

【0119】図13は、この発明の第6の実施形態であ
る維持電極駆動回路の電気的構成を示す回路図であり、
図11中の要素と共通の要素には共通の符号が付されて
いる。この形態の維持電極駆動回路40Aでは、図11
中のダイオード44のカソードとグランドとの間に、コ
ンデンサCL11が接続されている。コンデンサCL1
1は、容量性負荷25aの電圧Vcが印加されたときに
充電され、かつ同容量性負荷25aの電圧Vcが低下し
たときに放電して容量性負荷25aに電圧を供給するこ
とにより、容量性負荷25aの電圧Vcの急激な変化を
抑制する。
FIG. 13 is a circuit diagram showing an electric configuration of a sustain electrode driving circuit according to a sixth embodiment of the present invention.
Elements common to those in FIG. 11 are denoted by common reference numerals. In the sustain electrode driving circuit 40A of this embodiment, FIG.
A capacitor CL11 is connected between the cathode of the middle diode 44 and the ground. Capacitor CL1
1 is charged when the voltage Vc of the capacitive load 25a is applied, and discharged when the voltage Vc of the capacitive load 25a decreases to supply a voltage to the capacitive load 25a. A sudden change in the voltage Vc of the load 25a is suppressed.

【0120】図14は、図13の維持電極駆動回路40
Aの動作を説明するための各部の信号のタイムチャート
である。この図を参照して、この形態の維持電極駆動回
路40Aの動作について説明する。この形態の維持電極
駆動回路40Aの動作では、次の点が図11の維持電極
駆動回路40の動作と異なっている。すなわち、時刻T
d+において、プラズマ表示パネルの容量性負荷25a
の発光放電に伴う大きな電流が発生する。この電流は、
急峻なトランジェントを有するため、電源電圧+Vs→
nMOS41→コイル45の経路では、コイル45のイ
ンダクタンスの影響により、殆どその供給に寄与できな
い。このとき、コンデンサCL11及びパネル容量Cp
に充電された電荷により、速やかに電流の供給が行わ
れ、その結果として容量性負荷25aの電圧Vcの電圧
変動はわずかなものに抑えられる。
FIG. 14 is a circuit diagram of the sustain electrode driving circuit 40 shown in FIG.
6 is a time chart of signals of respective units for explaining the operation of A. The operation of sustain electrode drive circuit 40A of this embodiment will be described with reference to FIG. The operation of sustain electrode drive circuit 40A of this embodiment differs from the operation of sustain electrode drive circuit 40 of FIG. 11 in the following points. That is, the time T
At d +, the capacitive load 25a of the plasma display panel
A large current is generated due to the light emission discharge of the light emitting device. This current is
Because it has a steep transient, the power supply voltage + Vs →
In the path from the nMOS 41 to the coil 45, it hardly contributes to the supply due to the influence of the inductance of the coil 45. At this time, the capacitor CL11 and the panel capacitance Cp
, The current is quickly supplied, and as a result, the voltage fluctuation of the voltage Vc of the capacitive load 25a is suppressed to a small amount.

【0121】また、時刻Td−において、プラズマ表示
パネルの容量性負荷25aの発光放電に伴う大きな電流
が再び発生する。この電流は、急峻なトランジェントを
有するため、コイル45→nMOS42→電源電圧−V
sの経路では、コイル45のインダクタンスの影響によ
り、殆どその供給に寄与できない。このとき、コンデン
サCL11及びパネル容量Cpに充電された負の電荷に
より、速やかに電流の供給が行われ、その結果として容
量性負荷25aの電圧Vcの電圧変動はわずかなものに
抑えられる。
Further, at time Td-, a large current is generated again due to the light emission discharge of the capacitive load 25a of the plasma display panel. Since this current has a steep transient, the coil 45 → the nMOS 42 → the power supply voltage −V
In the path s, almost no contribution can be made to the supply due to the effect of the inductance of the coil 45. At this time, the current is quickly supplied by the negative charges charged in the capacitor CL11 and the panel capacitance Cp, and as a result, the voltage fluctuation of the voltage Vc of the capacitive load 25a is suppressed to a slight one.

【0122】なお、コンデンサCL11の付加によっ
て、維持駆動波形のトランジェント時間が増加し、図1
2中の状態[1]及び状態[5]の時間よりも、図14
中の状態[1]及び状態[5]の時間A−B,D−Eの
時間が長くなるが、このトランジェント時間の増加がプ
ラズマ表示パネルの容量性負荷25aの駆動特性上好ま
しくなければ、コイル45のインダクタンスを減じるこ
とにより、トランジェント時間を調整して対応すること
ができる。
Note that the addition of the capacitor CL11 increases the transient time of the sustain drive waveform.
14 than the time of the state [1] and the state [5] in FIG.
The times AB and DE of the middle states [1] and [5] become longer. However, if this increase in the transient time is not preferable in terms of the driving characteristics of the capacitive load 25a of the plasma display panel, the coil By reducing the inductance of 45, the transient time can be adjusted and accommodated.

【0123】以上のように、この第6の実施形態では、
コンデンサCL11により、容量性負荷25aの電圧V
cの急激な変化が抑制されるので、時刻Td+,Td−
における容量性負荷25aの電圧Vcの変動がわずかに
なり、簡単な回路構成で無効電力の回収を実用上充分に
でき、かつ、不要な電磁波輻射も低減できる維持電極駆
動回路が実現する。
As described above, in the sixth embodiment,
The voltage V of the capacitive load 25a is determined by the capacitor CL11.
Since the rapid change of c is suppressed, the times Td +, Td−
, The fluctuation of the voltage Vc of the capacitive load 25a becomes small, and a simple circuit configuration can sufficiently recover the reactive power in practical use, and also realizes a sustain electrode driving circuit that can reduce unnecessary electromagnetic wave radiation.

【0124】第7の実施形態 図15は、この発明の第7の実施形態である維持電極駆
動回路の電気的構成を示す回路図であり、第6の実施形
態を示す図13中の要素と共通の要素には共通の符号が
付されている。この形態の維持電極駆動回路40Bで
は、図15に示すように、nMOSスイッチ42のソー
ス電極及びダイオード44のアノードがグランドに接続
され、図13中のコンデンサ52が削除されている。さ
らに、この維持電極駆動回路40Bでは、寄生ダイオー
ド61d,62dをそれぞれ内蔵するnMOS61,6
2と、ダイオード63,64と、コイル65と、コンデ
ンサCL12とが設けられ、電源平滑用のコンデンサ5
3が接続されている。他は、図13と同様の構成であ
る。
[0124]Seventh embodiment  FIG. 15 shows a sustain electrode drive according to a seventh embodiment of the present invention.
FIG. 16 is a circuit diagram showing an electrical configuration of a dynamic circuit, according to a sixth embodiment.
Elements common to the elements in FIG.
Is attached. In this form of sustain electrode drive circuit 40B,
Is the source of the nMOS switch 42 as shown in FIG.
And the anode of diode 44 are connected to ground
Therefore, the capacitor 52 in FIG. 13 is omitted. Sa
In addition, in sustain electrode driving circuit 40B, parasitic diode
NMOSs 61 and 6 each having a built-in
2, diode 63, 64, coil 65, capacitor
And a capacitor 5 for smoothing the power supply.
3 are connected. Other configurations are the same as those in FIG.
You.

【0125】図16は、図15の維持電極駆動回路40
Bの動作を説明するための各部の信号のタイムチャート
である。この図を参照して、この形態の維持電極駆動回
路40Bの動作について説明する。この形態の維持電極
駆動回路40Bの動作では、図16(a),(b)に示
すように、nMOS41とnMOS62、ならびにnM
OS42とnMOS61をそれぞれ同一のタイミングで
制御している。そのため、図16(c),(d)に示す
ように、容量性負荷25aの駆動電圧Vc1と駆動電圧
Vc2とが互いに逆位相で出力される。従って、図16
(e)に示すように、駆動電圧Vc1と駆動電圧Vc2
との差分を表す波形が第6の実施形態の図14(d)の
駆動電圧Vcの波形と同一になり、単一の電源電圧Vs
のみで同駆動電圧Vcの波形が得られる。
FIG. 16 shows sustain electrode drive circuit 40 of FIG.
6 is a time chart of signals of each unit for explaining the operation of B. The operation of sustain electrode drive circuit 40B of this embodiment will be described with reference to FIG. In the operation of sustain electrode drive circuit 40B of this mode, as shown in FIGS. 16A and 16B, nMOS 41 and nMOS 62 and nM
The OS 42 and the nMOS 61 are controlled at the same timing. Therefore, as shown in FIGS. 16C and 16D, the drive voltage Vc1 and the drive voltage Vc2 of the capacitive load 25a are output in opposite phases. Therefore, FIG.
As shown in (e), the drive voltage Vc1 and the drive voltage Vc2
14D of the sixth embodiment is the same as the waveform of the drive voltage Vc in FIG. 14D, and the single power supply voltage Vs
A waveform of the same driving voltage Vc can be obtained only with the above.

【0126】以上のように、この第7の実施形態では、
単一の電源電圧Vsのみで図14(d)の駆動電圧Vc
の波形と同一の波形が得られるので、第6の実施形態の
利点に加え、維持電極駆動回路40Bを構成する各部品
に比較的耐電圧の低いものを使用できる。
As described above, in the seventh embodiment,
The drive voltage Vc shown in FIG.
Since the same waveform as that of the sixth embodiment can be obtained, in addition to the advantages of the sixth embodiment, components having a relatively low withstand voltage can be used for each component constituting the sustain electrode drive circuit 40B.

【0127】以上、この発明の実施形態を図面により詳
述してきたが、具体的な構成はこの実施形態に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更などがあってもこの発明に含まれる。例えば、ス
イッチは、nMOSに限らず、pチャネル型のMOSF
ETでも良く、バイポーラトランジスタでも良い。ま
た、交流駆動である限り、面放電型に限らず、対向放電
型でも良く、3電極に限らず、2電極でも良い。また、
各実施形態では、この発明の駆動回路をプラズマ表示パ
ネルに適用する場合について述べたが、これに限らず、
容量性表示パネルである限り、EL表示パネルでも良
い。また、電源電圧は、グランド電位に対して、高位で
あると、低位であるとを問わない。また、各実施形態で
は、この発明を、データ(列)電極にパルスを供給する
ための駆動回路に適用する場合について述べたが、走査
電極及び/又は維持電極を駆動する駆動回路に用いても
勿論良い。また、第6及び第7の実施形態では、コンデ
ンサCL11,CL12を追加することに代えて、プラ
ズマ表示パネルの容量性負荷25aの駆動電極間に存在
するパネル容量Cpを敢えて大きくなるように設計して
もよい。これにより、第6及び第7の実施形態とほぼ同
様の作用、効果が得られる。
The embodiment of the present invention has been described in detail with reference to the drawings. However, the specific configuration is not limited to this embodiment, and there is a change in design without departing from the gist of the present invention. Is also included in the present invention. For example, the switch is not limited to the nMOS, but may be a p-channel type MOSF.
It may be an ET or a bipolar transistor. Further, as long as the AC drive is used, the discharge is not limited to the surface discharge type, but may be the opposed discharge type. Also,
In each embodiment, the case where the driving circuit of the present invention is applied to a plasma display panel has been described. However, the present invention is not limited to this.
An EL display panel may be used as long as the display panel is a capacitive display panel. In addition, the power supply voltage may be higher or lower than the ground potential. Further, in each embodiment, the case where the present invention is applied to a drive circuit for supplying a pulse to a data (column) electrode has been described. However, the present invention may be applied to a drive circuit for driving a scan electrode and / or a sustain electrode. Of course it is good. In the sixth and seventh embodiments, instead of adding the capacitors CL11 and CL12, a design is made such that the panel capacitance Cp existing between the drive electrodes of the capacitive load 25a of the plasma display panel is intentionally increased. You may. Thereby, substantially the same operation and effect as those of the sixth and seventh embodiments can be obtained.

【0128】[0128]

【発明の効果】以上説明したように、この発明の構成に
よれば、容量性負荷に供給される電力のうち、容量性負
荷を充放電するためだけの無効な電力は、上記したよう
に、コイルの電流エネルギーという形で保持された後、
電源へ回生されるため、消費電力の削減を図ることがで
きる。また、従来用いられていたタイミング制御の困難
なクランプ用の2つのスイッチを廃し、部品点数を減ら
したにもかかわらず、フライホイール電流を電源に回生
する機能が備えられているので、回路構成が簡易かつ安
価ながら、実用上充分な電力回収効率を得ることができ
る。また、コイルと容量性負荷とで直列共振回路が形成
されるので、穏やかなトランジェントのパルス列を得る
ことができる。穏やかなトランジェントにすれば、パル
ス波形の高周波成分が減少するので、容量性負荷から発
生する不要な電磁波輻射を低減できる。
As described above, according to the configuration of the present invention, of the power supplied to the capacitive load, the invalid power only for charging and discharging the capacitive load is, as described above, After being held in the form of coil current energy,
Since power is regenerated to the power supply, power consumption can be reduced. In addition, despite the elimination of the conventionally used two switches for clamping, which are difficult to control the timing, and a function to regenerate the flywheel current to the power supply despite the reduced number of components, the circuit configuration is reduced. Although simple and inexpensive, practically sufficient power recovery efficiency can be obtained. Also, since a series resonance circuit is formed by the coil and the capacitive load, a gentle transient pulse train can be obtained. If a gentle transient is used, the high frequency component of the pulse waveform is reduced, so that unnecessary electromagnetic wave radiation generated from the capacitive load can be reduced.

【0129】加えて、充電又は放電開始後、コイルと容
量性負荷とによる直列共振回路の固有振動周期の1/4
の時間が経過すれば、スイッチを用いることなしに、自
動的にクランプされるので、容量性負荷の値がランダム
に変動するために、電圧のクランプ時刻がランダムに変
動する場合でも、容易に追従できる(ランダムに変動す
るクランプ時刻にスイッチのタイミングを追従させなけ
ればならなかった、従来の制御上の困難を回避でき
る)。また、容量性負荷の電圧の急激な変化がコンデン
サによって抑制されるので、容量性負荷の電圧の変動が
わずかになり、簡単な回路構成で無効電力の回収を実用
上充分にでき、かつ、不要な電磁波輻射も低減する維持
電極駆動回路を実現できる。
In addition, after the start of charging or discharging, one-fourth of the natural oscillation period of the series resonance circuit due to the coil and the capacitive load.
After the time elapses, the switch is automatically clamped without using a switch, so that the value of the capacitive load fluctuates randomly, so that even if the voltage clamping time fluctuates randomly, it can easily follow. (It is possible to avoid the conventional control difficulties in which the switch timing must follow the randomly varying clamp time.) In addition, since the sudden change in the voltage of the capacitive load is suppressed by the capacitor, the fluctuation of the voltage of the capacitive load is small, and the reactive power can be recovered practically sufficiently with a simple circuit configuration, and is unnecessary. A sustain electrode drive circuit that also reduces unnecessary electromagnetic wave radiation can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明による容量性負荷の駆動回路の基本的
構成を示す回路図である。
FIG. 1 is a circuit diagram showing a basic configuration of a capacitive load drive circuit according to the present invention.

【図2】同回路の動作を説明するためのタイムチャート
である。
FIG. 2 is a time chart for explaining the operation of the circuit.

【図3】この発明の第1の実施形態であるデータ電極の
駆動回路の電気的構成を示す回路図である。
FIG. 3 is a circuit diagram showing an electrical configuration of a data electrode drive circuit according to the first embodiment of the present invention.

【図4】同データ電極の駆動回路を備えるプラズマ表示
装置の電気的構成の要部を示す回路図である。
FIG. 4 is a circuit diagram showing a main part of an electrical configuration of a plasma display device including the data electrode drive circuit.

【図5】同駆動回路の動作を説明するためのタイムチャ
ートである。
FIG. 5 is a time chart for explaining an operation of the driving circuit.

【図6】この発明の第3の実施形態であるデータ電極の
駆動回路の電気的構成を示す回路図である。
FIG. 6 is a circuit diagram showing an electrical configuration of a data electrode drive circuit according to a third embodiment of the present invention.

【図7】同駆動回路の動作を説明するためのタイムチャ
ートである。
FIG. 7 is a time chart for explaining an operation of the driving circuit.

【図8】この発明の第4の実施形態であるデータ電極の
駆動回路の動作を説明するためのタイムチャートであ
る。
FIG. 8 is a time chart for explaining an operation of a data electrode drive circuit according to a fourth embodiment of the present invention.

【図9】この発明の第5の実施形態であるデータ電極の
駆動回路の電気的構成を示す回路図である。
FIG. 9 is a circuit diagram showing an electrical configuration of a data electrode drive circuit according to a fifth embodiment of the present invention.

【図10】同駆動回路の動作を説明するためのタイムチ
ャートである。
FIG. 10 is a time chart for explaining the operation of the driving circuit.

【図11】図3のデータ電極の駆動回路の変形例を示す
回路図である。
FIG. 11 is a circuit diagram showing a modified example of the data electrode drive circuit of FIG. 3;

【図12】図11のデータ電極の駆動回路11eの動作
を説明するためのタイムチャートである。
FIG. 12 is a time chart for explaining an operation of the data electrode drive circuit 11e of FIG. 11;

【図13】この発明の第6の実施形態であるデータ電極
の駆動回路の電気的構成を示す回路図である。
FIG. 13 is a circuit diagram showing an electrical configuration of a data electrode drive circuit according to a sixth embodiment of the present invention.

【図14】図13のデータ電極の駆動回路11fの動作
を説明するためのタイムチャートである。
FIG. 14 is a time chart for explaining an operation of the data electrode drive circuit 11f of FIG. 13;

【図15】この発明の第7の実施形態であるデータ電極
の駆動回路の電気的構成を示す回路図である。
FIG. 15 is a circuit diagram showing an electrical configuration of a data electrode drive circuit according to a seventh embodiment of the present invention.

【図16】図15のデータ電極の駆動回路11gの動作
を説明するためのタイムチャートである。
FIG. 16 is a time chart for explaining an operation of the data electrode drive circuit 11g of FIG. 15;

【図17】3電極面放電型のプラズマ表示パネルの構成
を分解破断して示す分解破断斜視図である。
FIG. 17 is an exploded perspective view showing the configuration of a three-electrode surface discharge type plasma display panel in an exploded manner.

【図18】同パネルの断面図である。FIG. 18 is a sectional view of the panel.

【図19】同パネルの一部をさらに拡大して示す拡大断
面図である。
FIG. 19 is an enlarged sectional view showing a part of the panel in a further enlarged manner.

【図20】同パネルの電極構造を示す平面図である。FIG. 20 is a plan view showing an electrode structure of the panel.

【図21】同パネルの表示セル構造を示す平面図であ
る。
FIG. 21 is a plan view showing a display cell structure of the panel.

【図22】3電極面放電型のAC駆動プラズマ表示パネ
ルの電気的構成を示し、特に、駆動回路部の電気的構成
を示すブロック図である。
FIG. 22 is a block diagram showing an electrical configuration of a three-electrode surface discharge type AC driven plasma display panel, and particularly showing an electrical configuration of a drive circuit unit.

【図23】サブフィールド法による駆動シーケンスを説
明するための説明図である。
FIG. 23 is an explanatory diagram for describing a driving sequence by a subfield method.

【図24】1つのサブフィールドにおける各種駆動波形
を示す波形図である。
FIG. 24 is a waveform chart showing various drive waveforms in one subfield.

【図25】3電極面放電型プラズマ表示装置のサブフィ
ールド動作を説明するための説明図である。
FIG. 25 is an explanatory diagram for explaining a subfield operation of the three-electrode surface discharge type plasma display device.

【図26】第1の従来技術に係る電力回収機能を備える
維持パルス発生回路の基本構成を示す回路図である。
FIG. 26 is a circuit diagram showing a basic configuration of a sustain pulse generating circuit having a power recovery function according to a first related art.

【図27】同回路の動作を説明するためのタイムチャー
トである。
FIG. 27 is a time chart for explaining the operation of the circuit.

【図28】第2の従来技術に係る電力回収機能を備える
維持パルス発生回路の基本構成を示す回路図である。
FIG. 28 is a circuit diagram showing a basic configuration of a sustain pulse generating circuit having a power recovery function according to a second conventional technique.

【図29】同回路の動作を説明するための出力電圧とコ
イルの起電力による電流の波形図である。
FIG. 29 is a waveform diagram of an output voltage and a current due to an electromotive force of a coil for describing an operation of the circuit.

【符号の説明】[Explanation of symbols]

1 プラズマ表示パネル(容量性表示パネル) 10 駆動タイミング制御回路 11a 容量性負荷の駆動回路 11b,11c,11d,11e,11f,11g
データ電極の駆動回路 12 表示データ制御回路 13 データ電極駆動素子 14 走査電極駆動回路 15 走査電極駆動素子 16 維持電極駆動回路 25,25a 容量性負荷 S1,S2,…,Sn 走査電極(構成電極、容量
性負荷) Su1,Su2,…,Sun 維持電極(構成電
極、容量性負荷) D1,D2,… データ電極(構成電極、容量性負
荷) 26 コイル(直列共振回路の一部) 27 電源 28,38 電源平滑用のコンデンサ DI31,DI41 ダイオード(第1のダイオード、
第1のクランプ手段、第1のフライホイール電流保持手
段、第1の電流回生手段) DI32,DI42 ダイオード(第2のダイオード、
第2のクランプ手段、第2のフライホイール電流保持手
段、第2の電流回生手段) DI33 ダイオード(第1の電流回生手段、第3の
ダイオード) DI34 ダイオード(第2の電流回生手段、第4の
ダイオード) SW31 スイッチ(第1のスイッチ、第1のフライ
ホイール電流保持手段) SW32 スイッチ(第2
のスイッチ、第2のフライホイール電流保持手段) 2
9a,39a 寄生ダイオード(第4のダイオー
ド) 29b,39b 寄生ダイオード(第3のダイオー
ド) 30a,40a MOSFETスイッチ(第1のス
イッチ) 30b,40b MOSFETスイッチ(第2のス
イッチ) 30c MOSFETスイッチ(第1の電流回生手
段、第3のスイッチ) 31a ダイオード(第1の電流回生手段) Pp,Qp 予備放電パルス Pd 予備放電消去パルス Pm 維持パルス Qd 維持消去パルス Ps1,Ps2,…,Psn 走査パルス Kp 回生パルス CL11,CL12 コンデンサ
DESCRIPTION OF SYMBOLS 1 Plasma display panel (capacitive display panel) 10 Drive timing control circuit 11a Capacitive load drive circuit 11b, 11c, 11d, 11e, 11f, 11g
Data electrode drive circuit 12 Display data control circuit 13 Data electrode drive element 14 Scan electrode drive circuit 15 Scan electrode drive element 16 Sustain electrode drive circuit 25, 25a Capacitive load S1, S2,..., Sn Scan electrode (constituting electrode, capacitance Su1, Su2,..., Sun Sustain electrode (constituent electrode, capacitive load) D1, D2,... Data electrode (constituent electrode, capacitive load) 26 Coil (part of series resonance circuit) 27 Power supply 28, 38 Power supply smoothing capacitors DI 31 and DI 41 diodes (first diode,
First clamping means, the first flywheel current holding means, the first current regeneration means) DI 32, DI 42 diodes (second diode,
Second clamping means, second flywheel current holding means, second current regenerating means) DI 33 diode (first current regenerating means, third diode) DI 34 diode (second current regenerating means, 4 diodes) SW 31 switches (first switch, the first flywheel current holding means) SW 32 switches (second
Switch, second flywheel current holding means) 2
9a, 39a Parasitic diode (fourth diode) 29b, 39b Parasitic diode (third diode) 30a, 40a MOSFET switch (first switch) 30b, 40b MOSFET switch (second switch) 30c MOSFET switch (first switch) 31a Diode (first current regenerating means) Pp, Qp Predischarge pulse Pd Predischarge erasing pulse Pm Sustain pulse Qd Sustain erasure pulse Ps1, Ps2, ..., Psn Scan pulse Kp regeneration pulse CL11, CL12 Capacitor

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】 容量性表示パネルの構成電極である容量
性負荷にパルスを供給するための駆動回路であって、 前記容量性負荷に直接又は間接に直列接続されて、該容
量性負荷と共に直列共振回路を構成するコイルと、 オン状態になることで、直流電源から出力される第1の
電源電圧を前記直列共振回路に印加して第1の共振を開
始させる第1のスイッチと、 前記第1の共振が開始した後、前記容量性負荷の電圧が
前記第1の電源電圧を越え始める時点で、前記容量性負
荷の電圧を前記第1の電源電圧にクランプして前記第1
の共振を停止させる第1のクランプ手段と、 前記第1の共振が停止した時に、前記コイルに流れてい
る電流を第1のフライホイール動作状態にして保持する
第1のフライホイール電流保持手段と、 前記第1のフライホイール動作状態の電流を前記直流電
源に回生するための第1の電流回生手段と、 オン状態になることで、前記容量性負荷の充電電圧を源
に、前記コイルとの直列共振回路に第2の共振を開始さ
せる第2のスイッチと、 前記第2の共振が開始した後、前記容量性負荷の電圧が
前記直流電源から出力される第2の電源電圧を下回り始
める時点で、前記容量性負荷の電圧を前記第2の電源電
圧にクランプして前記第2の共振を停止させるための第
2のクランプ手段と、 前記第2の共振が停止した時に、前記コイルに流れてい
る電流を第2のフライホイール動作状態にして保持する
第2のフライホイール電流保持手段と、 前記第2のフライホイール動作状態の電流を前記直流電
源に回生するための第2の電流回生手段とを備えてなる
ことを特徴とする容量性負荷の駆動回路。
1. A drive circuit for supplying a pulse to a capacitive load which is a constituent electrode of a capacitive display panel, wherein the drive circuit is directly or indirectly connected to the capacitive load and connected in series with the capacitive load. A coil that forms a resonance circuit; a first switch that, when turned on, applies a first power supply voltage output from a DC power supply to the series resonance circuit to start first resonance; At the point when the voltage of the capacitive load starts to exceed the first power supply voltage after the start of the first resonance, the voltage of the capacitive load is clamped to the first power supply voltage and the first power supply voltage is clamped.
First clamp means for stopping the resonance of the first, and first flywheel current holding means for holding the current flowing through the coil in a first flywheel operating state when the first resonance is stopped, A first current regenerating means for regenerating the current in the first flywheel operating state to the DC power supply; and, when turned on, a charge voltage of the capacitive load as a source, and A second switch for causing the series resonance circuit to start a second resonance, and a point in time when the voltage of the capacitive load starts to drop below a second power supply voltage output from the DC power supply after the second resonance starts. And a second clamp means for clamping the voltage of the capacitive load to the second power supply voltage to stop the second resonance; and when the second resonance stops, a current flows through the coil. Electric telephone A second flywheel current holding means for holding a current in the second flywheel operating state, and a second current regenerating means for regenerating the current in the second flywheel operating state to the DC power supply. A drive circuit for a capacitive load, comprising:
【請求項2】 前記第1の電流回生手段は、 回生パルスの入力タイミングに応じて、前記第1(又は
第2)のフライホイール動作状態の電流の一部又は大半
を前記直流電源に回生した後、前記第1(又は第2)の
フライホイール動作を続ける残りの前記電流を前記直流
電源に回生することを特徴とする請求項1記載の容量性
負荷の駆動回路。
2. The first current regenerating means regenerates a part or most of the current in the first (or second) flywheel operating state to the DC power supply in accordance with a regenerative pulse input timing. The drive circuit for a capacitive load according to claim 1, wherein the remaining current that continues the first (or second) flywheel operation is regenerated to the DC power supply.
【請求項3】 前記第1の電流回生手段は、 第3のスイッチを備え、該第3のスイッチがオン状態に
なると、前記第1のフライホイール動作状態の電流を前
記直流電源に回生することを特徴とする請求項1記載の
容量性負荷の駆動回路。
3. The first current regenerating means includes a third switch, and when the third switch is turned on, regenerates the current in the first flywheel operating state to the DC power supply. The driving circuit for a capacitive load according to claim 1, wherein:
【請求項4】 前記第1のクランプ手段は、 前記コイルと前記容量性負荷とを結ぶ配線と前記直流電
源との間に、かつ前記コイルから前記直流電源に向かう
方向が順方向となる態様で、第1のダイオードを介挿し
てなると共に、 前記第2のクランプ手段は、 前記配線と第2の電源電圧との間に、かつ前記第2の電
源電圧から前記コイルに向かう方向が順方向となる態様
で、第2のダイオードを介挿してなることを特徴とする
請求項1記載の容量性負荷の駆動回路。
4. The first clamping means is arranged between a wiring connecting the coil and the capacitive load and the DC power supply, and a direction from the coil to the DC power supply is a forward direction. And a second diode interposed between the wiring and a second power supply voltage, and a direction from the second power supply voltage toward the coil is a forward direction. 2. The driving circuit for a capacitive load according to claim 1, wherein the driving circuit includes a second diode.
【請求項5】 前記第1のフライホイール電流保持手段
は、 前記コイルと、第1のダイオードと、オン状態の前記第
1のスイッチとが、この順番に直列に、かつ前記第1の
ダイオードについては、この順番の向きが順方向となる
態様で、接続されたループからなると共に、 前記第2のフライホイール電流保持手段は、 前記コイルと、オン状態の前記第2のスイッチと、第2
のダイオードとが、この順番に直列に、かつ前記第2の
ダイオードについては、この順番の向きが順方向となる
態様で、接続されたループからなり、 かつ、前記第1及び第2のフライホイール動作状態の電
流は、互いに前記コイル内を逆向きに流れる構成とされ
ていることを特徴とする請求項1記載の容量性負荷の駆
動回路。
5. The first flywheel current holding means includes: a coil, a first diode, and an on-state first switch, which are connected in series in this order, and for the first diode. The second flywheel current holding means comprises: a coil; an on-state second switch; and a second flywheel current holding means.
And the second diode is connected in series in this order, and the second diode is connected in such a manner that the direction of the order is forward, and the first and second flywheels are connected to each other. The driving circuit for a capacitive load according to claim 1, wherein currents in an operating state are configured to flow in opposite directions in the coil.
【請求項6】 前記第1の電流回生手段は、 オフ状態の前記第2のスイッチと並列に接続された第3
のダイオードと、前記コイルと、第1のダイオードと
を、この順番に直列に、かつ前記第3及び第1のダイオ
ードについては、この順番の向きが順方向となる態様
で、接続して、前記直流電源と第2の電源電圧との間に
介挿してなると共に、 前記第2の電流回生手段は、 第2のダイオードと、前記コイルと、オフ状態の前記第
1のスイッチと並列に接続された第4のダイオードと
を、この順番に直列に、かつ前記第2及び第4のダイオ
ードについては、この順番の向きが順方向となる態様
で、接続して、前記直流電源と第2の電源電圧との間に
介挿してなり、かつ、 前記第2のスイッチがオフ状態のとき、前記第1のスイ
ッチもオフ状態になると、前記第1の電流回生手段が電
流回生状態となる一方、前記第1のスイッチがオフ状態
のとき、前記第2のスイッチもオフ状態になると、前記
第2の電流回生手段が電流回生状態になることを特徴と
する請求項1記載の容量性負荷の駆動回路。
6. The first current regenerative means includes a third current switch connected in parallel with the second switch in an off state.
The diode, the coil, and the first diode are connected in series in this order, and the third and first diodes are connected in such a manner that the order of the order is forward. The second current regeneration means is interposed between a DC power supply and a second power supply voltage, and is connected in parallel with a second diode, the coil, and the first switch in an off state. And a fourth diode connected in series in this order, and with respect to the second and fourth diodes, in such a manner that the order of the order is forward. When the first switch is also turned off when the second switch is turned off, the first current regenerating means is turned on in the current regenerating state. When the first switch is off Wherein the even turned off the second switch, the capacitive load driving circuit according to claim 1, wherein said second current regeneration means is characterized by comprising a current regeneration state.
【請求項7】 前記容量性負荷に直接又は間接に直接接
続されて、前記容量性負荷と共に直列共振回路を構成す
るコイルと、 前記コイルの一端側と前記容量性負荷とを結ぶ配線と前
記直流電源との間に、かつ前記コイルから前記直流電源
に向かう方向が順方向となる態様で、介挿された第1の
ダイオードと、 前記配線と第2の電源電圧との間に、かつ前記第2の電
源電圧から前記コイルに向かう方向が順方向となる態様
で、介挿された第2のダイオードと、 前記コイルの他端側にて、このコイルと前記直流電源と
の間に、かつ前記コイルから前記直流電源に向かう方向
が順方向となる態様で、介挿された第3のダイオード
と、 前記コイルと前記直流電源との間に介挿され、かつ前記
第3のダイオードに並列接続された第1のスイッチと、 同じく前記コイルの他端側にて、このコイルと第2の電
源電圧との間に、かつ前記第2の電源電圧から前記コイ
ルに向かう方向が順方向となる態様で、介挿された第4
のダイオードと、 前記コイルと前記第2の電源電圧との間に介挿され、か
つ前記第4のダイオードに並列接続された第2のスイッ
チとからなることを特徴とする請求項1記載の容量性負
荷の駆動回路。
7. A coil directly or indirectly connected to the capacitive load to form a series resonance circuit together with the capacitive load, a wire connecting one end of the coil to the capacitive load, and A first diode inserted between the wiring and a second power supply voltage, in a mode in which a direction from the coil to the DC power supply is a forward direction. And a second diode interposed between the coil and the DC power supply at the other end of the coil, in a mode in which the direction from the power supply voltage toward the coil toward the coil is forward. A third diode inserted between the coil and the DC power supply, and connected in parallel with the third diode, such that a direction from the coil to the DC power supply is a forward direction. And the first switch At Ku other end of the coil, between the coil and the second power supply voltage, and in a manner that said second direction from the power supply voltage to the coil in a forward direction, the interposed 4
And a second switch interposed between the coil and the second power supply voltage and connected in parallel to the fourth diode. Drive circuit for sexual load.
【請求項8】 前記第3のダイオードと第1のスイッチ
との並列接続部分、及び前記第4のダイオードと第2の
スイッチとの並列接続部分が、寄生ダイオードを内蔵す
るMOSFETによってそれぞれ構成されていることを
特徴とする請求項7記載の容量性負荷の駆動回路。
8. A parallel connection part between the third diode and the first switch and a parallel connection part between the fourth diode and the second switch are each formed by a MOSFET having a parasitic diode built therein. 8. The driving circuit for a capacitive load according to claim 7, wherein:
【請求項9】 前記第1の電源電圧が、第2の電源電圧
よりも低位側にあるときは、前記第1のクランプ手段に
代えて、 前記第1の共振が開始した後、前記容量性負荷の電圧が
前記第1の電源電圧を下回り始める時点で、前記容量性
負荷の電圧を前記第1の電源電圧にクランプして前記第
1の共振を停止させる第3のクランプ手段を備えると共
に、 前記第2のクランプ手段に代えて、 前記第2の共振が開始した後、前記容量性負荷の電圧が
前記第2の電源電圧を越え始める時点で、前記容量性負
荷の電圧を第2の電源電圧にクランプして前記第2の共
振を停止させるための第4のクランプ手段を備えてなる
ことを特徴とする請求項1記載の容量性負荷の駆動回
路。
9. When the first power supply voltage is lower than the second power supply voltage, the first power supply voltage is replaced with the capacitive voltage after the first resonance starts, instead of the first clamp means. A third clamping unit that clamps the voltage of the capacitive load to the first power supply voltage to stop the first resonance when the voltage of the load starts to fall below the first power supply voltage; Instead of the second clamping means, after the second resonance starts, at the time when the voltage of the capacitive load starts to exceed the second power supply voltage, the voltage of the capacitive load is changed to the second power supply voltage. 2. The driving circuit for a capacitive load according to claim 1, further comprising fourth clamping means for stopping the second resonance by clamping to a voltage.
【請求項10】 請求項1記載の駆動回路を用いて、容
量性表示パネルの構成電極である容量性負荷にパルス列
を供給するための駆動方法であって、 第1の時点で、前記第1のスイッチをオン状態にして、
前記第1の電源電圧を前記直列共振回路に印加して第1
の共振を開始させ、 前記第1の共振が開始した後、前記容量性負荷の電圧が
前記第1の電源電圧を越え始める第2の時点で、前記容
量性負荷の充電電圧を前記第1の電源電圧にクランプし
て前記第1の共振を停止させると共に、この時点に、前
記コイルに流れている電流を第1のフライホイール動作
状態にして保持し、 第3の時点で、前記第1のスイッチをオフ状態にして、
前記第1のフライホイール動作状態の電流を前記直流電
源に回生し、 第4の時点で、前記第2のスイッチをオン状態にして、
前記容量性負荷の充電電圧を前記直列共振回路に印加し
て第2の共振を開始させ、 前記第2の共振が開始した後、前記容量性負荷の電圧が
前記第2の電源電圧を下回り始める第5の時点で、前記
容量性負荷の電圧を前記第2の電源電圧にクランプして
前記第2の共振を停止させると共に、この時点に、前記
コイルに流れている電流を第2のフライホイール動作状
態にして保持し、 第6の時点で、前記第2のスイッチをオフ状態にして、
前記第2のフライホイール動作状態の電流を前記直流電
源に回生するまでの一連の動作を繰り返して、前記容量
性負荷にパルス列を供給することを特徴とする容量性負
荷の駆動方法。
10. A driving method for supplying a pulse train to a capacitive load, which is a constituent electrode of a capacitive display panel, using the driving circuit according to claim 1, wherein at a first point in time, the first driving method is performed. Turn on the switch of
Applying the first power supply voltage to the series resonance circuit,
After the first resonance starts, at a second point in time when the voltage of the capacitive load starts to exceed the first power supply voltage, the charging voltage of the capacitive load is changed to the first voltage. The first resonance is stopped by clamping to the power supply voltage, and at this time, the current flowing through the coil is maintained in the first flywheel operating state, and at the third time, the first flywheel is operated. Turn off the switch,
Regenerating the current in the first flywheel operating state to the DC power supply; turning on the second switch at a fourth point in time;
Applying the charging voltage of the capacitive load to the series resonance circuit to start a second resonance, and after the second resonance starts, the voltage of the capacitive load starts to fall below the second power supply voltage At a fifth time, the voltage of the capacitive load is clamped to the second power supply voltage to stop the second resonance, and at this time, the current flowing in the coil is changed to a second flywheel. At the sixth time point, the second switch is turned off,
A method of driving a capacitive load, comprising: repeating a series of operations until the current in the second flywheel operating state is regenerated to the DC power supply to supply a pulse train to the capacitive load.
【請求項11】 前記第3(又は第6)の時点で、前記
第1(又は第2)のスイッチをオフ状態にして、前記第
1(又は第2)のフライホイール動作状態の電流を前記
直流電源に回生するステップは、 第3の1(又は第6の1)の時点で、前記第1(又は第
2)のスイッチを所定の時間、オフ状態として、この間
に、前記第1(又は第2)のフライホイール動作状態の
電流の一部又は大半を前記直流電源に回生し、この後
の、第3の2(又は第6の2)の時点で、再び前記第1
(又は第2)のスイッチをオフ状態にして、前記第1
(又は第2)のフライホイール動作を続ける残りの前記
電流を前記直流電源に回生するステップであることを特
徴とする請求項10記載の容量性負荷の駆動方法。
11. At the third (or sixth) time point, the first (or second) switch is turned off, and the current in the first (or second) flywheel operating state is reduced to In the step of regenerating to the DC power supply, at the time of the third 1 (or the sixth 1), the first (or the second) switch is turned off for a predetermined time, during which the first (or the sixth) is turned off. Part or most of the current in the second state of the flywheel operation is regenerated to the DC power supply, and thereafter, at the time of the third 2 (or the sixth 2), the first 2
(Or the second) switch is turned off, and the first switch is turned off.
The method of driving a capacitive load according to claim 10, further comprising a step of regenerating the remaining current that continues the (or second) flywheel operation to the DC power supply.
【請求項12】 前記容量性負荷の負荷容量に応じて、
前記第3の1(又は第6の1)の時点を制御することを
特徴とする請求項11記載の容量性負荷の駆動方法。
12. According to a load capacity of the capacitive load,
The method of driving a capacitive load according to claim 11, wherein a time point of the third one (or the sixth one) is controlled.
【請求項13】 前記容量性負荷の負荷容量に応じて、
前記第3の1(又は第6の1)の時点における、前記第
1(又は第2)のスイッチのオフ状態の時間幅を制御す
ることを特徴とする請求項11記載の容量性負荷の駆動
方法。
13. According to a load capacity of the capacitive load,
The driving of the capacitive load according to claim 11, wherein a time width of the off state of the first (or second) switch at the time of the third 1 (or sixth 1) is controlled. Method.
【請求項14】 前記第3(又は第6)の時点で、前記
第1(又は第2)のスイッチをオフ状態にして、前記第
1(又は第2)のフライホイール動作状態の電流を前記
直流電源に回生するステップは、 前記第3(又は第6)の時点で、第3(又は第4)のス
イッチをオン状態にして、前記第1(又は第2)のフラ
イホイール動作状態の電流を前記直流電源に回生するス
テップであることを特徴とする請求項10記載の容量性
負荷の駆動方法。
14. At the third (or sixth) time point, the first (or second) switch is turned off, and the current in the first (or second) flywheel operating state is supplied to the first (or second) flywheel operating state. The step of regenerating to the DC power supply includes, at the third (or sixth) time point, turning on a third (or fourth) switch to set the current in the first (or second) flywheel operating state. 11. The method of driving a capacitive load according to claim 10, further comprising the step of:
【請求項15】 前記第1の電源電圧が、第2の電源電
圧よりも低位側にあるときは、 前記容量性負荷の電圧が前記第1の電源電圧を下回り始
める第2の時点で、前記容量性負荷の充電電圧を前記第
1の電源電圧にクランプして前記第1の共振を停止させ
ると共に、この時点に、前記コイルに流れている電流を
第1のフライホイール動作状態にして保持すると共に、 前記容量性負荷の電圧が前記第2の電源電圧を越え始め
る第5の時点で、前記容量性負荷の電圧を第2の電源電
圧にクランプして前記第2の共振を停止させると共に、
この時点に、前記コイルに流れる電流を第2のフライホ
イール動作状態にして保持することを特徴とする請求項
10記載の容量性負荷の駆動方法。
15. When the first power supply voltage is lower than the second power supply voltage, at a second point in time when the voltage of the capacitive load starts to fall below the first power supply voltage. The charging of the capacitive load is clamped to the first power supply voltage to stop the first resonance, and at this time, the current flowing in the coil is maintained in the first flywheel operating state. At a fifth point in time when the voltage of the capacitive load starts to exceed the second power supply voltage, the voltage of the capacitive load is clamped to a second power supply voltage to stop the second resonance,
11. The method of driving a capacitive load according to claim 10, wherein the current flowing through the coil is kept in the second flywheel operating state at this time.
【請求項16】 請求項1記載の容量性負荷の駆動回路
において、 前記容量性負荷の電圧の急激な変化を抑制するためのコ
ンデンサを設けたことを特徴とする容量性負荷の駆動回
路。
16. The driving circuit for a capacitive load according to claim 1, further comprising a capacitor for suppressing a sudden change in the voltage of the capacitive load.
【請求項17】 請求項1記載の容量性負荷の駆動回路
において、 前記容量性負荷の電圧が印加されたときに充電され、か
つ前記容量性負荷の電圧が低下したときに放電して前記
容量性負荷に電圧を供給することにより、前記容量性負
荷の電圧の急激な変化を抑制するコンデンサを設けたこ
とを特徴とする容量性負荷の駆動回路。
17. The capacitive load driving circuit according to claim 1, wherein the capacitor is charged when the voltage of the capacitive load is applied, and is discharged when the voltage of the capacitive load decreases. A drive circuit for a capacitive load, comprising: a capacitor for supplying a voltage to the capacitive load to suppress a sudden change in the voltage of the capacitive load.
JP2001083876A 2000-03-22 2001-03-22 Drive circuit and drive method for capacitive load Abandoned JP2001337640A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001083876A JP2001337640A (en) 2000-03-22 2001-03-22 Drive circuit and drive method for capacitive load

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-81066 2000-03-22
JP2000081066 2000-03-22
JP2001083876A JP2001337640A (en) 2000-03-22 2001-03-22 Drive circuit and drive method for capacitive load

Publications (1)

Publication Number Publication Date
JP2001337640A true JP2001337640A (en) 2001-12-07

Family

ID=26588114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001083876A Abandoned JP2001337640A (en) 2000-03-22 2001-03-22 Drive circuit and drive method for capacitive load

Country Status (1)

Country Link
JP (1) JP2001337640A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003302933A (en) * 2002-03-01 2003-10-24 Magnetek Spa Power circuit for plasma tv display, plasma television set containing the circuit, and respective powering method
KR100454029B1 (en) * 2002-06-12 2004-10-20 삼성에스디아이 주식회사 Circuit for energy controlling of switched mode power supply for plasma display panel and method thereof
JP2004318161A (en) * 2003-04-16 2004-11-11 Lg Electronics Inc Plasma display, energy recovery method and drive circuit therefor
JP2005070762A (en) * 2003-07-31 2005-03-17 Thomson Plasma Method of generating address signal in plasma panel and device for implementing method
KR100480153B1 (en) * 2002-05-20 2005-04-06 엘지전자 주식회사 Apparatus and method 0f sustain driver with energy recovery
JP2005115390A (en) * 2003-10-08 2005-04-28 Lg Electronics Inc Energy recovery system and method for plasma display panel
JP2005157284A (en) * 2003-11-27 2005-06-16 Samsung Sdi Co Ltd Plasma display device, plasma display panel driving method and driving device
KR100503806B1 (en) * 2003-08-06 2005-07-26 삼성전자주식회사 Plasma display panel sustain driver for decreasing flywheel current
KR100538324B1 (en) * 2001-11-28 2005-12-22 엘지전자 주식회사 Circuit for driving electrode of plasma display panel
JP2006058855A (en) * 2004-08-18 2006-03-02 Samsung Sdi Co Ltd Plasma display panel and driving method thereof
JP2006330669A (en) * 2005-05-25 2006-12-07 Samsung Sdi Co Ltd Plasma display device and driving device thereof
US7324100B2 (en) 2002-03-05 2008-01-29 Samsung Sdi Co., Ltd. Plasma display panel with energy recovery circuit and driving method thereof
CN100407263C (en) * 2004-09-01 2008-07-30 三星Sdi株式会社 Plasma display device and driving method thereof
KR101747730B1 (en) 2010-12-30 2017-06-27 엘지디스플레이 주식회사 Organic light emitting diode display device
CN112136274A (en) * 2018-03-05 2020-12-25 先进工程解决方案全球控股私人有限公司 PIN diode driver with energy recovery

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100538324B1 (en) * 2001-11-28 2005-12-22 엘지전자 주식회사 Circuit for driving electrode of plasma display panel
JP2003302933A (en) * 2002-03-01 2003-10-24 Magnetek Spa Power circuit for plasma tv display, plasma television set containing the circuit, and respective powering method
US7324100B2 (en) 2002-03-05 2008-01-29 Samsung Sdi Co., Ltd. Plasma display panel with energy recovery circuit and driving method thereof
KR100480153B1 (en) * 2002-05-20 2005-04-06 엘지전자 주식회사 Apparatus and method 0f sustain driver with energy recovery
KR100454029B1 (en) * 2002-06-12 2004-10-20 삼성에스디아이 주식회사 Circuit for energy controlling of switched mode power supply for plasma display panel and method thereof
JP2004318161A (en) * 2003-04-16 2004-11-11 Lg Electronics Inc Plasma display, energy recovery method and drive circuit therefor
JP2005070762A (en) * 2003-07-31 2005-03-17 Thomson Plasma Method of generating address signal in plasma panel and device for implementing method
KR100503806B1 (en) * 2003-08-06 2005-07-26 삼성전자주식회사 Plasma display panel sustain driver for decreasing flywheel current
JP2005115390A (en) * 2003-10-08 2005-04-28 Lg Electronics Inc Energy recovery system and method for plasma display panel
JP2005157284A (en) * 2003-11-27 2005-06-16 Samsung Sdi Co Ltd Plasma display device, plasma display panel driving method and driving device
JP2006058855A (en) * 2004-08-18 2006-03-02 Samsung Sdi Co Ltd Plasma display panel and driving method thereof
CN100407263C (en) * 2004-09-01 2008-07-30 三星Sdi株式会社 Plasma display device and driving method thereof
JP2006330669A (en) * 2005-05-25 2006-12-07 Samsung Sdi Co Ltd Plasma display device and driving device thereof
US7609233B2 (en) 2005-05-25 2009-10-27 Samsung Sdi Co., Ltd. Plasma display device and driving apparatus thereof
KR101747730B1 (en) 2010-12-30 2017-06-27 엘지디스플레이 주식회사 Organic light emitting diode display device
CN112136274A (en) * 2018-03-05 2020-12-25 先进工程解决方案全球控股私人有限公司 PIN diode driver with energy recovery

Similar Documents

Publication Publication Date Title
US6680581B2 (en) Apparatus and method for driving plasma display panel
JP2001255849A (en) Device for collecting energy of pdp and method therefor, and high-speed addressing method using the same
JP2000172223A (en) Driving method and driving device for plasma display panel
JP2001337640A (en) Drive circuit and drive method for capacitive load
US6366063B1 (en) Circuit and method for driving capacitive load
US6897834B2 (en) Matrix display driver with energy recovery
US20040012546A1 (en) Driving circuit of plasma display panel and plasma display panel
JP2001013917A (en) Display device
KR100390887B1 (en) Driving Circuit for AC-type Plasma Display Panel
JP2010249915A (en) Driving method of plasma display panel
KR100605763B1 (en) Plasma Display Panel Driving Apparatus And Method
US7271800B2 (en) Apparatus for driving plasma display panel performing address-display mixing driving scheme
JP2007163920A (en) Display panel driving device
JP2010266651A (en) Plasma display panel driving method and plasma display device
JPWO2006082621A1 (en) Charge / discharge device, plasma display panel, and charge / discharge method
KR100381267B1 (en) Driving Apparatus of Plasma Display Panel and Driving Method Thereof
WO2011001618A1 (en) Plasma display panel driving method and plasma display device
JP2011257667A (en) Driving method of plasma display panel and plasma display device
JP2006171180A (en) Image display device
KR101110971B1 (en) Plasma display device and method for driving plasma display device
JPWO2009157181A1 (en) Plasma display panel drive circuit and plasma display device
KR100762141B1 (en) Driving circuit and driving method of plasma display panel
JP2010266648A (en) Plasma display panel driving method and plasma display device
JP2011158871A (en) Method for driving plasma display panel
JP2007058224A (en) Plasma display panel driving apparatus and method

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041019

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20041222

RD01 Notification of change of attorney

Effective date: 20050418

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050328

A621 Written request for application examination

Effective date: 20050518

Free format text: JAPANESE INTERMEDIATE CODE: A621

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20070704