JP2002094363A - 絶縁ゲート型半導体素子のゲート駆動回路、絶縁ゲート型半導体素子およびそれらを用いた電力変換装置 - Google Patents

Abstract

(57)【要約】 【課題】絶縁ゲート型半導体素子のターンオン損失を増
加させることなく、阻止状態での急激な電圧上昇による
過渡的なターンオンを抑制すること。 【解決手段】一方の端子が絶縁ゲート型半導体素子１の
エミッタに接続された正負の制御電源5a,5bと、制御電
源の他方の端子に互いに逆並列接続されたオン用，オフ
用ダイオード7a,7bと、オン用，オフ用ダイオード7a,7b
と絶縁ゲート型半導体素子１のゲート間に夫々接続され
たオンゲート，オフゲート抵抗8a,8bと、絶縁ゲート型
半導体素子１のゲートとエミッタ間に接続されたダイオ
ード11とコンデンサ10との直列回路とを備え、直列回路
のダイオード11のアノードを、絶縁ゲート型半導体素子
１のゲートに接続し、直列回路のコンデンサ10の一方の
端子を、絶縁ゲート型半導体素子１のエミッタに接続
し、直列回路のダイオード11とコンデンサ10間と、オン
用ダイオード7aとオンゲート抵抗8a間とを短絡する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、絶縁ゲート型半導
体素子のゲート駆動回路、絶縁ゲート型半導体素子およ
びそれらを用いた電力変換装置に係り、特に絶縁ゲート
型半導体素子のターンオン損失を増加させることなく、
阻止状態での急激な電圧上昇による過渡的なターンオン
を抑制できるようにした絶縁ゲート型半導体素子のゲー
ト駆動回路、絶縁ゲート型半導体素子およびそれらを用
いた電力変換装置に関するものである。

【０００２】

【従来の技術】従来から、絶縁ゲート型半導体素子、例
えばＭＯＳ−ＦＥＴ，ＩＧＢＴ，ＩＥＧＴ（Injection
Enhanced Gate Transistor）は、電圧駆動型であ
り、ＧＴＯのような電流駆動型よりも、ゲート回路を小
さくすることができる。

【０００３】また、安全動作領域が広く、スイッチング
速度が速いことからも開発が進められており、高圧大電
流化した絶縁ゲート型半導体素子も開発されてきてい
る。

【０００４】そして、この絶縁ゲート型半導体素子の高
圧大電流化は、ゲート−コレクタ間、ゲート−エミッタ
間、コレクタ−エミッタ間のそれぞれの寄生容量を大き
くする。

【０００５】以下、この種の絶縁ゲート型半導体アーム
における絶縁ゲート型半導体素子のゲート駆動回路につ
いて説明する。

【０００６】図６は、従来の絶縁ゲート型半導体素子の
ゲート駆動回路の概要構成例を示す回路図である。

【０００７】図６において、絶縁ゲート型半導体素子１
は、コレクタ、ゲートおよびエミッタで構成されてお
り、以下それぞれをＣ、ＧおよびＥとして表記する。

【０００８】この絶縁ゲート型半導体素子１のコレクタ
とエミッタとの間に、ダイオード２を図示極性で接続
し、さらに絶縁ゲート型半導体素子１のエミッタに、個
別ゲート抵抗３を接続して、絶縁ゲート型半導体モジュ
ール４が構成されている。

【０００９】ここで、絶縁ゲート型半導体素子１として
は、例えばＭＯＳ−ＦＥＴ，ＩＧＢＴ，ＩＥＧＴ等が用
いられるが、ここではＩＧＢＴを用いて説明する。

【００１０】なお、絶縁ゲート型半導体素子モジュール
４には、複数個の絶縁ゲート型半導体素子１と、ダイオ
ード２および個別ゲート抵抗３とから構成されるものも
あるが、簡略化して図示している。

【００１１】一方、ゲート駆動回路９は、オンゲート部
とオフゲート部とから構成されている。

【００１２】オンゲート部は、制御電源であるオンゲー
ト電源５ａと、オン用スイツチ６ａと、オン用ダイオー
ド７ａと、オンゲート抵抗８ａとを、図示のように接続
して構成されている。

【００１３】また、オフゲート部は、制御電源であるオ
フゲート電源５ｂと、オフ用スイッチ６ｂと、オフ用ダ
イオード７ｂと、オフゲート抵抗８ｂとを、図示のよう
に接続して構成されている。

【００１４】なお、オン用スイツチ６ａとオフ用スイッ
チ６ｂとは、一方がオンすると他方は必ずオフするよう
に制御されるようになっている。

【００１５】そして、かかる構成のゲート駆動回路９
は、絶縁ゲート型半導体素子１のエミッタと個別ゲート
抵抗３との間に、コンデンサ１０を介して図示のように
接続されている。

【００１６】以上の絶縁ゲート型半導体素子のゲート駆
動回路９の動作は、以下のようになる。

【００１７】すなわち、オン用スイッチ６ａをオンする
（オン指令）と、オンゲート電源５ａ（例えば＋１５
Ｖ）が、オン用ダイオード７ａ、オンゲート抵抗８ａ、
および個別ゲート抵抗３を介して、絶縁ゲート型半導体
素子１のゲート−エミッタ間ＶＧＥに印加される。

【００１８】そして、このゲート−エミッタ間ＶＧＥが
上昇して、絶縁ゲート型半導体素子１のゲートしきい値
電圧以上となると、絶縁ゲート型半導体素子１が導通状
態になり、コレクタ−エミッタ間に接続された図示しな
い主回路を介して、電流が流れる（以下、ターンオンと
称する）。

【００１９】このターンオン時間は、個別ゲート抵抗
３、オンゲート抵抗８ａおよびオフゲート抵抗８ｂの抵
抗成分と、絶縁ゲート型半導体素子１のゲート−エミッ
タ間容量のキャパシタンス成分との積によって決まる。

【００２０】そして、この抵抗成分が大きい程、またキ
ャパシタンス成分が大きい程、ターンオン時間は長くな
る。

【００２１】また、絶縁ゲート型半導体素子１が導通状
態のときに、オフ用スイッチ６ｂをオンする（オフ指
令）と、オフゲート電源５ｂ（例えば−１５Ｖ）が、オ
フ用ダイオード７ｂ、オフゲート抵抗８ｂ、および個別
ゲート抵抗３を介して、絶縁ゲート型半導体素子１のゲ
ート−エミッタ間ＶＧＥに印加される。

【００２２】そして、このゲート−エミッタ間ＶＧＥが
ゲートしきい値電圧以下となり、絶縁ゲート型半導体素
子１が阻止状態になり、コレクタ−エミッタ間に接続さ
れた図示しない主回路を介した電流は流れなくなる（以
下、ターンオフと称する）。

【００２３】なお、上記ターンオン時間と同様に、ター
ンオフ時間も抵抗成分とキャパシタンス成分との積によ
って決まる。

【００２４】以上のようにして、絶縁ゲート型半導体素
子１のゲートに正負の電圧を供給して、オンオフ制御さ
れることになる。

【００２５】一方、コンデンサ１０は、以下のような理
由から、絶縁ゲート型半導体素子１のエミッタと個別ゲ
ート抵抗３との間に挿入されている。

【００２６】すなわち、絶縁ゲート型半導体素子１が阻
止状態の時に、直列に接続されている他のアームがター
ンオンするタイミングで、絶縁ゲート型半導体素子１の
電圧が急激に上昇すると、絶縁ゲート型半導体素子１が
過渡的にターンオンして、電流が流れることがある。

【００２７】特に、絶縁ゲート型半導体素子１を高圧化
したことにより、絶縁ゲート型半導体素子１の寄生容量
（特に、コレクタ−ゲート間容量）が大きくなっている
ため、電圧上昇に対して、より大きな電流が絶縁ゲート
型半導体素子１のゲートに流れ込む。

【００２８】そして、このような現象は、絶縁ゲート型
半導体素子１のターンオン損失を増加させることにな
る。

【００２９】そこで、このような現象を抑制するため
に、図６に示すように、絶縁ゲート型半導体素子１のエ
ミッタと個別ゲート抵抗３との間に、コンデンサ１０を
挿入している。

【００３０】すなわち、このコンデンサ１０が存在する
と、絶縁ゲート型半導体素子１が阻止状態の時に、電圧
が急激に上昇したとしても、ゲート電流をコンデンサ１
０ヘパイパスさせることができるため、絶縁ゲート型半
導体素子１の過渡的なターンオンを抑制することができ
る。

【００３１】

【発明が解決しようとする課題】しかしながら、かかる
コンデンサ１０を挿入することにより、絶縁ゲート型半
導体素子１のゲート−エミッタ間の容量が大きくなっ
て、ターンオン時間が増加し、ターンオン損失も増加す
ることになる。

【００３２】本発明の目的は、絶縁ゲート型半導体素子
のターンオン損失を増加させることなく、阻止状態での
急激な電圧上昇による過渡的なターンオンを抑制するこ
とが可能な優れた絶縁ゲート型半導体素子のゲート駆動
回路、絶縁ゲート型半導体素子およびそれらを用いた電
力変換装置を提供することにある。

【００３３】

【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に対応する発明では、絶縁ゲート型半導
体素子のゲートに正負の電圧を供給して、オンオフ制御
する絶縁ゲート型半導体素子のゲート駆動回路におい
て、一方の端子が絶縁ゲート型半導体素子のエミッタに
接続された正負の制御電源と、制御電源の他方の端子に
互いに逆並列に接続されたオン用ダイオードおよびオフ
用ダイオードと、オン用ダイオードおよびオフ用ダイオ
ードと絶縁ゲート型半導体素子のゲートとの間にそれぞ
れ接続されたオンゲート抵抗およびオフゲート抵抗と、
絶縁ゲート型半導体素子のゲートとエミッタとの間に接
続されたダイオードとコンデンサとの直列回路とを備
え、直列回路のダイオードのアノードを、絶縁ゲート型
半導体素子のゲートに接続し、直列回路のコンデンサの
一方の端子を、絶縁ゲート型半導体素子のエミッタに接
続し、直列回路のダイオードとコンデンサとの間と、オ
ン用ダイオードとオンゲート抵抗との間とを、短絡して
いる。

【００３４】従って、請求項１に対応する発明の絶縁ゲ
ート型半導体素子のゲート駆動回路においては、直列回
路のダイオードとコンデンサとの間と、オン用ダイオー
ドとオンゲート抵抗との間とを短絡することにより、絶
縁ゲート型半導体素子のターンオン時に、コンデンサを
速く充電することができ、絶縁ゲート型半導体素子のタ
ーンオン損失の増加を抑制することができる。

【００３５】また、請求項２に対応する発明では、上記
請求項１に対応する発明の絶縁ゲート型半導体素子のゲ
ート駆動回路において、直列回路のダイオードとコンデ
ンサとの間と、オン用ダイオードとオンゲート抵抗との
間とを、抵抗を介して短絡している。

【００３６】従って、請求項２に対応する発明の絶縁ゲ
ート型半導体素子のゲート駆動回路においては、直列回
路のダイオードとコンデンサとの間と、オン用ダイオー
ドとオンゲート抵抗との間とを、抵抗を用いて短絡する
ことにより、コンデンサの充電時に流れる電流のピーク
値を制限することができ、コンデンサの信頼性を向上す
ることができる。

【００３７】さらに、請求項３に対応する発明では、絶
縁ゲート型半導体素子のゲートに正負の電圧を供給し
て、オンオフ制御する絶縁ゲート型半導体素子のゲート
駆動回路において、一方の端子が絶縁ゲート型半導体素
子のエミッタに接続された正負の制御電源と、制御電源
の他方の端子に互いに逆並列に接続されたオン用ダイオ
ードおよびオフ用ダイオードとオンゲート抵抗およびオ
フゲート抵抗との直列回路と、直列回路と絶縁ゲート型
半導体素子のゲートとの間に構成された回路基板を備
え、回路基板は、直列回路と絶縁ゲート型半導体素子の
ゲートとの間に、直列回路側がカソードとなるようにダ
イオードおよび共通ゲート抵抗を互いに並列に接続し、
カソードと絶縁ゲート型半導体素子のエミッタとの間
に、コンデンサを接続している。

【００３８】従って、請求項３に対応する発明の絶縁ゲ
ート型半導体素子のゲート駆動回路においては、直列回
路と絶縁ゲート型半導体素子のゲートとの間に、直列回
路側がカソードとなるようにダイオードおよび共通ゲー
ト抵抗を互いに並列に接続し、カソードと絶縁ゲート型
半導体素子のエミッタとの間に、コンデンサを接続して
構成された回路基板を設けることにより、絶縁ゲート型
半導体素子のターンオン時に、コンデンサを速く充電す
ることができ、かつゲート駆動回路からの配線を２本に
することができ、ゲート配線を簡略化することができ
る。

【００３９】一方、請求項４に対応する発明では、上記
請求項３に対応する発明の回路基板を、絶縁ゲート型半
導体モジュール内に構成している。

【００４０】従って、請求項４に対応する発明の絶縁ゲ
ート型半導体素子においては、上記構成の回路基板を、
絶縁ゲート型半導体モジュールに内蔵することにより、
浮遊インダクタンスと、コンデンサおよび絶縁ゲート型
半導体素子のゲートとエミッタ間の静電容量との共振現
象を抑制することができる。

【００４１】また、請求項５に対応する発明では、複数
個の絶縁ゲート型半導体素子を備えて構成され、電力変
換を行なうインバータやコンバータ等の電力変換装置に
おいて、上記請求項１乃至請求項３のいずれか１項に対
応する発明の絶縁ゲート型半導体素子のゲート駆動回路
を、絶縁ゲート型半導体素子のゲート駆動回路として接
続している。

【００４２】従って、請求項５に対応する発明の電力変
換装置においては、上記構成の絶縁ゲート型半導体素子
のゲート駆動回路を、絶縁ゲート型半導体素子のゲート
駆動回路として用いることにより、絶縁ゲート型半導体
素子のターンオン損失を増やすことなく、阻止状態での
急激な電圧上昇による過渡的なターンオンを抑制するこ
とが可能な優れた電力変換装置を得ることができる。

【００４３】さらに、請求項６に対応する発明では、複
数個の絶縁ゲート型半導体素子を備えて構成され、電力
変換を行なうインバータやコンバータ等の電力変換装置
において、上記請求項４に対応する発明の絶縁ゲート型
半導体素子を、絶縁ゲート型半導体素子として備えてい
る。

【００４４】従って、請求項６に対応する発明の電力変
換装置においては、上記構成の絶縁ゲート型半導体素子
を、絶縁ゲート型半導体素子として用いることにより、
絶縁ゲート型半導体素子のターンオン損失を増やすこと
なく、阻止状態での急激な電圧上昇による過渡的なター
ンオンを抑制することが可能な優れた電力変換装置を得
ることができる。

【００４５】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００４６】（第１の実施の形態）図１は、本実施の形
態による絶縁ゲート型半導体素子のゲート駆動回路の概
要構成例を示す回路図であり、図６と同一部分には同一
符号を付してその説明を省略し、ここでは異なる部分に
ついてのみ述べる。

【００４７】すなわち、本実施の形態による絶縁ゲート
型半導体素子のゲート駆動回路は、図１に示すように、
前記図６における絶縁ゲート型半導体素子１のエミッタ
と個別ゲート抵抗３との間に挿入されたコンデンサ１０
と直列に、ダイオード１１を接続し、さらにこのコンデ
ンサ１０とダイオード１１との接続点を、オン用ダイオ
ード７ａとオンゲート抵抗８ａとの接続点に接続した構
成としている。

【００４８】すなわち、ダイオード１１のアノードを、
個別ゲート抵抗３に接続し、コンデンサ１０の一方の端
子を、絶縁ゲート型半導体素子１のエミッタに接続し、
ダイオード１１とコンデンサ１０との間と、オン用ダイ
オード７ａとオンゲート抵抗８ａとの間とを、直接接続
して短絡した構成としている。

【００４９】次に、以上のように構成した本実施の形態
による絶縁ゲート型半導体素子のゲート駆動回路９にお
いては、ダイオード１１とコンデンサ１０との間と、オ
ン用ダイオード７ａとオンゲート抵抗８ａとの間とを、
直接接続して短絡していることにより、絶縁ゲート型半
導体素子１のターンオン時に、コンデンサ１０の充電に
オンゲート抵抗８ａを介さないため、コンデンサ１０を
速く充電することができ、かつ絶縁ゲート型半導体素子
１のゲート−エミッタ間の静電容量は、オンゲート抵抗
８ａを介してコンデンサ１０と無関係に充電することが
できる。

【００５０】また、絶縁ゲート型半導体素子１が阻止状
態の時に、電圧が急激に上昇したとしても、ダイオード
１１を介して、ゲート電流をコンデンサ１０ヘパイパス
させることができる。

【００５１】以上により、絶縁ゲート型半導体素子１の
ターンオンは、コンデンサ１０を挿入しない場合と同様
になり、ターンオン損失も増加しない。

【００５２】また、絶縁ゲート型半導体素子１の阻止状
態では、コンデンサ１０を挿入しているため、絶縁ゲー
ト型半導体素子１の過渡的なターンオンを抑制すること
ができる。

【００５３】上述したように、本実施の形態による絶縁
ゲート型半導体素子のゲート駆動回路では、絶縁ゲート
型半導体素子１のターンオン損失を増加させることな
く、阻止状態での急激な電圧上昇による過渡的なターン
オンを抑制することが可能となる。

【００５４】（第２の実施の形態）図２は、本実施の形
態による絶縁ゲート型半導体素子のゲート駆動回路の概
要構成例を示す回路図であり、図１と同一部分には同一
符号を付してその説明を省略し、ここでは異なる部分に
ついてのみ述べる。

【００５５】すなわち、本実施の形態による絶縁ゲート
型半導体素子のゲート駆動回路は、図２に示すように、
前記図１におけるオン用ダイオード７ａのカソードとダ
イオード１１のカソードとの間に、抵抗１２を挿入した
構成としている。

【００５６】すなわち、ダイオード１１のアノードを、
個別ゲート抵抗３に接続し、コンデンサ１０の一方の端
子を、絶縁ゲート型半導体素子１のエミッタに接続し、
ダイオード１１とコンデンサ１０との間と、オン用ダイ
オード７ａとオンゲート抵抗８ａとの間とを、抵抗１２
を介して接続して短絡した構成としている。

【００５７】次に、以上のように構成した本実施の形態
による絶縁ゲート型半導体素子のゲート駆動回路９にお
いては、ダイオード１１とコンデンサ１０との間と、オ
ン用ダイオード７ａとオンゲート抵抗８ａとの間とを、
抵抗１２を用いて短絡していることにより、絶縁ゲート
型半導体素子１のターンオン時に、コンデンサ１０の充
電を抵抗１２を介して行なうため、充電電流のピーク値
を制限することができ、コンデンサ１０の信頼性を向上
させることができる。

【００５８】上述したように、本実施の形態による絶縁
ゲート型半導体素子のゲート駆動回路では、コンデンサ
１０の充電電流のピーク値を制限して、コンデンサ１０
の信頼性を向上させることが可能となる。

【００５９】（第３の実施の形態）図３は、本実施の形
態による絶縁ゲート型半導体素子のゲート駆動回路の概
要構成例を示す回路図であり、図６と同一部分には同一
符号を付してその説明を省略し、ここでは異なる部分に
ついてのみ述べる。

【００６０】すなわち、本実施の形態による絶縁ゲート
型半導体素子のゲート駆動回路は、図３に示すように、
前記図６における絶縁ゲート型半導体素子１のエミッタ
と個別ゲート抵抗３との間に挿入されたコンデンサ１０
と直列に、ダイオード１１と共通ゲート抵抗１３との並
列回路を接続した構成としている。

【００６１】ここで、コンデンサ１０、ダイオード１
１、共通ゲート抵抗１３から、回路基板１４を構成して
いる。

【００６２】すなわち、逆並列に接続されたオン用ダイ
オード７ａおよびオフ用ダイオード７ｂとオンゲート抵
抗８ａおよびオフゲート抵抗８ｂとの直列回路と、絶縁
ゲート型半導体素子１のゲートとの間に回路基板１４を
構成し、さらにこの回路基板１４は、上記直列回路側が
カソードとなるようにダイオード１１および共通ゲート
抵抗１３を互いに並列に接続し、カソードと絶縁ゲート
型半導体素子１のエミッタとの間に、コンデンサ１０を
接続した構成としている。

【００６３】ここで、オンゲート抵抗８ａ、オフゲート
抵抗８ｂおよび共通ゲート抵抗１３としては、次のよう
な関係で考える必要がある。

【００６４】（オン時のゲート抵抗）＝（オンゲート抵
抗８ａ）＋（共通ゲート抵抗１３） （オフ時のゲート抵抗）＝（オフゲート抵抗８ｂ）＋
（共通ゲート抵抗１３） なお、オンゲート抵抗８ａまたはオフゲート抵抗８ｂを
使用しない場合もある。

【００６５】次に、以上のように構成した本実施の形態
による絶縁ゲート型半導体素子のゲート駆動回路９にお
いては、直列回路と絶縁ゲート型半導体素子１のゲート
との間に、直列回路側がカソードとなるようにダイオー
ド１１および共通ゲート抵抗１３を互いに並列に接続
し、カソードと絶縁ゲート型半導体素子１のエミッタと
の間に、コンデンサ１０を接続して構成された回路基板
１４を設けていることにより、絶縁ゲート型半導体素子
１のターンオン時に、コンデンサ１０の充電をオンゲー
ト抵抗８ａのみを介して行なうため、速く充電すること
ができ、かつゲート駆動回路９からの配線を２本にする
ことができ、ゲート配線を簡略化することができる。

【００６６】上述したように、本実施の形態による絶縁
ゲート型半導体素子のゲート駆動回路では、コンデンサ
１０の充電を速くすることができ、さらにゲート駆動回
路９からの配線を２本にすることができ、ゲート配線を
簡略化することが可能となる。

【００６７】（第４の実施の形態）図４は、本実施の形
態による絶縁ゲート型半導体素子の概要構成例を示す回
路図であり、図３と同一部分には同一符号を付してその
説明を省略し、ここでは異なる部分についてのみ述べ
る。

【００６８】図４において、複数個（図ではｘ個）の絶
縁ゲート型半導体素子１ａ〜１ｘを互いに並列接続する
と共に、この各絶縁ゲート型半導体素子１ａ〜１ｘのコ
レクタとエミッタとの間に、ダイオード２ａ〜２ｘを図
示極性で接続し、さらに絶縁ゲート型半導体素子１ａ〜
１ｘのエミッタに、個別ゲート抵抗３ａ〜３ｘをそれぞ
れ接続して、絶縁ゲート型半導体モジュール４を構成し
ている。

【００６９】さらに、前記コンデンサ１０、ダイオード
１１、共通ゲート抵抗１３から構成された回路基板１４
を、絶縁ゲート型半導体モジュール４内に構成（内蔵）
している。

【００７０】次に、以上のように構成した本実施の形態
による絶縁ゲート型半導体素子においては、コンデンサ
１０、ダイオード１１、共通ゲート抵抗１３から構成さ
れた回路基板１４を、絶縁ゲート型半導体モジュール４
に内蔵していることにより、絶縁ゲート型半導体モジュ
ール４内にコンデンサ１０を配置することができ、浮遊
インダクタンスを低減することができる。

【００７１】また、上記浮遊インダクタンスと、コンデ
ンサ１０および絶縁ゲート型半導体素子１ａ〜１ｘのゲ
ート−エミッタ間の静電容量との共振現象を抑制するこ
とができる。

【００７２】上述したように、本実施の形態による絶縁
ゲート型半導体素子のゲート駆動回路では、浮遊インダ
クタンスを低減することができ、さらに、上記浮遊イン
ダクタンスと、コンデンサおよび絶縁ゲート型半導体素
子１ａ〜１ｘのゲート−エミッタ間の静電容量との共振
現象を抑制することが可能となる。

【００７３】（第５の実施の形態）図５は、本実施の形
態による絶縁ゲート型半導体素子のゲート駆動回路を用
いた電力変換装置の概要構成例を示す回路図であり、図
１および図２と同一部分には同一符号を付してその説明
を省略し、ここでは異なる部分についてのみ述べる。

【００７４】図４において、複数個（図では２個）の絶
縁ゲート型半導体モジュール４ａ，４ｃを互いに並列接
続すると共に、複数個（図では２個）の絶縁ゲート型半
導体モジュール４ｂ，４ｄを互いに並列接続し、さらに
これら二つの並列回路を互いに直列接続して、絶縁ゲー
ト型半導体アームを構成し、その入力側に直流電源（Ｄ
Ｃ電源）１６を接続すると共に、出力側に負荷１５を接
続している。

【００７５】さらに、各絶縁ゲート型半導体モジュール
４ａ，４ｂ，４ｃ，４ｄに対して、それぞれ一つのゲー
ト駆動回路９ａ，９ｂ，９ｃ，９ｄを個別に設けてい
る。

【００７６】ここで、各絶縁ゲート型半導体モジュール
４ａ，４ｂ，４ｃ，４ｄは、前記図１および図２の絶縁
ゲート型半導体モジュール４と同様の構成を有し、また
各ゲート駆動回路９ａ，９ｂ，９ｃ，９ｄも、前記図１
または図２に示した第１または第２の実施の形態ののゲ
ート駆動回路９と同様の構成を有しており、各絶縁ゲー
ト型半導体モジュール４ａ，４ｂ，４ｃ，４ｄと各ゲー
ト駆動回路９ａ，９ｂ，９ｃ，９ｄとの間も、前記図１
または図２と同様に、コンデンサ１０およびダイオード
１１を介してそれぞれ接続している。

【００７７】以上により、電力変換を行なうインバータ
やコンバータ等の電力変換装置を構成している。

【００７８】なお、前記図１および図２と同一要素に
は、異なった添字ａ，ｂ，ｃ，ｄを付して示している。

【００７９】次に、以上のように構成した本実施の形態
による絶縁ゲート型半導体素子のゲート駆動回路を用い
た電力変換装置においては、前記第１または第２の実施
の形態の絶縁ゲート型半導体素子のゲート駆動回路を、
絶縁ゲート型半導体素子のゲート駆動回路として用いて
いることにより、絶縁ゲート型半導体素子のターンオン
損失を増やすことなく、阻止状態での急激な電圧上昇に
よる過渡的なターンオンを抑制することができる。

【００８０】上述したように、本実施の形態による絶縁
ゲート型半導体素子のゲート駆動回路を用いた電力変換
装置では、絶縁ゲート型半導体素子のターンオン損失を
増やすことなく、阻止状態での急激な電圧上昇による過
渡的なターンオンを抑制することが可能な優れた電力変
換装置を得ることが可能となる。

【００８１】（変形例）本実施の形態の電力変換装置に
おいて、前記図３または図４に示した第３または第４の
実施の形態の構成を有するゲート駆動回路を、絶縁ゲー
ト型半導体素子のゲート駆動回路として用いるようにし
てもよい。

【００８２】（その他の実施の形態）なお、絶縁ゲート
型半導体素子がＩＧＢＴ以外のその他の電圧ゲート駆動
素子であっても、前記第１の実施の形態乃至第５の実施
の形態のいずれかにおいて、前述の場合と同様の作用効
果を得ることが可能である。

【００８３】

【発明の効果】以上説明したように本発明によれば、絶
縁ゲート型半導体素子のターンオン損失を増加させるこ
となく、阻止状態での急激な電圧上昇による過渡的なタ
ーンオンを抑制することが可能な優れた絶縁ゲート型半
導体素子のゲート駆動回路、絶縁ゲート型半導体素子お
よぴそれらを用いた電力変換装置が提供できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による絶縁ゲート型
半導体素子のゲート駆動回路の概要構成例を示す回路
図。

【図２】本発明の第２の実施の形態による絶縁ゲート型
半導体素子のゲート駆動回路の概要構成例を示す回路
図。

【図３】本発明の第３の実施の形態による絶縁ゲート型
半導体素子のゲート駆動回路の概要構成例を示す回路
図。

【図４】本発明の第４の実施の形態による絶縁ゲート型
半導体素子の概要構成例を示す回路図。

【図５】本発明の第５の実施の形態による絶縁ゲート型
半導体素子のゲート駆動回路を用いた電力変換装置の概
要構成例を示す回路図。

【図６】従来技術による絶縁ゲート型半導体素子のゲー
ト駆動回路の概要構成例を示す回路図。

【符号の説明】

１，１ａ〜１ｘ…絶縁ゲート型半導体素子（ＩＧＢＴ） ２，２ａ〜２ｘ…ダイオード ３，３ａ〜３ｘ…個別ゲート抵抗。 ４，４ａ〜４ｄ…絶縁ゲート型半導体モジュール（ＩＧ
ＢＴ） ５ａ…オンゲート電源 ５ｂ…オフゲート電源 ６ａ…オン用スイッチ ６ｂ…オフ用スイッチ ７ａ…オン用ダイオード ７ｂ…オフ用ダイオード ８ａ…オンゲート抵抗 ８ｂ…オフゲート抵抗 ９，９ａ〜９ｄ…ゲート駆動回路 １０，１０ａ〜１０ｄ…コンデンサ １１，１１ａ〜１１ｄ…ダイオード １２…抵抗 １３…共通ゲート抵抗 １４…回路基板 １５…負荷 １６…ＤＣ電源。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F038 AZ02 BH03 BH15 BH19 DF01 DF14 EZ20 5H740 BA11 BB05 BC01 BC02 HH06 JB09 KK01 5J055 AX12 AX37 AX52 AX55 AX64 BX16 CX07 CX10 CX19 DX09 DX22 DX52 DX60 DX73 DX84 EX04 EX17 EX19 EY01 EY05 EY10 EY12 EY29 EZ57 GX01

Claims (6)

【特許請求の範囲】
1. 【請求項１】 絶縁ゲート型半導体素子のゲートに正負
   の電圧を供給して、オンオフ制御する絶縁ゲート型半導
   体素子のゲート駆動回路において、 一方の端子が前記絶縁ゲート型半導体素子のエミッタに
   接続された正負の制御電源と、 前記制御電源の他方の端子に互いに逆並列に接続された
   オン用ダイオードおよびオフ用ダイオードと、 前記オン用ダイオードおよびオフ用ダイオードと前記絶
   縁ゲート型半導体素子のゲートとの間にそれぞれ接続さ
   れたオンゲート抵抗およびオフゲート抵抗と、 前記絶縁ゲート型半導体素子のゲートとエミッタとの間
   に接続されたダイオードとコンデンサとの直列回路とを
   備え、 前記直列回路のダイオードのアノードを、前記絶縁ゲー
   ト型半導体素子のゲートに接続し、 前記直列回路のコンデンサの一方の端子を、前記絶縁ゲ
   ート型半導体素子のエミッタに接続し、 前記直列回路のダイオードとコンデンサとの間と、前記
   オン用ダイオードとオンゲート抵抗との間とを、短絡し
   て成ることを特徴とする絶縁ゲート型半導体素子のゲー
   ト駆動回路。
2. 【請求項２】 前記請求項１に記載の絶縁ゲート型半導
   体素子のゲート駆動回路において、 前記直列回路のダイオードとコンデンサとの間と、前記
   オン用ダイオードとオンゲート抵抗との間とを、抵抗を
   介して短絡したことを特徴とする絶縁ゲート型半導体素
   子のゲート駆動回路。
3. 【請求項３】 絶縁ゲート型半導体素子のゲートに正負
   の電圧を供給して、オンオフ制御する絶縁ゲート型半導
   体素子のゲート駆動回路において、 一方の端子が前記絶縁ゲート型半導体素子のエミッタに
   接続された正負の制御電源と、 前記制御電源の他方の端子に互いに逆並列に接続された
   オン用ダイオードおよびオフ用ダイオードとオンゲート
   抵抗およびオフゲート抵抗との直列回路と、 前記直列回路と前記絶縁ゲート型半導体素子のゲートと
   の間に構成された回路基板を備え、 前記回路基板は、 前記直列回路と前記絶縁ゲート型半導体素子のゲートと
   の間に、前記直列回路側がカソードとなるようにダイオ
   ードおよび共通ゲート抵抗を互いに並列に接続し、 前記カソードと前記絶縁ゲート型半導体素子のエミッタ
   との間に、コンデンサを接続して成ることを特徴とする
   絶縁ゲート型半導体素子のゲート駆動回路。
4. 【請求項４】 前記請求項３に記載の回路基板を、絶縁
   ゲート型半導体モジュール内に構成して成ることを特徴
   とする絶縁ゲート型半導体素子。
5. 【請求項５】 複数個の絶縁ゲート型半導体素子を備え
   て構成され、電力変換を行なうインバータやコンバータ
   等の電力変換装置において、 前記請求項１乃至請求項３のいずれか１項に記載の絶縁
   ゲート型半導体素子のゲート駆動回路を、 前記絶縁ゲート型半導体素子のゲート駆動回路として接
   続して成ることを特徴とする電力変換装置。
6. 【請求項６】 複数個の絶縁ゲート型半導体素子を備え
   て構成され、電力変換を行なうインバータやコンバータ
   等の電力変換装置において、 前記請求項４に記載の絶縁ゲート型半導体素子を、 前記絶縁ゲート型半導体素子として備えて成ることを特
   徴とする電力変換装置。