[go: up one dir, main page]

JP2002026181A - Resin-sealed semiconductor device and method of manufacturing the same - Google Patents

Resin-sealed semiconductor device and method of manufacturing the same

Info

Publication number
JP2002026181A
JP2002026181A JP2000203390A JP2000203390A JP2002026181A JP 2002026181 A JP2002026181 A JP 2002026181A JP 2000203390 A JP2000203390 A JP 2000203390A JP 2000203390 A JP2000203390 A JP 2000203390A JP 2002026181 A JP2002026181 A JP 2002026181A
Authority
JP
Japan
Prior art keywords
land
semiconductor element
arrangement
frame
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000203390A
Other languages
Japanese (ja)
Inventor
Masanori Nano
匡紀 南尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000203390A priority Critical patent/JP2002026181A/en
Publication of JP2002026181A publication Critical patent/JP2002026181A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ターミナルランドフレームを用いた樹脂封止
型半導体装置では、半導体素子の底面領域のランド構成
体は素子支持用として機能し、外部端子として機能する
ランド構成体は半導体素子の周囲に配置され、実装面積
において非効率的な面を有していた。 【解決手段】 半導体素子１３とランド構成体３との間
に配置変換部材１８を介在させることにより、半導体素
子１３の一次元的な電極パッドの配列を変換し、外部電
極であるランド構成体３の配列を二次元的な配列に変換
できるため、実装面積の増大を抑えることができ、外部
電極のピッチを必要以上に小さくすることなく、電極配
置が可能になり基板実装時の実装性を損なうことはなく
なる。またランド構成体３の配置は、予め基板実装する
際の実装基板上の接続電極に対応した配置を構成してい
るので、基板実装の利便性を有する。 (57) [Summary] In a resin-encapsulated semiconductor device using a terminal land frame, a land structure in a bottom region of a semiconductor element functions as an element support, and a land structure functioning as an external terminal is a semiconductor. It was arranged around the element and had an inefficient surface in mounting area. A one-dimensional arrangement of electrode pads of a semiconductor element is changed by interposing an arrangement conversion member between a semiconductor element and a land structure. Can be converted to a two-dimensional array, suppressing an increase in the mounting area, allowing the electrodes to be arranged without making the pitch of the external electrodes unnecessarily small, and impairing the mountability during board mounting. Will not be. In addition, the layout of the land structures 3 is configured so as to correspond to the connection electrodes on the mounting board when the board is mounted in advance, so that the board mounting is convenient.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、従来のビーム状の
リードを備えたリードフレームに代えて、外部端子とな
るランド構成体を半切断状態で備えたフレームであるタ
ーミナルランドフレームを用いた樹脂封止型半導体装置
およびその製造方法に関するもので、特に外部実装基板
への実装の利便性を向上させ、また樹脂封止型半導体装
置自体の実装面積の効率化を図った樹脂封止型半導体装
置およびその製造方法に関するものである。BACKGROUND OF THE INVENTION The present invention relates to a resin using a terminal land frame which is a frame provided with a land structure serving as an external terminal in a half-cut state, in place of a conventional lead frame having beam-shaped leads. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sealed semiconductor device and a method of manufacturing the same, and more particularly to a resin-sealed semiconductor device that improves the convenience of mounting on an external mounting substrate and increases the mounting area of the resin-sealed semiconductor device itself. And a method of manufacturing the same.

【０００２】[0002]

【従来の技術】近年、電子機器の小型化に対応するため
に、樹脂封止型半導体装置などの半導体部品の高密度実
装が要求され、それにともなって、半導体部品の小型、
薄型化が進んでいる。また小型で薄型でありながら、多
ピン化が進み、高密度の小型、薄型の樹脂封止型半導体
装置が要望されている。2. Description of the Related Art In recent years, in order to cope with miniaturization of electronic equipment, high-density mounting of semiconductor components such as resin-encapsulated semiconductor devices has been required.
Thinning is progressing. In addition, the number of pins has been increased while being small and thin, and a high-density small and thin resin-sealed semiconductor device has been demanded.

【０００３】従来の樹脂封止型半導体装置としては、Ｑ
ＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の半導
体パッケージが代表されるが、将来のさらなる多ピン
化、薄型化の要望に応えられる樹脂封止型半導体装置と
しては、特許第２９８６７８７号、特許第２９８６７８
８号および特許第２９９７２５５号に記載の技術があ
る。[0003] As a conventional resin-encapsulated semiconductor device, Q
A semiconductor package such as an FP (Quad Flat Package) is typified. As a resin-encapsulated semiconductor device that can meet the demand for a further increase in the number of pins and a reduction in thickness in the future, Japanese Patent Nos. 2986787 and 298678.
No. 8 and Japanese Patent No. 2997255.

【０００４】以下、本発明の先行する技術として、特許
第２９８６７８７号、特許第２９８６７８８号および特
許第２９９７２５５号に示された技術を援用して説明す
る。The prior art of the present invention will be described with reference to the techniques disclosed in Japanese Patent Nos. 2,986,787, 2,986,788 and 2,997,255.

【０００５】図１１は、先行技術のターミナルランドフ
レームの構成を示す図であり、図１１（ａ）はターミナ
ルランドフレームを示す平面図であり、図１１（ｂ）は
図１１（ａ）におけるＡ−Ａ１箇所の一部の断面を示し
ている。図１２は図１１におけるランド構成体部分を拡
大して示す断面図である。FIG. 11 is a view showing the structure of a terminal land frame according to the prior art. FIG. 11 (a) is a plan view showing the terminal land frame, and FIG. 11 (b) is a view showing A in FIG. 11 (a). The figure shows a partial cross section at -A1. FIG. 12 is an enlarged cross-sectional view showing a land structure in FIG.

【０００６】図１１に示すように、ターミナルランドフ
レームは、銅材または、４２−アロイ等の通常のリード
フレームに用いられている金属板よりなるフレーム本体
１と、そのフレーム本体１の領域内に格子状に配設され
て、薄厚部２によりフレーム本体１と接続し、かつフレ
ーム本体１よりも突出して形成された複数のランド構成
体３とよりなるものである。すなわち、フレーム本体
１、ランド構成体３および薄厚部２は同一の金属板より
一体で形成されているものである。そしてランド構成体
３はフレーム本体１から突出した方向への押圧力によ
り、薄厚部２が破断されてランド構成体３がフレーム本
体１より分離される構成を有するものである。ランド構
成体３の格子状の配列は、千鳥格子状、碁盤の目格子
状、またはランダムに面配置してもよいが、搭載する半
導体素子との金属細線による接続に好適な配置を採用す
るものである。As shown in FIG. 11, a terminal land frame includes a frame body 1 made of copper or a metal plate used for a normal lead frame such as 42-alloy, and a terminal land frame. It comprises a plurality of land structures 3 which are arranged in a lattice, are connected to the frame body 1 by the thin portion 2, and are formed so as to protrude from the frame body 1. That is, the frame body 1, the land structure 3, and the thin portion 2 are integrally formed from the same metal plate. The land structure 3 has a configuration in which the thin portion 2 is broken by a pressing force in a direction protruding from the frame body 1 and the land structure 3 is separated from the frame body 1. The grid arrangement of the land structures 3 may be arranged in a staggered grid, a grid pattern on a grid, or randomly arranged in a plane, but an arrangement suitable for connection with a semiconductor element to be mounted by a thin metal wire is employed. Things.

【０００７】また図１２に示すように、ランド構成体３
の底面部分３ａに対して、突出した方向への押圧力を印
加することにより、薄厚部２の破線部分で破断されるこ
とになり、フレーム本体１からランド構成体３が分離す
るものである。ここで、薄厚部２はフレーム本体１自体
に対して、打ち抜き加工の半切断手段により形成される
「繋ぎ部分」であり、フレーム本体１のランド構成体を
形成したい部分をパンチ部材を用いて打ち抜き加工し、
完全に打ち抜かずに、途中、好ましくは半分程度の打ち
抜きで止め、途中まで打ち抜かれた部分がフレーム本体
１から突出し、その突出した部分がランド構成体３を構
成するとともに、フレーム本体１と切断されずに接続し
ている繋ぎ部分が薄厚部２を構成するものである。した
がって、薄厚部２は極薄であり、ランド構成体３の底面
部分３ａに対して、突出した方向への押圧力を印加する
程度で、薄厚部２が破断する厚みを有するものである。[0007] As shown in FIG.
By applying a pressing force in the protruding direction to the bottom portion 3a of the thin portion 2, the thin portion 2 is broken at the broken line portion, and the land structure 3 is separated from the frame body 1. Here, the thin portion 2 is a "joining portion" formed by half-cutting means of the punching process with respect to the frame main body 1 itself, and a portion of the frame main body 1 where a land structure is to be formed is punched using a punch member. Processed,
Without completely punching out, it is stopped halfway through, preferably about halfway, and the part punched out halfway protrudes from the frame body 1, and the protruding part constitutes the land structure 3 and is cut off from the frame body 1. The connecting portions that are connected to each other constitute the thin portion 2. Therefore, the thin portion 2 is extremely thin, and has such a thickness that the thin portion 2 is broken only when a pressing force is applied to the bottom surface portion 3a of the land structure 3 in the protruding direction.

【０００８】また、フレーム本体１よりも突出して形成
されたランド構成体３は、その突出量はフレーム本体１
自体の厚みの過半数以上の突出量を有しており、ランド
構成体３がフレーム本体１から突出した方向への押圧力
により、薄厚部２が破断されてランド構成体３がフレー
ム本体１より分離される構成を実現できるよう構成され
ている。例えば、ターミナルランドフレーム自体の厚
み、すなわちフレーム本体１の厚みを２００［μｍ］と
し、ランド構成体３の突出量を１４０［μｍ］〜１８０
［μｍ］（フレーム本体１０の厚みの７０［％］〜９０
［％］）としている。なお、フレーム本体１の厚みは、
２００［μｍ］に限定するものではなく、必要に応じ
て、４００［μｍ］の厚型のフレームとしてもよい。ま
た、ランド構成体３の突出量に関しても、過半数以上の
フレーム本体厚みの７０［％］〜９０［％］の突出量と
しているが、半数以下の突出量としてもよく、薄厚部２
部分が破断される範囲で、突出量を設定できるものであ
る。The land structure 3 formed so as to protrude from the frame main body 1 has a protruding amount of the frame main body 1.
The thin portion 2 is broken by the pressing force in the direction in which the land component 3 protrudes from the frame main body 1, and the land component 3 is separated from the frame main body 1. It is configured to be able to realize the configuration described. For example, the thickness of the terminal land frame itself, that is, the thickness of the frame body 1 is 200 [μm], and the protrusion amount of the land structure 3 is 140 [μm] to 180 [μm].
[Μm] (70 [%] to 90 of the thickness of the frame body 10)
[%]). The thickness of the frame body 1 is
The thickness is not limited to 200 [μm], and may be a 400 [μm] thick frame as needed. In addition, the protrusion amount of the land structure 3 is set to 70% to 90% of the frame body thickness of the majority or more, but may be set to the protrusion amount of the half or less.
The protrusion amount can be set within a range where the portion is broken.

【０００９】またこの技術のターミナルランドフレーム
は、その表面がメッキ処理されたものであり、必要に応
じて例えば、ニッケル（Ｎｉ），パラジウム（Ｐｄ）お
よび金（Ａｕ）などの金属が積層されて適宜メッキされ
ているものである。メッキ処理については、ランド構成
体３を成形した後に行ってもよく、または金属板へのラ
ンド構成体の成形前に行ってもよい。またターミナルラ
ンドフレームの表面粗さについては、極めて平坦であっ
て、０．１［μｍ］以下であり、封止樹脂との剥離性に
影響するものであり、ランド構成体３以外の部分には無
用な凹凸がないようにする必要がある。The surface of the terminal land frame according to this technique is plated, and a metal such as nickel (Ni), palladium (Pd) and gold (Au) is laminated as necessary. It is appropriately plated. The plating treatment may be performed after forming the land structure 3 or may be performed before forming the land structure on the metal plate. Further, the surface roughness of the terminal land frame is extremely flat and is 0.1 [μm] or less, which affects the releasability from the sealing resin. It is necessary to eliminate unnecessary unevenness.

【００１０】またこのターミナルランドフレームにおい
ては、ランド構成体３の突出した上面部分は、コイニン
グと称されるプレス成形により、その突出した上面形状
が上面平坦なキノコ状を構成するものである。このコイ
ニングによる形状により、ターミナルランドフレームに
対して、半導体素子を搭載し、樹脂封止した際、封止樹
脂のランド構成体への食いつきを良好にし、封止樹脂と
の密着性を向上させ、片面封止であっても樹脂封止の信
頼性を得ることができるものである。また形状は上面平
坦なキノコ状に限定されるものではなく、鍵状等の封止
樹脂とのアンカー作用のある上面平坦な形状であればよ
い。In this terminal land frame, the protruding upper surface of the land structure 3 is formed into a mushroom shape having a flat upper surface by press forming called coining. By this coining shape, when the semiconductor element is mounted on the terminal land frame and sealed with resin, the sealing resin bites into the land structure, and the adhesion with the sealing resin is improved. Even with single-sided sealing, reliability of resin sealing can be obtained. Further, the shape is not limited to a mushroom shape having a flat top surface, and may be a flat shape having a flat top surface having an anchoring action with a sealing resin such as a key.

【００１１】なお、ランド構成体３の数は、搭載する半
導体素子のピン数などにより、その数を適宜設定できる
ものである。そして図１１に示すように、ランド構成体
３はフレーム本体１の領域に形成するが、左右・上下に
連続して形成できるものである。またランド構成体３の
形状は円形としているが、角形や長方形でもよく、また
大きさは、ターミナルランドフレーム内ですべて同一と
してもよいし、樹脂封止型半導体装置を構成し、ランド
電極とした場合、基板実装の際の応力緩和のために、周
辺部に位置するランド構成体３を大きくするようにして
もよい。この技術では、ランド構成体３の上面の大きさ
は、半導体素子を搭載し、電気的接続手段として、金線
等の金属細線により接続する際、ボンディング可能な大
きさであればよく、１００［μｍ］φ以上の大きさとし
ている。The number of land structures 3 can be appropriately set according to the number of pins of a semiconductor element to be mounted. Then, as shown in FIG. 11, the land structure 3 is formed in the area of the frame main body 1, but can be formed continuously in the left, right, up and down directions. In addition, although the shape of the land structure 3 is circular, it may be square or rectangular, and the size may be all the same in the terminal land frame, or a resin-encapsulated semiconductor device may be used as a land electrode. In this case, the land structure 3 located in the peripheral portion may be enlarged in order to relieve stress at the time of mounting the substrate. In this technique, the size of the upper surface of the land structure 3 may be 100 [100], as long as the semiconductor element is mounted and the land can be bonded by a thin metal wire such as a gold wire as an electrical connection means. μm] φ or more.

【００１２】また、ここで示したターミナルランドフレ
ームは、従来のようなインナーリード部、アウターリー
ド部、ダイパッド部などを有さず、ランド電極としてラ
ンド構成体３を有し、そのランド構成体３を半導体素子
が搭載される面内に格子状、千鳥状に配列することによ
り、このターミナルランドフレームを用いて樹脂封止型
半導体装置を構成した場合、底面にランド電極（外部電
極）を備えた樹脂封止型半導体装置を実現することがで
きる。また従来のように電極となる構成が、ビーム状の
リード構成ではなく、ランド構成体３であるため、それ
らを面状に配置することができ、ランド構成体３の配置
の自由度が向上し、多ピン化に対応することができる。
勿論、搭載する半導体素子のピン数により、ランド構成
体３の配置は設定するものであり、従来のような一連の
配置でもよい。Further, the terminal land frame shown here does not have the inner lead portion, the outer lead portion, the die pad portion and the like as in the prior art, but has the land structure 3 as a land electrode. Are arranged in the form of a lattice or a staggered pattern in the plane on which the semiconductor elements are mounted, so that when a resin-encapsulated semiconductor device is configured using this terminal land frame, land electrodes (external electrodes) are provided on the bottom surface. A resin-sealed semiconductor device can be realized. Further, since the configuration serving as the electrode is not the beam-shaped lead configuration but the land configuration 3 as in the related art, they can be arranged in a plane, and the degree of freedom in the arrangement of the land configuration 3 is improved. It is possible to cope with the increase in the number of pins.
Of course, the arrangement of the land structures 3 is set according to the number of pins of the semiconductor element to be mounted, and a series of arrangements as in the related art may be used.

【００１３】次にこの技術のターミナルランドフレーム
の製造方法について説明する。Next, a method of manufacturing a terminal land frame according to this technique will be described.

【００１４】図１３および図１４は、ターミナルランド
フレームの製造方法を示す断面図であり、ランド構成体
部分を示す断面図である。FIGS. 13 and 14 are cross-sectional views showing a method of manufacturing a terminal land frame, and are cross-sectional views showing a land structure.

【００１５】まず図１３に示すように、ターミナルラン
ドフレームのフレーム本体となる金属板４を打ち抜き金
型のダイ部５に載置し、金属板４の上方から押え金型６
により押さえる。ここで図１３において、ダイ部５に
は、打ち抜き用の開口部７が設けられている。また、金
属板４に対して上方には、パンチ部材８が設けられてお
り、パンチ部材８により金属板４が押圧され打ち抜き加
工された際、金属板４の押圧された箇所が開口部７に打
ち抜かれる構造を有している。First, as shown in FIG. 13, a metal plate 4 serving as a frame body of a terminal land frame is placed on a die 5 of a punching die, and a pressing die 6 is placed from above the metal plate 4.
Hold by. Here, in FIG. 13, the die portion 5 is provided with an opening 7 for punching. A punch member 8 is provided above the metal plate 4, and when the metal plate 4 is pressed and punched by the punch member 8, the pressed portion of the metal plate 4 is placed in the opening 7. It has a punched-out structure.

【００１６】次に図１４に示すように、ダイ部５上の所
定の位置に固定した金属板４に対して、その上方からパ
ンチ部材８により押圧による打ち抜き加工を行い、金属
板４の一部をダイ部５側の開口部７側に突出するように
押圧して、金属板４の所定箇所を半切断状態にし、ラン
ド構成体３を形成する。ここで薄厚部２により金属板４
と接続されて残存し、かつ金属板４の本体部よりも突出
して形成されたランド構成体３を形成するものである。Next, as shown in FIG. 14, the metal plate 4 fixed at a predetermined position on the die portion 5 is punched from above by pressing with a punch member 8, thereby forming a part of the metal plate 4. Is pressed so as to protrude toward the opening 7 side of the die portion 5, so that a predetermined portion of the metal plate 4 is half-cut, and the land structure 3 is formed. Here, the metal plate 4 is formed by the thin portion 2.
To form a land structure 3 that remains connected to and protrudes from the main body of the metal plate 4.

【００１７】ここでは、パンチ部材８により金属板４の
一部を打ち抜き加工する際、完全に打ち抜かず、途中で
パンチ部材８の押圧を停止させることで、半切断状態を
形成し、金属板４の押圧された部分を切り離すことな
く、金属板４の本体に接続させて残存させるものであ
る。また、金属板４のランド構成体３を形成する部分に
接触するパンチ部材８の接触面積はダイ部５に設けた開
口部７の開口面積よりも小さく、そのパンチ部材８によ
り、金属板４の一部を押圧して金属板４から突出したラ
ンド構成体３を形成する工程においては、金属板４から
突出したランド構成体３の上面部分３ｂの面積が、金属
板４側に接続したランド構成体３の底面部分３ａの面積
よりも大きく、ランド構成体３の突出した側の上面のエ
ッジ部は抜きダレによる曲面を有しているランド構成体
３を形成するものである。この構造により、形成された
ランド構成体３は、それが突出した方向に対しての押圧
力、すなわちランド構成体３の底面部分３ａ側からの押
圧力により、容易に分離されるものであり、またそれが
突出した方向、すなわちランド構成体３の上面部分３ｂ
からの押圧力によっては分離しないものであり、一方向
からの押圧力にのみ分離する構造となる。Here, when a part of the metal plate 4 is punched by the punch member 8, the half-cut state is formed by stopping the pressing of the punch member 8 halfway without completely punching. Is connected to the main body of the metal plate 4 and left without being separated. Further, the contact area of the punch member 8 in contact with the portion of the metal plate 4 where the land structure 3 is formed is smaller than the opening area of the opening 7 provided in the die portion 5. In the step of forming a land structure 3 protruding from the metal plate 4 by pressing a part thereof, the area of the upper surface portion 3 b of the land structure 3 protruding from the metal plate 4 is changed to the land structure connected to the metal plate 4 side. The edge portion of the upper surface on the side where the land structure 3 protrudes is larger than the area of the bottom surface portion 3a of the body 3 and forms the land structure 3 having a curved surface formed by cutting out. With this structure, the formed land component 3 is easily separated by the pressing force in the direction in which it protrudes, that is, the pressing force from the bottom surface portion 3a side of the land component 3. The direction in which it protrudes, that is, the upper surface portion 3b of the land structure 3
It does not separate depending on the pressing force from the outside, and has a structure that separates only into the pressing force from one direction.

【００１８】また、ランド構成体３の突出した上面部分
に対して、コイニングと称されるプレス成形を行うこと
により、その突出した上面形状が上面平坦なキノコ状を
構成するようにしてもよい。The protruding upper surface of the land structure 3 may be subjected to press forming called coining so that the protruding upper surface has a mushroom shape with a flat upper surface.

【００１９】また、金属板４に対してランド構成体３を
形成する際、金属板４の一部を突出させるその突出量に
ついては、金属板４自体の厚みの過半数以上とし、ここ
では、２００［μｍ］の金属板４の厚みに対して、１４
０［μｍ］〜１８０［μｍ］（金属板自体の厚みの７０
［％］〜９０［％］）突出したランド構成体３を形成し
ている。したがって、突出した形成されたランド構成体
３は、金属板４の本体に対して、極めて薄い厚みの薄厚
部２により接続されていることになる。ここでは、薄厚
部２の厚みとしては、２０［μｍ］〜６０［μｍ］（金
属板自体の厚みの１０［％］〜３０［％］）の微少な厚
みであり、ランド構成体３自体が突出した方向に対して
の押圧力により、容易に分離されるものである。なお、
フレーム本体の厚みは、２００［μｍ］に限定するもの
ではなく、必要に応じて、４００［μｍ］の厚型のフレ
ームとしてもよい。また、ランド構成体３の突出量に関
しても、過半数以上の突出量としたが、半数以下の突出
量としてもよく、薄厚部２部分が破断される範囲で、突
出量を設定できるものである。Further, when the land structure 3 is formed on the metal plate 4, the amount of protrusion of a part of the metal plate 4 is set to more than a half of the thickness of the metal plate 4 itself. 14 [μm] with respect to the thickness of the metal plate 4.
0 [μm] to 180 [μm] (70 of the thickness of the metal plate itself)
[%] To 90 [%]) The protruding land structure 3 is formed. Therefore, the protruding land structure 3 is connected to the main body of the metal plate 4 by the thin portion 2 having an extremely small thickness. Here, the thickness of the thin portion 2 is a minute thickness of 20 [μm] to 60 [μm] (10 [%] to 30 [%] of the thickness of the metal plate itself). It is easily separated by the pressing force in the protruding direction. In addition,
The thickness of the frame body is not limited to 200 [μm], but may be a 400 [μm] thick frame as needed. In addition, the protrusion amount of the land structure 3 is set to be a majority or more, but may be set to a half or less, and the protrusion amount can be set within a range in which the thin portion 2 is broken.

【００２０】ここでこの技術のランド構成体３を形成す
る際の半切断について説明する。図１５は金属板４に対
して押圧し、半切断状態を構成した際のランド構成体３
と金属板４、および薄厚部２の部分の構造図である。Here, a description will be given of half-cutting when forming the land structure 3 of this technique. FIG. 15 shows a land structure 3 when pressed against a metal plate 4 to form a semi-cut state.
FIG. 2 is a structural view of a metal plate 4 and a thin portion 2.

【００２１】図１５に示すように、金属板４に対してラ
ンド構成体３を形成した際、金属板４のランド構成体３
部分は、図１３，図１４に示したパンチ部材８による打
ち抜き加工によって発生した抜きダレ部９と、パンチ部
材８によりせん断されたせん断部１０と、ランド構成体
３自体が突出した方向に対しての押圧力により、容易に
ランド構成体３が分離した際の破断面となる破断部１１
を有している。ランド構成体３の形成としては、パンチ
部材８により打ち抜き加工した際、抜きダレ部９，せん
断部１０，破断部１１の順に形成されていくものであ
る。破断部１１となる部分は薄厚部２であり、図面上は
モデル的に示している関係上、相当の厚みを有している
ように示されているが、実質的には極めて薄い状態であ
る。また金属板４の打ち抜き加工においては、理想的な
状態は、Ａ：Ｂ＝１：１であり、パンチ部材８が金属板
４を打ち抜き、金属板４の厚みの１／２を打ち抜いた時
点でパンチ部材８を停止させ、打ち抜きを完了させるも
のであるが、その条件は適宜、設定するものである。As shown in FIG. 15, when the land structure 3 is formed on the metal plate 4, the land structure 3
The parts are a punched-out sag portion 9 generated by punching with the punch member 8 shown in FIGS. 13 and 14, a sheared portion 10 sheared by the punch member 8, and a direction in which the land structure 3 itself protrudes. Rupture portion 11 which becomes a rupture surface when the land structure 3 is easily separated by the pressing force of
have. When the land member 3 is formed by punching with the punch member 8, the land member 3 is formed in the order of the punching sag portion 9, the shearing portion 10, and the breaking portion 11. The portion to be the break portion 11 is the thin portion 2, which is shown as having a considerable thickness in the drawing because it is modeled, but is substantially extremely thin. . In the punching of the metal plate 4, the ideal state is A: B = 1: 1, and when the punch member 8 punches the metal plate 4 and punches １ ／ of the thickness of the metal plate 4. The punch member 8 is stopped to complete the punching, and the conditions are appropriately set.

【００２２】また打ち抜き加工において、クリアランス
の値を変更することにより、せん断部１０と破断部１１
との長さを操作することができ、クリアランスを小さく
すると、せん断部１０を破断部１１よりも大きくするこ
とができ、逆にクリアランスを大きくすると、せん断部
１０を破断部１１よりも小さくすることができる。した
がって、クリアランスをゼロとし、破断部１１の長さを
短く抑えることで、金属板４の抜き完了のタイミングを
遅らせ、パンチ部材８が金属板４の１／２以上入って
も、抜きが完了しないようにできるものである。ここで
クリアランスは、パンチ部材８の大きさとダイ部５の開
口部７の大きさとの差により形成された隙間の量を示し
ている。In the blanking process, by changing the value of the clearance, the shearing portion 10 and the breaking portion 11 are changed.
When the clearance is reduced, the sheared portion 10 can be made larger than the fractured portion 11 when the clearance is reduced. Conversely, when the clearance is increased, the sheared portion 10 can be made smaller than the fractured portion 11. Can be. Therefore, by setting the clearance to zero and keeping the length of the broken portion 11 short, the timing of the completion of the removal of the metal plate 4 is delayed, so that the removal is not completed even if the punch member 8 enters the metal plate 4 by half or more. It is something that can be done. Here, the clearance indicates the amount of the gap formed by the difference between the size of the punch member 8 and the size of the opening 7 of the die 5.

【００２３】次にこのターミナルランドフレームを用い
た樹脂封止型半導体装置の製造方法について図面を参照
しながら説明する。図１６，図１７はターミナルランド
フレームを用いた樹脂封止型半導体装置の製造方法を示
す工程ごとの断面図である。なお図において、封止樹脂
を示す構成については便宜上、ドットでハッチング代用
としている。Next, a method for manufacturing a resin-sealed semiconductor device using the terminal land frame will be described with reference to the drawings. 16 and 17 are cross-sectional views for each process showing a method for manufacturing a resin-sealed semiconductor device using a terminal land frame. In the drawings, for the sake of convenience, the configuration showing the sealing resin is replaced with dots instead of hatching.

【００２４】まず図１６（ａ）に示すように、前述した
通りのフレーム本体１と、そのフレーム本体１の領域内
に配設されて、薄厚部２によりフレーム本体１と接続
し、かつフレーム本体１よりも突出して形成された複数
のランド構成体３とよりなり、ランド構成体３はフレー
ム本体１からそれが突出した方向への押圧力により、薄
厚部２が破断されてランド構成体３がフレーム本体１よ
り分離される構成を有するターミナルランドフレームを
用意する。First, as shown in FIG. 16 (a), the frame main body 1 as described above is disposed in the area of the frame main body 1, connected to the frame main body 1 by the thin portion 2, and 1 and a plurality of land components 3 formed so as to protrude from the main body 1. The land component 3 is broken by the pressing force in the direction in which the land component 3 protrudes from the frame main body 1, and the land component 3 is broken. A terminal land frame having a configuration separated from the frame main body 1 is prepared.

【００２５】次に図１６（ｂ）に示すように、ターミナ
ルランドフレームのランド構成体３が突出した面側であ
って、ランド構成体３の内、所定のランド構成体３上に
導電性接着剤、または絶縁性ペーストなどの接着剤１２
により半導体素子１３を載置、接合する。この工程は半
導体装置の組立工程におけるダイボンド工程に相当する
工程であり、ターミナルランドフレームへの接着剤１２
の塗布、半導体素子１３の載置、加熱処理により半導体
素子１３を接合するものである。ここで、ターミナルラ
ンドフレームは、ランド構成体３が突出した方向に対し
ての押圧力、すなわちランド構成体３の底面部分側から
の押圧力により、容易に分離されるものであるが、それ
が突出した方向、すなわちランド構成体３の上面部分か
らの押圧力によっては分離しないものであり、一方向か
らの押圧力にのみ分離する構造であるため、半導体素子
１３を搭載する際、フレームに対して下方の押圧力が作
用しても、ランド構成体３は分離せず、安定してダイボ
ンドできるものである。Next, as shown in FIG. 16B, conductive bonding is performed on a predetermined one of the land structures 3 on the side of the terminal land frame where the land structures 3 protrude. Or adhesive 12 such as insulating paste
The semiconductor element 13 is mounted and joined by the above. This step corresponds to a die bonding step in an assembling step of the semiconductor device.
Is applied, the semiconductor element 13 is placed, and the semiconductor element 13 is joined by heat treatment. Here, the terminal land frame is easily separated by the pressing force in the direction in which the land structure 3 protrudes, that is, the pressing force from the bottom surface side of the land structure 3. The structure does not separate according to the protruding direction, that is, the pressing force from the upper surface portion of the land structure 3, and separates only into the pressing force from one direction. Thus, even if a downward pressing force acts, the land structure 3 is not separated and die bonding can be performed stably.

【００２６】次に図１６（ｃ）に示すように、ターミナ
ルランドフレーム上に接合した半導体素子１３とランド
構成体３の内、外部ランド電極となるランド構成体３と
を金属細線１４により電気的に接続する。したがって、
ランド構成体３は上面の金属細線１４が接続される面の
直径は１００［μｍ］φ以上である。また、この工程に
おいても、ランド構成体３は一方向からの押圧力にのみ
分離する構造であるため、金属細線１４をランド構成体
３の上面に接続する際、下方に押圧力が作用しても、ラ
ンド構成体３は分離せず、安定してワイヤーボンドでき
るものである。Next, as shown in FIG. 16C, the semiconductor element 13 bonded to the terminal land frame and the land structure 3 serving as an external land electrode among the land structures 3 are electrically connected by the thin metal wires 14. Connect to Therefore,
The diameter of the surface of the land structure 3 to which the fine metal wire 14 on the upper surface is connected is 100 [μm] φ or more. Also in this step, since the land structure 3 has a structure that separates only into the pressing force from one direction, the pressing force acts downward when the thin metal wire 14 is connected to the upper surface of the land structure 3. However, the land structure 3 does not separate and can be wire-bonded stably.

【００２７】次に図１７（ａ）に示すように、ターミナ
ルランドフレーム上に接合した半導体素子１３、および
電気的接続手段である金属細線１４の領域に対して、個
々の半導体素子単位で封止樹脂１５により封止する。通
常は上下封止金型を用いたトランスファーモールドによ
り片面封止を行う。ここではターミナルランドフレーム
の半導体素子１３が搭載された面のみが封止樹脂１５に
より封止されるものであり、片面封止構造となってい
る。そして各ランド構成体３は突出して設けられている
ため、封止樹脂１５がその段差構造に対して、食いつく
ため片面封止構造であっても、ターミナルランドフレー
ムと封止樹脂１５との密着性を得ることができる。Next, as shown in FIG. 17A, the semiconductor element 13 bonded on the terminal land frame and the area of the thin metal wire 14 serving as the electrical connection means are sealed in individual semiconductor element units. Seal with resin 15. Usually, single-sided sealing is performed by transfer molding using upper and lower sealing dies. Here, only the surface of the terminal land frame on which the semiconductor element 13 is mounted is sealed with the sealing resin 15, and has a single-sided sealing structure. Since each land structure 3 is provided so as to protrude, even if the sealing resin 15 has a one-side sealing structure because it bites into the step structure, the adhesion between the terminal land frame and the sealing resin 15 can be improved. Can be obtained.

【００２８】次に図１７（ｂ）に示すように、ターミナ
ルランドフレームを固定した状態、例えばターミナルラ
ンドフレームの端部を固定し、封止樹脂１５で封止した
領域をフリーにした状態で、ターミナルランドフレーム
の下方からランド構成体３の底面に対して、押圧力を印
加する。この場合、ターミナルランドフレームの端部を
固定し、その下方から突き上げピンにより突き上げて押
圧力を印加することにより、ランド構成体３とターミナ
ルランドフレームのフレーム本体１とが分離するもので
ある。すなわちランド構成体３とフレーム本体１とを接
続している極薄の薄厚部２が突き上げによる押圧力で破
断されることにより分離されるものである。また、突き
上げる場合は、一部の例えば中央部付近の半導体素子１
３の下方に位置するランド構成体３のみを突き上げても
よく、または周辺部のランド構成体３を突き上げてもよ
く、またはすべてのランド構成体３を突き上げてもよ
い。ただし、部分的な突き上げによりランド構成体３が
封止樹脂１５から剥離したり、破損しない範囲で突き上
げを行う。Next, as shown in FIG. 17B, in a state where the terminal land frame is fixed, for example, in a state where the end of the terminal land frame is fixed and the region sealed with the sealing resin 15 is free. A pressing force is applied to the bottom surface of the land structure 3 from below the terminal land frame. In this case, by fixing the end of the terminal land frame and pushing up from below by a push-up pin to apply a pressing force, the land structure 3 and the frame main body 1 of the terminal land frame are separated. That is, the ultra-thin portion 2 connecting the land structure 3 and the frame body 1 is separated by being broken by a pushing force generated by pushing up. In the case of pushing up, a part of the semiconductor element 1 near the center, for example,
3 may be pushed up, only the land formations 3 in the periphery may be pushed up, or all the land formations 3 may be pushed up. However, the push-up is performed within a range where the land structure 3 does not peel off from the sealing resin 15 due to partial push-up or breakage.

【００２９】そして図１７（ｃ）に示すように、ランド
構成体とフレーム本体とを接続している極薄の薄厚部が
突き上げによる押圧力で破断されることにより分離され
て、樹脂封止型半導体装置１６を得ることができる。Then, as shown in FIG. 17 (c), the ultra-thin portion connecting the land structure and the frame body is separated by being broken by the pushing force of the push-up, and is separated from the resin-sealed mold. The semiconductor device 16 can be obtained.

【００３０】なお、ここで封止樹脂とフレーム本体との
剥離は、フレーム本体のランド構成体を形成した部分以
外の領域と封止樹脂との密着性が弱く、ランド構成体が
分離されることにより、樹脂封止型半導体装置１６を取
り出すことができるものである。ランド構成体部分はそ
の凹凸形状が封止樹脂に食い込むため、剥離せずに封止
樹脂内に形成されるものである。図示するように、樹脂
封止型半導体装置１６は、ランド構成体３がその底面に
配列され、またランド構成体３が封止樹脂１５の底面よ
りも突出して設けられ、基板実装時のスタンドオフが形
成されているものである。ここで樹脂封止型半導体装置
１６のランド構成体３の突出量は、フレーム本体の厚み
量からランド構成体３が突出した量を差し引いた量とな
り、ランド構成体３の外部ランド電極としてのスタンド
オフが形成されるものである。ここでは、２００［μ
ｍ］の厚みのフレーム本体に対して、ランド構成体３を
１４０［μｍ］〜１８０［μｍ］（フレーム本体の厚み
の７０［％］〜９０［％］）突出させているため、スタ
ンドオフ高さの量は、２０［μｍ］〜６０［μｍ］（フ
レーム本体の厚みの１０［％］〜３０［％］）となり、
基板実装時のスタンドオフを有したランド電極を得るこ
とができる。Here, the peeling of the sealing resin from the frame main body may be caused by weak adhesion between the sealing resin and a region other than the portion where the land main body of the frame main body is formed, and separation of the land main body. Thereby, the resin-sealed semiconductor device 16 can be taken out. The land structure portion is formed in the sealing resin without being peeled off because the uneven shape bites into the sealing resin. As shown in the figure, the resin-encapsulated semiconductor device 16 has land members 3 arranged on the bottom surface thereof, and the land members 3 are provided so as to protrude from the bottom surface of the sealing resin 15. Are formed. Here, the protrusion amount of the land structure 3 of the resin-encapsulated semiconductor device 16 is an amount obtained by subtracting the protrusion amount of the land structure 3 from the thickness amount of the frame main body, and the stand as the external land electrode of the land structure 3 is formed. An off is formed. Here, 200 [μ
m], the land structure 3 is projected from 140 [μm] to 180 [μm] (70 [%] to 90 [%] of the thickness of the frame main body), so that the standoff height is increased. The thickness is 20 [μm] to 60 [μm] (10 [%] to 30 [%] of the thickness of the frame body),
A land electrode having a standoff at the time of mounting on a substrate can be obtained.

【００３１】以上のように、本発明の先行技術として
は、複数のランド構成体が破断容易な薄厚部でその板材
に接続されたターミナルランドフレームを用いることに
より、将来のさらなる多ピン化、薄型化の要望に応えら
れる樹脂封止型半導体装置を製造できるものであった。As described above, as the prior art of the present invention, the use of a terminal land frame in which a plurality of land structures are connected to the plate material at a thin portion that is easy to break is used to further increase the number of pins and reduce the thickness in the future. It was possible to manufacture a resin-sealed semiconductor device that could meet the demand for the development.

【００３２】[0032]

【発明が解決しようとする課題】しかしながら前記した
ターミナルランドフレームを用いた樹脂封止型半導体装
置およびその製造方法では、樹脂封止型半導体装置を個
々にフレーム本体から押圧力により分離させて製造する
には優れた工法であるものの、分離により得られた樹脂
封止型半導体装置の外部電極を構成するランド構成体
は、樹脂封止型半導体装置自体の底面に配列され、ラン
ド・グリッド・アレイ（ＬＧＡ）を構成するものの、搭
載した半導体素子の底面領域のランド構成体は半導体素
子の支持用として機能するため、外部端子として機能す
るランド構成体は半導体素子の周囲に配置されることに
なり、実装面積において非効率的な面を有していた。However, in the resin-encapsulated semiconductor device using the terminal land frame and the method for manufacturing the same, the resin-encapsulated semiconductor device is manufactured by individually separating it from the frame body by pressing force. Although the method is an excellent construction method, the land structures constituting the external electrodes of the resin-encapsulated semiconductor device obtained by the separation are arranged on the bottom surface of the resin-encapsulated semiconductor device itself, and the land grid array ( LGA), but the land structure in the bottom region of the mounted semiconductor element functions as a support for the semiconductor element, so the land structure functioning as an external terminal is arranged around the semiconductor element. It had an inefficient surface in mounting area.

【００３３】図１８の断面図に示すように、ターミナル
ランドフレームを用いた樹脂封止型半導体装置はその底
面にランド構成体３が配置され、ＬＧＡを構成するもの
の、半導体素子１３を支持したランド構成体は外部電極
として機能せず、半導体素子１３と金属細線１４で接続
されて外部電極を構成するランド構成体は半導体素子１
３の周囲に配置されたランド構成体３であり、その分、
パッケージ面積が大きくなるものであった。なお図１８
においても、封止樹脂を示す構成については便宜上、ド
ットでハッチング代用としている。As shown in the cross-sectional view of FIG. 18, a resin-encapsulated semiconductor device using a terminal land frame has a land structure 3 disposed on its bottom surface to form an LGA, but has a land supporting a semiconductor element 13. The structure does not function as an external electrode, and the land structure which is connected to the semiconductor element 13 by the thin metal wire 14 to form the external electrode is the semiconductor element 1
3 is a land structure 3 arranged around 3,
The package area becomes large. FIG.
Also in the above, for the sake of convenience, the configuration showing the sealing resin is replaced by hatching with dots.

【００３４】特に図１９の内部構成を示す透過型の平面
図に示すように、搭載した半導体素子１３の電極パッド
１７の数が１２個の場合、半導体素子１３の周囲に１２
個の外部電極としてのランド構成体３を配置する必要が
あり、半導体素子の電極パッド数がさらに増加した場合
には、半導体素子の周囲にその分のランド構成体を二
重、三重にして配置する必要があるため、パッケージ面
積の増加は避けられないものである。In particular, as shown in the transmission type plan view showing the internal structure of FIG. 19, when the number of the electrode pads 17 of the mounted semiconductor element 13 is 12, 12
When the number of electrode pads of the semiconductor element further increases, it is necessary to arrange the land structure 3 as double or triple around the semiconductor element. Therefore, an increase in the package area is inevitable.

【００３５】また半導体素子の電極パッド数（ピン数）
が増大し、ランド構成体の数も増大した場合、パッケー
ジ面積の増大を抑えるために、配置されるランド構成体
のピッチを小さくして配置する手段が考えられるが、外
部電極としてのランド構成体のピッチを小さくし過ぎる
と、プリント基板等の外部実装基板への実装性が低下す
るという問題がある。これはランド構成体のピッチが小
さい場合、外部実装基板の接続電極とランド構成体とを
接続して実装する際、非常に高度な基板実装技術が必要
となり、接続ズレ等の信頼性上の問題の他、実装機など
の設備、基板実装管理を含めた実装コストが向上し、実
装作業性が低下するというものである。また基板側の接
続電極の配置も合わせて変更するなどの問題も発生し、
基板実装の利便性に欠ける恐れがあった。The number of electrode pads (number of pins) of a semiconductor device
When the number of land components increases, the pitch of the land components to be arranged may be reduced in order to suppress an increase in the package area. If the pitch is too small, there is a problem that the mountability on an external mounting board such as a printed board is deteriorated. This is because, when the pitch of the land components is small, when connecting and mounting the connection electrodes of the external mounting substrate and the land components, a very advanced board mounting technology is required, and there are reliability problems such as connection deviations. In addition, mounting costs such as equipment such as a mounting machine and board mounting management are improved, and mounting workability is reduced. In addition, problems such as changing the arrangement of the connection electrodes on the substrate side also occur,
There was a possibility that the convenience of mounting on the substrate was lacking.

【００３６】本発明は前述したターミナルランドフレー
ムを用いた樹脂封止型半導体装置において、得られる樹
脂封止型半導体装置の品質を劣化することなく、また将
来の基板実装性に対する利便性を得て、信頼性、実装性
に優れた樹脂封止型半導体装置およびその製造方法を提
供するものであり、ターミナルランドフレームの構造上
の特徴を活かしつつ、電極配置の自由度を有した外部電
極を形成できるターミナルランドフレームを用いた樹脂
封止型半導体装置およびその製造方法を提供することを
目的とする。The present invention provides a resin-encapsulated semiconductor device using a terminal land frame as described above, without deteriorating the quality of the obtained resin-encapsulated semiconductor device and obtaining convenience for future substrate mounting. The present invention provides a resin-encapsulated semiconductor device having excellent reliability, mountability, and a method for manufacturing the same, and forms an external electrode having a degree of freedom in electrode arrangement while utilizing the structural characteristics of a terminal land frame. It is an object of the present invention to provide a resin-sealed semiconductor device using a terminal land frame that can be used and a method for manufacturing the same.

【００３７】[0037]

【課題を解決するための手段】前記課題を解決するため
に、本発明の樹脂封止型半導体装置は、一主面に電極パ
ッドを有した半導体素子と、前記半導体素子の一主面に
形成され、前記半導体素子の電極パッドの配列を別の配
列に変換する配置変換部材と、前記半導体素子の電極パ
ッドと前記配置変換部材を介して電気的に接続した外部
電極を構成するランド構成体と、前記ランド構成体の少
なくとも一面を露出させて前記半導体素子の外囲を封止
した封止樹脂とよりなる樹脂封止型半導体装置である。In order to solve the above-mentioned problems, a resin-encapsulated semiconductor device according to the present invention comprises a semiconductor element having an electrode pad on one main surface and a semiconductor element formed on one main surface of the semiconductor element. An arrangement conversion member for converting the arrangement of the electrode pads of the semiconductor element to another arrangement, and a land structure constituting external electrodes electrically connected to the electrode pads of the semiconductor element and the arrangement conversion member. A resin-sealed semiconductor device comprising a sealing resin that exposes at least one surface of the land structure and seals the outer periphery of the semiconductor element.

【００３８】具体的には、配置変換部材は、絶縁樹脂材
より構成され、半導体素子の電極パッドの一次元配列を
二次元配列に変換する電極部を有した部材である樹脂封
止型半導体装置である。More specifically, the arrangement conversion member is a resin-encapsulated semiconductor device which is made of an insulating resin material and has an electrode portion for converting a one-dimensional arrangement of electrode pads of a semiconductor element into a two-dimensional arrangement. It is.

【００３９】また本発明の樹脂封止型半導体装置は、一
主面に電極パッドが配列された半導体素子と、前記半導
体素子の電極パッドと電気的に接続され、外部実装基板
の接続電極の配列で構成された外部電極を形成するラン
ド構成体と、前記半導体素子の一主面と前記ランド構成
体との間に介在した配置変換部材と、前記ランド構成体
の少なくとも一面を露出させて前記半導体素子の外囲を
封止した封止樹脂とよりなる樹脂封止型半導体装置であ
って、前記配置変換部材は、絶縁樹脂材より構成され、
その表面に前記半導体素子の電極パッドの配列に対応し
た配列で構成された第１電極部を有し、裏面に前記第１
電極部と内部配線で接続され、前記ランド構成体の配列
に対応した配列で構成された第２電極部を有した配置変
換部材であり、前記第１電極部と半導体素子の電極パッ
ドとが接続され、前記第２電極部とランド構成体とが接
続されている樹脂封止型半導体装置である。Further, the resin-encapsulated semiconductor device of the present invention is arranged such that a semiconductor element having electrode pads arranged on one main surface thereof is electrically connected to the electrode pads of the semiconductor element, and an arrangement of connection electrodes of an external mounting board. A land structure forming an external electrode, a layout conversion member interposed between one principal surface of the semiconductor element and the land structure, and exposing at least one surface of the land structure to the semiconductor. A resin-encapsulated semiconductor device including a sealing resin that seals an outer periphery of the element, wherein the arrangement conversion member is formed of an insulating resin material,
On the front surface thereof, there is provided a first electrode portion configured in an arrangement corresponding to the arrangement of the electrode pads of the semiconductor element.
An arrangement conversion member having a second electrode portion connected to the electrode portion by an internal wiring and having an arrangement corresponding to the arrangement of the land components, wherein the first electrode portion is connected to an electrode pad of a semiconductor element. And a resin-encapsulated semiconductor device in which the second electrode portion and the land structure are connected.

【００４０】また本発明の樹脂封止型半導体装置は、一
主面に第１の電極パッドが配列された第１の半導体素子
と、前記第１の半導体素子の第１の電極パッドと電気的
に接続され、外部実装基板の接続電極の配列で構成され
た外部電極を形成する第１のランド構成体と、前記第１
の半導体素子の一主面と前記第１のランド構成体との間
に介在した配置変換部材と、前記第１の半導体素子の前
記第１の電極パッドが形成された面と反対の面に積層さ
れて搭載され、第２の電極パッドを有した第２の半導体
素子と、前記第２の半導体素子の第２の電極パッドと金
属細線で接続され、外部実装基板の接続電極の配列で構
成された外部電極を形成する第２のランド構成体と、前
記第１，第２の各ランド構成体の少なくとも一面を露出
させて前記第１，第２の各半導体素子の外囲を封止した
封止樹脂とよりなる樹脂封止型半導体装置であって、前
記配置変換部材は、絶縁樹脂材より構成され、その表面
に前記第１の半導体素子の第１の電極パッドの配列に対
応した配列で構成された第１電極部を有し、裏面に前記
第１電極部と内部配線で接続され、前記第１のランド構
成体の配列に対応した配列で構成された第２電極部を有
した配置変換部材であり、前記第１電極部と前記第１の
半導体素子の第１の電極パッドとが接続され、前記第２
電極部と前記第１のランド構成体とが接続されている樹
脂封止型半導体装置である。Further, the resin-encapsulated semiconductor device of the present invention has a first semiconductor element having a first electrode pad arranged on one main surface, and an electrical connection with the first electrode pad of the first semiconductor element. A first land structure connected to the first mounting member and forming an external electrode composed of an array of connection electrodes on an external mounting substrate;
An arrangement conversion member interposed between one principal surface of the semiconductor element and the first land structure, and laminated on a surface of the first semiconductor element opposite to a surface on which the first electrode pad is formed. And a second semiconductor element having a second electrode pad, connected to the second electrode pad of the second semiconductor element by a thin metal wire, and configured with an array of connection electrodes on an external mounting substrate. A second land structure forming an external electrode formed therein, and a seal in which at least one surface of each of the first and second land structures is exposed to seal the outer periphery of each of the first and second semiconductor elements. A resin-encapsulated semiconductor device made of a sealing resin, wherein the arrangement conversion member is made of an insulating resin material, and has an arrangement corresponding to an arrangement of first electrode pads of the first semiconductor element on a surface thereof. A first electrode portion configured on the back surface and the first electrode portion and the inside thereof An arrangement conversion member connected by a wire and having a second electrode portion configured in an arrangement corresponding to the arrangement of the first land structure, wherein the first electrode portion and the first semiconductor element of the first semiconductor element are arranged; And the second electrode pad is connected to the second electrode pad.
A resin-sealed semiconductor device in which an electrode portion and the first land structure are connected.

【００４１】そして具体的には、第１の半導体素子はロ
ジック素子であり、第２の半導体素子はメモリー素子で
ある樹脂封止型半導体装置である。More specifically, the first semiconductor element is a logic element, and the second semiconductor element is a resin-sealed semiconductor device which is a memory element.

【００４２】前記構成の通り、本発明の樹脂封止型半導
体装置は、半導体素子の一主面とランド構成体との間に
介在した配置変換部材により、半導体素子の一次元的な
電極パッドの配列を変換し、外部電極であるランド構成
体の配列を二次元的な配列に変換するものである。これ
によりランド構成体を面積的に有効配置するとともに、
樹脂封止型半導体装置の面積の増大を抑えるものであ
り、さらに樹脂封止型半導体装置の面積内において、外
部電極であるランド構成体のピッチを必要以上に小さく
することなく、その面内に配置できるので、基板実装時
の実装性を損なうことはなくなる。また外部電極として
のランド構成体の配置は、予め基板実装する際の実装基
板上の接続電極の対応した配置を構成しているので、基
板実装の利便性を有した樹脂封止型半導体装置である。As described above, in the resin-encapsulated semiconductor device of the present invention, the one-dimensional electrode pad of the semiconductor element is formed by the arrangement conversion member interposed between one main surface of the semiconductor element and the land structure. The arrangement is converted, and the arrangement of the land structures as external electrodes is converted into a two-dimensional arrangement. As a result, the land components are effectively arranged in area,
It is intended to suppress an increase in the area of the resin-encapsulated semiconductor device, and further, within the area of the resin-encapsulated semiconductor device, without reducing the pitch of the land structure as an external electrode unnecessarily. Since they can be arranged, the mountability at the time of board mounting is not impaired. In addition, since the arrangement of the land structure as an external electrode is configured in advance in accordance with the arrangement of the connection electrodes on the mounting board when the board is mounted, a resin-encapsulated semiconductor device having the convenience of board mounting is used. is there.

【００４３】また半導体素子と外部電極であるランド構
成体との間に配置変換部材を介在させ、ランド構成体の
配置を有効にすることにより、面積の有効活用を図るこ
とができるので、さらに別の半導体素子を先に搭載した
半導体素子上に積層配置することが可能となり、チップ
・オン・チップのスタック構造を採用しても、外部電極
の面積増大は必要最小限に留めることができるので、小
型で高密度の樹脂封止型半導体装置を実現することがで
きる。特にスタック構造では、ランド構成体と配置変換
部材を介して接続する第１の半導体素子に電極パッド数
の多いマイコンロジック素子を用い、その上に比較的電
極パッド数の少ないメモリー素子を第２の半導体素子と
して搭載することにより、外部電極の面積増大は必要最
小限に留め、小型で高密度の樹脂封止型半導体装置を実
現することができる。Further, by arranging an arrangement conversion member between the semiconductor element and the land structure which is an external electrode to make the arrangement of the land structure effective, the area can be effectively utilized. Can be stacked on the previously mounted semiconductor device, and even if a chip-on-chip stack structure is adopted, the increase in the area of the external electrodes can be kept to the minimum necessary. A compact and high-density resin-sealed semiconductor device can be realized. In particular, in the stack structure, a microcomputer logic element having a large number of electrode pads is used as a first semiconductor element connected to a land structure via a layout conversion member, and a memory element having a relatively small number of electrode pads is formed on a second semiconductor element. By mounting the semiconductor device as a semiconductor element, an increase in the area of the external electrode can be minimized, and a small and high-density resin-sealed semiconductor device can be realized.

【００４４】次に本発明の樹脂封止型半導体装置の製造
方法は、金属板よりなるフレーム本体と、前記フレーム
本体の領域内に配設されて、薄厚部により前記フレーム
本体と接続し、かつ前記フレーム本体よりも突出して形
成され、その底面の面積よりも上面の面積が大きいラン
ド構成体とよりなり、前記ランド構成体は外部実装基板
の接続電極の配列に対応した配列を有し、また前記ラン
ド構成体は前記フレーム本体から突出した方向への押圧
力によってのみ、前記薄厚部が破断されて前記ランド構
成体が前記フレーム本体より分離される構成であるター
ミナルランドフレームを用意する工程と、絶縁樹脂材よ
り構成され、その表面に接続しようする半導体素子の電
極パッドの配列に対応した配列で構成された第１電極部
と、裏面に前記第１電極部と内部配線で接続され、前記
ターミナルランドフレームの前記ランド構成体の配列に
対応した配列で構成された第２電極部とを有した配置変
換部材を用意する工程と、一主面に電極パッドが配列さ
れた半導体素子の前記電極パッドと前記配置変換部材の
表面の第１電極部とを接続し、前記半導体素子の表面に
配置変換部材を形成する工程と、前記ターミナルランド
フレームのランド構成体と前記配置変換部材の第２電極
部とを接続し、ターミナルランドフレームのランド構成
体上に前記配置変換部材を介して半導体素子をフリップ
チップ実装し、前記半導体素子の電極パッドとターミナ
ルランドフレームのランド構成体とを電気的に接続する
工程と、前記ターミナルランドフレームの上面側であっ
て、その面上に搭載した半導体素子の外囲を封止樹脂に
より封止し、樹脂封止型半導体装置構成体を形成する工
程と、前記ターミナルランドフレームの下方から前記ラ
ンド構成体の底面に対して、押圧力を印加し、前記ター
ミナルランドフレームの前記フレーム本体と前記ランド
構成体とを接続している薄厚部を破断させ、樹脂封止型
半導体装置構成体を前記フレーム本体から分離する工程
とよりなる樹脂封止型半導体装置の製造方法である。Next, a method of manufacturing a resin-encapsulated semiconductor device according to the present invention is characterized in that a frame main body made of a metal plate and a frame body disposed in the region of the frame main body and connected to the frame main body by a thin portion; It is formed so as to protrude from the frame main body, and has a land structure having an upper surface area larger than a bottom surface area thereof, the land structure having an arrangement corresponding to an arrangement of connection electrodes of an external mounting board, A step of preparing a terminal land frame having a configuration in which the land structure is configured such that the thin portion is broken and the land structure is separated from the frame body only by a pressing force in a direction protruding from the frame body, A first electrode portion made of an insulating resin material and having an arrangement corresponding to an arrangement of electrode pads of a semiconductor element to be connected to the front surface thereof; A step of preparing an arrangement conversion member having a second electrode part connected to the electrode part and the internal wiring and having an arrangement corresponding to the arrangement of the land components of the terminal land frame; Connecting the electrode pads of the semiconductor element on which the pads are arranged and the first electrode portion on the surface of the arrangement conversion member to form an arrangement conversion member on the surface of the semiconductor element; and a land configuration of the terminal land frame. Connecting the body to the second electrode portion of the layout conversion member, flip-chip mounting the semiconductor element on the land structure of the terminal land frame via the layout conversion member, and connecting the electrode pad of the semiconductor element to the terminal land frame. Electrically connecting the land structure to the semiconductor device, and a semiconductor element mounted on the upper surface of the terminal land frame. Forming a resin-encapsulated semiconductor device structure by sealing the outer periphery with a sealing resin, and applying a pressing force to the bottom surface of the land structure from below the terminal land frame; Manufacturing a resin-encapsulated semiconductor device, comprising: breaking a thin portion connecting the frame body and the land structure of the land frame to separate the resin-encapsulated semiconductor device structure from the frame body. Is the way.

【００４５】また本発明の樹脂封止型半導体装置の製造
方法は、金属板よりなるフレーム本体と、前記フレーム
本体の領域内に配設されて、薄厚部により前記フレーム
本体と接続し、かつ前記フレーム本体よりも突出して形
成され、その底面の面積よりも上面の面積が大きいラン
ド構成体とよりなり、前記ランド構成体は外部実装基板
の接続電極の配列に対応した配列を有し、また前記ラン
ド構成体は前記フレーム本体から突出した方向への押圧
力によってのみ、前記薄厚部が破断されて前記ランド構
成体が前記フレーム本体より分離される構成であるター
ミナルランドフレームを用意する工程と、絶縁樹脂材よ
り構成され、その表面に接続しようする半導体素子の電
極パッドの配列に対応した配列で構成された第１電極部
と、裏面に前記第１電極部と内部配線で接続され、前記
ターミナルランドフレームの前記ランド構成体の配列に
対応した配列で構成された第２電極部とを有した配置変
換部材を用意する工程と、一主面に電極パッドが配列さ
れた第１の半導体素子の前記電極パッドと前記配置変換
部材の表面の第１電極部とを接続し、前記第１の半導体
素子の表面に配置変換部材を形成する工程と、前記ター
ミナルランドフレームのランド構成体と前記配置変換部
材の第２電極部とを接続し、ターミナルランドフレーム
のランド構成体上に前記配置変換部材を介して第１の半
導体素子をフリップチップ実装し、前記第１の半導体素
子の電極パッドとターミナルランドフレームのランド構
成体とを電気的に接続する工程と、前記ターミナルラン
ドフレーム上に接続した第１の半導体素子上に積層させ
て電極パッドを有した第２の半導体素子を搭載する工程
と、前記第２の半導体素子の電極パッドと前記ターミナ
ルランドフレームのランド構成体とを金属細線で電気的
に接続する工程と、前記ターミナルランドフレームの上
面側であって、その面上に搭載した第１，第２の各半導
体素子の外囲を封止樹脂により封止し、樹脂封止型半導
体装置構成体を形成する工程と、前記ターミナルランド
フレームの下方から前記ランド構成体の底面に対して、
押圧力を印加し、前記ターミナルランドフレームの前記
フレーム本体と前記ランド構成体とを接続している薄厚
部を破断させ、樹脂封止型半導体装置構成体を前記フレ
ーム本体から分離する工程とよりなる樹脂封止型半導体
装置の製造方法である。Further, in the method of manufacturing a resin-encapsulated semiconductor device according to the present invention, there is provided a frame main body made of a metal plate, provided in a region of the frame main body, connected to the frame main body by a thin portion, It is formed so as to protrude from the frame main body, and has a land structure having an upper surface area larger than a bottom surface area, wherein the land structure has an arrangement corresponding to an arrangement of connection electrodes of an external mounting board, and A step of preparing a terminal land frame having a configuration in which the land portion is broken only by a pressing force in a direction protruding from the frame main body so that the thin portion is broken and the land component is separated from the frame main body; A first electrode portion made of a resin material and having an arrangement corresponding to an arrangement of electrode pads of the semiconductor element to be connected to the front surface thereof; A step of preparing an arrangement conversion member having a second electrode part connected to the electrode part and the internal wiring and having an arrangement corresponding to the arrangement of the land components of the terminal land frame; Connecting the electrode pads of the first semiconductor element on which the pads are arranged and a first electrode portion on the surface of the placement conversion member to form a placement conversion member on the surface of the first semiconductor element; Connecting the land structure of the terminal land frame and the second electrode portion of the layout conversion member, flip-chip mounting the first semiconductor element on the land structure of the terminal land frame via the layout conversion member, Electrically connecting an electrode pad of the first semiconductor element to a land structure of the terminal land frame; and a first semiconductor connected to the terminal land frame. Mounting a second semiconductor element having an electrode pad on the element, and electrically connecting the electrode pad of the second semiconductor element and the land structure of the terminal land frame with a thin metal wire. And sealing the surroundings of the first and second semiconductor elements mounted on the upper surface side of the terminal land frame with a sealing resin. Forming, and from below the terminal land frame to the bottom surface of the land structure,
Applying a pressing force to break a thin portion connecting the frame body and the land structure of the terminal land frame, and separating the resin-sealed semiconductor device structure from the frame body. This is a method for manufacturing a resin-encapsulated semiconductor device.

【００４６】具体的には、第１の半導体素子はロジック
素子であり、第２の半導体素子はメモリー素子である樹
脂封止型半導体装置の製造方法である。Specifically, the first semiconductor element is a logic element, and the second semiconductor element is a memory element.

【００４７】前記構成の通り、本発明の樹脂封止型半導
体装置の製造方法は、ターミナルランドフレームととも
に、絶縁樹脂材より構成され、その表面に接続しようす
る半導体素子の電極パッドの配列に対応した配列で構成
された第１電極部と、裏面に前記第１電極部と内部配線
で接続され、ターミナルランドフレームのランド構成体
の配列に対応した配列で構成された第２電極部とを有し
た配置変換部材を用い、一主面に電極パッドが配列され
た半導体素子の電極パッドとその配置変換部材の表面の
第１電極部とを接続し、半導体素子の表面に配置変換部
材を形成するため、半導体素子の電極パッドの一次元配
列を二次元配列に変換する電極部を有した配置変換部材
により、外部電極の効率的配置がなされた実装利便性の
高い樹脂封止型半導体装置を製造できるものである。As described above, the method of manufacturing a resin-encapsulated semiconductor device according to the present invention is composed of an insulating resin material together with a terminal land frame, and corresponds to an arrangement of electrode pads of a semiconductor element to be connected to the surface. A first electrode portion configured in an array, and a second electrode portion connected to the first electrode portion on the back surface by internal wiring and configured in an array corresponding to the array of the land structures of the terminal land frame. An arrangement conversion member is used to connect an electrode pad of a semiconductor element having electrode pads arranged on one principal surface to a first electrode portion on the surface of the arrangement conversion member to form an arrangement conversion member on the surface of the semiconductor element. A resin-sealed half with high mounting convenience in which external electrodes are efficiently arranged by an arrangement conversion member having an electrode portion for converting a one-dimensional arrangement of electrode pads of a semiconductor element into a two-dimensional arrangement. Those capable of producing the body device.

【００４８】[0048]

【発明の実施の形態】以下、本発明のターミナルランド
フレームを用いた場合の樹脂封止型半導体装置およびそ
の製造方法の一実施形態について図面を参照しながら説
明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of a resin-sealed semiconductor device using a terminal land frame of the present invention and a method of manufacturing the same will be described below with reference to the drawings.

【００４９】なお、本実施形態で使用するターミナルラ
ンドフレームは前述の通り、図１１，図１２に示したも
のと同様なターミナルランドフレームであるため、ここ
での詳細な説明は省略する。また本実施形態で用いるタ
ーミナルランドフレームの製造方法についても、前述の
先行技術で示した方法と同様であるのでここでは省略す
る。As described above, the terminal land frame used in this embodiment is the same as the terminal land frame shown in FIGS. 11 and 12, and a detailed description thereof will be omitted. Also, the method of manufacturing the terminal land frame used in the present embodiment is the same as the method shown in the above-described prior art, and thus the description is omitted here.

【００５０】まず図１を参照して本実施形態の第１の実
施形態の樹脂封止型半導体装置について説明する。図１
は本実施形態の樹脂封止型半導体装置を示す図であり、
図１（ａ）は平面図、図１（ｂ）は底面図、図１（ｃ）
は図１（ｂ）のＢ−Ｂ１箇所の断面を示した断面図であ
る。なお断面図において、封止樹脂を示す構成について
は便宜上、ドットでハッチング代用としている。First, a resin-sealed semiconductor device according to a first embodiment of the present invention will be described with reference to FIG. Figure 1
Is a diagram showing a resin-encapsulated semiconductor device of the present embodiment,
1A is a plan view, FIG. 1B is a bottom view, and FIG.
FIG. 2 is a cross-sectional view showing a cross section taken along a line BB1 in FIG. In the cross-sectional views, for the sake of convenience, the configuration showing the sealing resin is replaced by dots instead of hatching.

【００５１】図１に示すように、本実施形態の樹脂封止
型半導体装置は、一主面に複数の電極パッド１７が一次
元配列でその周辺に配置された半導体素子１３と、その
半導体素子１３の一主面に形成され、半導体素子１３の
電極パッド１７の配列を別の配列に変換する配置変換部
材１８と、半導体素子１３の電極パッド１７と配置変換
部材１８を介して電気的に接続され、外部実装基板の接
続電極の配列で構成された外部電極を形成するランド構
成体３と、ランド構成体３の少なくとも一面を露出させ
て半導体素子１３の外囲を封止した封止樹脂１５とを有
する樹脂封止型半導体装置であり、配置変換部材１８
は、絶縁樹脂材より構成され、半導体素子１３の電極パ
ッド１７の一次元配列を二次元配列（グリッドアレー）
に変換する電極部を有した部材である。具体的には、配
置変換部材１８は、絶縁樹脂材より構成され、その主面
に半導体素子１３の電極パッド１７の配列に対応した配
列で構成された第１電極部１９を有し、他面に第１電極
部１９と内部配線２０で接続され、ランド構成体１３の
配列に対応した二次元配列で構成された第２電極部２１
を有した配置変換部材であり、第１電極部１９と半導体
素子１３の電極パッド１７とを接続し、第２電極部２１
とランド構成体３とを接続しているものである。As shown in FIG. 1, the resin-encapsulated semiconductor device of the present embodiment includes a semiconductor element 13 having a plurality of electrode pads 17 arranged on one main surface in a one-dimensional array around the semiconductor element 13, 13, which is formed on one main surface and converts the arrangement of the electrode pads 17 of the semiconductor element 13 to another arrangement, and is electrically connected to the electrode pads 17 of the semiconductor element 13 via the arrangement conversion member 18. A land member 3 forming an external electrode composed of an array of connection electrodes on an external mounting board; and a sealing resin 15 exposing at least one surface of the land member 3 to seal the outer periphery of the semiconductor element 13. And a placement conversion member 18.
Is a two-dimensional array (grid array) composed of an insulating resin material and one-dimensionally arraying the electrode pads 17 of the semiconductor element 13.
This is a member having an electrode part for converting the component into a component. Specifically, the arrangement conversion member 18 is made of an insulating resin material, has a first electrode portion 19 on the main surface thereof in an arrangement corresponding to the arrangement of the electrode pads 17 of the semiconductor element 13, and has another surface. Are connected to the first electrode unit 19 via the internal wiring 20 and are configured in a two-dimensional array corresponding to the array of the land structures 13.
A connection conversion member having a first electrode portion 19 and an electrode pad 17 of the semiconductor element 13, and a second electrode portion 21.
And the land structure 3.

【００５２】また本実施形態の配置変換部材１８は、耐
熱性を有したポリイミド樹脂基材の表面、裏面の各々に
第１電極部１９、第２電極部２１を形成し、スルーホー
ルを通して内部配線２０で接続した部材に対して、表
面、裏面に１０［μｍ］程度の極薄厚の絶縁性接着剤層
が形成されたものであり、第１電極部１９、第２電極部
２１の面は各々、接着剤層から面出しされているので導
通上は問題ない。したがって本実施形態で用いた配置変
換部材１８は、接着力を有するとともに、接着剤層によ
る弾性力を有した絶縁樹脂により構成されているもので
あり、半導体素子１３とランド構成体３との間に介在さ
せることにより、外的衝撃、および内部の熱応力等の内
的衝撃から半導体素子１３へのダメージを防止できる機
能を有している。The layout changing member 18 of the present embodiment has a first electrode portion 19 and a second electrode portion 21 formed on the front and back surfaces of a heat-resistant polyimide resin base material, respectively. An ultra-thin insulating adhesive layer having a thickness of about 10 [μm] is formed on the front and back surfaces of the members connected at 20. The surfaces of the first electrode portion 19 and the second electrode portion 21 are respectively Since it is exposed from the adhesive layer, there is no problem in conduction. Therefore, the arrangement conversion member 18 used in the present embodiment has an adhesive force and is made of an insulating resin having an elastic force due to the adhesive layer. Has a function of preventing damage to the semiconductor element 13 from external impact and internal impact such as internal thermal stress.

【００５３】本実施形態で用いた半導体素子１３は図２
の平面図に示すように、チップ２２の表面の電極パッド
１７はチップ２２の面内の周辺部に一次元的に配置され
ているものである。このような半導体素子を用いて樹脂
封止型半導体装置を構成した場合、通常ではその電極パ
ッド配置をそのままの配置でパッケージの外部電極に接
続するため、外部電極も一次元的な配置となってしま
う。しかしながら本実施形態のターミナルランドフレー
ムを用いて樹脂封止型半導体装置を構成する場合、一次
元配置のままで外部電極を構成すると半導体素子の面積
の分のランド構成体が有効に機能せず、外部電極として
のランド構成体は半導体素子の周囲に配置されるため、
その分の面積が加算され樹脂封止型半導体装置の面積が
増大してしまう。The semiconductor device 13 used in this embodiment is shown in FIG.
As shown in the plan view, the electrode pads 17 on the surface of the chip 22 are one-dimensionally arranged on the peripheral portion in the plane of the chip 22. When a resin-encapsulated semiconductor device is configured using such a semiconductor element, the electrode pads are usually connected to the external electrodes of the package in the same arrangement, so that the external electrodes also have a one-dimensional arrangement. I will. However, when configuring the resin-encapsulated semiconductor device using the terminal land frame of the present embodiment, if the external electrodes are configured in a one-dimensional arrangement, the land structure corresponding to the area of the semiconductor element does not function effectively. Since the land structure as an external electrode is arranged around the semiconductor element,
The area corresponding to the addition is added, and the area of the resin-encapsulated semiconductor device increases.

【００５４】本実施形態の樹脂封止型半導体装置では、
図１に示したように、半導体素子１３の一主面とランド
構成体３との間に介在した配置変換部材１８により、半
導体素子１３の一次元的な電極パッドの配列を変換し、
外部電極であるランド構成体３の配列を二次元的な配列
に変換するものである。それにより樹脂封止型半導体装
置の面積の増大を抑えるものであり、さらに樹脂封止型
半導体装置の面積内において、外部電極のピッチを必要
以上に小さくすることなく、その面内に配置できるの
で、基板実装時の実装性を損なうことはなくなる。また
外部電極としてのランド構成体３の配置は、予め基板実
装する際の実装基板上の接続電極の対応した配置を構成
しているので、基板実装の利便性を有した樹脂封止型半
導体装置である。In the resin-sealed semiconductor device of this embodiment,
As shown in FIG. 1, the one-dimensional arrangement of the electrode pads of the semiconductor element 13 is changed by the arrangement conversion member 18 interposed between one main surface of the semiconductor element 13 and the land structure 3.
This is for converting the arrangement of the land structures 3 as external electrodes into a two-dimensional arrangement. This suppresses an increase in the area of the resin-encapsulated semiconductor device, and furthermore, in the area of the resin-encapsulated semiconductor device, the external electrodes can be arranged on the plane without making the pitch of the external electrodes unnecessarily small. Therefore, the mountability at the time of mounting on the substrate is not impaired. Also, the arrangement of the land structure 3 as an external electrode constitutes a corresponding arrangement of the connection electrodes on the mounting substrate when the substrate is mounted in advance, so that the resin-sealed semiconductor device having the convenience of mounting on the substrate is provided. It is.

【００５５】次に本実施形態の樹脂封止型半導体装置の
製造方法について図面を参照しながら説明する。図３〜
図６はターミナルランドフレームを用いた樹脂封止型半
導体装置の製造方法を示す工程ごとの図である。なお断
面図において、配置変換部材の絶縁樹脂材を示す構成は
ハッチングを省略し、封止樹脂を示す構成については便
宜上、ドットでハッチング代用としている。Next, a method for manufacturing the resin-encapsulated semiconductor device of the present embodiment will be described with reference to the drawings. FIG. 3-
FIG. 6 is a view for each step showing a method for manufacturing a resin-sealed semiconductor device using a terminal land frame. In the cross-sectional view, hatching is omitted in the configuration showing the insulating resin material of the arrangement conversion member, and the configuration showing the sealing resin is replaced by dots for convenience.

【００５６】まず図３に示すように、配置変換部材を用
意する。図３（ａ）は平面図、図３（ｂ）は断面図、図
３（ｃ）は底面図である。用意する配置変換部材１８
は、基材としてポリイミドに代表される耐熱性を有した
絶縁樹脂材２３より構成され、その一面に接続しようと
する半導体素子の電極パッドの配列に対応した配列で構
成された第１電極部１９と、他面に第１電極部１９と内
部配線２０で接続され、接続に用いるターミナルランド
フレームのランド構成体の配列に対応した配列で構成さ
れた第２電極部２１とを有した配置変換部材である。ま
た表面、裏面に１０［μｍ］程度の極薄厚の絶縁性の接
着剤層（図示せず）が形成されたものであり、第１電極
部１９、第２電極部２１の面は各々、接着剤層から面出
しされており、電極部は導通し、他は絶縁された部材で
ある。この配置変換部材１８は、接着力を有するととも
に、接着剤層による弾性力を有した絶縁樹脂により構成
されているものであり、半導体素子とランド構成体との
間に介在させることにより、外的衝撃、および内部の熱
応力等の内的衝撃から半導体素子へのダメージを防止で
きる機能を有している。First, as shown in FIG. 3, an arrangement conversion member is prepared. 3A is a plan view, FIG. 3B is a cross-sectional view, and FIG. 3C is a bottom view. Arrangement conversion member 18 to be prepared
Is a first electrode portion 19 composed of an insulating resin material 23 having heat resistance typified by polyimide as a base material, and having an arrangement corresponding to an arrangement of electrode pads of a semiconductor element to be connected to one surface thereof. And a second electrode part 21 connected to the first electrode part 19 and the internal wiring 20 on the other surface and having an arrangement corresponding to the arrangement of the land components of the terminal land frame used for the connection. It is. Also, an extremely thin insulating adhesive layer (not shown) of about 10 [μm] is formed on the front and back surfaces, and the surfaces of the first electrode portion 19 and the second electrode portion 21 are respectively bonded. It is exposed from the agent layer, the electrode portion is conductive, and the others are insulated members. The arrangement changing member 18 is made of an insulating resin having an adhesive force and an elastic force by an adhesive layer, and is externally provided by being interposed between the semiconductor element and the land structure. The semiconductor device has a function of preventing damage to the semiconductor element from an impact and an internal impact such as an internal thermal stress.

【００５７】つまり本実施形態で用いる配置変換部材１
８は、一次元的な第１電極部１９の配列を二次元的な第
２電極部２１の配列に変換できる部材であり、図３に示
すように、一次元配列の２０個の第１電極部１９をその
裏面側では二次元配列の２０個の第２電極部２１に配置
変換している。That is, the arrangement changing member 1 used in the present embodiment.
Reference numeral 8 denotes a member that can convert the one-dimensional arrangement of the first electrode portions 19 into a two-dimensional arrangement of the second electrode portions 21. As shown in FIG. The portion 19 is rearranged on the back surface into 20 second electrode portions 21 in a two-dimensional array.

【００５８】次に図４に示すように、フレーム部材を用
意する。図４において、図４（ａ）は平面図であり、図
４（ｂ）は図４（ａ）のＣ−Ｃ１箇所の断面図である。
フレーム部材としては、金属板よりなるフレーム本体１
と、フレーム本体１の領域内に配設されて、薄厚部２に
よりフレーム本体１と接続し、かつフレーム本体１より
も突出して形成され、その底面の面積よりも上面の面積
が大きい複数のランド構成体３とよりなり、各ランド構
成体３は外部実装基板の接続電極の配列に対応した配列
を有し、またランド構成体３はフレーム本体１から突出
した方向への押圧力によってのみ、薄厚部２が破断され
てランド構成体３がフレーム本体１より分離される構成
であるターミナルランドフレームを用意する。Next, as shown in FIG. 4, a frame member is prepared. 4A is a plan view, and FIG. 4B is a cross-sectional view taken along a line C-C1 in FIG. 4A.
Frame body 1 made of a metal plate as a frame member
And a plurality of lands arranged in the area of the frame main body 1, connected to the frame main body 1 by the thin portion 2, formed so as to protrude from the frame main body 1, and having an upper surface area larger than a bottom surface area thereof. Each land structure 3 has an arrangement corresponding to the arrangement of the connection electrodes of the external mounting board, and the land structure 3 has a thin thickness only by a pressing force in a direction protruding from the frame body 1. A terminal land frame having a configuration in which the portion 2 is broken and the land structure 3 is separated from the frame body 1 is prepared.

【００５９】次に図５，図６にしたがって樹脂封止型半
導体装置のパッケージング工程の詳細を説明する。Next, the packaging process of the resin-encapsulated semiconductor device will be described in detail with reference to FIGS.

【００６０】まず図５（ａ），図５（ｂ）に示すよう
に、一主面に電極パッド１７が一次元配列された半導体
素子１３の電極パッド１７と、前工程で用意した配置変
換部材１８の表面の第１電極部１９とを接続し、半導体
素子１３の表面に配置変換部材１８を接着剤により貼付
形成する。これは配置変換部材の半導体素子への貼り付
け工程であるが、半導体素子としてはチップ状態以外で
も、半導体素子が面内に複数個形成されたウェハー状態
でもよい。ウェハー状態の半導体素子に配置変換部材を
形成することにより、形成工程の効率が向上し、予め配
置変換部材が形成された半導体素子を用意することも可
能になる。First, as shown in FIGS. 5A and 5B, the electrode pad 17 of the semiconductor element 13 in which the electrode pads 17 are one-dimensionally arranged on one main surface, and the arrangement conversion member prepared in the previous step. The first electrode section 19 on the surface of the semiconductor element 13 is connected, and the arrangement conversion member 18 is attached to the surface of the semiconductor element 13 with an adhesive. This is a step of attaching the arrangement conversion member to the semiconductor element. The semiconductor element may be in a state other than a chip state or in a wafer state in which a plurality of semiconductor elements are formed in a plane. By forming the placement conversion member on the semiconductor element in a wafer state, the efficiency of the forming process is improved, and it becomes possible to prepare a semiconductor element on which the placement conversion member is formed in advance.

【００６１】図５（ｃ）は半導体素子１３に配置変換部
材１８を貼り付けた後に加圧処理した状態を示す。この
状態で半導体素子１３上に配置変換部材１８が一体で形
成された状態となる。FIG. 5C shows a state in which the arrangement conversion member 18 is attached to the semiconductor element 13 and then subjected to a pressure treatment. In this state, the arrangement conversion member 18 is integrally formed on the semiconductor element 13.

【００６２】次に図５（ｄ）に示すように、前工程で用
意したターミナルランドフレームのランド構成体３の上
面（突出した側）と、半導体素子１３に形成した配置変
換部材１８の第２電極部２１とを接続し、ターミナルラ
ンドフレームのランド構成体３上に配置変換部材１８を
介して半導体素子１３をフリップチップ実装し、半導体
素子１３の電極パッド１７とターミナルランドフレーム
のランド構成体３とを各々電気的に接続する。ここでの
接続において、配置変換部材１８の第２電極部２１とタ
ーミナルランドフレームのランド構成体３との接着力が
弱い場合は、別途、導電性接着剤を用いて両者を接着し
てもよい。接着力を強化することにより、後工程の樹脂
封止工程での位置ズレを防止し、接続の信頼性を得るこ
とができる。Next, as shown in FIG. 5D, the upper surface (projecting side) of the land structure 3 of the terminal land frame prepared in the previous step and the second of the layout changing member 18 formed on the semiconductor element 13 are formed. The semiconductor device 13 is flip-chip mounted on the land structure 3 of the terminal land frame via the layout conversion member 18 by connecting the electrode portion 21 and the electrode pad 17 of the semiconductor device 13 and the land structure 3 of the terminal land frame. Are electrically connected to each other. In the connection here, when the adhesive strength between the second electrode portion 21 of the arrangement conversion member 18 and the land structure 3 of the terminal land frame is weak, the two may be separately bonded using a conductive adhesive. . By strengthening the adhesive force, it is possible to prevent displacement in a resin sealing step in a later step, and to obtain connection reliability.

【００６３】次に図６（ａ）に示すように、ターミナル
ランドフレームの上面側であって、その面のランド構成
体３上に搭載した半導体素子１３の外囲を封止樹脂１５
により封止し、樹脂封止型半導体装置構成体２４を形成
する。この樹脂封止は通常のトランスファーモールドに
より行うことができ、ターミナルランドフレーム自体が
マスク機能を果たすため、ターミナルランドフレーム裏
面への樹脂の回り込みを防止して片面封止できる。Next, as shown in FIG. 6A, the outer periphery of the semiconductor element 13 mounted on the land structure 3 on the upper surface side of the terminal land frame is sealed with a sealing resin 15.
To form a resin-sealed semiconductor device component 24. This resin sealing can be performed by normal transfer molding, and since the terminal land frame itself functions as a mask, the resin can be prevented from flowing around to the back surface of the terminal land frame and can be sealed on one side.

【００６４】次に図６（ｂ），図６（ｃ）に示すよう
に、樹脂封止後のターミナルランドフレームの下方から
各ランド構成体３の底面に対して、ピン等による押圧力
を印加し、ターミナルランドフレームのフレーム本体１
とランド構成体３とを接続している薄厚部２を破断さ
せ、樹脂封止型半導体装置構成体２４をフレーム本体１
から分離させる。図６（ｂ）中、三角印は押圧力を示し
ている。Next, as shown in FIGS. 6B and 6C, a pressing force by a pin or the like is applied to the bottom surface of each land structure 3 from below the terminal land frame after resin sealing. Frame body 1 of terminal land frame
The thin portion 2 connecting the resin and the land structure 3 is broken, and the resin-encapsulated semiconductor device structure 24 is moved to the frame body 1.
Separated from In FIG. 6B, triangular marks indicate the pressing force.

【００６５】以上の工程により、図６（ｄ）に示すよう
な樹脂封止型半導体装置を得ることができる。図６
（ｄ）に示す樹脂封止型半導体装置は、前述の図１で説
明した形態と同様、一主面に複数の電極パッド１７が一
次元配列でその周辺に配置された半導体素子１３と、そ
の半導体素子１３の一主面に形成され、半導体素子１３
の電極パッド１７の配列を別の配列に変換する配置変換
部材１８と、半導体素子１３の電極パッド１７と配置変
換部材１８を介して電気的に接続され、外部実装基板の
接続電極の配列で構成された外部電極を形成するランド
構成体３と、ランド構成体３の少なくとも一面を露出さ
せて半導体素子１３の外囲を封止した封止樹脂１５とを
有する樹脂封止型半導体装置であり、半導体素子１３の
電極パッド１７の一次元配列を二次元配列に変換する電
極部を有した配置変換部材１８により、外部電極の効率
的配置がなされた実装利便性の高い樹脂封止型半導体装
置である。Through the above steps, a resin-sealed semiconductor device as shown in FIG. 6D can be obtained. FIG.
The resin-encapsulated semiconductor device shown in (d) has a semiconductor element 13 in which a plurality of electrode pads 17 are arranged in a one-dimensional array around one main surface, similarly to the embodiment described with reference to FIG. The semiconductor element 13 is formed on one main surface of the semiconductor element 13.
The arrangement conversion member 18 for converting the arrangement of the electrode pads 17 of the semiconductor device 13 into another arrangement is electrically connected to the arrangement of the electrode pads 17 of the semiconductor element 13 via the arrangement conversion member 18, and is configured by an arrangement of connection electrodes of the external mounting board. And a sealing resin 15 having at least one surface of the land member 3 exposed to seal the outer periphery of the semiconductor element 13. The arrangement conversion member 18 having an electrode portion for converting a one-dimensional arrangement of the electrode pads 17 of the semiconductor element 13 into a two-dimensional arrangement enables a resin-encapsulated semiconductor device in which the external electrodes are efficiently arranged and the mounting convenience is high. is there.

【００６６】以上、本実施形態の樹脂封止型半導体装置
の製造方法により、ターミナルランドフレームととも
に、絶縁樹脂材より構成され、その表面に接続しようす
る半導体素子の電極パッドの配列に対応した配列で構成
された第１電極部と、裏面に前記第１電極部と内部配線
で接続され、ターミナルランドフレームのランド構成体
の配列に対応した配列で構成された第２電極部とを有し
た配置変換部材を用い、一主面に電極パッドが配列され
た半導体素子の電極パッドとその配置変換部材の表面の
第１電極部とを接続し、半導体素子の表面に配置変換部
材を形成するため、半導体素子の電極パッドの一次元配
列を二次元配列に変換する電極部を有した配置変換部材
により、外部電極の効率的配置がなされた実装利便性の
高い樹脂封止型半導体装置を製造できるものである。As described above, according to the method of manufacturing the resin-encapsulated semiconductor device of the present embodiment, the terminal land frame and the insulating resin material are used, and are arranged in an arrangement corresponding to the arrangement of the electrode pads of the semiconductor elements to be connected to the surface. An arrangement conversion having a first electrode part configured and a second electrode part connected to the back surface of the first electrode part by internal wiring and configured in an arrangement corresponding to an arrangement of land structures of the terminal land frame. A semiconductor device for connecting the electrode pads of the semiconductor element having the electrode pads arranged on one principal surface thereof to the first electrode portion on the surface of the arrangement conversion member using a member, and forming the arrangement conversion member on the surface of the semiconductor element; A resin-encapsulated semi-conductor with high mounting efficiency and efficient placement of external electrodes by means of an arrangement conversion member having an electrode part for converting a one-dimensional array of element electrode pads into a two-dimensional array Those capable of producing devices.

【００６７】次に図７を参照して本実施形態の第２の実
施形態の樹脂封止型半導体装置について説明する。図７
は本実施形態の樹脂封止型半導体装置を示す図であり、
図７（ａ）は平面図、図７（ｂ）は底面図、図７（ｃ）
は図７（ｂ）のＤ−Ｄ１箇所の断面を示した断面図であ
る。Next, a resin-sealed semiconductor device according to a second embodiment of the present invention will be described with reference to FIG. FIG.
Is a diagram showing a resin-encapsulated semiconductor device of the present embodiment,
7A is a plan view, FIG. 7B is a bottom view, and FIG.
FIG. 8 is a cross-sectional view showing a cross section taken along a line D-D1 in FIG.

【００６８】図７に示すように、本実施形態の樹脂封止
型半導体装置は、一主面に第１の電極パッド１７ｆが配
列された第１の半導体素子１３ｆと、第１の半導体素子
１３ｆの第１の電極パッド１７ｆと電気的に接続され、
外部実装基板の接続電極の配列で構成された外部電極を
形成する第１のランド構成体３ｆと、第１の半導体素子
１３ｆの一主面と第１のランド構成体３ｆとの間に介在
した配置変換部材１８と、第１の半導体素子１３ｆの第
１の電極パッド１７ｆが形成された面と反対の面に接着
剤により積層されて搭載され、第２の電極パッド（図示
せず）を有した第２の半導体素子１３ｓと、第２の半導
体素子１３ｓの第２の電極パッドと金属細線１４で接続
され、外部実装基板の接続電極の配列で構成された外部
電極を形成する第２のランド構成体３ｓと、第１，第２
の各ランド構成体３ｆ，３ｓの少なくとも一面を露出さ
せて第１，第２の各半導体素子１３ｆ，１３ｓの外囲を
封止した封止樹脂１５とよりなる積層チップ型の樹脂封
止型半導体装置であって、配置変換部材１８は、シート
状の絶縁樹脂材より構成され、その表面に第１の半導体
素子１３ｆの第１の電極パッド１７ｆの配列に対応した
配列で構成された第１電極部１９を有し、裏面に第１電
極部１９と内部配線２０で接続され、第１のランド構成
体３ｆの配列に対応した配列で構成された第２電極部２
１を有した配置変換部材１８であり、第１電極部１９と
第１の半導体素子１３ｆの第１の電極パッド１７ｆとが
接続され、第２電極部２１と第１のランド構成体３ｆと
が接続されている樹脂封止型半導体装置である。そして
本実施形態では、第１の半導体素子１３ｆはロジック素
子であり、第２の半導体素子１３ｓはメモリー素子を用
い、外部電極配置の効率化を図っている。As shown in FIG. 7, the resin-encapsulated semiconductor device of this embodiment has a first semiconductor element 13f having a first electrode pad 17f arranged on one main surface, and a first semiconductor element 13f. Electrically connected to the first electrode pad 17f,
A first land structure 3f that forms an external electrode formed of an array of connection electrodes on an external mounting substrate, and is interposed between one main surface of the first semiconductor element 13f and the first land structure 3f. An arrangement conversion member 18 is mounted on the surface of the first semiconductor element 13f, which is opposite to the surface on which the first electrode pads 17f are formed, with an adhesive, and has a second electrode pad (not shown). The second semiconductor element 13s and a second land which is connected to the second electrode pad of the second semiconductor element 13s by a thin metal wire 14 and forms an external electrode formed by an array of connection electrodes on an external mounting substrate. Constituent body 3s, first and second
And a sealing resin 15 that exposes at least one surface of each of the land structures 3f and 3s and seals the outer periphery of the first and second semiconductor elements 13f and 13s. In the device, the arrangement conversion member 18 is made of a sheet-shaped insulating resin material, and has a first electrode formed on the surface thereof in an arrangement corresponding to the arrangement of the first electrode pads 17f of the first semiconductor element 13f. The second electrode portion 2 having a portion 19, connected to the first electrode portion 19 on the back surface by the internal wiring 20, and configured in an arrangement corresponding to the arrangement of the first land structure 3f.
1, the first electrode portion 19 is connected to the first electrode pad 17f of the first semiconductor element 13f, and the second electrode portion 21 and the first land structure 3f are connected to each other. It is a resin-sealed semiconductor device connected. In the present embodiment, the first semiconductor element 13f is a logic element, and the second semiconductor element 13s is a memory element, and the arrangement of external electrodes is made more efficient.

【００６９】なお、本実施形態の樹脂封止型半導体装置
はターミナルランドフレームを用いて形成されているた
め、その特性上、ランド構成体３ｆ，３ｓがその底面に
配列され、またランド構成体３ｆ，３ｓが封止樹脂１５
の底面よりも微少量で突出して設けられ、基板実装時の
スタンドオフが形成されているものである。Since the resin-encapsulated semiconductor device of the present embodiment is formed using a terminal land frame, the land structures 3f and 3s are arranged on the bottom surface of the resin-sealed semiconductor device, and the land structure 3f , 3s is sealing resin 15
Is provided so as to protrude by a small amount from the bottom surface, and a standoff at the time of mounting on a substrate is formed.

【００７０】本実施形態においても、樹脂封止型半導体
装置の基本形態は前述の第１の実施形態の樹脂封止型半
導体装置と同様であり、また用いた配置変換部材１８の
構成も前述の第１の実施形態と同様である。Also in this embodiment, the basic configuration of the resin-encapsulated semiconductor device is the same as that of the first embodiment, and the configuration of the arrangement conversion member 18 used is also the same as that of the first embodiment. This is the same as in the first embodiment.

【００７１】本実施形態の樹脂封止型半導体装置は、第
１の半導体素子１３ｆと外部電極であるランド構成体３
ｆとの間に配置変換部材１８を介在させ、ランド構成体
３ｆの配置を有効にすることにより、面積の有効活用を
図ることができる。そのため、さらに別の第２の半導体
素子１３ｓを先に搭載した第１の半導体素子１３ｆ上に
積層配置することが可能となり、チップ・オン・チップ
のスタック構造を採用しても、外部電極の面積増大は必
要最小限に留めることができるので、小型で高密度の樹
脂封止型半導体装置を実現することができる。特にスタ
ック構造では、ランド構成体３ｆと配置変換部材１８を
介して接続する第１の半導体素子１３ｆに電極パッド数
の多いマイコンロジック素子を用い、その上に比較的電
極パッド数の少ないメモリー素子を第２の半導体素子１
３ｓとして搭載することにより、外部電極の面積増大は
必要最小限に留め、小型で高密度の樹脂封止型半導体装
置を実現することができる。The resin-encapsulated semiconductor device of the present embodiment includes a first semiconductor element 13f and a land structure 3 serving as an external electrode.
By arranging the arrangement conversion member 18 between the first and the second members f and making the arrangement of the land members 3f effective, the area can be effectively utilized. For this reason, it is possible to further arrange the second semiconductor element 13s on the first semiconductor element 13f on which the second semiconductor element 13s is mounted first, and even if a chip-on-chip stack structure is adopted, the area of the external electrode is increased. Since the increase can be kept to a necessary minimum, a small and high-density resin-sealed semiconductor device can be realized. In particular, in the stack structure, a microcomputer logic element having a large number of electrode pads is used as the first semiconductor element 13f connected to the land structure 3f via the arrangement conversion member 18, and a memory element having a relatively small number of electrode pads is further provided thereon. Second semiconductor element 1
By mounting as 3 s, an increase in the area of the external electrodes can be minimized, and a small-sized, high-density resin-sealed semiconductor device can be realized.

【００７２】次に本実施形態の樹脂封止型半導体装置の
製造方法について図面を参照しながら説明する。図８〜
図１０はターミナルランドフレームを用いた樹脂封止型
半導体装置の製造方法を示す工程ごとの図である。な
お、本実施形態の樹脂封止型半導体装置の製造方法にお
いては、用意するターミナルランドフレーム、配置変換
部材については前述と同様であるため省略する。Next, a method for manufacturing the resin-encapsulated semiconductor device of the present embodiment will be described with reference to the drawings. Fig. 8-
FIG. 10 is a view for each step showing a method for manufacturing a resin-encapsulated semiconductor device using a terminal land frame. In the method of manufacturing the resin-encapsulated semiconductor device according to the present embodiment, the terminal land frame and the arrangement conversion member to be prepared are the same as those described above, and thus will not be described.

【００７３】まず図８（ａ），図８（ｂ）に示すよう
に、一主面に第１の電極パッド１７ｆが一次元配列され
た第１の半導体素子１３ｆの第１の電極パッド１７ｆ
と、用意した配置変換部材１８の表面の第１電極部１９
とを接続し、第１の半導体素子３ｆの表面に配置変換部
材１８を接着剤により貼付形成する。これは配置変換部
材１８の半導体素子への貼り付け工程であるが、半導体
素子１３ｆとしては図示したようにチップ状態以外で
も、半導体素子が面内に複数個形成されたウェハー状態
でもよい。ウェハー状態の半導体素子に配置変換部材を
形成することにより、形成工程の効率が向上し、予め配
置変換部材が形成された半導体素子を用意することも可
能になる。First, as shown in FIGS. 8A and 8B, the first electrode pad 17f of the first semiconductor element 13f in which the first electrode pads 17f are one-dimensionally arranged on one main surface.
And the first electrode portion 19 on the surface of the prepared arrangement conversion member 18.
Are connected to each other, and the arrangement conversion member 18 is attached to the surface of the first semiconductor element 3f with an adhesive. This is a step of attaching the arrangement conversion member 18 to the semiconductor element. The semiconductor element 13f may be in a wafer state in which a plurality of semiconductor elements are formed in a plane other than a chip state as shown in the figure. By forming the placement conversion member on the semiconductor element in a wafer state, the efficiency of the forming process is improved, and it becomes possible to prepare a semiconductor element on which the placement conversion member is formed in advance.

【００７４】図８（ｃ）は第１の半導体素子１３ｆに配
置変換部材１８を貼り付けた後に加圧処理した状態を示
す。この状態で第１の半導体素子１３ｆ上に配置変換部
材１８が一体で形成された状態となる。FIG. 8C shows a state in which the placement conversion member 18 is attached to the first semiconductor element 13f and then subjected to a pressure treatment. In this state, the arrangement conversion member 18 is integrally formed on the first semiconductor element 13f.

【００７５】次に図８（ｄ）に示すように、用意したタ
ーミナルランドフレームのランド構成体３ｆの上面（突
出した側）と、第１の半導体素子１３ｆに形成した配置
変換部材１８の第２電極部２１とを接続し、ターミナル
ランドフレームのランド構成体３ｆ上に配置変換部材１
８を介して第１の半導体素子１３ｆをフリップチップ実
装し、第１の半導体素子１３ｆの第１の電極パッド１７
ｆとターミナルランドフレームのランド構成体３ｆとを
各々電気的に接続する。ここでの接続において、配置変
換部材１８の第２電極部２１とターミナルランドフレー
ムのランド構成体３ｆとの接着力が弱い場合は、別途、
導電性接着剤を用いて両者を接着してもよい。接着力を
強化することにより、後工程のチップ積層工程、樹脂封
止工程での位置ズレを防止し、接続の信頼性を得ること
ができる。Next, as shown in FIG. 8D, the upper surface (projecting side) of the land structure 3f of the prepared terminal land frame and the second of the arrangement conversion members 18 formed on the first semiconductor element 13f. The electrode unit 21 is connected to the land conversion member 1 on the land structure 3f of the terminal land frame.
8, the first semiconductor element 13f is flip-chip mounted, and the first electrode pad 17 of the first semiconductor element 13f is
f and the land structure 3f of the terminal land frame are electrically connected to each other. In this connection, if the adhesive force between the second electrode portion 21 of the arrangement conversion member 18 and the land structure 3f of the terminal land frame is weak, separate connection is made.
Both may be bonded using a conductive adhesive. By strengthening the adhesive force, it is possible to prevent displacement in a chip laminating step and a resin sealing step in a later step, and to obtain connection reliability.

【００７６】次に図９（ａ）に示すように、ターミナル
ランドフレーム上に接続した第１の半導体素子１３ｆ上
に積層させて電極パッド（図示せず）を有した第２の半
導体素子１３ｓを搭載する。この搭載は接着剤を介して
両素子を積層搭載するものである。この第２の半導体素
子１３ｓの搭載において、ボンディング押圧が第１の半
導体素子１３ｆに印加されるが、介在した配置変換部材
１８の存在によりその印加される圧力は吸収されるので
第１の半導体素子１３ｆへのダメージを防止できる。な
お、本実施形態では、スタック構造を構成する第１の半
導体素子１３ｆに電極パッド数の多いマイコンロジック
素子を用い、その上に比較的電極パッド数の少ないメモ
リー素子を第２の半導体素子１３ｓとして搭載してい
る。Next, as shown in FIG. 9A, a second semiconductor element 13s having an electrode pad (not shown) is laminated on the first semiconductor element 13f connected to the terminal land frame. Mount. In this mounting, both elements are stacked and mounted via an adhesive. In mounting the second semiconductor element 13s, bonding pressure is applied to the first semiconductor element 13f, but the applied pressure is absorbed by the presence of the interposition conversion member 18 so that the first semiconductor element 13f is absorbed. 13f can be prevented from being damaged. In this embodiment, a microcomputer logic element having a large number of electrode pads is used as the first semiconductor element 13f forming the stack structure, and a memory element having a relatively small number of electrode pads is formed thereon as the second semiconductor element 13s. It is installed.

【００７７】次に図９（ｂ）に示すように、第１の半導
体素子１３ｆの背面上に搭載した第２の半導体素子１３
ｓの電極パッドとターミナルランドフレームのランド構
成体３ｓとを金属細線１４で電気的に接続する。この金
属細線１４の接続において、細線のボンディング押圧が
第２の半導体素子１３ｓ，第１の半導体素子１３ｆと印
加されるが、介在した配置変換部材１８の存在によりそ
の印加される圧力は吸収されるので各半導体素子へのダ
メージを防止できる。Next, as shown in FIG. 9B, the second semiconductor element 13 mounted on the back of the first semiconductor element 13f
s electrode pad and the land structure 3s of the terminal land frame are electrically connected by the thin metal wire 14. In the connection of the thin metal wires 14, the bonding pressure of the thin wires is applied to the second semiconductor element 13s and the first semiconductor element 13f, but the applied pressure is absorbed by the presence of the interposition conversion member 18. Therefore, damage to each semiconductor element can be prevented.

【００７８】次に図９（ｃ）に示すように、ターミナル
ランドフレームの上面側であって、搭載した第１の半導
体素子１３ｆ、その上に積層した第２の半導体素子１３
ｓの外囲を封止樹脂１５により封止し、樹脂封止型半導
体装置構成体２５を形成する。この樹脂封止は通常のト
ランスファーモールドにより行うことができ、ターミナ
ルランドフレーム自体がマスク機能を果たすため、ター
ミナルランドフレーム裏面への樹脂の回り込みを防止し
て片面封止できる。Next, as shown in FIG. 9C, the first semiconductor element 13f mounted on the upper surface side of the terminal land frame and the second semiconductor element 13
The outer periphery of s is sealed with the sealing resin 15 to form a resin-sealed semiconductor device structure 25. This resin sealing can be performed by normal transfer molding, and since the terminal land frame itself functions as a mask, the resin can be prevented from flowing around to the back surface of the terminal land frame and can be sealed on one side.

【００７９】次に図９（ｄ），図１０（ａ）に示すよう
に、樹脂封止後のターミナルランドフレームの下方から
各ランド構成体３ｆ，３ｓの底面に対して、ピン等によ
る押圧力を印加し、ターミナルランドフレームのフレー
ム本体１とランド構成体３ｆ，３ｓとを接続している薄
厚部２を破断させ、樹脂封止型半導体装置構成体２５を
フレーム本体１から分離させる。図９（ｄ）中、三角印
は押圧力を示している。Next, as shown in FIGS. 9 (d) and 10 (a), a pressing force by a pin or the like is applied from below the terminal land frame after resin sealing to the bottom surface of each land structure 3f, 3s. Is applied to break the thin portion 2 connecting the frame main body 1 of the terminal land frame and the land components 3f and 3s to separate the resin-encapsulated semiconductor device component 25 from the frame main body 1. In FIG. 9D, the triangular marks indicate the pressing force.

【００８０】以上の工程により、図１０（ｂ）に示すよ
うな樹脂封止型半導体装置を得ることができる。図１０
（ｂ）に示す樹脂封止型半導体装置は、前述の図７で説
明した形態と同様、一主面に第１の電極パッド１７ｆが
配列された第１の半導体素子１３ｆと、第１の半導体素
子１３ｆの第１の電極パッド１７ｆと電気的に接続さ
れ、外部実装基板の接続電極の配列で構成された外部電
極を形成する第１のランド構成体３ｆと、第１の半導体
素子１３ｆの一主面と第１のランド構成体３ｆとの間に
介在した配置変換部材１８と、第１の半導体素子１３ｆ
の第１の電極パッド１７ｆが形成された面と反対の面に
接着剤により積層されて搭載され、第２の電極パッドを
有した第２の半導体素子１３ｓと、第２の半導体素子１
３ｓの第２の電極パッドと金属細線１４で接続され、外
部実装基板の接続電極の配列で構成された外部電極を形
成する第２のランド構成体３ｓと、第１，第２の各ラン
ド構成体３ｆ，３ｓの少なくとも一面を露出させて第
１，第２の各半導体素子１３ｆ，１３ｓの外囲を封止し
た封止樹脂１５とよりなる積層チップ型の樹脂封止型半
導体装置であって、配置変換部材１８は、シート状の絶
縁樹脂材より構成され、その表面に第１の半導体素子１
３ｆの第１の電極パッド１７ｆの配列に対応した配列で
構成された第１電極部１９を有し、裏面に第１電極部１
９と内部配線２０で接続され、第１のランド構成体３ｆ
の配列に対応した配列で構成された第２電極部２１を有
した配置変換部材１８であり、第１電極部１９と第１の
半導体素子１３ｆの第１の電極パッド１７ｆとが接続さ
れ、第２電極部２１と第１のランド構成体３ｆとが接続
されている樹脂封止型半導体装置である。Through the above steps, a resin-sealed semiconductor device as shown in FIG. 10B can be obtained. FIG.
The resin-encapsulated semiconductor device shown in FIG. 7B has a first semiconductor element 13f in which first electrode pads 17f are arranged on one main surface and a first semiconductor, similarly to the embodiment described with reference to FIG. A first land structure 3f electrically connected to the first electrode pad 17f of the element 13f and forming an external electrode composed of an array of connection electrodes on an external mounting substrate; An arrangement conversion member 18 interposed between the main surface and the first land structure 3f, and a first semiconductor element 13f
A second semiconductor element 13s having a second electrode pad and a second semiconductor element 13s mounted on the surface opposite to the surface on which the first electrode pad 17f is formed, and having a second electrode pad.
A second land structure 3s connected to the 3s second electrode pad by the thin metal wire 14 and forming an external electrode formed by an array of connection electrodes on the external mounting substrate; and a first and second land structure A laminated chip type resin-sealed semiconductor device comprising a sealing resin 15 that exposes at least one surface of the bodies 3f and 3s and seals the outer periphery of the first and second semiconductor elements 13f and 13s. The arrangement conversion member 18 is made of a sheet-shaped insulating resin material, and has a first semiconductor element 1 on its surface.
The first electrode section 19 has an arrangement corresponding to the arrangement of the first electrode pads 17f of the first electrode section 3f.
9 and an internal wiring 20, and the first land structure 3f
The arrangement conversion member 18 has the second electrode portion 21 configured in an arrangement corresponding to the arrangement of the first semiconductor device 13f and the first electrode pad 17f of the first semiconductor element 13f. This is a resin-encapsulated semiconductor device in which the two electrode portions 21 and the first land structure 3f are connected.

【００８１】なお、樹脂封止型半導体装置はランド構成
体３ｆ，３ｓがその底面に配列され、またランド構成体
３ｆ，３ｓが封止樹脂１５の底面よりも微少量で突出し
て設けられ、基板実装時のスタンドオフが形成されてい
るものである。ここで樹脂封止型半導体装置のランド構
成体３ｆ，３ｓの突出量は、用いたターミナルランドフ
レームのフレーム本体の厚み量からランド構成体３ｆ，
３ｓが突出した量を差し引いた量となり、ランド構成体
３ｆ，３ｓの外部ランド電極としてのスタンドオフが形
成されるものである。ここでは、２００［μｍ］の厚み
のフレーム本体に対して、ランド構成体３ｆ，３ｓを１
４０［μｍ］〜１８０［μｍ］（フレーム本体の厚みの
７０［％］〜９０［％］）突出させているため、スタン
ドオフ高さの量は、２０［μｍ］〜６０［μｍ］（フレ
ーム本体の厚みの１０［％］〜３０［％］）となり、基
板実装時のスタンドオフを有したランド電極を得ること
ができる。In the resin-encapsulated semiconductor device, the land members 3f and 3s are arranged on the bottom surface thereof, and the land members 3f and 3s are provided so as to protrude from the bottom surface of the sealing resin 15 by a small amount. A standoff at the time of mounting is formed. Here, the amount of protrusion of the land members 3f, 3s of the resin-encapsulated semiconductor device is determined based on the thickness of the frame body of the used terminal land frame.
3s becomes an amount obtained by subtracting the protruding amount, and a standoff as an external land electrode of the land components 3f and 3s is formed. Here, for the frame body having a thickness of 200 [μm], the land components 3f and 3s are
40 [μm] to 180 [μm] (70 [%] to 90 [%] of the thickness of the frame body), so that the amount of stand-off height is 20 [μm] to 60 [μm] (frame The thickness of the main body is 10% to 30%), and a land electrode having a stand-off when mounted on a substrate can be obtained.

【００８２】以上、本実施形態で示したようなターミナ
ルランドフレームを用いた樹脂封止型半導体装置および
その製造方法により、ターミナルランドフレーム上に半
導体素子を搭載、金属細線接続、樹脂封止後には、ター
ミナルランドフレームのフレーム本体から樹脂封止型半
導体装置構成体を得て、また外部電極としてのランド構
成体をその面内に効率よく変換配置できるので、外部電
極であるランド構成体のピッチを必要以上に小さくする
ことなく、基板実装時の実装性を損なうことはなくな
る。また外部電極としてのランド構成体の配置は、予め
基板実装する際の実装基板上の接続電極の対応した配置
を構成しているので、基板実装の利便性を有した樹脂封
止型半導体装置である。As described above, according to the resin-encapsulated semiconductor device using the terminal land frame and the method for manufacturing the same as described in the present embodiment, the semiconductor element is mounted on the terminal land frame, the thin metal wires are connected, and after the resin sealing, Since the resin-encapsulated semiconductor device structure can be obtained from the frame body of the terminal land frame, and the land structure as an external electrode can be efficiently converted and arranged in the plane, the pitch of the land structure as the external electrode can be reduced. Without reducing the size unnecessarily, the mountability at the time of mounting on the board is not impaired. In addition, since the arrangement of the land structure as an external electrode is configured in advance in accordance with the arrangement of the connection electrodes on the mounting board when the board is mounted, a resin-encapsulated semiconductor device having the convenience of board mounting is used. is there.

【００８３】なお、樹脂封止型半導体装置の底面のラン
ド構成体に対してボール状の電極部を付設することによ
り、基板実装強度をさらに向上させることがてきる。特
に将来の小型携帯機器の利用頻度の増加に伴い、携帯電
話等の通信機器をはじめとする小型携帯機器に搭載され
る樹脂封止型半導体装置の実装利便性と実装強度は重要
視され、外圧の印加等の過酷な使用条件下でも実装信頼
性を維持できる樹脂封止型半導体装置が要望されるが、
本実施形態の樹脂封止型半導体装置およびその製造方法
により、実装利便性向上、将来の基板実装強度に対する
耐久性を得て、信頼性、実装性に優れた樹脂封止型半導
体装置を実現できるものである。By providing a ball-shaped electrode portion on the land structure on the bottom surface of the resin-sealed semiconductor device, the board mounting strength can be further improved. In particular, as the frequency of use of small portable devices in the future increases, mounting convenience and mounting strength of resin-encapsulated semiconductor devices mounted on small portable devices such as communication devices such as cellular phones are regarded as important. There is a demand for a resin-encapsulated semiconductor device that can maintain the mounting reliability even under severe use conditions such as application of
The resin-encapsulated semiconductor device and the method for manufacturing the same according to the present embodiment can improve the convenience of mounting and obtain durability against future substrate mounting strength, and can realize a resin-encapsulated semiconductor device with excellent reliability and mountability. Things.

【００８４】もちろん、製造した樹脂封止型半導体装置
の底面部分には、半導体素子と電気的に接続したランド
構成体を外部電極として配列することができ、面実装タ
イプの半導体装置が得られ、従来のようなリード接合に
よる実装に比べて、基板実装の信頼性を向上させること
ができる。また、本実施形態で製造された樹脂封止型半
導体装置は、ＢＧＡタイプの半導体装置のように、ラン
ド電極を設けた基板を用いるものでなく、ターミナルラ
ンドフレームという金属板からなるフレーム本体から半
導体装置を構成するので、量産性、コスト性などの面に
おいては、従来のＢＧＡタイプの半導体装置よりも有利
となる。さらに製品加工工程において、従来のようなフ
レームからの分離において必要であったリードカット工
程、リードベンド工程をなくし、リードカットによる製
品へのダメージやカット精度の制約をなくすことがで
き、製造工程の削減によってコスト力の強めた画期的な
技術を提供できるものである。Of course, land structures electrically connected to semiconductor elements can be arranged as external electrodes on the bottom surface of the manufactured resin-encapsulated semiconductor device, and a surface-mount type semiconductor device can be obtained. The reliability of substrate mounting can be improved as compared with the conventional mounting by lead bonding. Further, the resin-encapsulated semiconductor device manufactured in the present embodiment does not use a substrate provided with land electrodes as in a BGA type semiconductor device, and uses a terminal land frame as a semiconductor device. Since the device is configured, it is more advantageous than a conventional BGA type semiconductor device in terms of mass productivity and cost. Furthermore, in the product processing process, the lead cut process and lead bend process, which were necessary for separation from the frame as in the past, can be eliminated, eliminating damage to the product due to lead cut and restrictions on cutting accuracy. It is possible to provide innovative technology with increased cost capability through reduction.

【００８５】[0085]

【発明の効果】以上、本発明の樹脂封止型半導体装置
は、半導体素子の一主面とランド構成体との間に介在し
た配置変換部材により、半導体素子の一次元的な電極パ
ッドの配列を変換し、外部電極であるランド構成体の配
列を二次元的な配列に変換することができ、ランド構成
体を面積的に有効配置するとともに、樹脂封止型半導体
装置の面積の増大を抑えることができる。さらに樹脂封
止型半導体装置の面積内において、外部電極であるラン
ド構成体のピッチを必要以上に小さくすることなく、そ
の面内に配置できるので、基板実装時の実装性を損なう
ことはなくなる。また外部電極としてのランド構成体の
配置は、予め基板実装する際の実装基板上の接続電極の
対応した配置を構成しているので、基板実装の利便性を
有した樹脂封止型半導体装置である。As described above, in the resin-encapsulated semiconductor device of the present invention, the one-dimensional arrangement of the electrode pads of the semiconductor element is achieved by the arrangement conversion member interposed between the one main surface of the semiconductor element and the land structure. Can be converted into an array of land structures as external electrodes into a two-dimensional array, and the land structures can be effectively arranged in area, and an increase in the area of the resin-encapsulated semiconductor device can be suppressed. be able to. Furthermore, since the pitch of the land structures as external electrodes can be arranged in the area of the resin-sealed semiconductor device without making the pitch of the external electrodes unnecessarily small, the mountability at the time of substrate mounting is not impaired. In addition, since the arrangement of the land structure as an external electrode is configured in advance in accordance with the arrangement of the connection electrodes on the mounting board when the board is mounted, a resin-encapsulated semiconductor device having the convenience of board mounting is used. is there.

【００８６】また本発明の樹脂封止型半導体装置の製造
方法は、ターミナルランドフレームとともに、絶縁樹脂
材より構成され、その表面に接続しようする半導体素子
の電極パッドの配列に対応した配列で構成された第１電
極部と、裏面に前記第１電極部と内部配線で接続され、
ターミナルランドフレームのランド構成体の配列に対応
した配列で構成された第２電極部とを有した配置変換部
材を用い、一主面に電極パッドが配列された半導体素子
の電極パッドとその配置変換部材の表面の第１電極部と
を接続し、半導体素子の表面に配置変換部材を形成する
ため、半導体素子の電極パッドの一次元配列を二次元配
列に変換する電極部を有した配置変換部材により、外部
電極の効率的配置がなされた実装利便性の高い樹脂封止
型半導体装置を製造できるものである。The method of manufacturing a resin-encapsulated semiconductor device according to the present invention comprises an insulating resin material together with a terminal land frame, and an array corresponding to an array of electrode pads of a semiconductor element to be connected to the surface. A first electrode portion, and a back surface connected to the first electrode portion by internal wiring;
An electrode pad of a semiconductor element having electrode pads arranged on one main surface using an arrangement conversion member having a second electrode portion configured in an arrangement corresponding to an arrangement of land structures of a terminal land frame, and the arrangement conversion thereof An arrangement conversion member having an electrode part for converting a one-dimensional arrangement of an electrode pad of a semiconductor element into a two-dimensional arrangement for connecting the first electrode part on the surface of the member and forming an arrangement conversion member on the surface of the semiconductor element Accordingly, it is possible to manufacture a resin-encapsulated semiconductor device in which the external electrodes are efficiently arranged and which has high mounting convenience.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施形態の樹脂封止型半導体装置を
示す図FIG. 1 is a view showing a resin-sealed semiconductor device according to an embodiment of the present invention;

【図２】本発明の一実施形態の樹脂封止型半導体装置の
半導体素子を示す平面図FIG. 2 is a plan view showing a semiconductor element of the resin-encapsulated semiconductor device according to one embodiment of the present invention;

【図３】本発明の一実施形態の樹脂封止型半導体装置の
製造方法に用いる配置変換部材を示す図FIG. 3 is a view showing an arrangement changing member used in a method for manufacturing a resin-encapsulated semiconductor device according to one embodiment of the present invention;

【図４】本発明の一実施形態の樹脂封止型半導体装置の
製造方法に用いるターミナルランドフレームを示す図FIG. 4 is a view showing a terminal land frame used in a method for manufacturing a resin-encapsulated semiconductor device according to one embodiment of the present invention;

【図５】本発明の一実施形態の樹脂封止型半導体装置の
製造方法を示す断面図FIG. 5 is a sectional view showing the method for manufacturing the resin-sealed semiconductor device according to the embodiment of the present invention;

【図６】本発明の一実施形態の樹脂封止型半導体装置の
製造方法を示す断面図FIG. 6 is a sectional view showing the method of manufacturing the resin-sealed semiconductor device according to one embodiment of the present invention;

【図７】本発明の一実施形態の樹脂封止型半導体装置を
示す図FIG. 7 is a view showing a resin-sealed semiconductor device according to one embodiment of the present invention;

【図８】本発明の一実施形態の樹脂封止型半導体装置の
製造方法を示す断面図FIG. 8 is a sectional view showing the method for manufacturing the resin-encapsulated semiconductor device according to one embodiment of the present invention;

【図９】本発明の一実施形態の樹脂封止型半導体装置の
製造方法を示す断面図FIG. 9 is a sectional view showing the method of manufacturing the resin-sealed semiconductor device according to one embodiment of the present invention;

【図１０】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図FIG. 10 is a sectional view showing the method of manufacturing the resin-sealed semiconductor device according to one embodiment of the present invention;

【図１１】先行技術に示されるターミナルランドフレー
ムを示す図FIG. 11 is a diagram showing a terminal land frame shown in the prior art.

【図１２】先行技術に示されるターミナルランドフレー
ムを示す断面図FIG. 12 is a sectional view showing a terminal land frame shown in the prior art.

【図１３】先行技術に示されるターミナルランドフレー
ムの製造方法を示す断面図FIG. 13 is a sectional view showing a method for manufacturing a terminal land frame shown in the prior art.

【図１４】先行技術に示されるターミナルランドフレー
ムの製造方法を示す断面図FIG. 14 is a sectional view showing a method of manufacturing a terminal land frame shown in the prior art.

【図１５】先行技術に示されるターミナルランドフレー
ムを示す構成図FIG. 15 is a configuration diagram showing a terminal land frame shown in the prior art.

【図１６】先行技術に示される樹脂封止型半導体装置の
製造方法を示す断面図FIG. 16 is a sectional view showing a method of manufacturing a resin-sealed semiconductor device shown in the prior art.

【図１７】先行技術に示される樹脂封止型半導体装置の
製造方法を示す断面図FIG. 17 is a sectional view showing a method of manufacturing a resin-sealed semiconductor device shown in the prior art.

【図１８】先行技術に示される樹脂封止型半導体装置を
示す断面図FIG. 18 is a sectional view showing a resin-sealed semiconductor device shown in the prior art.

【図１９】先行技術に示される樹脂封止型半導体装置の
内部構成を示す図FIG. 19 is a diagram showing the internal configuration of a resin-sealed semiconductor device shown in the prior art.

【符号の説明】[Explanation of symbols]

１ フレーム本体 ２ 薄厚部 ３ ランド構成体 ４ 金属板 ５ ダイ部 ６ 押え金型 ７ 開口部 ８ パンチ部材 ９ 抜きダレ部 １０ せん断部 １１ 破断部 １２ 接着剤 １３ 半導体素子 １４ 金属細線 １５ 封止樹脂 １６ 樹脂封止型半導体装置 １７ 電極パッド １８ 配置変換部材 １９ 第１電極部 ２０ 内部配線 ２１ 第２電極部 ２２ チップ ２３ 絶縁樹脂材 ２４ 樹脂封止型半導体装置構成体 ２５ 樹脂封止型半導体装置構成体 DESCRIPTION OF SYMBOLS 1 Frame main body 2 Thin part 3 Land structure 4 Metal plate 5 Die part 6 Pressing die 7 Opening 8 Punch member 9 Pull-out sagging part 10 Shearing part 11 Breaking part 12 Adhesive 13 Semiconductor element 14 Fine metal wire 15 Sealing resin 16 Resin-sealed semiconductor device 17 Electrode pad 18 Arrangement conversion member 19 First electrode part 20 Internal wiring 21 Second electrode part 22 Chip 23 Insulating resin material 24 Resin-sealed semiconductor device structure 25 Resin-sealed semiconductor device structure

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/07 Ｈ０１Ｌ 23/50 Ｋ 25/18 25/08 Ｚ // Ｈ０１Ｌ 23/50 Ｆターム(参考） 4M109 AA01 BA01 BA03 CA21 DA10 FA04 5F044 AA01 KK02 LL07 RR03 RR08 RR18 5F067 AA01 AA10 AB04 BA03 BC01 BC12 BE09 BE10 CC03 CC07 DA05 DF02 DF20 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 25/07 H01L 23/50 K 25/18 25/08 Z // H01L 23/50 F term (reference) 4M109 AA01 BA01 BA03 CA21 DA10 FA04 5F044 AA01 KK02 LL07 RR03 RR08 RR18 5F067 AA01 AA10 AB04 BA03 BC01 BC12 BE09 BE10 CC03 CC07 DA05 DF02 DF20

Claims (8)

【特許請求の範囲】[Claims] 【請求項１】 一主面に電極パッドを有した半導体素子
と、前記半導体素子の一主面に形成され、前記半導体素
子の電極パッドの配列を別の配列に変換する配置変換部
材と、前記半導体素子の電極パッドと前記配置変換部材
を介して電気的に接続した外部電極を構成するランド構
成体と、前記ランド構成体の少なくとも一面を露出させ
て前記半導体素子の外囲を封止した封止樹脂とよりなる
ことを特徴とする樹脂封止型半導体装置。A semiconductor device having an electrode pad on one main surface; an arrangement conversion member formed on one main surface of the semiconductor device for converting the arrangement of the electrode pads of the semiconductor device to another arrangement; A land structure constituting an external electrode electrically connected to the electrode pad of the semiconductor element via the arrangement conversion member, and a sealing in which at least one surface of the land structure is exposed and the outer periphery of the semiconductor element is sealed. A resin-encapsulated semiconductor device, comprising a sealing resin. 【請求項２】 配置変換部材は、絶縁樹脂材より構成さ
れ、半導体素子の電極パッドの一次元配列を二次元配列
に変換する電極部を有した部材であることを特徴とする
請求項１に記載の樹脂封止型半導体装置。2. The arrangement change member according to claim 1, wherein the arrangement change member is made of an insulating resin material and has an electrode portion for converting a one-dimensional arrangement of the electrode pads of the semiconductor element into a two-dimensional arrangement. The resin-encapsulated semiconductor device according to claim 1. 【請求項３】 一主面に電極パッドが配列された半導体
素子と、前記半導体素子の電極パッドと電気的に接続さ
れ、外部実装基板の接続電極の配列で構成された外部電
極を形成するランド構成体と、前記半導体素子の一主面
と前記ランド構成体との間に介在した配置変換部材と、
前記ランド構成体の少なくとも一面を露出させて前記半
導体素子の外囲を封止した封止樹脂とよりなる樹脂封止
型半導体装置であって、前記配置変換部材は、絶縁樹脂
材より構成され、その表面に前記半導体素子の電極パッ
ドの配列に対応した配列で構成された第１電極部を有
し、裏面に前記第１電極部と内部配線で接続され、前記
ランド構成体の配列に対応した配列で構成された第２電
極部を有した配置変換部材であり、前記第１電極部と半
導体素子の電極パッドとが接続され、前記第２電極部と
ランド構成体とが接続されていることを特徴とする樹脂
封止型半導体装置。3. A semiconductor element having electrode pads arranged on one main surface thereof, and a land electrically connected to the electrode pads of the semiconductor element to form external electrodes formed of an arrangement of connection electrodes on an external mounting substrate. A structure, an arrangement conversion member interposed between one main surface of the semiconductor element and the land structure,
A resin-encapsulated semiconductor device including a sealing resin that exposes at least one surface of the land structure and seals an outer periphery of the semiconductor element, wherein the arrangement conversion member is formed of an insulating resin material, It has a first electrode portion formed on the surface thereof in an arrangement corresponding to the arrangement of the electrode pads of the semiconductor element, and is connected to the first electrode portion on the back surface by internal wiring, corresponding to the arrangement of the land structure. An arrangement conversion member having a second electrode portion arranged in an array, wherein the first electrode portion is connected to an electrode pad of a semiconductor element, and the second electrode portion is connected to a land structure. A resin-sealed semiconductor device characterized by the above-mentioned. 【請求項４】 一主面に第１の電極パッドが配列された
第１の半導体素子と、前記第１の半導体素子の第１の電
極パッドと電気的に接続され、外部実装基板の接続電極
の配列で構成された外部電極を形成する第１のランド構
成体と、前記第１の半導体素子の一主面と前記第１のラ
ンド構成体との間に介在した配置変換部材と、前記第１
の半導体素子の前記第１の電極パッドが形成された面と
反対の面に積層されて搭載され、第２の電極パッドを有
した第２の半導体素子と、前記第２の半導体素子の第２
の電極パッドと金属細線で接続され、外部実装基板の接
続電極の配列で構成された外部電極を形成する第２のラ
ンド構成体と、前記第１，第２の各ランド構成体の少な
くとも一面を露出させて前記第１，第２の各半導体素子
の外囲を封止した封止樹脂とよりなる樹脂封止型半導体
装置であって、前記配置変換部材は、絶縁樹脂材より構
成され、その表面に前記第１の半導体素子の第１の電極
パッドの配列に対応した配列で構成された第１電極部を
有し、裏面に前記第１電極部と内部配線で接続され、前
記第１のランド構成体の配列に対応した配列で構成され
た第２電極部を有した配置変換部材であり、前記第１電
極部と前記第１の半導体素子の第１の電極パッドとが接
続され、前記第２電極部と前記第１のランド構成体とが
接続されていることを特徴とする樹脂封止型半導体装
置。4. A first semiconductor element having a first electrode pad arranged on one main surface, and a first electrode pad of the first semiconductor element, the first semiconductor element being electrically connected to a first electrode pad of the first semiconductor element, the connection electrode being connected to an external mounting substrate. A first land structure forming an external electrode having an arrangement of: an arrangement conversion member interposed between one main surface of the first semiconductor element and the first land structure; 1
A second semiconductor element having a second electrode pad, which is stacked and mounted on a surface opposite to the surface on which the first electrode pad is formed, of the second semiconductor element;
A second land structure which is connected to the electrode pads of the first embodiment by metal thin wires and forms an external electrode formed of an array of connection electrodes on an external mounting board; and at least one surface of each of the first and second land structures. A resin-encapsulated semiconductor device comprising a sealing resin that is exposed and seals an outer periphery of each of the first and second semiconductor elements, wherein the placement conversion member is formed of an insulating resin material. A first electrode portion having an arrangement corresponding to an arrangement of the first electrode pads of the first semiconductor element on a front surface, and a first electrode portion connected to the first electrode portion by internal wiring on a back surface; An arrangement conversion member having a second electrode portion configured in an array corresponding to an array of land structures, wherein the first electrode portion is connected to a first electrode pad of the first semiconductor element, Make sure that the second electrode portion and the first land structure are connected. Resin-sealed semiconductor device according to claim. 【請求項５】 第１の半導体素子はロジック素子であ
り、第２の半導体素子はメモリー素子であることを特徴
とする請求項４に記載の樹脂封止型半導体装置。5. The resin-sealed semiconductor device according to claim 4, wherein the first semiconductor element is a logic element, and the second semiconductor element is a memory element. 【請求項６】 金属板よりなるフレーム本体と、前記フ
レーム本体の領域内に配設されて、薄厚部により前記フ
レーム本体と接続し、かつ前記フレーム本体よりも突出
して形成され、その底面の面積よりも上面の面積が大き
いランド構成体とよりなり、前記ランド構成体は外部実
装基板の接続電極の配列に対応した配列を有し、また前
記ランド構成体は前記フレーム本体から突出した方向へ
の押圧力によってのみ、前記薄厚部が破断されて前記ラ
ンド構成体が前記フレーム本体より分離される構成であ
るターミナルランドフレームを用意する工程と、絶縁樹
脂材より構成され、その表面に接続しようする半導体素
子の電極パッドの配列に対応した配列で構成された第１
電極部と、裏面に前記第１電極部と内部配線で接続さ
れ、前記ターミナルランドフレームの前記ランド構成体
の配列に対応した配列で構成された第２電極部とを有し
た配置変換部材を用意する工程と、一主面に電極パッド
が配列された半導体素子の前記電極パッドと前記配置変
換部材の表面の第１電極部とを接続し、前記半導体素子
の表面に配置変換部材を形成する工程と、前記ターミナ
ルランドフレームのランド構成体と前記配置変換部材の
第２電極部とを接続し、ターミナルランドフレームのラ
ンド構成体上に前記配置変換部材を介して半導体素子を
フリップチップ実装し、前記半導体素子の電極パッドと
ターミナルランドフレームのランド構成体とを電気的に
接続する工程と、前記ターミナルランドフレームの上面
側であって、その面上に搭載した半導体素子の外囲を封
止樹脂により封止し、樹脂封止型半導体装置構成体を形
成する工程と、前記ターミナルランドフレームの下方か
ら前記ランド構成体の底面に対して、押圧力を印加し、
前記ターミナルランドフレームの前記フレーム本体と前
記ランド構成体とを接続している薄厚部を破断させ、樹
脂封止型半導体装置構成体を前記フレーム本体から分離
する工程とよりなることを特徴とする樹脂封止型半導体
装置の製造方法。6. A frame main body made of a metal plate, and disposed in a region of the frame main body, connected to the frame main body by a thin portion, formed so as to protrude from the frame main body, and have an area of a bottom surface thereof. The land structure has an arrangement corresponding to the arrangement of the connection electrodes of the external mounting board, and the land structure has a direction in which it protrudes from the frame body. A step of preparing a terminal land frame in which the thin portion is broken by only the pressing force and the land structure is separated from the frame body; and a semiconductor made of an insulating resin material and connected to the surface thereof A first arrangement configured in accordance with the arrangement of the electrode pads of the device;
An arrangement conversion member having an electrode portion and a second electrode portion connected to the first electrode portion on the back surface by internal wiring and configured in an arrangement corresponding to the arrangement of the land structures of the terminal land frame is prepared. Connecting the electrode pads of the semiconductor element having the electrode pads arranged on one principal surface to the first electrode portion on the surface of the arrangement conversion member, and forming the arrangement conversion member on the surface of the semiconductor element. And connecting the land structure of the terminal land frame and the second electrode portion of the placement conversion member, flip-chip mounting the semiconductor element on the land structure of the terminal land frame via the placement conversion member, Electrically connecting the electrode pad of the semiconductor element to the land structure of the terminal land frame; and Forming a resin-encapsulated semiconductor device structure by sealing the outer periphery of the semiconductor element mounted on the semiconductor device with a sealing resin, and pressing a bottom surface of the land structure from below the terminal land frame. And apply
Breaking the thin portion connecting the frame body and the land structure of the terminal land frame to separate the resin-sealed semiconductor device structure from the frame body. A method for manufacturing a sealed semiconductor device. 【請求項７】 金属板よりなるフレーム本体と、前記フ
レーム本体の領域内に配設されて、薄厚部により前記フ
レーム本体と接続し、かつ前記フレーム本体よりも突出
して形成され、その底面の面積よりも上面の面積が大き
いランド構成体とよりなり、前記ランド構成体は外部実
装基板の接続電極の配列に対応した配列を有し、また前
記ランド構成体は前記フレーム本体から突出した方向へ
の押圧力によってのみ、前記薄厚部が破断されて前記ラ
ンド構成体が前記フレーム本体より分離される構成であ
るターミナルランドフレームを用意する工程と、絶縁樹
脂材より構成され、その表面に接続しようする半導体素
子の電極パッドの配列に対応した配列で構成された第１
電極部と、裏面に前記第１電極部と内部配線で接続さ
れ、前記ターミナルランドフレームの前記ランド構成体
の配列に対応した配列で構成された第２電極部とを有し
た配置変換部材を用意する工程と、一主面に電極パッド
が配列された第１の半導体素子の前記電極パッドと前記
配置変換部材の表面の第１電極部とを接続し、前記第１
の半導体素子の表面に配置変換部材を形成する工程と、
前記ターミナルランドフレームのランド構成体と前記配
置変換部材の第２電極部とを接続し、ターミナルランド
フレームのランド構成体上に前記配置変換部材を介して
第１の半導体素子をフリップチップ実装し、前記第１の
半導体素子の電極パッドとターミナルランドフレームの
ランド構成体とを電気的に接続する工程と、前記ターミ
ナルランドフレーム上に接続した第１の半導体素子上に
積層させて電極パッドを有した第２の半導体素子を搭載
する工程と、前記第２の半導体素子の電極パッドと前記
ターミナルランドフレームのランド構成体とを金属細線
で電気的に接続する工程と、前記ターミナルランドフレ
ームの上面側であって、その面上に搭載した第１，第２
の各半導体素子の外囲を封止樹脂により封止し、樹脂封
止型半導体装置構成体を形成する工程と、前記ターミナ
ルランドフレームの下方から前記ランド構成体の底面に
対して、押圧力を印加し、前記ターミナルランドフレー
ムの前記フレーム本体と前記ランド構成体とを接続して
いる薄厚部を破断させ、樹脂封止型半導体装置構成体を
前記フレーム本体から分離する工程とよりなることを特
徴とする樹脂封止型半導体装置の製造方法。7. A frame main body made of a metal plate, and disposed in a region of the frame main body, connected to the frame main body by a thin portion, formed so as to protrude from the frame main body, and have an area of a bottom surface thereof. The land structure has an arrangement corresponding to the arrangement of the connection electrodes of the external mounting board, and the land structure has a direction in which it protrudes from the frame body. A step of preparing a terminal land frame in which the thin portion is broken by only the pressing force and the land structure is separated from the frame body; and a semiconductor made of an insulating resin material and connected to the surface thereof A first arrangement configured in accordance with the arrangement of the electrode pads of the device;
An arrangement conversion member having an electrode portion and a second electrode portion connected to the first electrode portion on the back surface by internal wiring and configured in an arrangement corresponding to the arrangement of the land structures of the terminal land frame is prepared. Connecting the electrode pads of the first semiconductor element having electrode pads arranged on one principal surface thereof to the first electrode portion on the surface of the arrangement conversion member,
Forming an arrangement conversion member on the surface of the semiconductor element,
Connecting the land structure of the terminal land frame and the second electrode portion of the layout conversion member, flip-chip mounting the first semiconductor element on the land structure of the terminal land frame via the layout conversion member, Electrically connecting the electrode pad of the first semiconductor element to the land structure of the terminal land frame; and having the electrode pad laminated on the first semiconductor element connected to the terminal land frame. A step of mounting a second semiconductor element, a step of electrically connecting an electrode pad of the second semiconductor element to a land structure of the terminal land frame by a thin metal wire, and a step of: And the first and second
Sealing the outer periphery of each semiconductor element with a sealing resin to form a resin-encapsulated semiconductor device structure, and applying a pressing force to the bottom surface of the land structure from below the terminal land frame. Applying a voltage, breaking a thin portion connecting the frame body and the land structure of the terminal land frame, and separating the resin-encapsulated semiconductor device structure from the frame body. Of manufacturing a resin-sealed semiconductor device. 【請求項８】 第１の半導体素子はロジック素子であ
り、第２の半導体素子はメモリー素子であることを特徴
とする請求項７に記載の樹脂封止型半導体装置の製造方
法。8. The method according to claim 7, wherein the first semiconductor element is a logic element, and the second semiconductor element is a memory element.
JP2000203390A 2000-07-05 2000-07-05 Resin-sealed semiconductor device and method of manufacturing the same Pending JP2002026181A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000203390A JP2002026181A (en) 2000-07-05 2000-07-05 Resin-sealed semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000203390A JP2002026181A (en) 2000-07-05 2000-07-05 Resin-sealed semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2002026181A true JP2002026181A (en) 2002-01-25

Family

ID=18700807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000203390A Pending JP2002026181A (en) 2000-07-05 2000-07-05 Resin-sealed semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2002026181A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495319B2 (en) 2004-03-04 2009-02-24 Panasonic Corporation Resin-encapsulated semiconductor device and lead frame, and method for manufacturing the same
JP2009092545A (en) * 2007-10-10 2009-04-30 Panasonic Corp Combined sensor for angular velocity and acceleration detection

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495319B2 (en) 2004-03-04 2009-02-24 Panasonic Corporation Resin-encapsulated semiconductor device and lead frame, and method for manufacturing the same
JP2009092545A (en) * 2007-10-10 2009-04-30 Panasonic Corp Combined sensor for angular velocity and acceleration detection
US9069000B2 (en) 2007-10-10 2015-06-30 Panasonic Intellectual Property Management Co., Ltd. Composite sensor for detecting angular velocity and acceleration
US9453851B2 (en) 2007-10-10 2016-09-27 Panasonic Intellectual Property Management Co., Ltd. Composite sensor for detecting angular velocity and acceleration

Similar Documents

Publication Publication Date Title
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
KR100564006B1 (en) Terminal land frame and method for manufacturing the same, and resin sealed semiconductor device and method for manufacturing the same
JP3460646B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP2986788B1 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP2997255B1 (en) Resin-sealed semiconductor device and method of manufacturing the same
JPWO2007057954A1 (en) Semiconductor device and manufacturing method thereof
JP2986787B1 (en) Terminal land frame and manufacturing method thereof
JP2002026181A (en) Resin-sealed semiconductor device and method of manufacturing the same
JP4266429B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP3921880B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP3449266B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP3965813B2 (en) Manufacturing method of terminal land frame
JP3921885B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP4045718B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP3823651B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP3449265B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP3422276B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP2001077275A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JP3928286B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP2000216284A (en) Semiconductor envelope, semiconductor device, and method of manufacturing semiconductor envelope
JP3449267B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP2000332149A (en) Terminal land frame and its manufacture and resin sealed semiconductor device and its manufacture
JP2001332647A (en) Method for manufacturing resin-encapsulated semiconductor device
JP2003007953A (en) Resin-sealed semiconductor device and method of manufacturing the same
JP2001077273A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060510

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070828