JP2002196349A - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JP2002196349A JP2002196349A JP2001314465A JP2001314465A JP2002196349A JP 2002196349 A JP2002196349 A JP 2002196349A JP 2001314465 A JP2001314465 A JP 2001314465A JP 2001314465 A JP2001314465 A JP 2001314465A JP 2002196349 A JP2002196349 A JP 2002196349A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- insulating substrate
- crystal display
- display device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】アクティブマトリックス方式の液晶装置におい
て、光による誤動作を防止し、画素電極に印加する印加
電圧の容量を多くすることのできる高表示品質の液晶装
置を提供する。
【解決手段】走査線(806)と信号線(809)と前
記走査線(806)および信号線(809)に接続され
たトランジスタと、このトランジスタに接続された画素
電極(808)と保持容量部(817)とを備えた液晶
装置である。走査線(806)は、絶縁体を介してシー
ルド電極(816)で覆われており、保持容量部(81
7)は、前記トランジスタのソース・ドレインとなる半
導体層と、ゲート絶縁膜となる第1絶縁膜(805)
と、前記シールド電極(816)とが平面的な重なりに
より構成されてなる。
(57) Abstract: Provided is a liquid crystal device of high display quality which can prevent malfunction due to light and can increase the capacity of an applied voltage applied to a pixel electrode in an active matrix type liquid crystal device. A scanning line (806), a signal line (809), a transistor connected to the scanning line (806) and the signal line (809), a pixel electrode (808) connected to the transistor, and a storage capacitor unit. (817). The scanning line (806) is covered with a shield electrode (816) via an insulator, and is provided with a storage capacitor (81).
7) a semiconductor layer serving as a source / drain of the transistor and a first insulating film serving as a gate insulating film (805)
And the shield electrode (816) are planarly overlapped.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、薄膜トランジスタ
を用いたアクティブマトリックス方式の液晶表示装置に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device using thin film transistors.
【0002】[0002]
【従来の技術】従来の薄膜トランジスタを用いたアクテ
ィブマトリックス方式の液晶表示装置を図2に示す。
(a)は上視図、(b)はAA′における断面図であ
る。ガラス、石英等の第1の絶縁基板201上に、ドナ
ーあるいはアクセプタとなる不純物を添加したシリコン
薄膜から成るソース領域203、ドレイン領域204、
不純物を含まないシリコン薄膜から成るチャネル領域2
02が形成する。2. Description of the Related Art FIG. 2 shows a conventional active matrix type liquid crystal display device using thin film transistors.
(A) is a top view, and (b) is a cross-sectional view along AA '. On a first insulating substrate 201 such as glass or quartz, a source region 203, a drain region 204, and a silicon thin film to which an impurity serving as a donor or an acceptor is added are formed.
Channel region 2 made of silicon thin film containing no impurities
02 is formed.
【0003】これらを覆う様にゲート絶縁膜205を積
層し、チャネル領域202の上部にゲート電極を兼ねた
走査線206を形成し更にこれらを被覆する様に、走査
線206と信号線209を絶縁する層間絶縁膜207を
形成する。更に、コンタクトホール213、214を開
口し、信号線209とドレイン領域204、画素電極2
08とソース領域203を接続する。第1の絶縁基板2
01と対向して、共通電極211を設けた第2の絶縁基
板212を配置し、第1の絶縁基板201と第2の絶縁
基板212の間に液晶層210を設ける。A gate insulating film 205 is laminated so as to cover them, a scanning line 206 also serving as a gate electrode is formed above the channel region 202, and the scanning line 206 and the signal line 209 are insulated so as to cover them. The interlayer insulating film 207 to be formed is formed. Further, contact holes 213 and 214 are opened, and the signal line 209, the drain region 204, and the pixel electrode 2 are formed.
08 and the source region 203 are connected. First insulating substrate 2
A second insulating substrate 212 provided with a common electrode 211 is provided so as to face the first insulating substrate 201, and a liquid crystal layer 210 is provided between the first insulating substrate 201 and the second insulating substrate 212.
【0004】[0004]
【発明が解決しようとする課題】しかし、従来の液晶表
示装置は次のような課題を有していた。図3に液晶表示
装置を駆動する一般的な時分割駆動の信号波形を示す。
Vgは走査線206へ印加する信号波形であり、選択期
間T1と非選択期間T2に分けられる。選択期間T 1にお
いて薄膜トランジスタのゲート電極に15〜20V程度
印加し、薄膜トランジスタをオン状態とし、信号線20
9に印加されている表示信号vsigを画素電極208を
通して液晶層210へ印加し、電荷を書き込む。次に非
選択期間T 2において薄膜トランジスタをオフ状態と
し、液晶層210へ書き込まれた電荷を保持する。表示
信号Vsigは液晶層210を交流駆動するために60〜
80Hz程度の交流波形であり、液晶層210に正確に
交流が印加される様に共通電極211の電位Vcomが決
定される。液晶層210としてツイストネマチック型液
晶を用いると表示信号Vsigの振幅は±4〜6V程度必
要となる。一方選択期間T1は非選択期間T2に比べて短
かく、走査線の数をn本とすればT1は一般的に T1=(T1+T2)/n となり、ほとんどの時間、走査線206を共通電極21
1の間には直流電圧V2が印加される。このV1が層間絶
縁膜207と液晶層210で分割され液晶層210へ、
直流電圧が印加され、液晶層210を劣化させてしま
い、液晶表示装置のコントラスト比の低下等の重大な表
示品質劣化を招いてしまっていた。表示信号Vsigの振
幅を±4〜6Vとすれば通常V1はこれより大きく7〜
8Vとなり、液晶層210へ印加される直流電圧は3〜
5V程度となる。However, the conventional liquid crystal display
The indicating device has the following problems. Fig. 3 LCD display
5 shows a signal waveform of a general time-division driving for driving the device.
VgIs a signal waveform applied to the scanning line 206,
Interval T1And non-selection period TTwoDivided into Selection period T 1In
And about 15-20V to the gate electrode of the thin film transistor
Is applied to turn on the thin film transistor, and the signal line 20 is turned on.
9 is applied to the display signal vsigTo the pixel electrode 208
And applied to the liquid crystal layer 210 to write electric charges. Then non
Selection period T TwoThe thin-film transistor in the off state
Then, the charges written to the liquid crystal layer 210 are held. display
Signal VsigAre from 60 to AC drive the liquid crystal layer 210.
It is an AC waveform of about 80 Hz,
The potential V of the common electrode 211 so that an alternating current is applied.comIs decided
Is determined. Twisted nematic liquid as the liquid crystal layer 210
When the crystal is used, the display signal VsigAmplitude must be about ± 4-6V
It is important. On the other hand, the selection period T1Is the non-selection period TTwoShorter than
Thus, if the number of scanning lines is n, T1Is generally T1= (T1+ TTwo) / N, and the scanning line 206 is connected to the common electrode 21 for most of the time.
DC voltage VTwoIs applied. This V1Is a layer break
Divided by the edge film 207 and the liquid crystal layer 210 to the liquid crystal layer 210,
DC voltage is applied, which causes the liquid crystal layer 210 to deteriorate.
Important table, such as a decrease in the contrast ratio of the liquid crystal display
Degraded quality has been caused. Display signal VsigShake
If the width is ± 4-6V, normal V1Is larger than 7 ~
8V, and the DC voltage applied to the liquid crystal layer 210 is 3 to
It is about 5V.
【0005】本発明はこの様な課題を解決するものであ
り、その目的は、液晶層に直流電圧が印化されるのを防
ぎ、高表示品質で信頼性の高いアクティブマトリックス
方式の液晶表示装置を提供することにある。An object of the present invention is to solve such a problem, and an object of the present invention is to prevent a direct current voltage from being imprinted on a liquid crystal layer, and to achieve a high display quality and a highly reliable active matrix type liquid crystal display device. Is to provide.
【0006】[0006]
【課題を解決するための手段】本発明の液晶表示装置
は、走査線を絶縁体を介して導電性のシールド電極で覆
った事を特徴とする。The liquid crystal display device of the present invention is characterized in that the scanning lines are covered with a conductive shield electrode via an insulator.
【0007】[0007]
【実施例】(実施例1)以下実施例に基づいて本発明を
詳しく説明する。図1に本発明による液晶表示装置の一
例を示す。(a)は上視図であり、(b)はAA′にお
ける断面図、(c)はBB′における断面図である。ガ
ラス、石英等の第1の絶縁基板101上に薄膜トランジ
スタのチャネル領域102、ドレイン領域103、ソー
ス領域104を成す半導体層を減圧CVD法により60
0℃の雰囲気中でモノシランガスを熱分解して多結晶シ
リコンを25〜50nmの厚さに形成する。半導体層
は、多結晶シリコンに限定されるものではなくスパッタ
リング法、プラズマCVD法により非品質シリコンを用
いてもよく、更に非品質シリコンを550〜600℃、
5〜40h程度の熱処理をするかあるいはアルゴンレー
ザー、エキシマレーザー等を照射して多結晶化してもよ
い。(Embodiment 1) The present invention will be described in detail below based on embodiments. FIG. 1 shows an example of a liquid crystal display device according to the present invention. (A) is a top view, (b) is a cross-sectional view at AA ', and (c) is a cross-sectional view at BB'. A semiconductor layer forming a channel region 102, a drain region 103, and a source region 104 of a thin film transistor is formed on a first insulating substrate 101 such as glass or quartz by a low pressure CVD method.
The monosilane gas is thermally decomposed in an atmosphere at 0 ° C. to form polycrystalline silicon to a thickness of 25 to 50 nm. The semiconductor layer is not limited to polycrystalline silicon, and non-quality silicon may be used by a sputtering method or a plasma CVD method.
Heat treatment for about 5 to 40 hours or irradiation with an argon laser, an excimer laser, or the like may be used for polycrystallization.
【0008】この半導体層を被覆するようにゲート絶縁
膜105をECRプラズマCVD法により100〜20
0nmの厚さにSiO2を積層した。ECRプラズマC
VD法により形成したSiO2は緻密でトラップの少な
い良質のSiO2が100℃以下の低温で実現でき、ゲ
ート絶縁膜としては最適である。ゲート絶縁膜105は
チャネル領域102、ドレイン領域103、ソース領域
104を構成する半導体層を酸素を含む酸化雰囲気中で
熱酸化して得てもよい。The gate insulating film 105 is formed to a thickness of 100 to 20 by ECR plasma CVD so as to cover the semiconductor layer.
SiO 2 was laminated to a thickness of 0 nm. ECR Plasma C
The SiO 2 formed by the VD method can be dense, and high-quality SiO 2 with few traps can be realized at a low temperature of 100 ° C. or less, and is optimal as a gate insulating film. The gate insulating film 105 may be obtained by thermally oxidizing a semiconductor layer forming the channel region 102, the drain region 103, and the source region 104 in an oxidizing atmosphere containing oxygen.
【0009】更にゲート電極を兼ねた走査線106をス
パッタリング法により300〜500nmの厚さにタン
タルを積層し、走査線106をマスクとして、リンイオ
ンをイオン打込み法によりゲート絶縁膜105を通して
半導体層中の打込み、自己整合的にN型のソース領域1
04とドレイン領域103を設ける。更に、タンタルで
構成された走査線106の表面を陽極酸化法により酸化
し、250〜450nm厚のタンタル酸化物より成る第
1の絶縁体115を設けた後、打込まれたリンイオンを
エキシマレーザーにより得られるレーザー片を照射する
事により活性化し、ソース領域104、ドレイン領域1
03の半導体層を低抵抗化する。Further, a scanning line 106 also serving as a gate electrode is formed by stacking tantalum to a thickness of 300 to 500 nm by a sputtering method, and phosphorus ions are ion-implanted through the gate insulating film 105 through the gate insulating film 105 using the scanning line 106 as a mask. Implanted and self-aligned N-type source region 1
04 and the drain region 103 are provided. Further, the surface of the scanning line 106 made of tantalum is oxidized by an anodic oxidation method to provide a first insulator 115 made of tantalum oxide having a thickness of 250 to 450 nm. Irradiation is performed by irradiating the obtained laser piece to form a source region 104 and a drain region 1.
The resistance of the semiconductor layer 03 is reduced.
【0010】図4に更に詳しい薄膜トランジスタの構造
を示す。イオン打込み法によりソース領域403、ドレ
イン領域404形成後、陽極酸化法によりタンタルより
成る走査線406の表面を酸化し、第1の絶縁体407
を得る。この時、走査線406は表面が酸化されて線幅
が細り、ソース領域404と走査線406の間には△L
の間隔が生じる。薄膜トランジスタのスイッチング動作
の際、この△Lがソース端410にかかる電界を低減さ
せて、薄膜トランジスタのオフ時の電流を著しく低く抑
える事ができる。ドレイン端409においても全く同様
である。FIG. 4 shows a more detailed structure of the thin film transistor. After forming the source region 403 and the drain region 404 by ion implantation, the surface of the scanning line 406 made of tantalum is oxidized by anodic oxidation to form a first insulator 407.
Get. At this time, the surface of the scanning line 406 is oxidized and the line width is reduced, and ΔL is applied between the source region 404 and the scanning line 406.
Is generated. At the time of the switching operation of the thin film transistor, ΔL reduces the electric field applied to the source terminal 410, so that the off-state current of the thin film transistor can be significantly reduced. The same is true for the drain end 409.
【0011】一方タンタル酸化物より成る第1の絶縁体
407形成後、レーザー光408を照射し、ソース領域
403、ドレイン領域404に打込まれたリンイオンを
活性化する際、第1の絶縁体407及びゲート絶縁膜4
05はレーザー光408を透過するため、ドレイン端4
09、ソース端410にも十分なレーザー光が照射さ
れ、ドレイン端409ソース端410における構造欠陥
が減少し、ジャンクション特性が向上するとともに薄膜
トランジスタの寄生抵抗も小さくできる。On the other hand, after the first insulator 407 made of tantalum oxide is formed, a laser beam 408 is irradiated to activate the phosphorus ions implanted into the source region 403 and the drain region 404. And gate insulating film 4
05 is the drain end 4 because the laser beam 408 is transmitted.
09, the source end 410 is also irradiated with a sufficient laser beam, the drain end 409 reduces structural defects at the source end 410, improves junction characteristics, and reduces the parasitic resistance of the thin film transistor.
【0012】次に図1に示す様にコンタクトホール11
3を開口にした後、厚さが30〜200nmのITO膜
で画素電極108、シールド電極116を設ける。シー
ルド電極116は、走査線106を完全に覆っており、
走査線106とは第1の絶縁体115で絶縁されてい
る。第1の絶縁体115は0.01wt%のクエン酸水
溶液を化成液として陽極酸化法により酸化した緻密なタ
ンタル酸化物であり走査線106とシールド電極116
の短絡欠陥はほとんど発生しない。走査線106とシー
ルド電極116の絶縁をより完全なものとするため、第
1の絶縁体115を図5に示す様に、第1の絶縁体50
7と第3の絶縁体508の2層構造としてもよい。第3
の絶縁体508は、ゲート絶縁膜505と同一の材質と
するとコンタクトホール511を開口する際、同一のエ
ッチャントでコンタクトホール511が開口でき、合理
的であり、スパッタリング法、CVD法等によるSiO
2が好ましい。Next, as shown in FIG.
After the opening 3 is formed, the pixel electrode 108 and the shield electrode 116 are provided with an ITO film having a thickness of 30 to 200 nm. The shield electrode 116 completely covers the scanning line 106,
The scan line 106 is insulated from the first insulator 115. The first insulator 115 is a dense tantalum oxide oxidized by an anodizing method using an aqueous solution of citric acid of 0.01 wt% as a chemical conversion solution.
Almost no short-circuit defects. In order to complete the insulation between the scanning line 106 and the shield electrode 116, the first insulator 115 is replaced with a first insulator 50 as shown in FIG.
7 and a third insulator 508 may be employed. Third
If the insulator 508 is made of the same material as the gate insulating film 505, the contact hole 511 can be opened with the same etchant when the contact hole 511 is opened.
2 is preferred.
【0013】更に、図1に示す様に厚さが200〜50
0nmのSiO2より成る第2の絶縁体107を設け、
コンタクトホール114、画素開口窓117を開口した
後、厚さが500〜800nmのアルミニウムとシリコ
ンの合金より成る信号線109を設ける。Further, as shown in FIG.
A second insulator 107 of 0 nm SiO 2 is provided;
After opening the contact hole 114 and the pixel opening window 117, a signal line 109 having a thickness of 500 to 800 nm and made of an alloy of aluminum and silicon is provided.
【0014】第1の絶縁基板101と対向して、ITO
膜、金属より成る共通電極111を設けた第2の絶縁基
板112を配置し、第1の絶縁基板101と第2の絶縁
基板112の間に液晶層110を設け液晶表示装置を構
成する。更に液晶表示装置の外部あるいは周辺部で、シ
ールド電極116と共通電極111を接続し、この2つ
の電極が常に同電位となる様にする。この結果、走査線
106は、液晶層110に対してシールド電極116に
より完全に静電シールドされた状態となり、図3に示す
駆動波形を用いて液晶表示装置を駆動しても、液晶層1
10に直流電圧が印加される事はなく、長期に渡り信頼
性が高く、良質の表示品質をもつ液晶表示装置が実現で
きる。[0014] Opposite to the first insulating substrate 101, ITO
A second insulating substrate 112 provided with a common electrode 111 made of a film and a metal is arranged, and a liquid crystal layer 110 is provided between the first insulating substrate 101 and the second insulating substrate 112 to constitute a liquid crystal display device. Further, the shield electrode 116 and the common electrode 111 are connected to the outside or the periphery of the liquid crystal display device so that these two electrodes always have the same potential. As a result, the scanning lines 106 are completely electrostatically shielded from the liquid crystal layer 110 by the shield electrode 116. Even when the liquid crystal display device is driven using the driving waveform shown in FIG.
No DC voltage is applied to the liquid crystal 10 and a liquid crystal display device having high reliability over a long period of time and high display quality can be realized.
【0015】走査線106としてタンタルを適用した1
例について説明したが、走査線106はタンタルに限定
されるものではなく、陽極酸化法により表面に緻密で絶
縁性の良好な酸化物が形成できる材質であれば何でもよ
く、ニオブ、アルミニウム等を用いても全く同様に構成
できる。1 using tantalum as the scanning line 106
Although the example has been described, the scanning line 106 is not limited to tantalum, and any material may be used as long as it can form a dense oxide with good insulating properties on the surface by an anodizing method, and niobium, aluminum, or the like is used. The configuration can be exactly the same.
【0016】(実施例2)図6に本発明による液晶表示
装置の他の実施例を示し、(a)は上視図、(b)はA
A′における断面図、(c)はBB′における断面図で
ある。(Embodiment 2) FIG. 6 shows another embodiment of the liquid crystal display device according to the present invention, wherein (a) is a top view and (b) is A.
FIG. 7C is a cross-sectional view at A ′, and FIG. 7C is a cross-sectional view at BB ′.
【0017】図6に示す液晶表示装置を構成する薄膜ト
ランジスタ、第1の絶縁基板601、共通電極611を
設けた第2の絶縁基板612液晶層610は実施例1と
同様である。実施例1との相違点はタンタル酸化物より
成る第1の絶縁体615を設けた後100〜200nm
の厚さにクロム等の可視光を遮断する金属により走査線
606を覆う様にシールド電極616を構成し、更にこ
れらを被覆する様に膜厚が200〜500nmのSiO
2より成る第2の絶縁体607を積層し、コンタクトホ
ール613、614を通して信号線609と画素電極6
08がそれぞれソース領域604とドレイン領域603
と接続される様に構成した点である。画素電極608は
前段の走査線をシールドするシールド電極617及びシ
ールド電極616と第2の絶縁体607で絶縁を保ち重
なり合う様に構成されている。この結果走査線606と
画素電極608の隙間から光が透過することがなくな
り、信号線609と画素電極608の隙間から透過して
くる光のみを遮光すれば良く、第1の絶縁基板601と
第2の絶縁基板612を貼り合わせる際の精度が低くで
き、更に液晶表示装置の開口率を大きくできる。A thin film transistor, a first insulating substrate 601 and a second insulating substrate 612 provided with a common electrode 611 constituting the liquid crystal display device shown in FIG. 6 are the same as those in the first embodiment. The difference from the first embodiment is that after the first insulator 615 made of tantalum oxide is provided, it is 100 to 200 nm.
The shield electrode 616 is formed so as to cover the scanning lines 606 with a metal such as chrome, which blocks visible light, and further has a thickness of 200 to 500 nm so as to cover them.
2 is laminated, and the signal line 609 and the pixel electrode 6 are passed through the contact holes 613 and 614.
08 is a source region 604 and a drain region 603, respectively.
It is configured to be connected to The pixel electrode 608 is configured so as to be insulated by the shield electrode 617 and the shield electrode 616 that shield the preceding scanning line and the second insulator 607 so as to overlap with each other. As a result, light does not pass through the gap between the scanning line 606 and the pixel electrode 608, and only light transmitted through the gap between the signal line 609 and the pixel electrode 608 need be shielded. The accuracy in bonding the second insulating substrate 612 can be reduced, and the aperture ratio of the liquid crystal display device can be increased.
【0018】図7に第2の絶縁基板612に設けられる
光遮光層と画素電極608の位置関係を示す。図を簡単
とするため光遮光層と画素電極の位置関係のみを示し、
(a)は従来の液晶表示装置、(b)は本発明による液
晶表示装置である。FIG. 7 shows the positional relationship between the light-shielding layer provided on the second insulating substrate 612 and the pixel electrode 608. Only the positional relationship between the light shielding layer and the pixel electrode is shown for simplicity of the drawing,
(A) is a conventional liquid crystal display device, and (b) is a liquid crystal display device according to the present invention.
【0019】図7(a)に示す従来の液晶表示装置は、
走査線と画素電極の容量結合により走査線の信号が画素
電極に書き込まれるのを防ぐ為、走査線と画素電極の間
に液晶層と同程度の厚さに相当する隙間を設け、更に走
査線の配線幅を考慮し、隣り合う画素電極702と70
3の間隔L1を15〜20μmとしていた。The conventional liquid crystal display device shown in FIG.
In order to prevent the signal of the scanning line from being written to the pixel electrode due to the capacitive coupling between the scanning line and the pixel electrode, a gap corresponding to the same thickness as the liquid crystal layer is provided between the scanning line and the pixel electrode. In consideration of the wiring width of adjacent pixel electrodes 702 and 70
The interval L1 of No. 3 was 15 to 20 μm.
【0020】更に第2の絶縁基板に設けられた光遮光層
701と第1の絶縁基板に設けられた画素電極702
は、両者の基板の貼り合わせ精度より、L2が10μm
必要とされていた。信号線の配線方向についても同様に
隣り合う画素電極704と705の間隔L3は15〜2
0μm、光遮光層701と画素電極704の貼り合わせ
精度L4は10μm必要とされていた。画素ピッチを
X、Yそれぞれ100μmピッチとして開口率を求める
と、42〜36%となる。これに対し、本発明による液
晶表示装置は図7(b)に示す様に、画素電極706と
707の間隔L6、画素電極707と光遮光層708の
貼り合わせ精度L7は従来と同様であるが、走査線の配
線方向の光遮光層は、第1の絶縁基板に設けられたクロ
ム等の金属より成るシールド電極が光遮光層を兼ねてお
り、L5は、走査線の配線幅を5〜10μmとすれば、
10〜15μmあれば十分である。Further, the light shielding layer 701 provided on the second insulating substrate and the pixel electrode 702 provided on the first insulating substrate
Is that L 2 is 10 μm from the bonding accuracy of both substrates.
Was needed. Distance L 3 between the pixel electrode 704 adjacent to the same for the wiring direction of the signal line 705 is 15 to 2
0 μm, and the bonding accuracy L 4 between the light shielding layer 701 and the pixel electrode 704 was required to be 10 μm. When the pixel ratio is determined by setting the pixel pitch to 100 μm each for X and Y, the aperture ratio is 42 to 36%. In contrast, the liquid crystal display device according to the invention as shown in FIG. 7 (b), distance L 6 of the pixel electrode 706 and 707, bonding accuracy L 7 of the pixel electrode 707 and the light shielding layer 708 is the same as the conventional the case, the light shielding layer of the wiring direction of the scanning lines, the shield electrode made of a metal such as chromium, which is provided on the first insulating substrate serves also as a light shielding layer, L 5 is a wiring width of the scan line If it is 5 to 10 μm,
10 to 15 μm is sufficient.
【0021】従来例と同様にX、Yの画素ピッチをそれ
ぞれ100μmピッチとし開口率を求めると58〜51
%となり従来に比べ開口率が38〜42%以上向上し、
液晶表示装置の明るさを著しく向上できる。一方第1の
絶縁基板と第2の絶縁基板の貼り合わせ精度がX方向に
ついては従来と変わらないがY方向についてはアライメ
ントフリーとなり、貼り合わせの合理化、歩留りの向上
が図れる。実施例1と同様にシールド電極と共通電極を
同電位とすることにより、走査線はシールド電極により
静電シールドされ液晶層に直流電圧が印加される事はな
い。Similarly to the conventional example, when the X and Y pixel pitches are each set to 100 μm and the aperture ratio is calculated, 58 to 51
% And the aperture ratio is improved by 38 to 42% or more as compared with the related art,
The brightness of the liquid crystal display device can be significantly improved. On the other hand, the bonding accuracy of the first insulating substrate and the second insulating substrate is not different from the conventional one in the X direction, but is alignment-free in the Y direction, so that the bonding can be rationalized and the yield can be improved. By setting the shield electrode and the common electrode to the same potential as in the first embodiment, the scanning line is electrostatically shielded by the shield electrode and no DC voltage is applied to the liquid crystal layer.
【0022】(実施例3)図8に本発明による液晶表示
装置の他の実施例を示し、(a)は上視図、(b)はA
A′における断面図、(c)はBB′における断面図で
ある。(Embodiment 3) FIG. 8 shows another embodiment of the liquid crystal display device according to the present invention, wherein (a) is a top view and (b) is A.
FIG. 7C is a cross-sectional view at A ′, and FIG.
【0023】図6に示した実施例2との相違点は、走査
線806と信号線809の交叉部に薄膜トランジスタを
設けた点と、保持容量部817をドレイン領域803、
ゲート絶縁膜805、シールド電極816、第2の絶縁
体807、画素電極808を積層する事により設けた点
である。The second embodiment differs from the second embodiment shown in FIG. 6 in that a thin film transistor is provided at the intersection of a scanning line 806 and a signal line 809, and that a storage capacitor 817 is provided in the drain region 803.
The point is that the gate insulating film 805, the shield electrode 816, the second insulator 807, and the pixel electrode 808 are provided by stacking.
【0024】図8(b)に走査線806と信号線809
の交叉部の断面構造を示す。薄膜トランジスタの基本的
な構造は、実施例1、実施例2と同様であるが、ドレイ
ン領域803と信号線809が容量結合により信号線8
09の信号がドレイン領域803を通して画素電極80
8へ書き込まれるのを防ぐ為ドレイン電極803をシー
ルド電極816により静電シールドし、容量結合を無く
す。この結果、薄膜トランジスタは走査線806と信号
線809の下部に構成でき、液晶表示装置の開口率が向
上する。FIG. 8B shows a scanning line 806 and a signal line 809.
2 shows a cross-sectional structure of the crossing part of FIG. The basic structure of the thin film transistor is the same as that of the first and second embodiments, except that the drain region 803 and the signal line 809 are connected to each other by capacitive coupling.
09 is applied to the pixel electrode 80 through the drain region 803.
The drain electrode 803 is electrostatically shielded by a shield electrode 816 to prevent the data from being written into the memory cell 8, thereby eliminating the capacitive coupling. As a result, the thin film transistor can be formed below the scanning line 806 and the signal line 809, and the aperture ratio of the liquid crystal display device is improved.
【0025】図8(c)に保持容量部の断面構造を示
す。保持容量部817は、不純物を添加したシリコンよ
り成るドレイン領域803、ゲート絶縁膜805、シー
ルド電極816、第2の絶縁体807、画素電極808
の積層構造となっており、ドレイン電極803と画素電
極808はコンタクトホール813を介して同電位とな
っている。この結果保持容量は、シールド電極816を
一方の電極として、ゲート絶縁膜805をドレイン領域
803で挟んだ容量と、第2の絶縁体807を画素電極
808で挟んだ容量が並列に構成されており、小さな専
有面積で十分な大きさの保持容量が実現でき開口率が向
上する。この様に構成されたシールド電極816は3つ
の役目を有する。第1に実施例1、実施例2同様、液晶
層810へ直流電圧が印加されるのを防ぐ静電シールド
としての役目、第2に実施例2同様、走査線806と画
素電極808、818の隙間より漏れる光の光遮光層と
しての役目、第3に、保持容量の一方の電極の電位を固
定する保持容量線の役目がある。FIG. 8C shows a sectional structure of the storage capacitor portion. The storage capacitor portion 817 includes a drain region 803 made of doped silicon, a gate insulating film 805, a shield electrode 816, a second insulator 807, and a pixel electrode 808.
And the drain electrode 803 and the pixel electrode 808 have the same potential via the contact hole 813. As a result, the storage capacitor has a configuration in which a capacitor having the gate insulating film 805 sandwiched between the drain regions 803 with the shield electrode 816 as one electrode and a capacitor sandwiching the second insulator 807 between the pixel electrodes 808 are arranged in parallel. In addition, a sufficiently large storage capacity can be realized with a small occupied area, and the aperture ratio is improved. The shield electrode 816 thus configured has three functions. First, as in the first and second embodiments, a role as an electrostatic shield for preventing a DC voltage from being applied to the liquid crystal layer 810. Second, as in the second embodiment, the scanning line 806 and the pixel electrodes 808, 818 are used. Third, there is a role of a storage capacitor line for fixing the potential of one electrode of the storage capacitor, as a light shielding layer for light leaking from the gap.
【0026】図9に、シールド電極916にタンタル、
第2の絶縁体907として、シールド電極916の表面
を陽極酸化法により酸化したタンタル酸化物で構成した
薄膜トランジスタの断面を示す。陽極酸化法により形成
したタンタル酸化物は、緻密でピンホール等の欠陥の少
ない絶縁膜が室温で得られ、更に膜厚の制御性、再現性
に優れている。この結果、信号線909とシールド電極
916の短絡欠陥を無くせる。タンタル酸化物は比誘電
率が25〜28と大きく、SiO2の6〜7倍有り、保
持容量の専有面積をSiO2を使用した場合の1/6〜
1/7にでき、上記の例に比べ更に開口率を大きくでき
る。一方保持容量の短絡欠陥も無くせるため、液晶表示
装置の画素欠陥も大幅に減少できる。実施例2において
もタンタルを用いれば低欠陥化が実現できる。FIG. 9 shows that the shield electrode 916 has tantalum,
A cross section of a thin film transistor including a tantalum oxide in which the surface of a shield electrode 916 is oxidized by an anodic oxidation method as a second insulator 907 is shown. The tantalum oxide formed by the anodic oxidation method can provide a dense insulating film having few defects such as pinholes at room temperature, and has excellent controllability and reproducibility of the film thickness. As a result, a short circuit defect between the signal line 909 and the shield electrode 916 can be eliminated. Tantalum oxide dielectric constant as large as 25 to 28, 1/6 when there 6-7 times SiO 2, the area occupied by the storage capacitor using SiO 2
The aperture ratio can be reduced to 1/7, and the aperture ratio can be further increased as compared with the above example. On the other hand, since the short-circuit defect of the storage capacitor can be eliminated, the pixel defect of the liquid crystal display device can be greatly reduced. In the second embodiment as well, the use of tantalum can reduce the number of defects.
【0027】[0027]
【発明の効果】本発明は次のようなすぐれた効果を有す
る。The present invention has the following excellent effects.
【0028】第1に走査線は、シールド電極により静電
シールドされており、液晶層に直流電圧が印加されるの
を防ぎ、長期に渡り信頼性が高く、良質の表示品質をも
った液晶表示装置が実現できる。First, the scanning line is electrostatically shielded by a shield electrode to prevent a DC voltage from being applied to the liquid crystal layer, and to provide a liquid crystal display having high reliability and good display quality for a long period of time. The device can be realized.
【0029】第2に、第1の絶縁基板と第2の絶縁基板
の貼り合わせ精度が低くて済み、貼り合わせの合理化、
歩留りの向上が図れる。Second, the bonding accuracy between the first insulating substrate and the second insulating substrate may be low, and the bonding may be simplified.
The yield can be improved.
【0030】第3に、開口率が大きくでき、液晶表示装
置の明るさを著しく向上できる。Third, the aperture ratio can be increased, and the brightness of the liquid crystal display device can be significantly improved.
【0031】第4に、小さな専有面積で十分な大きさの
保持容量が構成でき、開口率を大きくすると同時に、液
晶表示装置の高精細化ができ、表示品質の向上が図れ
る。Fourth, a sufficiently large storage capacitor can be configured with a small occupied area, and the aperture ratio can be increased, and at the same time, the definition of the liquid crystal display device can be increased and the display quality can be improved.
【0032】第5に、走査線としてタンタル、第1の絶
縁体として陽極酸化法により得たタンタル酸化物で構成
する事により走査線とシールド電極の短絡欠陥を無く
せ、欠陥のない液晶表示装置が実現できる。同様にシー
ルド電極をタンタルで構成する事によりシールド電極と
信号線の短絡欠陥もなくせる。Fifth, a short-circuit defect between the scanning line and the shield electrode can be eliminated by using tantalum as the scanning line and tantalum oxide obtained by the anodic oxidation method as the first insulator. realizable. Similarly, by forming the shield electrode from tantalum, short-circuit defects between the shield electrode and the signal line can be eliminated.
【0033】以上の様に、本発明の液晶表示装置は、多
くの優れた効果を有するものであり、直視型の大型液晶
表示装置からプロジェクション用の小型高精細液晶表示
装置まで応用できる。As described above, the liquid crystal display device of the present invention has many excellent effects, and can be applied from a direct-view large liquid crystal display device to a small high-definition liquid crystal display device for projection.
【図1】本発明による液晶表示装置を示す図。FIG. 1 is a diagram showing a liquid crystal display device according to the present invention.
【図2】従来の液晶表示装置を示す図。FIG. 2 is a diagram showing a conventional liquid crystal display device.
【図3】液晶表示装置を駆動する一般的な時分割駆動の
信号波形を示す図。FIG. 3 is a diagram showing signal waveforms of general time division driving for driving a liquid crystal display device.
【図4】薄膜トランジスタの構造を示す断面図。FIG. 4 is a cross-sectional view illustrating a structure of a thin film transistor.
【図5】薄膜トランジスタの構造を示す断面図。FIG. 5 is a cross-sectional view illustrating a structure of a thin film transistor.
【図6】本発明による液晶表示装置を示す図。FIG. 6 is a diagram showing a liquid crystal display device according to the present invention.
【図7】第2の絶縁基板に設けられる光遮光層と画素電
極の位置関係を示す図。FIG. 7 is a diagram illustrating a positional relationship between a light-shielding layer provided on a second insulating substrate and a pixel electrode.
【図8】本発明による液晶表示装置を示す図。FIG. 8 is a diagram showing a liquid crystal display device according to the present invention.
【図9】薄膜トランジスタの構造を示す断面図。FIG. 9 is a cross-sectional view illustrating a structure of a thin film transistor.
101、201、401、501、601、801、9
01 第1の絶縁基板 102、202、402、502、602、802、9
02 チャネル領域 103、204、403、503、603、803、9
03 ドレイン領域 104、203、404、504、604、804、9
04 ソース領域 105、205、405、505、605、805、9
05 ゲート絶縁膜 106、206、406、506、606、806、9
06 走査線 107、607、807、907 第2の絶縁体 108、208、510、608、808、702、7
03、704、705、706、707、818 画素
電極 109、209、609、809、909 信号線 110、210、610、810 液晶層 111、211、611、811 共通電極 112、212、612、812 第2の絶縁基板 113、114、213、214、511、613、6
14、813、814コンタクトホール 115、407、507、615、815、915 第
1の絶縁体 116、509、616、617、816、916 シ
ールド電極 117 画素開口窓 207 層間絶縁膜 408 レーザー光 409 ドレイン端 410 ソース端 508 第3の絶縁体 701、708 光遮光層 817 保持容量部101, 201, 401, 501, 601, 801, 9
01 first insulating substrate 102, 202, 402, 502, 602, 802, 9
02 channel area 103, 204, 403, 503, 603, 803, 9
03 Drain regions 104, 203, 404, 504, 604, 804, 9
04 Source area 105, 205, 405, 505, 605, 805, 9
05 Gate insulating film 106, 206, 406, 506, 606, 806, 9
06 Scan line 107, 607, 807, 907 Second insulator 108, 208, 510, 608, 808, 702, 7
03, 704, 705, 706, 707, 818 Pixel electrode 109, 209, 609, 809, 909 Signal line 110, 210, 610, 810 Liquid crystal layer 111, 211, 611, 811 Common electrode 112, 212, 612, 812 2 insulating substrates 113, 114, 213, 214, 511, 613, 6
14, 813, 814 Contact hole 115, 407, 507, 615, 815, 915 First insulator 116, 509, 616, 617, 816, 916 Shield electrode 117 Pixel opening window 207 Interlayer insulating film 408 Laser light 409 Drain end 410 Source end 508 Third insulator 701, 708 Light shielding layer 817 Storage capacitance portion
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成13年10月22日(2001.10.
22)[Submission date] October 22, 2001 (2001.10.
22)
【手続補正1】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】特許請求の範囲[Correction target item name] Claims
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【特許請求の範囲】[Claims]
【手続補正2】[Procedure amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0006[Correction target item name] 0006
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【0006】[0006]
【課題を解決するための手段】本発明は、基板に走査線
と、信号線と、前記走査線及び信号線に接続されたトラ
ンジスタと、前記トランジスタに接続された画素電極と
を備えた液晶装置であって、前記走査線と前記信号線と
の交差部に対向して前記トランジスタのチャネル領域が
配置されてなり、前記チャネル領域上には前記走査線
と、前記信号線と遮光性の導電層とが配置されてなり、
前記交差部において前記チャネル領域の幅よりも前記遮
光性の導電性電極と前記信号線の幅が広いことを特徴と
する。According to the present invention, there is provided a liquid crystal device comprising a substrate having a scanning line, a signal line, a transistor connected to the scanning line and the signal line, and a pixel electrode connected to the transistor. Wherein a channel region of the transistor is arranged to face an intersection of the scanning line and the signal line, and the scanning line, the signal line and a light-shielding conductive layer are formed on the channel region. And are arranged,
The width of the light-blocking conductive electrode and the width of the signal line are wider than the width of the channel region at the intersection.
【手続補正3】[Procedure amendment 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0027[Correction target item name] 0027
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【0027】[0027]
【発明の効果】本発明は上記の構成要件を具備すること
により、以下に述べるごとき顕著な効果を奏することが
できる。 (1)トランジスタのチャネル領域の直上に走査線と、
信号線と、遮光性の導電層とが形成されているので、こ
れらによりチャネル領域への光の侵入を防ぐことができ
る。 (2)また、チャネル領域の幅よりも信号線と遮光性の
導電層の幅が広いので、チャネル領域に横側からの光の
侵入を防ぐことができ、トランジスタの誤動作を防ぐこ
とができる。According to the present invention, by satisfying the above constitutional requirements, the following remarkable effects can be obtained. (1) a scanning line immediately above a channel region of a transistor;
Since the signal line and the light-blocking conductive layer are formed, light can be prevented from entering the channel region. (2) Since the width of the signal line and the light-blocking conductive layer is wider than the width of the channel region, light can be prevented from entering the channel region from the lateral side, and malfunction of the transistor can be prevented.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/78 619B Fターム(参考) 2H092 GA24 GA25 JB22 JB24 JB54 JB79 NA14 NA16 NA23 NA30 5C094 AA05 AA10 AA31 AA42 AA43 AA48 BA03 BA43 CA19 DA13 DB01 DB04 EA04 EA07 EA10 FA01 FA02 FB02 FB12 FB15 5F110 AA21 BB01 CC02 DD02 DD03 EE03 EE04 EE34 EE37 EE44 FF02 FF23 FF31 GG02 GG13 GG15 GG25 GG43 GG45 GG47 HJ01 HJ13 HJ23 HL05 HL06 HL07 HM14 NN03 NN04 NN23 NN34 NN35 NN44 NN46 NN72 NN73 PP03 PP10 QQ11 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 29/78 619B F term (Reference) 2H092 GA24 GA25 JB22 JB24 JB54 JB79 NA14 NA16 NA23 NA30 5C094 AA05 AA10 AA31 AA42 AA43 AA48 BA03 BA43 CA19 DA13 DB01 DB04 EA04 EA07 EA10 FA01 FA02 FB02 FB12 FB15 5F110 AA21 BB01 CC02 DD02 DD03 EE03 EE04 EE34 EE37 EE44 FF02 FF23 NN31 NN02 GG13 NN72 NN73 PP03 PP10 QQ11
Claims (7)
を有し、該走査線と該信号線の交点にマトリックス状に
薄膜トランジスタを設け、該薄膜トランジスタの出力に
画素電極を接続し、該第1の絶縁基板に対向して共通電
極を設けた第2の絶縁基板を配置し、該第1の絶縁基板
と該第2の絶縁基板との間に液晶層を設けた液晶表示装
置において、該走査線を第1の絶縁体を介して、導電性
のシールド電極で覆った事を特徴とする液晶表示装置。A first insulating substrate has a plurality of scanning lines and signal lines, thin film transistors are provided in a matrix at intersections of the scanning lines and the signal lines, and pixel electrodes are connected to outputs of the thin film transistors. A liquid crystal display device in which a second insulating substrate provided with a common electrode is disposed facing the first insulating substrate, and a liquid crystal layer is provided between the first insulating substrate and the second insulating substrate. 3. The liquid crystal display device according to claim 1, wherein the scanning line is covered with a conductive shield electrode via a first insulator.
に配置した事を特徴とする請求項1記載の液晶表示装
置。2. The liquid crystal display device according to claim 1, wherein said shield electrode is arranged simultaneously with said pixel electrode.
を有し、該走査線と該信号線の交点にマトリックス状に
薄膜トランジスタを設け、該薄膜トランジスタの出力に
画素電極を接続し、該第1の絶縁基板に対向して共通電
極を設けた第2の絶縁基板を配置し、該第1の絶縁基板
と該第2の絶縁基板との間に液晶層を設けた液晶表示装
置において、該走査線を第1の絶縁体を介して、導電性
のシールド電極で覆い、該シールド電極を第2の絶縁体
で覆い、画素電極の一部が該第2の絶縁体を介して該シ
ールド電極の一部と重なる構造を有した事を特徴とする
液晶表示装置。3. A plurality of scanning lines and signal lines are provided on a first insulating substrate, thin film transistors are provided in a matrix at intersections of the scanning lines and the signal lines, and pixel electrodes are connected to outputs of the thin film transistors. A liquid crystal display device having a second insulating substrate provided with a common electrode opposed to the first insulating substrate, and a liquid crystal layer provided between the first insulating substrate and the second insulating substrate; , The scanning line is covered with a conductive shield electrode via a first insulator, the shield electrode is covered with a second insulator, and a part of the pixel electrode is provided via the second insulator. A liquid crystal display device having a structure overlapping part of the shield electrode.
を有し、該走査線と該信号線の交点にマトリックス状に
薄膜トランジスタを設け、該薄膜トランジスタの出力に
画素電極を接続し、該第1の絶縁基板に対向して共通電
極を設けた第2の絶縁基板を配置し、該第1の絶縁基板
と該第2の絶縁基板との間に液晶層を設けた液晶表示装
置において、画素電極の一部が少なくともドナーあるい
はアクセプタとなる不純物を添加したシリコン膜より成
るドレイン電極、ゲート絶縁膜、導電性のシールド電
極、第2の絶縁体、画素電極を順次積層した構造を有し
たことを特徴とする液晶表示装置。4. A first insulating substrate having a plurality of scanning lines and signal lines, thin film transistors provided in a matrix at intersections of the scanning lines and the signal lines, and a pixel electrode connected to an output of the thin film transistors. A liquid crystal display device having a second insulating substrate provided with a common electrode opposed to the first insulating substrate, and a liquid crystal layer provided between the first insulating substrate and the second insulating substrate; Has a structure in which a drain electrode, a gate insulating film, a conductive shield electrode, a second insulator, and a pixel electrode are sequentially laminated at least partially of a silicon film to which an impurity serving as a donor or an acceptor is added. A liquid crystal display device characterized in that:
電極の電位を共通電極と同一とした事を特徴とする請求
項1、請求項3、請求項4記載の液晶表示装置。5. The liquid crystal display device according to claim 1, wherein the potential of the shield electrode is set to be the same as that of the common electrode.
タンタル、第1の絶縁体がタンタル酸化物である事を特
徴とする請求項1、請求項3、請求項4記載の液晶表示
装置。6. The scanning line according to claim 1, 3 or 4, wherein the scanning line is tantalum, and the first insulator is tantalum oxide. Liquid crystal display device.
タル第2の絶縁体がタンタル酸化物である事を特徴とす
る請求項3、請求項4記載の液晶装置。7. The liquid crystal device according to claim 3, wherein the shield electrode of the third and fourth aspects is tantalum and the second insulator is a tantalum oxide.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001314465A JP3386057B2 (en) | 2001-10-11 | 2001-10-11 | Liquid crystal device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001314465A JP3386057B2 (en) | 2001-10-11 | 2001-10-11 | Liquid crystal device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000029204A Division JP3605337B2 (en) | 1991-08-28 | 2000-02-07 | Liquid crystal device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002196349A true JP2002196349A (en) | 2002-07-12 |
| JP3386057B2 JP3386057B2 (en) | 2003-03-10 |
Family
ID=19132778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001314465A Expired - Lifetime JP3386057B2 (en) | 2001-10-11 | 2001-10-11 | Liquid crystal device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3386057B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100370318C (en) * | 2003-08-28 | 2008-02-20 | 精工爱普生株式会社 | Electro-optic devices and electronics |
| US9778521B2 (en) | 2013-12-17 | 2017-10-03 | Samsung Display Co., Ltd. | Display apparatus |
-
2001
- 2001-10-11 JP JP2001314465A patent/JP3386057B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100370318C (en) * | 2003-08-28 | 2008-02-20 | 精工爱普生株式会社 | Electro-optic devices and electronics |
| US9778521B2 (en) | 2013-12-17 | 2017-10-03 | Samsung Display Co., Ltd. | Display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3386057B2 (en) | 2003-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4935792A (en) | Thin film transistor array | |
| US5674757A (en) | Process of fabricating a self-aligned thin-film transistor for a liquid crystal display | |
| EP0338822B1 (en) | A liquid crystal active-matrix display device | |
| US20030116766A1 (en) | Semiconductor device and electronic device | |
| JPH1031235A (en) | Liquid crystal display | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| JPH08306926A (en) | Liquid crystal electrooptical system | |
| JPH02260661A (en) | Thin film transistor for active matrix liquid crystal display elements | |
| JP2001109014A (en) | Active matrix type liquid crystal display | |
| JPH04253342A (en) | Thin film transistor array substrate | |
| JP3189310B2 (en) | Liquid crystal device manufacturing method | |
| EP0347117A2 (en) | An active-matrix display device | |
| US5677547A (en) | Thin film transistor and display device including same | |
| KR20020001733A (en) | Thin film transistor and method of manufacturing the same | |
| JP3159215B2 (en) | Liquid crystal device | |
| JP2002196349A (en) | Liquid crystal display | |
| JPH08211406A (en) | Active matrix display element | |
| JPH08201852A (en) | Active matrix display device | |
| JP3510876B2 (en) | Active matrix display device | |
| JP3196767B2 (en) | Liquid crystal device | |
| JP3605337B2 (en) | Liquid crystal device | |
| JP3097647B2 (en) | Liquid crystal device | |
| JP3391349B2 (en) | Liquid crystal display | |
| JP3125785B2 (en) | Liquid crystal device | |
| JPH0832083A (en) | Thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |