JP2002100613A - Ashing method and its apparatus - Google Patents
Ashing method and its apparatusInfo
- Publication number
- JP2002100613A JP2002100613A JP2000290573A JP2000290573A JP2002100613A JP 2002100613 A JP2002100613 A JP 2002100613A JP 2000290573 A JP2000290573 A JP 2000290573A JP 2000290573 A JP2000290573 A JP 2000290573A JP 2002100613 A JP2002100613 A JP 2002100613A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- ashing
- resist mask
- light emission
- heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004380 ashing Methods 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 239000007789 gas Substances 0.000 claims abstract description 22
- 239000001301 oxygen Substances 0.000 claims abstract description 20
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 20
- 239000007795 chemical reaction product Substances 0.000 claims abstract description 11
- 239000012495 reaction gas Substances 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims description 35
- 238000001514 detection method Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 abstract description 5
- 238000004020 luminiscence type Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 29
- 239000000758 substrate Substances 0.000 description 10
- 239000000428 dust Substances 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 239000002245 particle Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 239000002360 explosive Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
のためのイオン注入工程あるいはドライエッチング工程
でマスクとして使用したレジストを灰化して除去するア
ッシング方法およびアッシング装置に関する。[0001] 1. Field of the Invention [0002] The present invention relates to an ashing method and an ashing apparatus for ashing and removing a resist used as a mask in an ion implantation step or a dry etching step for manufacturing a semiconductor device.
【0002】[0002]
【従来の技術】半導体装置の製造ではフォトリソグラフ
ィ工程が必須であり多用される。このフォトリソグラフ
ィ工程では、よく知られているように半導体ウェーハ上
のレジスト膜にパターンを転写する。そして、上記パタ
ーン転写で形成したレジストマスクを用いて、有効不純
物を半導体基板上に選択的にイオン注入で導入したり、
ドライエッチングで下地材料を選択的に加工したりす
る。2. Description of the Related Art In the manufacture of semiconductor devices, a photolithography step is essential and is often used. In this photolithography step, a pattern is transferred to a resist film on a semiconductor wafer as is well known. Then, using the resist mask formed by the pattern transfer, effective impurities are selectively introduced into the semiconductor substrate by ion implantation,
The underlying material is selectively processed by dry etching.
【0003】そして、上記の工程後不要になったレジス
トマスクは、一般的に酸素のラジカルあるいはイオンを
含むプラズマの灰化(アッシング)作用で除去される。
上記アッシング作用によるレジストマスクの除去(以
下、アッシング処理という)は、上記プラズマ処理での
半導体基板の温度が高いほど促進される。そして、半導
体装置の量産において、レジストマスクの除去時間が短
くなり半導体装置の製造時間は短縮する。このことか
ら、上記アッシング処理での基板温度を高くし、高い温
度環境下で上記レジストマスクを除去する。The resist mask that is no longer required after the above process is generally removed by the ashing action of plasma containing oxygen radicals or ions.
The removal of the resist mask by the ashing function (hereinafter referred to as ashing processing) is accelerated as the temperature of the semiconductor substrate in the plasma processing increases. Then, in mass production of the semiconductor device, the removal time of the resist mask is shortened, and the manufacturing time of the semiconductor device is shortened. Therefore, the substrate temperature in the ashing process is increased, and the resist mask is removed under a high temperature environment.
【0004】[0004]
【発明が解決しようとする課題】しかし、上述したイオ
ン注入あるいはドライエッチング後では、レジストマス
クの表面に変質層が形成される。そして、上記のような
従来の技術では、アッシング処理の工程で変質層が爆発
的に破裂し、このときに生じるレジスト屑が残存するよ
うになる。However, after the above-described ion implantation or dry etching, an altered layer is formed on the surface of the resist mask. In the above-described conventional technique, the deteriorated layer explosively ruptures in the ashing process, and resist dust generated at this time remains.
【0005】以下、上記の様子を図3を参照して説明す
る。図3(a)に示すように、基板1上にレジストマス
ク12が形成される。このレジストマスク12は、上述
したイオン注入あるいはドライエッチングの工程後のも
のであり、その表面に変質層13が形成され、その内部
にレジストがある。ここで、変質層13は通常では熱硬
化している。ここで、上述したアッシング処理の工程で
基板11の温度を高くすると、図3(b)に示すように
レジスト14の熱膨張による体積膨張で変質層13が爆
発的に破裂する。この爆発的な破裂(以下、ポッピング
現象という)で、変質層13の一部あるいはレジスト1
3の一部は飛散し、図3(c)に示すように、基板11
表面にレジスト屑15が残存するようになる。また、こ
のレジスト屑は、アッシング装置の反応室(チャンバ
ー)内壁に飛散して付着しパーティクル発生源となる。The above situation will be described below with reference to FIG. As shown in FIG. 3A, a resist mask 12 is formed on the substrate 1. The resist mask 12 has been subjected to the above-described ion implantation or dry etching process, and has a deteriorated layer 13 formed on the surface thereof and a resist therein. Here, the altered layer 13 is usually thermoset. Here, when the temperature of the substrate 11 is increased in the above-described ashing process, the altered layer 13 explosively explodes due to volume expansion due to thermal expansion of the resist 14 as shown in FIG. This explosive rupture (hereinafter referred to as popping phenomenon) causes a part of the altered layer 13 or the resist 1
3 is scattered, and as shown in FIG.
The resist dust 15 remains on the surface. Further, the resist dust scatters and adheres to the inner wall of the reaction chamber (chamber) of the ashing device and becomes a particle generation source.
【0006】このために、従来の技術では、上記レジス
ト屑を除去することが必要になり、結果的にレジストマ
スクの除去時間が増加する。また、このようなレジスト
屑はパーティクルとなり半導体装置の歩留まりを低下さ
せるようになる。また、上記ポッピング現象を避けるた
めにアッシング処理での温度を下げるとレジストマスク
の除去時間は増加する。For this reason, in the conventional technique, it is necessary to remove the resist dust, and as a result, the removal time of the resist mask increases. In addition, such resist dust becomes particles and reduces the yield of the semiconductor device. In addition, if the temperature in the ashing process is lowered to avoid the popping phenomenon, the time for removing the resist mask increases.
【0007】本発明の目的は、簡便な方法でもって、上
述したポッピング現象を防止し、レジストマスクの変質
層を効果的に除去できるアッシング方法とアッシング装
置を提供することにある。It is an object of the present invention to provide an ashing method and an ashing apparatus which can prevent the above-mentioned popping phenomenon and effectively remove a deteriorated layer of a resist mask by a simple method.
【0008】[0008]
【課題を解決するための手段】このために本発明のアッ
シング方法では、半導体ウェーハ上に形成され、変質層
を表面に有するレジストマスクをプラズマガスを用いて
除去するアッシング方法において、第1の温度の環境下
で上記変質層を除去し、前記プラズマガス中の所定の反
応ガスからの発光の変化を検知して前記半導体ウェーハ
を昇温し第2の温度の環境下で、引き続いて、前記プラ
ズマガスを用いて前記レジストマスクの残存部分を除去
する。ここで、前記発光は、酸素ラジカルあるいは反応
生成物であるCOからのものである。そして、前記酸素
ラジカルからの発光波長は777nmであり前記COか
らの発光波長は450nmである。According to the ashing method of the present invention, a first temperature is reduced by using a plasma gas to remove a resist mask formed on a semiconductor wafer and having a deteriorated layer on the surface using a plasma gas. Removing the altered layer in an environment, detecting a change in light emission from a predetermined reaction gas in the plasma gas, and raising the temperature of the semiconductor wafer under an environment of a second temperature. The remaining portion of the resist mask is removed using a gas. Here, the luminescence is from oxygen radicals or CO which is a reaction product. The emission wavelength from the oxygen radical is 777 nm, and the emission wavelength from the CO is 450 nm.
【0009】また、前記第1の温度は150℃以下に設
定され、前記第2の温度は250℃以上に設定される。Further, the first temperature is set at 150 ° C. or lower, and the second temperature is set at 250 ° C. or higher.
【0010】あるいは、本発明のアッシング装置は、半
導体ウェーハ上に形成され、変質層を表面に有するレジ
ストマスクをプラズマガスを用いて除去するアッシング
装置において、反応室内に半導体ウェーハを保持する保
持手段と、前記半導体ウェーハを加熱する加熱手段と、
前記加熱温度を制御する制御機構と、前記プラズマガス
からの発光の検知手段とを備え、前記発光の検知手段か
らの所定の発光に対応する信号で作動した前記制御機構
を通して前記加熱手段が制御され、前記加熱温度が調整
できるようになっている。ここで、前記レジストマスク
を除去するための加熱温度は、初め、前記レジストマス
クの表面にある変質層の破裂が生じない第1の温度に設
定されて前記変質層が除去され、前記変質層の除去が前
記発光の検知手段で判定され、引き続いて、前記制御機
構を通した加熱手段でもって前記第1の温度より高い第
2の温度に設定される。According to another aspect of the present invention, there is provided an ashing apparatus for removing, using a plasma gas, a resist mask formed on a semiconductor wafer and having an altered layer on a surface thereof, a holding means for holding the semiconductor wafer in a reaction chamber. Heating means for heating the semiconductor wafer,
A control mechanism for controlling the heating temperature; and means for detecting light emission from the plasma gas, wherein the heating means is controlled through the control mechanism operated by a signal corresponding to a predetermined light emission from the light emission detection means. The heating temperature can be adjusted. Here, the heating temperature for removing the resist mask is initially set to a first temperature at which the altered layer on the surface of the resist mask does not burst, and the altered layer is removed. Removal is determined by the light emission detection means, and subsequently, the heating means through the control mechanism is set to a second temperature higher than the first temperature.
【0011】そして、前記発光は、酸素ラジカルあるい
は反応生成物であるCOからのものである。また、前記
加熱手段は、前記半導体ウェーハの上面あるいは下面に
取り付けられた加熱ランプである。The luminescence is from oxygen radicals or CO which is a reaction product. Further, the heating means is a heating lamp attached to an upper surface or a lower surface of the semiconductor wafer.
【0012】このように本発明では、上述したイオン注
入あるいはドライエッチング後に形成されるレジストマ
スク表面の変質層は効果的に除去され、上記のような従
来の技術で生じる変質層の爆発的に破裂は皆無になる。
また、レジストマスクのアッシング処理の時間が大幅に
短縮する。そして、従来の技術で生じたレジスト屑を除
去することは不要になり、レジスト屑から成るパーティ
クル発生は大幅に低減し半導体装置の製造歩留まりが向
上するようになる。As described above, according to the present invention, the altered layer on the surface of the resist mask formed after the above-described ion implantation or dry etching is effectively removed, and the altered layer generated by the conventional technique as described above explodes explosively. Is gone.
Further, the time for the ashing process of the resist mask is greatly reduced. Then, it is not necessary to remove the resist dust generated by the conventional technique, and the generation of particles composed of the resist dust is greatly reduced, and the production yield of the semiconductor device is improved.
【0013】[0013]
【発明の実施の形態】次に、本発明の実施の形態を図1
と図2に基づいて説明する。図1は本発明のアッシング
方法を実施するのに好適な枚葉型のアッシング装置の略
断面図である。そして、図2は本発明のアッシング方法
を説明するための図である。なお、図1では、本発明を
説明するアッシング装置の要部が示されている。FIG. 1 shows an embodiment of the present invention.
This will be described with reference to FIG. FIG. 1 is a schematic sectional view of a single wafer type ashing apparatus suitable for carrying out the ashing method of the present invention. FIG. 2 is a diagram for explaining the ashing method of the present invention. FIG. 1 shows a main part of an ashing apparatus for explaining the present invention.
【0014】図1に示すように、アッシングチャンバー
1内に互いに対向するように上部電極2と下部電極3と
が設けられている。そして、下部電極3上には上述した
アッシング処理を受ける半導体ウェーハ4が載置され
る。この半導体ウェーハ4の保持される下部電極3内に
は、加熱源5が備えられる。ここで、加熱源としては抵
抗体に電流を流して加熱する通常のヒーターが取り付け
られる。あるいは、ヒーターの代わりに赤外線ランプが
用いられてもよい。As shown in FIG. 1, an upper electrode 2 and a lower electrode 3 are provided in an ashing chamber 1 so as to face each other. Then, on the lower electrode 3, a semiconductor wafer 4 which is subjected to the ashing process described above is placed. A heating source 5 is provided in the lower electrode 3 held on the semiconductor wafer 4. Here, as a heating source, a normal heater for applying a current to the resistor to heat the resistor is attached. Alternatively, an infrared lamp may be used instead of the heater.
【0015】なお、図示しないがチャンバー1内に導入
される反応ガスの導入口および反応後のガスの排気口が
取り付けられている。そして、平行平板構造の上述した
上部電極2と下部電極3との間に高周波電源が取り付け
られる。ここで、上部電極2に陰極が下部電極3に陽極
が接続される。Although not shown, an inlet for the reaction gas introduced into the chamber 1 and an outlet for the gas after the reaction are provided. Then, a high frequency power supply is attached between the above-described upper electrode 2 and lower electrode 3 having a parallel plate structure. Here, a cathode is connected to the upper electrode 2 and an anode is connected to the lower electrode 3.
【0016】反応ガスとして導入された酸素がプラズマ
励起され、酸素のラジカルあるいはイオン等の活性種が
生成される。そして、この活性種が上述したレジストマ
スクと反応しアッシングが起こる。そこで、これらの酸
素の活性種から発生するプラズマ発光あるいは反応後の
ガスからの発光を検知しモニターするためのフォトセン
サー6がチャンバー1の側壁に設けられている。Oxygen introduced as a reaction gas is plasma-excited to generate active species such as oxygen radicals or ions. Then, the active species react with the above-described resist mask, and ashing occurs. Therefore, a photosensor 6 for detecting and monitoring the plasma emission generated from these active species of oxygen or the emission from the reacted gas is provided on the side wall of the chamber 1.
【0017】そして、上述した加熱源5を制御するコン
トローラ7が取り付けられている。このコントローラ7
はフォトセンサー6からの信号で制御される。すなわ
ち、フォトセンサー6から受けるある発光の検知強度に
従って、コントローラ7は加熱源5を調整し、半導体ウ
ェーハ4を昇温したり降温したりする。A controller 7 for controlling the above-mentioned heating source 5 is attached. This controller 7
Is controlled by a signal from the photo sensor 6. That is, the controller 7 adjusts the heating source 5 in accordance with the detection intensity of a certain light emission received from the photo sensor 6, and raises or lowers the temperature of the semiconductor wafer 4.
【0018】ここで、高速な昇温/降温を可能にするた
めに、上述した下部電極3はその熱容量が小さくなるよ
うに形成されるとよい。Here, in order to enable high-speed temperature rise / fall, the above-mentioned lower electrode 3 is preferably formed so that its heat capacity becomes small.
【0019】上述したアッシング装置では、平行平板電
極に高周波電源が接続されて、高周波により反応ガスが
プラズマ励起される構造となっている。ここで、プラズ
マ励起の方法としては、マイクロ波、ヘリコン波による
プラズマ励起、あるいは、交流誘導電流方式等のHPD
(High Plasma Dennsity)を用い
てもよい。いずれにしろ、フォトセンサー6から受ける
発光によりコントローラ7が加熱源5を調整するように
なっている。そして、半導体ウェーハ4の温度が自由に
昇温/降温の制御ができるようになっている。The ashing device described above has a structure in which a high-frequency power source is connected to the parallel plate electrodes, and the reaction gas is plasma-excited by the high frequency. Here, as a method of plasma excitation, plasma excitation by microwaves and helicon waves, or an HPD such as an AC induction current method is used.
(High Plasma Density) may be used. In any case, the controller 7 adjusts the heating source 5 by the light emission received from the photo sensor 6. The temperature of the semiconductor wafer 4 can be freely controlled to increase or decrease.
【0020】次に、図2に基づいて本発明のアッシング
方法を説明する。図2(a)は、上述したレジストマス
ク除去のためのアッシング処理工程での上述した発光の
強度の時間変化を示す。そして、図2(b)は、レジス
トマスク除去における時間変化を説明するためのレジス
トマスクの略断面図である。ここで、レジストマスクの
断面図を説明するための符号は、図3で示したものと同
一にしてある。Next, the ashing method of the present invention will be described with reference to FIG. FIG. 2A shows a temporal change in the above-described light emission intensity in the above-described ashing process for removing the resist mask. FIG. 2B is a schematic cross-sectional view of the resist mask for explaining a time change in removing the resist mask. Here, reference numerals for explaining the cross-sectional views of the resist mask are the same as those shown in FIG.
【0021】上述したように半導体装置の製造におい
て、イオン注入あるいはドライエッチングのマスクとし
て用いたレジストマスクを有する半導体ウェーハを、上
述したアッシング装置に挿入する。そして、アッシング
装置のチャンバー1内に反応ガスとして酸素ガスあるい
は酸素とフッ素化合物の混合ガスを導入し、反応ガスを
プラズマ励起する。このようにしてアッシング処理を行
う。As described above, in manufacturing a semiconductor device, a semiconductor wafer having a resist mask used as a mask for ion implantation or dry etching is inserted into the ashing device described above. Then, an oxygen gas or a mixed gas of oxygen and a fluorine compound is introduced as a reaction gas into the chamber 1 of the ashing device, and the reaction gas is plasma-excited. The ashing process is performed in this manner.
【0022】このアッシング処理の工程で図2(a)に
示すアッシング第1段階8において、半導体ウェーハ4
の温度すなわち図2(b)に示す基板11ひいてはレジ
ストマスク12の温度は第1の温度である比較的低い温
度に保持される。ここで、この第1の温度は150℃以
下になるように設定される。このような温度であれば、
上記レジストマスク12の表面層にある変質層13が爆
発的に破裂することは全くない。このアッシング第1段
階8において、図2(b)に示すレジストマスク12表
面の変質層13を完全に除去する。そして、図2(a)
に示すように、このアッシング第1段階8では、酸素ラ
ジカルからの発光強度が高く、反応生成物(反応ガス)
であるCOからの発光強度は相対的に低い。これは、変
質層13のアッシング速度が小さいために、酸素ラジカ
ルの消費量が小さくプラズマ中の酸素ラジカル量が多く
残存し、逆に、この段階では反応生成物COの生成量は
少なくなるからである。In the ashing first step 8 shown in FIG. 2A in this ashing process, the semiconductor wafer 4
2, that is, the temperature of the substrate 11 and thus the resist mask 12 shown in FIG. 2B is maintained at a relatively low first temperature. Here, the first temperature is set to be 150 ° C. or less. At such a temperature,
The altered layer 13 on the surface layer of the resist mask 12 does not burst explosively. In the first ashing step 8, the altered layer 13 on the surface of the resist mask 12 shown in FIG. 2B is completely removed. Then, FIG.
As shown in the figure, in the first ashing stage 8, the emission intensity from oxygen radicals is high, and the reaction product (reaction gas)
Is relatively low. This is because the consumption of oxygen radicals is small and the amount of oxygen radicals in the plasma remains large because the ashing rate of the altered layer 13 is low, and conversely, the amount of reaction product CO generated at this stage decreases. is there.
【0023】次に、上述した変質層13が完全に除去さ
れレジスト14が露出すると、レジスト14のアッシン
グ速度が大きくなる。そして、酸素ラジカルの消費量が
増大しプラズマ中の酸素ラジカル量の残存量が低減す
る。逆に、この段階では反応生成物COの生成量は増大
する。そして、図2(a)に示すようにアッシング第2
段階9に入り、酸素ラジカルからの発光強度が低下し、
反応生成物であるCOからの発光強度が上昇するように
なる。Next, when the altered layer 13 is completely removed and the resist 14 is exposed, the ashing speed of the resist 14 increases. Then, the consumption of oxygen radicals increases, and the remaining amount of oxygen radicals in the plasma decreases. Conversely, at this stage, the amount of reaction product CO generated increases. Then, as shown in FIG.
In step 9, the emission intensity from oxygen radicals decreases,
The emission intensity from CO, which is a reaction product, increases.
【0024】このような発光強度の変化を図1に説明し
たフォトセンサー6で検知し、コントローラ7で加熱源
5を調整し、半導体ウェーハ4の温度すなわち図2
(b)に示す基板11の温度を第2の温度である高い温
度にする。ここで、第2の温度は250℃以上にすると
よい。このようなアッシング温度の上昇により、アッシ
ング速度は更に増大するようになる。Such a change in the light emission intensity is detected by the photo sensor 6 described in FIG. 1, and the controller 7 adjusts the heating source 5 so that the temperature of the semiconductor wafer 4, that is, FIG.
The temperature of the substrate 11 shown in (b) is set to a high temperature which is the second temperature. Here, the second temperature is preferably set to 250 ° C. or higher. Such a rise in the ashing temperature further increases the ashing speed.
【0025】そして、レジスト14はアッシングでその
体積は小さくなり、図2(b)に示すように、レジスト
14aと縮小する。これにつれて、図2(a)に示して
いるように、酸素ラジカルからの発光強度が大きくな
り、反応生成物であるCOからの発光強度は小さくな
る。そして、レジスト14は完全にアッシング除去さ
れ、アッシング第3段階10になる。このアッシング第
3段階10で、基板11上のレジストマスク12は全て
アッシング除去される。The volume of the resist 14 is reduced by ashing, and is reduced to the size of the resist 14a as shown in FIG. Accordingly, as shown in FIG. 2A, the emission intensity from oxygen radicals increases, and the emission intensity from CO, which is a reaction product, decreases. Then, the resist 14 is completely removed by ashing, and the third step 10 of ashing is performed. In the third ashing step 10, the resist mask 12 on the substrate 11 is entirely removed by ashing.
【0026】本発明のアッシング方法の特徴は、アッシ
ング処理での発光強度をモニターし、その発光強度によ
り半導体ウェーハの加熱源を調整し、基板温度すなわち
アッシングの環境温度を変化させるところにある。The feature of the ashing method of the present invention resides in that the light emission intensity in the ashing process is monitored, the heating source of the semiconductor wafer is adjusted based on the light emission intensity, and the substrate temperature, that is, the ashing environment temperature is changed.
【0027】このようにすることで、従来の技術で説明
した、変質層13のポッピング現象を完全に防止するこ
とができる。そして、同時にアッシングの環境温度をタ
イミングよく上昇させることで変質層以外のレジストの
アッシング速度をさらに増大させ、全体のアッシング処
理の時間を大幅に短縮させることができる。例えば、レ
ジストマスクを、MOSトランジスタのソース・ドレイ
ン拡散層のイオン注入マスクに使用した場合では、アッ
シング処理時間は30%程度短縮する。By doing so, the popping phenomenon of the deteriorated layer 13 described in the prior art can be completely prevented. At the same time, by increasing the ashing environment temperature with good timing, the ashing speed of the resist other than the affected layer can be further increased, and the overall ashing processing time can be greatly reduced. For example, when a resist mask is used as an ion implantation mask for a source / drain diffusion layer of a MOS transistor, the ashing processing time is reduced by about 30%.
【0028】上記の実施の形態では、フォトセンサーに
よる発光強度の時間変化で加熱源を調整しアッシング処
理の環境温度を制御した。本発明では、上記の発光強度
に限定するものではない。発光強度の変化分をモニター
してアッシング処理の環境温度を制御してもよい。ここ
で、加熱源5を下部電極3内でなく半導体ウェーハ4の
上部に位置するところに設けてもよい。この場合は、赤
外線ランプを加熱ランプとして取り付ける。In the above-described embodiment, the heating source is adjusted by changing the light emission intensity of the photosensor with time to control the environmental temperature of the ashing process. The present invention is not limited to the above emission intensity. The environmental temperature of the ashing process may be controlled by monitoring the change in the light emission intensity. Here, the heating source 5 may be provided not in the lower electrode 3 but in a position above the semiconductor wafer 4. In this case, an infrared lamp is attached as a heating lamp.
【0029】なお、本発明は上記実施の形態に限定され
ず、本発明の技術思想の範囲内において、実施の形態が
適宜変更され得ることは明らかである。It should be noted that the present invention is not limited to the above-described embodiment, and it is obvious that the embodiment can be appropriately changed within the scope of the technical idea of the present invention.
【0030】[0030]
【発明の効果】上述したように、本発明のアッシング方
法では、変質層を表面に有するレジストマスクをプラズ
マガスを用いて除去するアッシング方法において、上記
変質層の破裂しない第1の温度の環境下で変質層を除去
し、プラズマガス中の所定の反応ガスからの発光の変化
を検知して半導体ウェーハを昇温し第2の温度の環境下
で上記プラズマガスを用いてレジストマスクの残存部分
を除去する。ここで、上記発光は、酸素ラジカルあるい
は反応生成物であるCOからのものである。また、上記
第1の温度は150℃以下に設定され、第2の温度は2
50℃以上に設定される。As described above, according to the ashing method of the present invention, in the ashing method of removing a resist mask having an altered layer on the surface by using a plasma gas, the ashing method is performed under an environment of a first temperature at which the altered layer does not burst. The altered layer is removed, a change in light emission from a predetermined reaction gas in the plasma gas is detected, the temperature of the semiconductor wafer is increased, and the remaining portion of the resist mask is removed using the plasma gas under a second temperature environment. Remove. Here, the light emission is from oxygen radicals or CO which is a reaction product. Further, the first temperature is set to 150 ° C. or lower, and the second temperature is set to 2 ° C.
Set to 50 ° C. or higher.
【0031】そして、本発明のアッシング装置は、上記
レジストマスクをプラズマガスを用いて除去するアッシ
ング装置において、反応室内に半導体ウェーハを保持す
る保持手段と、この半導体ウェーハを加熱する加熱手段
と、加熱温度を制御する制御機構と、上記プラズマガス
からの発光の検知手段とを備えており、上記発光の検知
手段からの所定の発光に対応する信号で作動する制御機
構を通して加熱手段が制御され、上記加熱温度が調整で
きるようになっている。ここで、レジストマスクを除去
するための加熱温度は、初め、レジストマスクの表面に
ある変質層の破裂が生じない第1の温度に設定されて上
記変質層が除去され、この変質層の除去が上記発光の検
知手段で判定され、引き続いて、上記制御機構を通した
加熱手段でもって第1の温度より高い第2の温度に設定
される。An ashing apparatus according to the present invention is an ashing apparatus for removing a resist mask using a plasma gas, comprising: holding means for holding a semiconductor wafer in a reaction chamber; heating means for heating the semiconductor wafer; A control mechanism for controlling the temperature, and a means for detecting light emission from the plasma gas, wherein the heating means is controlled through a control mechanism that operates with a signal corresponding to a predetermined light emission from the light emission detection means, The heating temperature can be adjusted. Here, the heating temperature for removing the resist mask is initially set to a first temperature at which the altered layer on the surface of the resist mask does not burst, and the altered layer is removed. The determination is made by the light emission detection means, and subsequently, the heating means through the control mechanism is set to a second temperature higher than the first temperature.
【0032】このために、上述したイオン注入あるいは
ドライエッチング後に形成されるレジストマスク表面の
変質層は効果的に除去され、上記のような従来の技術で
生じる変質層の爆発的な破裂は皆無になる。また、レジ
ストマスクのアッシング処理の時間が大幅に短縮する。For this reason, the altered layer on the surface of the resist mask formed after the above-described ion implantation or dry etching is effectively removed, and there is no explosive rupture of the altered layer caused by the above-mentioned conventional technology. Become. Further, the time for the ashing process of the resist mask is greatly reduced.
【0033】このために、本発明では、従来の技術で生
じたレジスト屑を除去することは不要になる。また、こ
のようなレジスト屑から成るパーティクル発生は大幅に
低減し半導体装置の製造歩留まりが大幅に向上するよう
になる。For this reason, in the present invention, it becomes unnecessary to remove resist dust generated by the conventional technique. In addition, the generation of particles composed of such resist dust is greatly reduced, and the production yield of semiconductor devices is greatly improved.
【図1】本発明のアッシング装置を説明するための装置
の略断面図である。FIG. 1 is a schematic sectional view of an apparatus for explaining an ashing apparatus of the present invention.
【図2】本発明のアッシング方法を説明するためのアッ
シング処理での発光強度の時間変化とレジストマスクの
断面形状変化を示す図である。FIG. 2 is a diagram illustrating a temporal change in emission intensity and a cross-sectional shape change of a resist mask in an ashing process for explaining an ashing method according to the present invention.
【図3】従来の技術の課題を説明するためのアッシング
処理でのレジストマスク断面の時間変化を示す図であ
る。FIG. 3 is a diagram showing a temporal change in a cross section of a resist mask in an ashing process for explaining a problem of a conventional technique.
1 アッシングチャンバー 2 上部電極 3 下部電極 4 半導体ウェーハ 5 加熱源 6 フォトセンサー 7 コントローラ 8 アッシング第1段階 9 アッシング第2段階 10 アッシング第3段階 11 基板 12 レジストマスク 13 変質層 14,14a レジスト 15 レジスト屑 DESCRIPTION OF SYMBOLS 1 Ashing chamber 2 Upper electrode 3 Lower electrode 4 Semiconductor wafer 5 Heating source 6 Photosensor 7 Controller 8 Ashing first stage 9 Ashing second stage 10 Ashing third stage 11 Substrate 12 Resist mask 13 Altered layer 14, 14a Resist 15 Resist waste
Claims (8)
表面に有するレジストマスクをプラズマガスを用いて除
去するアッシング方法であって、第1の温度の環境下で
上記変質層を除去し、前記プラズマガス中の所定の反応
ガスからの発光の変化を検知して前記半導体ウェーハを
昇温し第2の温度の環境下で、引き続いて、前記プラズ
マガスを用いて前記レジストマスクの残存部分を除去す
ることを特徴とするアッシング方法。1. An ashing method for removing, using a plasma gas, a resist mask formed on a semiconductor wafer and having an altered layer on its surface, wherein the altered layer is removed under a first temperature environment. A change in light emission from a predetermined reaction gas in the plasma gas is detected, the semiconductor wafer is heated, and under a second temperature environment, subsequently, the remaining portion of the resist mask is removed using the plasma gas. An ashing method, comprising:
生成物であるCOからのものであることを特徴とする請
求項1記載のアッシング方法。2. The ashing method according to claim 1, wherein the light emission is generated from oxygen radicals or CO which is a reaction product.
7nmであり前記COからの発光波長は450nmであ
ることを特徴とする請求項2記載のアッシング方法。3. An emission wavelength from the oxygen radical is 77.
The ashing method according to claim 2, wherein the emission wavelength from the CO is 7 nm and the emission wavelength from the CO is 450 nm.
れ、前記第2の温度は250℃以上に設定されることを
特徴とする請求項1、請求項2または請求項3記載のア
ッシング方法。4. The ashing according to claim 1, wherein the first temperature is set at 150 ° C. or lower, and the second temperature is set at 250 ° C. or higher. Method.
表面に有するレジストマスクをプラズマガスを用いて除
去するアッシング装置であって、 反応室内に半導体ウェーハを保持する保持手段と、前記
半導体ウェーハを加熱する加熱手段と、前記加熱温度を
制御する制御機構と、前記プラズマガスからの発光の検
知手段とを備え、 前記発光の検知手段からの所定の発光に対応する信号で
作動した前記制御機構を通して前記加熱手段が制御さ
れ、前記加熱温度が調整できるようになっていることを
特徴とするアッシング装置。5. An ashing apparatus for removing, using a plasma gas, a resist mask formed on a semiconductor wafer and having an altered layer on the surface, comprising: holding means for holding the semiconductor wafer in a reaction chamber; Heating means for heating, a control mechanism for controlling the heating temperature, and a means for detecting light emission from the plasma gas, through the control mechanism operated by a signal corresponding to a predetermined light emission from the light emission detection means The ashing apparatus, wherein the heating means is controlled so that the heating temperature can be adjusted.
熱温度は、初め、前記レジストマスクの表面にある変質
層の破裂が生じない第1の温度に設定されて前記変質層
が除去され、前記変質層の除去が前記発光の検知手段で
判定され、引き続いて、前記制御機構を通した加熱手段
でもって前記第1の温度より高い第2の温度に設定され
ることを特徴とする請求項5記載のアッシング装置。6. A heating temperature for removing the resist mask is first set to a first temperature at which the deteriorated layer on the surface of the resist mask does not burst, and the deteriorated layer is removed. 6. The method according to claim 5, wherein the removal of the layer is determined by the light emission detecting means, and subsequently, the second temperature is set higher than the first temperature by the heating means through the control mechanism. Ashing device.
生成物であるCOからのものであることを特徴とする請
求項5または請求項6記載のアッシング装置。7. The ashing apparatus according to claim 5, wherein said light emission is emitted from oxygen radicals or CO which is a reaction product.
上面あるいは下面に取り付けられた加熱ランプであるこ
とを特徴とする請求項5、請求項6または請求項7記載
のアッシング装置。8. The ashing apparatus according to claim 5, wherein said heating means is a heating lamp attached to an upper surface or a lower surface of said semiconductor wafer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290573A JP2002100613A (en) | 2000-09-25 | 2000-09-25 | Ashing method and its apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290573A JP2002100613A (en) | 2000-09-25 | 2000-09-25 | Ashing method and its apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002100613A true JP2002100613A (en) | 2002-04-05 |
Family
ID=18773783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000290573A Pending JP2002100613A (en) | 2000-09-25 | 2000-09-25 | Ashing method and its apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002100613A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006528418A (en) * | 2003-06-17 | 2006-12-14 | ラム リサーチ コーポレーション | Method for removing photoresist from a substrate |
| WO2008146834A1 (en) * | 2007-06-01 | 2008-12-04 | Sharp Kabushiki Kaisha | Resist removing method, semiconductor manufacturing method, and resist removing apparatus |
| JP2010287899A (en) * | 2003-03-31 | 2010-12-24 | Canon Inc | Circuit board manufacturing method, circuit board, and liquid ejection device |
| WO2019053981A1 (en) * | 2017-09-15 | 2019-03-21 | 株式会社Screenホールディングス | Resist removal method and resist removal device |
| JP2022128468A (en) * | 2017-09-15 | 2022-09-01 | 株式会社Screenホールディングス | Resist removing method and resist removing apparatus |
-
2000
- 2000-09-25 JP JP2000290573A patent/JP2002100613A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010287899A (en) * | 2003-03-31 | 2010-12-24 | Canon Inc | Circuit board manufacturing method, circuit board, and liquid ejection device |
| JP2006528418A (en) * | 2003-06-17 | 2006-12-14 | ラム リサーチ コーポレーション | Method for removing photoresist from a substrate |
| WO2008146834A1 (en) * | 2007-06-01 | 2008-12-04 | Sharp Kabushiki Kaisha | Resist removing method, semiconductor manufacturing method, and resist removing apparatus |
| JP2008300704A (en) * | 2007-06-01 | 2008-12-11 | Sharp Corp | Resist removing method, semiconductor manufacturing method, and resist removing apparatus |
| US20100216312A1 (en) * | 2007-06-01 | 2010-08-26 | Sharp Kabushiki Kaisha | Resist removing method, semiconductor manufacturing method, and resist removing apparatus |
| WO2019053981A1 (en) * | 2017-09-15 | 2019-03-21 | 株式会社Screenホールディングス | Resist removal method and resist removal device |
| JP2019054136A (en) * | 2017-09-15 | 2019-04-04 | 株式会社Screenホールディングス | Resist removing method and resist removing apparatus |
| US11342162B2 (en) | 2017-09-15 | 2022-05-24 | SCREEN Holdings Co., Ltd. | Resist removing method and resist removing apparatus |
| JP7092478B2 (en) | 2017-09-15 | 2022-06-28 | 株式会社Screenホールディングス | Resist removing method and resist removing device |
| JP2022128468A (en) * | 2017-09-15 | 2022-09-01 | 株式会社Screenホールディングス | Resist removing method and resist removing apparatus |
| JP7236583B2 (en) | 2017-09-15 | 2023-03-09 | 株式会社Screenホールディングス | Resist removing method and resist removing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4699689A (en) | Method and apparatus for dry processing of substrates | |
| JP2918892B2 (en) | Plasma etching method | |
| CN101076456B (en) | Method and apparatus for tuning a set of plasma processing steps | |
| JP2004507086A (en) | Substrate processing method and processing system | |
| JP2011530170A (en) | Method for plasma cleaning process of chamber | |
| JP4668522B2 (en) | Plasma processing method | |
| JPH05275326A (en) | Resist ashing method | |
| JP2002100613A (en) | Ashing method and its apparatus | |
| CN119092391A (en) | Plasma treatment equipment | |
| JPH0936103A (en) | Etching of semiconductor wafer and resist removing method and device | |
| JPH1098026A (en) | Ashing method | |
| JPH0685396B2 (en) | Etching method and apparatus used therefor | |
| US6153849A (en) | Method and apparatus for preventing etch rate drop after machine idle in plasma etch chamber | |
| JP2785027B2 (en) | Plasma ashing method | |
| TWI645440B (en) | Plasma processing device, thermal electron generator, plasma ignition device and method | |
| JP2001274139A (en) | System and method for ashing | |
| KR20000063075A (en) | Method for reducing topography dependent charging effects in a plasma enhanced semiconductor wafer processing system | |
| JP2005236053A (en) | Plasma processing method and plasma processing apparatus | |
| US20050106868A1 (en) | Etching method | |
| JP2885150B2 (en) | Dry cleaning method for dry etching equipment | |
| JP4464342B2 (en) | Resist removal method | |
| US6635579B2 (en) | Operating method of a semiconductor etcher | |
| KR200284624Y1 (en) | Wafer etching apparatus | |
| JP2000231202A (en) | Method for ashing resist | |
| JPH01130526A (en) | Resist peeling apparatus |