JP2002110613A - Plasma cleaning apparatus and method - Google Patents
Plasma cleaning apparatus and methodInfo
- Publication number
- JP2002110613A JP2002110613A JP2000293045A JP2000293045A JP2002110613A JP 2002110613 A JP2002110613 A JP 2002110613A JP 2000293045 A JP2000293045 A JP 2000293045A JP 2000293045 A JP2000293045 A JP 2000293045A JP 2002110613 A JP2002110613 A JP 2002110613A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- gas
- reaction tube
- semiconductor chip
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004140 cleaning Methods 0.000 title claims abstract description 97
- 238000000034 method Methods 0.000 title claims description 30
- 239000007789 gas Substances 0.000 claims abstract description 126
- 239000004065 semiconductor Substances 0.000 claims abstract description 85
- 238000006243 chemical reaction Methods 0.000 claims abstract description 75
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 33
- 239000003989 dielectric material Substances 0.000 claims abstract description 10
- 239000000203 mixture Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 38
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 36
- 229910052786 argon Inorganic materials 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 238000007664 blowing Methods 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 description 22
- 238000012545 processing Methods 0.000 description 18
- 239000000126 substance Substances 0.000 description 13
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- 239000001257 hydrogen Substances 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 229910052734 helium Inorganic materials 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000011156 evaluation Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 5
- 239000005751 Copper oxide Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 229910000431 copper oxide Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000010891 electric arc Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VTYYLEPIZMXCLO-UHFFFAOYSA-L Calcium carbonate Chemical compound [Ca+2].[O-]C([O-])=O VTYYLEPIZMXCLO-UHFFFAOYSA-L 0.000 description 2
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 239000011342 resin composition Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- 229910001369 Brass Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 101150042515 DA26 gene Proteins 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 229910000019 calcium carbonate Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011541 reaction mixture Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Drying Of Semiconductors (AREA)
- Wire Bonding (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Plasma Technology (AREA)
- Cleaning In General (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電子部品のボンデ
ィング性を向上させたり、電子部品と封止樹脂との密着
性や濡れ性を改善させたり、製膜したりするために、電
子部品の表面をプラズマにより改質するのに利用される
プラズマ洗浄装置及びこれを用いたプラズマ洗浄方法に
関するものであって、特に、電子回路基板等の実装基板
との精密な接合が要求される半導体チップにおいてその
信頼性を向上させるために、半導体チップの表面や半導
体チップの接合電極や半導体チップに形成されるバンプ
のクリーニングに好適に応用されるものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for improving the bonding property of an electronic component, improving the adhesion and wettability between the electronic component and a sealing resin, and forming a film. The present invention relates to a plasma cleaning apparatus used for modifying the surface with plasma and a plasma cleaning method using the same, particularly for a semiconductor chip which requires precise bonding with a mounting substrate such as an electronic circuit board. In order to improve the reliability, the method is suitably applied to cleaning of a surface of a semiconductor chip, a bonding electrode of the semiconductor chip, and a bump formed on the semiconductor chip.
【0002】[0002]
【従来の技術】従来より、大気圧下でプラズマ処理を行
うことが試みられている。例えば、特開平2−1517
1号公報や特開平3−241739号公報や特開平1−
306569号公報には、反応管内の放電空間に一対の
電極を配置すると共に電極の間に誘電体を設け、放電空
間をHe(ヘリウム)やAr(アルゴン)などの希ガス
を主成分とするプラズマ生成用ガスで充満し、反応管に
被処理物を入れると共に電極の間に交流電界を印加する
ようにしたプラズマ処理方法が開示されており、誘電体
が配置された電極の間に交流電界を印加することにより
安定的にグロー状の放電を発生させ、このグロー状の放
電によりプラズマ生成用ガスを励起して反応管内にプラ
ズマを生成し、このプラズマにより被処理物の処理を行
うようにしたものである。2. Description of the Related Art Conventionally, attempts have been made to perform plasma processing under atmospheric pressure. For example, Japanese Unexamined Patent Publication No.
No. 1, JP-A-3-241739 and JP-A-1-241.
JP-A-306569 discloses a method in which a pair of electrodes are arranged in a discharge space in a reaction tube, a dielectric is provided between the electrodes, and the discharge space is formed by a plasma mainly containing a rare gas such as He (helium) or Ar (argon). A plasma processing method has been disclosed in which a gas for generation is filled, an object to be processed is put into a reaction tube, and an AC electric field is applied between the electrodes. The glow-like discharge is generated stably by applying the voltage, and the plasma-generating gas is excited by the glow-like discharge to generate plasma in the reaction tube, and the object to be processed is processed by the plasma. Things.
【0003】また、特開平4−358076号公報や特
開平4−212253号公報にも、大気圧下でグロー状
の放電により生成したプラズマを被処理物にジェット状
に吹き出してプラズマ処理を行うことが提案されてい
る。さらに、特開平9−167757号公報にはプラズ
マ生成用ガスとして、HeやArやKrやXeの中から
選ばれる不活性ガスを含有(添加)したもの、あるいは
O2、CF4、N2、CO2、SF6、CHF3の中から選ば
れた反応性ガス、少なくともO、H、F、Clを含むガ
スを使用してプラズマ処理することが記載されている。[0003] Japanese Patent Application Laid-Open Nos. 4-358076 and 4-212253 also disclose that plasma generated by glow-like discharge under atmospheric pressure is jetted to an object to be processed to perform plasma processing. Has been proposed. Furthermore, Japanese Patent Application Laid-Open No. 9-167775 discloses a plasma generation gas containing (adding) an inert gas selected from He, Ar, Kr, and Xe, or O 2 , CF 4 , N 2 , It is described that plasma processing is performed using a reactive gas selected from CO 2 , SF 6 and CHF 3 , a gas containing at least O, H, F and Cl.
【0004】[0004]
【発明が解決しようとする課題】しかし、上記のプラズ
マ処理方法及び装置においては、電子部品の表面改質に
着目したプラズマ洗浄装置であって、特に、実装基板の
表面に実装(搭載)された状態の半導体チップあるいは
実装される前の半導体チップの表面や接合電極をクリー
ニングなどの目的でプラズマ処理した場合のチャージア
ップ現象についてはなんら検討されていない。プラズマ
を半導体チップに照射すればチャージアップが発生し
て、半導体チップの特性不良を引き起こすことは半導体
(製造)プロセスでも問題となっている。However, in the above-described plasma processing method and apparatus, the plasma cleaning apparatus focuses on surface modification of an electronic component, and is particularly mounted (mounted) on the surface of a mounting substrate. No study has been made on the charge-up phenomenon when the surface of the semiconductor chip in the state or the semiconductor chip before mounting or the bonding electrode is subjected to plasma processing for the purpose of cleaning or the like. Irradiation of the semiconductor chip with plasma causes charge-up, which causes a semiconductor chip characteristic defect, which is also a problem in a semiconductor (manufacturing) process.
【0005】以下、チャージアップについて、図8を参
考に説明する。図8は半導体チップ(半導体素子)14
の断面図であって、シリコン単結晶基板1上に形成され
たゲート電極2の概略図である。チャージアップは、プ
ラズマ中の荷電粒子3が半導体チップ14のゲート電極
2と電気的に接続された配線6に注入され、配線6とゲ
ート電極2を介してゲート酸化膜5に蓄積されることで
起こる現象である。配線6上には半導体チップ14の表
面を保護するためにパッシベーション膜4が形成されて
いるが、配線6のワイヤボンドやバンプ接合を行う部分
である接合電極(ボンディング部)20に対応する位置
にはパッシベーション膜4が形成されておらず、プラズ
マ処理時にはこの接合電極20が直接プラズマに曝され
ることになって、接合電極20がプラズマ中の荷電粒子
3を拾うアンテナの役割を果たすのである。Hereinafter, charge-up will be described with reference to FIG. FIG. 8 shows a semiconductor chip (semiconductor element) 14.
3 is a schematic view of a gate electrode 2 formed on a silicon single crystal substrate 1. FIG. The charge-up is performed by injecting the charged particles 3 in the plasma into the wiring 6 electrically connected to the gate electrode 2 of the semiconductor chip 14 and accumulating in the gate oxide film 5 via the wiring 6 and the gate electrode 2. It is a phenomenon that occurs. The passivation film 4 is formed on the wiring 6 in order to protect the surface of the semiconductor chip 14. The passivation film 4 is formed at a position corresponding to a bonding electrode (bonding portion) 20 which is a part where wire bonding or bump bonding of the wiring 6 is performed. No passivation film 4 is formed, and the bonding electrode 20 is directly exposed to plasma during plasma processing, and the bonding electrode 20 plays a role of an antenna for picking up charged particles 3 in the plasma.
【0006】そして、上記のチャージアップ現象が過度
に進むと、やがてゲート酸化膜5の物理特性に影響を及
ぼす。具体的には、ゲート酸化膜5の物理特性が変化し
た結果、MOSFET(電解効果トランジスタ)の場合
にはgm(コンダクタンス)やVth(スレッシュホル
ド電圧)などが変動する。これがチャージアップダメー
ジと呼ばれる現象である。When the above-mentioned charge-up phenomenon proceeds excessively, the physical characteristics of the gate oxide film 5 will be affected. Specifically, as a result of a change in the physical characteristics of the gate oxide film 5, in the case of a MOSFET (field effect transistor), gm (conductance), Vth (threshold voltage), and the like change. This is a phenomenon called charge-up damage.
【0007】チャージアップダメージの評価方法として
は、MNOS(メタル−シリコンナイトライド−シリコ
ン酸化膜−シリコン)素子を用いて、プラズマ処理前後
でのVFB(フラットバンド電圧)のシフト量を測定す
る方法や、酸化膜に定電流を流し込みメタル−シリコン
間がブレークダウンするまでの時間を計測する方法(Q
bd評価法)などがあり、これらの方法によりダメージ
の発生の有無や大きさをプラズマ照射前後での酸化膜寿
命の変化量で知ることができるのである。As an evaluation method of charge-up damage, there is a method of measuring a shift amount of VFB (flat band voltage) before and after plasma processing using an MNOS (metal-silicon nitride-silicon oxide film-silicon) element. A method of measuring the time until a breakdown occurs between a metal and silicon by applying a constant current to an oxide film (Q
bd evaluation method) and the like, and by these methods, the presence or absence and size of damage can be known by the amount of change in the oxide film life before and after plasma irradiation.
【0008】本発明は上記の点に鑑みてなされたもので
あり、プラズマ生成用ガスの組成によって、プラズマ洗
浄時に半導体チップに加わるチャージアップダメージを
低減することができるプラズマ洗浄装置及びこれを用い
たプラズマ洗浄方法を提供することにある。The present invention has been made in view of the above points, and uses a plasma cleaning apparatus and a plasma cleaning apparatus capable of reducing charge-up damage applied to a semiconductor chip during plasma cleaning by the composition of a plasma generating gas. An object of the present invention is to provide a plasma cleaning method.
【0009】[0009]
【課題を解決するための手段】本発明の請求項1に係る
プラズマ洗浄装置は、誘電体材料で筒状の反応管7を形
成すると共に反応管7の片側を吹き出し口12として開
放し、反応管7の外側に複数個の放電電極9、10を配
設し、反応性ガスである酸素ガスと希ガスとを含むプラ
ズマ生成用ガス8を反応管7に導入すると共に放電電極
9、10間に電圧を印加することによって大気圧近傍の
圧力下で反応管7内に放電を発生させ、放電により反応
管7内に生成されたプラズマ13を吹き出し口12から
吹き出すことによって、接合電極20が露出する半導体
チップ14にプラズマ13を供給するプラズマ洗浄装置
であって、プラズマ生成用ガス8に占める酸素ガスの混
合比率を2〜5vol%にして成ることを特徴とするも
のである。According to a first aspect of the present invention, there is provided a plasma cleaning apparatus in which a cylindrical reaction tube is formed of a dielectric material, and one side of the reaction tube is opened as a blow-out port to form a reaction chamber. A plurality of discharge electrodes 9 and 10 are arranged outside the tube 7, and a plasma generating gas 8 containing a reactive gas, an oxygen gas and a rare gas, is introduced into the reaction tube 7. A discharge is generated in the reaction tube 7 under a pressure close to the atmospheric pressure by applying a voltage to the junction electrode 20, and the plasma 13 generated in the reaction tube 7 by the discharge is blown out from the outlet 12, thereby exposing the bonding electrode 20. A plasma cleaning apparatus for supplying a plasma 13 to a semiconductor chip 14, wherein a mixing ratio of an oxygen gas in a plasma generating gas 8 is set to 2 to 5 vol%.
【0010】また、本発明の請求項2に係るプラズマ洗
浄装置は、誘電体材料で筒状の反応管7を形成すると共
に反応管7の片側を吹き出し口12として開放し、反応
管7の外側に複数個の放電電極9、10を配設し、反応
性ガスである水素ガスと希ガスとを含むプラズマ生成用
ガス8を反応管7に導入すると共に放電電極9、10間
に電圧を印加することによって大気圧近傍の圧力下で反
応管7内に放電を発生させ、放電により反応管7内に生
成されたプラズマ13を吹き出し口12から吹き出すこ
とによって、接合電極20が露出する半導体チップ14
にプラズマ13を供給するプラズマ洗浄装置であって、
プラズマ生成用ガス8に占める水素ガスの混合比率を
0.3〜3vol%にして成ることを特徴とするもので
ある。In the plasma cleaning apparatus according to a second aspect of the present invention, a cylindrical reaction tube 7 is formed of a dielectric material, and one side of the reaction tube 7 is opened as a blowout port 12 to open the outside of the reaction tube 7. A plurality of discharge electrodes 9 and 10 are disposed, and a plasma generating gas 8 containing a hydrogen gas and a rare gas as a reactive gas is introduced into the reaction tube 7 and a voltage is applied between the discharge electrodes 9 and 10. As a result, a discharge is generated in the reaction tube 7 under a pressure near the atmospheric pressure, and the plasma 13 generated in the reaction tube 7 by the discharge is blown out from the blowout port 12, thereby exposing the bonding electrode 20 to the semiconductor chip 14.
A plasma cleaning apparatus for supplying plasma 13 to the
The mixing ratio of the hydrogen gas in the plasma generating gas 8 is set to 0.3 to 3 vol%.
【0011】また、本発明の請求項3に係るプラズマ洗
浄装置は、請求項1又は2の構成に加えて、プラズマ生
成用ガス8の希ガスとしてHeとArを併用すると共に
希ガスに占めるHeの混合比率を30vol%以下にし
て成ることを特徴とするものである。The plasma cleaning apparatus according to claim 3 of the present invention, in addition to the structure of claim 1 or 2, uses He and Ar together as rare gases of the plasma generating gas 8 and occupies He in the rare gases. Is 30 vol% or less.
【0012】本発明の請求項4に係るプラズマ洗浄方法
は、請求項1乃至3のいずれかに記載のプラズマ洗浄装
置を用いて接合電極20が露出する半導体チップ14を
洗浄することを特徴とするものである。A plasma cleaning method according to a fourth aspect of the present invention is characterized in that the semiconductor chip 14 from which the bonding electrode 20 is exposed is cleaned using the plasma cleaning apparatus according to any one of the first to third aspects. Things.
【0013】本発明の請求項5に係るプラズマ洗浄方法
は、請求項4の構成に加えて、接合電極20が銅又は銅
合金で形成された半導体チップ14を洗浄することを特
徴とするものである。A plasma cleaning method according to a fifth aspect of the present invention is characterized in that, in addition to the structure of the fourth aspect, the semiconductor chip 14 in which the bonding electrode 20 is formed of copper or a copper alloy is cleaned. is there.
【0014】また、本発明の請求項6に係るプラズマ洗
浄方法は、請求項4又は5の構成に加えて、希ガスと酸
素ガスを含むプラズマ生成用ガス8を用いた請求項1又
は3に記載のプラズマ洗浄装置による第一洗浄工程を行
った後、希ガスと水素ガスを含むプラズマ生成用ガス8
を用いた請求項2又は3に記載のプラズマ洗浄装置によ
る第二洗浄工程を行うことを特徴とするものである。According to a sixth aspect of the present invention, there is provided a plasma cleaning method according to the first or third aspect, wherein a plasma generating gas containing a rare gas and an oxygen gas is used in addition to the constitution of the fourth or fifth aspect. After performing the first cleaning step using the plasma cleaning apparatus described above, the plasma generating gas 8 containing a rare gas and a hydrogen gas is used.
A second cleaning step is performed by the plasma cleaning apparatus according to claim 2 or 3, wherein a second cleaning step is performed.
【0015】また、本発明の請求項7に係るプラズマ洗
浄方法は、請求項4乃至6のいずれかの構成に加えて、
半導体チップ14がフリップチップ実装方法で実装基板
15に接合されるものであることを特徴とするものであ
る。According to a seventh aspect of the present invention, there is provided a plasma cleaning method comprising the steps of:
The semiconductor chip 14 is bonded to the mounting board 15 by a flip chip mounting method.
【0016】[0016]
【発明の実施の形態】以下、本発明の実施の形態を説明
する。Embodiments of the present invention will be described below.
【0017】図1に本発明のプラズマ洗浄装置の一例を
示す。このプラズマ洗浄装置は、反応管7の外側に複数
個(一対)の放電電極9、10を上下に互いに対向させ
て配置することによって形成されており、放電電極9、
10の間に対応する位置において反応管7内には放電空
間21が形成されている。また、放電電極9、10はイ
ンピーダンス整合回路(図示省略)を介して電源11と
電気的に接続されている。尚、放電電極9、10はそれ
ぞれ一個ずつ以上あれば何個あっても良い。FIG. 1 shows an example of the plasma cleaning apparatus of the present invention. This plasma cleaning apparatus is formed by arranging a plurality (one pair) of discharge electrodes 9 and 10 on the outside of a reaction tube 7 so as to face each other up and down.
A discharge space 21 is formed in the reaction tube 7 at a position corresponding to between 10. The discharge electrodes 9 and 10 are electrically connected to a power supply 11 via an impedance matching circuit (not shown). Note that any number of discharge electrodes 9 and 10 may be used as long as they are one or more.
【0018】反応管7は高融点の誘電体材料(絶縁材
料)で扁平形状の略角筒状に形成されるものである。反
応管7を構成する誘電体材料の誘電率は放電空間21に
おけるプラズマの低温化の重要な要素であって、具体的
には誘電体材料として石英、アルミナ、イットリア部分
安定化ジルコニウムなどのガラス質材料やセラミック材
料などを例示することができる。また、反応管7の上面
はガス導入口51として略全面に亘って開放されている
と共に反応管7の下面は吹き出し口12として略全面に
亘って開放されている。従って、この吹き出し口12は
反応管7の幅広方向と平行方向に長くて幅の狭いスリッ
ト形状に形成されており、これにより、吹き出し口12
を小さい孔(スポット形状)に形成する場合に比べて、
広い面積を一度に処理することができるものである。上
記の吹き出し口12及びガス導入口51は反応管7内の
放電空間21と連通して形成されている。尚、反応管7
は円筒状に形成しても良い。The reaction tube 7 is made of a high melting point dielectric material (insulating material) and is formed in a flat, substantially rectangular tube shape. The dielectric constant of the dielectric material constituting the reaction tube 7 is an important factor in lowering the temperature of the plasma in the discharge space 21. Specifically, the dielectric material is a vitreous material such as quartz, alumina, or yttria partially stabilized zirconium. Examples include materials and ceramic materials. In addition, the upper surface of the reaction tube 7 is opened almost entirely as a gas inlet 51, and the lower surface of the reaction tube 7 is opened almost entirely as an outlet 12. Therefore, the outlet 12 is formed in a slit shape which is long and narrow in a direction parallel to the wide direction of the reaction tube 7, and thereby, the outlet 12
Compared to forming a small hole (spot shape)
A large area can be processed at a time. The outlet 12 and the gas inlet 51 are formed so as to communicate with the discharge space 21 in the reaction tube 7. The reaction tube 7
May be formed in a cylindrical shape.
【0019】放電電極9、10は、例えば、銅、アルミ
ニウム、真鍮、耐食性の高いステンレス鋼(SUS30
4など)などの導電性の金属材料で形成することができ
る。また、放電電極9、10はリング状(環状)に形成
されているが、その内周形状は反応管7の外周形状に合
致するように形成されている。そして、放電電極9、1
0の内側に反応管7を挿着することによって、反応管7
の外周に放電電極9、10を取り付けることができる。
この時、各放電電極9、10の内周面は反応管7の外周
面に全周に亘って接触させるものであり、これにより、
放電電極9、10を反応管7の外周面に全周に亘って接
触させない場合に比べて、放電電極9、10と反応管7
の接触面積が大きくなって接触性を向上させることがで
き、放電電極9、10間に電圧を印加した際に放電空間
21に放電が発生しやすくなってプラズマ13の生成効
率を高めることができるものである。また、反応管7の
外側に放電電極9、10を設けることによって、放電電
極9、10がプラズマ13によるスパッタリングや腐食
作用を受けないようにすることができ、放電電極9、1
0のスパッタリングにより生じる汚染物質で被処理物5
0が汚染されないようにすることができると共に放電電
極9、10の長寿命化を図ることができるものである。
尚、放電電極9、10の間隔はプラズマを安定に生成す
るために3〜20mmに設定するのが好ましい。The discharge electrodes 9 and 10 are made of, for example, copper, aluminum, brass, stainless steel having high corrosion resistance (SUS30).
4) and the like. Although the discharge electrodes 9 and 10 are formed in a ring shape (annular shape), the inner peripheral shape is formed so as to match the outer peripheral shape of the reaction tube 7. And the discharge electrodes 9, 1
0, the reaction tube 7 is inserted into the inside of the reaction tube 7.
The discharge electrodes 9 and 10 can be attached to the outer periphery of.
At this time, the inner peripheral surface of each of the discharge electrodes 9 and 10 is brought into contact with the outer peripheral surface of the reaction tube 7 over the entire periphery.
As compared with the case where the discharge electrodes 9 and 10 are not brought into contact with the outer peripheral surface of the reaction tube 7 over the entire circumference, the discharge electrodes 9 and 10 and the reaction tube
The contact area can be increased to improve the contact property, and when a voltage is applied between the discharge electrodes 9 and 10, a discharge is easily generated in the discharge space 21 and the generation efficiency of the plasma 13 can be increased. Things. Further, by providing the discharge electrodes 9 and 10 outside the reaction tube 7, the discharge electrodes 9 and 10 can be prevented from being subjected to the sputtering or corrosive action by the plasma 13, and the discharge electrodes 9, 10 can be prevented.
5 to be treated with contaminants generated by sputtering
0 can be prevented from being contaminated, and the life of the discharge electrodes 9 and 10 can be extended.
The interval between the discharge electrodes 9 and 10 is preferably set to 3 to 20 mm in order to generate plasma stably.
【0020】電源11としては、高周波電圧またはパル
ス電圧を発生し、且つ放電空間21でプラズマ13を連
続的に生成するのに必要な電圧を放電電極9、10間に
印加することができるものを用いる。高周波電圧は休止
時間(電圧が一定で定常状態になっている時間)が無い
かほとんど無い電圧波形(例えば、正弦波)を有するも
のであり、パルス電圧は休止時間のある電圧波形を有す
るものである。また、放電空間21でプラズマ13を連
続的に生成するのに必要な電圧は反応管7の厚みや放電
空間21の大きさ等によって異なるので適宜設定すれば
よいが、例えば、0.5〜5kVに設定することができ
る。The power supply 11 generates a high-frequency voltage or a pulse voltage and can apply a voltage required to continuously generate the plasma 13 in the discharge space 21 between the discharge electrodes 9 and 10. Used. The high-frequency voltage has a voltage waveform (for example, a sine wave) having no or almost no pause time (time during which the voltage is constant and in a steady state), and the pulse voltage has a voltage waveform having a pause time. is there. Further, the voltage required for continuously generating the plasma 13 in the discharge space 21 may be appropriately set because it varies depending on the thickness of the reaction tube 7 and the size of the discharge space 21, for example, 0.5 to 5 kV. Can be set to
【0021】放電電極9、10間に印加する電圧として
高周波電圧を用いると、電源11として用いる電源装置
の構造を簡素化することができると共に放電電極9、1
0間に印加する電圧の周波数や放電空間21に供給する
電力の大きさ等を容易に調整することができるので好ま
しい。また、電極9、10間に印加する電圧としてパル
ス電圧を用いると、電源11として用いる電源装置の構
造が複雑化するものの、電界による荷電粒子の加速が無
い時間があるので、荷電粒子が放電空間21に滞在する
時間が長くなり、放電空間21における放電が容易に起
こりやすくなって放電効率が上がりプラズマを容易に生
成することができるので好ましい。特に、Heを放電空
間21に導入しない場合は、Heを放電空間21に導入
する場合よりも絶縁破壊電圧が高くなり、放電が発生し
にくくなるので、パルス電圧を用いるのが好ましい。When a high frequency voltage is used as the voltage applied between the discharge electrodes 9 and 10, the structure of the power supply device used as the power supply 11 can be simplified and the discharge electrodes 9 and 1 can be used.
This is preferable because the frequency of the voltage applied between zero and the magnitude of the power supplied to the discharge space 21 can be easily adjusted. When a pulse voltage is used as the voltage applied between the electrodes 9 and 10, the structure of the power supply device used as the power supply 11 becomes complicated, but there is a time during which the charged particles are not accelerated by the electric field. This is preferable because the time of staying in the discharge space 21 is prolonged, and discharge in the discharge space 21 is easily caused, the discharge efficiency is increased, and plasma can be easily generated. In particular, when He is not introduced into the discharge space 21, the breakdown voltage becomes higher than when He is introduced into the discharge space 21, and a discharge hardly occurs. Therefore, it is preferable to use a pulse voltage.
【0022】プラズマ生成用ガス(図1に矢印で示す)
8としては希ガスと酸素ガスあるいは希ガスと水素ガス
の混合ガスを用いる。希ガスと酸素ガスの混合ガスを用
いた場合は有機物の除去をおこなうことができ、希ガス
と水素ガスの混合ガスを用いた場合は酸素ガスを用いた
場合と同様の有機物の除去と、酸化物(膜)を還元する
ことにより酸化物の除去とをおこなうことができるもの
である。そして、このようにプラズマ生成用ガス8に酸
素ガスあるいは水素ガスを含有させると、プラズマ13
中の電子を酸素ガスあるいは水素ガスが吸着して自ら負
イオンとなり、プラズマ13中の電子密度を下げる作用
をするものである。一般的に、電子の方がイオンに比べ
ると移動度が大きくまた寿命もイオンより長いので、本
発明のようにジェット状のプラズマ(プラズマジェッ
ト)を吹き出してプラズマ処理を行う場合においては、
チャージアップダメージは電子によって主に引き起こさ
れることが確認されている。Gas for plasma generation (indicated by an arrow in FIG. 1)
As 8, a mixed gas of a rare gas and an oxygen gas or a rare gas and a hydrogen gas is used. When a mixed gas of a rare gas and an oxygen gas is used, organic substances can be removed.When a mixed gas of a rare gas and a hydrogen gas is used, the same organic substances can be removed and oxidized as when an oxygen gas is used. The oxide can be removed by reducing the substance (film). When the plasma generating gas 8 contains an oxygen gas or a hydrogen gas, the plasma 13
The oxygen gas or the hydrogen gas adsorbs the electrons therein to become negative ions by themselves, and acts to lower the electron density in the plasma 13. Generally, electrons have higher mobility and longer lifetime than ions compared to ions. Therefore, when performing plasma processing by blowing out a jet-like plasma (plasma jet) as in the present invention,
It has been confirmed that charge-up damage is mainly caused by electrons.
【0023】そこで、本発明では酸素ガスあるいは水素
ガスをプラズマ生成用ガス8に加えることによって、電
子が半導体チップ14に到達するまでに酸素ガスや水素
ガスで吸着して消滅させることができるようにしたもの
であり、これにより、電子による半導体チップ14への
チャージアップを少なくすることができるものである。
また、酸素や水素の負イオンは半導体チップ14に到達
するまでに消滅するので、チャージアップに影響を及ぼ
さない。このように本発明ではチャージアップの原因で
ある半導体チップ14に到達する電子を減らすことがで
きるので、半導体チップ14を実装基板15に実装する
前に、あるいは半導体チップ14を実装基板15に実装
した後にプラズマ洗浄した場合でも、半導体チップ14
にチャージアップダメージの発生を抑えて半導体チップ
14の特性不良を低減できるものである。In the present invention, the oxygen gas or the hydrogen gas is added to the plasma generating gas 8 so that the electrons can be absorbed and extinguished by the oxygen gas or the hydrogen gas before reaching the semiconductor chip 14. As a result, charge-up of the semiconductor chip 14 by electrons can be reduced.
In addition, since the negative ions of oxygen and hydrogen disappear before reaching the semiconductor chip 14, they do not affect the charge-up. As described above, according to the present invention, electrons that reach the semiconductor chip 14 that causes charge-up can be reduced. Therefore, the semiconductor chip 14 is mounted on the mounting board 15 before mounting the semiconductor chip 14 on the mounting board 15. Even if plasma cleaning is performed later, the semiconductor chip 14
In addition, it is possible to suppress the occurrence of charge-up damage and reduce the characteristic failure of the semiconductor chip 14.
【0024】プラズマ生成用ガス8として希ガスと酸素
ガスの混合ガスを用いる場合は、反応管7に導入される
プラズマ生成用ガス8の全体(希ガスと酸素ガスの合計
量)に占める酸素ガスの混合比率(プラズマ生成用ガス
8中の酸素濃度)は2〜5vol%に設定するのが好ま
しい。また、プラズマ生成用ガス8として希ガスと水素
ガスの混合ガスを用いる場合は、反応管7に導入される
プラズマ生成用ガス8の全体(希ガスと水素ガスの合計
量)に占める水素ガスの混合比率(プラズマ生成用ガス
8中の水素濃度)は0.3〜3vol%に設定するのが
好ましい。When a mixed gas of a rare gas and an oxygen gas is used as the plasma generating gas 8, the oxygen gas occupies the entire plasma generating gas 8 (total amount of the rare gas and the oxygen gas) introduced into the reaction tube 7. (Oxygen concentration in the plasma generation gas 8) is preferably set to 2 to 5 vol%. When a mixed gas of a rare gas and a hydrogen gas is used as the plasma generating gas 8, the hydrogen gas occupies the entire plasma generating gas 8 (total amount of the rare gas and the hydrogen gas) introduced into the reaction tube 7. The mixing ratio (the hydrogen concentration in the plasma generating gas 8) is preferably set to 0.3 to 3% by volume.
【0025】プラズマ生成用ガス8に占める酸素ガスの
混合比率が2vol%未満であったり、プラズマ生成用
ガス8に占める水素ガスの混合比率が0.3vol%未
満であったりすると、酸素ガスや水素ガスによる電子の
吸着効果が低くなってチャージアップダメージを低減さ
せることができない恐れがあり、プラズマ生成用ガス8
に占める酸素ガスの混合比率が5vol%を超えたり、
プラズマ生成用ガス8に占める水素ガスの混合比率が3
vol%を超えたりすると、酸素ガスや水素ガスによる
電子の吸着効果が高くなり過ぎて、酸素や水素のマイナ
スイオンと希ガス(ArやHe)のプラスイオンとの衝
突によるイオンの消滅や放電空間21内における電子密
度の低下が生じて放電効率が低下し、プラズマ13によ
る有機物や酸化物等の除去(クリーニング)の効果が低
下する恐れがある。If the mixing ratio of the oxygen gas in the plasma generating gas 8 is less than 2 vol% or the mixing ratio of the hydrogen gas in the plasma generating gas 8 is less than 0.3 vol%, the oxygen gas or the hydrogen There is a possibility that the effect of adsorbing electrons by the gas is reduced and charge-up damage cannot be reduced.
The mixing ratio of oxygen gas to the total exceeds 5 vol%,
The mixing ratio of hydrogen gas in the plasma generating gas 8 is 3
If the concentration exceeds vol%, the effect of adsorbing electrons by oxygen gas or hydrogen gas becomes too high, and the elimination of ions or discharge space due to collision of negative ions of oxygen or hydrogen with positive ions of rare gas (Ar or He). There is a possibility that the electron efficiency in the inside 21 decreases, the discharge efficiency decreases, and the effect of removing (cleaning) organic substances and oxides by the plasma 13 decreases.
【0026】また、反応管7に供給されるプラズマ生成
用ガス8に占める水素ガスの混合比率を0.3〜3vo
l%の流量に設定すると、反応管7内でプラズマ13が
効率的に生成されて還元性能を大きくすることができ、
また、被処理物50として半導体チップ14が搭載され
た実装基板15をプラズマ洗浄した場合でも、チャージ
アップダメージの発生を確実に抑えて半導体チップ14
の特性不良をさらに低減することができるものである。
また同時に被処理物50に対するアーク放電も確実に防
止することができるものである。水素ガスの混合比率が
0.3vol%未満では、アーク放電が発生する恐れが
ある。これは水素の濃度が低いと、水素による電子の吸
着効果が薄くなり、プラズマ13中の荷電粒子密度が高
くなるためである。また、水素ラジカルの生成が少なく
なるために水素(ラジカル)による洗浄性能も低くなる
恐れがある。一方、水素ガスの混合比率が3vol%を
超えると、反応管7内におけるプラズマ生成用ガス8の
流速(ガス速度)が速くなって放電空間21内に滞在す
る時間が短くなり、よって、プラズマ生成用ガス8に効
率よく高周波電界のエネルギーが伝わらないために、水
素ラジカルの生成が少なくなって上記と同様に洗浄性が
低下する恐れがある。しかも、水素の爆発限界量の4%
に近くなるために、装置の安全性が低下する恐れがあ
る。The mixing ratio of hydrogen gas in the plasma generating gas 8 supplied to the reaction tube 7 is set to 0.3 to 3 vol.
When the flow rate is set to 1%, the plasma 13 is efficiently generated in the reaction tube 7 and the reduction performance can be increased,
Further, even when the mounting substrate 15 on which the semiconductor chip 14 is mounted as the processing object 50 is subjected to plasma cleaning, the occurrence of charge-up damage is reliably suppressed and the semiconductor chip 14
Characteristic failure can be further reduced.
At the same time, it is possible to reliably prevent arc discharge to the processing object 50. If the mixing ratio of the hydrogen gas is less than 0.3 vol%, arc discharge may occur. This is because, when the concentration of hydrogen is low, the effect of adsorbing electrons by hydrogen decreases, and the density of charged particles in the plasma 13 increases. Further, since the generation of hydrogen radicals is reduced, the cleaning performance by hydrogen (radicals) may be reduced. On the other hand, if the mixing ratio of the hydrogen gas exceeds 3 vol%, the flow rate (gas velocity) of the plasma generating gas 8 in the reaction tube 7 increases, and the time of staying in the discharge space 21 decreases, and therefore, the plasma generation rate decreases. Since the energy of the high-frequency electric field is not efficiently transmitted to the use gas 8, the generation of hydrogen radicals is reduced, and there is a possibility that the cleaning property may be deteriorated similarly to the above. And 4% of the explosive limit of hydrogen
, The safety of the device may be reduced.
【0027】プラズマ生成用ガス8の希ガスとしてはH
e、Ne、Ar、Kr、Xeなどをそれぞれ単独で用い
たり複数種を併用したりすることができるが、安価なA
rのみを用いるのがコスト面で好ましい。放電電極9、
10間に印加する電圧がパルス電圧の場合は放電効率が
高いので、プラズマ生成用ガス8の希ガスとしてArの
みを用いてもよい(もちろんHeを併用しても良い)。
しかしながら、放電電極9、10間に印加する電圧が高
周波電圧の場合は放電効率がパルス電圧に比べて高くな
いので、プラズマ生成用ガス8の希ガスとしてHeとA
rを併用するのが好ましい。このようにプラズマ生成用
ガス8の希ガスとしてHeとArを併用すると、Heに
より放電空間21における絶縁破壊電圧が低くなってそ
れだけ放電効率を高くすることができてプラズマ13を
容易に生成することができ、プラズマ13の生成効率が
高まって有機物の除去(クリーニング)等のプラズマ処
理の性能を向上させることができるものである。The rare gas of the plasma generating gas 8 is H
e, Ne, Ar, Kr, Xe, etc., can be used alone or in combination of a plurality of types.
It is preferable to use only r in terms of cost. Discharge electrode 9,
When the voltage applied between the electrodes 10 is a pulse voltage, the discharge efficiency is high, so that only Ar may be used as the rare gas of the plasma generating gas 8 (of course, He may be used together).
However, when the voltage applied between the discharge electrodes 9 and 10 is a high-frequency voltage, the discharge efficiency is not higher than the pulse voltage, so that He and A are rare gases of the plasma generation gas 8.
It is preferable to use r in combination. As described above, when He and Ar are used in combination as the rare gases of the plasma generating gas 8, the dielectric breakdown voltage in the discharge space 21 is reduced by He, so that the discharge efficiency can be increased and the plasma 13 can be easily generated. Thus, the efficiency of plasma processing such as removal (cleaning) of organic substances can be improved by increasing the generation efficiency of the plasma 13.
【0028】プラズマ生成用ガス8の希ガスとしてHe
とArを併用する場合は、希ガス(HeとArの合計
量)に占めるHeの混合比率を30vol%以下にする
のが好ましい。希ガスに占めるHeの混合比率が30v
ol%を超えるとコストアップにつながる恐れがあり、
しかも、Heの方がArよりも原子量が小さいためにガ
ス全体としての平均原子量が小さくなるものであり、よ
って、吹き出し口12から吹き出されるプラズマ13の
被処理物50(半導体チップ14及び実装基板15)へ
の到達速度が低下して、被処理物50にプラズマ13が
到達する前に、クリーニングを行う活性種が死滅する割
合が大きくなってクリーニング性能が低下する恐れがあ
る。従って、希ガスに占めるHeの混合比率を30vo
l%以下にするのが好ましいが、放電効率を向上させる
ために希ガスに占めるHeの混合比率は10vol%以
上にするのが好ましい。He is used as a rare gas of the plasma generating gas 8.
When both Ar and Ar are used, the mixing ratio of He in the rare gas (the total amount of He and Ar) is preferably 30 vol% or less. The mixing ratio of He in the rare gas is 30v
ol% may lead to cost increase,
Moreover, since He has a smaller atomic weight than Ar, the average atomic weight of the gas as a whole becomes smaller. Therefore, the processing target 50 (the semiconductor chip 14 and the mounting substrate) of the plasma 13 blown out from the outlet 12 15), the rate at which the active species to be cleaned is killed before the plasma 13 reaches the object to be processed 50 may decrease, and the cleaning performance may be reduced. Therefore, the mixing ratio of He in the rare gas is set to 30 vol.
The mixing ratio of He in the rare gas is preferably set to 10 vol% or more in order to improve the discharge efficiency.
【0029】また、上記のようにプラズマ生成用ガス8
の希ガスとしてArのみを用いる場合は、Arの方がH
eよりも原子量が大きいために、Heと併用した場合に
比べて、ガス全体としての平均原子量が大きくなるもの
であり、よって、吹き出し口12から吹き出されるプラ
ズマ13の被処理物50への到達速度が向上して、被処
理物50にプラズマ13が到達する前に、クリーニング
を行う活性種が死滅する割合が小さくなってクリーニン
グ性能を高くすることができる。As described above, the plasma generating gas 8
When only Ar is used as the rare gas of Ar, Ar is H
Since the atomic weight is larger than e, the average atomic weight of the gas as a whole becomes larger than that in the case of using He in combination, and therefore, the plasma 13 blown out from the blowout port 12 reaches the workpiece 50. The speed is improved, and before the plasma 13 reaches the object 50, the rate at which the active species to be cleaned is killed is reduced, and the cleaning performance can be improved.
【0030】そして、上記のようなプラズマ洗浄装置を
用いて、半導体チップ14を被処理物50としてその表
面に付着した有機物や酸化物の除去してプラズマ洗浄
(表面改質)するにあたっては、次のようにして行う。
まず、ガス導入口51から反応管7内にプラズマ生成用
ガス8を導入すると共にプラズマ生成用ガス8を反応管
7内で上から下に向かって流して放電空間21に導入す
る。次に、電源11により放電電極9、10間に高周波
電圧またはパルス電圧を印加することによって、反応管
7内の放電空間21に高周波電界またはパルス電界を発
生させて印加し、この高周波電界またはパルス電界によ
り大気圧近傍の圧力下(93.3〜106.7kPa
(700〜800Torr))で放電空間21にグロー
状の放電を発生させる。この後、グロー状の放電でプラ
ズマ生成用ガス8がプラズマ化されてプラズマ活性種を
含むプラズマ13が放電空間21で連続的に生成され
る。In order to remove the organic substances and oxides adhering to the surface of the semiconductor chip 14 as the object to be processed 50 and perform plasma cleaning (surface modification) using the above-described plasma cleaning apparatus, the following steps are required. Do like this.
First, the plasma generating gas 8 is introduced into the reaction tube 7 from the gas inlet 51, and the plasma generating gas 8 flows from the top to the bottom in the reaction tube 7 to be introduced into the discharge space 21. Next, a high frequency voltage or a pulse voltage is applied between the discharge electrodes 9 and 10 by the power supply 11 to generate and apply a high frequency electric field or a pulse electric field to the discharge space 21 in the reaction tube 7. Under the pressure near the atmospheric pressure (93.3 to 106.7 kPa) by the electric field
(700 to 800 Torr)), a glow-like discharge is generated in the discharge space 21. Thereafter, the plasma generating gas 8 is turned into plasma by the glow-like discharge, and the plasma 13 containing the plasma active species is continuously generated in the discharge space 21.
【0031】そして、このようにして生成されたプラズ
マ13を吹き出し口12から下方に向かってジェット状
に連続的に流出させると共にこのプラズマ13を吹き出
し口12の下側に配置された半導体チップ14の表面に
吹き付けて供給することによって、プラズマ13中に生
成されたラジカル等の活性種のスパッタリングにより半
導体チップ14の表面の有機物等を除去することができ
ると共に、半導体チップ14の表面に露出した接合電極
20に形成された金属酸化物を還元して元の金属に戻し
て酸化物を除去することができ、半導体チップ14の表
面改質を行うことができるものである。例えば、接合電
極20が銅又は銅合金で形成されている場合は、接合電
極20に銅酸化物(銅酸化膜)が形成されていることが
あり、これにより、導通不良が発生しやすくなっている
が、上記のようなプラズマ洗浄を行うことによって、銅
酸化物を元の銅や銅合金に還元することができ、銅酸化
物の除去をおこなうことができるものである。また、半
導体チップ14は図2に示すように、実装基板15の表
面に実装された状態で上記のプラズマ洗浄をおこなうこ
とができる。また、被処理物50に付着している有機物
は、例えば、バンプや回路等を形成する際に用いる銀ペ
ースト材に含まれている有機物成分や被処理物50を洗
浄液(例えば、アセトンなど)で洗浄したときに被処理
物50の表面の残存する洗浄液などであり、これらを上
記のプラズマ洗浄で除去することができる。The plasma 13 thus generated is continuously jetted downward from the outlet 12 in the form of a jet, and the plasma 13 is discharged from the semiconductor chip 14 disposed below the outlet 12. By spraying and supplying the surface, organic substances and the like on the surface of the semiconductor chip 14 can be removed by sputtering active species such as radicals generated in the plasma 13, and the bonding electrode exposed on the surface of the semiconductor chip 14. The metal oxide formed at 20 can be reduced and returned to the original metal to remove the oxide, and the surface of the semiconductor chip 14 can be modified. For example, when the bonding electrode 20 is formed of copper or a copper alloy, a copper oxide (copper oxide film) may be formed on the bonding electrode 20, which may cause poor conduction. However, by performing the plasma cleaning as described above, the copper oxide can be reduced to the original copper or copper alloy, and the copper oxide can be removed. Further, as shown in FIG. 2, the above-described plasma cleaning can be performed while the semiconductor chip 14 is mounted on the surface of the mounting substrate 15. The organic substance adhering to the processing object 50 is, for example, an organic substance component contained in a silver paste material used for forming a bump or a circuit or the processing object 50 is washed with a cleaning liquid (for example, acetone). This is a cleaning liquid or the like remaining on the surface of the processing object 50 when cleaned, and can be removed by the above-described plasma cleaning.
【0032】さらに、本発明のプラズマ洗浄装置を用い
て実装基板15の洗浄(表面改質)もおこなうことがで
きる。実装基板15を洗浄するにあたっては、上記の半
導体チップ14の代わりに、被処理物50として実装基
板15を用いればよく、これにより、プラズマ13中に
生成されたラジカル等の活性種のスパッタリングにより
実装基板15の表面の有機物等を除去することができる
と共に、実装基板15の表面に露出した接合電極19に
形成された金属酸化物を還元して元の金属に戻して酸化
物を除去することができ、実装基板15の表面改質を行
うことができるものである。Further, the mounting substrate 15 can be cleaned (surface modified) using the plasma cleaning apparatus of the present invention. In cleaning the mounting substrate 15, the mounting substrate 15 may be used as the object to be processed 50 instead of the semiconductor chip 14, whereby the mounting is performed by sputtering active species such as radicals generated in the plasma 13. Organic substances and the like on the surface of the substrate 15 can be removed, and the metal oxide formed on the bonding electrode 19 exposed on the surface of the mounting substrate 15 can be reduced and returned to the original metal to remove the oxide. The surface of the mounting substrate 15 can be modified.
【0033】また、プラズマ13を吹き出し口12から
吹き出しながら吹き出し口12の下側において複数個の
半導体チップ14や実装基板15を連続的に搬送するこ
とによって、複数個の半導体チップ14や実装基板15
をインラインで連続的にプラズマ洗浄することができる
ものである。Further, by continuously transporting the plurality of semiconductor chips 14 and the mounting substrate 15 below the outlet 12 while blowing out the plasma 13 from the outlet 12, the plurality of semiconductor chips 14 and the mounting substrate 15
Can be continuously plasma-cleaned in-line.
【0034】上記のようにプラズマ洗浄を行うにあたっ
て、電源11により放電電極9、10間に印加される高
周波電圧あるいはパルス電圧の周波数は1kHz〜20
0MHzに設定するのが好ましい。高周波電圧あるいは
パルス電圧の周波数が1kHz未満であれば、放電空間
21での放電を安定化させることができなくなり、プラ
ズマ処理を効率よく行うことができなくなる恐れがあ
る。また、高周波電圧あるいはパルス電圧の周波数が2
00MHzを超えると、放電空間21でのプラズマの温
度上昇が著しくなり、反応管7や放電電極9、10の寿
命が短くなる恐れがあり、しかも、実装基板15や半導
体チップ14が熱的損傷を受けたり、プラズマ洗浄装置
が複雑化及び大型化する恐れがある。In performing the plasma cleaning as described above, the frequency of the high frequency voltage or the pulse voltage applied between the discharge electrodes 9 and 10 by the power supply 11 is 1 kHz to 20 kHz.
Preferably, it is set to 0 MHz. If the frequency of the high-frequency voltage or the pulse voltage is less than 1 kHz, the discharge in the discharge space 21 cannot be stabilized, and the plasma processing may not be performed efficiently. Further, the frequency of the high frequency voltage or the pulse voltage is 2
If it exceeds 00 MHz, the temperature of the plasma in the discharge space 21 rises remarkably, and the life of the reaction tube 7 and the discharge electrodes 9 and 10 may be shortened. In addition, the mounting substrate 15 and the semiconductor chip 14 may be thermally damaged. Or the plasma cleaning apparatus may be complicated and large.
【0035】また、放電空間21に供給される(印加さ
れる)電力の密度は20〜3500W/cm3に設定す
るのが好ましい。放電空間21に供給される電力の密度
が20W/cm3未満であれば、放電空間21でプラズ
マ13を充分に発生させることができなくなり、逆に、
放電空間21に供給される電力の密度が3500W/c
m3を超えると、放電空間21で安定した放電を得るこ
とができなくなる恐れがある。尚、電力の密度(W/c
m3)は(放電空間21に供給される電力/放電空間2
1の体積)で定義される。The density of the power supplied (applied) to the discharge space 21 is preferably set to 20 to 3500 W / cm 3 . If the density of the power supplied to the discharge space 21 is less than 20 W / cm 3 , the plasma 13 cannot be sufficiently generated in the discharge space 21, and conversely,
The density of the power supplied to the discharge space 21 is 3500 W / c
If it exceeds m 3 , stable discharge may not be obtained in the discharge space 21. The power density (W / c
m 3 ) is (power supplied to discharge space 21 / discharge space 2)
1 volume).
【0036】また、上記のようなプラズマ洗浄を行うに
あたって、プラズマ生成用ガス8として希ガスと酸素ガ
スの混合ガスを用いたプラズマ洗浄装置を用いて、半導
体チップ14や実装基板15にプラズマ洗浄を施す第一
洗浄工程を行った後、プラズマ生成用ガス8として希ガ
スと水素ガスの混合ガスを用いたプラズマ洗浄装置を用
いて、第一洗浄工程後の半導体チップ14や実装基板1
5にプラズマ洗浄を施す第二洗浄工程を行うようにする
のが好ましく、これにより、第一洗浄工程において酸素
ラジカルの影響で半導体チップ14の表面や実装基板1
5の表面あるいは接合電極19、20の表面に酸化物
(酸化膜)が形成されたとしても、第二洗浄工程で用い
る水素ラジカルにより酸化物を還元して除去することが
でき、良好なクリーニング効果が得られるものである。In performing the above-described plasma cleaning, the semiconductor chip 14 and the mounting substrate 15 are subjected to plasma cleaning using a plasma cleaning apparatus using a mixed gas of a rare gas and an oxygen gas as the plasma generating gas 8. After performing the first cleaning process, the semiconductor chip 14 and the mounting substrate 1 after the first cleaning process are performed using a plasma cleaning device using a mixed gas of a rare gas and hydrogen gas as the plasma generating gas 8.
It is preferable to perform a second cleaning step of performing plasma cleaning on the surface of the semiconductor chip 14 and the mounting substrate 1 under the influence of oxygen radicals in the first cleaning step.
Even if an oxide (oxide film) is formed on the surface of the substrate 5 or the surfaces of the bonding electrodes 19 and 20, the oxide can be reduced and removed by the hydrogen radical used in the second cleaning step, and a good cleaning effect can be obtained. Is obtained.
【0037】以下に、上記のプラズマ洗浄装置を用いた
フリップチップ実装方法の一例を説明する。まず、図3
(a)に示すように、半導体チップ14の表面に露出す
る接合電極20にスタッドバンプ等のバンプ16を形成
する。この半導体チップ14にはバンプ16を形成する
前に上記のプラズマ洗浄をおこなうことができる。バン
プ16は既知の各種材料を用いて任意の方法で形成する
ことができるが、例えば、キャピラリ31から金ワイヤ
32の先端を導出すると共にこの金ワイヤ32の先端を
アーク放電等によりボール状に形成し、このボール状の
金ワイヤ32の先端を接合電極20に熱圧着することに
よって、金スタッドバンプであるバンプ16を形成する
ことができる。尚、バンプ16は後述の実装基板15の
接合電極19の表面に形成しても良い。また、バンプ1
6の形成後に半導体チップ14に上記のプラズマ洗浄を
おこなうことができ、この場合、バンプ16に存在する
有機物や酸化物を除去してバンプ16の表面改質をおこ
なうことができる。An example of a flip chip mounting method using the above-described plasma cleaning apparatus will be described below. First, FIG.
As shown in (a), bumps 16 such as stud bumps are formed on the bonding electrodes 20 exposed on the surface of the semiconductor chip 14. The above-described plasma cleaning can be performed on the semiconductor chip 14 before the bumps 16 are formed. The bump 16 can be formed by an arbitrary method using various known materials. For example, the tip of the gold wire 32 is led out from the capillary 31 and the tip of the gold wire 32 is formed into a ball shape by arc discharge or the like. Then, the bump 16 which is a gold stud bump can be formed by thermocompression-bonding the tip of the ball-shaped gold wire 32 to the bonding electrode 20. Note that the bumps 16 may be formed on the surface of the bonding electrode 19 of the mounting board 15 described later. Also, bump 1
After the formation of 6, the semiconductor chip 14 can be subjected to the above-described plasma cleaning. In this case, the surface of the bump 16 can be modified by removing organic substances and oxides present in the bump 16.
【0038】次に、図3(b)に示すように、上記のバ
ンプ16の表面に銀ペーストなどの既知の導電性ペース
ト17を転写などして塗布する。次に、図3(c)に示
すように、実装基板15に上記のプラズマ洗浄を行う。
次に、図3(d)に示すように実装基板15に上側から
半導体チップ14を近づけて載置し、実装基板15の表
面に形成された複数の接合電極19と各接合電極19に
対応する所定のバンプ16及び導電性ペースト17とを
接触させるようにする。次に、図3(e)に示すように
導電性ペースト17に熱を加えるなどして導電性ペース
ト17を硬化させることによって、半導体チップ14の
ボンディング部20と実装基板15の電極19とを電気
的に接続すると共に半導体チップ14と実装基板15を
バンプ16及び硬化した導電性ペースト17により接合
する。Next, as shown in FIG. 3B, a known conductive paste 17 such as a silver paste is applied to the surface of the bump 16 by transferring or the like. Next, as shown in FIG. 3C, the above-described plasma cleaning is performed on the mounting substrate 15.
Next, as shown in FIG. 3D, the semiconductor chip 14 is placed close to the mounting substrate 15 from above, and the plurality of bonding electrodes 19 formed on the surface of the mounting substrate 15 correspond to each bonding electrode 19. The predetermined bump 16 and the conductive paste 17 are brought into contact with each other. Next, as shown in FIG. 3E, the conductive paste 17 is cured by applying heat to the conductive paste 17 so that the bonding portion 20 of the semiconductor chip 14 and the electrode 19 of the mounting board 15 are electrically connected. The semiconductor chip 14 and the mounting substrate 15 are joined together by the bumps 16 and the cured conductive paste 17.
【0039】次に、図3(f)に示すように、アンダー
フィルを行う。半導体チップ14と実装基板15の間隙
30に注入するアンダーフィル材33としては液状樹脂
や液状樹脂組成物など、アンダーフィル用の既知の樹脂
あるいは樹脂組成物を用いることができ、例えば、エポ
キシ樹脂に炭酸カルシウムなどの充填材を配合したエポ
キシ樹脂組成物を用いることができる。また、アンダー
フィル材33の注入方法も任意であって、例えば、間隙
30の側面開口にノズル35を近づけてこのノズル35
からアンダーフィル材33を吹き出して間隙30に注入
することができる。そして、この後、間隙30に注入し
たアンダーフィル材33を加熱などして硬化させること
によって、図3(g)に示すような半導体パッケージを
形成することができる。Next, as shown in FIG. 3F, underfill is performed. As the underfill material 33 injected into the gap 30 between the semiconductor chip 14 and the mounting board 15, a known resin or resin composition for underfill, such as a liquid resin or a liquid resin composition, can be used. An epoxy resin composition containing a filler such as calcium carbonate can be used. The method of injecting the underfill material 33 is also optional. For example, the nozzle 35 is brought close to the side opening of the gap 30 and
, The underfill material 33 can be blown out and injected into the gap 30. Then, by heating and curing the underfill material 33 injected into the gap 30, a semiconductor package as shown in FIG. 3G can be formed.
【0040】上記のようなフリップチップ実装方法で
は、実装基板15と半導体チップ14の間に形成される
間隙30を挟んで対向する半導体チップ14の表面と実
装基板15の表面及びこの間隙30に存在するバンプ1
6の表面がプラズマ洗浄されているので、アンダーフィ
ル材33の流れを阻害したりアンダーフィル材33の密
着を阻害したりする有機物や酸化物等の汚れが少なくな
っており、従って、間隙30においてアンダーフィル材
33が流れやすくなってアンダーフィル材33の未注入
部分が生じないようにすることができると共に半導体チ
ップ14の表面や実装基板15の表面やバンプ16の表
面に対するアンダーフィル材33の密着性を高くするこ
とができるものであり、これにより、アンダーフィル材
33によるバンプ16の補強効果や間隙30の密閉性を
高くすることができるものである。従って、半導体チッ
プ14と実装基板15の接合強度が高くて耐湿性に優れ
る半導体パッケージを形成することができるものであ
る。In the above-described flip-chip mounting method, the surface of the semiconductor chip 14 and the surface of the mounting substrate 15 which face each other with the gap 30 formed between the mounting board 15 and the semiconductor chip 14 interposed therebetween, and Bump 1
Since the surface of the substrate 6 is plasma-cleaned, dirt such as organic substances and oxides that hinder the flow of the underfill material 33 or hinder the adhesion of the underfill material 33 is reduced. It is possible to prevent the underfill material 33 from flowing easily and to prevent the unfilled portion of the underfill material 33 from being formed, and to adhere the underfill material 33 to the surface of the semiconductor chip 14, the surface of the mounting substrate 15, or the surface of the bump 16. Thus, the effect of reinforcing the bumps 16 with the underfill material 33 and the tightness of the gap 30 can be enhanced. Therefore, a semiconductor package having high bonding strength between the semiconductor chip 14 and the mounting substrate 15 and excellent in moisture resistance can be formed.
【0041】[0041]
【実施例】以下本発明を実施例によって具体的に説明す
る。The present invention will be described below in detail with reference to examples.
【0042】(実施例1)図1に示す構造のプラズマ洗
浄装置を形成した。反応管7は石英ガラスで形成した。
また、上側の電極9と下側の電極10は銅製のものを用
い、電極9が高圧電極に、電極10が低圧(接地)電極
となるように電源11と電気的に接続した。プラズマ生
成用ガス8はHeとArと酸素ガス(O2)の混合ガス
を用いた。この時、Heの流量は2リットル/分、Ar
の流量は10リットル/分、酸素ガスの流量は0.4リ
ットル/分として反応管7に導入し、プラズマ生成用ガ
ス8に占める酸素ガスの混合比率を約3.2vol%と
した。Example 1 A plasma cleaning apparatus having the structure shown in FIG. 1 was formed. The reaction tube 7 was formed of quartz glass.
The upper electrode 9 and the lower electrode 10 were made of copper, and were electrically connected to the power supply 11 such that the electrode 9 was a high-voltage electrode and the electrode 10 was a low-voltage (ground) electrode. As the plasma generating gas 8, a mixed gas of He, Ar, and oxygen gas (O 2 ) was used. At this time, the flow rate of He was 2 liters / minute and Ar
Was introduced into the reaction tube 7 at a flow rate of 10 liter / minute and an oxygen gas flow rate of 0.4 liter / minute, and the mixing ratio of the oxygen gas in the plasma generating gas 8 was about 3.2 vol%.
【0043】そして、大気圧下で周波数が13.56M
Hz、700Wの電力を電極9、10間(放電空間2
1)に供給して電極9、10間に高周波電圧(正弦波の
波形)を印加することにより、反応管7内の放電空間2
1でグロー状の放電を発生させると共にこの放電により
放電空間21にプラズマ13を生成し、このプラズマ1
3を吹き出し口12からジェット状に吹き出すように形
成した。The frequency is 13.56M under the atmospheric pressure.
Hz, 700 W power between the electrodes 9 and 10 (discharge space 2
1) to apply a high-frequency voltage (sinusoidal waveform) between the electrodes 9 and 10 so that the discharge space 2 in the reaction tube 7 is
1, a glow-like discharge is generated, and a plasma 13 is generated in the discharge space 21 by the discharge.
3 was formed so as to be jetted from the jet port 12 in a jet shape.
【0044】(実施例2)プラズマ生成用ガス8として
HeとArと水素ガス(H2)の混合ガスを用いた。こ
の時、Heの流量は0.29リットル/分、Arの流量
は1.46リットル/分、水素ガスの流量は0.017
リットル/分として反応管7に導入し、プラズマ生成用
ガス8に占める水素ガスの混合比率を約1.0vol%
とした。また、電極9、10間(放電空間21)に供給
する電力を100Wとした。Example 2 A mixed gas of He, Ar and hydrogen gas (H 2 ) was used as the plasma generating gas 8. At this time, the flow rate of He was 0.29 l / min, the flow rate of Ar was 1.46 l / min, and the flow rate of hydrogen gas was 0.017 l / min.
The reaction mixture was introduced into the reaction tube 7 at a rate of 1 liter / min.
And The electric power supplied between the electrodes 9 and 10 (discharge space 21) was 100 W.
【0045】これら以外は実施例1と同様にした。The other conditions were the same as in Example 1.
【0046】(比較例1)酸素ガスの流量を0.12リ
ットル/分とし、プラズマ生成用ガス8に占める酸素ガ
スの混合比率を1.0vol%とした以外は、実施例1
と同様にした。Comparative Example 1 Example 1 was repeated except that the flow rate of oxygen gas was set at 0.12 liter / min and the mixing ratio of oxygen gas in the plasma generating gas 8 was set at 1.0 vol%.
Same as.
【0047】(比較例2)水素ガスを用いなかった以外
は、実施例2と同様にした。Comparative Example 2 The procedure was the same as in Example 2 except that no hydrogen gas was used.
【0048】そして、上記の実施例1、2及び比較例1
のプラズマ洗浄装置を用いてQbd評価を行った。この
Qbd評価は、Qbd評価用の被処理物としてガラス基
材エポキシ樹脂基板である基板にMOSFETのゲート
酸化膜を形成したものを用い、この被処理物にプラズマ
を5秒間供給してプラズマ処理を行った後、ゲート酸化
膜の寿命を測定し、チャージアップダメージによるダメ
ージをプラズマ処理前後でのゲート酸化膜の寿命の差に
より評価した。結果を図4、5に示す。Then, the above Examples 1 and 2 and Comparative Example 1
Qbd evaluation was performed using the plasma cleaning apparatus of No. 1. This Qbd evaluation uses a glass substrate epoxy resin substrate on which a gate oxide film of a MOSFET is formed as a processing object for Qbd evaluation, and supplies plasma to the processing object for 5 seconds to perform plasma processing. After that, the life of the gate oxide film was measured, and the damage due to the charge-up damage was evaluated based on the difference in the life of the gate oxide film before and after the plasma treatment. The results are shown in FIGS.
【0049】図4、5から明らかなように、実施例1、
2ではプラズマ処理前(未処理)のものに比べて、ゲー
ト酸化膜の寿命の低下がほどんどなく、チャージアップ
ダメージによるダメージが緩和されているのに対して、
比較例1ではプラズマ処理前(未処理)のものに比べ
て、ゲート酸化膜の寿命が大幅に低下していて、チャー
ジアップダメージによるダメージが発生した。As is apparent from FIGS.
In the case of No. 2, the life of the gate oxide film was hardly reduced and the damage due to the charge-up damage was reduced as compared with that before the plasma treatment (untreated).
In Comparative Example 1, the life of the gate oxide film was significantly reduced as compared with that before the plasma treatment (untreated), and damage due to charge-up damage occurred.
【0050】また、上記の実施例2と比較例2について
チャージアップ電荷を測定した。チャージアップ電荷は
図6に示すようにして測定した。すなわち、ガラス基材
エポキシ樹脂基板である基板52の表面にアルミニウム
箔テープ71を配設し、アルミニウム箔テープ71から
導線72を導出すると共に導線72をコンデンサ73の
一端に接続し、コンデンサ73の他端をアースに接続
し、コンデンサ73に対して並列にデジタルマルチメー
タなどの電荷測定器74を接続したものを用い、アルミ
ニウム箔テープ71の表面にプラズマ13を吹き付ける
ことにより、プラズマ中の電荷がコンデンサ73に蓄積
されるように形成し、コンデンサ73の両端の電圧を電
荷測定器74により測定することにより、チャージアッ
プ電荷の発生量を考察した。結果を図7にグラフで示
す。The charge-up charge of the above-mentioned Example 2 and Comparative Example 2 was measured. The charge-up charge was measured as shown in FIG. That is, an aluminum foil tape 71 is provided on the surface of a substrate 52 which is a glass base epoxy resin substrate, a lead 72 is led out from the aluminum foil tape 71, and the lead 72 is connected to one end of the capacitor 73. By using an end connected to the ground and connecting a charge measuring device 74 such as a digital multimeter in parallel with the capacitor 73, the plasma 13 is sprayed on the surface of the aluminum foil tape 71, so that the charges in the plasma are reduced by the capacitor. The amount of charge-up charge generated was considered by forming the capacitor 73 so as to accumulate it and measuring the voltage across the capacitor 73 with a charge measuring device 74. The results are shown graphically in FIG.
【0051】図7から明らかなように、実施例2の方が
比較例2よりも経時的な電位(電圧)の低下が緩やかで
あり、水素ガスを用いた実施例2の方が水素ガスを用い
なかった比較例2よりもプラズマ13中の電荷粒子(電
子)の含有量が少ないことが判る。As is clear from FIG. 7, the potential (voltage) of Example 2 decreases more slowly with time than that of Comparative Example 2, and Example 2 using hydrogen gas uses hydrogen gas. It can be seen that the content of the charged particles (electrons) in the plasma 13 is smaller than that in Comparative Example 2 in which no plasma was used.
【0052】(実施例3)実施例1のプラズマ洗浄装置
を用いて、図3(a)〜(g)に示す工程にしたがって
半導体パッケージを製造した結果、間隙30においてア
ンダーフィル材33の未注入部分が生じず、且つ半導体
チップ14の表面や実装基板15の表面やバンプ16の
表面に対するアンダーフィル材33の密着性が高くなっ
て、アンダーフィル材33によるバンプ16の補強効果
や間隙30の密閉性を高くすることができた。(Embodiment 3) As a result of manufacturing a semiconductor package according to the steps shown in FIGS. 3A to 3G using the plasma cleaning apparatus of Embodiment 1, the underfill material 33 is not injected into the gap 30. There is no portion, and the adhesion of the underfill material 33 to the surface of the semiconductor chip 14, the surface of the mounting substrate 15, and the surface of the bump 16 is increased, and the effect of reinforcing the bump 16 with the underfill material 33 and sealing the gap 30 are provided. I was able to improve the sex.
【0053】[0053]
【発明の効果】上記のように本発明の請求項1の発明
は、誘電体材料で筒状の反応管を形成すると共に反応管
の片側を吹き出し口として開放し、反応管の外側に複数
個の放電電極を配設し、反応性ガスである酸素ガスと希
ガスとを含むプラズマ生成用ガスを反応管に導入すると
共に放電電極間に電圧を印加することによって大気圧近
傍の圧力下で反応管内に放電を発生させ、放電により反
応管内に生成されたプラズマを吹き出し口から吹き出す
ことによって、接合電極が露出する半導体チップにプラ
ズマを供給するプラズマ洗浄装置であって、プラズマ生
成用ガスに占める酸素ガスの混合比率を2〜5vol%
にするので、プラズマ中に生じる電子を酸素ガスで吸着
して消滅させることができ、プラズマ洗浄時に半導体チ
ップに加わる電子によるチャージアップを少なくするこ
とができて半導体チップのチャージアップダメージを低
減することができるものである。As described above, according to the first aspect of the present invention, a cylindrical reaction tube is formed of a dielectric material, and one side of the reaction tube is opened as an outlet, and a plurality of the reaction tubes are provided outside the reaction tube. The reaction electrode is placed under a pressure near the atmospheric pressure by introducing a plasma generating gas containing a reactive gas of oxygen gas and a rare gas into the reaction tube and applying a voltage between the discharge electrodes. A plasma cleaning apparatus that generates a discharge in a tube and blows out plasma generated in the reaction tube by the discharge from a blowout port to supply plasma to a semiconductor chip in which a bonding electrode is exposed. Gas mixture ratio 2-5 vol%
Therefore, electrons generated in the plasma can be eliminated by adsorbing the oxygen gas with oxygen gas, and charge-up due to electrons applied to the semiconductor chip during plasma cleaning can be reduced, thereby reducing charge-up damage of the semiconductor chip. Can be done.
【0054】また本発明の請求項2の発明は、誘電体材
料で筒状の反応管を形成すると共に反応管の片側を吹き
出し口として開放し、反応管の外側に複数個の放電電極
を配設し、反応性ガスである水素ガスと希ガスとを含む
プラズマ生成用ガスを反応管に導入すると共に放電電極
間に電圧を印加することによって大気圧近傍の圧力下で
反応管内に放電を発生させ、放電により反応管内に生成
されたプラズマを吹き出し口から吹き出すことによっ
て、接合電極が露出する半導体チップにプラズマを供給
するプラズマ洗浄装置であって、プラズマ生成用ガスに
占める水素ガスの混合比率を0.3〜3vol%にする
ので、プラズマ中に生じる電子を水素ガスで吸着して消
滅させることができ、プラズマ洗浄時に半導体チップに
加わる電子によるチャージアップを少なくすることがで
きて半導体チップのチャージアップダメージを低減する
ことができるものである。According to the invention of claim 2 of the present invention, a cylindrical reaction tube is formed of a dielectric material, and one side of the reaction tube is opened as an outlet, and a plurality of discharge electrodes are arranged outside the reaction tube. A discharge gas is generated in the reaction tube at a pressure near the atmospheric pressure by introducing a plasma generating gas containing a reactive gas, a hydrogen gas and a rare gas, into the reaction tube and applying a voltage between the discharge electrodes. A plasma cleaning apparatus for supplying plasma to a semiconductor chip in which a bonding electrode is exposed by blowing out plasma generated in a reaction tube by discharge from a blowout port, wherein a mixing ratio of hydrogen gas in a plasma generation gas is reduced. Since the concentration is set to 0.3 to 3 vol%, electrons generated in the plasma can be eliminated by adsorbing the hydrogen gas, and the electron beam applied to the semiconductor chip during plasma cleaning can be reduced. It is capable of reducing the charge-up damage of the semiconductor chip can be reduced Jiappu.
【0055】また本発明の請求項3の発明は、プラズマ
生成用ガスの希ガスとしてHeとArを併用すると共に
希ガスに占めるHeの混合比率を30vol%以下にす
るので、HeとArを併用することによって、Heによ
り絶縁破壊電圧が低くなって放電効率を高くすることが
できてプラズマを容易に生成することができ、プラズマ
の生成効率が高まってプラズマ洗浄の性能を向上させる
ことができるものであり、しかも、希ガスに占めるHe
の混合比率を30vol%以下にすることによって、吹
き出し口から吹き出されるプラズマの半導体チップへの
到達速度が低下しないようにすることができ、半導体チ
ップにプラズマが到達する前にプラズマ中の活性種が死
滅する割合を小さくすることができてプラズマ洗浄の性
能低下を防止することができるものである。In the invention of claim 3 of the present invention, He and Ar are used together as the rare gas of the plasma generating gas, and the mixing ratio of He in the rare gas is made 30 vol% or less. By doing so, the dielectric breakdown voltage is reduced by He, the discharge efficiency can be increased, plasma can be easily generated, and the plasma generation efficiency can be increased to improve the performance of plasma cleaning. And He in the rare gas
By setting the mixing ratio to 30 vol% or less, it is possible to prevent the velocity of the plasma blown out from the outlet from reaching the semiconductor chip, and to reduce the active species in the plasma before the plasma reaches the semiconductor chip. Can be reduced, and the performance of plasma cleaning can be prevented from lowering.
【0056】また本発明の請求項4の発明は、請求項1
乃至3のいずれかに記載のプラズマ洗浄装置を用いて接
合電極が露出する半導体チップを洗浄するので、プラズ
マ中に生じる電子を酸素ガスや水素ガスで吸着して消滅
させることができ、プラズマ洗浄時に半導体チップに加
わる電子によるチャージアップを少なくすることができ
て半導体チップのチャージアップダメージを低減するこ
とができるものである。Further, the invention of claim 4 of the present invention is directed to claim 1
The semiconductor chip in which the bonding electrode is exposed is cleaned by using the plasma cleaning apparatus according to any one of (1) to (3), so that electrons generated in the plasma can be eliminated by adsorbing the oxygen gas or the hydrogen gas with the oxygen gas or the hydrogen gas. The charge-up due to electrons applied to the semiconductor chip can be reduced, and the charge-up damage of the semiconductor chip can be reduced.
【0057】また本発明の請求項5の発明は、接合電極
が銅又は銅合金で形成された半導体チップを洗浄するの
で、半導体チップや接合電極の表面に形成された酸化銅
を還元して除去することができ、クリーニング性能を向
上させることができるものである。According to the invention of claim 5 of the present invention, since the semiconductor chip having the bonding electrode formed of copper or a copper alloy is washed, copper oxide formed on the surface of the semiconductor chip or the bonding electrode is reduced and removed. Cleaning performance can be improved.
【0058】また本発明の請求項6の発明は、希ガスと
酸素ガスを含むプラズマ生成用ガスを用いた請求項1又
は3に記載のプラズマ洗浄装置による第一洗浄工程を行
った後、希ガスと水素ガスを含むプラズマ生成用ガスを
用いた請求項2又は3に記載のプラズマ洗浄装置による
第二洗浄工程を行うので、第一洗浄工程において酸素ラ
ジカルの影響で半導体チップの表面や実装基板の表面あ
るいは接合電極の表面に酸化物が形成されたとしても、
第二洗浄工程で用いる水素ラジカルにより酸化物を還元
して除去することができ、良好なクリーニング効果が得
られるものである。According to a sixth aspect of the present invention, there is provided a plasma cleaning apparatus according to the first or third aspect, wherein the first cleaning step is performed by using a plasma generating gas containing a rare gas and an oxygen gas. The second cleaning step by the plasma cleaning apparatus according to claim 2 or 3, wherein a plasma generation gas containing a gas and a hydrogen gas is used, so that the surface of the semiconductor chip and the mounting substrate are affected by oxygen radicals in the first cleaning step. Even if oxides are formed on the surface of
The oxide can be reduced and removed by the hydrogen radical used in the second cleaning step, and a good cleaning effect can be obtained.
【0059】また本発明の請求項7の発明は、半導体チ
ップがフリップチップ実装方法で実装基板に接合される
ものであるので、半導体チップをプラズマ洗浄後に実装
基板に実装することによって、アンダーフィルの際にア
ンダーフィル材の流れを阻害したりアンダーフィル材の
密着を阻害したりする有機物や酸化物等の汚れが少なく
なっており、従って、アンダーフィル材が流れやすくな
ってアンダーフィル材の未注入部分が生じないようにす
ることができると共に半導体チップの表面や実装基板の
表面に対するアンダーフィル材の密着性を高くすること
ができるものであり、半導体チップと実装基板の接合強
度が高くて耐湿性に優れる半導体パッケージを形成する
ことができるものである。According to the invention of claim 7 of the present invention, since the semiconductor chip is bonded to the mounting substrate by the flip chip mounting method, the semiconductor chip is mounted on the mounting substrate after the plasma cleaning, thereby reducing the underfill. When the underfill material flows, the amount of dirt such as organic substances and oxides that hinder the adhesion of the underfill material is reduced, so that the underfill material flows easily and the underfill material is not injected. It is possible to prevent the formation of parts and to improve the adhesion of the underfill material to the surface of the semiconductor chip and the surface of the mounting substrate. The bonding strength between the semiconductor chip and the mounting substrate is high, and the moisture resistance is high. It is possible to form a semiconductor package having excellent characteristics.
【図1】本発明の実施の形態の一例を示す斜視図であ
る。FIG. 1 is a perspective view showing an example of an embodiment of the present invention.
【図2】同上の他の実施の形態を示す斜視図である。FIG. 2 is a perspective view showing another embodiment of the same.
【図3】同上のフリップチップ実装方法の一例を示す
(a)〜(g)は概略の正面図である。FIGS. 3A to 3G are schematic front views showing an example of a flip chip mounting method according to the embodiment.
【図4】同上の実施例1と比較例1のQbd評価を示す
グラフである。FIG. 4 is a graph showing Qbd evaluations of Example 1 and Comparative Example 1 according to the first embodiment.
【図5】同上の実施例2のQbd評価を示すグラフであ
る。FIG. 5 is a graph showing Qbd evaluation of Example 2 of the same.
【図6】同上のチャージアップ電荷の測定方法を示す概
略図である。FIG. 6 is a schematic diagram showing a method for measuring charge-up charge according to the first embodiment.
【図7】同上の実施例2と比較例2におけるチャージア
ップ電荷の測定結果を示すグラフである。FIG. 7 is a graph showing measurement results of charge-up charges in Example 2 and Comparative Example 2 of the above.
【図8】チャージアップを説明する説明図である。FIG. 8 is an explanatory diagram illustrating charge-up.
7 反応管 8 プラズマ生成用ガス 9 放電電極 10 放電電極 12 吹き出し口 13 プラズマ 14 半導体チップ 15 実装基板 20 接合電極 Reference Signs List 7 reaction tube 8 plasma generation gas 9 discharge electrode 10 discharge electrode 12 outlet 13 plasma 14 semiconductor chip 15 mounting board 20 bonding electrode
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/60 H01L 21/302 N H05H 1/24 21/92 604J (72)発明者 葛原 一功 大阪府門真市大字門真1048番地松下電工株 式会社内 Fターム(参考) 3B116 AA02 AA46 BB02 BB89 BB90 BC01 5F004 AA06 AA14 BA06 BA20 CA02 DA22 DA23 DA24 DA26 EA28 5F044 KK19 QQ04 QQ06 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/60 H01L 21/302 N H05H 1/24 21/92 604J (72) Inventor Kazunori Kuzuhara Osaka 1048 Kadoma Kadoma Kadoma Matsushita Electric Works F-term (reference) 3B116 AA02 AA46 BB02 BB89 BB90 BC01 5F004 AA06 AA14 BA06 BA20 CA02 DA22 DA23 DA24 DA26 EA28 5F044 KK19 QQ04 QQ06
Claims (7)
共に反応管の片側を吹き出し口として開放し、反応管の
外側に複数個の放電電極を配設し、反応性ガスである酸
素ガスと希ガスとを含むプラズマ生成用ガスを反応管に
導入すると共に放電電極間に電圧を印加することによっ
て大気圧近傍の圧力下で反応管内に放電を発生させ、放
電により反応管内に生成されたプラズマを吹き出し口か
ら吹き出すことによって、接合電極が露出する半導体チ
ップにプラズマを供給するプラズマ洗浄装置であって、
プラズマ生成用ガスに占める酸素ガスの混合比率を2〜
5vol%にして成ることを特徴とするプラズマ洗浄装
置。1. A tubular reaction tube is formed of a dielectric material, and one side of the reaction tube is opened as an outlet, and a plurality of discharge electrodes are disposed outside the reaction tube. A gas for generating a plasma containing a gas and a rare gas is introduced into the reaction tube, and a voltage is applied between the discharge electrodes to generate a discharge in the reaction tube under a pressure close to the atmospheric pressure. A plasma cleaning apparatus for supplying plasma to a semiconductor chip in which a bonding electrode is exposed by blowing out plasma that has been blown out from a blowing port,
The mixing ratio of oxygen gas in the plasma generation gas is 2 to
A plasma cleaning apparatus characterized by comprising 5 vol%.
共に反応管の片側を吹き出し口として開放し、反応管の
外側に複数個の放電電極を配設し、反応性ガスである水
素ガスと希ガスとを含むプラズマ生成用ガスを反応管に
導入すると共に放電電極間に電圧を印加することによっ
て大気圧近傍の圧力下で反応管内に放電を発生させ、放
電により反応管内に生成されたプラズマを吹き出し口か
ら吹き出すことによって、接合電極が露出する半導体チ
ップにプラズマを供給するプラズマ洗浄装置であって、
プラズマ生成用ガスに占める水素ガスの混合比率を0.
3〜3vol%にして成ることを特徴とするプラズマ洗
浄装置。2. A tubular reaction tube is formed from a dielectric material, and one side of the reaction tube is opened as an outlet, and a plurality of discharge electrodes are disposed outside the reaction tube. A gas for generating a plasma containing a gas and a rare gas is introduced into the reaction tube, and a voltage is applied between the discharge electrodes to generate a discharge in the reaction tube under a pressure close to the atmospheric pressure. A plasma cleaning apparatus for supplying plasma to a semiconductor chip in which a bonding electrode is exposed by blowing out plasma that has been blown out from a blowing port,
The mixing ratio of hydrogen gas in the plasma generating gas is set to 0.1.
A plasma cleaning apparatus characterized by comprising 3 to 3 vol%.
とArを併用すると共に希ガスに占めるHeの混合比率
を30vol%以下にして成ることを特徴とする請求項
1又は2に記載のプラズマ洗浄装置。3. He is used as a rare gas of a plasma generating gas.
The plasma cleaning apparatus according to claim 1, wherein a mixture ratio of He and the rare gas is 30 vol% or less, together with Ar and Ar.
ズマ洗浄装置を用いて接合電極が露出する半導体チップ
を洗浄することを特徴とするプラズマ洗浄方法。4. A plasma cleaning method using the plasma cleaning apparatus according to claim 1 to clean a semiconductor chip from which a bonding electrode is exposed.
導体チップを洗浄することを特徴とする請求項4に記載
のプラズマ洗浄方法。5. The plasma cleaning method according to claim 4, wherein a semiconductor chip having a bonding electrode made of copper or a copper alloy is cleaned.
ガスを用いた請求項1又は3に記載のプラズマ洗浄装置
による第一洗浄工程を行った後、希ガスと水素ガスを含
むプラズマ生成用ガスを用いた請求項2又は3に記載の
プラズマ洗浄装置による第二洗浄工程を行うことを特徴
とする請求項4又は5に記載のプラズマ洗浄方法。6. A method for producing a plasma containing a rare gas and a hydrogen gas after performing a first cleaning step by a plasma cleaning device according to claim 1 or 3, wherein a plasma generating gas containing a rare gas and an oxygen gas is used. The plasma cleaning method according to claim 4 or 5, wherein the second cleaning step is performed by the plasma cleaning apparatus according to claim 2 or 3 using a gas.
で実装基板に接合されるものであることを特徴とする請
求項4乃至6のいずれかに記載のプラズマ洗浄方法。7. The plasma cleaning method according to claim 4, wherein the semiconductor chip is bonded to the mounting substrate by a flip chip mounting method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000293045A JP2002110613A (en) | 2000-09-26 | 2000-09-26 | Plasma cleaning apparatus and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000293045A JP2002110613A (en) | 2000-09-26 | 2000-09-26 | Plasma cleaning apparatus and method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002110613A true JP2002110613A (en) | 2002-04-12 |
Family
ID=18775889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000293045A Pending JP2002110613A (en) | 2000-09-26 | 2000-09-26 | Plasma cleaning apparatus and method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002110613A (en) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059482A (en) * | 2005-08-22 | 2007-03-08 | Matsushita Electric Works Ltd | Method of manufacturing light emitting device |
| JP2007242761A (en) * | 2006-03-07 | 2007-09-20 | Seiko Epson Corp | Manufacturing method of semiconductor device |
| JP2008004722A (en) * | 2006-06-22 | 2008-01-10 | Matsushita Electric Ind Co Ltd | Electrode bonding method and component mounting apparatus |
| JP2008034683A (en) * | 2006-07-31 | 2008-02-14 | Sekisui Chem Co Ltd | Method for preprocessing of metal bonding |
| JP2008047740A (en) * | 2006-08-17 | 2008-02-28 | Matsushita Electric Ind Co Ltd | Component mounting method and apparatus on board |
| JP2008140857A (en) * | 2006-11-30 | 2008-06-19 | National Institute Of Advanced Industrial & Technology | Semiconductor device and manufacturing method thereof |
| EP1631701A4 (en) * | 2003-06-16 | 2009-01-07 | Cerionx Inc | Atmospheric pressure non-thermal plasma device to clean and sterilize the surface of probes, cannulas, pin tools, pipettes and spray heads |
| WO2009128392A1 (en) * | 2008-04-17 | 2009-10-22 | 国立大学法人東北大学 | Method for manufacturing semiconductor device and method for cleaning semiconductor substrate |
| JP2010515251A (en) * | 2006-12-28 | 2010-05-06 | サントル ナシオナル デチュード スパシアル | Method and apparatus for exposing the surface of an integrated circuit |
| CN101835335A (en) * | 2010-05-05 | 2010-09-15 | 北京理工大学 | Plasma generating device and method for generating plasma |
| WO2012117713A1 (en) * | 2011-03-01 | 2012-09-07 | パナソニック株式会社 | Plasma processing device and plasma processing method |
| JP2012212803A (en) * | 2011-03-31 | 2012-11-01 | Akitoshi Okino | Plasma processing method and plasma processing apparatus |
| US8399794B2 (en) | 2006-05-30 | 2013-03-19 | Panasonic Corporation | Atmospheric pressure plasma, generating method, plasma processing method and component mounting method using same, and device using these methods |
| JP5271456B2 (en) * | 2010-11-10 | 2013-08-21 | パナソニック株式会社 | Plasma processing apparatus and plasma processing method |
| JP2015529014A (en) * | 2012-07-16 | 2015-10-01 | マットソン テクノロジー インコーポレイテッドMattson Technology, Inc. | Method for removing high aspect ratio photoresist in pure reducing plasma |
| CN111834236A (en) * | 2019-04-22 | 2020-10-27 | 无锡华润安盛科技有限公司 | Semiconductor packaging method |
| WO2021033612A1 (en) * | 2019-08-22 | 2021-02-25 | 東京エレクトロン株式会社 | Cleaning method and microwave plasma treatment device |
-
2000
- 2000-09-26 JP JP2000293045A patent/JP2002110613A/en active Pending
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1631701A4 (en) * | 2003-06-16 | 2009-01-07 | Cerionx Inc | Atmospheric pressure non-thermal plasma device to clean and sterilize the surface of probes, cannulas, pin tools, pipettes and spray heads |
| JP2007059482A (en) * | 2005-08-22 | 2007-03-08 | Matsushita Electric Works Ltd | Method of manufacturing light emitting device |
| JP2007242761A (en) * | 2006-03-07 | 2007-09-20 | Seiko Epson Corp | Manufacturing method of semiconductor device |
| US8399794B2 (en) | 2006-05-30 | 2013-03-19 | Panasonic Corporation | Atmospheric pressure plasma, generating method, plasma processing method and component mounting method using same, and device using these methods |
| JP2008004722A (en) * | 2006-06-22 | 2008-01-10 | Matsushita Electric Ind Co Ltd | Electrode bonding method and component mounting apparatus |
| US8449712B2 (en) | 2006-06-22 | 2013-05-28 | Panasonic Corporation | Electrode bonding method and part mounting apparatus |
| JP2008034683A (en) * | 2006-07-31 | 2008-02-14 | Sekisui Chem Co Ltd | Method for preprocessing of metal bonding |
| JP2008047740A (en) * | 2006-08-17 | 2008-02-28 | Matsushita Electric Ind Co Ltd | Component mounting method and apparatus on board |
| JP2008140857A (en) * | 2006-11-30 | 2008-06-19 | National Institute Of Advanced Industrial & Technology | Semiconductor device and manufacturing method thereof |
| KR101348971B1 (en) * | 2006-12-28 | 2014-01-10 | 쌍트르 나쇼날 데튜드 스파씨알르 | Method and equipment for exposing the surface of an integrated circuit |
| JP2010515251A (en) * | 2006-12-28 | 2010-05-06 | サントル ナシオナル デチュード スパシアル | Method and apparatus for exposing the surface of an integrated circuit |
| US7994063B2 (en) | 2008-04-17 | 2011-08-09 | National University Corporation Tohoku University | Method for manufacturing semiconductor device and method for cleaning semiconductor substrate |
| CN102007578B (en) * | 2008-04-17 | 2013-06-12 | 国立大学法人东北大学 | Method for manufacturing semiconductor device and method for cleaning semiconductor substrate |
| KR101668494B1 (en) | 2008-04-17 | 2016-10-28 | 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 | Method for manufacturing semiconductor device and method for cleaning semiconductor substrate |
| WO2009128392A1 (en) * | 2008-04-17 | 2009-10-22 | 国立大学法人東北大学 | Method for manufacturing semiconductor device and method for cleaning semiconductor substrate |
| KR20110000581A (en) * | 2008-04-17 | 2011-01-03 | 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 | Manufacturing Method of Semiconductor Device and Cleaning Method of Semiconductor Substrate |
| JP2009260085A (en) * | 2008-04-17 | 2009-11-05 | Tohoku Univ | Method for manufacturing semiconductor device and method for cleaning semiconductor substrate |
| CN101835335A (en) * | 2010-05-05 | 2010-09-15 | 北京理工大学 | Plasma generating device and method for generating plasma |
| JP5271456B2 (en) * | 2010-11-10 | 2013-08-21 | パナソニック株式会社 | Plasma processing apparatus and plasma processing method |
| WO2012117713A1 (en) * | 2011-03-01 | 2012-09-07 | パナソニック株式会社 | Plasma processing device and plasma processing method |
| JP2012212803A (en) * | 2011-03-31 | 2012-11-01 | Akitoshi Okino | Plasma processing method and plasma processing apparatus |
| JP2015529014A (en) * | 2012-07-16 | 2015-10-01 | マットソン テクノロジー インコーポレイテッドMattson Technology, Inc. | Method for removing high aspect ratio photoresist in pure reducing plasma |
| US10431469B2 (en) | 2012-07-16 | 2019-10-01 | Mattson Technology, Inc. | Method for high aspect ratio photoresist removal in pure reducing plasma |
| US11107693B2 (en) | 2012-07-16 | 2021-08-31 | Beijing E-town Semiconductor Technology Co., Ltd. | Method for high aspect ratio photoresist removal in pure reducing plasma |
| CN111834236A (en) * | 2019-04-22 | 2020-10-27 | 无锡华润安盛科技有限公司 | Semiconductor packaging method |
| WO2021033612A1 (en) * | 2019-08-22 | 2021-02-25 | 東京エレクトロン株式会社 | Cleaning method and microwave plasma treatment device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002110613A (en) | Plasma cleaning apparatus and method | |
| US6320155B1 (en) | Plasma enhanced wire bonder | |
| JP3229504B2 (en) | Method and apparatus for dry fluxing of metal surfaces prior to soldering or tinning | |
| JP4086902B2 (en) | Method for manufacturing a workpiece and method for processing a component | |
| WO1994022628A1 (en) | Combining method and apparatus using solder | |
| US20010042923A1 (en) | Semiconductor apparatus and process of production thereof | |
| US10399170B2 (en) | Die attachment apparatus and method utilizing activated forming gas | |
| WO1995015832A1 (en) | Combining method and apparatus using solder | |
| KR100365898B1 (en) | Plasma processing apparatus and processing method | |
| JP2002001253A (en) | Plasma cleaning apparatus and method, and soldering system and method | |
| JP6066569B2 (en) | Passivation layer for semiconductor device packaging | |
| JP2000169977A (en) | Etching method by atmospheric pressure high frequency plasma | |
| KR100382387B1 (en) | Method of plasma processing | |
| EP2487002A1 (en) | Apparatus and method for removal of surface oxides via fluxless technique involving electron attachment | |
| KR101410582B1 (en) | Apparatus and method for removal of surface oxides via fluxless technique involving electron attachment | |
| US7176402B2 (en) | Method and apparatus for processing electronic parts | |
| JP3937711B2 (en) | Flip chip mounting method | |
| JPH10189632A (en) | Use of plasma activation nf3 for cleaning solder bump on circuit | |
| JP2019523566A (en) | Decapsulation of electronic devices | |
| JP2002110639A (en) | Plasma treatment device and plasma treatment method | |
| JP2001023968A (en) | Plasma processing system and plasma cleaning method | |
| WO2011045667A1 (en) | System for and method of cleaning of copper wire using plasma, activated or reduced gas atmosphere | |
| Abarro et al. | Batch Microwave Plasma Cleaning for Robustification of Automotive Devices an Alternative to Strip-Type Radiofrequency Plasma | |
| JP3233868B2 (en) | Metal surface treatment method, electrode formation method, and electrode bonding method | |
| JPH0955581A (en) | Processing method for fluxless soldering |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050905 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071120 |