[go: up one dir, main page]

JP2002261449A - 部品内蔵モジュール及びその製造方法 - Google Patents

部品内蔵モジュール及びその製造方法

Info

Publication number
JP2002261449A
JP2002261449A JP2001379696A JP2001379696A JP2002261449A JP 2002261449 A JP2002261449 A JP 2002261449A JP 2001379696 A JP2001379696 A JP 2001379696A JP 2001379696 A JP2001379696 A JP 2001379696A JP 2002261449 A JP2002261449 A JP 2002261449A
Authority
JP
Japan
Prior art keywords
core layer
component
sheet
thermosetting resin
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001379696A
Other languages
English (en)
Other versions
JP3547423B2 (ja
Inventor
Seiichi Nakatani
誠一 中谷
Yasuhiro Sugaya
康博 菅谷
Toshiyuki Asahi
俊行 朝日
Shingo Komatsu
慎五 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001379696A priority Critical patent/JP3547423B2/ja
Publication of JP2002261449A publication Critical patent/JP2002261449A/ja
Application granted granted Critical
Publication of JP3547423B2 publication Critical patent/JP3547423B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 無機質フィラーを高濃度に充填することが可
能で、しかも簡易な工法で半導体などの能動部品やチッ
プ抵抗、チップコンデンサなどの受動部品を内部に埋設
させ、且つ多層配線構造を簡易に作製することができる
熱伝導性部品内蔵モジュールを提供する。 【解決手段】 電気絶縁材からなるコア層と、前記コア
層の少なくとも片面に電気絶縁層と複数の配線パターン
とを備えた部品内蔵モジュールであって、前記コア層の
電気絶縁材が少なくとも無機質フィラーと熱硬化性樹脂
を含む混合物から形成され、前記コア層の内部に少なく
とも１つ以上の能動部品及び／又は受動部品を内蔵し、
前記コア層が複数の配線パターンと導電性樹脂からなる
複数のインナービアを有し、且つ前記コア層の少なくと
も無機質フィラーと熱硬化性樹脂を含む混合物からなる
電気絶縁材の室温に於ける弾性率が０．６〜１０ＧＰａ
の範囲にある部品内蔵モジュールとする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体などの能動
部品や抵抗、コンデンサなどの受動部品を内蔵した高密
度実装モジュールに関するものである。
【０００２】
【従来の技術】近年、電子機器の高性能化、小型化の要
求に伴い、半導体の高密度、高機能化が一層叫ばれてい
る。これによりそれらを実装するため回路基板もまた小
型高密度なものが望まれている。これらの要求に対し、
高密度実装を実現する手段として、ＬＳＩ間や部品間の
電気配線を最短距離で接続できる基板の層間の電気接続
方式であるインナビアホール接続法が、最も回路の高密
度配線化が図れることから各方面で開発が進められてい
る。
【０００３】しかしながら、これらの方法によっても２
次元的に部品を高密度に実装することは限界に近づきつ
つある。また、これらのインナービア構造の高密度実装
基板は、樹脂系の材料で構成されているため、熱伝導度
が低く、部品実装が高密度になればなる程部品から発生
する熱を放熱させることは困難となる。近々には、ＣＰ
Ｕのクロック周波数が１ＧＨｚ程度になるといわれてお
り、またその機能の高度化とあいまってＣＰＵの消費電
力も１チップ当たり１００〜１５０Ｗに達しようとする
予測もある。また、高速化、高密度化に伴いノイズの影
響も避けて通れなくなりつつある。従って、回路基板は
高密度、高機能に加え、対ノイズ、放熱性に加え、部品
を内蔵した３次元実装形態のモジュールの出現が期待さ
れている。
【０００４】このような要求に対し、特開平２−１２１
３９２号公報には、多層セラミック基板を応用し、内部
にコンデンサや抵抗体を形成したモジュールが提案され
ている。このようなセラミック多層基板は、基板材料と
同時焼成可能な高誘電体材料をシート状に加工し、内部
に挟み込んで焼成することで得られるが、異種の材料を
同時焼成する場合、焼結タイミングのずれや、焼結時の
収縮率の違いにより、焼成後にそりが生じたり内部の配
線に剥離が生じたりすることがあり、精密な焼成条件の
コントロールが必要である。また、セラミック基板によ
る部品内蔵は、先に示した通り同時焼成が基本であるた
め、コンデンサや抵抗体などは形成できるが、耐熱性に
欠けるシリコンなどの半導体を同時焼成することは不可
能であり内蔵することはできない。
【０００５】一方、低温で半導体などの能動部品やコン
デンサ、抵抗などの受動部品を内蔵させた回路基板の提
案がなされている。特開平３−６９１９１号公報、特開
平１１−１０３１４７号公報には、プリント基板材に形
成された銅配線に電子部品を搭載し、更にその上に樹脂
で一面に被覆して埋め込み層を形成し、更に接着剤で複
数層接着する方法が記載されている。また、特開平９−
２１４０９２号公報には、貫通のスルーホール内に誘電
体などの材料を埋設し、表面電極を形成してコンデンサ
や抵抗を内蔵する方法が記載されている。加えて、プリ
ント基板自体にコンデンサなどの機能を付加させる方法
もある。特開平５−７０６３号公報（特許第３０１９５
４１号）には、誘電体粉末と樹脂を混合した誘電体基板
の両面に電極を形成したコンデンサ内蔵基板が記載され
ている。また、特開平１１−２２０２６２号公報には、
インナービア構成で半導体やコンデンサなどを内蔵させ
る方法が記載されている。
【０００６】
【発明が解決しようとする課題】このように従来の高密
度配線が可能なインナービア構造を有し、且つ部品を内
蔵した３次元実装モジュールは、放熱性と気密性に優れ
たセラミック基板を応用したものと、低温で硬化させる
ことができるプリント基板によるものがある。セラミッ
ク基板では、放熱性に優れ、高い誘電率のコンデンサを
内蔵できる反面、異種の材料を同時に焼成させることが
難しく、また半導体を内蔵させることができないことや
コスト面でも課題を有している。一方、低温で硬化が行
なえるプリント基板では、半導体を内蔵させることがで
きる可能性がありコスト的にも有利であるが、誘電体材
料などと樹脂を混合した複合材料では、高い誘電率を得
ることは難しい。このことは前述のスルーホール内に形
成したコンデンサや誘電体粉末を混合したプリント基板
の例を見ても明らかである。また、一般的にプリント基
板は熱伝導度が低く放熱性には難がある。また、プリン
ト基板に実装した半導体やコンデンサなどを樹脂で封止
して複数積層内蔵させる方法についても、個別部品を内
蔵することができる反面、個別部品を埋設するためモジ
ュール自体の厚みが厚くなり、モジュール体積を小さく
することが困難である。また、内蔵部品とプリント基板
の熱膨張係数差による熱ストレスに対し、内蔵部品とプ
リント基板材料の間に特定の熱膨張係数を有する緩衝層
を形成することや、プリント基板材料の熱膨張係数を合
わせるなどの手段が取られるが、半導体の熱膨張係数は
一般に小さく、プリント基板材料だけで熱膨張係数を動
作温度域にわたって合致させることは極めて難しい。
【０００７】そこで、本発明は前記従来の問題を解決す
るため、熱硬化性樹脂に無機質フィラーを高濃度に充填
することが可能で、しかも簡易な工法で半導体などの能
動部品やチップ抵抗、チップコンデンサなどの受動部品
を内部に埋設させ、且つ多層配線構造を簡易に作製する
ことができる熱伝導性部品内蔵モジュールを提供するこ
とを目的とする。本発明では、無機質フィラーと熱硬化
性樹脂を選択することで、所望の性能を有するモジュー
ルの作製が可能であり、しかも放熱性に優れ、誘電特性
にも優れた超高密度な実装形態を有する部品内蔵モジュ
ールを提供できる。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明の部品内蔵モジュールは、電気絶縁材からな
るコア層と、前記コア層の少なくとも片面に電気絶縁層
と複数の配線パターンとを備えた部品内蔵モジュールで
あって、前記コア層の電気絶縁材が少なくとも無機質フ
ィラーと熱硬化性樹脂を含む混合物から形成され、前記
コア層の内部に少なくとも１つ以上の能動部品及び／又
は受動部品を内蔵し、前記コア層が複数の配線パターン
と導電性樹脂からなる複数のインナービアを有し、且つ
前記コア層の少なくとも無機質フィラーと熱硬化性樹脂
を含む混合物からなる電気絶縁材の室温に於ける弾性率
が０．６〜１０ＧＰａの範囲にあることを特徴とする。
【０００９】これにより、簡易な工法で半導体などの能
動部品やチップ抵抗、チップコンデンサなどの受動部品
を内部に埋設でき、任意の無機質フィラーと熱硬化性樹
脂を選択することで、所望の性能を有し、かつ熱衝撃な
どのストレスに対しても高い信頼性を有するモジュール
が提供可能である。即ち、モジュールの平面方向の熱膨
脹係数を半導体と合わせたり、放熱性を持たせることが
できる。加えて、電気絶縁材の室温に於ける弾性率が
０．６〜１０ＧＰａの範囲とすることで半導体などの部
品をストレスなく内蔵できるので超高密度な実装形態を
有するモジュールが実現できる。また、部品を内蔵した
コア層の表面には再配線が可能な多層高密度配線層が形
成できるので、薄く極めて高密度なモジュールが実現で
きる。更に、今後の高周波化の進展によるノイズの問題
も半導体とチップコンデンサの配置を極力近くできるの
で、ノイズ低減の効果も期待できる。
【００１０】また、本発明の部品内蔵モジュールは、前
記コア層の少なくとも無機質フィラーと熱硬化性樹脂を
含む混合物からなる電気絶縁材の室温に於ける弾性率が
０．６〜１０ＧＰａの範囲にあり、且つ前記熱硬化性樹
脂が複数のガラス転移温度を有する熱硬化性樹脂から構
成されることにより、さまざまな熱膨張係数を有する部
品が内蔵されても内蔵部品の熱衝撃からの熱ストレスに
強い部品内蔵モジュールが得られる。
【００１１】また、本発明の部品内蔵モジュールは、前
記コア層の少なくとも無機質フィラーと熱硬化性樹脂を
含む混合物からなる電気絶縁材の室温に於ける弾性率が
０．６〜１０ＧＰａの範囲にあり、且つ前記熱硬化性樹
脂が少なくとも−２０℃から６０℃の範囲のガラス転移
温度を有する熱硬化性樹脂と、７０℃から１７０℃の範
囲のガラス転移温度を有する熱硬化性樹脂からなること
を特徴とする。これにより、さまざまな熱膨張係数を有
する部品が内蔵されても内蔵部品の熱衝撃からの熱スト
レスに更に強い部品内蔵モジュールが得られる。
【００１２】また、本発明の部品内蔵モジュールは、前
記コア層、前記電気絶縁層及び前記配線パターンのすべ
てを貫通するスルーホールが形成されていることが好ま
しい。
【００１３】これにより、前記に加えて通常のプリント
基板作製プロセス、設備がそのまま利用できるので、極
めて簡易に部品内蔵モジュールが実現できる。
【００１４】また、本発明の部品内蔵モジュールは、電
気絶縁材からなるコア層と、前記コア層の少なくとも片
面に無機質フィラーと熱硬化性樹脂を含む混合物から形
成された電気絶縁材からなる電気絶縁層と、銅箔よりな
る複数の配線パターンとを備えた前記部品内蔵モジュー
ルであって、前記コア層が複数の銅箔よりなる配線パタ
ーンと導電性樹脂からなる複数のインナービアを有し、
前記配線パターンが前記インナービアにより電気接続さ
れていることが好ましい。
【００１５】これにより、簡易な工法で半導体などの能
動部品やチップ抵抗、チップコンデンサなどの受動部品
を内部に埋設でき、且つ表層配線層にも任意の無機質フ
ィラーを選択することで、所望の性能を有するモジュー
ルが可能である。即ち、モジュールの平面方向の熱膨脹
係数を半導体と合わせたり、放熱性を持たせることがで
きる。また、部品を内蔵したコア層の表面には再配線が
可能な多層高密度配線層がインナービア構成で形成でき
るので、薄く極めて高密度なモジュールが実現できる。
【００１６】また、本発明の部品内蔵モジュールは、電
気絶縁材からなるコア層と、前記コア層の少なくとも片
面に熱硬化性樹脂から形成された電気絶縁材からなる電
気絶縁層と、銅メッキよりなる複数の配線パターンとを
備えた前記部品内蔵モジュールであって、前記コア層が
複数の銅箔よりなる配線パターンと導電性樹脂からなる
複数のインナービアを有し、前記銅メッキよりなる配線
パターンが前記インナービアにより電気接続されている
ことが好ましい。
【００１７】これにより、上記に加え既存のメッキ技術
をそのまま利用することができ、しかも表層配線や絶縁
層を薄く形成できるので、より薄い部品内蔵高密度モジ
ュールが実現できる。
【００１８】また、本発明の部品内蔵モジュールは、電
気絶縁材からなるコア層と、前記コア層の少なくとも片
面に熱硬化性樹脂が両面に形成された有機フィルムから
なる電気絶縁層と、銅箔よりなる複数の配線パターンと
を備えた前記部品内蔵モジュールであって、前記コア層
が複数の銅箔よりなる配線パターンと導電性樹脂からな
る複数のインナービアを有し、前記配線パターンが前記
インナービアにより電気接続されていることが好まし
い。
【００１９】これにより、高密度で薄い表層配線層が形
成できるだけでなく、有機フィルムにより極めて表面平
滑性に優れる。また、同様に厚み精度に優れるため、表
層配線のインピーダンス制御が極めて高精度に行なえ、
高い周波数帯域に適合した高周波用の部品内蔵モジュー
ルが実現できる。
【００２０】また、本発明の部品内蔵モジュールは、電
気絶縁材からなるコア層と、前記コア層の少なくとも片
面に複数の配線パターンとインナービアを有するセラミ
ック基板が接着された前記部品内蔵モジュールであっ
て、前記コア層が複数の銅箔よりなる配線パターンと導
電性樹脂からなる複数のインナービアを有していること
が好ましい。
【００２１】これにより、部品が内蔵され、且つ放熱性
や気密性に優れ、高い誘電率のコンデンサを内蔵したモ
ジュールが得られる。
【００２２】また、本発明の部品内蔵モジュールは、電
気絶縁材からなるコア層と、前記コア層の少なくとも片
面に複数の配線パターンとインナービアを有する複数の
セラミック基板が接着された前記部品内蔵モジュールで
あって、前記コア層が複数の銅箔よりなる配線パターン
と導電性樹脂からなる複数のインナービアを有し、前記
複数のセラミック基板が異なる誘電率の誘電体材料より
なることが好ましい。
【００２３】これにより、高い誘電率のセラミックコン
デンサと高速回路に適した誘電率の低いセラミック基板
の異種積層が容易に実現できる。特に、高速配線層には
伝送損失の小さいセラミック層を利用し、バイパスコン
デンサが必要な部分には高い誘電率のセラミック層を利
用することができる。
【００２４】また、本発明の部品内蔵モジュールは、前
記コア層の少なくとも片面に形成された前記配線パター
ンの間に膜状受動部品を配置することが望ましい。これ
により、更に高密度に部品を内蔵した３次元モジュール
が実現できる。
【００２５】また、本発明の部品内蔵モジュールは、前
記膜状受動部品が、薄膜又は無機質フィラーと熱硬化性
樹脂の混合物からなる抵抗、コンデンサ及びインダクタ
からなる群から選ばれた少なくとも１つであることが望
ましい。薄膜では優れた性能の受動部品が得られるから
である。また、無機質フィラーと熱硬化性樹脂からなる
膜状部品は製造が容易であり、信頼性にも優れるからで
ある。
【００２６】また、本発明の部品内蔵モジュールは、前
記膜状受動部品が、少なくともアルミニウム又はタンタ
ルの酸化層と導電性高分子よりなる固体電解コンデンサ
であることが望ましい。
【００２７】また、本発明の部品内蔵モジュールの製造
方法は、少なくとも無機質フィラーと未硬化状態の熱硬
化性樹脂からなる混合物をシート状に加工し、前記無機
質フィラーと未硬化状態の熱硬化性樹脂からなるシート
状物に貫通孔を形成し、前記貫通孔に導電性樹脂を充填
し、銅箔上に能動部品及び／又は受動部品を実装し、前
記部品実装済みの銅箔の部品実装面に前記貫通孔に導電
性樹脂を充填したシート状物を位置合わせして重ね、更
に銅箔を重ねて前記受動部品及び／又は能動部品を前記
シート状物に埋没させて加熱加圧することにより、前記
シート状物中の熱硬化性樹脂及び導電性樹脂を硬化さ
せ、その後前記最外層部の銅箔を加工して配線パターン
を形成させてコア層を作成し、無機質フィラーと未硬化
状態の熱硬化性樹脂からなる混合物シート又は両面に接
着層を形成した有機フィルムに貫通孔を形成し、前記コ
ア層の少なくとも片面に前記貫通孔に導電性樹脂を充填
した混合物シート又は有機フィルムと前記銅箔とを位置
合わせして重ねて加熱加圧することで一体化し、前記銅
箔を加工して配線パターンを形成させることを特徴とす
る。
【００２８】この方法により、簡易な工法で半導体など
の能動部品やチップ抵抗、チップコンデンサなどの受動
部品を内部に埋設でき、且つ外層部にも部品を更に実装
できるので、極めて高密度で小型のモジュールが実現で
きる。また、コア表層部にも配線パターンを形成できる
ので、更に高密度なモジュールとなる。更に、表層部の
材料を選択できるので熱伝導や誘電率、熱膨張などを制
御できる。
【００２９】また、本発明の部品内蔵モジュールの製造
方法は、前記コア層の上に位置合わせして重ねる銅箔に
おいて、予め前記銅箔の上に膜状部品が形成されている
ことが好ましい。
【００３０】また、本発明の部品内蔵モジュールの製造
方法は、少なくとも無機質フィラーと未硬化状態の熱硬
化性樹脂からなる混合物をシート状に加工し、前記無機
質フィラーと未硬化状態の熱硬化性樹脂からなるシート
状物に貫通孔を形成し、前記貫通孔に導電性樹脂を充填
し、離型キャリアの片面に配線パターンを形成し、前記
離型キャリアの配線パターン上に能動部品及び／又は受
動部品を実装し、前記部品実装済みの配線パターンを有
する前記離型キャリアの部品実装面に前記貫通孔に導電
性樹脂を充填したシート状物を位置合わせして重ね、前
記受動部品及び／又は能動部品を前記シート状物に埋没
一体化させて更に加熱加圧することにより、前記シート
状物中の熱硬化性樹脂及び導電性樹脂を硬化させ、その
後前記最外層部の離型キャリアを剥離してコア層を形成
し、無機質フィラーと未硬化状態の熱硬化性樹脂からな
る混合物シート又は両面に接着層を形成した有機フィル
ムに貫通孔を形成し、前記コア層の少なくとも片面に前
記貫通孔に導電性樹脂を充填した混合物シート又は有機
フィルムと、片面に配線パターンを形成した離型キャリ
アとを位置合わせして重ねて加熱加圧することで一体化
し、前記離型キャリアを剥離することを特徴とする。
【００３１】この方法により、簡易な工法で半導体など
の能動部品やチップ抵抗、チップコンデンサなどの受動
部品を内部に埋設でき、且つ外層部にも部品を更に実装
できるので、極めて高密度で小型のモジュールが実現で
きる。更に、表層部の配線パターンの形成を転写により
行なえるので、硬化工程の後にエッチングなどの処理が
不要となり、工業上簡易な方法となる。
【００３２】また、本発明の部品内蔵モジュールの製造
方法は、前記コア層の上に位置合わせして重ねる配線パ
ターンを形成した前記離型キャリアにおいて、予め前記
離型キャリアに形成された配線パターンの上に膜状部品
が形成されていることが好ましい。
【００３３】また、本発明の部品内蔵モジュールの製造
方法は、前記膜状部品が、薄膜又は無機質フィラーと熱
硬化性樹脂の混合物からなる抵抗、コンデンサ及びイン
ダクタからなる群から選ばれた少なくとも１つであり、
且つ前記膜状部品が、蒸着法、ＭＯ−ＣＶＤ法又は厚膜
印刷法のいずれかの方法で形成されていることが好まし
い。
【００３４】また、本発明の部品内蔵モジュールの製造
方法は、少なくとも無機質フィラーと未硬化状態の熱硬
化性樹脂からなる混合物をシート状に加工し、前記無機
質フィラーと未硬化状態の熱硬化性樹脂からなるシート
状物に貫通孔を形成し、前記貫通孔に導電性樹脂を充填
し、銅箔上に能動部品及び／又は受動部品を実装し、前
記部品実装済みの銅箔の部品実装面に前記貫通孔に導電
性樹脂を充填したシート状物を位置合わせして重ね、更
に銅箔を重ねて前記受動部品及び／又は能動部品を前記
シート状物に埋没させて加熱加圧することにより、前記
シート状物中の熱硬化性樹脂及び導電性樹脂を硬化さ
せ、その後前記最外層部の銅箔を加工して配線パターン
を形成させてコア層を作成し、無機質フィラーと未硬化
状態の熱硬化性樹脂からなる混合物シート又は両面に接
着層を形成した有機フィルムに貫通孔を形成し、前記コ
ア層の少なくとも片面に、前記貫通孔に導電性樹脂を充
填した混合物シート又は有機フィルムと前記銅箔とを位
置合わせして重ねて加熱加圧硬化した後、コア層も含め
て貫通孔を形成し、銅メッキにより貫通スルーホールを
形成することを特徴とする。
【００３５】これにより、部品を内蔵したコア層を基本
として、従来の貫通スルーホール技術をそのまま利用す
ることがでるので、工業上極めて有効である。
【００３６】また、本発明の部品内蔵モジュールの製造
方法は、少なくとも無機質フィラーと未硬化状態の熱硬
化性樹脂からなる混合物をシート状に加工し、前記無機
質フィラーと未硬化状態の熱硬化性樹脂からなるシート
状物に貫通孔を形成し、前記貫通孔に導電性樹脂を充填
し、離型キャリアの片面に配線パターンを形成し、前記
離型キャリアの配線パターン上に能動部品及び／又は受
動部品を実装し、前記部品実装済みの配線パターンを有
する前記離型キャリアの部品実装面に前記貫通孔に導電
性樹脂を充填したシート状物を位置合わせして重ね、前
記受動部品及び／又は能動部品を前記シート状物に埋没
一体化させて更に加熱加圧することにより、前記シート
状物中の熱硬化性樹脂及び導電性樹脂を硬化させ、その
後前記最外層部の離型キャリアを剥離してコア層を形成
し、無機質フィラーと未硬化状態の熱硬化性樹脂からな
る混合物シート又は両面に接着層を形成した有機フィル
ムに貫通孔を形成し、前記コア層の少なくとも片面に、
前記貫通孔に導電性樹脂を充填した混合物シート又は有
機フィルムと、片面に配線パターンを形成した離型キャ
リアとを位置合わせして重ねて加熱加圧硬化した後、コ
ア層も含めて貫通孔を形成し、銅メッキにより貫通スル
ーホールを形成することを特徴とする。
【００３７】これにより、部品を内蔵したコア層を基本
として、従来の貫通スルーホール技術をそのまま利用す
ることがでるので、工業上極めて有効である。
【００３８】また、本発明の部品内蔵モジュールの製造
方法は、少なくとも無機質フィラーと未硬化状態の熱硬
化性樹脂からなる混合物をシート状に加工し、前記無機
質フィラーと未硬化状態の熱硬化性樹脂からなるシート
状物に貫通孔を形成し、前記貫通孔に導電性樹脂を充填
し、離型キャリアの片面に配線パターンを形成し、前記
離型キャリアの配線パターン上に能動部品及び／又は受
動部品を実装し、前記部品実装済みの配線パターンを有
する前記離型キャリアの部品実装面に前記貫通孔に導電
性樹脂を充填したシート状物を位置合わせして重ね、更
に銅箔を重ねて前記熱硬化性樹脂が硬化しない温度域で
加熱加圧し、前記受動部品及び／又は能動部品を前記シ
ート状物に埋没させ一体化させてコア層を形成し、前記
コア層より前記離型キャリアを剥離し、前記剥離済みの
コア層の少なくとも片面にインナービアと配線パターン
を少なくとも２層以上形成したセラミック基板を重ねて
加圧して、前記コア層中の熱硬化性樹脂を硬化させて前
記セラミック基板と接着させることを特徴とする。
【００３９】この方法により、上記同様極めて高密度で
小型のモジュールが実現できる。また、種々の性能にす
ぐれたセラミック基板を一体化できるので、更に高性能
なモジュールが実現できる。
【００４０】また、本発明の部品内蔵モジュールの製造
方法は、前記複数の配線パターンとインナービアを有す
るセラミック基板が、コア層と接着層を介して複数枚同
時に積層されることが望ましい。これにより特に、異種
のセラミック基板を同時に積層できるので、極めて簡易
な製法が実現できる。
【００４１】
【発明の実施の形態】本発明はその第１の態様として、
未硬化状態の熱硬化性樹脂に高濃度に無機質フィラーを
添加した混合物からなる電気絶縁性基板の内部に、１つ
以上の能動部品及び／又は受動部品を内蔵し、複数の配
線パターンと、それら配線パターンの間を電気的に接続
する導電性樹脂からなるインナービアを有するコア層の
少なくとも片面に、電気絶縁層と配線パターンが複数層
形成された部品内蔵モジュールを提供するものである。
本モジュールは、受動部品や能動部品を内蔵し、しかも
配線パターンの間を導電性樹脂によるインナービアで接
続するもので、且つ部品を内蔵したコア層上に配線パタ
ーンを多層構成で形成したもので、きわめて高密度な実
装形態を実現することができる。また、無機質フィラー
の選択で、平面方向の熱膨張係数が半導体とほぼ同じ
で、しかも高熱伝導性を付与することが可能である。ま
た、本モジュールは、１つ以上の能動部品及び／又は受
動部品を内蔵した前記コア層の少なくとも無機質フィラ
ーと熱硬化性樹脂を含む混合物からなる電気絶縁材の室
温に於ける弾性率が０．６〜１０ＧＰａの範囲とするこ
と、および前記熱硬化性樹脂が複数のガラス転移温度を
有する熱硬化性樹脂から構成することにより、さまざま
な熱膨張係数を有する部品が内蔵されても内蔵部品の熱
衝撃からのストレスに強い部品内蔵モジュールが得られ
る。
【００４２】本発明の部品内蔵モジュールは、熱硬化性
樹脂に無機質フィラーを添加させた混合物であり、セラ
ミック基板のように高温で焼成する必要がなく、２００
℃程度の低温で加熱することで得られる。また、従来の
樹脂基板に比べ、無機質フィラーを添加しているので、
熱膨張係数、熱伝導度、誘電率などを任意に制御するこ
とができるという格別の効果がある。なお、コア層と多
層配線層を貫通するスルーホール構成としても良い。こ
れにより、極めて層間の接続抵抗の低い部品内蔵モジュ
ールが形成でき、部品を内蔵した超小型電源モジュール
に最適である。同様にコア層上に形成された多層状の形
成された電気絶縁層に無機質フィラーと熱硬化性樹脂の
混合物を用いた場合、コア層と同様、熱膨張率、熱伝導
度、誘電率を制御することが可能となる。
【００４３】また、第２の態様は、少なくとも無機質フ
ィラーと熱硬化性樹脂を含む混合物からなる電気絶縁材
に、少なくとも１つ以上の能動部品及び／又は受動部品
を内蔵し、且つ複数の銅箔よりなる配線パターンと複数
の導電性樹脂よりなるインナービアを有するコア層の少
なくとも片面に配線パターンとインナービアを有するセ
ラミック基板が接着された構造である部品内蔵モジュー
ルを提供するものである。これにより、部品を高密度に
内蔵するとともにセラミック基板の持つ種々の性能を併
せ持つことができる。即ち、セラミック基板は高密度配
線が可能であるばかりか、誘電率を３から１００００程
度の大きさで制御でき、熱伝導度も大きいものが得られ
る。このような性能をそのまま利用できるという格別の
効果がある。更に、前記した特定の弾性率、ガラス転移
温度範囲の熱硬化性樹脂を用いることにより、異種の性
能、物性を有するセラミック基板であってもストレス無
く積層することができ、且つ熱衝撃などのストレスに対
してもクラックが生じない高い信頼性を有するモジュー
ルが実現できる。
【００４４】また、第３の態様は、少なくとも無機質フ
ィラーと熱硬化性樹脂を含む混合物からなる電気絶縁材
に、少なくとも１つ以上の能動部品及び／又は受動部品
を内蔵し、且つ複数の配線パターンと複数の導電性樹脂
よりなるインナービアを有するコア層の少なくとも片面
に電気絶縁層と配線パターンが複数層形成され、且つ前
記コア層上に形成された前記配線パターン間に膜状能動
部品が形成された構造の部品内蔵モジュールを提供する
ものである。これにより、部品を高密度に内蔵するとと
もにコア層上に形成された配線層にも膜状の部品が形成
できるので、極めて実装密度の高い部品内蔵モジュール
が実現できる。膜状部品は、コア層上に形成した配線パ
ターンを取り出して電極とする抵抗体やコンデンサ、イ
ンダクタであり、配線パターンに抵抗体やコンデンサを
厚膜印刷法や蒸着法で任意の形状に形成することができ
る。
【００４５】また、第４の態様は、部品内蔵モジュール
の製造方法に関するものである。即ち、無機質フィラー
と未硬化状態の熱硬化性樹脂の混合物をシート状に加工
し、貫通孔を形成して導電性樹脂を充填したシート状物
を準備し、銅箔上に能動部品や受動部品を実装したもの
と前記シート状物を位置合わせして重ね、更に銅箔を重
ねて前記受動部品や能動部品を前記シート状物に埋没さ
せ、且つ硬化させてコア層を形成し、更に前記最外層部
の銅箔を加工して配線パターンを形成する。次に、無機
質フィラーと未硬化状態の熱硬化性樹脂からなる混合物
シート又は両面に接着層を形成した有機フィルムに貫通
孔を形成し、前記貫通孔に導電性樹脂を充填したものと
前記コア層の銅箔とを位置合わせして重ねて加熱加圧す
ることで一体化し、更に銅箔を加工して配線パターンを
形成する。
【００４６】また、第５の態様は、部品内蔵モジュール
の製造方法に関するものである。即ち、無機質フィラー
と未硬化状態の熱硬化性樹脂からなる混合物をシート状
に加工し、前記無機質フィラーと未硬化状態の熱硬化性
樹脂からなるシート状物に貫通孔を形成し、前記貫通孔
に導電性樹脂を充填する。一方、離型キャリアの片面に
配線パターンを形成し、この配線パターン上に能動部品
及び／又は受動部品を実装する。次いで、前記部品実装
済みの配線パターンを有する前記離型キャリアの部品実
装面に前記貫通孔に導電性樹脂を充填したシート状物を
位置合わせして重ね、更に銅箔を重ねて前記熱硬化性樹
脂が硬化しない温度域で加熱加圧して前記受動部品及び
／又は能動部品を前記シート状物に埋没させ一体化させ
てコア層を形成する。更に、前記コア層より前記離型キ
ャリアを剥離し、前記剥離済みコア層の少なくとも片面
にインナービアと配線パターンを少なくとも２層以上形
成したセラミック基板を重ねて加圧して、前記コア層中
の熱硬化性樹脂を硬化させて前記セラミック基板と接着
させる。
【００４７】上記実施の態様において、セラミック基板
は高誘電率の積層コンデンサであってもよいし、また２
種類のセラミック材料よりなる基板を同時に接着形成し
てもよい。高誘電率のセラミックコンデンサと低誘電率
の高速回路用セラミック基板を部品が内蔵されたコア層
に接着することで、高周波用部品内蔵モジュールが得ら
れる。
【００４８】次に、本発明の部品内蔵モジュール及びそ
の製造方法のより具体的な態様を図面に基づき説明す
る。
【００４９】図１は、本発明の部品内蔵モジュールの構
成を示す断面図である。図１において、１００はコア層
１０５に形成された配線パターンであり、１０１はその
配線パターン１００上に実装された能動部品である半導
体のベアチップである。また、１０４は同様に配線パタ
ーン１００上に実装された受動部品であるチップ部品で
あり、１０２は無機質フィラーと熱硬化性樹脂の複合さ
れたコンポジット材料からなる電気絶縁層である。１０
３はコア層１０５に形成された配線パターン１００の間
を電気的に接続するインナービアである。更に、１０６
はコア層１０５の上に形成された電気絶縁層であり、１
０８、１０７はそれぞれ最上層の配線パターンとインナ
ービアである。図１のように、半導体１０１やチップ部
品１０４を内蔵し、且つ表面の配線パターン１０８の上
には更に部品を実装することが可能であるため、極めて
高密度な実装モジュールとなる。
【００５０】前記熱硬化性樹脂としては、例えばエポキ
シ樹脂、フェノール樹脂及びシアネート樹脂を挙げるこ
とができる。このとき前記熱硬化性樹脂の室温に於ける
弾性率、ガラス転移温度を制御する方法として、それぞ
れの樹脂組成に対して室温で低弾性率もしくはガラス転
移温度が低い樹脂を添加する方法が挙げられる。また、
前記無機質フィラーとしては、Ａｌ2Ｏ3、ＭｇＯ、Ｂ
Ｎ、ＡｌＮ、ＳｉＯ2等を挙げることができる。また、
必要であれば、無機質フィラーと熱硬化性樹脂の複合物
に、更にカップリング剤、分散剤、着色剤、離型剤を添
加することも可能である。
【００５１】図２は、本発明の部品内蔵モジュールの別
の構成を示す断面図である。図２において、２０９はコ
ア層２０５及びコア層の上に形成された配線層を貫通す
るように形成された貫通スルーホールである。貫通スル
ーホール２０９により、コア層２０５とコア層の両面に
形成された配線パターン２０８を電気的に接続すること
ができる。これにより、大電流を必要とする電源モジュ
ールなどに応用することができる。なお、貫通スルーホ
ール２０９は、ドリルやレーザー加工により穴あけ加工
を行ない、電解銅めっき法により貫通孔の壁面に導電層
を形成し、更にフォトリソ法と化学エッチング法で配線
パターンを形成することができる。
【００５２】図３は、本発明の部品内蔵モジュールの別
の構成を示す断面図である。図３において、３０５はコ
ア層３０４の上に形成された電気絶縁層であり、３０６
はその電気絶縁層３０５の上に形成された配線パターン
である。電気絶縁層３０５は感光性の絶縁樹脂が利用で
き、フィルム状の樹脂をラミネートすることや、液状の
感光性樹脂をコータなどにより塗布しても形成できる。
例えば、膜状に形成された感光性樹脂をフォトリソ法に
よりインナービア３０７を加工して開口させ、更に無電
解銅メッキ、電解銅メッキにより配線層を形成し、更に
既存のフォトリソ法で配線パターン３０６を形成するこ
とで電気絶縁層３０５が得られる。なお、この工程を繰
り返し行なうことで、多層構造の配線層が得られ、電気
絶縁層３０５に形成した開口部を利用してインナービア
３０７が形成できる。また、無電解銅メッキ前に前記電
気絶縁層を粗化することで銅の配線パターン３０６の接
着強度を強くすることが可能である。
【００５３】図４は、本発明の部品内蔵モジュールの別
の構成を示す断面図である。図４は図１と同様に、半導
体４０１を内蔵したコア層４０４の上に形成した配線パ
ターン４０７とインナービア４０６、電気絶縁層４０５
を有している。更に、コア層４０４の上に形成された配
線パターン４０７を取り出して電極とする膜状部品が形
成されている。４０９は抵抗体を表す膜状部品、４０８
はコンデンサを表す膜状部品である。このように部品を
内蔵したコア層４０４の上に更に膜状部品４０８、４０
９が形成された極めて高密度な部品内蔵モジュールとす
ることができる。
【００５４】図５は、本発明の部品内蔵モジュールの別
の構成を示す断面図である。図５は図１と同様に、半導
体５０１を内蔵したコア層５０５と、焼結型のインナー
ビア５０８と配線パターン５０７、セラミック材料層５
０６を同時焼成して得られた多層セラミック基板５０９
とを、電気接続するためのインナービア５１１を有する
シート状物５１０で接着した構成であり、更に同様にセ
ラミック基板５０９の下部に形成されたインナービア５
１３を有するシート状物５１２と配線パターン５１４を
有している。上記配線パターン５１４の上には、半田ボ
ール５１５が形成されており、高密度な部品内蔵モジュ
ールが得られる。このように高密度配線が可能で、種々
の性能を有するセラミック基板と一体化することで、更
に高機能な部品内蔵モジュールが得られる。
【００５５】図６（ａ）〜（ｈ）は、前記部品内蔵モジ
ュールの製造工程を示す断面図である。図６（ａ）にお
いて、６０２は前記のような無機質フィラーと未硬化状
態の熱硬化性樹脂の混合物をシート状に加工したものに
貫通孔を形成し、更にインナービア６０３に導電性ペー
ストを充填したシート状物である。シート状物６０２の
加工は、無機質フィラーと液状の熱硬化性樹脂を混合し
てペースト状混練物を作製するか、無機質フィラーに溶
剤で低粘度化した熱硬化性樹脂を混合して同様にペース
ト状混練物を作製する。次に、ペースト状混練物を一定
厚みに成型し、熱処理することでシート状物６０２を得
る。
【００５６】熱処理は、液状樹脂を用いたものでは粘着
性があるため、若干硬化を進めて未硬化状態で可撓性を
維持しながら粘着性を除去するために行う。また、溶剤
により樹脂を溶解させた混練物では、前述の溶剤を除去
し、同様に未硬化の状態で可撓性を保持しながら粘着性
を除去する。このようにして作製された未硬化状態のシ
ート状物６０２に形成する貫通孔は、レーザー加工法や
金型による加工、又はパンチング加工で行なうことがで
きる。特に、レーザー加工法では、炭酸ガスレーザーや
エキシマレーザーが加工速度の点で有効である。導電性
ペーストは、金や銀、銅の粉末を導電材料とし、これに
シート状物６０２と同様の熱硬化性樹脂を混練したもの
が使用できる。特に、銅は導電性が良好で、マイグレー
ションも少ないため有効である。また、熱硬化性樹脂も
液状のエポキシ樹脂が耐熱性の面で安定である。
【００５７】図６（ｂ）は、銅箔６００に能動部品であ
る半導体６０１やチップ部品６０４を実装した状態を示
している。この時、半導体６０１は、導電性接着剤を介
して銅箔６００と電気的に接続されている。銅箔６００
は、電解メッキにより作製された１８μｍから３５μｍ
程度の厚さのものが使用できる。特に、シート状物６０
２との接着性を改善するため、シート状物６０２との接
触面を粗化した銅箔が望ましい。また、同様に接着性、
酸化の防止のため、銅箔表面をカップリング処理したも
のや錫、亜鉛、ニッケルメッキしたものも使用できる。
半導体６０１のフリップチップ実装用導電性接着剤は、
同様に金、銀、銅、銀−パラジウム合金などを熱硬化性
樹脂で混練したものが使用できる。また、導電性接着剤
の代わりに半田によるバンプ、又は金ワイヤボンディン
グ法で作製したバンプを半導体側にあらかじめ形成し、
熱処理による半田の溶解を利用して半導体６０１を実装
することも可能である。また、半田バンプと導電性接着
剤の併用もまた可能である。
【００５８】次に、図６（ｃ）において、６００は別途
用意した銅箔であり、上記した方法で作製したシート状
物６０２と半導体６０１、チップ部品６０４を実装した
銅箔６００を図のように位置合わせして重ねた状態を示
している。
【００５９】次に、図６（ｄ）は、位置合わせして重ね
たものをプレスにより、加熱加圧して半導体６０１及び
チップ部品６０４を前記シート状物６０２に埋設、一体
化した状態を示している。この時の部品の埋設は、前記
シート状物６０２の中の熱硬化性樹脂が硬化する前の状
態で行ない、更に加熱して硬化させ、前記シート状物６
０２の熱硬化性樹脂及び導電性樹脂の熱硬化性樹脂を完
全に硬化させる。これにより、シート状物６０２と半導
体６０１、チップ部品６０４、及び銅箔６００が機械的
に強固に接着する。また、同様に導電性ペーストの硬化
により銅箔６００の間の電気的接続が行なわれる。次
に、図６（ｅ）に示すように、熱硬化性樹脂が硬化し、
半導体６０１が埋設、一体化された基板の表面の銅箔を
加工して配線パターン６００とし、コア層６０５が作製
される。図６（ｆ）は、作製したコア層６０５を基本と
して、無機質フィラーと未硬化状態の熱硬化性樹脂の混
合物からなるシート状物６０６又は両面に接着層を形成
した有機フィルムに貫通孔を形成し、前記貫通孔に導電
性ペーストを充填したものを、コア層６０５の両面に位
置合わせして重ね、更に銅箔６０８を重ねたものであ
る。これを加熱加圧することで図６（ｇ）のように、コ
ア層６０５の両面に配線層が形成できる。次いで、図６
（ｈ）のように、接着した銅箔６０８を化学エッチング
法で配線パターン６０９が形成できる。これにより部品
を内蔵した部品内蔵モジュールが実現できる。その後、
半田による部品実装や、絶縁樹脂の充填などの工程があ
るが、ここでは本質ではないので省略している。
【００６０】図７（ａ）〜（ｉ）は、図６と同様に作製
されるシート状物７０４を用いて作製される部品内蔵モ
ジュールの製造方法を示した断面図である。図７（ａ）
では、離型キャリア７００の上に、配線パターン７０１
と配線パターン７０１を取り出して電極とする膜状部品
７１１が形成されている。離型キャリア７００は、配線
パターン７０１及び膜状部品７１１を転写後、離型され
てしまうものであり、ポリエチレンやポリエチレンテレ
フタレートなどの有機フィルムや、銅などの金属箔が使
用できる。配線パターン７０１は、離型キャリア７００
に銅箔などの金属箔を接着剤を介して接着させたもの
や、金属箔上に更に電解メッキ法などで形成することが
できる。このように膜状に形成した金属層を化学エッチ
ング法などの既存の加工技術を利用して配線パターン７
０１が形成できる。図７（ｂ）は、離型キャリア７００
の上に形成した配線パターン７０１に半導体７０２やチ
ップ部品７０３を実装した状態を示している。また、図
７（ｃ）は、図６のようにして作製されたシート状物７
０４を示し、図７（ｄ）では、図６と同様の方法で貫通
孔を加工し導電性ペーストをインナービア７０５に充填
した状態を示している。図７（ｅ）では、このようにし
て作製された導電性ペーストを充填したインナービア７
０５を形成したシート状物７０４を中心にし、配線パタ
ーン７０１を形成した離型キャリア７００と、同じく離
型キャリア７００の上に実装した部品を有する離型キャ
リア７００を位置合わせして重ねた状態を示している。
これを加熱加圧し、前記シート状物７０４の中の熱硬化
性樹脂を硬化させて離型キャリア７００を剥離した状態
を示したのが図７（ｆ）である。この加熱加圧工程によ
り、半導体７０２及びチップ部品７０３を前記シート状
物７０４に埋設、一体化した状態となる。この時の半導
体７０２とチップ部品７０３の埋設は、前記シート状物
７０４中の熱硬化性樹脂が硬化する前の状態で行ない、
更に加熱して硬化させ、前記シート状物７０４の熱硬化
性樹脂及び導電性ペーストの熱硬化性樹脂を完全に硬化
させる。これにより、シート状物７０４と半導体７０
２、及び配線パターン７０１が機械的に強固に接着す
る。また、同様にインナービア７０５の導電性ペースト
の硬化により配線パターン７０１の電気的接続が行なわ
れる。この時、あらかじめ離型キャリア７００の上の配
線パターン７０１の厚みにより、前記シート状物７０４
は更に圧縮され、配線パターン７０１もシート状物７０
４に埋設される。これにより配線パターンとモジュール
表面は平滑な状態の部品内蔵コア層７０６が形成でき
る。
【００６１】次に、図７（ｇ）は、このようにして作製
された部品内蔵のコア層７０６を中心として、図７
（ｄ）のようにして作製されたシート状物７０７と膜状
部品７１１を形成した離型キャリア７１０を位置合わせ
して重ね、加熱加圧することで、図７（ｈ）のような多
層モジュールが作製できる。最後に図７（ｉ）のように
離型キャリア７１０を剥離することにより、本発明の多
層モジュールが完成する。このように半導体やチップ部
品を内蔵したコア層と、配線パターンと膜状部品を形成
した離型キャリアを用いることで、更に高密度で且つ種
々の機能を内蔵した部品内蔵モジュールが得られる。
【００６２】図８（ａ）〜（ｄ）は、多層セラミック基
板と積層して得られる部品内蔵モジュールの製造方法を
示す断面図である。図８（ａ）は、図６（ｅ）で示した
部品を内蔵したコア層８０５を示す。次いで、図８
（ｂ）は、このコア層８０５と多層セラミック基板８０
９を用いて、インナービア８１１を形成したシート状物
８１０と、同様にインナービア８１３を形成したシート
状物８１２を図のように位置合わせして重ね、且つ銅箔
８１４を更に重ねた状態を示している。次に、図８
（ｃ）に示すように、この積層体を加熱加圧すること
で、前記シート状物８１０と８１２の中の熱硬化性樹脂
が硬化し、コア層８０５と多層セラミック基板８０９及
び銅箔８１４が機械的に強固に接着する。そして、図８
（ｄ）に示すように、最後に銅箔８１４を加工して配線
パターンとし、半田ボール８１５を設けることにより、
多層セラミックと部品内蔵コア層とが一体化された部品
内蔵モジュールが完成する。なお、多層セラミック配線
基板は、ガラスとアルミナを主成分とする低温焼成基板
材料よりなるグリーンシートを用いて作製される。即
ち、９００℃程度で焼成できるセラミック材料によるグ
リーンシートに貫通孔を形成し、この貫通孔に銅又は銀
などの高導電性の粉体よりなる導電性ぺーストを充填
し、更に配線パターンを同様の導電性ペーストで印刷す
ることで形成し、このようにして作製した複数のグリー
ンシートを積層し、更に焼成することで得られる。この
ようにして作製されるセラミック基板材料は、目的に応
じチタン酸バリウムを主成分とする高誘電率材料や窒化
アルミニウムなどを主成分とする高熱伝導材料などを用
いてもよく、またセラミック積層体の最外層の配線パタ
ーンは形成しても良いし、インナービア形成だけを行な
い配線パターンを形成しなくとも良い。また、図８
（ａ）〜（ｄ）では、１枚のセラミック基板を用いた
が、前記種々の種類のセラミック材料よりなる基板を同
時に複数枚シート状物で積層して形成しても良い。
【００６３】
【実施例】以下、実施例に基づき本発明を詳細に説明す
る。
【００６４】（実施例１）本発明の部品内蔵モジュール
の作製に際し、先ず無機質フィラーと熱硬化性樹脂によ
るシート状物の作製方法から述べる。本実施例に使用し
たシート状物を作製するには、先ず無機質フィラーと液
状の熱硬化性樹脂を攪拌混合機により混合する。使用し
た攪拌混合機は、所定の容量の容器に無機質フィラーと
熱硬化性樹脂、必要に応じて粘度調整のための溶剤を投
入し、容器自身を回転させながら公転させるもので、比
較的粘度が高くても充分な分散状態が得られるものであ
る。実施した部品内蔵モジュール用のシート状物の配合
組成を表１及び表２に示す。
【００６５】
【表１】
【００６６】
【表２】
【００６７】具体的作製方法は、上記組成で秤量・混合
されたペースト状の混合物の所定量を取り、離型フィル
ム上に滴下させる。混合条件は、所定量の無機質フィラ
ーと前記エポキシ樹脂を容器に投入し、本容器ごと混練
機によって混合した。混練機は、容器を公転させなが
ら、自転させる方法により行われるもので、１０分程度
の短時間で混練が行なわれる。また、離型フィルムとし
て厚み７５μｍの表面にシリコンによる離型処理を施さ
れたポリエチレンテレフタレートフィルムを用いた。滴
下させた離型フィルム上の混合物に更に離型フィルムを
重ね、加圧プレスで一定厚みになるようにプレスした。
次に、片面の離型フィルムを剥離させ、混合物を離型フ
ィルムごと加熱し、溶剤を除去して粘着性が無くなる条
件下で熱処理した。熱処理条件は、温度が１２０℃で１
５分間保持である。これにより前記混合物は、厚み５０
０μｍの粘着性のないシート状物となる。前記熱硬化性
エポキシ樹脂は、硬化開始温度が１３０℃であるため、
前記熱処理条件下では未硬化状態（Ｂステージ）であ
り、以降の工程で加熱により再度溶融させることができ
る。
【００６８】このようにして作製したシート状物の物性
を評価するため熱プレスを行い、シート状混合物の硬化
物を作成し、硬化物の弾性率、ガラス転移温度を測定し
た。熱プレスの条件は、作成したシート状物を離型フィ
ルムで挟み、２００℃で２時間、４．９ＭＰａの圧力で
熱プレスして行った。硬化物の室温における弾性率とガ
ラス転移点（Ｔｇ）を表１及び表２に、弾性率の温度特
性を図９にそれぞれ示す。硬化物の室温に於ける弾性率
は、表１及び表２に示すとおり、約０．７ＧＰａ程度か
ら約８ＧＰａ程度であり、比較例として３６．５ＧＰａ
のエポキシ樹脂を用いたものも準備した。また、例２の
ようにガラス転移温度が異なるエポキシ樹脂を混合した
ものについても評価を行った。なお、ガラス転移温度
は、図１０に示すように弾性率Ｅ’の温度特性に基づく
弾性率の粘性挙動を示すＴａｎδから求めたものであ
る。図１０は、例２の弾性率Ｅ’の温度特性を示したも
ので、Ｔａｎδの変曲点からこの混合物のガラス転移点
がそれぞれ５０℃、１３０℃であることが判る。
【００６９】以上のような物性を有する未硬化状態のシ
ート状物を所定の大きさにカットし、炭酸ガスレーザー
を用いてピッチが０．２ｍｍ〜２ｍｍの等間隔の位置に
直径０．１５ｍｍの貫通孔を形成した。この貫通孔に、
ビアホール充填用導電性ペーストとして、平均粒径２μ
ｍの球形状の銅粒子８５質量％と、樹脂組成としてビス
フェノールＡ型エポキシ樹脂（油化シェルエポキシ製
“エピコート８２８”）３質量％とグルシジルエステル
系エポキシ樹脂（東都化成製“ＹＤ−１７１”）９質量
％と、硬化剤としてアミンアダクト硬化剤（味の素製
“ＭＹ−２４”）３質量％とを三本ロールにて混練した
ものを、スクリーン印刷法により充填した（図６（ａ）
参照）。次に、３５μｍの片面を粗化した銅箔６００に
半導体６０１及びチップ部品６０４を、銀粉とエポキシ
樹脂からなる導電性接着剤によりフリップチップ実装を
行なう。このようにして作製した半導体を実装した銅箔
６００と、別途準備した片面粗化処理した厚さ３５μｍ
の銅箔６００をシート状物に位置合わせして挟む。この
時、銅箔の粗化面は、シート状物側になるよう配置し
た。次いで、熱プレスを用いてプレス温度１２０℃、圧
力０．９８ＭＰａで５分間加熱加圧する。これにより、
前記シート状物６０２の中の熱硬化性樹脂が加熱により
溶融軟化するため、半導体６０１、チップ部品６０４が
シート状物の中に埋没する。更に、加熱温度を上昇させ
１７５℃で６０分間保持した。これによりシート状物中
のエポキシ樹脂及び、導電性樹脂中のエポキシ樹脂が硬
化し、シート状物と半導体及び銅箔が機械的に強固に接
着し、且つ導電性ペーストが前記銅箔と電気的（インナ
ービア接続）、機械的に接着したコア層６０５が得られ
る。この半導体を埋設したコア層６０５の表面の銅箔を
エッチング技術によりエッチングして、インナービアホ
ール上に直径０．２ｍｍの電極パターン及び配線パター
ン６００が形成される。
【００７０】このようにして作製されたコア層６０５を
用いて多層化を行なう。使用したシート状物は、厚さ２
５μｍのアラミドフィルム（旭化成製“アラミカ”）の
両面に接着剤としてのエポキシ樹脂（日本レック製“Ｅ
Ｆ−４５０”）を５μｍの厚みまで塗布したものに、炭
酸ガスレーザー加工機を用いて穴加工を行なった。加工
した穴径は１００μｍで、これに上記導電性ペーストを
充填したものを用いた（図６（ｆ）参照）。このように
して作製した有機フィルムに接着層を形成したシート状
物を前記コア層６０５の両面に位置合わせして重ね、更
に、片面粗化処理した厚さ１８μｍの銅箔６０８を重ね
て加熱加圧した。そして、最上層の銅箔６０８をパター
ン形成し、部品内蔵モジュールを得た。
【００７１】本方法によって作製された部品内蔵モジュ
ールの信頼性評価として、吸湿リフロー試験、熱衝撃試
験（温度サイクル試験）を行なった。吸湿リフロー試験
は、温度８５℃、湿度８５％の条件下で１６８時間保持
した部品内蔵モジュールを、最高温度が２４０℃で２０
秒間ベルト式リフロー試験機に１回通すことで行なっ
た。また、熱衝撃試験は、高温側が１２５℃、低温側が
−４０℃の温度で各３０分間保持し、１０００サイクル
行なった。
【００７２】各試験後の評価として、部品内蔵コア内に
形成したインナービア接続（１００個のインナービアを
直列に接続）の抵抗値が±１０％以内であれば良品と
し、断線や１０％以上接続抵抗が上昇したものを不良と
した。また、内蔵部品の評価基準としては、内蔵した部
品の接合面の断線及び部品性能の劣化がないものを良品
とし、内蔵部品の電気接続がインナービアと同様に±１
０％以上変化したもの、もしくは部品性能が変化したも
の不良とした。この時、半導体モジュールは形状的にも
クラックが発生せず、超音波探傷装置でも特に異常は認
められなかった。なお、内蔵部品としては、チップ抵抗
（２０個）、チップコンデンサ（２０個）、テスト用半
導体（１チップ：接続端子数３０）を用いた。その信頼
性評価の結果を表３に示す。
【００７３】
【表３】
【００７４】表３から明らかなように室温に於ける弾性
率が０．６Ｇｐａ以上、１０ＧＰａ以下の範囲であれば
良好な信頼性が得られるのがわかる。特に比較例では、
室温の弾性率が高いため、熱衝撃時の応力ストレスによ
りインナービア接続や内蔵部品の劣化が目立つ。これは
それぞれの熱膨張係数の差によって生じる応力に対して
弾性率が高いと高ストレスとなり、応力が集中する部品
接続部が断線するためと思われる。また、比較例ではガ
ラス転移温度が高いため、弾性率が高温でも高いことに
よるものと思われる。それに比べ、例１から例３では、
比較的高い信頼性が得られる。特に弾性率の異なる２つ
の種類のエポキシ樹脂を用いた例２では、室温の弾性率
がそれほど低くなくても、温度の上昇と共に弾性率が大
きく低下するため（図１０参照）、高い信頼性を保持で
きるものと考えられる。また、最も室温の弾性率が低い
例１の電気絶縁材料では、熱衝撃試験については良好な
性能を有するものの、吸湿状態でのリフロー試験ではや
や信頼性が劣る。これは実使用上問題のない程度の信頼
性であるが、これ以上弾性率が低いものは吸湿が大きく
なるため吸湿リフロー試験では問題となる。従って、更
に良好な信頼性を得るには、例２のように複数の弾性
率、ガラス転移温度を有するエポキシ樹脂を用いると良
いことは明らかである。
【００７５】これにより、半導体とモジュールは強固な
密着が得られていることがわかる。また、導電性ペース
トによるインナービア接続抵抗もコア層、配線層ともに
ほとんどが初期性能と変化がなかった。
【００７６】（実施例２）実施例１の例２と同様のシー
ト状物を用いて半導体を内蔵させたモジュールの実施例
を示す。
【００７７】実施例１と同一条件で作製した貫通孔に導
電性ペーストを充填した厚さ５００μｍのシート状物７
０４を準備した（図７（ｄ）参照）。次に、厚さ７０μ
ｍの銅箔を離型キャリアとし、更に９μｍの厚みの銅を
電解銅メッキ法で離型キャリア上に形成した。この離型
キャリアを用いて、配線パターンを形成する。９μｍの
厚みの銅を形成した離型キャリアをフォトリソ法により
化学エッチングし、図７（ａ）に示した配線パターン７
０１を形成する。このようにして作製した配線パターン
付離型キャリアに、半導体及びチップ部品を半田バンプ
によりフリップチップ実装を行なった。更に、別の配線
パターンを有する離型キャリア上に膜状部品を印刷によ
り形成した。膜状部品７１１は、熱硬化性樹脂にカーボ
ン粉末を混合した抵抗体ペーストである。印刷は、既存
のスクリーン印刷法により行なった。
【００７８】このようにして作製した半導体を実装した
離型キャリアと、別途準備した配線パターンだけを有す
る離型キャリアを前記導電性ペーストを充填したシート
状物７０４に位置合わせして挟む。この時、配線パター
ンは、シート状物側になるよう配置した。これを熱プレ
スを用いてプレス温度１２０℃、圧力０．９８ＭＰａで
５分間加熱加圧する。これにより、前記シート状物７０
４の中の熱硬化性樹脂が加熱により溶融軟化するため、
半導体７０２及びチップ部品７０３がシート状物中に埋
没する。更に、加熱温度を上昇させて１７５℃で６０分
間保持した。これによりシート状物中のエポキシ樹脂及
び、導電性ペースト中のエポキシ樹脂が硬化し、シート
状物と半導体及び配線パターンが機械的に強固に接着す
る。更に、導電性ペーストが前記配線パターン７０１と
電気的（インナービア接続）、機械的に接着する。次
に、この半導体を埋設した硬化物の表面の離型キャリア
を剥離した。離型キャリアは光沢面を有し、且つ電解メ
ッキにて配線層を形成してあるため、離型キャリアであ
る銅箔だけを剥離させることができる。この状態で部品
が内蔵されたコア層７０６が形成できた。次いで、この
コア層７０６を用いて、更に配線層を形成する。本方法
では、あらかじめ配線パターンを形成した離型キャリア
を用いるため、硬化後のモジュールは配線パターンもモ
ジュール内に埋め込まれた平坦なコア層となる。これに
より、コア層表面に微細な多層配線が形成できることに
なる。また、同様に配線パターンが埋設されることによ
り、表面の配線パターンの厚み分だけシート状物が圧縮
される。よって、信頼性が良好な導電性ぺーストの電気
的接続が得られる。
【００７９】次いで、半導体及びチップ部品を内蔵した
本コア層を用いて更に多層配線層を形成する。上記コア
層の両面に実施例１で作製した導電性ペーストを充填し
た厚さ１００μｍのシート状物を用い、更に膜状部品７
１１を形成した配線パターン７０１を有する離型キャリ
ア７００を用いて図７（ｇ）のように挟み込む。これを
上記と同様の条件で加熱加圧し、硬化させてコア層及び
離型キャリアの上の配線パターン７０１及び膜状部品７
１１を一体化させる。更に、硬化後に離型キャリア７１
０を剥離することで本発明の部品内蔵モジュールが得ら
れる。このように離型キャリアを用いることで、基板作
製時に化学エッチングなどの湿式工程が必要なくなり、
簡易に微細な配線パターンが得られる。また、有機フィ
ルムを用いた離型キャリアでは、部品を内蔵する前に実
装性能を評価できるので、離型キャリア上で不良な部品
を修理できるという格別の効果もある。
【００８０】本方法によって作製された部品内蔵モジュ
ールの信頼性評価として、吸湿リフロー試験、熱衝撃試
験（温度サイクル試験）を行なった。吸湿リフロー試
験、熱衝撃試験は実施例１と同様の条件下で行なった。
この時半導体モジュールは形状的にもクラックが発生せ
ず、超音波探傷装置でも特に異常は認められなかった。
これにより、半導体とモジュールは強固な密着が得られ
ていることがわかる。また、導電性ペーストによるイン
ナービア接続抵抗、内蔵部品接続及び部品性能もほとん
ど初期性能と変化がなかった。
【００８１】（実施例３）実施例１の例２と同様のシー
ト状物を用いて半導体を内蔵させたコア層と多層セラミ
ック基板を用いて更に高密度なモジュールを作製する実
施例を示す。
【００８２】実施例１と同一条件で作製した半導体８０
２を内蔵したコア層８０５を用いた（図８（ａ）参
照）。コア層の厚みは３００μｍである。次に、多層セ
ラミック基板８０９と前記コア層８０５を接着層により
積層を行なう。なお、セラミック多層配線基板は、ガラ
スとアルミナを主成分とする低温焼成基板材料よりなる
厚さ２２０μｍのグリーンシート（日本電気硝子製“Ｍ
ＬＳ−１０００”）を用いて作製される。即ち、多層配
線基板は、本グリーンシートに貫通孔としてパンチャに
より直径０．２ｍｍの穴加工を行ない、この貫通孔に平
均粒径２μｍの銀粉体を主成分とし、エチルセルロース
樹脂とターピネオール溶剤を混合した導電性ぺーストを
充填し、更に配線パターンを同様の導電性ペーストで印
刷することで形成し、このようにして作製した複数のグ
リーンシートを７０℃の温度で４．９ＭＰａの圧力で積
層し、更に９００℃で１時間で焼成することで作製し
た。
【００８３】次に、実施例１のように作製したシート状
物に貫通孔を形成し、更に導電性ペーストを充填した厚
み１００μｍのシート状物８１０及び８１２を準備し、
前記コア層８０５と多層セラミック基板８０９を図８
（ｂ）のように位置合わせして重ね、加熱加圧して一体
化したモジュールを作製する。この時、最下層のシート
状物には銅箔８１４を重ねて一体化しても良いし、図７
（ａ）のように膜状部品を形成した離型キャリアを用い
て配線パターンを転写してもよい。なお、このようにし
て形成されたモジュールの配線パターンに半田ボールを
実装し、接続端子とすることができる。
【００８４】本方法によって作製された部品内蔵モジュ
ールの信頼性評価として、実施例１と同様の吸湿リフロ
ー試験、熱衝撃試験（温度サイクル試験）を行なった。
この時、半導体モジュールはセラミック基板と積層され
た複合モジュールでありながら、形状的にもクラックが
発生せず、超音波探傷装置でも特に異常は認められなか
った。これにより、半導体とモジュールは強固な密着が
得られていることがわかる。
【００８５】また、モジュールの耐衝撃性を評価するた
め、１．８ｍの高さから落下させる落下強度を評価し
た。具体的には、完成したモジュールをガラスエポキシ
基板の上に半田付けで実装し、アルミニウム製容器にセ
ットしてコンクリート上に落下させ、モジュールが破損
しないか調べた。比較例として作製した前記セラミック
基板だけの場合は、半数にクラックが生じたが、実施例
３のモジュールではクラックの発生はなかった。このこ
とからも、前記シート状物で接着したものは、セラミッ
ク基板だけでは得られない応力緩和層としての働きがあ
ると考えられ、本発明の格別の効果といえる。
【００８６】また、導電性ペーストによるインナービア
接続抵抗もほとんど初期性能と変化がなかった。
【００８７】
【発明の効果】以上説明したように、本発明の部品内蔵
モジュールによれば、熱硬化性絶縁樹脂と高濃度の無機
質フィラーの混合物によるシート状物を用いることで、
能動部品及び／又は受動部品を内部に埋設することがで
き、しかもその少なくとも片面に配線パターンと電気絶
縁層による多層配線が同時に形成できるので、極めて高
密度なモジュールが実現できる。また、無機質フィラー
を選定することで、熱伝導度、熱膨張係数、誘電率を制
御することが可能である。このことは、平面方向の熱膨
張係数を半導体とほぼ同じにすることが可能であり、半
導体を直接実装する基板としても有効である。更に、熱
伝導度を向上させることにより、放熱を必要とする半導
体などを実装する基板としても有効である。加えて、誘
電率を低くすることも可能で、高周波回路用として低い
損失の基板にも有効である。加えて、熱硬化性樹脂の室
温での弾性率、ガラス転移温度を特定の範囲にすること
で熱衝撃試験などの熱ストレスに対し高い信頼性を有す
る部品内蔵モジュールが実現できる。
【００８８】また、本発明の部品内蔵モジュールの製造
方法によれば、無機質フィラーと未硬化状態の熱硬化性
樹脂を含む混合物をシート状物に加工して貫通孔を形成
し、導電性樹脂を充填したシート状物を準備し、離型キ
ャリアの片面に配線パターンを形成した上に能動部品や
受動部品を実装したものと、前記シート状物を位置合わ
せして重ね、更に別途作製した前記離型キャリア上に配
線パターンを有する離型キャリアの配線パターン面を内
側にして重ね、前記シート状物に埋没一体化させて加熱
加圧により硬化させることで本発明の部品内蔵モジュー
ルが得られる。更に、この時離型キャリア上に形成した
配線パターンを取り出して電極とする膜状部品も同時に
形成できる。これにより、能動部品や受動部品を内蔵し
た極めて高密度なモジュールが簡易な方法で実現できる
とともに、配線パターンも前記シート状物に埋設できる
ため、表面が平滑なモジュールが実現できる。これによ
り、本発明のモジュールの表面に配線パターンの段差が
ないため、更に高密度に部品を実装することができる。
【００８９】また、本発明の多層構造を有する部品内蔵
モジュールの製造方法は、半導体などの能動部品とチッ
プ抵抗などの受動部品を内蔵できるだけでなく、多層セ
ラミック基板も同時に内層に形成できるため、極めて高
密度なモジュールが実現できる。また、種々の性能を有
するセラミック基板を複数同時に積層できるので、極め
て高機能なモジュールが実現できる。
【００９０】以上のように本発明は、能動部品や受動部
品をモジュールに内蔵でき、且つ配線パターンの間をイ
ンナービアで接続できるので、極めて高密度なモジュー
ルが簡易な方法で実現できる。
【図面の簡単な説明】
【図１】本発明の一実施例による多層構造を有する部品
内蔵モジュールの断面図である。
【図２】本発明の一実施例による多層構造を有する部品
内蔵モジュールの断面図である。
【図３】本発明の一実施例による多層構造を有する部品
内蔵モジュールの断面図である。
【図４】本発明の一実施例による多層構造を有する部品
内蔵モジュールの断面図である。
【図５】本発明の一実施例による多層構造を有する部品
内蔵モジュールの断面図である。
【図６】本発明の一実施例による多層構造を有する部品
内蔵モジュールの製造工程を示す断面図である。
【図７】本発明の一実施例による多層構造を有する部品
内蔵モジュールの製造工程を示す断面図である。
【図８】本発明の一実施例による多層構造を有する部品
内蔵モジュールの製造工程を示す断面図である。
【図９】部品内蔵モジュールの電気絶縁材料の弾性率の
温度特性を示した図である。
【図１０】本発明の部品内蔵モジュールの一実施例であ
る電気絶縁材料の弾性率Ｅ’とＴａｎδを示した図であ
る。
【符号の説明】
１００、１０８、２００、２０８、３００、３０６、４
００、４０７、５００、５０４、５０７、５１４、６０
９、７０１、７０９，８０１、８０７ 配線パターン １０１、２０１、３０１、４０１、５０１、６０１、７
０２、８０２ 半導体 １０２、１０６、２０２、２０６、３０２、３０５、４
０２、４０５、５０２、８０３ 電気絶縁層 １０３、１０７、２０７、３０３、３０７、４０３、４
０６、５０３、５０８、５１１、５１３、６０３、６０
７、７０５、７０８、８０４、８０８、８１１、８１３
インナービア １０４、２０４、６０４、７０３、 チップ部品 １０５、２０５、３０４、４０４、５０５、６０５、７
０６、８０５ コア層 ２０９ 貫通スルーホール ４０８ コンデンサ ４０９ 抵抗体 ５０６、８０６ セラミック材料層 ５０９、８０９ 多層セラミック基板 ５１０、５１２、６０２、６０６、７０４、７０７、８
１０、８１２ シート状物 ５１５、８１５ 半田ボール ６００、６０８、８１４ 銅箔 ７００、７１０ 離型キャリア ７１１ 膜状部品
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 Ｈ０５Ｋ 1/11 Ｎ 23/14 1/18 Ｒ 25/04 3/40 Ｋ 25/18 Ｈ０１Ｌ 23/12 Ｂ Ｈ０５Ｋ 1/11 23/14 Ｒ 1/18 25/04 Ｚ 3/40 (72)発明者 朝日 俊行 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 小松 慎五 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5E317 AA24 BB01 BB12 CC22 CC25 CD32 CD34 GG16 5E336 AA08 BB03 BB15 BC26 BC34 CC31 CC51 CC55 GG03 GG14 5E346 AA04 AA12 AA15 AA32 AA35 AA43 AA60 BB01 CC02 CC08 CC32 DD02 DD12 DD32 EE02 EE06 EE09 EE13 EE19 EE41 FF18 FF35 FF45 GG22 GG27 GG28 GG40 HH11 HH17 HH33

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 電気絶縁材からなるコア層と、前記コア
    層の少なくとも片面に電気絶縁層と複数の配線パターン
    とを備えた部品内蔵モジュールであって、前記コア層の
    電気絶縁材が少なくとも無機質フィラーと熱硬化性樹脂
    を含む混合物から形成され、前記コア層の内部に少なく
    とも１つ以上の能動部品及び／又は受動部品を内蔵し、
    前記コア層が複数の配線パターンと導電性樹脂からなる
    複数のインナービアを有し、且つ前記コア層の少なくと
    も無機質フィラーと熱硬化性樹脂を含む混合物からなる
    電気絶縁材の室温に於ける弾性率が０．６〜１０ＧＰａ
    の範囲にあることを特徴とする部品内蔵モジュール。
  2. 【請求項２】 電気絶縁材からなるコア層と、前記コア
    層の少なくとも片面に電気絶縁層と複数の配線パターン
    とを備えた部品内蔵モジュールであって、前記コア層の
    電気絶縁材が少なくとも無機質フィラーと熱硬化性樹脂
    を含む混合物から形成され、前記コア層の内部に少なく
    とも１つ以上の能動部品及び／又は受動部品を内蔵し、
    前記コア層が複数の配線パターンと導電性樹脂からなる
    複数のインナービアを有し、前記コア層の少なくとも無
    機質フィラーと熱硬化性樹脂を含む混合物からなる電気
    絶縁材の室温に於ける弾性率が０．６〜１０ＧＰａの範
    囲にあり、且つ前記熱硬化性樹脂が複数のガラス転移温
    度を有する熱硬化性樹脂からなることを特徴とする部品
    内蔵モジュール。
  3. 【請求項３】 電気絶縁材からなるコア層と、前記コア
    層の少なくとも片面に電気絶縁層と複数の配線パターン
    とを備えた部品内蔵モジュールであって、前記コア層の
    電気絶縁材が少なくとも無機質フィラーと熱硬化性樹脂
    を含む混合物から形成され、前記コア層の内部に少なく
    とも１つ以上の能動部品及び／又は受動部品を内蔵し、
    前記コア層が複数の配線パターンと導電性樹脂からなる
    複数のインナービアを有し、前記コア層の少なくとも無
    機質フィラーと熱硬化性樹脂を含む混合物からなる電気
    絶縁材の室温に於ける弾性率が０．６〜１０ＧＰａの範
    囲にあり、且つ前記熱硬化性樹脂が少なくとも−２０℃
    から６０℃の範囲のガラス転移温度を有する熱硬化性樹
    脂と、７０℃から１７０℃の範囲のガラス転移温度を有
    する熱硬化性樹脂からなることを特徴とする部品内蔵モ
    ジュール。
  4. 【請求項４】 請求項１〜３のいずれかに記載の部品内
    蔵モジュールであって、前記コア層、前記電気絶縁層及
    び前記配線パターンのすべてを貫通するスルーホールが
    形成されている部品内蔵モジュール。
  5. 【請求項５】 電気絶縁材からなるコア層と、前記コア
    層の少なくとも片面に無機質フィラーと熱硬化性樹脂を
    含む混合物から形成された電気絶縁材からなる電気絶縁
    層と、銅箔よりなる複数の配線パターンとを備えた請求
    項１〜３のいずれかに記載の部品内蔵モジュールであっ
    て、前記コア層が複数の銅箔よりなる配線パターンと導
    電性樹脂からなる複数のインナービアを有し、前記配線
    パターンが前記インナービアにより電気接続されている
    部品内蔵モジュール。
  6. 【請求項６】 電気絶縁材からなるコア層と、前記コア
    層の少なくとも片面に熱硬化性樹脂から形成された電気
    絶縁材からなる電気絶縁層と、銅メッキよりなる複数の
    配線パターンとを備えた請求項１〜３のいずれかに記載
    の部品内蔵モジュールであって、前記コア層が複数の銅
    箔よりなる配線パターンと導電性樹脂からなる複数のイ
    ンナービアを有し、前記銅メッキよりなる配線パターン
    が前記インナービアにより電気接続されている部品内蔵
    モジュール。
  7. 【請求項７】 電気絶縁材からなるコア層と、前記コア
    層の少なくとも片面に熱硬化性樹脂が両面に形成された
    有機フィルムからなる電気絶縁層と、銅箔よりなる複数
    の配線パターンとを備えた請求項１〜３のいずれかに記
    載の部品内蔵モジュールであって、前記コア層が複数の
    銅箔よりなる配線パターンと導電性樹脂からなる複数の
    インナービアを有し、前記配線パターンが前記インナー
    ビアにより電気接続されている部品内蔵モジュール。
  8. 【請求項８】 電気絶縁材からなるコア層と、前記コア
    層の少なくとも片面に複数の配線パターンとインナービ
    アを有するセラミック基板が接着された請求項１〜３の
    いずれかに記載の部品内蔵モジュールであって、前記コ
    ア層が複数の銅箔よりなる配線パターンと導電性樹脂か
    らなる複数のインナービアを有している部品内蔵モジュ
    ール。
  9. 【請求項９】 電気絶縁材からなるコア層と、前記コア
    層の少なくとも片面に複数の配線パターンとインナービ
    アを有する複数のセラミック基板が接着された請求項１
    〜３のいずれかに記載の部品内蔵モジュールであって、
    前記コア層が複数の銅箔よりなる配線パターンと導電性
    樹脂からなる複数のインナービアを有し、前記複数のセ
    ラミック基板が異なる誘電率の誘電体材料よりなる部品
    内蔵モジュール。
  10. 【請求項１０】 前記コア層の少なくとも片面に形成さ
    れた前記配線パターンの間に膜状受動部品を配置した請
    求項１〜３のいずれかに記載の部品内蔵モジュール。
  11. 【請求項１１】 前記膜状受動部品が、薄膜又は無機質
    フィラーと熱硬化性樹脂の混合物からなる抵抗、コンデ
    ンサ及びインダクタからなる群から選ばれた少なくとも
    １つである請求項１０に記載の部品内蔵モジュール。
  12. 【請求項１２】 前記膜状受動部品が、少なくともアル
    ミニウム又はタンタルの酸化層と導電性高分子よりなる
    固体電解コンデンサである請求項１０に記載の部品内蔵
    モジュール。
  13. 【請求項１３】 少なくとも無機質フィラーと未硬化状
    態の熱硬化性樹脂からなる混合物をシート状に加工し、
    前記無機質フィラーと未硬化状態の熱硬化性樹脂からな
    るシート状物に貫通孔を形成し、前記貫通孔に導電性樹
    脂を充填し、銅箔上に能動部品及び／又は受動部品を実
    装し、前記部品実装済みの銅箔の部品実装面に前記貫通
    孔に導電性樹脂を充填したシート状物を位置合わせして
    重ね、更に銅箔を重ねて前記受動部品及び／又は能動部
    品を前記シート状物に埋没させて加熱加圧することによ
    り、前記シート状物中の熱硬化性樹脂及び導電性樹脂を
    硬化させ、その後前記最外層部の銅箔を加工して配線パ
    ターンを形成させてコア層を作成し、無機質フィラーと
    未硬化状態の熱硬化性樹脂からなる混合物シート又は両
    面に接着層を形成した有機フィルムに貫通孔を形成し、
    前記コア層の少なくとも片面に前記貫通孔に導電性樹脂
    を充填した混合物シート又は有機フィルムと前記銅箔と
    を位置合わせして重ねて加熱加圧することで一体化し、
    前記銅箔を加工して配線パターンを形成させることを特
    徴とする部品内蔵モジュールの製造方法。
  14. 【請求項１４】 前記コア層の上に位置合わせして重ね
    る銅箔において、予め前記銅箔の上に膜状部品が形成さ
    れている請求項１３に記載の部品内蔵モジュールの製造
    方法。
  15. 【請求項１５】 少なくとも無機質フィラーと未硬化状
    態の熱硬化性樹脂からなる混合物をシート状に加工し、
    前記無機質フィラーと未硬化状態の熱硬化性樹脂からな
    るシート状物に貫通孔を形成し、前記貫通孔に導電性樹
    脂を充填し、離型キャリアの片面に配線パターンを形成
    し、前記離型キャリアの配線パターン上に能動部品及び
    ／又は受動部品を実装し、前記部品実装済みの配線パタ
    ーンを有する前記離型キャリアの部品実装面に前記貫通
    孔に導電性樹脂を充填したシート状物を位置合わせして
    重ね、前記受動部品及び／又は能動部品を前記シート状
    物に埋没一体化させて更に加熱加圧することにより、前
    記シート状物中の熱硬化性樹脂及び導電性樹脂を硬化さ
    せ、その後前記最外層部の離型キャリアを剥離してコア
    層を形成し、無機質フィラーと未硬化状態の熱硬化性樹
    脂からなる混合物シート又は両面に接着層を形成した有
    機フィルムに貫通孔を形成し、前記コア層の少なくとも
    片面に前記貫通孔に導電性樹脂を充填した混合物シート
    又は有機フィルムと、片面に配線パターンを形成した離
    型キャリアとを位置合わせして重ねて加熱加圧すること
    で一体化し、前記離型キャリアを剥離することを特徴と
    する部品内蔵モジュールの製造方法。
  16. 【請求項１６】 前記コア層の上に位置合わせして重ね
    る配線パターンを形成した前記離型キャリアにおいて、
    予め前記離型キャリアに形成された配線パターンの上に
    膜状部品が形成されている請求項１５に記載の部品内蔵
    モジュールの製造方法。
  17. 【請求項１７】 前記膜状部品が、薄膜又は無機質フィ
    ラーと熱硬化性樹脂の混合物からなる抵抗、コンデンサ
    及びインダクタからなる群から選ばれた少なくとも１つ
    であり、且つ前記膜状部品が、蒸着法、ＭＯ−ＣＶＤ法
    又は厚膜印刷法のいずれかの方法で形成されている請求
    項１４又は１６に記載の部品内蔵モジュールの製造方
    法。
  18. 【請求項１８】 少なくとも無機質フィラーと未硬化状
    態の熱硬化性樹脂からなる混合物をシート状に加工し、
    前記無機質フィラーと未硬化状態の熱硬化性樹脂からな
    るシート状物に貫通孔を形成し、前記貫通孔に導電性樹
    脂を充填し、銅箔上に能動部品及び／又は受動部品を実
    装し、前記部品実装済みの銅箔の部品実装面に前記貫通
    孔に導電性樹脂を充填したシート状物を位置合わせして
    重ね、更に銅箔を重ねて前記受動部品及び／又は能動部
    品を前記シート状物に埋没させて加熱加圧することによ
    り、前記シート状物中の熱硬化性樹脂及び導電性樹脂を
    硬化させ、その後前記最外層部の銅箔を加工して配線パ
    ターンを形成させてコア層を作成し、無機質フィラーと
    未硬化状態の熱硬化性樹脂からなる混合物シート又は両
    面に接着層を形成した有機フィルムに貫通孔を形成し、
    前記コア層の少なくとも片面に、前記貫通孔に導電性樹
    脂を充填した混合物シート又は有機フィルムと前記銅箔
    とを位置合わせして重ねて加熱加圧硬化した後、コア層
    も含めて貫通孔を形成し、銅メッキにより貫通スルーホ
    ールを形成することを特徴とする部品内蔵モジュールの
    製造方法。
  19. 【請求項１９】 少なくとも無機質フィラーと未硬化状
    態の熱硬化性樹脂からなる混合物をシート状に加工し、
    前記無機質フィラーと未硬化状態の熱硬化性樹脂からな
    るシート状物に貫通孔を形成し、前記貫通孔に導電性樹
    脂を充填し、離型キャリアの片面に配線パターンを形成
    し、前記離型キャリアの配線パターン上に能動部品及び
    ／又は受動部品を実装し、前記部品実装済みの配線パタ
    ーンを有する前記離型キャリアの部品実装面に前記貫通
    孔に導電性樹脂を充填したシート状物を位置合わせして
    重ね、前記受動部品及び／又は能動部品を前記シート状
    物に埋没一体化させて更に加熱加圧することにより、前
    記シート状物中の熱硬化性樹脂及び導電性樹脂を硬化さ
    せ、その後前記最外層部の離型キャリアを剥離してコア
    層を形成し、無機質フィラーと未硬化状態の熱硬化性樹
    脂からなる混合物シート又は両面に接着層を形成した有
    機フィルムに貫通孔を形成し、前記コア層の少なくとも
    片面に、前記貫通孔に導電性樹脂を充填した混合物シー
    ト又は有機フィルムと、片面に配線パターンを形成した
    離型キャリアとを位置合わせして重ねて加熱加圧硬化し
    た後、コア層も含めて貫通孔を形成し、銅メッキにより
    貫通スルーホールを形成することを特徴とする部品内蔵
    モジュールの製造方法。
  20. 【請求項２０】 少なくとも無機質フィラーと未硬化状
    態の熱硬化性樹脂からなる混合物をシート状に加工し、
    前記無機質フィラーと未硬化状態の熱硬化性樹脂からな
    るシート状物に貫通孔を形成し、前記貫通孔に導電性樹
    脂を充填し、離型キャリアの片面に配線パターンを形成
    し、前記離型キャリアの配線パターン上に能動部品及び
    ／又は受動部品を実装し、前記部品実装済みの配線パタ
    ーンを有する前記離型キャリアの部品実装面に前記貫通
    孔に導電性樹脂を充填したシート状物を位置合わせして
    重ね、更に銅箔を重ねて前記熱硬化性樹脂が硬化しない
    温度域で加熱加圧し、前記受動部品及び／又は能動部品
    を前記シート状物に埋没させ一体化させてコア層を形成
    し、前記コア層より前記離型キャリアを剥離し、前記剥
    離済みのコア層の少なくとも片面にインナービアと配線
    パターンを少なくとも２層以上形成したセラミック基板
    を重ねて加圧して、前記コア層中の熱硬化性樹脂を硬化
    させて前記セラミック基板と接着させることを特徴とす
    る部品内蔵モジュールの製造方法。
  21. 【請求項２１】 前記複数の配線パターンとインナービ
    アを有するセラミック基板が、コア層と接着層を介して
    複数枚同時に積層される請求項２０に記載の部品内蔵モ
    ジュールの製造方法。
JP2001379696A 2000-12-27 2001-12-13 部品内蔵モジュール及びその製造方法 Expired - Lifetime JP3547423B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001379696A JP3547423B2 (ja) 2000-12-27 2001-12-13 部品内蔵モジュール及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000397728 2000-12-27
JP2000-397728 2000-12-27
JP2001379696A JP3547423B2 (ja) 2000-12-27 2001-12-13 部品内蔵モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002261449A true JP2002261449A (ja) 2002-09-13
JP3547423B2 JP3547423B2 (ja) 2004-07-28

Family

ID=26606846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001379696A Expired - Lifetime JP3547423B2 (ja) 2000-12-27 2001-12-13 部品内蔵モジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JP3547423B2 (ja)

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172370A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
JP2005005692A (ja) * 2003-05-16 2005-01-06 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールおよびその製造方法
JP2005012107A (ja) * 2003-06-20 2005-01-13 Ngk Spark Plug Co Ltd コンデンサ内蔵中間基板
WO2005004567A1 (ja) * 2003-07-04 2005-01-13 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法
WO2005071742A1 (ja) * 2004-01-27 2005-08-04 Murata Manufacturing Co., Ltd. 積層型電子部品の製造方法
DE10361696A1 (de) * 2003-12-30 2005-08-04 Infineon Technologies Ag Integrierte Halbleiterschaltungsanordnung sowie Verfahren zu deren Herstellung
JP2005217382A (ja) * 2004-02-02 2005-08-11 Shinko Electric Ind Co Ltd キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法
JP2006059992A (ja) * 2004-08-19 2006-03-02 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
US7102227B2 (en) 2003-10-31 2006-09-05 Oki Electric Industry Co., Ltd. Passive element chip and manufacturing method thereof, and highly integrated module and manufacturing method thereof
WO2006100909A1 (ja) * 2005-03-23 2006-09-28 Matsushita Electric Industrial Co., Ltd. 半導体装置及びその製造方法
JP2006311183A (ja) * 2005-04-28 2006-11-09 Sony Corp 半導体装置およびその製造方法
JP2006351819A (ja) * 2005-06-16 2006-12-28 Matsushita Electric Ind Co Ltd 部品内蔵基板
KR100688743B1 (ko) 2005-03-11 2007-03-02 삼성전기주식회사 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
WO2007069427A1 (ja) * 2005-12-15 2007-06-21 Matsushita Electric Industrial Co., Ltd. 電子部品内蔵モジュールとその製造方法
JP2007234888A (ja) * 2006-03-01 2007-09-13 Oki Electric Ind Co Ltd 部品内蔵基板の製造方法及びシステム基板
JP2007335675A (ja) * 2006-06-15 2007-12-27 Fuji Electric Systems Co Ltd 電源装置および電源装置の製造方法
US7319049B2 (en) 2004-05-10 2008-01-15 Shinko Electric Industries Co., Ltd. Method of manufacturing an electronic parts packaging structure
US7352052B2 (en) 2004-04-30 2008-04-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
US7359213B2 (en) 2004-07-09 2008-04-15 The Agency For Science, Technology And Research Circuit board
WO2008099872A1 (ja) * 2007-02-14 2008-08-21 Nec Corporation Ｉｃモジュールシステム
JP2008277362A (ja) * 2007-04-26 2008-11-13 Spansion Llc 半導体装置およびその製造方法
WO2009001621A1 (ja) * 2007-06-26 2008-12-31 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法
JP2009071259A (ja) * 2007-09-10 2009-04-02 Hynix Semiconductor Inc 半導体パッケージ及びその製造方法
JP2009099731A (ja) * 2007-10-16 2009-05-07 Fuji Electric Systems Co Ltd 部品内蔵電子モジュール
WO2009098033A1 (de) * 2008-02-06 2009-08-13 Würth Elektronik Rot am See GmbH & Co. KG Verfahren zum herstellen einer leiterplatte
JP2010098000A (ja) * 2008-10-14 2010-04-30 Fuji Electric Systems Co Ltd 半導体装置の製造方法及び半導体装置
WO2010052942A1 (ja) * 2008-11-06 2010-05-14 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2010118436A (ja) * 2008-11-12 2010-05-27 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法
US7929316B2 (en) 2004-07-30 2011-04-19 Murata Manufacturing Co., Ltd. Composite electronic component
JP2011138873A (ja) * 2009-12-28 2011-07-14 Cmk Corp 部品内蔵型多層プリント配線板及びその製造方法
JP2013065841A (ja) * 2011-09-19 2013-04-11 Samsung Electro-Mechanics Co Ltd 印刷回路基板用積層板及び印刷回路基板の製造方法
KR20140025824A (ko) * 2012-08-22 2014-03-05 삼성테크윈 주식회사 전자 칩이 내장된 회로기판의 제조 방법
JP2016092176A (ja) * 2014-11-04 2016-05-23 株式会社村田製作所 電子部品内蔵基板およびその製造方法
JP2016139648A (ja) * 2015-01-26 2016-08-04 株式会社東芝 半導体装置及びその製造方法
US9680446B2 (en) 2013-08-02 2017-06-13 Murata Manufacturing Co., Ltd. Demultiplexing apparatus with heat transfer via electrodes
CN109310011A (zh) * 2017-07-26 2019-02-05 光宝科技股份有限公司 薄型化电子制品及其制造方法
JP2019080030A (ja) * 2017-10-26 2019-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ
JP2023072028A (ja) * 2017-07-05 2023-05-23 大日本印刷株式会社 構造体

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5059486B2 (ja) * 2007-05-28 2012-10-24 パナソニック株式会社 部品内蔵モジュールの製造方法

Cited By (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172370A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
JP2005005692A (ja) * 2003-05-16 2005-01-06 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールおよびその製造方法
JP2005012107A (ja) * 2003-06-20 2005-01-13 Ngk Spark Plug Co Ltd コンデンサ内蔵中間基板
WO2005004567A1 (ja) * 2003-07-04 2005-01-13 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法
US7608477B2 (en) 2003-07-04 2009-10-27 Murata Manufacturing Co., Ltd. Process for substrate incorporating component
US7102227B2 (en) 2003-10-31 2006-09-05 Oki Electric Industry Co., Ltd. Passive element chip and manufacturing method thereof, and highly integrated module and manufacturing method thereof
DE10361696B4 (de) * 2003-12-30 2016-03-10 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung
DE10361696A1 (de) * 2003-12-30 2005-08-04 Infineon Technologies Ag Integrierte Halbleiterschaltungsanordnung sowie Verfahren zu deren Herstellung
WO2005071742A1 (ja) * 2004-01-27 2005-08-04 Murata Manufacturing Co., Ltd. 積層型電子部品の製造方法
JP2005217382A (ja) * 2004-02-02 2005-08-11 Shinko Electric Ind Co Ltd キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法
US7358591B2 (en) 2004-02-02 2008-04-15 Shinko Electric Industries Co., Ltd. Capacitor device and semiconductor device having the same, and capacitor device manufacturing method
US7932605B2 (en) 2004-04-30 2011-04-26 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
US7352052B2 (en) 2004-04-30 2008-04-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
US7319049B2 (en) 2004-05-10 2008-01-15 Shinko Electric Industries Co., Ltd. Method of manufacturing an electronic parts packaging structure
US7359213B2 (en) 2004-07-09 2008-04-15 The Agency For Science, Technology And Research Circuit board
US7748115B2 (en) 2004-07-09 2010-07-06 The Agency For Science, Technology And Research Method of forming a circuit board
US7929316B2 (en) 2004-07-30 2011-04-19 Murata Manufacturing Co., Ltd. Composite electronic component
JP2006059992A (ja) * 2004-08-19 2006-03-02 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
US7293356B2 (en) 2005-03-11 2007-11-13 Samsung Electro-Mechanics Co., Ltd. Method of fabricating printed circuit board having embedded multi-layer passive devices
KR100688743B1 (ko) 2005-03-11 2007-03-02 삼성전기주식회사 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
WO2006100909A1 (ja) * 2005-03-23 2006-09-28 Matsushita Electric Industrial Co., Ltd. 半導体装置及びその製造方法
JP2006311183A (ja) * 2005-04-28 2006-11-09 Sony Corp 半導体装置およびその製造方法
JP2006351819A (ja) * 2005-06-16 2006-12-28 Matsushita Electric Ind Co Ltd 部品内蔵基板
WO2007069427A1 (ja) * 2005-12-15 2007-06-21 Matsushita Electric Industrial Co., Ltd. 電子部品内蔵モジュールとその製造方法
JP2007234888A (ja) * 2006-03-01 2007-09-13 Oki Electric Ind Co Ltd 部品内蔵基板の製造方法及びシステム基板
JP2007335675A (ja) * 2006-06-15 2007-12-27 Fuji Electric Systems Co Ltd 電源装置および電源装置の製造方法
WO2008099872A1 (ja) * 2007-02-14 2008-08-21 Nec Corporation Ｉｃモジュールシステム
JP2008277362A (ja) * 2007-04-26 2008-11-13 Spansion Llc 半導体装置およびその製造方法
WO2009001621A1 (ja) * 2007-06-26 2008-12-31 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法
JPWO2009001621A1 (ja) * 2007-06-26 2010-08-26 株式会社村田製作所 部品内蔵基板の製造方法
JP5012896B2 (ja) * 2007-06-26 2012-08-29 株式会社村田製作所 部品内蔵基板の製造方法
US8069558B2 (en) 2007-06-26 2011-12-06 Murata Manufacturing Co., Ltd. Method for manufacturing substrate having built-in components
JP2012231169A (ja) * 2007-09-10 2012-11-22 Sk Hynix Inc 半導体パッケージの製造方法
JP2009071259A (ja) * 2007-09-10 2009-04-02 Hynix Semiconductor Inc 半導体パッケージ及びその製造方法
JP2009099731A (ja) * 2007-10-16 2009-05-07 Fuji Electric Systems Co Ltd 部品内蔵電子モジュール
WO2009098033A1 (de) * 2008-02-06 2009-08-13 Würth Elektronik Rot am See GmbH & Co. KG Verfahren zum herstellen einer leiterplatte
JP2010098000A (ja) * 2008-10-14 2010-04-30 Fuji Electric Systems Co Ltd 半導体装置の製造方法及び半導体装置
WO2010052942A1 (ja) * 2008-11-06 2010-05-14 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JPWO2010052942A1 (ja) * 2008-11-06 2012-04-05 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2010118436A (ja) * 2008-11-12 2010-05-27 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法
JP2011138873A (ja) * 2009-12-28 2011-07-14 Cmk Corp 部品内蔵型多層プリント配線板及びその製造方法
JP2013065841A (ja) * 2011-09-19 2013-04-11 Samsung Electro-Mechanics Co Ltd 印刷回路基板用積層板及び印刷回路基板の製造方法
KR20140025824A (ko) * 2012-08-22 2014-03-05 삼성테크윈 주식회사 전자 칩이 내장된 회로기판의 제조 방법
US9680446B2 (en) 2013-08-02 2017-06-13 Murata Manufacturing Co., Ltd. Demultiplexing apparatus with heat transfer via electrodes
JP2016092176A (ja) * 2014-11-04 2016-05-23 株式会社村田製作所 電子部品内蔵基板およびその製造方法
JP2016139648A (ja) * 2015-01-26 2016-08-04 株式会社東芝 半導体装置及びその製造方法
JP2023072028A (ja) * 2017-07-05 2023-05-23 大日本印刷株式会社 構造体
JP7569516B2 (ja) 2017-07-05 2024-10-18 大日本印刷株式会社 構造体
CN109310011A (zh) * 2017-07-26 2019-02-05 光宝科技股份有限公司 薄型化电子制品及其制造方法
CN109310011B (zh) * 2017-07-26 2021-04-30 光宝科技股份有限公司 薄型化电子制品及其制造方法
JP2019080030A (ja) * 2017-10-26 2019-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ
US10916495B2 (en) 2017-10-26 2021-02-09 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US11699643B2 (en) 2017-10-26 2023-07-11 Samsung Electronics Co., Ltd. Fan-out semiconductor package

Also Published As

Publication number Publication date
JP3547423B2 (ja) 2004-07-28

Similar Documents

Publication Publication Date Title
JP3547423B2 (ja) 部品内蔵モジュール及びその製造方法
US7198996B2 (en) Component built-in module and method for producing the same
JP4279893B2 (ja) 回路部品内蔵モジュールの製造方法
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
JP4392157B2 (ja) 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
KR100507791B1 (ko) 부품 내장 모듈과 그 제조 방법
JP3553043B2 (ja) 部品内蔵モジュールとその製造方法
JP3051700B2 (ja) 素子内蔵多層配線基板の製造方法
US6753483B2 (en) Printed circuit board and method of manufacturing the same
US20040160752A1 (en) Electronic component built-in module and method of manufacturing the same
CN103189976B (zh) 利用盲过孔和内部微过孔以耦联子组件来制造印刷电路板的系统和方法
JPH11126978A (ja) 多層配線基板
JPH10173097A (ja) 熱伝導基板用シート状物とその製造方法及びそれを用いた熱伝導基板とその製造方法
JP2004311788A (ja) シート状モジュールとその製造方法
JP4606685B2 (ja) 回路部品内蔵モジュール
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
JPH07263828A (ja) プリント配線基板及びその製造方法
JP2004146495A (ja) プリント配線板内蔵用チップコンデンサ及びそれを内蔵した素子内蔵基板
TWI435399B (zh) 內藏電路零件模組及內藏電路零件模組之製造方法
JP3440174B2 (ja) 多層プリント配線基板とその製造方法
JP2002198629A (ja) 配線基板およびその製法
JP2007081423A (ja) 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP2002252465A (ja) 多層配線基板とその製造方法
JP3505170B2 (ja) 熱伝導基板及びその製造方法
JP2003273481A (ja) 熱伝導基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040413

R150 Certificate of patent or registration of utility model

Ref document number: 3547423

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 10

EXPY Cancellation because of completion of term