JP2002299315A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002299315A JP2002299315A JP2001095306A JP2001095306A JP2002299315A JP 2002299315 A JP2002299315 A JP 2002299315A JP 2001095306 A JP2001095306 A JP 2001095306A JP 2001095306 A JP2001095306 A JP 2001095306A JP 2002299315 A JP2002299315 A JP 2002299315A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- group
- rie
- processed
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67271—Sorting devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【課題】同じＲＩＥ装置を用いて、複数のＳｉ基板群を
一群ずつＲＩＥ加工する一連の工程を効率的に行うこ
と。 【解決手段】ＲＩＥ装置を用いて複数のＳｉ基板群Ａ１
〜Ａ２０を一群ずつＲＩＥ加工する一連の工程を有する
半導体装置の製造方法において、あるＳｉ基板群Ａi
（ｉ=１〜１９）のＲＩＥ加工の終了までに、次に処理
すべきＳｉ基板群Ａj（ｊ＝ｉ＋１）の処理履歴を調
べ、どのようなタイプのＲＩＥ加工を行うかを判断し、
同一のタイプのＲＩＥ加工が続く場合には、プラズマク
リーニングによる洗浄を行わずに、次のＳｉ基板群Ａj
をＲＩＥ加工する。
一群ずつＲＩＥ加工する一連の工程を効率的に行うこ
と。 【解決手段】ＲＩＥ装置を用いて複数のＳｉ基板群Ａ１
〜Ａ２０を一群ずつＲＩＥ加工する一連の工程を有する
半導体装置の製造方法において、あるＳｉ基板群Ａi
（ｉ=１〜１９）のＲＩＥ加工の終了までに、次に処理
すべきＳｉ基板群Ａj（ｊ＝ｉ＋１）の処理履歴を調
べ、どのようなタイプのＲＩＥ加工を行うかを判断し、
同一のタイプのＲＩＥ加工が続く場合には、プラズマク
リーニングによる洗浄を行わずに、次のＳｉ基板群Ａj
をＲＩＥ加工する。
Description
【０００１】
【発明の属する技術分野】本発明は、同じ半導体製造装
置を用いて複数の被処理基体群を一群ずつ処理する一連
の工程を有する半導体装置の製造方法に関する。
置を用いて複数の被処理基体群を一群ずつ処理する一連
の工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】プラズマを利用した半導体処理装置の一
つとして、ＲＩＥ（Reactive Ion Etching）装置が知ら
れている。ＲＩＥ装置は、ウェハに負電位を加え、高周
波電力を用いて反応性ガス（エッチングガス）を放電さ
せてプラズマを生成し、プラズマ中のイオンをウェハ表
面に垂直に引っ張り込んで、物理的、化学的にエッチン
グを行うものである。
つとして、ＲＩＥ（Reactive Ion Etching）装置が知ら
れている。ＲＩＥ装置は、ウェハに負電位を加え、高周
波電力を用いて反応性ガス（エッチングガス）を放電さ
せてプラズマを生成し、プラズマ中のイオンをウェハ表
面に垂直に引っ張り込んで、物理的、化学的にエッチン
グを行うものである。
【０００３】絶縁膜にビアホールを開口する場合、エッ
チングガスとして、主にフロロカーボンを含んだガスが
用いられる。具体的には、ビアホール底面に露出する金
属配線がエッチングされることを防止するために、金属
配線に対して選択比を確保できるエッチングガス、すな
わちＣＨＦ3 、Ｃ４Ｆ8 などを含んだガスが一般的には
使用される。
チングガスとして、主にフロロカーボンを含んだガスが
用いられる。具体的には、ビアホール底面に露出する金
属配線がエッチングされることを防止するために、金属
配線に対して選択比を確保できるエッチングガス、すな
わちＣＨＦ3 、Ｃ４Ｆ8 などを含んだガスが一般的には
使用される。
【０００４】これらのガスを用いて絶縁膜のＲＩＥ加工
を行うと、プラズマ中でのガスの分解により、フロロカ
ーボンやカーボンなどが真空処理容器の内壁に堆積す
る。また、当然、絶縁膜をＲＩＥ加工するときに成生さ
れる反応生成物の一部も真空処理容器の内壁に堆積す
る。
を行うと、プラズマ中でのガスの分解により、フロロカ
ーボンやカーボンなどが真空処理容器の内壁に堆積す
る。また、当然、絶縁膜をＲＩＥ加工するときに成生さ
れる反応生成物の一部も真空処理容器の内壁に堆積す
る。
【０００５】これらのフロロカーボン、カーボン、反応
生成物は真空処理容器の内壁に堆積し、徐々に厚くな
り、フロロカーボンなどを含む膜（以下、堆積膜とい
う。）が形成される。
生成物は真空処理容器の内壁に堆積し、徐々に厚くな
り、フロロカーボンなどを含む膜（以下、堆積膜とい
う。）が形成される。
【０００６】そして、堆積膜がある程度の厚さに達する
と、内壁から剥がれ、パーティクルの問題が起こる。こ
のような問題を未然に防止するために、現状では、堆積
膜がある程度の厚さに達する前の段階で、真空処理容器
内を大気開放し、湿式の洗浄を行っている。
と、内壁から剥がれ、パーティクルの問題が起こる。こ
のような問題を未然に防止するために、現状では、堆積
膜がある程度の厚さに達する前の段階で、真空処理容器
内を大気開放し、湿式の洗浄を行っている。
【０００７】ところで、絶縁膜のＲＩＥ加工には、種々
のパターンがあり、それぞれの要求により、選択される
ガスも異なる。例えば、ダマシンプロセスにおける配線
溝のＲＩＥ加工では、上述したビアホールのＲＩＥ加工
と異なるガスが使用される。
のパターンがあり、それぞれの要求により、選択される
ガスも異なる。例えば、ダマシンプロセスにおける配線
溝のＲＩＥ加工では、上述したビアホールのＲＩＥ加工
と異なるガスが使用される。
【０００８】ダマシンプロセスとは、近年用いられるよ
うになったプロセスであって、ＲＩＥ加工により絶縁膜
の表面に配線溝を形成し、その配線溝を埋め込むように
全面に配線となる金属膜を堆積し、その後、配線溝の外
部の不要な金属膜をＣＭＰ（Chemical Mechanical Poli
shing）により除去するプロセスである。
うになったプロセスであって、ＲＩＥ加工により絶縁膜
の表面に配線溝を形成し、その配線溝を埋め込むように
全面に配線となる金属膜を堆積し、その後、配線溝の外
部の不要な金属膜をＣＭＰ（Chemical Mechanical Poli
shing）により除去するプロセスである。
【０００９】ダマシンプロセスの場合、配線溝のパター
ンが配線のパターンを決めるため、高い寸法精度が要求
される。そのため、配線溝のＲＩＥ加工には、上述した
ビアホールのＲＩＥ加工の場合とは異なり、ガスの分解
により生成するフロロカーボンやカーボンの生成が少な
いガス種が選択される。
ンが配線のパターンを決めるため、高い寸法精度が要求
される。そのため、配線溝のＲＩＥ加工には、上述した
ビアホールのＲＩＥ加工の場合とは異なり、ガスの分解
により生成するフロロカーボンやカーボンの生成が少な
いガス種が選択される。
【００１０】選択されるガスが異なれば、真空処理容器
の内壁に形成される堆積膜の組成も当然に異なる。同じ
真空処理容器内で使用するガスが異なるＲＩＥ加工を行
い、組成が大きく異なる堆積膜の積層膜が形成された場
合、それぞれの堆積膜の熱膨張率の違いなどにより、よ
り短時間、堆積膜厚が薄い段階で、膜が剥がれ、パーテ
ィクルの問題が起こる。すなわち、堆積膜の剥がれは、
単に堆積膜の厚さが一定以上になるためだけで起こるも
のではない。
の内壁に形成される堆積膜の組成も当然に異なる。同じ
真空処理容器内で使用するガスが異なるＲＩＥ加工を行
い、組成が大きく異なる堆積膜の積層膜が形成された場
合、それぞれの堆積膜の熱膨張率の違いなどにより、よ
り短時間、堆積膜厚が薄い段階で、膜が剥がれ、パーテ
ィクルの問題が起こる。すなわち、堆積膜の剥がれは、
単に堆積膜の厚さが一定以上になるためだけで起こるも
のではない。
【００１１】現在、この種の問題を避けるために、あら
かじめ、使用するガス組成、あるいは堆積膜の質を考慮
し、使用する複数のＲＩＥ装置のそれぞれについて加工
する対象工程を限定している。
かじめ、使用するガス組成、あるいは堆積膜の質を考慮
し、使用する複数のＲＩＥ装置のそれぞれについて加工
する対象工程を限定している。
【００１２】さらに、工程毎に使用するガスの組成が大
きく異なる場合、直前に処理したガスによって堆積膜か
ら放出されたガスが、次の工程に影響を与えるという問
題もある。そのため、実際の加工する対象工程の数より
も多くのＲＩＥ装置を準備する必要がある。
きく異なる場合、直前に処理したガスによって堆積膜か
ら放出されたガスが、次の工程に影響を与えるという問
題もある。そのため、実際の加工する対象工程の数より
も多くのＲＩＥ装置を準備する必要がある。
【００１３】これらの種々の問題を解決するためには、
図３に示すように、同じＲＩＥ装置を用いて、ある被処
理基体群Ａi （ｉ=１〜１９）に対する同一の加工処理
の終了後、次の被処理機遺体群Ａj （ｊ＝ｉ＋１）の加
工処理に移る際、直前に成生された真空処理容器の内壁
の堆積膜をプラズマにより除去すること（プラズマクリ
ーニング）が必要である。
図３に示すように、同じＲＩＥ装置を用いて、ある被処
理基体群Ａi （ｉ=１〜１９）に対する同一の加工処理
の終了後、次の被処理機遺体群Ａj （ｊ＝ｉ＋１）の加
工処理に移る際、直前に成生された真空処理容器の内壁
の堆積膜をプラズマにより除去すること（プラズマクリ
ーニング）が必要である。
【００１４】しかしながら、このようなプラズマクリー
ニングを次の被処理基体群の加工処理に移る際に毎回行
うと、非常に長い時間がかかるため、現実的な解決策と
はいえない。
ニングを次の被処理基体群の加工処理に移る際に毎回行
うと、非常に長い時間がかかるため、現実的な解決策と
はいえない。
【００１５】
【発明が解決しようとする課題】上述の如く、堆積膜の
剥がれに関する種々の問題を解決するためには、同じＲ
ＩＥ装置を用いて、同一の加工処理終了後、次の加工処
理に移る際、直前に成生された真空処理容器の内壁の堆
積膜をプラズマにより除去することが必要であるが、こ
のような除去処理を次の加工処理に移る際に毎回行うに
は、非常に長い時間がかかるため、現実的な解決策とは
いえないという問題がある。
剥がれに関する種々の問題を解決するためには、同じＲ
ＩＥ装置を用いて、同一の加工処理終了後、次の加工処
理に移る際、直前に成生された真空処理容器の内壁の堆
積膜をプラズマにより除去することが必要であるが、こ
のような除去処理を次の加工処理に移る際に毎回行うに
は、非常に長い時間がかかるため、現実的な解決策とは
いえないという問題がある。
【００１６】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、同じ半導体製造装置を
用いて、複数の被処理基体群を一群ずつ処理する一連の
工程を効率的に行える半導体装置の製造方法を提供する
ことにある。
ので、その目的とするところは、同じ半導体製造装置を
用いて、複数の被処理基体群を一群ずつ処理する一連の
工程を効率的に行える半導体装置の製造方法を提供する
ことにある。
【００１７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。すなわち、上記目的を達成するため
に、本発明に係る半導体装置の製造方法は、複数の被処
理基体群を用意する工程と、同じ半導体製造装置を用い
て、前記複数の被処理基体群を一群ずつ処理する一連の
工程とを有し、現在処理を行っている第１の被処理基体
群の次に処理する第２の被処理基体群の処理履歴に基づ
いて、前記第２の処理基体群を処理する前に前記半導体
製造装置に対して所定の措置を施す必要があるか否かを
判断し、所定の措置を施す必要がない場合、該必要な措
置を施さずに前記第２の被処理基体群を処理することを
特徴とする。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。すなわち、上記目的を達成するため
に、本発明に係る半導体装置の製造方法は、複数の被処
理基体群を用意する工程と、同じ半導体製造装置を用い
て、前記複数の被処理基体群を一群ずつ処理する一連の
工程とを有し、現在処理を行っている第１の被処理基体
群の次に処理する第２の被処理基体群の処理履歴に基づ
いて、前記第２の処理基体群を処理する前に前記半導体
製造装置に対して所定の措置を施す必要があるか否かを
判断し、所定の措置を施す必要がない場合、該必要な措
置を施さずに前記第２の被処理基体群を処理することを
特徴とする。
【００１８】ここで、所定の措置を施す必要がある場
合、原則、該必要な措置を施した後、次の被処理基体群
を処理する。ただし、特段の事情がある場合には、所定
の措置を施さずに次の被処理基体群を処理することにな
る。
合、原則、該必要な措置を施した後、次の被処理基体群
を処理する。ただし、特段の事情がある場合には、所定
の措置を施さずに次の被処理基体群を処理することにな
る。
【００１９】本発明によれば、次の被処理基体群の処理
に移る際に、半導体製造装置に対して所定の措置を行う
必要があるか否かを判断し、必要がない場合、所定の措
置を行わずに次の被処理基体群を処理することにより、
所定の措置を行う回数を少なくできる。したがって、本
発明によれば、複数の被処理基体群を一群ずつ処理する
一連の工程を効率的に行えるようになる。
に移る際に、半導体製造装置に対して所定の措置を行う
必要があるか否かを判断し、必要がない場合、所定の措
置を行わずに次の被処理基体群を処理することにより、
所定の措置を行う回数を少なくできる。したがって、本
発明によれば、複数の被処理基体群を一群ずつ処理する
一連の工程を効率的に行えるようになる。
【００２０】また、本発明に係る他の半導体装置の製造
方法は、複数の被処理基体群を用意する工程と、同じ半
導体製造装置を用いて、前記複数の被処理基体群を一群
ずつ処理する一連の工程とを有し、現在処理を行ってい
る被処理基体群の後に処理する、残りの被処理基体群の
処理履歴に基づいて、現在処理を行っている被処理基体
群の処理が終了した後に、前記半導体製造装置に対して
所定の措置を施さずに処理を行える被処理基体群を前記
残りの被処理基体群の中から抽出し、この抽出した被処
理基体群を現在処理を行っている被処理基体群の後に処
理することを特徴とする。
方法は、複数の被処理基体群を用意する工程と、同じ半
導体製造装置を用いて、前記複数の被処理基体群を一群
ずつ処理する一連の工程とを有し、現在処理を行ってい
る被処理基体群の後に処理する、残りの被処理基体群の
処理履歴に基づいて、現在処理を行っている被処理基体
群の処理が終了した後に、前記半導体製造装置に対して
所定の措置を施さずに処理を行える被処理基体群を前記
残りの被処理基体群の中から抽出し、この抽出した被処
理基体群を現在処理を行っている被処理基体群の後に処
理することを特徴とする。
【００２１】本発明によれば、残りの被処理基体群を処
理する際に、半導体製造装置に対して所定の措置を行う
必要がない被処理基体群を現在処理している被処理基体
群の後に処理することにより、所定の措置を行う回数を
少なくできる。したがって、本発明によれば、複数の被
処理基体群を一群ずつ処理する一連の工程を効率的に行
えるようになる。
理する際に、半導体製造装置に対して所定の措置を行う
必要がない被処理基体群を現在処理している被処理基体
群の後に処理することにより、所定の措置を行う回数を
少なくできる。したがって、本発明によれば、複数の被
処理基体群を一群ずつ処理する一連の工程を効率的に行
えるようになる。
【００２２】本発明の上記ならびにその他の目的と新規
な特徴は、本明細書の記載および添付図面によって明ら
かになるであろう。
な特徴は、本明細書の記載および添付図面によって明ら
かになるであろう。
【００２３】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態（以下、実施形態という）を説明する。
の実施の形態（以下、実施形態という）を説明する。
【００２４】（第１の実施形態）図１は、本発明の第１
の実施形態に係るＲＩＥ装置を用いた複数のＳｉ基板処
理群の処理方法を模式的に示す図である。
の実施形態に係るＲＩＥ装置を用いた複数のＳｉ基板処
理群の処理方法を模式的に示す図である。
【００２５】図において、Ａ１、Ａ３、Ａ４、Ａ６、Ａ
７、Ａ１０、Ａ１２、Ａ１５、Ａ１９は、酸化膜に対し
て配線溝のＲＩＥ加工を行うＳｉ基板群（ロット）を示
している。このＲＩＥ加工のプロセス条件は、圧力が４
０ｍＴｏｒｒ，印加電力が高周波の１４００Ｗ、エッチ
ングガスおよびその流量がＣＦ4 ／Ａｒ／Ｏ2 ＝８０Ｓ
ＣＣＭ／１６０ＳＣＣＭ／２０ＳＣＣＭ、基板温度が４
０度である。
７、Ａ１０、Ａ１２、Ａ１５、Ａ１９は、酸化膜に対し
て配線溝のＲＩＥ加工を行うＳｉ基板群（ロット）を示
している。このＲＩＥ加工のプロセス条件は、圧力が４
０ｍＴｏｒｒ，印加電力が高周波の１４００Ｗ、エッチ
ングガスおよびその流量がＣＦ4 ／Ａｒ／Ｏ2 ＝８０Ｓ
ＣＣＭ／１６０ＳＣＣＭ／２０ＳＣＣＭ、基板温度が４
０度である。
【００２６】また、図において、Ａ２、Ａ５、Ａ８、Ａ
９、Ａ１１、Ａ１３、Ａ１４、Ａ１６、Ａ１７、Ａ１
８、Ａ２０は、酸化膜に対して高アスペクトのコンタク
トホールのＲＩＥ加工を行うＳｉ基板群（ロット）を示
している。
９、Ａ１１、Ａ１３、Ａ１４、Ａ１６、Ａ１７、Ａ１
８、Ａ２０は、酸化膜に対して高アスペクトのコンタク
トホールのＲＩＥ加工を行うＳｉ基板群（ロット）を示
している。
【００２７】上記ＲＩＥ加工のプロセス条件は、圧力が
４５ｍＴｏｒｒ，印加電力が高周波の１５００Ｗ、エッ
チングガスおよびその流量はＣ４Ｆ8 ／ＣＯ／Ａｒ／Ｏ
2 ＝１３ＳＣＣＭ／４６ＳＣＣＭ／２２０ＳＣＣＭ／４
ＳＣＣＭ、基板温度が４０度である。
４５ｍＴｏｒｒ，印加電力が高周波の１５００Ｗ、エッ
チングガスおよびその流量はＣ４Ｆ8 ／ＣＯ／Ａｒ／Ｏ
2 ＝１３ＳＣＣＭ／４６ＳＣＣＭ／２２０ＳＣＣＭ／４
ＳＣＣＭ、基板温度が４０度である。
【００２８】ここで、酸化膜のＲＩＥ加工は、大きく分
けて、２種類のタイプがある。第１のタイプは、コンタ
クトのＲＩＥ加工、ＳＡＣ（Self Align Contact）のＲ
ＩＥ加工、Ｖｉａ（金属配線に落ちるビアホール）のＲ
ＩＥ加工などのＲＩＥ加工である。
けて、２種類のタイプがある。第１のタイプは、コンタ
クトのＲＩＥ加工、ＳＡＣ（Self Align Contact）のＲ
ＩＥ加工、Ｖｉａ（金属配線に落ちるビアホール）のＲ
ＩＥ加工などのＲＩＥ加工である。
【００２９】この第１のタイプのＲＩＥ加工の場合、フ
ォトレジストパターンのエッチングレートや、露出する
下地のエッチングレートよりも、酸化膜のエッチングレ
ートが十分に高くなるような選択比を確保する必要があ
る。そのため、エッチングガスには堆積膜の生成を積極
的に起させるガス系を用いる。その結果、真空反応容器
の内壁にもガスの分解生成物などからなる堆積膜が厚く
堆積する。
ォトレジストパターンのエッチングレートや、露出する
下地のエッチングレートよりも、酸化膜のエッチングレ
ートが十分に高くなるような選択比を確保する必要があ
る。そのため、エッチングガスには堆積膜の生成を積極
的に起させるガス系を用いる。その結果、真空反応容器
の内壁にもガスの分解生成物などからなる堆積膜が厚く
堆積する。
【００３０】第２のタイプは、酸化膜表面の配線溝のＲ
ＩＥ加工や、配線となる金属膜のマスクのＲＩＥ加工な
どのＲＩＥ加工である。
ＩＥ加工や、配線となる金属膜のマスクのＲＩＥ加工な
どのＲＩＥ加工である。
【００３１】この第２のタイプのＲＩＥ加工の場合、配
線の寸法に影響を与えるため、レジストパターンの寸法
をレジストに忠実に転写する必要がある。それゆえ、エ
ッチングガスにはるべく堆積膜の生成を押さえるような
ガス系を用いる．酸化膜のＲＩＥ加工の場合、酸化膜上
にフォトレジストパターンが形成されたＳｉ基板群（ロ
ット）は、順次ＲＩＥの工程へと進む。このとき、通常
は、ＲＩＥの工程に進んだものからＲＩＥ加工が行われ
る。これは、Ｓｉ基板群（ロット）が滞留するのを防ぐ
ためであり、それぞれのＳｉ基板群（ロット）がＲＩＥ
装置で、どのようなタイプのＲＩＥ加工が行われるか
は、考慮に入れない。
線の寸法に影響を与えるため、レジストパターンの寸法
をレジストに忠実に転写する必要がある。それゆえ、エ
ッチングガスにはるべく堆積膜の生成を押さえるような
ガス系を用いる．酸化膜のＲＩＥ加工の場合、酸化膜上
にフォトレジストパターンが形成されたＳｉ基板群（ロ
ット）は、順次ＲＩＥの工程へと進む。このとき、通常
は、ＲＩＥの工程に進んだものからＲＩＥ加工が行われ
る。これは、Ｓｉ基板群（ロット）が滞留するのを防ぐ
ためであり、それぞれのＳｉ基板群（ロット）がＲＩＥ
装置で、どのようなタイプのＲＩＥ加工が行われるか
は、考慮に入れない。
【００３２】現状では、例えば第１のタイプのＲＩＥ加
工を施したＳｉ基板群（ロット）に対して、第２のタイ
プのＲＩＥ加工を施すと、第１のタイプのＲＩＥ加工に
よって真空反応容器の内壁に形成された堆積膜からガス
が発生し、このガスによって第２のタイプのＲＩＥ加工
中において、エッチング速度や、選択比、加工形状など
に影響が生じる。
工を施したＳｉ基板群（ロット）に対して、第２のタイ
プのＲＩＥ加工を施すと、第１のタイプのＲＩＥ加工に
よって真空反応容器の内壁に形成された堆積膜からガス
が発生し、このガスによって第２のタイプのＲＩＥ加工
中において、エッチング速度や、選択比、加工形状など
に影響が生じる。
【００３３】このような不都合は、図３に示したよう
に、Ｓｉ基板群（ロット）を処理した後に毎回ＲＩＥ装
置の真空処理容器内をプラズマクリーニングにより洗浄
し、真空処理容器の内壁に形成された堆積膜を除去する
ことで防ぐことができる。
に、Ｓｉ基板群（ロット）を処理した後に毎回ＲＩＥ装
置の真空処理容器内をプラズマクリーニングにより洗浄
し、真空処理容器の内壁に形成された堆積膜を除去する
ことで防ぐことができる。
【００３４】しかし、あるＳｉ基板群（ロット）とその
次に処理するＳｉ板群が同じタイプのＲＩＥ加工である
場合も少なくない。その場合、本来プラズマクリーニン
を行う必要はなく、機械的に行うプラズマクリーニング
による洗浄工程が無駄になってしまう。しかも、この種
の洗浄工程は、時間を要するため、半導体装置の生産性
を落とす原因となる。
次に処理するＳｉ板群が同じタイプのＲＩＥ加工である
場合も少なくない。その場合、本来プラズマクリーニン
を行う必要はなく、機械的に行うプラズマクリーニング
による洗浄工程が無駄になってしまう。しかも、この種
の洗浄工程は、時間を要するため、半導体装置の生産性
を落とす原因となる。
【００３５】そこで、本実施形態では、あるＳｉ基板群
Ａi （ｉ=１〜１９）のＲＩＥ加工の終了までに、待機
している次に処理すべきＳｉ基板群Ａj （ｊ＝ｉ＋１）
の処理履歴を調べ、どのようなタイプのＲＩＥ加工を行
うかを判断し、Ｓｉ基板群Ａi との間でプラズマクリー
ニングによる洗浄が必要か否かを判断し、同一タイプの
ＲＩＥ加工を行う場合には、洗浄は行わない。
Ａi （ｉ=１〜１９）のＲＩＥ加工の終了までに、待機
している次に処理すべきＳｉ基板群Ａj （ｊ＝ｉ＋１）
の処理履歴を調べ、どのようなタイプのＲＩＥ加工を行
うかを判断し、Ｓｉ基板群Ａi との間でプラズマクリー
ニングによる洗浄が必要か否かを判断し、同一タイプの
ＲＩＥ加工を行う場合には、洗浄は行わない。
【００３６】図１を用いて具体的に説明すると、Ｓｉ基
板群Ａ１は最初にＲＩＥ加工を行うＳｉ基板なので、そ
の処理履歴に関係なく、Ｓｉ基板群Ａ1のＲＩＥ加工の
前には洗浄を行う。
板群Ａ１は最初にＲＩＥ加工を行うＳｉ基板なので、そ
の処理履歴に関係なく、Ｓｉ基板群Ａ1のＲＩＥ加工の
前には洗浄を行う。
【００３７】次に、Ｓｉ基板群Ａ２はその処理履歴から
第２のタイプのＲＩＥ加工が行われると判断されたもの
である。現在処理しているＳｉ基板群Ａ１は、第１のタ
イプのＲＩＥ加工が行われているので、Ｓｉ基板群Ａ２
のＲＩＥ加工の前には、洗浄を行う。
第２のタイプのＲＩＥ加工が行われると判断されたもの
である。現在処理しているＳｉ基板群Ａ１は、第１のタ
イプのＲＩＥ加工が行われているので、Ｓｉ基板群Ａ２
のＲＩＥ加工の前には、洗浄を行う。
【００３８】次に、Ｓｉ基板群Ａ３はその処理履歴から
第１のタイプのＲＩＥ加工が行われると判断されたもの
である。現在処理しているＳｉ基板群Ａ２は第２のタイ
プのＲＩＥ加工が行われているので、Ｓｉ基板群Ａ３の
ＲＩＥ加工の前には、洗浄を行う。
第１のタイプのＲＩＥ加工が行われると判断されたもの
である。現在処理しているＳｉ基板群Ａ２は第２のタイ
プのＲＩＥ加工が行われているので、Ｓｉ基板群Ａ３の
ＲＩＥ加工の前には、洗浄を行う。
【００３９】次に、Ｓｉ基板群Ａ４はその処理履歴から
第１のタイプのＲＩＥ加工が行われると判断されたもの
である。現在処理しているＳｉ基板群Ａ２は第１のタイ
プのＲＩＥ加工が行われているので、Ｓｉ基板群Ａ４の
ＲＩＥ加工の前には、洗浄を行わない。
第１のタイプのＲＩＥ加工が行われると判断されたもの
である。現在処理しているＳｉ基板群Ａ２は第１のタイ
プのＲＩＥ加工が行われているので、Ｓｉ基板群Ａ４の
ＲＩＥ加工の前には、洗浄を行わない。
【００４０】以下、同様にして、Ｓｉ基板群Ａ５〜Ａ２
０のＲＩＥ加工の前に、Ｓｉ基板群Ａ５〜Ａ２０の処理
履歴に基づいてＲＩＥ加工のタイプを判断し、それに基
づいて次のＳｉ基板群のＲＩＥ加工の前に洗浄が必要か
否かを判断し、必要がなければ洗浄を行わず、連続して
次のＳｉ基板群のＲＩＥ加工を行う。
０のＲＩＥ加工の前に、Ｓｉ基板群Ａ５〜Ａ２０の処理
履歴に基づいてＲＩＥ加工のタイプを判断し、それに基
づいて次のＳｉ基板群のＲＩＥ加工の前に洗浄が必要か
否かを判断し、必要がなければ洗浄を行わず、連続して
次のＳｉ基板群のＲＩＥ加工を行う。
【００４１】その結果、本実施形態の場合、図１に示す
ように、１４回の洗浄で済む。これに対して、図３の従
来技術の場合、何の判断もせずに機械的に毎回洗浄を行
うので、２０回の洗浄が必要となる。言い換えれば、従
来技術の場合、無駄な洗浄工程が６回もあることにな
る。
ように、１４回の洗浄で済む。これに対して、図３の従
来技術の場合、何の判断もせずに機械的に毎回洗浄を行
うので、２０回の洗浄が必要となる。言い換えれば、従
来技術の場合、無駄な洗浄工程が６回もあることにな
る。
【００４２】かくして本実施形態によれば、ＲＩＥ装置
を用いて複数のＳｉ基板群を一群ずつＲＩＥ加工する一
連の工程を有する半導体装置の製造方法において、直前
のＳｉ基板のＲＩＥ加工によって生成された反応生成物
からなる堆積膜や、ＲＩＥ加工に用いた反応性ガスの分
解により生成された物質からなる堆積膜を効率良くプラ
ズマクリーニングによりＲＩＥ装置の内壁から除去で
き、その結果として半導体装置の生産効率を改善できる
ようになる。
を用いて複数のＳｉ基板群を一群ずつＲＩＥ加工する一
連の工程を有する半導体装置の製造方法において、直前
のＳｉ基板のＲＩＥ加工によって生成された反応生成物
からなる堆積膜や、ＲＩＥ加工に用いた反応性ガスの分
解により生成された物質からなる堆積膜を効率良くプラ
ズマクリーニングによりＲＩＥ装置の内壁から除去で
き、その結果として半導体装置の生産効率を改善できる
ようになる。
【００４３】（第２の実施形態）図２は、本発明の第２
の実施形態に係るＲＩＥ装置を用いた複数のＳｉ基板処
理群の処理方法を模式的に示す図である。なお、図１と
対応する部分には図１と同一符号を付してあり、詳細な
説明は省略する。
の実施形態に係るＲＩＥ装置を用いた複数のＳｉ基板処
理群の処理方法を模式的に示す図である。なお、図１と
対応する部分には図１と同一符号を付してあり、詳細な
説明は省略する。
【００４４】本実施形態の特徴は、現在処理しているＳ
ｉ基板群の後に待機している、複数のＳｉ基板群の処理
順序を洗浄回数が少なくるように順番を変えることにあ
る。具体的には、待機しているＳｉ基板群の処理履歴に
基づき、なるべく同じタイプのＲＩＥ加工が続くように
順番を変える。
ｉ基板群の後に待機している、複数のＳｉ基板群の処理
順序を洗浄回数が少なくるように順番を変えることにあ
る。具体的には、待機しているＳｉ基板群の処理履歴に
基づき、なるべく同じタイプのＲＩＥ加工が続くように
順番を変える。
【００４５】図２を用いて具体的に説明すると、Ｓｉ基
板群Ａ１は最初にＲＩＥ加工を行うＳｉ基板なので、そ
の処理履歴に関係なく、Ｓｉ基板群Ａ１のＲＩＥ加工の
前には洗浄を行う。
板群Ａ１は最初にＲＩＥ加工を行うＳｉ基板なので、そ
の処理履歴に関係なく、Ｓｉ基板群Ａ１のＲＩＥ加工の
前には洗浄を行う。
【００４６】次に、Ｓｉ基板群Ａ２はその処理履歴から
第２のタイプのＲＩＥ加工が行われると判断されたもの
である。現在処理しているＳｉ基板群Ａ１は、第１のタ
イプのＲＩＥ加工が行われているので、Ｓｉ基板群Ａ１
とＳｉ基板群Ａ２とでは異なるタイプのＲＩＥ加工が行
われることになる。
第２のタイプのＲＩＥ加工が行われると判断されたもの
である。現在処理しているＳｉ基板群Ａ１は、第１のタ
イプのＲＩＥ加工が行われているので、Ｓｉ基板群Ａ１
とＳｉ基板群Ａ２とでは異なるタイプのＲＩＥ加工が行
われることになる。
【００４７】Ｓｉ処理群Ａ３はその処理履歴から第２の
タイプのＲＩＥ加工が行われると判断されたものであ
る。現在処理しているＳｉ基板群Ａ１は、第１のタイプ
のＲＩＥ加工が行われているので、Ｓｉ基板群Ａ１とＳ
ｉ基板群Ａ３とは同じタイプのＲＩＥ加工が行われるこ
とになる。
タイプのＲＩＥ加工が行われると判断されたものであ
る。現在処理しているＳｉ基板群Ａ１は、第１のタイプ
のＲＩＥ加工が行われているので、Ｓｉ基板群Ａ１とＳ
ｉ基板群Ａ３とは同じタイプのＲＩＥ加工が行われるこ
とになる。
【００４８】そこで、本発明では、Ｓｉ基板群Ａ１のＲ
ＩＥ加工中にＳｉ基板群Ａ２とＳｉ基板群Ａ３の順番を
変え、第１のタイプのＲＩＥ加工が２回続くようにす
る。
ＩＥ加工中にＳｉ基板群Ａ２とＳｉ基板群Ａ３の順番を
変え、第１のタイプのＲＩＥ加工が２回続くようにす
る。
【００４９】次に、Ｓｉ基板群Ａ３のＲＩＥ加工中に、
その後に待機しているＳｉ処理群に行われるＲＩＥ加工
のタイプを処理履歴から判断する。Ｓｉ処理群Ａ２につ
いては、前の工程で既に第２のタイプのＲＩＥを行う判
断しているので、上記は判断は省略できる。現在処理し
ているＳｉ基板群Ａ３は、第１のタイプのＲＩＥ加工が
行われているので、Ｓｉ基板群Ａ３とＳｉ基板群Ａ２と
では異なるタイプのＲＩＥ加工が行われることになる。
その後に待機しているＳｉ処理群に行われるＲＩＥ加工
のタイプを処理履歴から判断する。Ｓｉ処理群Ａ２につ
いては、前の工程で既に第２のタイプのＲＩＥを行う判
断しているので、上記は判断は省略できる。現在処理し
ているＳｉ基板群Ａ３は、第１のタイプのＲＩＥ加工が
行われているので、Ｓｉ基板群Ａ３とＳｉ基板群Ａ２と
では異なるタイプのＲＩＥ加工が行われることになる。
【００５０】Ｓｉ処理群Ａ４はその処理履歴から第１の
タイプのＲＩＥ加工が行われると判断されたものであ
る。現在処理しているＳｉ基板群Ａ３は、第１のタイプ
のＲＩＥ加工が行われているので、Ｓｉ基板群Ａ３とＳ
ｉ基板群Ａ４とは同じタイプのＲＩＥ加工が行われるこ
とになる。
タイプのＲＩＥ加工が行われると判断されたものであ
る。現在処理しているＳｉ基板群Ａ３は、第１のタイプ
のＲＩＥ加工が行われているので、Ｓｉ基板群Ａ３とＳ
ｉ基板群Ａ４とは同じタイプのＲＩＥ加工が行われるこ
とになる。
【００５１】そこで、本発明では、Ｓｉ基板３のＲＩＥ
加工中にＳｉ基板群Ａ２とＳｉ基板群Ａ４の順番を変
え、第１のタイプのＲＩＥ加工が３回続くようにする。
加工中にＳｉ基板群Ａ２とＳｉ基板群Ａ４の順番を変
え、第１のタイプのＲＩＥ加工が３回続くようにする。
【００５２】以下、同様にして、待機しているＳｉ基板
群の処理履歴に基づいて各Ｓｉ基板群に行うＲＩＥ加工
のタイプを判断し、同じタイプのＲＩＥ加工が続くよう
に、待機しているＳｉ基板群の順序を変える。その結
果、本実施形態の場合、図２に示すように、従来技術で
は２０回も行っていた洗浄を７回まで低減できる。
群の処理履歴に基づいて各Ｓｉ基板群に行うＲＩＥ加工
のタイプを判断し、同じタイプのＲＩＥ加工が続くよう
に、待機しているＳｉ基板群の順序を変える。その結
果、本実施形態の場合、図２に示すように、従来技術で
は２０回も行っていた洗浄を７回まで低減できる。
【００５３】かくして本実施形態によれば、第１の実施
形態と同様に、ＲＩＥ装置を用いて複数のＳｉ基板群を
一群ずつＲＩＥ加工する一連の工程を効率的に行え、そ
の結果として半導体装置の生産効率を改善できるように
なる。
形態と同様に、ＲＩＥ装置を用いて複数のＳｉ基板群を
一群ずつＲＩＥ加工する一連の工程を効率的に行え、そ
の結果として半導体装置の生産効率を改善できるように
なる。
【００５４】以上、本発明の実施形態について説明した
が、本発明はこれらの実施形態に限定されるものではな
い。例えば、上記実施形態では、被処理基体群としてＳ
ｉ基板群を例にとって説明したが、ＳｉＧｅ基板群など
他の半導体基板群を用いても良く、さらにガラス基板群
等の絶縁基板群に対しても本発明は有効である。
が、本発明はこれらの実施形態に限定されるものではな
い。例えば、上記実施形態では、被処理基体群としてＳ
ｉ基板群を例にとって説明したが、ＳｉＧｅ基板群など
他の半導体基板群を用いても良く、さらにガラス基板群
等の絶縁基板群に対しても本発明は有効である。
【００５５】また、上記実施形態では、ＲＩＥ装置を用
いた場合について説明したが、プラズマＣＶＤ装置等の
他のプラズマ処理装置を用いても良く、さらにプラズマ
を用いなくても複数の被処理基体群の一連の処理工程中
に洗浄等の所定の処理を適宜行う必要がある他の半導体
製造装置に対しても本発明は有効である。
いた場合について説明したが、プラズマＣＶＤ装置等の
他のプラズマ処理装置を用いても良く、さらにプラズマ
を用いなくても複数の被処理基体群の一連の処理工程中
に洗浄等の所定の処理を適宜行う必要がある他の半導体
製造装置に対しても本発明は有効である。
【００５６】また、上記実施形態には種々の段階の発明
が含まれており、開示される複数の構成要件における適
宜な組み合わせにより種々の発明が抽出され得る。例え
ば、実施形態に示される全構成要件から幾つかの構成要
件が削除されても、発明が解決しようとする課題の欄で
述べた課題を解決できる場合には、この構成要件が削除
された構成が発明として抽出され得る。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施できる。
が含まれており、開示される複数の構成要件における適
宜な組み合わせにより種々の発明が抽出され得る。例え
ば、実施形態に示される全構成要件から幾つかの構成要
件が削除されても、発明が解決しようとする課題の欄で
述べた課題を解決できる場合には、この構成要件が削除
された構成が発明として抽出され得る。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施できる。
【００５７】
【発明の効果】以上詳説したように本発明によれば、同
じ半導体製造装置を用いて、複数の被処理基体群を一群
ずつ処理する一連の工程を効率的に行える半導体装置の
製造方法を実現できるようになる。
じ半導体製造装置を用いて、複数の被処理基体群を一群
ずつ処理する一連の工程を効率的に行える半導体装置の
製造方法を実現できるようになる。
【図１】本発明の第１の実施形態に係るＲＩＥ装置を用
いた複数のＳｉ基板処理群の処理方法を模式的に示す図
いた複数のＳｉ基板処理群の処理方法を模式的に示す図
【図２】本発明の第２の実施形態に係るＲＩＥ装置を用
いた複数のＳｉ基板処理群の処理方法を模式的に示す図
いた複数のＳｉ基板処理群の処理方法を模式的に示す図
【図３】従来のＲＩＥ装置を用いた複数のＳｉ基板処理
群の処理方法を模式的に示す図
群の処理方法を模式的に示す図
Ａ１，Ａ３，Ａ４，Ａ６，Ａ７，Ａ１０，Ａ１２，Ａ１
５，Ａ１９…第１のタイプのＲＩＥ加工を行うＳｉ基板
群（第１の被処理基体群） Ａ２，Ａ５，Ａ８，Ａ９，Ａ１１，Ａ１３，Ａ１４，Ａ
１６，１７Ａ，Ａ１８，Ａ２０…第２のタイプのＲＩＥ
加工を行うＳｉ基板群（第２の被処理基体群）
５，Ａ１９…第１のタイプのＲＩＥ加工を行うＳｉ基板
群（第１の被処理基体群） Ａ２，Ａ５，Ａ８，Ａ９，Ａ１１，Ａ１３，Ａ１４，Ａ
１６，１７Ａ，Ａ１８，Ａ２０…第２のタイプのＲＩＥ
加工を行うＳｉ基板群（第２の被処理基体群）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥村 勝弥 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 5F004 AA14 AA16 BA04 CA09 DA00 DA01 DA23 DA26 DB03 EB01 EB02 5F045 BB08 GB15 HA11
Claims (6)
- 【請求項１】複数の被処理基体群を用意する工程と、 同じ半導体製造装置を用いて、前記複数の被処理基体群
を一群ずつ処理する一連の工程とを有し、 現在処理を行っている第１の被処理基体群の次に処理す
る第２の被処理基体群の処理履歴に基づいて、前記第２
の処理基体群を処理する前に前記半導体製造装置に対し
て所定の措置を施す必要があるか否かを判断し、所定の
措置を施す必要がない場合、該必要な措置を施さずに前
記第２の被処理基体群を処理することを特徴とする半導
体装置の製造方法。 - 【請求項２】複数の被処理基体群を用意する工程と、 同じ半導体製造装置を用いて、前記複数の被処理基体群
を一群ずつ処理する一連の工程とを有し、 現在処理を行っている被処理基体群の後に処理する、残
りの被処理基体群の処理履歴に基づいて、現在処理を行
っている被処理基体群の処理が終了した後に、前記半導
体製造装置に対して所定の措置を施さずに処理を行える
被処理基体群を前記残りの被処理基体群の中から抽出
し、この抽出した被処理基体群を現在処理を行っている
被処理基体群の後に処理することを特徴とする半導体装
置の製造方法。 - 【請求項３】前記半導体製造装置は、プラズマ処理装置
であることを特徴とする請求項１または２に記載の半導
体装置の製造方法。 - 【請求項４】前記プラズマ処理装置は、プラズマエッチ
ング装置であることを特徴とする請求項１または２に記
載の半導体装置の製造方法。 - 【請求項５】前記所定の措置は、前記半導体製造装置が
有する処理容器内のクリーニングであることを特徴とす
る請求項１ないし４のいずれか１項に記載の半導体装置
の製造方法。 - 【請求項６】前記クリーニングは、プラズマを用いたク
リーニングであることを特徴とする請求項５に記載の半
導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001095306A JP2002299315A (ja) | 2001-03-29 | 2001-03-29 | 半導体装置の製造方法 |
| TW091105746A TW538435B (en) | 2001-03-29 | 2002-03-25 | Method of making semiconductor device |
| KR10-2002-0017006A KR100464579B1 (ko) | 2001-03-29 | 2002-03-28 | 반도체 장치 제조 방법 |
| US10/107,434 US6911398B2 (en) | 2001-03-29 | 2002-03-28 | Method of sequentially processing a plurality of lots each including semiconductor substrates |
| CNB021087113A CN1197122C (zh) | 2001-03-29 | 2002-03-29 | 制造半导体器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001095306A JP2002299315A (ja) | 2001-03-29 | 2001-03-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002299315A true JP2002299315A (ja) | 2002-10-11 |
| JP2002299315A5 JP2002299315A5 (ja) | 2005-06-16 |
Family
ID=18949375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001095306A Abandoned JP2002299315A (ja) | 2001-03-29 | 2001-03-29 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6911398B2 (ja) |
| JP (1) | JP2002299315A (ja) |
| KR (1) | KR100464579B1 (ja) |
| CN (1) | CN1197122C (ja) |
| TW (1) | TW538435B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009024229A (ja) * | 2007-07-20 | 2009-02-05 | Hitachi Kokusai Electric Inc | 基板処理装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004221313A (ja) * | 2003-01-15 | 2004-08-05 | Kawasaki Microelectronics Kk | 半導体製造工程の管理方法および半導体製造ラインの管理システム |
| US7113253B2 (en) * | 2003-09-16 | 2006-09-26 | Asml Netherlands B.V. | Method, apparatus and computer product for substrate processing |
| WO2008015912A1 (fr) * | 2006-07-31 | 2008-02-07 | Tokyo Electron Limited | Appareil de traitement de substrat, programme, support d'enregistrement et procédé de détermination de la nécessité de conditionnement |
| JP5220447B2 (ja) * | 2008-03-17 | 2013-06-26 | 東京エレクトロン株式会社 | 基板処理システムの洗浄方法、記憶媒体及び基板処理システム |
| JP2010098053A (ja) * | 2008-10-15 | 2010-04-30 | Tokyo Electron Ltd | クリーニング方法及び記録媒体 |
| JP5431901B2 (ja) * | 2008-12-26 | 2014-03-05 | キヤノンアネルバ株式会社 | インライン真空処理装置、インライン真空処理装置の制御方法、情報記録媒体の製造方法 |
| US10157741B1 (en) * | 2017-07-31 | 2018-12-18 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of manufacturing a semiconductor structure |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0785155A (ja) * | 1993-06-23 | 1995-03-31 | Sony Corp | ロット管理装置 |
| JP3522912B2 (ja) * | 1994-08-01 | 2004-04-26 | 東京エレクトロン株式会社 | 洗浄処理装置およびその制御方法 |
| US5985032A (en) * | 1995-05-17 | 1999-11-16 | Matsushita Electric Industrial Co., Ltd. | Semiconductor manufacturing apparatus |
| JPH10149990A (ja) * | 1996-11-19 | 1998-06-02 | Kokusai Electric Co Ltd | ガスクリーニング方法 |
| JPH10199817A (ja) | 1997-01-10 | 1998-07-31 | Kokusai Electric Co Ltd | 成膜装置 |
| US6280790B1 (en) * | 1997-06-30 | 2001-08-28 | Applied Materials, Inc. | Reducing the deposition rate of volatile contaminants onto an optical component of a substrate processing system |
| WO1999025494A1 (en) * | 1997-11-14 | 1999-05-27 | Tokyo Electron Limited | All-surface biasable and/or temperature-controlled electrostatically-shielded rf plasma source |
| US6168672B1 (en) * | 1998-03-06 | 2001-01-02 | Applied Materials Inc. | Method and apparatus for automatically performing cleaning processes in a semiconductor wafer processing system |
| KR19990076407A (ko) * | 1998-03-31 | 1999-10-15 | 윤종용 | 반도체장치의 제조공정에 있어서의 박막 형성방법 |
| TW417154B (en) * | 1998-08-05 | 2001-01-01 | Tokyo Electron Ltd | Coating and developing method and apparatus therefor |
| KR100331779B1 (ko) * | 1999-07-02 | 2002-04-09 | 김광교 | 반도체 세정설비의 구동 제어방법 |
| JP2001351868A (ja) * | 2000-06-07 | 2001-12-21 | Hitachi Kokusai Electric Inc | 半導体製造装置 |
-
2001
- 2001-03-29 JP JP2001095306A patent/JP2002299315A/ja not_active Abandoned
-
2002
- 2002-03-25 TW TW091105746A patent/TW538435B/zh not_active IP Right Cessation
- 2002-03-28 US US10/107,434 patent/US6911398B2/en not_active Expired - Fee Related
- 2002-03-28 KR KR10-2002-0017006A patent/KR100464579B1/ko not_active Expired - Fee Related
- 2002-03-29 CN CNB021087113A patent/CN1197122C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009024229A (ja) * | 2007-07-20 | 2009-02-05 | Hitachi Kokusai Electric Inc | 基板処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW538435B (en) | 2003-06-21 |
| KR20020077191A (ko) | 2002-10-11 |
| US20020155727A1 (en) | 2002-10-24 |
| KR100464579B1 (ko) | 2005-01-03 |
| US6911398B2 (en) | 2005-06-28 |
| CN1379438A (zh) | 2002-11-13 |
| CN1197122C (zh) | 2005-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6391788B1 (en) | Two etchant etch method | |
| JPH11260785A (ja) | フォトレジスト材料とエッチング残留物の除去方法 | |
| JP2009076661A (ja) | 半導体装置の製造方法 | |
| JPH07153746A (ja) | ドライエッチング室のクリーニング方法 | |
| WO2003090267A1 (en) | Method for removing photoresist and etch residues | |
| EP1320876A2 (en) | Integration of silicon etch and chamber cleaning processes | |
| US5240555A (en) | Method and apparatus for cleaning semiconductor etching machines | |
| JP2002299315A (ja) | 半導体装置の製造方法 | |
| JP4755963B2 (ja) | 半導体装置の製造方法 | |
| JP2003023072A (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| JP2002299316A (ja) | プラズマ処理方法 | |
| JPH02140923A (ja) | アルミニウム合金膜のエッチング方法 | |
| JPH04354118A (ja) | 半導体装置の製造方法 | |
| JPH05144779A (ja) | シリコン酸化膜のドライエツチング方法 | |
| JPH04313223A (ja) | 半導体装置の製造方法 | |
| JPH11243080A (ja) | 半導体基板のエッチング方法 | |
| JP2001176843A (ja) | ドライクリーニング方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JPH1012734A (ja) | 半導体装置の製造方法 | |
| JPH05109702A (ja) | 半導体装置の製造方法 | |
| JPH0855838A (ja) | 微細加工装置のクリーニング方法 | |
| US7192874B2 (en) | Method for reducing foreign material concentrations in etch chambers | |
| JP3256082B2 (ja) | プラズマクリーニング方法 | |
| JP3409357B2 (ja) | エッチング方法 | |
| KR100576439B1 (ko) | 반도체 소자의 식각 챔버 클리닝 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040917 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040917 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20051007 |