[go: up one dir, main page]

JP2002218739A - Power supply circuit and semiconductor card using the same - Google Patents

Power supply circuit and semiconductor card using the same

Info

Publication number
JP2002218739A
JP2002218739A JP2001010152A JP2001010152A JP2002218739A JP 2002218739 A JP2002218739 A JP 2002218739A JP 2001010152 A JP2001010152 A JP 2001010152A JP 2001010152 A JP2001010152 A JP 2001010152A JP 2002218739 A JP2002218739 A JP 2002218739A
Authority
JP
Japan
Prior art keywords
circuit
supply voltage
level
voltage
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001010152A
Other languages
Japanese (ja)
Inventor
Shinichi Mizoguchi
慎一 溝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001010152A priority Critical patent/JP2002218739A/en
Publication of JP2002218739A publication Critical patent/JP2002218739A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【課題】 スタンバイ時においても電圧が低下すると、
昇圧回路が起動され、消費電流が増大する。 【解決手段】 供給電圧が規定レベル以上のときは、そ
の供給電圧を出力電圧として出力するスイッチ手段と、
供給電圧が規定レベル未満のときは、昇圧回路をオンに
する手段とを有する電源回路を備えた半導体カードにお
いて、当該半導体カード内のメモリへの非アクセス時に
は、前記スイッチ手段および昇圧回路を共にオフ状態に
する。
(57) [Summary] [Problem] If the voltage drops even during standby,
The booster circuit is activated, and the current consumption increases. When the supply voltage is equal to or higher than a prescribed level, a switch means for outputting the supply voltage as an output voltage;
When the supply voltage is lower than a specified level, in a semiconductor card provided with a power supply circuit having means for turning on a booster circuit, when the memory in the semiconductor card is not accessed, both the switch means and the booster circuit are turned off. State.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体カードな
どに使用される電源回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply circuit used for a semiconductor card or the like.

【0002】[0002]

【従来の技術】携帯情報端末などの移動端末の普及によ
り、それらのデータ保管等に使用される半導体カードに
ついては、動作電圧の低電圧化および広電圧化(例えば
2.5V〜3.6V)と、広温度範囲(−40〜85℃)での動作保証
が求められている。これら要求に対して、例えば搭載す
るメモリが、低電圧動作において不具合が発生する場合
が考えられる。
2. Description of the Related Art With the spread of mobile terminals such as portable information terminals, semiconductor cards used for their data storage and the like require lower operating voltage and wider operating voltage (for example,
2.5V to 3.6V) and operation guarantee in a wide temperature range (-40 to 85 ° C) is required. In response to these demands, for example, it is conceivable that a failure occurs in the mounted memory in low-voltage operation.

【0003】このような場合には、これまで図1に示す
ように、システム1に装着される半導体カード2に、昇
圧のための電源回路を搭載することで、要求された条件
下での動作可能な半導体カードを実現していた。
In such a case, as shown in FIG. 1, a power supply circuit for boosting is mounted on the semiconductor card 2 mounted on the system 1 so as to operate under a required condition. A possible semiconductor card was realized.

【0004】半導体カード2内部の構成としては、メモ
リ3、このメモリ3に書き込み等を行うコントローラ
4、このコントローラ4におけるクロックを発振する発
振子5、電源オン時にコントローラ4をリセットするた
めのリセット回路6およびメモリ3やコントローラ4に
給電する電源回路部7が含まれる。この電源回路部7に
は、昇圧回路部8、PMOS Tr9、コンパレータ10、入
出力コンデンサ11が含まれる。
The internal structure of the semiconductor card 2 includes a memory 3, a controller 4 for writing to the memory 3, an oscillator 5 for oscillating a clock in the controller 4, and a reset circuit for resetting the controller 4 when the power is turned on. 6 and a power supply circuit section 7 for supplying power to the memory 3 and the controller 4. The power supply circuit section 7 includes a booster circuit section 8, a PMOS Tr 9, a comparator 10, and an input / output capacitor 11.

【0005】更にこの昇圧回路部8には、ここでは主要
要素のみ記載しているが(実際の回路では更にチューニ
ングが必要)、昇圧DC/DCコンバータ12、この昇圧DC/D
Cコンバータ12の入力部および出力部との間に接続さ
れた逆起電力吸収用のダイオード13、および前記入力
部に直列に挿入されたインダクタ14が含まれる。その
昇圧DC/DCコンバータ12は“L”アクティブの制御端
子CE(本文ではオーバーライン省略)を有する。
Further, although only the main elements are described here in the booster circuit section 8 (further tuning is required in an actual circuit), the booster DC / DC converter 12 and the booster DC / D
It includes a diode 13 for absorbing a back electromotive force, which is connected between an input section and an output section of the C converter 12, and an inductor 14 inserted in series with the input section. The step-up DC / DC converter 12 has an “L” active control terminal CE (overline omitted in the text).

【0006】この電源回路部7の動作について説明す
る。ここで説明を判りやするするために次のような条件
を設定する。半導体カード2に搭載しているメモリ3
は、広温度、広電圧動作のために2.7V以上が必要で
あり、そして昇圧DC/DCコンバータ12の出力電圧は
3.5Vで、コンパレータ10の解除電圧は2.8Vで
ある。
The operation of the power supply circuit section 7 will be described. Here, the following conditions are set in order to understand the explanation. Memory 3 mounted on semiconductor card 2
Requires 2.7 V or more for wide temperature and wide voltage operation, and the output voltage of the step-up DC / DC converter 12 is 3.5 V and the release voltage of the comparator 10 is 2.8 V.

【0007】まず、システム1が正常な電圧である3.
3Vで動作しているとき、このシステム1より3.3V
の電源電圧が電源回路部7に供給される。この電圧はコ
ンパレータ10の解除電圧を超えているため、このコン
パレータ10から“H”が出力される。その“H”レベ
ルが、昇圧DC/DCコンバータ12のCE端子とため、昇
圧DC/DCコンバータ12(昇圧回路部8)は休止、PMOS Tr
9はオン状態になる。そのため、システム1よりの3.
3Vの電源電圧はPMOS Tr9を通じ、当該電源回路部7
の出力電圧として3.3Vがそのまま出力される。
First, the system 1 has a normal voltage.
When operating at 3V, 3.3V from this system 1
Is supplied to the power supply circuit section 7. Since this voltage exceeds the release voltage of the comparator 10, the comparator 10 outputs "H". Since the “H” level is the CE terminal of the step-up DC / DC converter 12, the step-up DC / DC converter 12 (step-up circuit unit 8) is stopped and the PMOS Tr
9 turns on. Therefore, 3.
The power supply voltage of 3 V passes through the PMOS Tr 9 and the power supply circuit section 7.
Is output as it is as 3.3V.

【0008】一方、システム1が低電圧の2.5Vで動
作しているとき、この電圧はコンパレータ10の解除電
圧未満のため、このコンパレータ10から“L”が出力
される。これにより、PMOS Tr9はオフ状態となるが、
昇圧回路部8が起動され、2.5Vの入力電圧を昇圧し
て3.5Vを当該電源回路部7の出力電圧として出力す
る。
On the other hand, when the system 1 is operating at a low voltage of 2.5 V, this voltage is lower than the release voltage of the comparator 10, so that the comparator 10 outputs "L". As a result, the PMOS Tr 9 is turned off,
The booster circuit section 8 is activated, boosts the input voltage of 2.5 V, and outputs 3.5 V as the output voltage of the power supply circuit section 7.

【0009】このように、システム1の電源電圧が所定
の電圧より低い場合には、その電圧を昇圧DC/DCコンバ
ータ12で昇圧して規定の電圧にしてメモリ3やコント
ローラ4に供給している。
As described above, when the power supply voltage of the system 1 is lower than the predetermined voltage, the power supply voltage is boosted by the boost DC / DC converter 12 to a specified voltage and supplied to the memory 3 and the controller 4. .

【0010】[0010]

【発明が解決しようとする課題】しかしこのような電源
回路部7を備えた半導体カード2では、昇圧回路部8が
オフからオンに切り替わることによるスタンバイ電流が
増大し、又、パワーオン時の立ち上がりがなだらかな電
源電圧波形によるカードイニシャライズ実行中に、昇圧
回路部8のオン、オフの切り替わりによる電圧波形の乱
れにより、カードイニシャライズに不具合が生じたり、
又、電源電圧側で発生したノイズにより、カード動作中
に昇圧回路部8の切り替わりにより、出力電圧が変化す
ることによる動作不具合が発生するなどの課題があっ
た。
However, in the semiconductor card 2 provided with such a power supply circuit section 7, the standby current increases due to the switching of the booster circuit section 8 from off to on, and the rise at power-on. During execution of the card initialization with the gentle power supply voltage waveform, the voltage waveform is disturbed due to the switching of the step-up circuit unit 8 on and off, so that the card initialization may fail.
In addition, there is a problem that an operation failure occurs due to a change in output voltage due to switching of the booster circuit section 8 during card operation due to noise generated on the power supply voltage side.

【0011】この発明は、上述した課題を解決できる電
源回路およびそれを用いた半導体カードを提供すること
を目的とする。
An object of the present invention is to provide a power supply circuit capable of solving the above-mentioned problem and a semiconductor card using the same.

【0012】[0012]

【課題を解決するための手段】請求項1に係わる発明
は、供給電圧が規定レベルにあるか否かを検出する電圧
判定手段と、供給電圧が規定レベル以上のときは、その
供給電圧を出力電圧として出力するスイッチ手段と、供
給電圧が規定レベル未満のときは、昇圧回路をオンにす
る手段とを有する電源回路において、前記スイッチ手段
および昇圧回路を共にオフ状態にする手段を備えたこと
を特徴とする。
According to the first aspect of the present invention, there is provided voltage determining means for detecting whether a supply voltage is at a prescribed level, and outputting the supply voltage when the supply voltage is at or above the prescribed level. A power supply circuit having switch means for outputting a voltage and means for turning on the booster circuit when the supply voltage is lower than a specified level, comprising: means for turning off both the switch means and the booster circuit. Features.

【0013】請求項2に係わる発明は、供給電圧が規定
レベルにあるか否かを検出する電圧判定手段と、供給電
圧が規定レベル以上のときは、その供給電圧を出力電圧
として出力するスイッチ手段と、供給電圧が規定レベル
未満のときは、昇圧回路をオンにする手段とを有する電
源回路を備えた半導体カードにおいて、当該半導体カー
ド内のメモリへのアクセス状態を検出する手段と、非ア
クセス時には、前記スイッチ手段および昇圧回路を共に
オフ状態にする手段とを備えたことを特徴とする。
According to a second aspect of the present invention, there is provided a voltage determining means for detecting whether a supply voltage is at a prescribed level, and a switch means for outputting the supply voltage as an output voltage when the supply voltage is at or above the prescribed level. A power supply circuit having a means for turning on a booster circuit when the supply voltage is less than a prescribed level, a means for detecting an access state to a memory in the semiconductor card; Means for turning off both the switch means and the booster circuit.

【0014】請求項3に係わる発明は、供給電圧が規定
レベルにあるか否かを検出する電圧判定手段と、供給電
圧が規定レベル以上のときは、その供給電圧を出力電圧
として出力するスイッチ手段と、供給電圧が規定レベル
未満のときは、昇圧回路をオンにする手段とを有する電
源回路において、電源スイッチのオンより所定の期間
中、前記昇圧回路をオフにし、前記スイッチ回路をオン
にロックする手段を備えたことを特徴とする。
According to a third aspect of the present invention, there is provided a voltage determining means for detecting whether or not a supply voltage is at a prescribed level, and a switch means for outputting the supply voltage as an output voltage when the supply voltage is higher than the prescribed level. A power supply circuit having means for turning on the booster circuit when the supply voltage is lower than a prescribed level, wherein the booster circuit is turned off for a predetermined period after the power switch is turned on, and the switch circuit is locked on. Means for performing the operation.

【0015】請求項4に係わる発明は、供給電圧が規定
レベルにあるか否かを検出する電圧判定手段と、供給電
圧が規定レベル以上のときは、その供給電圧を出力電圧
として出力するスイッチ手段と、供給電圧が規定レベル
未満のときは、昇圧回路をオンにする手段とを有する電
源回路を備えた半導体カードにおいて、電源スイッチの
オンにより実行されるカードイニシャライズの期間中
は、前記昇圧回路をオフにし、前記スイッチ回路をオン
にロックする手段を備えたことを特徴とする。
According to a fourth aspect of the present invention, there is provided a voltage determining means for detecting whether a supply voltage is at a prescribed level, and a switch means for outputting the supply voltage as an output voltage when the supply voltage is higher than the prescribed level. And a power supply circuit having means for turning on the booster circuit when the supply voltage is lower than the specified level, wherein the booster circuit is turned on during a card initialization executed by turning on a power switch. Means for turning off and locking the switch circuit on.

【0016】請求項5に係わる発明は、供給電圧が規定
レベルにあるか否かを検出する電圧判定手段と、供給電
圧が規定レベル以上のときは、その供給電圧を出力電圧
として出力するスイッチ手段と、供給電圧が規定レベル
未満のときは、昇圧回路をオンにする手段とを有する電
源回路を備えた半導体カードにおいて、当該半導体カー
ド内のメモリへのアクセス状態を検出する手段と、非ア
クセス時には、前記スイッチ手段および昇圧回路を共に
オフ状態にする手段とを備えると共に、電源スイッチの
オンにより実行されるカードイニシャライズの期間中
は、前記昇圧回路をオフにし、前記スイッチ回路をオン
にロックする手段を備えたことを特徴とする。
According to a fifth aspect of the present invention, there is provided a voltage determining means for detecting whether or not a supply voltage is at a prescribed level, and a switch means for outputting the supply voltage as an output voltage when the supply voltage is higher than the prescribed level. A power supply circuit having a means for turning on a booster circuit when the supply voltage is less than a prescribed level, a means for detecting an access state to a memory in the semiconductor card; Means for turning off both the switch means and the booster circuit, and means for turning off the booster circuit and locking the switch circuit on during a card initialization executed by turning on a power switch. It is characterized by having.

【0017】[0017]

【発明の実施の形態】図2に本発明の第1実施形態であ
る半導体カード2Aを示しており、図1と同一の要素に
対しては共通の符号を付している。
FIG. 2 shows a semiconductor card 2A according to a first embodiment of the present invention, and the same elements as those in FIG. 1 are denoted by the same reference numerals.

【0018】電源回路部7Aにおいては、コンパレータ
10の出力が、オアー回路ORおよびアンド回路AND
のそれぞれの一方の入力端子に供給される。そしてコン
トローラ4Aより出力される制御信号S1が前記オアー
回路ORの他方の入力端子に供給されると共に、反転器
INVを介してアンド回路ANDの他方の入力端子に供
給される。この制御信号S1は電源回路部7Aをオン・
オフさせるために新たに設けた制御信号であり、コント
ローラ4Aがメモリ3に対して非アクセス時に“H”レ
ベルとなる。
In the power supply circuit section 7A, the output of the comparator 10 is supplied to an OR circuit OR and an AND circuit AND.
Are supplied to one input terminal. Then, the control signal S1 output from the controller 4A is supplied to the other input terminal of the OR circuit OR and to the other input terminal of the AND circuit AND via the inverter INV. This control signal S1 turns on the power supply circuit section 7A.
This is a control signal newly provided for turning off the memory 3 and becomes "H" level when the controller 4A does not access the memory 3.

【0019】オアー回路ORの出力端子は昇圧DC/DCコ
ンバータ12のCE端子に制御され、アンド回路AND
の出力端子は、PMOS Tr9のゲートに制御される。
The output terminal of the OR circuit OR is controlled by the CE terminal of the step-up DC / DC converter 12, and the AND circuit AND
Is controlled by the gate of the PMOS Tr9.

【0020】上記の半導体カード2Aにおいて、コント
ローラ4Aがメモリ3に対して、読み書きを行っている
ときは、上記制御信号S1は“L”レベルのため、オア
ー回路ORの一方の入力端子にはLレベル、アンド回路
ANDの一方の入力端子にHレベルが供給される。
In the semiconductor card 2A, when the controller 4A is reading from or writing to the memory 3, the control signal S1 is at "L" level, so that one input terminal of the OR circuit OR is connected to L. The H level is supplied to one input terminal of the level and AND circuit AND.

【0021】従って、コンパレータ10がHレベルを出
力しているとき(電源電圧が正常の時)は、オアー回路O
Rの出力端子はHレベルとなるため、昇圧回路部8は休
止し、アンド回路ANDの出力端子もHレベルとなり、
PMOS Tr9はオン状態となるためシステム1よりの電源
電圧はPMOS Tr9を通じ、当該電源回路部7Aの出力電
圧としてそのまま出力される。
Therefore, when the comparator 10 outputs the H level (when the power supply voltage is normal), the OR circuit O
Since the output terminal of R becomes H level, the booster circuit section 8 stops, and the output terminal of the AND circuit AND also becomes H level.
Since the PMOS Tr 9 is turned on, the power supply voltage from the system 1 is output as it is as the output voltage of the power supply circuit section 7A through the PMOS Tr 9.

【0022】一方、コンパレータ10がLレベルを出力
しているとき(電源電圧が低い時)は、アンド回路AND
の出力端子はLレベルとなり、PMOS Tr9はオフ状態と
なるが、オアー回路ORの出力端子はLレベルとなるた
め、昇圧回路部8は起動され、低い電源電圧を昇圧して
3.5Vの電圧を出力する。
On the other hand, when the comparator 10 outputs the L level (when the power supply voltage is low), the AND circuit AND
Is at L level and the PMOS Tr 9 is in the off state, but the output terminal of the OR circuit OR is at L level, so the booster circuit section 8 is activated and boosts the low power supply voltage to a voltage of 3.5 V. Is output.

【0023】このように、コントローラ4Aがメモリ3
に対して、読み書きを行っているときの動作は図1の従
来例の場合と変わりない。次に、コントローラ4Aがメ
モリ3に対して、非アクセス状態のときについて述べ
る。
As described above, the controller 4A stores the memory 3
On the other hand, the operation when reading and writing is the same as in the case of the conventional example of FIG. Next, a case where the controller 4A is in a non-access state to the memory 3 will be described.

【0024】このときは、上記制御信号S1は“H”レ
ベルとなっているため、オアー回路ORの一方の入力端
子にはHレベル、アンド回路ANDの一方の入力端子に
Lレベルが供給される。
At this time, since the control signal S1 is at "H" level, H level is supplied to one input terminal of the OR circuit OR and L level is supplied to one input terminal of the AND circuit AND. .

【0025】従って、コンパレータ10がHレベルを出
力しているとき(電源電圧が正常の時)は、オアー回路O
Rの出力端子はHレベルとなるため、昇圧回路部8は休
止し、アンド回路ANDの出力端子はLレベルとなり、
PMOS Tr9もオフ状態となるため、電源回路部7A自体
がオフ状態となる。
Therefore, when the comparator 10 outputs the H level (when the power supply voltage is normal), the OR circuit O
Since the output terminal of R goes to the H level, the booster circuit section 8 stops, the output terminal of the AND circuit AND goes to the L level,
Since the PMOS Tr 9 is also turned off, the power supply circuit unit 7A itself is turned off.

【0026】また、コンパレータ10がLレベルを出力
しているとき(電源電圧が低い時)は、アンド回路AND
の出力端子はLレベルとなり、PMOS Tr9はオフ状態と
なると共に、オアー回路ORの出力端子はHレベルとな
るため、昇圧回路部8も休止し、電源回路部7A自体が
オフ状態となる。
When the comparator 10 outputs L level (when the power supply voltage is low), the AND circuit AND
Becomes low, the PMOS Tr9 is turned off, and the output terminal of the OR circuit OR is turned high, so that the booster circuit 8 is also stopped and the power supply circuit 7A itself is turned off.

【0027】このように、コントローラ4がメモリ3に
対し非アクセス状態のときは、電源電圧の状態に関係な
く、電源回路部7Aが休止状態となるため、この電源回
路部7Aでは電力は消費されず、スタンバイ時の消費電
力を低減できる。
As described above, when the controller 4 is in the non-access state to the memory 3, the power supply circuit section 7A is in the sleep state irrespective of the state of the power supply voltage, so that power is consumed in the power supply circuit section 7A. Power consumption during standby can be reduced.

【0028】この第1実施形態で述べた電源回路部7A
は、半導体カード2A以外にも適用可能であり、その場
合でも、待機中などの所望の期間中に、昇圧回路部8お
よびPMOS Tr9の双方をオフ状態にすることにより、こ
の電源回路部7Aでの電力消費をなくせる。
The power supply circuit section 7A described in the first embodiment
Can be applied to other than the semiconductor card 2A. Even in this case, by turning off both the booster circuit section 8 and the PMOS Tr 9 during a desired period such as during standby, the power supply circuit section 7A Power consumption.

【0029】図3に本発明の第2実施形態である半導体
カード2Bを示しており、図1と異なる点は、コントロ
ーラ4Bに電源制御回路16が備えられており、リセッ
ト回路6およびコンパレータ10の出力がこの電源制御
回路16に供給され、そして、昇圧回路部8およびPMOS
Tr9への制御信号としては、この電源制御回路16か
ら出力される制御信号S2が供給される。
FIG. 3 shows a semiconductor card 2B according to a second embodiment of the present invention. The difference from FIG. 1 is that a power supply control circuit 16 is provided in a controller 4B, and a reset circuit 6 and a comparator 10 are provided. The output is supplied to the power supply control circuit 16, and the booster circuit section 8 and the PMOS
A control signal S2 output from the power supply control circuit 16 is supplied as a control signal to the Tr9.

【0030】この半導体カード2Bの動作を図4のタイ
ムチャートを参照して説明する。時点T1にて電源スイ
ッチがオンにされると、リセット回路6からコントロー
ラ4Bにリセット信号が供給される。これにより、カー
ドイニシャライズが直ちに実行されると共に、電源制御
回路16より出力される制御信号S2がHレベルとな
る。
The operation of the semiconductor card 2B will be described with reference to the time chart of FIG. When the power switch is turned on at time T1, a reset signal is supplied from the reset circuit 6 to the controller 4B. As a result, the card initialization is immediately performed, and the control signal S2 output from the power supply control circuit 16 becomes H level.

【0031】これにより、昇圧Dc/DCコンバータ12は
オフになる一方、PMOS Tr9はオンとなり、電源回路部
7Bに供給されていた電源電圧がPMOS Tr9を通じてそ
のまま出力される。そして時点T2にてカードイニシャ
ライズは終了するが、この時点T2より所定時間後の時
点T3にて、制御信号S2は、Hの出力を停止し、替わ
りに、コンパレータ10の出力を制御信号S2としてそ
のまま出力する。(T3−T2)の時間は、カードイニシ
ャライズの終了が確実なものとするために設定したタイ
ムラグである。
As a result, the step-up DC / DC converter 12 is turned off, while the PMOS Tr 9 is turned on, so that the power supply voltage supplied to the power supply circuit section 7B is output through the PMOS Tr 9 as it is. Then, at time T2, the card initialization ends, but at time T3, which is a predetermined time after this time T2, the control signal S2 stops outputting H, and instead, the output of the comparator 10 is used as the control signal S2 as it is. Output. The time (T3-T2) is a time lag set to ensure that the card initialization is completed.

【0032】このように時点T3以降は、昇圧回路部8
およびPMOS Tr9の制御信号としてコンパレータ10の
出力が供給されるため、電源電圧が2.8V以上のとき
は、PMOS Tr9がオンにされ、その電源電圧がそのまま
出力され、電源電圧が2.8V未満のときは、昇圧Dc/D
Cコンバータ12がオンにされ、その低い電源電圧が昇
圧回路部8によって昇圧されてから出力される。
As described above, after the time T3, the booster circuit section 8
Since the output of the comparator 10 is supplied as a control signal for the PMOS Tr 9, when the power supply voltage is 2.8 V or more, the PMOS Tr 9 is turned on, the power supply voltage is output as it is, and the power supply voltage is less than 2.8 V. , The boost DC / D
The C converter 12 is turned on, and the low power supply voltage is boosted by the booster circuit section 8 before being output.

【0033】このように、電源電圧に規定値より低い時
は昇圧回路部8が起動されるが、少なくともカードイニ
シャライズが行われる時点T1〜T3の間では、強制的
に、昇圧回路部8がオフに、そしてPMOS Tr9がオンに
されるため、この期間内で電源電圧が規定電圧より低下
するようなことがあっても、昇圧回路部8がオンになる
ことはなく、従って、カードイニシャライズは安定して
行われる。
As described above, when the power supply voltage is lower than the prescribed value, the booster circuit section 8 is started, but at least during the time points T1 to T3 when card initialization is performed, the booster circuit section 8 is forcibly turned off. Since the PMOS Tr 9 is turned on, even if the power supply voltage falls below the specified voltage during this period, the booster circuit 8 does not turn on, and therefore, the card initialization is stable. It is done.

【0034】この第2実施形態で述べた電源回路部7B
は、半導体カード2B以外にも適用可能であり、その場
合でも、電源オン時の過渡期などの所望の期間中に、昇
圧回路部8を起動しないようにすることにより、回路変
更に伴う動作の不安定を回避できる。
The power supply circuit section 7B described in the second embodiment
Is applicable to other than the semiconductor card 2B. Even in such a case, the booster circuit section 8 is not activated during a desired period such as a transitional period when the power is turned on, so that the operation accompanying the circuit change can be performed. Instability can be avoided.

【0035】図5に本発明の第3実施形態である半導体
カード2Cを示しており、図2の回路構成に、図3の電
源制御回路部16を付加したものである。即ち、リセッ
ト回路6およびコンパレータ10の出力が電源制御回路
16に取り込まれ、そのコンパレータ10の出力の替わ
りに、電源制御回路16から出力される制御信号S2
が、オアー回路ORおよびアンド回路ANDの一方の入
力端子に供給される。コントローラ16から出力される
制御信号S1は、図2の場合と同様に、オアー回路OR
の他方の入力端子と、反転器INVを介してアンド回路
ANDの他方の入力端子とに供給される。
FIG. 5 shows a semiconductor card 2C according to a third embodiment of the present invention, which is obtained by adding the power supply control circuit section 16 of FIG. 3 to the circuit configuration of FIG. That is, the outputs of the reset circuit 6 and the comparator 10 are taken into the power supply control circuit 16, and the control signal S2 output from the power supply control circuit 16 is used instead of the output of the comparator 10.
Is supplied to one input terminal of the OR circuit OR and the AND circuit AND. The control signal S1 output from the controller 16 is, as in the case of FIG.
And the other input terminal of the AND circuit AND via the inverter INV.

【0036】動作としては、図2の機能(メモリへの非
アクセス時に、昇圧回路部8およびPMOS Tr9を共にオ
フにする)に図3の機能(少なくともカードイニシャライ
ズ期間中は昇圧回路部8はオンしない)が付加されたも
のであるから、電源オン直後のカードイニシャライズ期
間中は電源電圧の値に関係なく、昇圧回路部8はオンさ
れず、そして、その後の運用中においては、メモリへの
非アクセス時に、昇圧回路部8およびPMOS Tr9を共に
オフにする。メモリへのアクセス時の動作は図1の従来
例と同じである。
The operation shown in FIG. 2 (both the booster circuit section 8 and the PMOS Tr 9 are turned off when the memory is not accessed) is changed to the function shown in FIG. 3 (at least during the card initialization period, the booster circuit section 8 is turned on). No), the booster circuit section 8 is not turned on regardless of the value of the power supply voltage during the card initialization period immediately after the power is turned on. At the time of access, both the booster circuit section 8 and the PMOS Tr 9 are turned off. The operation at the time of accessing the memory is the same as that of the conventional example of FIG.

【0037】[0037]

【発明の効果】請求項1に係わる発明は、供給電圧が規
定レベル以上のときは、その供給電圧を出力電圧として
出力するスイッチ手段と、供給電圧が規定レベル未満の
ときは、昇圧回路をオンにする手段とを有する電源回路
において、スイッチ手段および昇圧回路を共にオフ状態
にする手段を備えたため、待機中などの所望の期間中
に、スイッチ手段および昇圧回路を共にオフ状態にする
ことにより、この電源回路での電力消費をなくせる。
According to the first aspect of the present invention, a switch means for outputting the supply voltage as an output voltage when the supply voltage is equal to or higher than a specified level, and a booster circuit when the supply voltage is lower than the specified level. A power supply circuit having means for turning off both the switch means and the booster circuit, so that the switch means and the booster circuit are both turned off during a desired period such as during standby. Power consumption in this power supply circuit can be eliminated.

【0038】請求項2に係わる発明は、供給電圧が規定
レベル以上のときは、その供給電圧を出力電圧として出
力するスイッチ手段と、供給電圧が規定レベル未満のと
きは、昇圧回路をオンにする手段とを有する電源回路を
備えた半導体カードにおいて、スイッチ手段および昇圧
回路を共にオフ状態にする手段を備え、当該半導体カー
ド内のメモリへの非アクセス時に、前記スイッチ手段お
よび昇圧回路を共にオフ状態にするため、スタンバィ時
の消費電力を低減できる。
According to a second aspect of the present invention, when the supply voltage is equal to or higher than a prescribed level, the switch means for outputting the supply voltage as an output voltage, and when the supply voltage is less than the prescribed level, the booster circuit is turned on. And a means for turning off both the switch means and the booster circuit, wherein the switch means and the booster circuit are both turned off when the memory in the semiconductor card is not accessed. Therefore, power consumption during standby can be reduced.

【0039】請求項3に係わる発明は、供給電圧が規定
レベル以上のときは、その供給電圧を出力電圧として出
力するスイッチ手段と、供給電圧が規定レベル未満のと
きは、昇圧回路をオンにする手段とを有する電源回路に
おいて、電源スイッチのオンより所定の期間中、前記昇
圧回路をオフにし、前記スイッチ回路をオンにロックす
る手段を備えたので、回路変更に伴う動作の不安定を回
避できる。
According to a third aspect of the present invention, when the supply voltage is equal to or higher than a specified level, the switch means for outputting the supply voltage as an output voltage, and when the supply voltage is lower than the specified level, the booster circuit is turned on. Means for turning off the booster circuit and locking the switch circuit on during a predetermined period after the power switch is turned on, so that instability of the operation due to the circuit change can be avoided. .

【0040】請求項4に係わる発明は、供給電圧が規定
レベル以上のときは、その供給電圧を出力電圧として出
力するスイッチ手段と、供給電圧が規定レベル未満のと
きは、昇圧回路をオンにする手段とを有する電源回路を
備えた半導体カードにおいて、電源スイッチのオンによ
り実行されるカードイニシャライズの期間中は、前記昇
圧回路をオフにし、前記スイッチ回路をオンにロックす
るため、回路変更に伴う動作の不安定を回避できる。
According to a fourth aspect of the present invention, when the supply voltage is equal to or higher than a specified level, the switch means for outputting the supply voltage as an output voltage, and when the supply voltage is lower than the specified level, the booster circuit is turned on. Means for turning on the booster circuit and locking the switch circuit on during the card initialization executed by turning on the power switch in the semiconductor card provided with the power supply circuit having the above means. Instability can be avoided.

【0041】請求項5に係わる発明は、供給電圧が規定
レベル以上のときは、その供給電圧を出力電圧として出
力するスイッチ手段と、供給電圧が規定レベル未満のと
きは、昇圧回路をオンにする手段とを有する電源回路を
備えた半導体カードにおいて、メモリへの非アクセス時
に、スイッチ手段および昇圧回路を共にオフ状態にする
手段およひ、電源スイッチのオンにより実行されるカー
ドイニシャライズの期間中は、前記昇圧回路をオフに
し、前記スイッチ回路をオンにロックする手段を備えた
ため、スタンバィ時の消費電力を低減でき、かつ、カー
ドイニシャライズの期間中における回路変更に伴う動作
の不安定を回避できる。
According to a fifth aspect of the present invention, when the supply voltage is equal to or higher than the specified level, the switch means for outputting the supply voltage as an output voltage, and when the supply voltage is lower than the specified level, the booster circuit is turned on. Means for turning off both the switch means and the booster circuit when the memory is not accessed, and during the card initialization executed by turning on the power switch. Since the booster circuit is provided with means for turning off the booster circuit and locking the switch circuit on, power consumption during standby can be reduced, and instability due to circuit change during card initialization can be avoided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 従来の半導体カードの制御ブロック図FIG. 1 is a control block diagram of a conventional semiconductor card.

【図2】 本発明の第1実施形態になる半導体カードの
制御ブロック図
FIG. 2 is a control block diagram of the semiconductor card according to the first embodiment of the present invention;

【図3】 本発明の第2実施形態になる半導体カードの
制御ブロック図
FIG. 3 is a control block diagram of a semiconductor card according to a second embodiment of the present invention;

【図4】 図3の半導体カードの動作を示したタイムチ
ャート
FIG. 4 is a time chart showing the operation of the semiconductor card of FIG. 3;

【図5】 本発明の第3実施形態になる半導体カードの
制御ブロック図
FIG. 5 is a control block diagram of a semiconductor card according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

2A,2B,2C 半導体カード、3 メモリ、4A,4
B,4C コントローラ、6 リセット回路、7A,7
B,7C 電源回路部、8 昇圧回路部、10 コンパ
レータ、9 PMOS Tr、12 昇圧DC/DCコンバータ、1
6 電源制御回路、OR オアー回路、AND アンド
回路、INV 反転器
2A, 2B, 2C Semiconductor card, 3 memories, 4A, 4
B, 4C controller, 6 reset circuit, 7A, 7
B, 7C power supply circuit section, 8 step-up circuit section, 10 comparator, 9 PMOS Tr, 12 step-up DC / DC converter, 1
6. Power control circuit, OR OR circuit, AND AND circuit, INV inverter

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 供給電圧が規定レベルにあるか否かを検
出する電圧判定手段と、供給電圧が規定レベル以上のと
きは、その供給電圧を出力電圧として出力するスイッチ
手段と、供給電圧が規定レベル未満のときは、昇圧回路
をオンにする手段とを有する電源回路において、 前記スイッチ手段および昇圧回路を共にオフ状態にする
手段を備えたことを特徴とする電源回路。
1. A voltage judging means for detecting whether or not a supply voltage is at a specified level, a switch means for outputting the supply voltage as an output voltage when the supply voltage is equal to or higher than a specified level; A power supply circuit having means for turning on a booster circuit when the level is lower than a level, further comprising means for turning off both the switch means and the booster circuit.
【請求項2】 供給電圧が規定レベルにあるか否かを検
出する電圧判定手段と、供給電圧が規定レベル以上のと
きは、その供給電圧を出力電圧として出力するスイッチ
手段と、供給電圧が規定レベル未満のときは、昇圧回路
をオンにする手段とを有する電源回路を備えた半導体カ
ードにおいて、 当該半導体カード内のメモリへのアクセス状態を検出す
る手段と、非アクセス時には、前記スイッチ手段および
昇圧回路を共にオフ状態にする手段とを備えたことを特
徴とする半導体カード。
2. A voltage judging means for detecting whether or not a supply voltage is at a specified level, a switch means for outputting the supply voltage as an output voltage when the supply voltage is equal to or higher than a specified level; A semiconductor card provided with a power supply circuit having a means for turning on a booster circuit when the level is lower than a level; a means for detecting an access state to a memory in the semiconductor card; Means for turning off both circuits.
【請求項3】 供給電圧が規定レベルにあるか否かを検
出する電圧判定手段と、供給電圧が規定レベル以上のと
きは、その供給電圧を出力電圧として出力するスイッチ
手段と、供給電圧が規定レベル未満のときは、昇圧回路
をオンにする手段とを有する電源回路において、 電源スイッチのオンより所定の期間中、前記昇圧回路を
オフにし、前記スイッチ回路をオンにロックする手段を
備えたことを特徴とする電源回路。
3. A voltage determining means for detecting whether a supply voltage is at a specified level, a switch means for outputting the supply voltage as an output voltage when the supply voltage is equal to or higher than a specified level, and Means for turning on the booster circuit when the level is lower than the level, comprising means for turning off the booster circuit and locking the switch circuit on for a predetermined period after turning on the power switch. A power supply circuit characterized by the following.
【請求項4】 供給電圧が規定レベルにあるか否かを検
出する電圧判定手段と、供給電圧が規定レベル以上のと
きは、その供給電圧を出力電圧として出力するスイッチ
手段と、供給電圧が規定レベル未満のときは、昇圧回路
をオンにする手段とを有する電源回路を備えた半導体カ
ードにおいて、 電源スイッチのオンにより実行されるカードイニシャラ
イズの期間中は、前記昇圧回路をオフにし、前記スイッ
チ回路をオンにロックする手段を備えたことを特徴とす
る半導体カード。
4. A voltage determining means for detecting whether a supply voltage is at a specified level, a switch means for outputting the supply voltage as an output voltage when the supply voltage is equal to or higher than a specified level, A power supply circuit having means for turning on the booster circuit when the level is lower than the level, wherein the booster circuit is turned off during a card initialization executed by turning on a power switch; A means for locking on a semiconductor card.
【請求項5】 供給電圧が規定レベルにあるか否かを検
出する電圧判定手段と、供給電圧が規定レベル以上のと
きは、その供給電圧を出力電圧として出力するスイッチ
手段と、供給電圧が規定レベル未満のときは、昇圧回路
をオンにする手段とを有する電源回路を備えた半導体カ
ードにおいて、 当該半導体カード内のメモリへのアクセス状態を検出す
る手段と、非アクセス時には、前記スイッチ手段および
昇圧回路を共にオフ状態にする手段とを備えると共に、
電源スイッチのオンにより実行されるカードイニシャラ
イズの期間中は、前記昇圧回路をオフにし、前記スイッ
チ回路をオンにロックする手段を備えたことを特徴とす
る半導体カード。
5. A voltage determining means for detecting whether a supply voltage is at a prescribed level, a switch means for outputting the supply voltage as an output voltage when the supply voltage is higher than a prescribed level, and A semiconductor card provided with a power supply circuit having a means for turning on a booster circuit when the level is lower than a level; a means for detecting an access state to a memory in the semiconductor card; Means for turning off the circuits together,
A semiconductor card, comprising: means for turning off the booster circuit and locking the switch circuit on during a card initialization executed by turning on a power switch.
JP2001010152A 2001-01-18 2001-01-18 Power supply circuit and semiconductor card using the same Pending JP2002218739A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001010152A JP2002218739A (en) 2001-01-18 2001-01-18 Power supply circuit and semiconductor card using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001010152A JP2002218739A (en) 2001-01-18 2001-01-18 Power supply circuit and semiconductor card using the same

Publications (1)

Publication Number Publication Date
JP2002218739A true JP2002218739A (en) 2002-08-02

Family

ID=18877520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001010152A Pending JP2002218739A (en) 2001-01-18 2001-01-18 Power supply circuit and semiconductor card using the same

Country Status (1)

Country Link
JP (1) JP2002218739A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007097354A (en) * 2005-09-30 2007-04-12 Nec Electronics Corp Step-up circuit
JP2007129810A (en) * 2005-11-02 2007-05-24 Toshiba Corp Power circuit
JP2008187835A (en) * 2007-01-30 2008-08-14 Matsushita Electric Ind Co Ltd Power supply circuit and portable terminal device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62220398A (en) * 1986-03-24 1987-09-28 日立超エル・エス・アイエンジニアリング株式会社 IC card
JPS641340A (en) * 1987-06-23 1989-01-05 Nec Corp Base station selecting system
JPH0521812A (en) * 1991-07-16 1993-01-29 Toshiba Corp Nonvolatile semiconductor memory
JPH05304729A (en) * 1992-04-24 1993-11-16 Canon Inc Power supply

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62220398A (en) * 1986-03-24 1987-09-28 日立超エル・エス・アイエンジニアリング株式会社 IC card
JPS641340A (en) * 1987-06-23 1989-01-05 Nec Corp Base station selecting system
JPH0521812A (en) * 1991-07-16 1993-01-29 Toshiba Corp Nonvolatile semiconductor memory
JPH05304729A (en) * 1992-04-24 1993-11-16 Canon Inc Power supply

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007097354A (en) * 2005-09-30 2007-04-12 Nec Electronics Corp Step-up circuit
JP2007129810A (en) * 2005-11-02 2007-05-24 Toshiba Corp Power circuit
JP2008187835A (en) * 2007-01-30 2008-08-14 Matsushita Electric Ind Co Ltd Power supply circuit and portable terminal device

Similar Documents

Publication Publication Date Title
US7468599B2 (en) DC power supply and integrated circuit device
US6642757B2 (en) Semiconductor memory device having a power-on reset circuit
US8179111B2 (en) Methods, systems, and devices for power-on sequence for a circuit
JP2004070805A (en) Semiconductor integrated circuit whose internal power supply voltage is controlled
US7106034B2 (en) Voltage regulator circuit with a low quiescent current
JP3324646B2 (en) Circuit device and operation method thereof
JP7269359B2 (en) electronic controller
EP0676857B1 (en) Accurate reference generation technique valid during system power-up transients
JP3188875B2 (en) Power supply circuit
EP0676855B1 (en) Supply-discriminating supply-adaptive electronic system
US6362605B1 (en) Method and apparatus for providing power to an integrated circuit
US20030189862A1 (en) Backup memory control unit with
US6924676B2 (en) Conditioned and robust ultra-low power power-on reset sequencer for integrated circuits
JP2002218739A (en) Power supply circuit and semiconductor card using the same
US7616049B2 (en) Pumping voltage generating apparatus of semiconductor integrated circuit
JP3504016B2 (en) Switching power supply circuit
US20220271663A1 (en) Power supply system
US6411564B2 (en) Semiconductor memory device and synchronous memory
JPH04212786A (en) semiconductor integrated circuit
JP4347661B2 (en) Switching regulator
JP3987681B2 (en) Power consumption reduction circuit
JP2005328646A (en) DC power supply
JP2001341595A (en) Power source control device
JP2562261Y2 (en) Backup power supply circuit
JPH10171936A (en) PC card

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071121

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100624

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026