[go: up one dir, main page]

JP2002359460A - Solder connection structure and connection method for electronic components - Google Patents

Solder connection structure and connection method for electronic components

Info

Publication number
JP2002359460A
JP2002359460A JP2001166903A JP2001166903A JP2002359460A JP 2002359460 A JP2002359460 A JP 2002359460A JP 2001166903 A JP2001166903 A JP 2001166903A JP 2001166903 A JP2001166903 A JP 2001166903A JP 2002359460 A JP2002359460 A JP 2002359460A
Authority
JP
Japan
Prior art keywords
solder
circuit board
electronic component
electronic circuit
terminal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001166903A
Other languages
Japanese (ja)
Inventor
Tomoko Yoda
智子 依田
Masahide Harada
正英 原田
Takehide Yokozuka
剛秀 横塚
Tsuneo Endo
恒雄 遠藤
Tomio Yamada
富男 山田
Mitsuaki Hibino
光明 日比野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001166903A priority Critical patent/JP2002359460A/en
Publication of JP2002359460A publication Critical patent/JP2002359460A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 電子部品を電子回路基板にはんだ接続する
際、はんだ接続用エリアの形成を省いて、なおかつ、は
んだ接続の信頼性が保証された電子部品のはんだ接続構
造及び接続方法を提供する。 【解決手段】 電子回路基板7では、基板5上に導体配
線の端子電極が保護レジスト3から突出して、開口部8
に帯状に露出している。一方、電子部品1には、はんだ
バンプ2が設けられており、これらはんだバンプ2にフ
ラックス(図示せず)を塗布し、これらを基板5上の端
子電極4に一致するようにして、電子部品1を電子回路
基板7に搭載し、加圧しながら加熱することにより、は
んだバンプ2のフラックスが塗布された部分が溶融して
端子電極4と接続する。この場合、端子電極4にはんだ
のぬれエリアを制限する手段が設けられていないので、
溶融したはんだバンプ2の端子電極4上のぬれエリアは
広く広がった形状となる。
(57) [Summary] [Problem] To connect an electronic component to an electronic circuit board by soldering, the formation of a solder connection area is omitted, and the solder connection structure and connection of the electronic component whose solder connection reliability is guaranteed. Provide a way. In an electronic circuit board, a terminal electrode of a conductor wiring protrudes from a protective resist on a board, and an opening portion is formed.
It is exposed in a belt shape. On the other hand, the electronic component 1 is provided with solder bumps 2, and a flux (not shown) is applied to the solder bumps 2, and the solder bumps 2 are made to correspond to the terminal electrodes 4 on the substrate 5. 1 is mounted on the electronic circuit board 7 and heated while applying pressure, so that the flux-coated portion of the solder bump 2 is melted and connected to the terminal electrode 4. In this case, the terminal electrode 4 is not provided with a means for limiting the solder wetting area.
The wet area of the molten solder bump 2 on the terminal electrode 4 has a wide and wide shape.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子回路装置での
電子回路基板への電子部品のはんだ接続構造と接続方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure and a method for soldering electronic components to an electronic circuit board in an electronic circuit device.

【0002】[0002]

【従来の技術】はんだバンプが形成された電子部品をフ
リップチップ接続する際、従来では、電子回路基板側の
端子電極のはんだ接続用エリアを、電子部品のはんだバ
ンプ大きさに対応して限定するのが一般的である。接続
工程では、電子部品に設けたはんだバンプが電子回路基
板の端子電極のはんだ接続用エリア上にあるように、電
子部品を位置決めして電子回路基板に搭載し、しかる
後、はんだ融点以上の温度まで加熱してはんだバンプを
溶融させることにより、電子部品と電子回路基板との接
続を行なっている。このような接続方法では、溶融した
はんだが電子回路基板側の電極金属にぬれ拡がり、溶融
はんだへの電極金属の拡散や合金層形成などが起こり、
はんだが端子電極に強固に接続されることになる。
2. Description of the Related Art Conventionally, when an electronic component having a solder bump formed thereon is flip-chip connected, a solder connection area of a terminal electrode on an electronic circuit board is limited in accordance with the size of the solder bump of the electronic component. It is common. In the connection process, the electronic component is positioned and mounted on the electronic circuit board so that the solder bumps provided on the electronic component are located on the solder connection area of the terminal electrodes of the electronic circuit board, and then the temperature is higher than the solder melting point. By heating the solder bumps to melt the solder bumps, the electronic component and the electronic circuit board are connected. In such a connection method, the molten solder spreads over the electrode metal on the electronic circuit board side, and the diffusion of the electrode metal into the molten solder and the formation of an alloy layer occur.
The solder is firmly connected to the terminal electrodes.

【0003】電子回路基板の端子電極でのはんだ接続用
エリアは、(1)端子電極もしくはその配線上にカバー
レジストを塗布したり、カバーフィルムを密着させたり
することにより、はんだ接続用エリア以外をかかるカバ
ーレジストやカバーフィルムで覆う方法、(2)導体配
線を印刷したセラミックシートを重ねて焼結し、導体配
線を電子回路基板内に形成し、電子回路基板の表面に現
れるこの導体配線の先端に接続するように、電子回路基
板の表面上に端子電極を形成する方法などを用いて形成
される。このように、はんだ接続用エリアとしての実装
用パッド以外の領域を保護レジストにより保護するよう
にしたはんだ接続構造としては、例えば、特開平5−4
8226号公報に記載されている。
[0003] The area for solder connection at the terminal electrode of the electronic circuit board is (1) by coating a cover resist on the terminal electrode or its wiring or by closely attaching a cover film to the area other than the area for solder connection. (2) A ceramic sheet on which conductor wiring is printed is superposed and sintered to form a conductor wiring in an electronic circuit board, and a tip of the conductor wiring appears on the surface of the electronic circuit board. Is formed by using a method of forming terminal electrodes on the surface of the electronic circuit board so as to be connected to the substrate. As described above, a solder connection structure in which a region other than the mounting pad serving as a solder connection area is protected by a protective resist is disclosed in, for example, Japanese Patent Laid-Open No. 5-4 / 1993.
No. 8226.

【0004】図6は従来のはんだ接続構造の1例を示す
ものであって、1はLSIなどの電子部品、2ははんだ
バンプ、3は保護レジスト、4は端子電極、5は基板、
6ははんだ接続用エリア、7は電子回路基板である。
FIG. 6 shows an example of a conventional solder connection structure, wherein 1 is an electronic component such as an LSI, 2 is a solder bump, 3 is a protective resist, 4 is a terminal electrode, 5 is a substrate,
Reference numeral 6 denotes a solder connection area, and reference numeral 7 denotes an electronic circuit board.

【0005】同図(a)において、電子回路基板7で
は、基板5の表面には、図示しない導体配線がなされて
おり、その先端部などが端子電極4をなしている。この
基板5の表面に、かかる導体配線を覆うように、保護レ
ジスト3が形成され、その保護レジスト3の端子電極4
の部分を除去してこの端子電極4が露出するようにする
ことにより、この端子電極4の周りが保護レジスト3で
制限されたはんだ接続用エリア6が形成される。
[0005] In FIG. 1A, in the electronic circuit board 7, conductor wiring (not shown) is formed on the surface of the board 5, and the leading end and the like form a terminal electrode 4. A protective resist 3 is formed on the surface of the substrate 5 so as to cover the conductor wiring, and the terminal electrodes 4 of the protective resist 3 are formed.
Is removed so that the terminal electrode 4 is exposed, thereby forming a solder connection area 6 in which the periphery of the terminal electrode 4 is restricted by the protective resist 3.

【0006】一方、電子部品1の図示しない電極には、
はんだバンプ2が形成されており、保護レジスト3によ
ってはんだ接続用エリア6が形成された電子回路基板7
の表面全体に、即ち、はんだ接続用エリア6内の端子電
極4の表面も含めて、フラックスが塗布された後、はん
だバンプ2がはんだ接続用エリア6内に嵌まり込むよう
にして、電子部品1が電子回路基板7上に搭載される。
そして、電子部品1を電子回路基板7に押し付けて加熱
することにより、電子部品1と電子回路基板7とのはん
だ接続が行なわれる。この場合、塗布されたフラックス
が端子電極4やはんだバンプ2の表面に生じている酸化
物を除去することにより、溶融したはんだと端子電極4
の電極金属が接触、拡散して合金層形成が起こり、これ
により、はんだ接続がなされることになる。
On the other hand, electrodes (not shown) of the electronic component 1
Electronic circuit board 7 on which solder bumps 2 are formed and solder connection areas 6 are formed by protective resist 3
After the flux is applied to the entire surface of the substrate, that is, including the surface of the terminal electrode 4 in the solder connection area 6, the solder bump 2 is fitted into the solder connection area 6 so that the electronic component 1 is mounted. It is mounted on the electronic circuit board 7.
Then, by pressing the electronic component 1 against the electronic circuit board 7 and heating, the solder connection between the electronic component 1 and the electronic circuit board 7 is performed. In this case, the applied flux removes oxides generated on the surfaces of the terminal electrodes 4 and the solder bumps 2 so that the molten solder and the terminal electrodes 4 are removed.
The electrode metal contacts and diffuses to form an alloy layer, whereby a solder connection is made.

【0007】図6(b)は以上の結果得られたはんだ接
続部の状態を示す写真図である。これから明らかなよう
に、はんだバンプ2の先端部が端子電極4と接合されて
いるが、これは、上記のように、端子電極4の表面に塗
布されたフラックスがはんだバンプ2を覆い、加熱とと
もにはんだバンプ2が溶融して、上記のように、端子電
極4と接合するからである。
FIG. 6B is a photograph showing the state of the solder connection obtained as a result. As is clear from this, the tip of the solder bump 2 is joined to the terminal electrode 4, as described above, because the flux applied to the surface of the terminal electrode 4 covers the solder bump 2, This is because the solder bump 2 is melted and joined to the terminal electrode 4 as described above.

【0008】[0008]

【発明が解決しようとする課題】ところで、近年では、
電子部品の高集積化に伴い、はんだバンプピッチは微小
化し、また、はんだバンプもますます微細化する傾向に
ある。従って、電子回路基板での、特に、電子部品が搭
載される領域側のはんだ接続用エリアも微細化され、ま
た、このエリアの電極間のピッチもますます狭くするこ
とが必要となってきている。このために、はんだ接続用
エリアの形成精度を高めることが必要となり電子回路基
板、従って、電子装置のコストを増大化する1つの要因
となっている。
However, in recent years,
With the increase in integration of electronic components, the pitch of solder bumps has been reduced, and the size of solder bumps has also tended to be reduced. Therefore, the solder connection area on the electronic circuit board, particularly on the side where the electronic components are mounted, is also miniaturized, and the pitch between the electrodes in this area is required to be further narrowed. . For this reason, it is necessary to increase the formation accuracy of the solder connection area, which is one factor that increases the cost of the electronic circuit board, and hence the electronic device.

【0009】本発明の目的は、かかる問題を解消し、は
んだ接続用エリアの形成を省いて、なおかつ、はんだ接
続の信頼性が保証された電子部品のはんだ接続構造及び
接続方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a solder connection structure and a connection method for an electronic component in which such a problem is solved, the formation of a solder connection area is omitted, and the reliability of the solder connection is ensured. is there.

【0010】[0010]

【問題を解決するための手段】上記目的を達成するため
に、本発明による電子部品のはんだ接続構造は、電子回
路基板の端子電極でのはんだ接続用エリアの限定をなく
して、電子部品のはんだ接続をする構成とする。
In order to achieve the above object, a solder connection structure for an electronic component according to the present invention eliminates the limitation of a solder connection area at a terminal electrode of an electronic circuit board, thereby reducing the solderability of the electronic component. The connection is configured.

【0011】この場合、はんだバンプにフラックスを塗
布してはんだ接続を行なうものであって、端子電極には
んだ接続用エリアを制限する手段が設けられていないの
で、かかる手段を設けた場合に比べ、溶融したハンダの
端子電極上での濡れ拡がりが大きくなるのであるが、従
来の端子電極にはんだ接続用エリアを制限する手段が設
けられている場合と同程度の接続信頼性を達成できる。
In this case, the solder connection is performed by applying a flux to the solder bumps, and no means for limiting the solder connection area is provided on the terminal electrodes. Although the wet spread of the molten solder on the terminal electrode is increased, the same connection reliability as the conventional terminal electrode provided with a means for limiting the solder connection area can be achieved.

【0012】溶融はんだの濡れ拡がりの形状は、はんだ
バンプに塗布するフラックスによって制限することがで
きるし、また、はんだ材料、端子電極材料、フラックス
そのものの選定や、それらの組み合わせを選定すること
により、溶融はんだの濡れ拡がりの形状を制限すること
ができる。
The shape of the spread of the molten solder can be limited by the flux applied to the solder bumps. In addition, by selecting the solder material, the terminal electrode material, the flux itself, and the combination thereof, The shape of the wet spread of the molten solder can be limited.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施形態を図面に
より説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0014】図1は本発明による電子部品のはんだ接続
方法の一実施形態の説明図であって、8は開口部であ
り、図6に対応する部分には同一符号をつけている。
FIG. 1 is an explanatory view of an embodiment of a method for soldering electronic components according to the present invention. Reference numeral 8 denotes an opening, and portions corresponding to those in FIG.

【0015】同図において、LSIなどの電子部品1に
は、例えば、その外周部にその辺に沿って複数のはんだ
バンプ2が設けられている。
In FIG. 1, an electronic component 1 such as an LSI is provided with a plurality of solder bumps 2 along its side, for example, on an outer peripheral portion thereof.

【0016】一方、電子回路基板7は、その基板5の外
周部全体が保護レジスト3で覆われており、中心部がか
かる保護レジスト3で覆われない開口部8をなしてい
る。この保護レジスト3で覆われた部分の中に図示しな
い導体配線が設けられている。即ち、かかる導体配線が
電子回路基板5の表面の外周部に形成されて保護レジス
ト3で覆われており、この導体配線に形成された端子電
極4が、保護レジスト3に覆われないで、外部に露出し
ている。これら端子電極4は夫々電子部品のはんだバン
プ2に対応するものであって、保護レジスト3から帯状
に露出しており、図6で示したようなはんだ接続用エリ
ア6は形成されていない。
On the other hand, the electronic circuit board 7 has an opening 8 in which the entire outer peripheral portion of the board 5 is covered with the protective resist 3 and the central portion is not covered with the protective resist 3. A conductor wiring (not shown) is provided in a portion covered with the protective resist 3. That is, the conductor wiring is formed on the outer peripheral portion of the surface of the electronic circuit board 5 and is covered with the protective resist 3. It is exposed to. These terminal electrodes 4 correspond to the solder bumps 2 of the electronic component, and are exposed in a strip form from the protective resist 3, and the solder connection area 6 as shown in FIG. 6 is not formed.

【0017】かかる電子回路基板7としては、全体とし
てシート状をなするものである。かかる電子回路基板7
は、もともと上記のように導体配線がなされた基板5全
体が保護レジスト3によって覆われているシートであ
り、このシートについて、全ての端子電極4が露出し、
かつ電子部品1の大きさ,形状よりも大きめの形状の領
域の保護レジスト3を除去することにより、開口部8を
形成してこの実施形態での電子回路基板7とするもので
ある。
The electronic circuit board 7 has a sheet shape as a whole. Such an electronic circuit board 7
Is a sheet in which the entire substrate 5 on which the conductor wiring has been made as described above is covered with the protective resist 3, and all the terminal electrodes 4 are exposed on this sheet,
An opening 8 is formed by removing the protective resist 3 in a region having a shape larger than the size and shape of the electronic component 1 to form the electronic circuit board 7 in this embodiment.

【0018】かかる電子回路基板7の製法によると、開
口部8の位置設定に若干のずれが生じても、全ての端子
電極4が所定の長さ以上で帯状に露出すればよく、製造
に手間がかからない。
According to the method of manufacturing the electronic circuit board 7, even if the position of the opening 8 is slightly shifted, it is sufficient that all the terminal electrodes 4 are exposed in a belt shape with a predetermined length or more. It does not take.

【0019】これに対し、かかるシートを用いて図6に
示した従来の電子回路基板7を作成する場合には、保護
レジスト3で基板5全体が覆われているシートについ
て、この基板5に形成されている導体配線での端子電極
4となる部分に、保護レジスト3を除いて、端子電極4
を露出させる穴を設ける作業が必要があり、しかも、か
かる作業は端子電極4毎に必要となる。このために、作
業に手間がかかるし、その作業精度もかなり高いもので
なければならない。
On the other hand, when the conventional electronic circuit board 7 shown in FIG. 6 is formed using such a sheet, the sheet in which the entire substrate 5 is covered with the protective resist 3 is formed on the substrate 5. Except for the protective resist 3, the terminal electrode 4
It is necessary to provide a hole for exposing the hole, and such an operation is required for each terminal electrode 4. For this reason, the work is troublesome and the work accuracy must be quite high.

【0020】かかる電子部品1を電子回路基板7にはん
だ接続する場合には、まず、図2に示すように、フラッ
クスの塗布皿9に設けられている所定の均一な深さのく
ぼみ部10にフラックス11を充填し、スキージでその
表面を鳴らして均一な厚さのフラックス11の層とし、
これに電子部品1のはんだバンプ2を浸すことにより、
夫々のはんだパンプ2に同じ厚さでフラックス11を塗
布する。
When the electronic component 1 is connected to the electronic circuit board 7 by soldering, first, as shown in FIG. 2, the concave portion 10 having a predetermined uniform depth is provided on the flux application dish 9. Fill the flux 11 and ring the surface with a squeegee to form a layer of flux 11 of uniform thickness,
By immersing the solder bumps 2 of the electronic component 1 in this,
The flux 11 is applied to each solder pump 2 with the same thickness.

【0021】このようにしてはんだバンプ2にフラック
ス11を塗布した後、これらはんだバンプ2が基板5上
の夫々の端子電極4の先端部に乗るように、電子部品1
を位置決めして電子回路基板7上に搭載し、所定の雰囲
気内で電子部品1側から加圧して加熱し、上記のよう
に、はんだバンプ2と端子電極4とを溶融接続する。接
続後、補強の目的でアンダーフィルを注入、加熱硬化さ
せてもよい。
After the flux 11 is applied to the solder bumps 2 in this manner, the electronic component 1 is placed so that the solder bumps 2 ride on the tips of the respective terminal electrodes 4 on the substrate 5.
Is positioned and mounted on the electronic circuit board 7, and is heated by applying pressure from the electronic component 1 side in a predetermined atmosphere, and the solder bump 2 and the terminal electrode 4 are fusion-connected as described above. After connection, an underfill may be injected and cured by heating for the purpose of reinforcement.

【0022】図3は上記のようにして得られた本発明に
よる電子部品のはんだ接続構造の1実施形態を示す断面
図であって、4aは導体配線であり、前出図面に対応す
る部分には同一符号をつけている。
FIG. 3 is a sectional view showing an embodiment of a solder connection structure for an electronic component according to the present invention obtained as described above. Reference numeral 4a denotes a conductor wiring. Have the same reference numerals.

【0023】同図において、電子回路基板7の端子電極
4には、従来の電子回路基板でのようなはんだの濡れ形
状を規制するはんだ接続用エリアが設けられていないの
で、かかる従来の電子回路基板の場合に比べ、はんだバ
ンプ2が広く濡れ広がった形状となる。この場合でも、
接続の信頼性は、後述するように、上記従来の場合と同
程度に確保することができた。なお、はんだバンプ2
は、端子電極2以外の領域、即ち、電子回路基板5の表
面には広がらない。
In FIG. 2, the terminal electrode 4 of the electronic circuit board 7 is not provided with a solder connection area for regulating the wetting shape of the solder unlike the conventional electronic circuit board. As compared with the case of the substrate, the solder bump 2 has a shape that is wider and spreads. Even in this case,
As will be described later, the reliability of the connection can be secured to the same degree as in the conventional case. In addition, solder bump 2
Does not spread to a region other than the terminal electrode 2, that is, the surface of the electronic circuit board 5.

【0024】なお、端子電極4に連なる導体配線4a
は、保護レジスト3によって覆われているが、かかる導
体配線4aの他方の端子電極は、図示しないが、例え
ば、基板5側で外部に露出されるようにすることができ
る。かかる基板側の端子電極は電子部品の電極に対応し
た大きさ,ピッチで設けることができる。かかる構成の
電子回路基板7は、電子部品1を接続した後、あるいは
接続する前に、図示しないマザーボードなどのメイン基
板に搭載することにより(電子部品を接続していないと
きには、この搭載後、接続する)、電子部品1の端子電
極のメイン基板へのピッチ変換手段として機能させるこ
とができる。
The conductor wiring 4a connected to the terminal electrode 4
Is covered with the protective resist 3. The other terminal electrode of the conductor wiring 4a can be exposed to the outside on the substrate 5, for example, although not shown. The terminal electrodes on the substrate side can be provided with a size and a pitch corresponding to the electrodes of the electronic component. The electronic circuit board 7 having such a configuration is mounted on a main board such as a motherboard (not shown) after or before the electronic components 1 are connected. The electronic component 1 can function as a means for converting the pitch of the terminal electrodes to the main substrate.

【0025】図4ははんだバンプ2へのフラックス11
の異なる塗布厚でのはんだ接続状態を観測した端子電極
の長手方向断面の写真図である。
FIG. 4 shows the flux 11 to the solder bump 2.
FIG. 4 is a photograph of a longitudinal section of a terminal electrode in which a solder connection state is observed at different application thicknesses.

【0026】図4(a)はくぼみ部10の深さを20μ
mとする塗布皿9(図2)を用いてはんだバンプ2にフ
ラックス11を上記のように塗布した場合(厚さ20μ
mの塗布という。以下同様)を示し、図4(b)ははん
だバンプ2に厚さ25μmでフラックス11を塗布した
場合を、図4(c)ははんだバンプ2に厚さ30μmで
フラックス11を塗布した場合を夫々示している。ここ
で、はんだバンプの組成は錫63重量パーセント、鉛3
7重量パーセントであり、窒素雰囲気で最高温度220
度に加熱して溶融接続を行なった。さらに、接続後、補
強の目的でアンダーフィルを注入し、加熱硬化させた。
FIG. 4A shows that the depth of the recess 10 is 20 μm.
When the flux 11 is applied to the solder bumps 2 as described above using the coating dish 9 (FIG.
m. FIG. 4B shows the case where the flux 11 is applied to the solder bump 2 with a thickness of 25 μm, and FIG. 4C shows the case where the flux 11 is applied to the solder bump 2 with a thickness of 30 μm. Is shown. Here, the composition of the solder bump is 63% by weight of tin and 3% by weight of lead.
7% by weight, maximum temperature 220
Each time, a fusion connection was made. Further, after connection, an underfill was injected for the purpose of reinforcement, and was cured by heating.

【0027】図4(a)〜(c)に示す観察結果から、
フラックス11の塗布厚さが厚いほど、はんだバンプ2
の濡れ形状が広がっていることがわかる。これは、フラ
ックス11の塗布厚さが厚いほど、はんだバンプ2での
フラックス11の塗布面積が大きく、このため、除去さ
れたはんだ酸化物が多く、溶融したはんだのうち、ぬれ
拡がることができるはんだの量が多いことによるもので
ある。
From the observation results shown in FIGS.
As the applied thickness of the flux 11 is larger, the solder bump 2
It can be seen that the wet shape of the sample has spread. This is because the larger the applied thickness of the flux 11, the larger the applied area of the flux 11 on the solder bump 2, and therefore, the larger the amount of the removed solder oxide and the amount of the solder that can spread out of the molten solder. This is due to the large amount of

【0028】これらサンプルとして接続信頼性の検証を
行なった。この検証方法は、―55℃〜150℃の温度
サイクル試験層に投入し、−55℃の雰囲気を、例え
ば、30minを継続する状態と+150℃の雰囲気を同
時間(30min)継続する状態とを繰り返し、この繰り
返しの100サイクルから数百サイクル毎にはんだ接続
部の断線をチェックするものである。
The connection reliability of these samples was verified. This verification method is performed by charging a temperature cycle test layer at −55 ° C. to 150 ° C., and changing the atmosphere at −55 ° C. to, for example, a state of continuing for 30 min and a state of + 150 ° C. for the same time (30 min) The solder connection is checked for disconnection every 100 to several hundred cycles.

【0029】このチェック結果を図5に示すが、サンプ
ルとしての図4(a),(b),(c)は夫々図4
(a),(b),(c)に示した接続構造のサンプルで
あって、これに、比較例として、図6に示した従来の接
続構造を検証サンプルとして加えた。なお、この従来の
接続構造は、従来から用いられているように、端子電極
4に、例えば、円形状のはんだバンプ接続用エリア6を
ソルダーレジスト3で形成したものである。従って、前
述したように、図6(b)においては、端子電極4上で
のはんだバンプ2の拡がりが制限されているが、これは
図6(a)に示すはんだ接続用エリア6によるものであ
る。
FIG. 5 shows the result of this check. FIGS. 4 (a), 4 (b) and 4 (c) as samples are shown in FIGS.
As a comparative example, the connection structure shown in FIGS. 6A, 6B, and 6C was added as a verification sample to the conventional connection structure shown in FIG. In this conventional connection structure, for example, a circular solder bump connection area 6 is formed on the terminal electrode 4 with the solder resist 3 as conventionally used. Accordingly, as described above, in FIG. 6B, the spread of the solder bumps 2 on the terminal electrodes 4 is limited, but this is due to the solder connection area 6 shown in FIG. is there.

【0030】図5では、以上のサンプルについて、上記
の温度サイクルで100,200,300,500,7
00,1000サイクル毎に接続状態をチェックした。
この場合、各サンプルは3個ずつ使用し、いずれのサン
プルも不良品がなかったことを示している。このことか
ら、電子部品を接続する電子回路基板7の端子電極4に
広くぬれ拡がった形状ではんだバンプ接続したこの実施
形態においても、1000サイクル以上の信頼性試験を
行なっても、接続部に断線が生ずることがなく、従来品
と較べても信頼性上の問題ないことが確認できた。
FIG. 5 shows that the above samples were subjected to the above temperature cycle at 100, 200, 300, 500, 7
The connection status was checked every 00, 1000 cycles.
In this case, three samples were used, indicating that no samples were defective. Therefore, even in this embodiment in which the solder bumps are connected to the terminal electrodes 4 of the electronic circuit board 7 to which the electronic components are connected in a widely spread shape, even if the reliability test of 1000 cycles or more is performed, the connection portion is disconnected. No problem occurred, and it was confirmed that there was no problem in reliability as compared with the conventional product.

【0031】以上、本発明の実施形態について説明した
が、本発明は、かかる実施形態のみに限定されるもので
はない。例えば、上記の数値は、説明の都合上、一例と
して示すものであって、本発明はかかる数値によって限
定されるものではない。また、上記実施形態は、この接
続構造は、LSIなど電子部品をインターポーザーなど
基板に搭載したパッケージやモジュール部品の実装にも
適用でき、端子電極の形状や、接続に用いるフラックス
種類は限定されるものではない。
Although the embodiments of the present invention have been described above, the present invention is not limited to only such embodiments. For example, the above numerical values are shown as an example for convenience of explanation, and the present invention is not limited to such numerical values. Further, in the above embodiment, the connection structure can be applied to the mounting of a package or a module component in which an electronic component such as an LSI is mounted on a substrate such as an interposer, and the shape of the terminal electrode and the type of flux used for the connection are limited. Not something.

【0032】[0032]

【発明の効果】以上説明したように、本発明によれば、
電子回路基板側にはんだバンプに対応するはんだ接続用
制限エリアを特に設けなくても、十分な接続信頼性を有
するはんだバンプ接続が得られることになり、製品の低
コスト化を実現できる。
As described above, according to the present invention,
Even if the solder connection restricted area corresponding to the solder bump is not particularly provided on the electronic circuit board side, the solder bump connection with sufficient connection reliability can be obtained, and the cost of the product can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による電子部品のはんだ接続方法の一実
施形態の説明図である。
FIG. 1 is an explanatory diagram of one embodiment of a method for soldering electronic components according to the present invention.

【図2】図1に示した実施形態での電子部品のはんだバ
ンプにフラックスを塗布する方法の一具体例を示す図で
ある。
FIG. 2 is a view showing a specific example of a method of applying a flux to solder bumps of an electronic component in the embodiment shown in FIG.

【図3】図1,図2で示すはんだ接続方法によって得ら
れた本発明による電子部品のはんだ接続構造の一実施形
態を示す断面図である。
FIG. 3 is a cross-sectional view showing one embodiment of a solder connection structure for an electronic component according to the present invention obtained by the solder connection method shown in FIGS. 1 and 2;

【図4】本発明による電子部品のはんだ接続構造のフラ
ックスの塗布量の違いに応じたはんだバンプの観測写真
図である。
FIG. 4 is an observation photograph of a solder bump according to a difference in the amount of applied flux of a solder connection structure of an electronic component according to the present invention.

【図5】図4に示した電子部品のはんだ接続構造と従来
の電子部品のはんだ接続構造との接続信頼性の試験結果
を示す図である。
5 is a diagram showing a test result of connection reliability between the solder connection structure of the electronic component shown in FIG. 4 and a solder connection structure of a conventional electronic component.

【図6】従来の電子部品のはんだ接続構造の一例を示す
図である。
FIG. 6 is a diagram illustrating an example of a conventional solder connection structure of an electronic component.

【符号の説明】[Explanation of symbols]

1 電子部品 2 はんだバンプ 3 保護レジスト 4 端子電極 4a 導体配線 5 基板 7 電子回路基板 8 開口部 9 フラックスの塗布皿 10 くぼみ部 11 フラックス DESCRIPTION OF SYMBOLS 1 Electronic component 2 Solder bump 3 Protective resist 4 Terminal electrode 4a Conductor wiring 5 Substrate 7 Electronic circuit board 8 Opening 9 Flux coating plate 10 Depressed part 11 Flux

───────────────────────────────────────────────────── フロントページの続き (72)発明者 横塚 剛秀 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 遠藤 恒雄 長野県小諸市大字柏木190番地 株式会社 日立製作所半導体グループ内 (72)発明者 山田 富男 長野県小諸市大字柏木190番地 株式会社 日立製作所半導体グループ内 (72)発明者 日比野 光明 長野県小諸市大字柏木190番地 株式会社 日立製作所半導体グループ内 Fターム(参考) 5E319 AA03 AA06 AB05 AC01 AC13 BB04 CC12 CD21 CD25 GG01 GG03 5F044 KK09 KK11 KK12 LL13 QQ01 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Takehide Yokozuka 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside of Hitachi, Ltd. Hitachi, Ltd. Semiconductor Group (72) Inventor Tomio Yamada Kojiro, Komoro City, Nagano Prefecture 190, Kashiwagi, Hitachi, Ltd. F term (reference) 5E319 AA03 AA06 AB05 AC01 AC13 BB04 CC12 CD21 CD25 GG01 GG03 5F044 KK09 KK11 KK12 LL13 QQ01

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 はんだバンプを用いて電子部品を電子回
路基板に接続する構造において、 該電子回路基板は、該電子部品のはんだバンプに対応す
る領域を限定する手段を設けない端子電極を有し、 該端子電極に該電子部品をはんだ接続したことを特徴と
する電子部品のはんだ接続構造。
1. A structure for connecting an electronic component to an electronic circuit board using a solder bump, wherein the electronic circuit board has a terminal electrode provided with no means for limiting a region corresponding to the solder bump of the electronic component. An electronic component solder connection structure, wherein the terminal component is soldered to the electronic component.
【請求項2】 請求項1において、 前記電子回路基板の前記端子電極が帯状であることを特
徴とする電子部品のはんだ接続構造。
2. The solder connection structure for an electronic component according to claim 1, wherein the terminal electrode of the electronic circuit board has a band shape.
【請求項3】 請求項2において、 前記帯状の端子電極の先端部に前記電子部品をはんだ接
続したことを特徴とする電子部品のはんだ接続構造。
3. The solder connection structure for an electronic component according to claim 2, wherein the electronic component is soldered to a tip end of the strip-shaped terminal electrode.
【請求項4】 請求項1,2または3において、 通常のはんだバンプ接続構造よりも、前記電子回路基板
側の端子電極に対してはんだが大きくぬれ拡がったこと
を特徴とする電子部品のはんだ接続構造。
4. The solder connection of an electronic component according to claim 1, wherein the solder spreads greatly on the terminal electrodes on the electronic circuit board side compared to a normal solder bump connection structure. Construction.
【請求項5】 はんだバンプを用いて電子部品を電子回
路基板に接続する方法において、 該はんだバンプにフラックスを塗布し、該電子回路基板
上のはんだ付け領域を限定する手段が設けられていない
端子電極に接続することを特徴とする電子部品のはんだ
接続方法。
5. A method for connecting an electronic component to an electronic circuit board using solder bumps, wherein a terminal is provided without means for applying a flux to the solder bumps and defining a soldering area on the electronic circuit board. A method for soldering electronic components, wherein the method is connected to electrodes.
JP2001166903A 2001-06-01 2001-06-01 Solder connection structure and connection method for electronic components Pending JP2002359460A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001166903A JP2002359460A (en) 2001-06-01 2001-06-01 Solder connection structure and connection method for electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001166903A JP2002359460A (en) 2001-06-01 2001-06-01 Solder connection structure and connection method for electronic components

Publications (1)

Publication Number Publication Date
JP2002359460A true JP2002359460A (en) 2002-12-13

Family

ID=19009375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001166903A Pending JP2002359460A (en) 2001-06-01 2001-06-01 Solder connection structure and connection method for electronic components

Country Status (1)

Country Link
JP (1) JP2002359460A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023157111A1 (en) 2022-02-16 2023-08-24 株式会社Fuji Electrical circuit formation method, and electrical circuit formation device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023157111A1 (en) 2022-02-16 2023-08-24 株式会社Fuji Electrical circuit formation method, and electrical circuit formation device

Similar Documents

Publication Publication Date Title
KR100268608B1 (en) Manufacturing Method of Semiconductor Device and Semiconductor Device
US6646338B2 (en) Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
US9293433B2 (en) Intermetallic compound layer on a pillar between a chip and substrate
JPH10256315A (en) Semiconductor chip bonding pad and its formation
KR100539635B1 (en) Semiconductor device and manufacturing method thereof
US7511965B2 (en) Circuit board device and manufacturing method thereof
JP3364266B2 (en) Bump formation method
JP3116926B2 (en) Package structure and semiconductor device, package manufacturing method, and semiconductor device manufacturing method
JP2002359460A (en) Solder connection structure and connection method for electronic components
JP4364991B2 (en) Wiring board with lead pins
JP3180041B2 (en) Connection terminal and method of forming the same
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
JP3585806B2 (en) Wiring board with pins
JP3024506B2 (en) Connection method between Si chip and package
JP2002171055A (en) Electronic circuit board, electronic component, electronic circuit device, and manufacturing method thereof
JPH0572751B2 (en)
JPH11126797A (en) Wiring board connection structure
JPH09293961A (en) Packaging method of electronic part
JPH06232317A (en) Multi-terminal electronic component and manufacturing method thereof
KR0182423B1 (en) Bump bonding method of flip chip IC
JP2741611B2 (en) Substrate for flip chip bonding
JP2003258155A (en) Wiring board manufacturing method
JPH05315337A (en) Electrode for semiconductor device and device mounted therewith
KR101133126B1 (en) Semiconductor package and manufacturing method thereof
JPH06334064A (en) Leadless surface mount hybrid IC

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071225