[go: up one dir, main page]

JP2002314219A - Substrate embedded with through conductor and method of manufacturing the same - Google Patents

Substrate embedded with through conductor and method of manufacturing the same

Info

Publication number
JP2002314219A
JP2002314219A JP2001118363A JP2001118363A JP2002314219A JP 2002314219 A JP2002314219 A JP 2002314219A JP 2001118363 A JP2001118363 A JP 2001118363A JP 2001118363 A JP2001118363 A JP 2001118363A JP 2002314219 A JP2002314219 A JP 2002314219A
Authority
JP
Japan
Prior art keywords
substrate
conductor
hole
embedded
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001118363A
Other languages
Japanese (ja)
Inventor
Yukiko Igarashi
有希子 五十嵐
Yasuo Yamagishi
康男 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001118363A priority Critical patent/JP2002314219A/en
Publication of JP2002314219A publication Critical patent/JP2002314219A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】 【課題】 貫通導体を埋め込んだ基板及びその製造方法
に関し、貫通導体を高密度で埋め込んだ基板を簡単な工
程で、高精度で、且つ、低コストで作製する。 【解決手段】 基板1に設けた直径2mm以下の貫通孔
2に、導電体3を挿入するとともに、貫通孔2と導電体
3との間の間隙を絶縁性樹脂4で埋め込む。
(57) [Problem] To provide a substrate in which a through conductor is embedded and a method of manufacturing the same, to manufacture a substrate in which a through conductor is embedded at a high density in a simple process with high accuracy and at low cost. SOLUTION: A conductor 3 is inserted into a through-hole 2 having a diameter of 2 mm or less provided in a substrate 1, and a gap between the through-hole 2 and the conductor 3 is filled with an insulating resin 4.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は貫通導体を埋め込ん
だ基板及びその製造方法に関するものであり、特に、プ
リント配線基板或いはプリント配線基板を検査する配線
検査装置に装着する際に好適な構造の検査プローブを構
成する貫通導体の構成及び挿入方法に特徴のある貫通導
体を埋め込んだ基板及びその製造方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate having a through conductor embedded therein and a method of manufacturing the same, and more particularly to an inspection of a structure suitable for mounting on a printed wiring board or a wiring inspection apparatus for inspecting a printed wiring board. The present invention relates to a substrate in which a through conductor having a feature in the configuration and insertion method of a through conductor constituting a probe and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来、プリント配線基板の検査に用いる
配線検査板は、プリント配線基板上の配線の所望部分に
接触させる検査プローブを基板ベース部に取り付けたも
ので、この配線検査板は検査装置に搭載されて、プリン
ト配線基板に押し当てられる。
2. Description of the Related Art Conventionally, a wiring inspection board used for inspecting a printed wiring board has an inspection probe for contacting a desired portion of a wiring on a printed wiring board attached to a substrate base portion. And pressed against the printed wiring board.

【0003】この検査装置は、検査プローブの接触端子
をプリント配線板の配線パターンに押圧して、プリント
配線基板に形成された配線パターンの断線や短絡を検出
するものである。
In this inspection apparatus, a contact terminal of an inspection probe is pressed against a wiring pattern of a printed wiring board to detect a disconnection or short circuit of a wiring pattern formed on a printed wiring board.

【0004】この様な配線検査板の作製方法としては、
基板ベース部に微細孔を形成し、この微細孔に導電性物
質を充填して導通孔(スルービア)を形成する方法等が
用いられており、この様な導電性物質を充填する方法と
して、メッキ法でメタライズする方法や導電性ワイヤを
貫通させる方法等が挙げられる。
As a method of manufacturing such a wiring inspection plate,
A method of forming a fine hole in a substrate base portion and filling the fine hole with a conductive material to form a conductive hole (through via) has been used. As a method of filling such a conductive material, plating is used. And a method of penetrating a conductive wire.

【0005】なお、この様な貫通孔にメッキ法でメタラ
イズする方法や導電性ワイヤを貫通させてスルービアを
形成する方法の場合には、隣接するスルービア同士の基
板を介したクロストーク或いは短絡を防止するために、
基板として絶縁基板を用いる必要がある。
[0005] In the case of such a method of metallizing the through holes by plating or a method of forming through vias by penetrating conductive wires, crosstalk or short circuit between adjacent through vias through the substrate is prevented. To do
It is necessary to use an insulating substrate as the substrate.

【0006】上述の方法は、配線基板の作製手段として
も用いられているものであり、配線基板としては、特
に、高密度実装基板としては、例えば、研磨すると非常
に高い平滑性が得られるガラスが絶縁性基板として用い
られている。
The above-mentioned method is also used as a means for manufacturing a wiring board. For a wiring board, in particular, for a high-density mounting board, for example, glass which can obtain extremely high smoothness when polished is used. Are used as insulating substrates.

【0007】この場合、基板となるガラスにレーザ加工
で貫通孔を空けたり、感光性ガラス等の予め貫通孔を設
けたガラスを用いて、貫通孔部分に貫通導体となる導電
性物質をメッキ法等によって充填することによって配線
基板を作製していた。
In this case, a through-hole is formed in the glass serving as a substrate by laser processing, or a conductive material serving as a through-conductor is plated in a portion of the through-hole using a glass having a through-hole provided in advance, such as photosensitive glass. The wiring board is manufactured by filling with such as.

【0008】[0008]

【発明が解決しようとする課題】しかし、上記のスルー
ビアの作製方法にはいくつかの問題がある。例えば、メ
ッキ法を用いた場合には、工程が長いためにコストが高
くつくことと、メッキが可能な導電体に種類が制約され
てしまうという問題がある。
However, there are several problems with the above-described method of manufacturing a through via. For example, when the plating method is used, there are problems that the cost is high due to the long process and that the type of the conductor that can be plated is restricted.

【0009】また、近年のICチップのさらなる高密度
集積化の要請に伴って、100μm以下の微小ピッチで
配線する必要も出てくるが、ガラス等の基材によって
は、その様な微小ピッチで破損を防止しながら貫通孔を
形成することが困難な場合もある。
Further, with the recent demand for higher density integration of IC chips, it is necessary to provide wiring at a fine pitch of 100 μm or less. However, depending on a base material such as glass, such a fine pitch is required. In some cases, it is difficult to form a through hole while preventing breakage.

【0010】一方、メッキ法を用いないで、導電性ワイ
ヤを貫通させる方法の場合には、導電性ワイヤと基板ベ
ース部に設けた貫通孔との公差を埋める際に用いる手段
が熱処理に限定される点や、熱処理により導電性ワイヤ
と基板を構成する基材及び熱処理雰囲気の組合せが限定
されるという問題がある。
On the other hand, in the case of a method in which a conductive wire is penetrated without using a plating method, a means used for filling a tolerance between the conductive wire and a through hole provided in a substrate base is limited to heat treatment. In addition, there is a problem that the combination of the conductive wire, the base material constituting the substrate, and the heat treatment atmosphere is limited by the heat treatment.

【0011】したがって、本発明は、貫通導体を高密度
で埋め込んだ基板を簡単な工程で、高精度で、且つ、低
コストで作製することを目的とする。
Accordingly, an object of the present invention is to manufacture a substrate in which through conductors are embedded at high density with a simple process, with high accuracy, and at low cost.

【0012】[0012]

【課題を解決するための手段】図1は本発明の原理的構
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。 図1参照 上述の目的を達成するため、本発明は、貫通導体を埋め
込んだ基板1において、基板1に設けた直径2mm以下
の貫通孔2に、導電体3を挿入するとともに、貫通孔2
と導電体3との間の間隙が絶縁性樹脂4で埋め込まれて
いることを特徴とする。
FIG. 1 is an explanatory view of the principle configuration of the present invention. Referring to FIG. 1, means for solving the problems in the present invention will be described. See FIG. 1 In order to achieve the above-described object, the present invention relates to a substrate 1 in which a conductor is embedded in a through-hole 2 having a diameter of 2 mm or less provided in the substrate 1.
The gap between the conductor and the conductor is buried with an insulating resin.

【0013】この様に、導電体3と基板1に設けた貫通
孔2との間の間隙を絶縁性樹脂4で埋め込むことによっ
て、基板1として絶縁性基板を用いる制約がなくなり、
微小径の貫通孔2の形成が容易になるので高密度化及び
低コスト化が可能になるとともに、絶縁性樹脂4の損材
により分等が滲み込むことがないので、配線等が膨れ上
がることを防止することができる。
As described above, by filling the gap between the conductor 3 and the through hole 2 provided in the substrate 1 with the insulating resin 4, there is no restriction to use an insulating substrate as the substrate 1.
Since it is easy to form the through hole 2 having a small diameter, it is possible to increase the density and reduce the cost. In addition, since the damaged material of the insulating resin 4 does not permeate, the wiring and the like may swell. Can be prevented.

【0014】この場合、導電体3の長さを、基板1の厚
さより長くして基板1の一方の面から突出させることに
よって、導電体3の突出部を基板1の法線に対して傾む
けることによってプローブの接触端子部としても良く、
簡単な構成で、ピッチ精度の高い配線検査板を構成する
ことができる。
In this case, by making the length of the conductor 3 longer than the thickness of the substrate 1 and projecting from one surface of the substrate 1, the protrusion of the conductor 3 is inclined with respect to the normal line of the substrate 1. By peeling, it may be used as a contact terminal part of the probe,
With a simple configuration, a wiring inspection board with high pitch accuracy can be configured.

【0015】また、導電体3を基板1の厚さとほぼ同じ
長さにすることによってスルービア基板1としても良い
ものであり、導電体3が基板1の主面から突出しておら
ず平坦であるので、電極や配線層の形成が容易になる。
The conductor 3 may have a length substantially equal to the thickness of the substrate 1 to form the through-via substrate 1. The conductor 3 does not protrude from the main surface of the substrate 1 and is flat. In addition, the formation of electrodes and wiring layers becomes easy.

【0016】この様な貫通導体を埋め込んだ基板1を製
造するに際しては、予め絶縁性樹脂4で被覆された導電
体3を挿通することが望ましく、それによって、基板1
に対する絶縁と挿通とを良好に行うことが可能になる。
When manufacturing the substrate 1 in which such a through conductor is embedded, it is desirable to insert the conductor 3 previously coated with the insulating resin 4, whereby the substrate 1
It is possible to satisfactorily insulate and insert into the device.

【0017】また、導電体3の挿通に先立って、基板1
の一方の表面に絶縁性樹脂層を形成することが望まし
く、それによって、挿入した導電体3と貫通孔2との間
に設けられた絶縁体の消失に起因する導電体3の位置ず
れ等による導電体同士の接触による短絡やクロストーク
を防ぐことができる。
Before the conductor 3 is inserted, the substrate 1
It is desirable to form an insulating resin layer on one surface of the conductor 3, thereby displacing the conductor 3 caused by the disappearance of the insulator provided between the inserted conductor 3 and the through hole 2. Short circuit and crosstalk due to contact between conductors can be prevented.

【0018】また、貫通孔2に導電体3を挿通させる工
程においては、基板1の一方の主面上に複数の導電体3
を載置した状態で、基板1の他方の主面側から吸引を行
うことによって、高い精度の位置合わせを必要とするこ
となく、貫通孔2に導電体3を挿通することが可能にな
る。なお、この場合、基板1を治具5によって保持した
状態で、治具5に設けた吸気口6から吸引を行えば良
い。
In the step of inserting the conductor 3 into the through hole 2, a plurality of conductors 3 are provided on one main surface of the substrate 1.
By carrying out suction from the other main surface side of the substrate 1 in a state where the substrate 3 is placed, the conductor 3 can be inserted into the through hole 2 without requiring high-precision alignment. In this case, suction may be performed from the air inlet 6 provided in the jig 5 while the substrate 1 is held by the jig 5.

【0019】また、吸引に際しては、治具5を、したが
って、基板1を振動させることが望ましく、それによっ
て、導電体3の貫通孔2への挿通をよりスムーズに行う
ことが可能になる。
At the time of suction, it is desirable to vibrate the jig 5 and hence the substrate 1, so that the conductor 3 can be more smoothly inserted into the through hole 2.

【0020】[0020]

【発明の実施の形態】ここで、図2及び図3を参照し
て、本発明の第1の実施の形態の製造工程を説明する。 図2(a)参照 まず、厚さが、例えば、550μmのシリコン基板11
上に熱硬化性樹脂であるエポキシ樹脂を塗布したのち、
熱硬化させることによって、厚さが、例えば、50μm
のエポキシ樹脂層12を形成する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A manufacturing process according to a first embodiment of the present invention will now be described with reference to FIGS. Referring to FIG. 2A, first, a silicon substrate 11 having a thickness of, for example, 550 μm
After applying epoxy resin which is a thermosetting resin on top,
By heat curing, the thickness is, for example, 50 μm
The epoxy resin layer 12 is formed.

【0021】図2(b)参照 次いで、YAGレーザを用いてシリコン基板11にレー
ザビーム13を所定間隔で照射することによって、直径
が、例えば、1mmの貫通孔14を、例えば、1.27
mmのピッチで形成する。
Next, by irradiating the silicon substrate 11 with a laser beam 13 at a predetermined interval using a YAG laser, a through hole 14 having a diameter of, for example, 1 mm is formed, for example, at 1.27.
It is formed at a pitch of mm.

【0022】図2(c)参照 一方、直径が、例えば、0.95mmのAuワイヤ16
の表面に厚さが、例えば、25μmのエポキシ樹脂層1
7を塗布して硬化させたのち、所定の長さ、例えば、4
mmになるように切断して複数の導電体15を形成す
る。
Referring to FIG. 2C, on the other hand, for example, an Au wire 16 having a diameter of 0.95 mm, for example.
Epoxy resin layer 1 having a thickness of, for example, 25 μm
7, after applying and curing, a predetermined length, for example, 4
The plurality of conductors 15 are formed by cutting the conductors 15 mm.

【0023】図2(d)参照 次いで、貫通孔14を形成したシリコン基板11を吸気
口19を設けた治具基体18上に載置するとともに、押
さえ部材20を用いてシリコン基板11を保持・固定す
る。なお、図示を省略するものの、シリコン基板11の
機械的破損を防止するとともに、周辺部における機密性
を高めるために治具基体18及び押さえ部材20のシリ
コン基板11との接触部にはOリングを介在させてい
る。
Next, as shown in FIG. 2D, the silicon substrate 11 having the through-holes 14 is placed on a jig base 18 provided with an intake port 19, and the holding member 20 is used to hold and hold the silicon substrate 11. Fix it. Although not shown, an O-ring is provided at a contact portion of the jig base 18 and the pressing member 20 with the silicon substrate 11 in order to prevent mechanical damage of the silicon substrate 11 and to enhance confidentiality in a peripheral portion. It is interposed.

【0024】次いで、この様な状態で、シリコン基板1
1のエポキシ樹脂層12を設けた面上にエポキシ樹脂層
17で被覆されたAuワイヤ16からなる多数の導電体
15をランダムに載置し、治具を振動させながら、治具
基体18に設けた吸気口20より真空吸引することによ
って、導電体15は吸引口となる貫通孔14に吸引され
て挿通することになる。
Next, in such a state, the silicon substrate 1
A large number of conductors 15 made of Au wires 16 covered with an epoxy resin layer 17 are randomly placed on the surface provided with one epoxy resin layer 12, and provided on a jig base 18 while vibrating the jig. By conducting vacuum suction through the suction port 20, the conductor 15 is sucked and inserted into the through hole 14 serving as a suction port.

【0025】この場合、治具を振動させているので、導
電体15が挿通していない貫通孔14近傍にもいずれは
導電体15が移動して貫通孔14に吸引されるので、所
定の時間、振動・吸引を行うことによって全ての貫通孔
14に導電体15を挿通させることができる。また、こ
の場合、貫通孔14から突出する導電体の長さは、シリ
コン基板11と治具基体18との間隔で規定され、ほぼ
一定の長さに整列することになる。
In this case, since the jig is vibrated, the conductor 15 will eventually move and be sucked into the through-hole 14 near the through-hole 14 through which the conductor 15 is not inserted. By conducting vibration and suction, the conductor 15 can be inserted into all the through holes 14. In this case, the length of the conductor protruding from the through hole 14 is defined by the distance between the silicon substrate 11 and the jig base 18 and is aligned at a substantially constant length.

【0026】次いで、図示は省略するものの、予め、エ
ポキシ樹脂層12側全面に熱可塑性エポキシ樹脂を塗布
して、貫通孔14と導電体15との間隙を埋め込んだの
ち、熱処理を施すことによって、貫通孔14と導電体1
5との間隙をなくすようにすることができる。
Next, although not shown, a thermoplastic epoxy resin is previously applied to the entire surface of the epoxy resin layer 12 side to fill the gap between the through hole 14 and the conductor 15 and then heat-treated. Through hole 14 and conductor 1
5 can be eliminated.

【0027】図3(e)参照 次いで、全面にO2 プラズマを用いたアッシングを施す
ことによって、エポキシ樹脂層12、及び、Auワイヤ
16を被覆するエポキシ樹脂層17の露出部を除去す
る。
Next, as shown in FIG. 3 (e), the exposed portions of the epoxy resin layer 12 and the epoxy resin layer 17 covering the Au wires 16 are removed by performing ashing using O 2 plasma on the entire surface.

【0028】図3(f)参照 次いで、Auワイヤ16の一方の突出部をシリコン基板
11に対して所定の角度になるように折り曲げて、Au
ワイヤ16の一方の突出部を被測定対象基板の端子のピ
ッチと一致するようにして接触端子部21とする。な
お、図においては図示を簡単にするために、4つAuワ
イヤ16を1セットとして示しているが、実際には多数
のAuワイヤ16を多数のセットに分け、夫々のセット
において図3(f)に示すように折り曲げるものであ
る。
Next, one protruding portion of the Au wire 16 is bent at a predetermined angle with respect to the silicon substrate 11 so as to be Au.
One protruding portion of the wire 16 is set as the contact terminal portion 21 so as to match the pitch of the terminals of the substrate to be measured. In the figure, four Au wires 16 are shown as one set for simplicity of illustration, but in practice many Au wires 16 are divided into many sets, and in each set, FIG. ).

【0029】図3(g)参照 次いで、端子接触部21の表面に無電解メッキ法によっ
て厚さが、例えば、10μmのNiメッキ層22を形成
したのち、電解メッキ法によって厚さが、例えば、5μ
mのAuメッキ層23を形成する。このAuメッキ層2
3を形成することによって、被検査対象基板との接触が
柔らかくなり、プローブの長寿命化が可能になる。
Next, after a Ni plating layer 22 having a thickness of, for example, 10 μm is formed on the surface of the terminal contact portion 21 by an electroless plating method, the thickness is reduced by, for example, an electrolytic plating method. 5μ
An Au plating layer 23 of m m is formed. This Au plating layer 2
By forming 3, the contact with the substrate to be inspected is softened, and the life of the probe can be extended.

【0030】図3(h)参照 次いで、接触端子部21を保護した状態で、Auワイヤ
16の他方を突出部を研磨して平坦化することによって
埋込導体部24としたのち、通常の選択電解メッキ法を
用いることによって、埋込導体部24に接続する配線層
25を形成することによって検査プローブを有する配線
検査板の基本構成が完成する。なお、この配線層25は
測定装置に測定信号を導くためのリード電極となる。
Next, referring to FIG. 3 (h), the other end of the Au wire 16 is polished and flattened by polishing the protruding portion in a state where the contact terminal portion 21 is protected. By using an electrolytic plating method, a wiring layer 25 connected to the buried conductor portion 24 is formed, thereby completing a basic configuration of a wiring test board having a test probe. Note that the wiring layer 25 serves as a lead electrode for guiding a measurement signal to the measurement device.

【0031】この様に、本発明の第1の実施の形態にお
いては、基板に貫通させる導電体を予め絶縁体であるエ
ポキシ樹脂で被覆しているので、基板として導電性を有
するシリコン基板11を使用することが可能になり、基
板に関する制約が少なくなる。
As described above, in the first embodiment of the present invention, since the conductor penetrating the substrate is previously coated with the epoxy resin which is an insulator, the silicon substrate 11 having conductivity is used as the substrate. It can be used and there are fewer constraints on the substrate.

【0032】また、貫通孔14とAuワイヤ16との間
隙は、必然的にエポキシ樹脂層17で充填されるので、
貫通孔に水分等が滲み込むことがなく、したがって、配
線層25等が膨れ上がる等の問題が発生することがない
ので信頼性が向上する。
Since the gap between the through hole 14 and the Au wire 16 is necessarily filled with the epoxy resin layer 17,
Moisture and the like do not seep into the through-holes, so that there is no problem such as the wiring layer 25 or the like swelling, so that the reliability is improved.

【0033】また、貫通孔14を形成する前に、シリコ
ン基板11の表面にエポキシ樹脂層12を設けているの
で、O2 プラズマによるアッシングの際、エポキシ樹脂
層12がアッシングされ、エポキシ樹脂層17の貫通孔
4の内部にある部分が過剰にO2 プラズマによってアッ
シングすることを抑制することができ、それによって、
Auワイヤ16の位置ずれや曲がり等を引き起こすこと
を防止することができる。
Further, before forming the through hole 14, since the surface of the silicon substrate 11 is provided an epoxy resin layer 12, during the ashing by O 2 plasma, epoxy resin layer 12 is ashed, epoxy resin layer 17 Ashing of the portion inside the through-hole 4 by the O 2 plasma can be suppressed,
It is possible to prevent the Au wire 16 from being displaced or bent.

【0034】次に、図4を参照して、本発明の第2の実
施の形態を説明するが、Auワイヤを折り曲げる方向が
異なるだけで、他の構成は上記の第1の実施の形態と全
く同様であるので説明は簡単にする。 図4(a)参照 上記の第1の実施の形態の図2(a)乃至図3(e)と
全く同じ工程を経ることによって、剥き出しのAuワイ
ヤ16がシリコン基板11の両面から突出した状態が得
られる。
Next, a second embodiment of the present invention will be described with reference to FIG. 4. However, only the direction in which the Au wire is bent is different, and the other configuration is different from that of the first embodiment. The description is simplified since it is completely the same. Referring to FIG. 4A, the bare Au wires 16 are projected from both surfaces of the silicon substrate 11 through exactly the same steps as in FIGS. 2A to 3E of the first embodiment. Is obtained.

【0035】図4(b)及び(c)参照 次いで、Auワイヤ16の一方の突出部をシリコン基板
11に対してシリコン基板11の内側に向かうように所
定の角度になるように折り曲げて、Auワイヤ16の一
方の突出部を接触端子部21とする。なお、図4(c)
は、図4(b)と直交する方向に沿った断面を示すもの
で、一列に並んだ接触端子部21は同じ方向に同じ角度
に折り曲げられる。
4 (b) and 4 (c). Next, one protruding portion of the Au wire 16 is bent at a predetermined angle with respect to the silicon substrate 11 toward the inside of the silicon substrate 11, and the Au wire 16 is bent. One protruding portion of the wire 16 is referred to as a contact terminal portion 21. FIG. 4 (c)
Shows a cross section along a direction orthogonal to FIG. 4B, and the contact terminal portions 21 arranged in a line are bent at the same angle in the same direction.

【0036】次いで、端子接触部21の表面に無電解メ
ッキ法によって厚さが、例えば、10μmのNiメッキ
層22を形成したのち、電解メッキ法によって厚さが、
例えば、5μmのAuメッキ層23を形成する。
Next, after a Ni plating layer 22 having a thickness of, for example, 10 μm is formed on the surface of the terminal contact portion 21 by an electroless plating method, the thickness is reduced by an electrolytic plating method.
For example, a 5 μm Au plating layer 23 is formed.

【0037】図4(d)参照 次いで、接触端子部21を保護した状態で、Auワイヤ
16の他方を突出部を研磨して平坦化することによって
埋込導体部24としたのち、通常の選択電解メッキ法を
用いることによって、埋込導体部24に接続する配線層
25を形成することによって検査プローブを有する配線
検査板の基本構成が完成する。
Next, with the contact terminal portion 21 protected, the other end of the Au wire 16 is polished and flattened to form the buried conductor portion 24. By using an electrolytic plating method, a wiring layer 25 connected to the buried conductor portion 24 is formed, thereby completing a basic configuration of a wiring test board having a test probe.

【0038】この様に、本発明の第2の実施の形態にお
いては、接触端子部21を内側に折り曲げているのでシ
リコン基板11の面積を、被測定対象基板の面積より大
きくすることができ、それによって、導電体の挿通工程
が容易になる。
As described above, in the second embodiment of the present invention, since the contact terminal portion 21 is bent inward, the area of the silicon substrate 11 can be made larger than the area of the substrate to be measured. This facilitates the conductor insertion step.

【0039】次に、図5及び図6を参照して、本発明の
第3の実施の形態の製造工程を説明する。 図5(a)及び(b)参照 まず、焼結セラミックスである厚さが、例えば、2mm
のAlN基板31を用意し、次いで、YAGレーザを用
いてAlN基板31にレーザビーム32をマトリックス
状に所定間隔で照射することによって、直径が、例え
ば、1mmの貫通孔33を形成する。
Next, a manufacturing process according to a third embodiment of the present invention will be described with reference to FIGS. 5 (a) and 5 (b) First, the thickness of the sintered ceramic is, for example, 2 mm.
The AlN substrate 31 is prepared, and then the AlN substrate 31 is irradiated with laser beams 32 in a matrix at predetermined intervals using a YAG laser to form a through hole 33 having a diameter of, for example, 1 mm.

【0040】図5(c)参照 一方、直径が、例えば、0.95mmのWワイヤ35の
表面に厚さが、例えば、25μmのエポキシ樹脂層36
を塗布して硬化させたのち、所定の長さ、例えば、4m
mになるように切断して複数の導電体34を形成する。
Referring to FIG. 5C, on the other hand, an epoxy resin layer 36 having a thickness of, for example, 25 μm is formed on the surface of the W wire 35 having a diameter of, for example, 0.95 mm.
After applying and curing, a predetermined length, for example, 4m
The plurality of conductors 34 are formed by cutting the conductors so as to have a width of m.

【0041】図5(d)参照 次いで、貫通孔33を形成したAlN基板31を吸気口
38を設けた治具基体37上に載置するとともに、押さ
え部材39を用いてAlN基板31を保持・固定する。
なお、図示を省略するものの、この場合もAlN基板3
1の機械的破損を防止するとともに、周辺部における機
密性を高めるために治具基体37及び押さえ部材39の
AlN基板31との接触部にはOリングを介在させてい
る。
Next, the AlN substrate 31 having the through-hole 33 formed thereon is placed on a jig base 37 provided with an air inlet 38, and the holding member 39 is used to hold and hold the AlN substrate 31. Fix it.
Although not shown, the AlN substrate 3 is also used in this case.
An O-ring is interposed at the contact portion between the jig base 37 and the pressing member 39 with the AlN substrate 31 in order to prevent mechanical damage of 1 and to enhance the confidentiality in the peripheral portion.

【0042】次いで、この様な状態で、AlN基板31
の上面にエポキシ樹脂層36で被覆されたWワイヤ35
からなる多数の導電体34をランダムに載置し、治具を
振動させながら、治具基体37に設けた吸気口39より
真空吸引することによって、導電体34は吸引口となる
貫通孔33に吸引されて挿通することになる。
Next, in this state, the AlN substrate 31
Wire 35 covered with an epoxy resin layer 36 on the upper surface
A large number of conductors 34 are randomly placed, and while the jig is vibrated, vacuum suction is performed through an intake port 39 provided in the jig base 37 so that the conductor 34 is inserted into the through hole 33 serving as a suction port. It will be sucked and inserted.

【0043】この場合、治具を振動させているので、導
電体34が挿通していない貫通孔33近傍にもいずれは
導電体34が移動して貫通孔33に吸引されるので、所
定の時間、振動・吸引を行うことによって全ての貫通孔
33に導電体34を挿通させることができる。
In this case, since the jig is vibrated, the conductor 34 moves and is attracted to the through hole 33 near the through hole 33 where the conductor 34 is not inserted. By conducting vibration and suction, the conductor 34 can be inserted into all the through holes 33.

【0044】次いで、図示は省略するものの、AlN基
板31を治具から取り出した後、エポキシ樹脂を塗布し
て、貫通孔33と導電体34との間隙を埋め込んだの
ち、熱処理を施すことによって、貫通孔33と導電体3
4との間隙をなくすようにする。
Next, although not shown, after removing the AlN substrate 31 from the jig, an epoxy resin is applied to fill the gap between the through hole 33 and the conductor 34, and then heat-treated. Through hole 33 and conductor 3
4 so as to eliminate the gap.

【0045】図6(e)参照 次いで、全面にO2 プラズマを用いたアッシングを施す
ことによって、Wワイヤ35を被覆するエポキシ樹脂層
16の露出部を除去する。
Next, as shown in FIG. 6E, the exposed portion of the epoxy resin layer 16 covering the W wire 35 is removed by performing ashing using O 2 plasma on the entire surface.

【0046】図6(f)参照 次いで、AlN基板31の両面を研磨することによっ
て、AlN基板31から突出するWワイヤ35の突出部
を除去して平坦化することによって埋込導体40を形成
する。
Next, as shown in FIG. 6F, the buried conductor 40 is formed by polishing both surfaces of the AlN substrate 31 to remove and flatten the protrusions of the W wires 35 protruding from the AlN substrate 31. .

【0047】図6(g)参照 次いで、通常の選択電解メッキ法によって、埋込導体4
0に接続する配線層41の形成工程、及び、層間絶縁層
の形成工程を必要回数繰り返すことによって多層構造の
配線基板の基本構造が完成する。
Next, as shown in FIG. 6 (g), the embedded conductor 4 is formed by a normal selective electrolytic plating method.
The basic structure of the wiring board having a multilayer structure is completed by repeating the steps of forming the wiring layer 41 to be connected to zero and the step of forming the interlayer insulating layer as necessary.

【0048】この様に、本発明の第3の実施の形態にお
いては、基板に貫通させる導電体を予め絶縁体であるエ
ポキシ樹脂で被覆しているので、基板として用いる基材
の制約を少なくすることができ、且つ、樹脂の熱硬化を
利用するものの、従来の導電性ワイヤの貫通法に比べて
熱処理温度を低減することができるので、基板、ワイ
ヤ、或いは、熱処理雰囲気に関する制約を少なくするこ
とができる。
As described above, in the third embodiment of the present invention, the conductor penetrating the substrate is previously covered with the epoxy resin which is an insulator, so that the restriction on the base material used as the substrate is reduced. Although the heat treatment temperature can be reduced as compared with the conventional method of penetrating a conductive wire, the restriction on the substrate, the wire, or the atmosphere for the heat treatment can be reduced although the heat curing of the resin is used. Can be.

【0049】また、この第3の実施の形態においては、
導電体を挿通後に基板を研磨して平坦化しているので、
埋込導体40と接続する電極や配線層を形成を精度良
く、且つ、容易に行うことができる。
Also, in the third embodiment,
Since the substrate is polished and flattened after inserting the conductor,
The electrodes and wiring layers connected to the buried conductor 40 can be formed accurately and easily.

【0050】なお、この第3の実施の形態においては、
製造工程を容易にするために、貫通孔の直径を1mmと
かなり大きなものにしているが、100μm程度にする
ことも可能であり、それによって、従来のガラス基板を
用いた場合には困難であった微小ピッチでのスルービア
の形成が可能になる。
In the third embodiment,
To facilitate the manufacturing process, the diameter of the through-hole is made as large as 1 mm, but it is possible to make it about 100 μm, which makes it difficult to use a conventional glass substrate. Also, it becomes possible to form through vias at a minute pitch.

【0051】以上、本発明の各実施の形態を説明してき
たが、本発明は実施の形態に記載した構成に限られるも
のでなく、各種の変更が可能である。例えば、上記の第
1の実施の形態においては、接触端子部を複数のセット
に分割し、各セット間で同じように折り曲げているが、
一列に配列した接触端子部全体を真ん中の接触端子部を
中心にして、中心に向かって折り曲げるようにしても良
いものである。
Although the embodiments of the present invention have been described above, the present invention is not limited to the configuration described in the embodiments, and various modifications are possible. For example, in the above-described first embodiment, the contact terminal portion is divided into a plurality of sets, and the sets are bent in the same manner between the sets.
The whole contact terminal portions arranged in a line may be bent toward the center with the center contact terminal portion as the center.

【0052】但し、その場合には、折り曲げた後の接触
端子部の高さが不揃いとなるので、治具基体の吸気口を
設ける底部の断面形状を中心部が高くなる三角形状と
し、挿通した状態で導電体の突出部の長さが周辺部で長
くなるようにすれば良い。
However, in this case, since the height of the contact terminals after bending is not uniform, the cross-sectional shape of the bottom of the jig base where the suction port is provided is triangular with the center being higher and inserted. In this state, the length of the projecting portion of the conductor may be increased in the peripheral portion.

【0053】さらに、接触端子部は、一列に整列した接
触端子部の中心に向かうとともに、全体を基板の中央部
側に向かって折り曲げても良いものであり、それによっ
て、測定装置を構成するポゴ座の端子ピッチと被測定対
象基板の端子ピッチとの差を調整することができる。
Further, the contact terminal portion may be bent toward the center of the contact terminal portion arranged in a line and also toward the center portion of the substrate, whereby the pogo constituting the measuring device may be formed. The difference between the terminal pitch of the seat and the terminal pitch of the substrate to be measured can be adjusted.

【0054】また、上記の各実施の形態においては、導
電体を貫通孔に挿通したのち、エポキシ樹脂を塗布し
て、導電体と貫通孔との間隙を埋め込んでいるが、貫通
孔の内径と導電体の外径とがほぼ等しい場合には、必ず
しも必要がないものである。
In each of the above embodiments, the conductor is inserted into the through hole, and then epoxy resin is applied to fill the gap between the conductor and the through hole. This is not always necessary when the outer diameter of the conductor is substantially equal.

【0055】また、上記の各実施の形態においては、金
属ワイヤが長い状態でエポキシ樹脂で被覆し、その後に
所定の長さに切断して導電体を形成しているが、金属ワ
イヤを所定の長さに切断したのち、エポキシ樹脂で被覆
しても良いものである。
In each of the above embodiments, the conductor is formed by coating the metal wire with the epoxy resin in a long state and then cutting the metal wire to a predetermined length. After being cut to length, it may be covered with an epoxy resin.

【0056】また、上記の第1及び第2の実施の形態の
プローブ基板においては、基板としてシリコン基板を用
い、第3の実施の形態のスルービア基板としてはAlN
基板を用いているが、上述の様に基板は限定されるもの
でなく、プローブ基板においてAlN基板を用いても良
いし、スルービア基板としてシリコン基板を用いて良い
ものであり、さらには、微小ピッチのスルービアホール
の形成は困難であるが、ガラス基板を用いても良いもの
であり、いずれにしても、本発明の手法を用いることに
よって低コスト化が可能になる。
In the probe substrates of the first and second embodiments, a silicon substrate is used as the substrate, and the through-via substrate of the third embodiment is formed of AlN.
Although a substrate is used, the substrate is not limited as described above, and an AlN substrate may be used as the probe substrate, and a silicon substrate may be used as the through via substrate. Although it is difficult to form a through via hole, a glass substrate may be used, and in any case, the cost can be reduced by using the method of the present invention.

【0057】また、上記の第1及び第2の実施の形態に
おいては、導電体を柔らかく屈曲が容易なAuワイヤに
よって構成しているが、Auワイヤに限られるものでは
なく、Auと同様に導電性が良好で柔らかいCuワイヤ
を用いても良いものである。
In the first and second embodiments, the conductor is made of a soft and easily bendable Au wire. However, the conductor is not limited to the Au wire, but is made of a conductive material like Au. A soft Cu wire having good properties may be used.

【0058】また、上記の第3の実施の形態において
は、スルービアを形成するためにWワイヤを用いている
が、Wワイヤに限られるものではなく、Auワイヤ等の
他の導電体を用いても良いものである。
In the third embodiment, the W wire is used to form the through via. However, the present invention is not limited to the W wire, and other conductors such as an Au wire may be used. Is also good.

【0059】また、上記の各実施の形態においては、樹
脂としてエポキシ樹脂を用いているが、エポキシ樹脂に
限られるものではなく、他の熱硬化性樹脂を用いても良
いものであり、さらには、光硬化性樹脂を用いても良い
ものである。
In each of the above embodiments, the epoxy resin is used as the resin. However, the resin is not limited to the epoxy resin, and another thermosetting resin may be used. Alternatively, a photocurable resin may be used.

【0060】また、上記の説明においては、プローブ基
板或いはスルービア基板を前提にしているが、本発明は
この様なプローブ基板或いはスルービア基板に限られる
ものではなく、貫通導体を設けた各種の基板に適用され
るものであり、例えば、実装配線基板上にLSIチップ
を実装する際に、実装配線基板とLSIチップとの間に
挿入されるインターポーザ型のコンデンサ基板等にも適
用されるものである。
In the above description, a probe substrate or a through-via substrate is assumed, but the present invention is not limited to such a probe substrate or a through-via substrate, but may be applied to various substrates provided with through conductors. For example, when an LSI chip is mounted on a mounting wiring board, the present invention is also applied to an interposer type capacitor board inserted between the mounting wiring board and the LSI chip.

【0061】ここで、再び、図1を参照して、本発明の
詳細な特徴を説明する。 図1参照 (付記1) 貫通導体を埋め込んだ基板1において、基
板1に設けた直径2mm以下の貫通孔2に、導電体3を
挿入するとともに、前記貫通孔2と前記導電体3との間
の間隙が絶縁性樹脂4で埋め込まれていることを特徴と
する貫通導体を埋め込んだ基板。 (付記2) 上記導電体3の長さが上記基板1の厚さよ
り長く、前記基板1の一方の面から突出している前記導
電体3がプローブの接触端子部を構成するとともに、前
記接触端子部の中心線が前記基板1の法線に対して傾い
ていることを特徴とする付記1記載の貫通導体を埋め込
んだ基板。 (付記3) 上記導電体3が、上記基板1の両側の主面
から突出していないとともに、少なくとも一方の主面側
において、前記導電体3が、前記基板1上に設けられた
配線層と電気的に接続していることを特徴とする付記1
記載の貫通導体を埋め込んだ基板。 (付記4) 上記基板1が、導電性基板或いは絶縁性基
板のいずれかであることを特徴とする付記1乃至3のい
ずれか1に記載の貫通導体を埋め込んだ基板。 (付記5) 基板1に直径が2mm以下の貫通孔2を形
成する工程、前記貫通孔2に前記貫通孔2より小径で予
め絶縁性樹脂4で被覆された導電体3を挿通する工程、
プローブの接触端子部を構成する前記基板1の一方の面
から突出している前記導電体3を、前記基板1の法線に
対して所定角度に折り曲げる工程を含むことを特徴とす
る貫通導体を埋め込んだ基板の製造方法。 (付記6) 基板1に直径が2mm以下の貫通孔2を形
成する工程、前記貫通孔2に前記貫通孔2より小径で予
め絶縁性樹脂4で被覆された導電体3を挿通する工程、
前記基板1の両方の面から突出している前記導電体3及
び絶縁性樹脂4を研磨して基板1を平滑化する工程を含
むことを特徴とする貫通導体を埋め込んだ基板の製造方
法。 (付記7) 上記基板1に貫通孔2を形成する工程の前
に、基板1の一方の表面に絶縁性樹脂層を形成すること
を特徴とする付記5または6に記載の貫通導体を埋め込
んだ基板の製造方法。 (付記8) 上記貫通孔2に導電体3を挿通させる工程
において、上記基板1の一方の主面上に前記複数の導電
体3を載置するとともに、前記基板1の他方の主面側か
ら吸引を行うことを特徴とする付記5乃至7のいずれか
1に記載の貫通導体を埋め込んだ基板の製造方法。 (付記9) 上記基板1の一方の主面の側から吸引を行
う工程において、前記基板1を振動させることを特徴と
する付記8記載の貫通導体を埋め込んだ基板の製造方
法。
Here, the detailed features of the present invention will be described with reference to FIG. 1 again. See FIG. 1 (Supplementary Note 1) In a substrate 1 in which a through conductor is embedded, a conductor 3 is inserted into a through hole 2 having a diameter of 2 mm or less provided in the substrate 1, and between the through hole 2 and the conductor 3. Wherein the gap is filled with an insulating resin 4. (Supplementary Note 2) The length of the conductor 3 is longer than the thickness of the substrate 1, and the conductor 3 protruding from one surface of the substrate 1 constitutes a contact terminal portion of a probe, and the contact terminal portion 3. The substrate according to claim 1, wherein a center line of the substrate is inclined with respect to a normal line of the substrate 1. (Supplementary Note 3) The conductor 3 does not protrude from the main surfaces on both sides of the substrate 1, and the conductor 3 is electrically connected to a wiring layer provided on the substrate 1 on at least one main surface. Supplementary note 1 characterized in that the connection is made
A substrate in which the described through conductor is embedded. (Supplementary Note 4) The substrate according to any one of Supplementary Notes 1 to 3, wherein the substrate 1 is one of a conductive substrate and an insulating substrate. (Supplementary Note 5) A step of forming a through hole 2 having a diameter of 2 mm or less in the substrate 1, a step of inserting a conductor 3 having a smaller diameter than the through hole 2 and previously coated with an insulating resin 4 into the through hole 2,
A step of bending the conductor (3) projecting from one surface of the substrate (1) constituting a contact terminal portion of a probe at a predetermined angle with respect to a normal line of the substrate (1); The method of manufacturing the substrate. (Supplementary Note 6) A step of forming a through hole 2 having a diameter of 2 mm or less in the substrate 1, a step of inserting a conductor 3 having a smaller diameter than the through hole 2 and coated with an insulating resin 4 in advance through the through hole 2,
A method of manufacturing a substrate having embedded through conductors, comprising a step of polishing the conductor 3 and the insulating resin 4 projecting from both surfaces of the substrate 1 to smooth the substrate 1. (Supplementary Note 7) The through conductor according to Supplementary Note 5 or 6, wherein an insulating resin layer is formed on one surface of the substrate 1 before the step of forming the through hole 2 in the substrate 1. Substrate manufacturing method. (Supplementary Note 8) In the step of inserting the conductor 3 into the through-hole 2, the plurality of conductors 3 are placed on one main surface of the substrate 1 and the other main surface of the substrate 1 is 8. The method of manufacturing a substrate in which a through conductor is embedded according to any one of supplementary notes 5 to 7, wherein suction is performed. (Supplementary Note 9) The method for producing a substrate with embedded through conductors according to supplementary note 8, wherein the substrate 1 is vibrated in the step of performing suction from one main surface side of the substrate 1.

【0062】[0062]

【発明の効果】本発明によれば、基板に形成した貫通孔
に、予め絶縁性樹脂で被覆した導電体を挿通させている
ので、基板材料に制約がなくなるとともにワイヤ材料及
び熱処理条件の制約も少なくなるので低コスト化と高密
度化が可能になり、また、貫通孔に水分等が滲み込むこ
とによる不都合が発生しないので信頼性が高まり、ひい
ては、高密度実装ハイブリッド半導体装置の低価格化或
いは高性能化に寄与するところが大きい。
According to the present invention, since the conductor coated in advance with the insulating resin is inserted through the through-hole formed in the substrate, the substrate material is not restricted and the wire material and the heat treatment conditions are also restricted. As a result, the cost can be reduced and the density can be increased. In addition, since no inconvenience occurs due to the infiltration of moisture or the like into the through-holes, the reliability can be improved. It greatly contributes to higher performance.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理的構成の説明図である。FIG. 1 is an explanatory diagram of a basic configuration of the present invention.

【図2】本発明の第1の実施の形態の途中までの製造工
程の説明図である。
FIG. 2 is an explanatory diagram of a manufacturing process partway through the first embodiment of the present invention.

【図3】本発明の第1の実施の形態の図2以降の製造工
程の説明図である。
FIG. 3 is an explanatory view of a manufacturing process of the first embodiment of the present invention after FIG. 2;

【図4】本発明の第2の実施の形態の製造工程の説明図
である。
FIG. 4 is an explanatory diagram of a manufacturing process according to a second embodiment of the present invention.

【図5】本発明の第3の実施の形態の途中までの製造工
程の説明図である。
FIG. 5 is an explanatory diagram of a manufacturing process partway through a third embodiment of the present invention.

【図6】本発明の第3の実施の形態の図5以降の製造工
程の説明図である。
FIG. 6 is an explanatory diagram of a manufacturing process of the third embodiment of the present invention after FIG. 5;

【符号の説明】[Explanation of symbols]

1 基板 2 貫通孔 3 導電体 4 絶縁性樹脂 5 治具 6 吸気口 11 シリコン基板 12 エポキシ樹脂層 13 レーザビーム 14 貫通孔 15 導電体 16 Auワイヤ 17 エポキシ樹脂層 18 治具基体 19 吸気口 20 押さえ部材 21 接触端子部 22 Niメッキ層 23 Auメッキ層 24 埋込導体部 25 配線層 31 AlN基板 32 レーザビーム 33 貫通孔 34 導電体 35 Wワイヤ 36 エポキシ樹脂層 37 治具基体 38 吸気口 39 押さえ部材 40 埋込導体 41 配線層 Reference Signs List 1 substrate 2 through hole 3 conductor 4 insulating resin 5 jig 6 suction port 11 silicon substrate 12 epoxy resin layer 13 laser beam 14 through hole 15 conductor 16 Au wire 17 epoxy resin layer 18 jig base 19 suction port 20 press Member 21 Contact terminal part 22 Ni plating layer 23 Au plating layer 24 Embedded conductor part 25 Wiring layer 31 AlN substrate 32 Laser beam 33 Through-hole 34 Conductor 35 W wire 36 Epoxy resin layer 37 Jig base 38 Inlet 39 Holding member 40 embedded conductor 41 wiring layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/50 H01L 23/50 Y Fターム(参考) 2G011 AA02 AA15 AB06 AB07 AC00 AE01 AF06 AF07 5F067 AA19 BC01 BC12 CC07 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 23/50 H01L 23/50 Y F term (Reference) 2G011 AA02 AA15 AB06 AB07 AC00 AE01 AF06 AF07 5F067 AA19 BC01 BC12 CC07

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 貫通導体を埋め込んだ基板において、基
板に設けた直径2mm以下の貫通孔に、導電体を挿入す
るとともに、前記貫通孔と前記導電体との間の間隙が絶
縁性樹脂で埋め込まれていることを特徴とする貫通導体
を埋め込んだ基板。
In a substrate having a through conductor embedded therein, a conductor is inserted into a through hole having a diameter of 2 mm or less provided in the substrate, and a gap between the through hole and the conductor is filled with an insulating resin. A substrate having a through conductor embedded therein.
【請求項2】 上記導電体の長さが上記基板の厚さより
長く、前記基板の一方の面から突出している前記導電体
がプローブの接触端子部を構成するとともに、前記接触
端子部の中心線が前記基板の法線に対して傾いているこ
とを特徴とする請求項1記載の貫通導体を埋め込んだ基
板。
2. The length of the conductor is longer than the thickness of the substrate, and the conductor protruding from one surface of the substrate constitutes a contact terminal portion of a probe, and a center line of the contact terminal portion. 2. The substrate according to claim 1, wherein the substrate is inclined with respect to a normal line of the substrate.
【請求項3】 上記導電体が、上記基板の両側の主面か
ら突出していないとともに、少なくとも一方の主面側に
おいて、前記導電体が、前記基板上に設けられた配線層
と電気的に接続していることを特徴とする請求項1記載
の貫通導体を埋め込んだ基板。
3. The electric conductor does not protrude from main surfaces on both sides of the substrate, and the electric conductor is electrically connected to a wiring layer provided on the substrate on at least one main surface side. A substrate in which the through conductor according to claim 1 is embedded.
【請求項4】 基板に直径が2mm以下の貫通孔を形成
する工程、前記貫通孔に前記貫通孔より小径で予め絶縁
性樹脂で被覆された導電体を挿通する工程、プローブの
接触端子部を構成する前記基板の一方の面から突出して
いる前記導電体を、前記基板の法線に対して所定角度に
折り曲げる工程を含むことを特徴とする貫通導体を埋め
込んだ基板の製造方法。
4. A step of forming a through hole having a diameter of 2 mm or less in a substrate, a step of inserting a conductor having a diameter smaller than that of the through hole and previously coated with an insulating resin into the through hole, and forming a contact terminal portion of the probe. A method of manufacturing a substrate in which a through conductor is embedded, the method including a step of bending the conductor projecting from one surface of the substrate to be formed at a predetermined angle with respect to a normal line of the substrate.
【請求項5】 基板に直径が2mm以下の貫通孔を形成
する工程、前記貫通孔に前記貫通孔より小径で予め絶縁
性樹脂で被覆された導電体を挿通する工程、前記基板の
両方の面から突出している前記導電体及び絶縁性樹脂を
研磨して基板を平滑化する工程を含むことを特徴とする
貫通導体を埋め込んだ基板の製造方法。
5. A step of forming a through hole having a diameter of 2 mm or less in a substrate, a step of inserting a conductor having a smaller diameter than the through hole and previously coated with an insulating resin into the through hole, and both surfaces of the substrate. And polishing the conductor and insulating resin projecting from the substrate to smooth the substrate.
JP2001118363A 2001-04-17 2001-04-17 Substrate embedded with through conductor and method of manufacturing the same Withdrawn JP2002314219A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001118363A JP2002314219A (en) 2001-04-17 2001-04-17 Substrate embedded with through conductor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001118363A JP2002314219A (en) 2001-04-17 2001-04-17 Substrate embedded with through conductor and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2002314219A true JP2002314219A (en) 2002-10-25

Family

ID=18968767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001118363A Withdrawn JP2002314219A (en) 2001-04-17 2001-04-17 Substrate embedded with through conductor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2002314219A (en)

Similar Documents

Publication Publication Date Title
US6903443B2 (en) Semiconductor component and interconnect having conductive members and contacts on opposing sides
US6768205B2 (en) Thin-film circuit substrate
KR100508419B1 (en) Contact structure formed by microfabrication process
CN1280370A (en) Flexible wiring substrate unit and wiring board
KR0180579B1 (en) Manufacturing method of probe card
JP2007263650A (en) Electric signal measuring jig and manufacturing method thereof
JP2002124319A (en) Anisotropic conductive film and method for inspecting semiconductor element or electronic component using the same
CN100481416C (en) Semiconductor device and stacked semiconductor device and the manufacturing methods thereof
WO2010027075A1 (en) Wiring board and probe card
US6667627B2 (en) Probe for inspecting semiconductor device and method of manufacturing the same
JP2017228727A (en) Wiring board and manufacturing method of the same
US7252514B2 (en) High density space transformer and method of fabricating same
KR100903291B1 (en) Space transformer with through via and manufacturing method thereof
JP2002314219A (en) Substrate embedded with through conductor and method of manufacturing the same
US20030030455A1 (en) Test probe having a sheet body
JP2012141274A (en) Ceramic substrate for probe card and manufacturing method thereof
JP5334815B2 (en) Wiring board
KR20170111053A (en) Semiconductor test equipment interface and it's manufacturing method
JPH0831976A (en) Silicon double-sided packaging substrate and its manufacturing method
KR100902080B1 (en) Single plate non-conductor energizing plate, manufacturing method thereof
JPH09281145A (en) Inspection jig having anisotropic conductive material and manufacturing method thereof
JP2004317162A (en) Probe card, probe pin, and manufacturing method thereof
KR102575741B1 (en) Space transformer having common through via and method of fabricating the same
JP2007263649A (en) Electric signal measuring jig and manufacturing method thereof
JP2001242219A (en) Inspection probe board and method of manufacturing the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080701