JP2002509364A - 小型電源 - Google Patents
小型電源Info
- Publication number
- JP2002509364A JP2002509364A JP2000539570A JP2000539570A JP2002509364A JP 2002509364 A JP2002509364 A JP 2002509364A JP 2000539570 A JP2000539570 A JP 2000539570A JP 2000539570 A JP2000539570 A JP 2000539570A JP 2002509364 A JP2002509364 A JP 2002509364A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- capacitor
- core
- electronic module
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
電源集積モジュール(10)は、面(14)を有する金属製基板(12)とガラス又はセラミック等の、基板表面に取り付けられて結合されている誘電性材料を含む本体(18)とを含む。本体は、共に結合された誘電性材料を含む複数の層(20)から形成されている。誘電性材料と抵抗性材料とを含む領域(22)を、本体の層(20)の表面に被覆して、コンデンサ、抵抗器及びインダクタ等の受動電子素子(28)を形成する。少なくとも一つの変圧器(27)が、本体上又は本体内にある。変圧器と受動電子素子とは、本体(18)の層上にある伝導相互接続(24)と本体(18)の層(20)を貫通して延びる伝導性材料を含むバイアにより接続されて、電源集積回路を形成する。ダイオード及びトランジスタ等の能動電子素子についても、本体(18)に取り付けて電源回路に電気的に接続することができる。
Description
【0001】
本発明は、小型電源に関し、更に詳細には、サイズを相対的に小さくするため
に集積電子モジュールとして形成された電源に関する。
に集積電子モジュールとして形成された電源に関する。
【0002】
集積回路(IC)は、一般に、ダイオード、トランジスタ、コンデンサ及び抵
抗器等の、各種の電子受動素子及び能動素子を形成する領域をその内部と上部に
有するシリコン等の、半導体材料を含む基板を備えている。電子素子が電気的に
接続されて、所望の回路が形成される。シリコン技術及び電子実装技術の急速な
進歩により、電子機器の単位体積当りの演算及び単一処理能力はこの十年間で急
速に向上した。今後十年以上に渡って、素子の小型化が同様の速いペースで続い
ていくと予想される。しかしながら、この傾向に対してある重大な予測が潜在的
にある。即ち、電子機器の作動に必要な電源の大きさや重量はもっと緩慢な速度
で小型化するということである。
抗器等の、各種の電子受動素子及び能動素子を形成する領域をその内部と上部に
有するシリコン等の、半導体材料を含む基板を備えている。電子素子が電気的に
接続されて、所望の回路が形成される。シリコン技術及び電子実装技術の急速な
進歩により、電子機器の単位体積当りの演算及び単一処理能力はこの十年間で急
速に向上した。今後十年以上に渡って、素子の小型化が同様の速いペースで続い
ていくと予想される。しかしながら、この傾向に対してある重大な予測が潜在的
にある。即ち、電子機器の作動に必要な電源の大きさや重量はもっと緩慢な速度
で小型化するということである。
【0003】 電源の大きさや重量は、能動素子、つまり、電源内で利用される変圧器、イン
ダクタ及びコンデンサにより決定される率が非常に高い。変圧器は、AC電圧を
効率的に増減させるために使用されるが、インダクタ及びコンデンサは、ある電
圧から別の電圧へと効率的に変換するのに必要な、受動で、エネルギ損失の少な
い蓄電を供給する。今日まで、標準のシリコンICの基板内に変圧器及びインダ
クタを形成して、満足の行くような電源を構成することは不可能であった。また
、このようなシリコン基板は、電源内に一般に蓄積される熱に十分に耐えられる
ものではない。従って、標準のシリコン技術を用いて、小型の集積回路内に電源
回路が形成されることはなかった。
ダクタ及びコンデンサにより決定される率が非常に高い。変圧器は、AC電圧を
効率的に増減させるために使用されるが、インダクタ及びコンデンサは、ある電
圧から別の電圧へと効率的に変換するのに必要な、受動で、エネルギ損失の少な
い蓄電を供給する。今日まで、標準のシリコンICの基板内に変圧器及びインダ
クタを形成して、満足の行くような電源を構成することは不可能であった。また
、このようなシリコン基板は、電源内に一般に蓄積される熱に十分に耐えられる
ものではない。従って、標準のシリコン技術を用いて、小型の集積回路内に電源
回路が形成されることはなかった。
【0004】
電源を集積した電子モジュールには、面を有する熱伝導性材料が含まれている
。絶縁性材料を含む本体は、基板表面上にあって基板に結合されている。本体は
、共に結合された絶縁性材料の複数の層から形成されている。電気伝導性材料を
含む領域は、本体の層の表面上にあって、コンデンサと抵抗器とを形成している
。変圧器は、本体内又は本体上にあって、変圧器とコンデンサと抵抗器とは、集
積回路、ダイオード及びトランジスタと共に電気的に接続されて、電源回路を形
成している。
。絶縁性材料を含む本体は、基板表面上にあって基板に結合されている。本体は
、共に結合された絶縁性材料の複数の層から形成されている。電気伝導性材料を
含む領域は、本体の層の表面上にあって、コンデンサと抵抗器とを形成している
。変圧器は、本体内又は本体上にあって、変圧器とコンデンサと抵抗器とは、集
積回路、ダイオード及びトランジスタと共に電気的に接続されて、電源回路を形
成している。
【0005】
始めに図1を参照する。本発明の電源集積モジュール10の概略断面図を示す
。電源集積モジュール10は、金属等の、比較的堅い、熱伝導性材料を含む基板
12を備えている。基板12は、対向する大きな面14と16とを有している。
セラミック又はガラス等の誘電性材料の本体18がで基板12の面14上に、結
合されている。本体18は、積層されて互いに結合された誘電性材料を含む複数
の層20から形成されている。本体18の種々の層20の表面上には、伝導性材
料を含む領域22がある。伝導性領域22は、コンデンサ、インダクタ及び相互
接続を形成するのに役立つ。
。電源集積モジュール10は、金属等の、比較的堅い、熱伝導性材料を含む基板
12を備えている。基板12は、対向する大きな面14と16とを有している。
セラミック又はガラス等の誘電性材料の本体18がで基板12の面14上に、結
合されている。本体18は、積層されて互いに結合された誘電性材料を含む複数
の層20から形成されている。本体18の種々の層20の表面上には、伝導性材
料を含む領域22がある。伝導性領域22は、コンデンサ、インダクタ及び相互
接続を形成するのに役立つ。
【0006】 代替の実施形態においては、誘電層20は、異なる誘電率を有している。好ま
しくは、例えば、図1に示した中間の誘電層20は、その上下の層よりも高い誘
電率を有している。関連する実施形態とは異なっていても、誘電層の誘電率が高
い材料の20Aを選択的に、伝導性材料22の局所的な領域上に被覆して、例え
ば、中間の誘電層20内部に存在させることができる。この技術により、以下に
説明される構造のコンデンサを作製するために必要な領域を最小限にする。
しくは、例えば、図1に示した中間の誘電層20は、その上下の層よりも高い誘
電率を有している。関連する実施形態とは異なっていても、誘電層の誘電率が高
い材料の20Aを選択的に、伝導性材料22の局所的な領域上に被覆して、例え
ば、中間の誘電層20内部に存在させることができる。この技術により、以下に
説明される構造のコンデンサを作製するために必要な領域を最小限にする。
【0007】 わずかに離間して配置された状態で、層20の同一表面上にある二つの領域2
2により、コンデンサを形成することができ、又は、誘電層20がコンデンサの
誘電体を形成する状態で、層20の対向する表面上にある領域22により、コン
デンサを形成することもできる。層20の表面上にある所望のパス内に延びてい
る伝導性領域により、インダクタを形成することができ、又は、一以上の層20
の部分を取り囲んでいるクローズドループにより、インダクタを形成することも
できる。コンデンサとインダクタとの間に延びている伝導性材料を含むストリッ
プにより相互接続を形成して、コンデンサとインダクタとを所望の回路に接続す
る。また、幾つかの層20の表面上に、所望の抵抗性を有する材料を含む領域2
6を置いて、抵抗器を形成する。伝導性材料を含むバイア24は、各種の層20
を貫通して延びて、相互接続とコンデンサとインダクタと抵抗器とを所望の回路
に接続する。少なくとも一つの変圧器27を、本体18の層20の少なくとも一
つの上部及び/又は内部に形成して、他の電子素子に電気的に接続する。所望の
場合には、コンデンサ、ダイオード、標準シリコンIC等の各種形式の独立した
電子素子28を、本体18の上部表面上に取り付けることもでき、幾つかのバイ
ア24及び相互接続材料により、本体内の別の素子に接続することもできる。本
体18内部及び上部にある各種電子素子を封入するために、カバー30を本体1
8の上部表面上に延ばし結合させる。リード線32を本体18の最上面に取り付
けて、外方向に突出させる。バイア24の幾つか及び相互接続材料により、リー
ド線32を本体内部に形成された回路に電気的に接続させる。本体18内部又は
上部にある各種の電子素子と変圧器27とを電気的に接続して、電源回路を形成
する。
2により、コンデンサを形成することができ、又は、誘電層20がコンデンサの
誘電体を形成する状態で、層20の対向する表面上にある領域22により、コン
デンサを形成することもできる。層20の表面上にある所望のパス内に延びてい
る伝導性領域により、インダクタを形成することができ、又は、一以上の層20
の部分を取り囲んでいるクローズドループにより、インダクタを形成することも
できる。コンデンサとインダクタとの間に延びている伝導性材料を含むストリッ
プにより相互接続を形成して、コンデンサとインダクタとを所望の回路に接続す
る。また、幾つかの層20の表面上に、所望の抵抗性を有する材料を含む領域2
6を置いて、抵抗器を形成する。伝導性材料を含むバイア24は、各種の層20
を貫通して延びて、相互接続とコンデンサとインダクタと抵抗器とを所望の回路
に接続する。少なくとも一つの変圧器27を、本体18の層20の少なくとも一
つの上部及び/又は内部に形成して、他の電子素子に電気的に接続する。所望の
場合には、コンデンサ、ダイオード、標準シリコンIC等の各種形式の独立した
電子素子28を、本体18の上部表面上に取り付けることもでき、幾つかのバイ
ア24及び相互接続材料により、本体内の別の素子に接続することもできる。本
体18内部及び上部にある各種電子素子を封入するために、カバー30を本体1
8の上部表面上に延ばし結合させる。リード線32を本体18の最上面に取り付
けて、外方向に突出させる。バイア24の幾つか及び相互接続材料により、リー
ド線32を本体内部に形成された回路に電気的に接続させる。本体18内部又は
上部にある各種の電子素子と変圧器27とを電気的に接続して、電源回路を形成
する。
【0008】 まず、プラスチック等の媒体内にガラス又はセラミック等の誘電性材料の粒子
を混合することにより、本体18を形成することができる。この混合物を表面上
に延ばして所望の大きさ、形状及び厚さの層を形成する。層を乾燥させて、誘電
性材料の未加工のテープを形成する。次に、開口部及びバイアホールを未加工の
テープ内に形成して、伝導性材料をバイアホール内に充填することができる。そ
して、各種の導電領域及びパターンを未加工のテープの層の表面上に被覆する。
上部に伝導性領域とパターンとを有する未加工のテープの層を積層して本体18
を形成して、本体18を基板12上に載置する。次に、未加工のテープと基板と
のスタックを燃焼して、誘電性材料の粒子を溶融又は焼成して、粒子を共に基板
に結合する。冷却されると、これは基板12上に固体18を形成する。所望の場
合には、本体18が完全に形成された後、バイアホールを伝導性材料で充填する
こともできる。
を混合することにより、本体18を形成することができる。この混合物を表面上
に延ばして所望の大きさ、形状及び厚さの層を形成する。層を乾燥させて、誘電
性材料の未加工のテープを形成する。次に、開口部及びバイアホールを未加工の
テープ内に形成して、伝導性材料をバイアホール内に充填することができる。そ
して、各種の導電領域及びパターンを未加工のテープの層の表面上に被覆する。
上部に伝導性領域とパターンとを有する未加工のテープの層を積層して本体18
を形成して、本体18を基板12上に載置する。次に、未加工のテープと基板と
のスタックを燃焼して、誘電性材料の粒子を溶融又は焼成して、粒子を共に基板
に結合する。冷却されると、これは基板12上に固体18を形成する。所望の場
合には、本体18が完全に形成された後、バイアホールを伝導性材料で充填する
こともできる。
【0009】 本体18と、伝導性領域22及びバイア24等の各部分を基板12の単一面1
2上に有する、図1の集積モジュール10が示されている。しかしながら、別の
実施形態においては、集積モジュールが二面になるように、本体10とその各部
分を、基板12の面16から延ばすこともできる。基板12の対向する面上にあ
る各種の伝導性領域22を、バイア24を介して接続することができる。何れの
設計の必要にも適合できるように、様々な構成が可能である。例えば、抵抗器2
6をすべて基板12の面16等の一面に配置して、コンデンサをすべて面14等
のもう一方の面に配置するように、モジュール10を構成することができる。
2上に有する、図1の集積モジュール10が示されている。しかしながら、別の
実施形態においては、集積モジュールが二面になるように、本体10とその各部
分を、基板12の面16から延ばすこともできる。基板12の対向する面上にあ
る各種の伝導性領域22を、バイア24を介して接続することができる。何れの
設計の必要にも適合できるように、様々な構成が可能である。例えば、抵抗器2
6をすべて基板12の面16等の一面に配置して、コンデンサをすべて面14等
のもう一方の面に配置するように、モジュール10を構成することができる。
【0010】 図2を参照すると、本発明の集積モジュール10に使用することができるイン
ダクタ50が示されている。インダクタ50は、インダクタがコアに沿ってらせ
ん状に巻かれている、フェライト等の磁性材料を含む長いコア52を備えている
。インダクタ50は、本体18の層20の少なくとも一つにある長い凹部56内
に形成されている。図3に示されているように、金属等の伝導性材料を含む並行
離隔関係のストリップのセットが、凹部56の表面を覆っている。ストリップの
セットは、誘電体20等の絶縁性材料の層で覆われているか、又は、層内部の存
在することが好ましい。ストリップ58は、凹部56の縦軸に対して傾いていて
、凹部56に隣接した層20の表面上に延びている。次にコア52を、凹部56
内に形成して、ストリップ58で覆う。コア52は、凹部56内に配置される磁
性材料を含む本体とするか、又は、凹部56の表面で覆われて、更にストリップ
58で覆われる磁性材料の厚い層とすることもできる。離間して配置された並行
に配置されたストリップ60の第二のセットは、コア52上に延びている。第二
のストリップ60は、コア52に沿って離間して配置されており、コア52に対
して傾いている。そして、第一のストリップ58に対して実質上0°の角度であ
る。ストリップ60がコア52と電気的に絶縁されるように、ストリップ60は
、絶縁性材料で被覆されているか、又は、誘電層20と共に存在することが好ま
しい。ストリップ58と60とがコア52をらせん状に取り巻いて延びるインダ
クタを形成するように、各ストリップ60は、その端部がバイアを介して第一の
ストリップ58の独立した一つに接続されている。別の電子素子に電気的に接続
されて電源回路を形成するように、インダクタの端部は、相互接続と電気的に接
続されている。インダクタ50が簡単に形成できるように、インダクタ50は、
本体18の最上層20内に形成されることが好ましい。
ダクタ50が示されている。インダクタ50は、インダクタがコアに沿ってらせ
ん状に巻かれている、フェライト等の磁性材料を含む長いコア52を備えている
。インダクタ50は、本体18の層20の少なくとも一つにある長い凹部56内
に形成されている。図3に示されているように、金属等の伝導性材料を含む並行
離隔関係のストリップのセットが、凹部56の表面を覆っている。ストリップの
セットは、誘電体20等の絶縁性材料の層で覆われているか、又は、層内部の存
在することが好ましい。ストリップ58は、凹部56の縦軸に対して傾いていて
、凹部56に隣接した層20の表面上に延びている。次にコア52を、凹部56
内に形成して、ストリップ58で覆う。コア52は、凹部56内に配置される磁
性材料を含む本体とするか、又は、凹部56の表面で覆われて、更にストリップ
58で覆われる磁性材料の厚い層とすることもできる。離間して配置された並行
に配置されたストリップ60の第二のセットは、コア52上に延びている。第二
のストリップ60は、コア52に沿って離間して配置されており、コア52に対
して傾いている。そして、第一のストリップ58に対して実質上0°の角度であ
る。ストリップ60がコア52と電気的に絶縁されるように、ストリップ60は
、絶縁性材料で被覆されているか、又は、誘電層20と共に存在することが好ま
しい。ストリップ58と60とがコア52をらせん状に取り巻いて延びるインダ
クタを形成するように、各ストリップ60は、その端部がバイアを介して第一の
ストリップ58の独立した一つに接続されている。別の電子素子に電気的に接続
されて電源回路を形成するように、インダクタの端部は、相互接続と電気的に接
続されている。インダクタ50が簡単に形成できるように、インダクタ50は、
本体18の最上層20内に形成されることが好ましい。
【0011】 図4を参照すると、図2及び図3に示されているインダクタ50から形成でき
る、ある形式の変圧器34が示されている。変圧器34は、インダクタ50のコ
ア52と同じ磁性材料を含む長いコア36を備えている。コア36は、誘電体2
0の層内の凹部156内に存在する。コア36に沿って、離間して配置されたコ
ンダクタ38と40の二つのセットがある。コンダクタ38と40の各々は、イ
ンダクタ50のコンダクタと同じである。コンダクタ38と40の各々は、コア
36の回りを取り巻く伝導性ストリップを含み、好ましくは、コア36から絶縁
されるように誘電体20を介する。コンダクタ38と40とは、コア36の回り
を取り巻くらせんのパス状に延びている。従って、変圧器34は、磁性材料を含
むコアをらせん状のパスで取り巻く二つの離間して配置されたコイルを有する。
代替の実施形態においては、コア36を絶縁性材料で被覆して、コンダクタ38
と40とを凹部156内に存在させる。係る実施形態においては、コンダクタ3
8と40の何れも絶縁性材料で被覆したり、又は、誘電層20に通したりする必
要がない。
る、ある形式の変圧器34が示されている。変圧器34は、インダクタ50のコ
ア52と同じ磁性材料を含む長いコア36を備えている。コア36は、誘電体2
0の層内の凹部156内に存在する。コア36に沿って、離間して配置されたコ
ンダクタ38と40の二つのセットがある。コンダクタ38と40の各々は、イ
ンダクタ50のコンダクタと同じである。コンダクタ38と40の各々は、コア
36の回りを取り巻く伝導性ストリップを含み、好ましくは、コア36から絶縁
されるように誘電体20を介する。コンダクタ38と40とは、コア36の回り
を取り巻くらせんのパス状に延びている。従って、変圧器34は、磁性材料を含
むコアをらせん状のパスで取り巻く二つの離間して配置されたコイルを有する。
代替の実施形態においては、コア36を絶縁性材料で被覆して、コンダクタ38
と40とを凹部156内に存在させる。係る実施形態においては、コンダクタ3
8と40の何れも絶縁性材料で被覆したり、又は、誘電層20に通したりする必
要がない。
【0012】 図5を参照すると、図2及び図3に示されているインダクタ50から形成でき
る別の形式の変圧器134が示されている。変圧器134は、本体18の層20
の表面上か、又は一以上の層20内の凹部の何れかに形成されている、磁性材料
を含むコア136を備えている。コア136は、長方形等のクローズドパス状に
延びている。各コンダクタがコア136の別々のレグの回りをらせん状のパスで
延びた状態で、二つのコンダクタ138及び140は、コア136の周囲を延び
ている。コンダクタ138及び140は、コア136からの誘電体20又は別の
手段により絶縁されていることが好ましい。別の実施形態においては、コア13
6は、絶縁性材料で被覆されている。コンダクタ138及び140は各々、イン
ダクタ50としての伝導性材料を含むストリップを含む。
る別の形式の変圧器134が示されている。変圧器134は、本体18の層20
の表面上か、又は一以上の層20内の凹部の何れかに形成されている、磁性材料
を含むコア136を備えている。コア136は、長方形等のクローズドパス状に
延びている。各コンダクタがコア136の別々のレグの回りをらせん状のパスで
延びた状態で、二つのコンダクタ138及び140は、コア136の周囲を延び
ている。コンダクタ138及び140は、コア136からの誘電体20又は別の
手段により絶縁されていることが好ましい。別の実施形態においては、コア13
6は、絶縁性材料で被覆されている。コンダクタ138及び140は各々、イン
ダクタ50としての伝導性材料を含むストリップを含む。
【0013】 これから図6a及び図6bを参照すると、低電圧状態と高電圧状態とに切り換
えることができる、スイッチコンデンサ回路62の回路図が示されている。 回路62は、三つのコンデンサ64、66及び68を備えている。コンデンサ6
4の第一のプレート70は、スイッチ74を介してコンデンサ66の第一のプレ
ート72に電気的に接続されている。コンデンサ64の第二のプレート76は、
スイッチ80を介してコンデンサ66の第二のプレート78に電気的に接続され
ている。コンデンサ64の第二のプレート76はまた、スイッチ82を介してコ
ンデンサ66の第一のプレート72にも電気的に接続されている。コンデンサ6
6の第一のプレート72は、スイッチ86を介してコンデンサ68の第一のプレ
ート84に電気的に接続され、コンデンサ66の第二のプレート78は、スイッ
チ90を介してコンデンサ68の第二のプレート88の電気的に接続されている
。コンデンサ68の第二のプレート78はまた、スイッチ92を介してコンデン
サ68の第一のプレート84にも電気的に接続されている。
えることができる、スイッチコンデンサ回路62の回路図が示されている。 回路62は、三つのコンデンサ64、66及び68を備えている。コンデンサ6
4の第一のプレート70は、スイッチ74を介してコンデンサ66の第一のプレ
ート72に電気的に接続されている。コンデンサ64の第二のプレート76は、
スイッチ80を介してコンデンサ66の第二のプレート78に電気的に接続され
ている。コンデンサ64の第二のプレート76はまた、スイッチ82を介してコ
ンデンサ66の第一のプレート72にも電気的に接続されている。コンデンサ6
6の第一のプレート72は、スイッチ86を介してコンデンサ68の第一のプレ
ート84に電気的に接続され、コンデンサ66の第二のプレート78は、スイッ
チ90を介してコンデンサ68の第二のプレート88の電気的に接続されている
。コンデンサ68の第二のプレート78はまた、スイッチ92を介してコンデン
サ68の第一のプレート84にも電気的に接続されている。
【0014】 図6aに示されているように、スイッチ82と92が開きスイッチ74と80
と86と90とが閉じている場合には、コンデンサ64、66及び68は、コン
デンサ64のプレート70及び76に接続されている端子94及び96の間で、
電気的に並列で接続される。これにより、低電圧状態が提供される。しかしなが
ら、図6bに示すように、スイッチ82と92とが閉じてスイッチ74と80と
86と90とが開いている場合には、コンデンサ64、66及び68は、電気的
に直列で接続されて、各々コンデンサ64及び68に接続された端子96と10
0との間で高電圧状態を形成する。本体18の層20上の伝導性領域を含むコン
デンサ64、66及び68を形成することにより、変圧器回路62を、集積電子
モジュール10内に形成することができる。絶縁層20がコンデンサの誘電体と
なる状態で、伝導性領域を層20の対向する面に配置することができ、層20の
同一表面上に離間して配置した状態で形成することもできる。スイッチは、MO
Sトランジスタ等のトランジスタとすることができる。トランジスタスイッチは
、本体20に取り付けられる独立した素子とすることができ、又は、本体18に
取り付けられる標準のシリコンIC部とすることもできる。トランジスタスイッ
チを、相互接続及びバイアを介してコンデンサに接続して、変圧器回路62を形
成することができる。
と86と90とが閉じている場合には、コンデンサ64、66及び68は、コン
デンサ64のプレート70及び76に接続されている端子94及び96の間で、
電気的に並列で接続される。これにより、低電圧状態が提供される。しかしなが
ら、図6bに示すように、スイッチ82と92とが閉じてスイッチ74と80と
86と90とが開いている場合には、コンデンサ64、66及び68は、電気的
に直列で接続されて、各々コンデンサ64及び68に接続された端子96と10
0との間で高電圧状態を形成する。本体18の層20上の伝導性領域を含むコン
デンサ64、66及び68を形成することにより、変圧器回路62を、集積電子
モジュール10内に形成することができる。絶縁層20がコンデンサの誘電体と
なる状態で、伝導性領域を層20の対向する面に配置することができ、層20の
同一表面上に離間して配置した状態で形成することもできる。スイッチは、MO
Sトランジスタ等のトランジスタとすることができる。トランジスタスイッチは
、本体20に取り付けられる独立した素子とすることができ、又は、本体18に
取り付けられる標準のシリコンIC部とすることもできる。トランジスタスイッ
チを、相互接続及びバイアを介してコンデンサに接続して、変圧器回路62を形
成することができる。
【0015】 従って、本発明により、層を共に結合して、相当堅い、熱伝導性の材料を含む
基板に結合された本体を形成することで、誘電性材料の各種の層の表面上に被覆
された伝導性材料又は抵抗性材料の領域として形成された、コンデンサ、抵抗器
及びインダクタ等の各種の電子素子を含むことができる集積電子モジュールを提
供する。少なくとも一つの変圧器を、本体上や本体内に形成したり、又は、本体
上に取り付けたりすることができる。また、独立した素子又はシリコン集積回路
の一部の何れかとして、ダイオードやトランジスタ等の能動電子素子を本体に取
り付けることもできる。各種の層上の伝導性材料を含む相互接続及び電源回路を
形成する層に貫通して延びる伝導性材料を含むバイアにより、各種の電子素子を
電気的に接続する。ガラス又はセラミック等の誘電性材料から形成された集積電
子モジュールの本体を有することにより、本体は各種の電子回路の誘電体となる
ばかりでなく、各種電子素子間の優れた絶縁ともなり、そして、電源回路により
生じた熱に耐えることができる。また、基板は、剛性を有する本体を支持するば
かりでなく、電源回路から発生した熱を装置から逃がすための優れたヒートシン
クの役目も果たす。従って、本発明の集積電子モジュールは、シリコン等の半導
体材料を含む基板に形成された集積回路では容易になしえなかった、電源回路を
形成することができる。
基板に結合された本体を形成することで、誘電性材料の各種の層の表面上に被覆
された伝導性材料又は抵抗性材料の領域として形成された、コンデンサ、抵抗器
及びインダクタ等の各種の電子素子を含むことができる集積電子モジュールを提
供する。少なくとも一つの変圧器を、本体上や本体内に形成したり、又は、本体
上に取り付けたりすることができる。また、独立した素子又はシリコン集積回路
の一部の何れかとして、ダイオードやトランジスタ等の能動電子素子を本体に取
り付けることもできる。各種の層上の伝導性材料を含む相互接続及び電源回路を
形成する層に貫通して延びる伝導性材料を含むバイアにより、各種の電子素子を
電気的に接続する。ガラス又はセラミック等の誘電性材料から形成された集積電
子モジュールの本体を有することにより、本体は各種の電子回路の誘電体となる
ばかりでなく、各種電子素子間の優れた絶縁ともなり、そして、電源回路により
生じた熱に耐えることができる。また、基板は、剛性を有する本体を支持するば
かりでなく、電源回路から発生した熱を装置から逃がすための優れたヒートシン
クの役目も果たす。従って、本発明の集積電子モジュールは、シリコン等の半導
体材料を含む基板に形成された集積回路では容易になしえなかった、電源回路を
形成することができる。
【図1】 図1は、本発明に基づく電源集積モジュールの概略断面図である。
【図2】 図2は、本発明の電源供給集積電子モジュールに使用することができるインダ
クタの斜視図である。
クタの斜視図である。
【図3】 図3は、インダクタのコアが除かれた状態の、図2と同じ図である。
【図4】 図4は、図2及び3に示されたインダクタを用いて形成することができる変圧
器の一形式についての平面図である。
器の一形式についての平面図である。
【図5】 図5は、図2及び3に示されたインダクタを用いて形成することができる変圧
器の別の形式についての平面図である。
器の別の形式についての平面図である。
【図6】 図6a及び6bは、本発明の電源供給集積電子モジュールに使用することがで
きるスイッチキャパシター変圧器の回路図である。
きるスイッチキャパシター変圧器の回路図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),OA(BF,BJ ,CF,CG,CI,CM,GA,GN,GW,ML, MR,NE,SN,TD,TG),AP(GH,GM,K E,LS,MW,SD,SZ,UG,ZW),EA(AM ,AZ,BY,KG,KZ,MD,RU,TJ,TM) ,AL,AM,AT,AU,AZ,BA,BB,BG, BR,BY,CA,CH,CN,CU,CZ,DE,D K,EE,ES,FI,GB,GE,GH,GM,HR ,HU,ID,IL,IS,JP,KE,KG,KP, KR,KZ,LC,LK,LR,LS,LT,LU,L V,MD,MG,MK,MN,MW,MX,NO,NZ ,PL,PT,RO,RU,SD,SE,SG,SI, SK,SL,TJ,TM,TR,TT,UA,UG,U Z,VN,YU,ZW Fターム(参考) 5E082 BB07 CC03 DD01 FF05 LL15
Claims (13)
- 【請求項1】 表面を有する基板と、 基板の前記表面に載置されて結合された誘電性材料を含む本体であって、共
に結合された誘電性材料を含む複数の層から形成された本体と、 少なくとも一つのコンデンサ又は抵抗器を形成する、本体の層の少なくとも
一つの表面上の伝導性材料と、 本体の層の少なくとも一つの上の変圧器と、 前記コンデンサと抵抗器と変圧器とを電源回路に電気的に接続する手段とを
備える電源供給集積電子モジュール。 - 【請求項2】 前記少なくとも一つのコンデンサ又は抵抗器と変圧器とを接
続する手段が、前記本体の層の少なくとも一つの表面上の伝導性材料を含む相互
接続を含む請求項1記載の電源供給集積電子モジュール。 - 【請求項3】 前記少なくとも一つのコンデンサ又は抵抗器と変圧器とを接
続する手段が、前記本体の層を貫通して延びた伝導性材料を含むバイアを更に含
む請求項1記載の電源供給集積電子モジュール。 - 【請求項4】 コンデンサの誘電体を形成する層を有する前記本体の層の対
向面の伝導性材料を含む領域により、少なくとも幾つかのコンデンサが形成され
るように、伝導性材料がコンデンサを形成する請求項1記載の電源供給集積電子
モジュール。 - 【請求項5】 ダイオード及びトランジスタ等の、本体表面に取り付けられ
、少なくとも一つのコンデンサ又は抵抗器及び変圧器に電気的に接続されて電源
回路を形成する、独立した電子素子を更に備える請求項1記載の電源供給集積電
子モジュール。 - 【請求項6】 変圧器が、磁性材料とコアに沿ってその周囲をらせんのパス
状に取り巻く伝導性材料とを含むコアを備える請求項1記載の電源供給集積電子
モジュール。 - 【請求項7】 前記コアに沿ってその周囲をらせんのパス状に取り巻く離間
して配置された伝導性ストリップが二つのセットある請求項6記載の電源供給集
積電子モジュール。 - 【請求項8】 前記コアがクローズドパス状に延び、伝導性ストリップがコ
アの別の部分を取り巻く請求項7記載の電源供給集積電子モジュール。 - 【請求項9】 長い溝が本体の層の少なくとも一つの中にあり、 複数の並行離隔関係の伝導性ストリップの第一のセットが溝の表面に被覆され、
変圧器のコアが溝内且つ伝導性ストリップの第一のセット上にあり、 並行離隔関係の伝導性ストリップの第二のセットがコア上を延び、第一の伝導性
ストリップの第一のセットに電気的に接続され、 コアに沿ってその周囲をらせん状に取り巻くコンダクタを形成する請求項6記載
の電源供給集積電子モジュール。 - 【請求項10】 前記コアが、層の溝表面にコートされ、伝導性ストリップ
の第一のセット上にコートされた、磁性材料を含む層である請求項9記載の電源
供給集積電子モジュール。 - 【請求項11】 変圧器が、スイッチを介して共に電気的に接続された複数
のコンデンサを備える請求項1記載の電源供給集積電子モジュール。 - 【請求項12】 コンデンサが、本体の層の表面上に離間して配置された伝
導性材料を含む部分を備える請求項11記載の電源供給集積電子モジュール。 - 【請求項13】 スイッチが、本体に取り付けられ且つコンデンサに電気的
に接続されたトランジスタである請求項11記載の電源供給集積電子モジュール
。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/993,292 US6011330A (en) | 1997-12-18 | 1997-12-18 | Miniature power supply |
| US08/993,292 | 1997-12-18 | ||
| PCT/US1998/026896 WO1999031789A1 (en) | 1997-12-18 | 1998-12-18 | Miniature power supply |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002509364A true JP2002509364A (ja) | 2002-03-26 |
Family
ID=25539354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000539570A Pending JP2002509364A (ja) | 1997-12-18 | 1998-12-18 | 小型電源 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6011330A (ja) |
| EP (1) | EP1040554A1 (ja) |
| JP (1) | JP2002509364A (ja) |
| KR (1) | KR100522907B1 (ja) |
| AU (1) | AU2001999A (ja) |
| CA (1) | CA2310251A1 (ja) |
| WO (1) | WO1999031789A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6553662B2 (en) | 2001-07-03 | 2003-04-29 | Max Levy Autograph, Inc. | Method of making a high-density electronic circuit |
| US6856007B2 (en) * | 2001-08-28 | 2005-02-15 | Tessera, Inc. | High-frequency chip packages |
| WO2004038527A2 (en) | 2002-10-22 | 2004-05-06 | Isys Technologies | Systems and methods for providing a dynamically modular processing unit |
| US7242574B2 (en) | 2002-10-22 | 2007-07-10 | Sullivan Jason A | Robust customizable computer processing system |
| US7754537B2 (en) * | 2003-02-25 | 2010-07-13 | Tessera, Inc. | Manufacture of mountable capped chips |
| US6972480B2 (en) | 2003-06-16 | 2005-12-06 | Shellcase Ltd. | Methods and apparatus for packaging integrated circuit devices |
| CN100587962C (zh) * | 2003-07-03 | 2010-02-03 | 泰塞拉技术匈牙利公司 | 用于封装集成电路器件的方法和设备 |
| US7298030B2 (en) * | 2003-09-26 | 2007-11-20 | Tessera, Inc. | Structure and method of making sealed capped chips |
| WO2005086532A2 (en) * | 2004-03-01 | 2005-09-15 | Tessera, Inc. | Packaged acoustic and electromagnetic transducer chips |
| JP2005268447A (ja) * | 2004-03-17 | 2005-09-29 | Matsushita Electric Ind Co Ltd | コイル内蔵多層回路基板 |
| US8143095B2 (en) * | 2005-03-22 | 2012-03-27 | Tessera, Inc. | Sequential fabrication of vertical conductive interconnects in capped chips |
| US20070190747A1 (en) * | 2006-01-23 | 2007-08-16 | Tessera Technologies Hungary Kft. | Wafer level packaging to lidded chips |
| US7936062B2 (en) * | 2006-01-23 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer level chip packaging |
| US20080002460A1 (en) * | 2006-03-01 | 2008-01-03 | Tessera, Inc. | Structure and method of making lidded chips |
| US8604605B2 (en) | 2007-01-05 | 2013-12-10 | Invensas Corp. | Microelectronic assembly with multi-layer support structure |
| CN101867311B (zh) * | 2009-04-17 | 2012-03-07 | 凹凸电子(武汉)有限公司 | 电源系统 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4218968A1 (de) * | 1992-06-10 | 1993-12-16 | Technology Service Inc | Elektrische Stromversorgungseinheit zur Versorgung leistungsschwacher Verbraucher |
| DE4222068C1 (ja) * | 1992-07-04 | 1993-06-09 | Abb Patent Gmbh, 6800 Mannheim, De | |
| JPH07312414A (ja) * | 1994-05-17 | 1995-11-28 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| DE19517703A1 (de) * | 1995-05-13 | 1996-11-14 | Friwo Geraetebau Gmbh | Hydridschaltkreis mit integrierten elektronischen Bauelementen und einem Keramiksubstrat |
-
1997
- 1997-12-18 US US08/993,292 patent/US6011330A/en not_active Expired - Lifetime
-
1998
- 1998-12-18 JP JP2000539570A patent/JP2002509364A/ja active Pending
- 1998-12-18 CA CA002310251A patent/CA2310251A1/en not_active Abandoned
- 1998-12-18 KR KR10-2000-7006637A patent/KR100522907B1/ko not_active Expired - Fee Related
- 1998-12-18 EP EP98964769A patent/EP1040554A1/en not_active Withdrawn
- 1998-12-18 AU AU20019/99A patent/AU2001999A/en not_active Abandoned
- 1998-12-18 WO PCT/US1998/026896 patent/WO1999031789A1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| CA2310251A1 (en) | 1999-06-24 |
| KR100522907B1 (ko) | 2005-10-24 |
| EP1040554A1 (en) | 2000-10-04 |
| AU2001999A (en) | 1999-07-05 |
| KR20010024741A (ko) | 2001-03-26 |
| US6011330A (en) | 2000-01-04 |
| WO1999031789A1 (en) | 1999-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7932800B2 (en) | Method and apparatus for three-dimensional integration of embedded power module | |
| JP2002509364A (ja) | 小型電源 | |
| US9697950B2 (en) | Assembled circuit and electronic component | |
| EP0413348B1 (en) | Semiconductor integrated circuit | |
| US9153547B2 (en) | Integrated inductor structure and method of fabrication | |
| US7262973B2 (en) | Power conversion module device and power unit using the same | |
| KR20010104237A (ko) | 집적 회로 전원 장치 | |
| TWI779272B (zh) | 一種磁性裝置和堆疊式電子結構 | |
| US7986532B2 (en) | Split thin film capacitor for multiple voltages | |
| JP6377178B2 (ja) | 埋込型パッケージ基板コンデンサ | |
| TW200841790A (en) | Power core devices and methods of making thereof | |
| JPH02187054A (ja) | 混成集積回路部品の構造 | |
| TWI295146B (en) | Circuit board assembly and flat coil | |
| US9006862B2 (en) | Electronic semiconductor device with integrated inductor, and manufacturing method | |
| US6563192B1 (en) | Semiconductor die with integral decoupling capacitor | |
| JPS6256664B2 (ja) | ||
| JP3063412B2 (ja) | 可変コンデンサ | |
| WO2006085436A1 (ja) | 部品内蔵基板および基板内蔵コンデンサ | |
| US20020117748A1 (en) | Integrated circuit power supply | |
| JPH05226506A (ja) | 表面実装型複合部品及びその製造方法 | |
| CN102412702B (zh) | 负载点组件 | |
| WO1998038679A1 (en) | An integrated circuit having a planar inductor | |
| TW200402933A (en) | LC parallel resonance circuit, multilayer board incorporating LC parallel resonance circuit, and their production methods | |
| JP2000353639A (ja) | 電子部品 | |
| JPH05183096A (ja) | 多層リードフレーム及びこれを用いた半導体装置 |