[go: up one dir, main page]

JP2002510144A - 金属被覆処理及びその装置 - Google Patents

金属被覆処理及びその装置

Info

Publication number
JP2002510144A
JP2002510144A JP2000540571A JP2000540571A JP2002510144A JP 2002510144 A JP2002510144 A JP 2002510144A JP 2000540571 A JP2000540571 A JP 2000540571A JP 2000540571 A JP2000540571 A JP 2000540571A JP 2002510144 A JP2002510144 A JP 2002510144A
Authority
JP
Japan
Prior art keywords
plasma
plasma force
force
pvd
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000540571A
Other languages
English (en)
Inventor
メハル ビー ネイク
テッド グオ
リアン ユー チェン
ロデリック クレイグ モスリー
イスラエル ベイングラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2002510144A publication Critical patent/JP2002510144A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/32—Vacuum evaporation by explosion; by evaporation and subsequent ionisation of the vapours, e.g. ion-plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C23C14/025—Metallic sublayers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 本発明は、一般に、基板上の均一なステップ範囲及び金属層の平面を供給する改善したプロセスを供給し、高アスペクト比のハーフミクロン以下の使用において、連続的な空隙のないインターコネクションを形成する。本発明は多数のステップのＰＶＤプロセスを供給し、プラズマ力は各ステップのため変えられ、良好な反射性、形態性及びスループットと同様に有利な充填特性を得る。最初のプラズマ力は比較的小さく、開口の良好な空隙のない充填を保証し、その後、プラズマ力は増加され、所望の反射性及び形態特性を得る。本発明は開口の充填プロセスを供給し、その充填プロセスは基板上に金属を物理蒸着し、物理蒸着の間、プラズマ力を変える。好ましくは、プラズマ力は第１の離散型低プラズマ力から第２の離散型高プラズマ力に変えられる。さらにより好ましくは、プラズマ力は第１の離散型低プラズマ力から第２の離散型低プラズマ力、第３の離散型高プラズマ力に変えられる。

Description

【発明の詳細な説明】
【０００１】 （発明の属する技術分野） 本発明は半導体デバイスを製造するための金属被覆するプロセスに関する。よ
り詳細には、本発明は、高アスペクト比のハーフミクロン以下の使用におけるコ
ンタクト又はバイアを含む導体層の間に間隙のないインターコネクションを形成
する開口の金属被覆に関する。
【０００２】 （関連技術の背景） 集積回路のような半導体デバイスでは、インターコネクション（interconnect
ion）はデバイスの各種構成部品を接続すると共に集積するために使用される。 通常、デバイスは電導性成分の多層から構成され、絶縁材料により分離され、信
号を最小にすると共にデバイスのサイズを減少させるのに役立つ。層間の連続性
を確立するため、電導性インターコネクション（コンタクト又はバイア）は絶縁
層の間に延び、電導層を接続する。したがって、インターコネクションはデバイ
スの各種層の成分をお互いに及び半導体基板に接続するために使用される電導性
材料で充填される垂直な開口部である。
【０００３】 半導体デバイスの集積が増加すると、インターコネクションのサイズは減少さ
れ、それらのアスペクト比（すなわち、幅に対するインターコネクションの高さ
の割合）は増加される。結果として、従来、インターコネクションを充填するの
に十分であった方法はより小さいインターコネクションにとって不十分であると
判明した。通常、インターコネクションの開口はタングステン、アルミニウム及
びより最近では銅等の金属材料を使用して充填され、化学蒸着法（ＣＶＤ）、物
理蒸着法（ＰＶＤ）、電気めっき、又はその組合せにより開口内に堆積される。
小さいインターコネクションの充填と関連した主要な問題はインターコネクショ
ン内に間隙が形成される傾向があることである。
【０００４】 間隙は堆積材料のない囲われた領域であり、その堆積材料は通常、開口のステ
ップコーナ上の２つの隣接する尖頭が垂直な外径に隣接する空間を横切って接し
、ブリッジを形成する時に形成される。通常、（ＰＶＤにおいて）スパッタされ
た原子は照準線軌道に続くので、投影効果が開口で発生し、開口内に堆積された
金属のより薄い成長及び開口の上部ステップコーナでの加速された成長率に導か
れる。開口の上部ステップコーナでの材料の集積はコーナにおいて突出部及び尖
頭を作り出す。開口の内部が充填される前に尖頭が結合した場合には、尖頭はブ
リッジを形成し、開口の頂部を密閉し、それにより、間隙を作り出す。この効果
は一般に「ブリッジング（bridging）」と呼ばれる。図１はインターコネクショ
ンの側断面図であり、開口の上部ステップコーナでの尖頭の形成を示している。
図２はインターコネクションの側断面図であり、ブリッジング及びインターコネ
クションの間隙の形成を示している。
【０００５】 インターコネクションに形成された間隙は欠陥回路、したがって、欠陥デバイ
スを発生させることがある。例えば、電流がインターコネクションを通過する時
、インターコネクションの間隙に隣接する材料の薄い内部層は薄い領域で抵抗及
び電流密度を増加することがあり、インターコネクションで遮断又は開放回路と
なる。したがって、欠陥インターコネクションのためデバイスは作動しない。そ
のため、開口の完全な充填及び間隙の回避は重要であり、デバイスの信頼性を保
証する。
【０００６】 間隙の形成を克服する１つの方法は、基板バイアススパッタリングを使用し、
開口の底部まで開口の側壁に堆積された材料を再度スパッタリングする。しかし
、基板バイアススパッタリングは堆積の正味割合を減少させる高い再スパッタリ
ング率を使用する。さらに、多量の再スパッタリングは電子移動抵抗を減少させ
ることで公知な膜にかなりのアルゴン結合を発生させることができる。
【０００７】 間隙の形成を克服する別の試みはＣＶＤを使用し、高アスペクト比のコンタク
ト及びバイアのアルミニウム（Ａｌ）の薄い整合層を低温で堆積することである
。しかし、透過電子顕微鏡（ＴＥＭ）のデータはインターコネクションの充填を
完了するための連続したＣＶＤ堆積は通常、さらにブリッジングを引き起こし、
間隙の形成を発生させることを示している。
【０００８】 高アスペクト比の開口の金属被覆のための別の技術は、チタニウム（Ｔｉ）の
ような、パターン化されたウェーハ上に耐熱性材料の薄層を堆積する熱間平面Ｐ
ＶＤであり、（１）熱間ＰＶＤのＡｌ層が堆積されるか、又は（２）暖いＰＶＤ
のＡｌ層の後に熱間ＰＶＤのＡｌ層が続くかのいずれかで湿潤層を形成する。し
かし、熱間ＰＶＤのＡｌプロセスは湿潤層の品質、ウェーハ状態、及び他のプロ
セスパラメータに非常に敏感である。プロセス状態の小さな変化又はＰＶＤのＴ
ｉ湿潤層の不十分な範囲は開口の不完全な充填を発生、すなわち、間隙を作り出
すことがある。したがって、高温度でさえ、熱間ＰＶＤのＡｌプロセスはさらに
ブリッジング及び間隙の形成を発生させることがある。その上さらに、確かにバ
イア及びコンタクトを充填するため、熱間ＰＶＤのＡｌプロセスはデバイスの一
定の成分を損傷することがある約４５０℃以上の温度で行なわれなければならな
い。
【０００９】 ＰＶＤプロセスが続くＣＶＤプロセスを使用するインターコネクション充填プ
ロセスは１以上のアスペクト比を有するハーフミクロン以下のインターコネクシ
ョンのためのインターコネクションの形成の最も有効な手段として案出された。
通常、ＡｌのようなＣＶＤ金属の薄い整合層は湿潤層として堆積され、部分的に
開口を充填し、ＡｌＣｕ等のＰＶＤ金属膜が続き、完全に開口を充填し、相互接
続を形成する。このＣＶＤ／ＰＶＤプロセスは５：１のアスペクト比のハーフミ
クロン以下の開口を有するインターコネクション構造の金属被覆のためうまく使
用される。
【００１０】 しかし、ＣＶＤ／ＰＶＤプロセスを使用している時、インターコネクションの
サイズが減少されると、開口への金属の表面拡散が停止され、その後、孔の充填
プロセスは固相、又は大容量拡散により制御され、それは熱的に非常に活発なプ
ロセスである。そのため、ＣＶＤ／ＰＶＤプロセスを使用してインターコネクシ
ョンの充填を成し遂げることは大きな熱供給が必要となる。したがって、ＰＶＤ
金属は２００ｍｍ基板のため２キロワット以下の低プラズマ力で堆積されなけれ
ばならず、低パワーのプラズマは通常、堆積プロセスを通して一定に保持される
。しかし、低パワーのＰＶＤ金属の堆積は、集積されたＣＶＤ／ＰＶＤスタック
の受け入れ難い程低い反射率で粗く、平坦でない形態を供給する。その上さらに
、低パワーのプラズマを使用することはインターコネクションを充填するために
要求される時間、すなわち、チャンバ内での処理時間を増加させる。チャンバ内
での増加した時間はシステムのスループットを減少させる。
【００１１】 インターコネクション内の間隙の形成を克服することに加えて、金属被覆プロ
セスはまた高反射率を有する表面を作り出すためにも必要である。反射率は表面
粗さ又は平滑さの尺度であり、表面から反射された光量により決定される。より
円滑な表面はより反射性を有するが、粗い表面は反射性をあまり有していない。
通常、反射率は１００％の反射率を有するものとして定義される裸シリコン等の
公知な標準表面の百分率として表現されている。約１７０％以上の反射率はその
後の写真平板及び金属エッチングを成功したプロセス集積化に供給するのが望ま
しい。
【００１２】 図３は透過電子顕微鏡（ＴＥＭ）の写真であり、低パワーのプラズマＰＶＤを
使用して堆積された半導体基板のコンタクトの断面図を示している。３：１のア
スペクト比を有する０．３５ミクロンのコンタクトは４００℃の単一ステップＰ
ＶＤのＡｌＣｕで（２００ｍｍ基板上に）約１ｋｗの低パワーのプラズマを使用
して作り出された。そのプロセスは間隙を作り出さなかったが、表面形態は非常
に粗く、反射率は約６０％である。その上さらに、堆積を完了するために要求さ
れる時間は約２３３秒であった。したがって、低パワープラズマを使用する堆積
（２００ｍｍ基板のため約５キロワット以下）は約６０％以下の不十分な膜反射
率と粗く平坦でない形態となる。
【００１３】 高プラズマ力（２００ｍｍの基板のため約５キロワット以上）のＰＶＤ堆積は
反射率を増加させ、もっと望ましい形態を供給することができるが、高プラズマ
力は間隙を発生させることがよくあり、長い後の堆積アニールが必要となり、充
填を完了させる。後の堆積アニールはスループットを減少させ、高パワーのプラ
ズマＰＶＤの選択を商業的に魅力のないものにさせる。
【００１４】 図４はＴＥＭ写真であり、高パワーのプラズマＰＶＤを使用して堆積された基
板コンタクトの断面図を示している。３：１のアスペクト比を有する０．３５ミ
クロンのコンタクトは４００℃の単一ステップのＰＶＤのＡｌＣｕプロセスで（
２００ｍｍの基板上に）約５ｋｗの高パワーのプラズマを使用して作られた。高
プラズマ力のＰＶＤのＡｌＣｕプロセスの結果はコンタクトに間隙を作ったが、
円滑な表面の形態及び１８０％の反射率を作った。したがって、高パワーのプラ
ズマＰＶＤのＡｌＣｕは高反射率及び良好な形態を供給するが、作られたコンタ
クト又はバイアに間隙の形成をすることがよくある不十分な充填を作る。
【００１５】 したがって、充填した開口に間隙を作ることなく、そして、スループット、特
に、高アスペクト比、ハーフミクロンのインターコネクション以下でスループッ
トを減少させることなく、良好な反射率及びい形態を供給する開口を充填する金
属被覆のための必要性が依然としてある。
【００１６】 （発明の概要） 本発明は一般に、基板に均一なステップ範囲及び金属層の平坦化を供給し、高
アスペクト比、ハーフミクロンの使用で間隙のない連続的なインターコネクショ
ンを形成する。本発明は多数のステップのＰＶＤプロセスを供給し、プラズマ力
は各ステップのため変えられ、良好な反射率、形態及びスループットと同様に有
利な充填特性を得る。初期のプラズマ力は比較的低く、良好で間隙の無い開口の
充填を保証し、その後、プラズマ力は増加され、所望の反射率及び形態特性を得
る。
【００１７】 本発明は開口の充填プロセスを供給し、基板上に金属を物理蒸着し、物理蒸着
の間、プラズマ力を変えることを含んでいる。好ましくは、プラズマ力は第１の
離散型低プラズマ力から第２の離散型高プラズマ力に変えられる。さらにより詳
細には、プラズマ力は第１の離散型低プラズマ力から第２の離散型低プラズマ力
、第３の離散型高プラズマ力に変えられる。ＰＶＤ堆積の間、プラズマ力は初期
の低パワーから比較的高パワーに増加される。低パワーのＰＶＤプロセスは良好
な開口の充填を作り、高パワーのＰＶＤプロセスは良好な反射率及び形態を作る
ので、プロセスは高アスペクト比を有するハーフミクロン以下でさえ、良好な充
填、反射率、及び形態を示す開口の充填を供給する。
【００１８】 好ましくは、ＰＶＤステップは金属ライナ及び開口の表面上の湿潤層の化学蒸
着（ＣＶＤ）により先行される。一般に、ＣＶＤのＴｉ層は開口の表面上に堆積
され、アルミニウム堆積プロセスのＣＶＤのＴｉＮ層が続く。その後、ＣＶＤの
Ａｌ層はＣＶＤのＴｉＮ層上に堆積され、ＰＶＤのＡｌＣｕ堆積が続く。銅のた
め、タンタル及び又はタンタル窒化物の障壁層は銅の堆積の前に開口上に整合し
て堆積される。
【００１９】 好ましくは、ＰＶＤ金属層の堆積は２以上の明瞭な堆積ステップを備え、異な
る離散型プラズマ力を使用する。代わりに、本発明はインターコネクションの金
属被覆プロセスを供給し、プラズマ力は非離散型又は離散型と非離散型プラズマ
力の組合せの変える。２ステップの金属堆積プロセスにおいて、初期の層は良好
な充填特性を供給するように選択される比較的低い力を使用して堆積され、その
後、第２の金属層は良好な形態及び反射率特性を供給するように選択される比較
的高パワーを使用して第１の金属層に堆積される。
【００２０】 ３ステップのＰＶＤの金属堆積プロセスでは、第１のＰＶＤ金属層は良好な充
填特性を供給するように選択される比較的低い力を使用して堆積される。第２の
ＰＶＤ金属層はまた良好な充填特性を供給するように選択される比較的低い力を
使用して堆積される。しかし、第２のＰＶＤ金属層の堆積のために使用されるプ
ラズマ力は第１のＰＶＤ金属層を堆積することで使用されるプラズマ力と異なり
、好ましくは、それ以下である。その後、比較的高いプラズマ力は第３のＰＶＤ
金属層を堆積するために使用され、高プラズマ力は選択され、良好な形態及び反
射率特性を供給する。
【００２１】 本発明は、開口の金属被覆のプロセスを供給し、電導層の間に間隙のないイン
ターコネクションを形成し、高アスペクト比、ハーフミクロン以下の使用でのコ
ンタクト又はバイアを含んでいる。一般に、プロセスは初期の低パワー（＜２ｋ
ｗ）から比較的高いパワー（＞５ｋｗ）へ増加される可変のプラズマ力を使用し
て開口の表面上に金属を物理蒸着することを含んでいる。低パワーＰＶＤは良好
な開口の充填を作り、高パワーのＰＶＤは良好な反射率及び形態を作り、高アス
ペクト比を有するハーフミクロン以下の開口においてでさえ、プロセスは間隙を
形成することなく、優れた反射率及び形態を有する開口の金属被覆を供給する。
好ましくは、ＰＶＤ層は開口の表面上の金属のＣＶＤ層により先行され、良好な
湿潤層を供給する。
【００２２】 本発明は、金属が化学蒸着され、その後に金属が物理蒸着されるプロセスにつ
いて焦点を合わせているが、それは予想され、本発明は、例えば、誘電体と軟質
金属の間に湿潤層を堆積し、軟質金属のウェッティングを改善するこの基本プロ
セスの変更を含んでいる。また、説明はアルミニウムプロセスに導かれているが
、銅等の他の金属が発明のプロセスを使用して有利に堆積されてもよい。
【００２３】 図５は本発明の金属被覆プロセスにより形成されたインターコネクションの側
断面図である。そこに形成された金属層１２を有する半導体基板１０は誘電層１
４で堆積され、誘電層はエッチングされ、誘電層１４を通って延出すると共に金
属層１２と通じている開口１６を形成する。好ましくは、ＣＶＤ金属層２４、例
えば、アルミニウム（Ａｌ）は開口１６上に堆積され、開口１６の頂部を密閉す
ることなく、側壁及び開口１６の底部をライニングする整合層を形成する。ＣＶ
ＤのＡｌ層２４はＰＶＤ金属、例えば、ＡｌＣｕを受け入れるため開口の表面上
に整合湿潤層を供給する。ＣＶＤのＡｌは各種状態の下に堆積されてもよいが、
標準プロセスは約１８０℃と約２６５℃の間のウェーハ温度、及び約２０Å／ｓ
ｅｃと約１３０Å／ｓｅｃの間の堆積率を含んでいる。ＣＶＤのＡｌ堆積は、約
１トルと約８０トルの間のチャンバ圧力で行われてもよく、好適なチャンバ圧力
は約２５トルである。ＣＶＤのＡｌのための１つの好適な堆積の反応は水素を有
するジメチルアルミニウム水素化物（ＤＭＡＨ）を含んでいる。さらにより詳細
には、図５に示されているように、ＣＶＤのＴｉの種層２０及びＣＶＤのＴｉＮ
の障壁層２２は好ましくは、ＣＶＤのＡｌ層の前に開口１６で整合して堆積され
る。
【００２４】 その後、基板１０はＰＶＤチャンバに搬送され、ＡｌＣｕ金属層２６を堆積し
、開口を完全に充填すると共に平坦な最上面を供給する。好適な実施例では、Ｐ
ＶＤのＡｌＣｕ堆積の間、プラズマ力は初期の低プラズマ力（＜２ｋｗ）から高
いプラズマ力（＞５ｋｗ）へ変化する。したがって、本発明は低パワーのプラズ
マＰＶＤのＡｌＣｕプロセスの良い面、すなわち、良好な充填特性、及び高パワ
ーのプラズマＰＶＤのＡｌＣｕプロセスの良い面、すなわち、高反射率を利用し
、より早いプロセス時間はスループットの増加を生じさせる。堆積時間は各種開
口サイズ及びアスペクト比のため実験を通じて最適化されることができる。
【００２５】 図６は第１及び第２の堆積ステップのため異なるプラズマ力を使用して２ステ
ップのＰＶＤのＡｌＣｕプロセスを使用する反射率の最適化実験のグラフである
。この最適化実験では、０．３５ミクロンの開口及び約３：１のアスペクト比の
インターコネクションを有する２００ｍｍの基板は２つの連続するＰＶＤ層を使
用して堆積され、各層は異なるプラズマ力レベルを使用して堆積され、結果とし
て生じるインターコネクションの反射率の効果を決定する。
【００２６】 反射率の最適化実験の１セットでは、インターコネクションは約１ｋｗで約１
０００ÅのＰＶＤのＡｌＣｕの初期層を堆積することにより堆積され、それぞれ
約５ｋｗ、７ｋｗ及び１０ｋｗのプラズマ力で約４０００ÅのＰＶＤのＡｌＣｕ
の第２の層が続く。結果として生じたインターコネクションは間隙のない形成を
有し、（４８０ｎｍ波長で標準反射率として裸シリコンを使用して）約８０と１
１０％の間の反射率を示し、それは第２ステップのプラズマ力が増加される増加
し、第２ステップにとってより高パワーがより好まれ、かなりもっと材料がより
高パワーのプラズマを使用して堆積される必要があることを提案している。
【００２７】 反射率の最適化実験の別のセットでは、インターコネクションはそれぞれ約１
ｋｗ、２ｋｗ、及び３ｋｗのプラズマ力で約５００ÅのＰＶＤのＡｌＣｕの初期
層を堆積することにより形成され、それぞれは約１０ｋｗのプラズマ力で約４５
００ÅのＰＶＤのＡｌＣｕの第２層が続く。所定の層の厚さを有すると、反射率
は１ｋｗ／１０ｋｗの組合せのため１５０％から３ｋｗ／１０ｋｗのための約１
９０％へ増加する。したがって、２ステップのプロセスは約３ｋｗで約５００Å
の第１層のＰＶＤのＡｌＣｕ堆積を含み、約１０ｋｗで約４５００Åの第２層が
続き、開口の完全な充填及び間隙のないインターコネクションを有する約１９０
％の優れた反射率を作る。
【００２８】 上記実験で作られたそれぞれ金属被覆されたインターコネクションは完全に充
填された（すなわち、インターコネクションは間隙のない形成であった）。Ａｌ
Ｃｕの合計で約５０００Å（厚さ）は（低パワーで単一ステップのＰＶＤ堆積に
より必要とされる２３３秒よりかなり少ない）約１８０秒でチャンバ内の約４０
０℃の基板表面上に堆積された。反射率の最適化実験は所望の堆積厚さ、開口の
幅及びアスペクト比の他の組合せのために行われ、満足のいく反射率及びスルー
プット時間を達成することができる。
【００２９】 図７は第１ステップ及び第２ステップの最適化相対厚さを決定するために使用
される実験のグラフである。実験のこのセットでは、合計で約５０００Å（厚さ
）は２ステップでＰＶＤのＡｌＣｕプロセスを使用して堆積された。第１ステッ
プは１ｋｗプラズマ力を使用し、第２ステップは１０ｋｗプラズマ力を使用した
。３つの堆積の厚さの組合せが行われ、第１及び第２のＰＶＤステップの相対厚
さは約５００Å／４５００Å、１０００Å／４０００Å、及び２０００Å／３０
００Åであった。それぞれの試験運転は間隙のないインターコネクションを作っ
た。しかし、図７に示されているように、（低プラズマ力のステップ１で消費さ
れる少ない時間に等しい）ステップ１のためのより薄い厚さは最良の反射率を作
った。
【００３０】 したがって、本発明のための１つの好適な実施例は２ステップのＰＶＤのＡｌ
Ｃｕプロセスを供給することであり、第１ステップは比較的低パワーを使用し、
第２ステップは比較的高パワーを使用する。１つの好適なプロセスは、約３ｋｗ
のプラズマ力を使用して約５００Å（厚さ）のＡｌＣｕを堆積する初期のＰＶＤ
ステップと、約１０ｋｗのプラズマ力を使用して約４５００Å（厚さ）のＡｌＣ
ｕを堆積する第２のＰＶＤのＡｌＣｕステップとを使用する。結果として生じる
堆積は開口の間隙のない金属被覆と約１９０％の高反射率を達成する。
【００３１】 本発明の別の実施例は３段階のＰＶＤのＡｌＣｕプロセスを利用する。表１は
３段階のＰＶＤのＡｌＣｕプロセスを使用する実験の１セットの結果を示してい
る。 表 １
【００３２】 上記３ステップのＰＶＤプロセスを使用して作られたそれぞれの相互接続は間
隙がなかった。表１に示されているように、３ステッププロセスは、３ｋｗで堆
積された５００ÅのＰＶＤのＡｌＣｕの組合せであり、１ｋｗで堆積された５０
０ÅのＰＶＤのＡｌＣｕが続き、１０ｋｗで堆積された４０００ÅのＰＶＤのＡ
ｌＣｕが続き、完全な充填（間隙のない）及び約１９０％の反射率を有する相互
接続を作った。そのため、３ステッププロセスを使用することにより、２ステッ
ププロセスと同一の結果として生じる反射率を得ている間、より大量の材料は低
プラズマ力のレベルで堆積されることができる。したがって、低パワーのプラズ
マを使用してもっと材料を堆積することは開口に間隙の形成を生じさせるブリッ
ジングの可能性を減少させるので、（２ステッププロセスと比較して）プロセス
の信頼性は３ステッププロセスを使用して増加される。
【００３３】 したがって、本発明は、各ステップのためプラズマ力が変えられる多数のステ
ップのＰＶＤプロセスを供給し、良好な反射率、形態及びスループットと同様に
有利な充填特性を得る。初期のプラズマ力は比較的低く、良好で間隙のない開口
の充填を保証し、その後、プラズマ力は増加され、所望の反射率及び形態特性を
得られる。多数のＰＶＤプロセスはステップの離散数に分割され、プラズマ力は
各ステップ内で一定のままである。代わりに、ＰＶＤステップ内のプラズマ力は
、初期の低プラズマ力から高プラズマ力への堆積の間、例えば、プラズマ力を増
加することにより、非離散型方法で変化してもよい。その上さらに、ＰＶＤプロ
セスは離散型ステップとプラズマ力の非離散型分散の組合せを含んでいてもよい
。例えば、ＰＶＤプロセスの１つの離散型ステップでは、プラズマ力は（増加又
は減少等）非離散型方法で異なるかなり低いプラズマ力の間で変化し、ＰＶＤス
テップの第２の離散型ステップでは、プラズマ力離散型方法で比較的高いプラズ
マ力を維持してもよい。そのため、その本質で、本発明は特定の時間にわたるＰ
ＶＤプロセスの間のプラズマ力の変化であり、間隙のない開口の金属被覆及び高
反射率を達成する。
【００３４】 図８は本発明による連続した金属被覆のため構成された集積されたＣＶＤ／Ｐ
ＶＤシステムの概略図である。一般に、チャンバは通常、囲いと、該囲い内に配
置された基板支持部材と、前記チャンバ内に電気バイアスを供給し，Ａｒ等の不
活性ガスをプラズマ状態に励起し、ターゲットをスパッタするパワー手段とを備
えている。また、通常、クラスタは膜層の形成のため必要とされる処理段階を通
って基板を搬送するための２個のロボットを備えている。
【００３５】 マイクロプロセッサ３２はシーケンス及び所望の膜層の形成を制御し、ＰＶＤ
プロセスのプラズマ力を制御するために供給される。通常、クラスタツール３０
は脱気チャンバ３４を備え、基板は除気汚染物質に導入される。その後、基板は
前洗浄チャンバ３６に搬送され、基板の表面が洗浄される。特定の使用により、
基板はコヒーレントＴｉチャンバ、ＣＶＤのＴｉＮチャンバ４０、又はコヒーレ
ントＴｉチャンバ３８とその後のＣＶＤのＴｉＮチャンバ４０の両方に移動され
る。最初に基板がＴｉのコヒーレント層の堆積を受け取る場合、その後、基板は
通常、ＣＶＤのＴｉチャンバ３８で処理される。コヒーレントなＴｉ層の堆積に
続いて、基板はＣＶＤのＴｉＮチャンバ４０に移動される。次に、基板は整合Ｃ
ＶＤ層のそこへの堆積のためＣＶＤのＡｌチャンバ４２に移動される。最後に、
基板は異なるプラズマ力でＰＶＤ層の堆積のためＰＶＤのＡｌＣｕチャンバ４４
に導入される。
【００３６】 集積システムが単一処理ツールで基板を連続して処理させるので、Ａｌ層への
改善したＣｕ分散は本発明により達成される。本発明は外部環境に処理基板を晒
し、最初の堆積層（すなわち、ＣＶＤのＡｌ層）に酸化物層の形成を生じさせる
。その結果として、ＣＶＤのＡｌ層への酸化物層の形成は全体のＡｌ層に亘るＰ
ＶＤのＡｌＣｕプロセスで供給されたＣｕの均一な分配を抑制する。
【００３７】 上述したものは本発明の好適な実施例に導かれているが、その基本的範囲から
逸脱することなく本発明の他の及びさらなる実施例が発明されてもよく、その範
囲は特許請求の範囲により決定される。
【図面の簡単な説明】
本発明の上述した特徴、利点及び目的が達成され、詳細に理解できるように、
上記簡単に要約した本発明のより詳細な説明は添付した図面に示されたその実施
例に関連してなされてもよい。 しかし、添付した図面はこの発明の典型的な実施例を例示しているだけであり
、そのため、その範囲の限定と考えられるべきではなく、本発明のため他の同様
に有効な実施例にも認められてもよい。
【図１】開口の上部ステップのコーナでの尖頭の形成を示すインターコネク
ションの側断面図である。
【図２】ブリッジング及びインターコネクションでの間隙の形成を示すイン
ターコネクションの側断面図である。
【図３】低パワーのプラズマＰＶＤを使用して堆積された半導体基板のコン
タクトの断面を示す透過電子顕微鏡（ＴＥＭ）である。
【図４】高パワープラズマＰＶＤを使用して堆積された基板コンタクトの断
面を示すＴＥＭ写真である。
【図５】本発明の金属被覆プロセスにより形成されたインターコネクション
の側断面図である。
【図６】第１及び第２の堆積ステップのため異なるプラズマ力を使用して２
ステップのＰＶＤのＡｌＣｕプロセスを使用する反射率最適化実験のグラフであ
る。
【図７】第１ステップ及び第２ステップの最適相対厚さを決定するために使
用される実験のグラフである。
【図８】本発明により連続した金属被覆のために構成された集積化されたＣ
ＶＤ／ＰＶＤシステムの概略図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 グオ テッド アメリカ合衆国 カリフォルニア州 94303 パロ アルト タンランド ドラ イヴ 1079エイ (72)発明者 チェン リアン ユー アメリカ合衆国 カリフォルニア州 94404 サン ホセ フェアウェイ エン トランス ドライヴ 1304 (72)発明者 モスリー ロデリック クレイグ アメリカ合衆国 カリフォルニア州 94588 プレザントン デイアヴィラ ア ベニュー 4337 (72)発明者 ベイングラス イスラエル アメリカ合衆国 カリフォルニア州 94087 サニーヴェイル エルソナ コー ト 1330 Ｆターム(参考） 4K029 AA29 BA03 BB02 BD01 CA05 EA01 EA06 KA01 4M104 BB14 DD33 DD43 DD44 DD45 FF18 HH13 5F033 JJ09 JJ18 JJ33 LL02 NN07 PP02 PP09 PP14 PP33 WW02 WW07 XX02

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】基板上にインターコネクションを形成する方法であって、 前記基板上に金属を物理蒸着させ、 前記物理蒸着の間、プラズマ力を変化させる、 ことを含んでいることを特徴とする方法。
  2. 【請求項２】前記物理蒸着ステップを実行する前に、前記基板上に金属湿潤
    層を化学蒸着することをさらに含んでいる請求項１に記載の方法。
  3. 【請求項３】前記プラズマ力を変化させるステップは、前記物理蒸着の間、
    プラズマ力を初期の低パワーから増加させることを含んでいる請求項１に記載の
    方法。
  4. 【請求項４】前記プラズマを変化させるステップは、第１の離散型低プラズ
    マ力と、その後の第２の離散型高プラズマ力とを供給することを含んでいる請求
    項１に記載の方法。
  5. 【請求項５】前記第１の離散型低プラズマ力は約３ｋｗであり、前記第２の
    離散型高プラズマ力は約１０ｋｗである請求項４に記載の方法。
  6. 【請求項６】前記第１の離散型低プラズマ力の間の堆積厚さは前記第２の離
    散型高プラズマ力の堆積厚さ以下である請求項５に記載の方法。
  7. 【請求項７】前記第１の離散型低プラズマ力の間の堆積厚さは約５００Åで
    あり、前記第２の離散型高プラズマ力の堆積厚さは約４５００Åである請求項６
    に記載の方法。
  8. 【請求項８】前記プラズマ力を変化させるステップは、第１の離散型低プラ
    ズマ力、前記第１の離散型低プラズマ力と異なる第２の離散型低プラズマ力、及
    びその後の第３の離散型高プラズマ力を連続して供給することを含んでいる請求
    項１に記載の方法。
  9. 【請求項９】前記第２の離散型低プラズマ力は前記第１の離散型低プラズマ
    力以下である請求項７に記載の方法。
  10. 【請求項１０】前記第１の離散型低プラズマ力と前記第２の離散型低プラズ
    マ力の間に結合した堆積厚さは前記第３の離散型高プラズマ力の堆積厚さ以下で
    ある請求項８に記載の方法。
  11. 【請求項１１】前記第１の離散型低プラズマ力は約３ｋｗであり、前記第２
    の離散型低プラズマ力は約１ｋｗであり、前記第３の離散型高プラズマ力は約１
    ０ｋｗである請求項８に記載の方法。
  12. 【請求項１２】前記第１の離散型低プラズマ力の間の堆積厚さは約５００Å
    であり、前記第２の離散型低プラズマ力の間の堆積厚さは約５００Åであり、前
    記第３の離散型高プラズマ力の間の堆積厚さは約４０００Åである請求項１０に
    記載の方法。
  13. 【請求項１３】基板上にインターコネクションを形成させる方法であって、 前記基板上にライナを化学蒸着し、 前記ライナ上に金属湿潤層を化学蒸着し、 第１のプラズマ力を使用して前記金属湿潤層上に第１の金属層を物理蒸着し、 第２のプラズマ力を使用して前記第１の金属層上に第２の金属層を物理蒸着す
    る、 ことを特徴とする方法。
  14. 【請求項１４】前記第２のプラズマ力は前記第１のプラズマ力以上である請
    求項１２に記載の方法。
  15. 【請求項１５】第３のプラズマ力を使用して前記第２の金属層上に第３の金
    属層を物理蒸着することをさらに含んでいる請求項１２に記載の方法。
  16. 【請求項１６】前記第２のプラズマ力は前記第１のプラズマ力以下であり、
    前記第３のプラズマ力は前記第１のプラズマ力以上である請求項１４に記載の方
    法。
  17. 【請求項１７】基板上に均一なステップ範囲を供給するプロセスであって、 基板上に薄い整合ＣＶＤ金属層を形成し、 前記ＣＶＤ金属層上にＰＶＤ金属層を形成し、 前記ＰＶＤ金属層を形成している間、前記プラズマ力を変化させる、 ことを含んでいることを特徴とするプロセス。
  18. 【請求項１８】ＰＶＤ金属層を形成するステップは、 良好な充填特性を供給するように選択された第１の低プラズマ力を使用して前
    記ＣＶＤ金属層上に第１のＰＶＤ金属層を形成し、 良好な形態及び反射特性を供給するように選択された第２の高プラズマ力を使
    用して前記第１のＰＶＤ金属層上に第２のＰＶＤ金属層を形成する、 ことを含んでいる請求項１６に記載のプロセス。
  19. 【請求項１９】ＰＶＤ金属層を形成する前記ステップは、 良好な充填特性を供給するように選択された第１の低プラズマ力を使用して前
    記ＣＶＤ金属層上に第１のＰＶＤ金属層を形成し、 良好な充填特性を供給するように選択された第２の低プラズマ力を使用して前
    記第１のＰＶＤ金属層上に第２のＰＶＤ金属層を形成し、 良好な形態及び反射特性を供給するように選択された第３の高プラズマ力を使
    用して前記第２のＰＶＤ金属層上に第３のＰＶＤ金属層を形成する、 請求項１６に記載のプロセス。
  20. 【請求項２０】基板上にインターコネクションを形成する装置であって、 ＣＶＤチャンバと、 ＰＶＤチャンバと、 基板搬送ロボットを有し、前記ＣＶＤチャンバ及び前記ＰＶＤチャンバに接続
    される搬送チャンバと、 前記ＰＶＤチャンバに接続される可変プラズマ力供給装置と、 前記可変プラズマ力供給装置に接続され、堆積の間、前記ＰＶＤチャンバに送
    られた前記プラズマ力を変えるコントローラと、 を備えたことを特徴とする装置。
JP2000540571A 1998-01-14 1998-12-07 金属被覆処理及びその装置 Pending JP2002510144A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/007,233 US6169030B1 (en) 1998-01-14 1998-01-14 Metallization process and method
US09/007,233 1998-01-14
PCT/US1998/025881 WO1999036952A1 (en) 1998-01-14 1998-12-07 Metallization process and apparatus

Publications (1)

Publication Number Publication Date
JP2002510144A true JP2002510144A (ja) 2002-04-02

Family

ID=21724982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000540571A Pending JP2002510144A (ja) 1998-01-14 1998-12-07 金属被覆処理及びその装置

Country Status (6)

Country Link
US (1) US6169030B1 (ja)
EP (1) EP1048062A1 (ja)
JP (1) JP2002510144A (ja)
KR (1) KR20010034151A (ja)
TW (1) TW393752B (ja)
WO (1) WO1999036952A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605531B1 (en) * 1997-11-26 2003-08-12 Applied Materials, Inc. Hole-filling technique using CVD aluminum and PVD aluminum integration
US6869870B2 (en) * 1998-12-21 2005-03-22 Megic Corporation High performance system-on-chip discrete components using post passivation process
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US8178435B2 (en) 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6610151B1 (en) * 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US6924226B2 (en) * 1999-10-02 2005-08-02 Uri Cohen Methods for making multiple seed layers for metallic interconnects
US7105434B2 (en) * 1999-10-02 2006-09-12 Uri Cohen Advanced seed layery for metallic interconnects
US6448173B1 (en) * 2000-06-07 2002-09-10 International Business Machines Corporation Aluminum-based metallization exhibiting reduced electromigration and method therefor
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6794282B2 (en) 2002-11-27 2004-09-21 Infineon Technologies Ag Three layer aluminum deposition process for high aspect ratio CL contacts
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
US7355282B2 (en) 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US8384189B2 (en) * 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
US7550055B2 (en) * 2005-05-31 2009-06-23 Applied Materials, Inc. Elastomer bonding of large area sputtering target
TWI320219B (en) * 2005-07-22 2010-02-01 Method for forming a double embossing structure
JP4728153B2 (ja) * 2006-03-20 2011-07-20 富士通セミコンダクター株式会社 半導体装置の製造方法
US20090050471A1 (en) * 2007-08-24 2009-02-26 Spansion Llc Process of forming an electronic device including depositing layers within openings
KR101108643B1 (ko) * 2011-07-29 2012-01-31 (주) 대호아이앤티 패류 양식을 위한 연승수하식 채묘기
US10128188B2 (en) 2016-03-28 2018-11-13 International Business Machines Corporation High aspect ratio contact metallization without seams
US11158788B2 (en) 2018-10-30 2021-10-26 International Business Machines Corporation Atomic layer deposition and physical vapor deposition bilayer for additive patterning
CN113506768B (zh) * 2021-06-22 2024-07-23 华虹半导体(无锡)有限公司 后端结构的形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278252A (ja) 1987-05-08 1988-11-15 Seiko Instr & Electronics Ltd 半導体装置の製造方法
US4994162A (en) 1989-09-29 1991-02-19 Materials Research Corporation Planarization method
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
US5635036A (en) 1990-01-26 1997-06-03 Varian Associates, Inc. Collimated deposition apparatus and method
US5108570A (en) 1990-03-30 1992-04-28 Applied Materials, Inc. Multistep sputtering process for forming aluminum layer over stepped semiconductor wafer
JPH07109030B2 (ja) 1991-02-12 1995-11-22 アプライド マテリアルズ インコーポレイテッド 半導体ウェーハ上にアルミニウム層をスパッタする方法
US5171412A (en) 1991-08-23 1992-12-15 Applied Materials, Inc. Material deposition method for integrated circuit manufacturing
EP0735577A3 (en) * 1994-12-14 1997-04-02 Applied Materials Inc Separation process and facility therefor
US5877087A (en) 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US5981382A (en) * 1998-03-13 1999-11-09 Texas Instruments Incorporated PVD deposition process for CVD aluminum liner processing

Also Published As

Publication number Publication date
EP1048062A1 (en) 2000-11-02
TW393752B (en) 2000-06-11
US6169030B1 (en) 2001-01-02
KR20010034151A (ko) 2001-04-25
WO1999036952A1 (en) 1999-07-22

Similar Documents

Publication Publication Date Title
JP2002510144A (ja) 金属被覆処理及びその装置
KR100440832B1 (ko) 저온집적화된금속화방법및장치
KR100506139B1 (ko) 이중 다마신 금속화 방법
US6334249B2 (en) Cavity-filling method for reducing surface topography and roughness
US6969448B1 (en) Method for forming a metallization structure in an integrated circuit
US6217721B1 (en) Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer
US6924226B2 (en) Methods for making multiple seed layers for metallic interconnects
US8586471B2 (en) Seed layers for metallic interconnects and products
US6518668B2 (en) Multiple seed layers for metallic interconnects
US20060076244A1 (en) Barrier enhancement process for copper interconnects
EP0799903A2 (en) Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
JP2001516146A5 (ja)
US6713407B1 (en) Method of forming a metal nitride layer over exposed copper
JPH09275142A (ja) 半導体の空隙を低温低圧で充填を行う処理方法
US6541371B1 (en) Apparatus and method for depositing superior Ta(N)/copper thin films for barrier and seed applications in semiconductor processing
JPH1070093A (ja) イオン化金属付着層を用いるアルミニウムホール充填
US6689683B2 (en) Method of manufacturing a semiconductor device
KR19990063873A (ko) 집적 회로용 금속 스택의 티타늄과 알루미늄 합금사이의 개선된 인터페이스
US6077782A (en) Method to improve the texture of aluminum metallization
US6716733B2 (en) CVD-PVD deposition process
US20070243708A1 (en) Manufacturing method for an integrated semiconductor contact structure having an improved aluminum fill
US6069072A (en) CVD tin barrier layer for reduced electromigration of aluminum plugs
US6268284B1 (en) In situ titanium aluminide deposit in high aspect ratio features
US20040094838A1 (en) Method for forming metal wiring layer of semiconductor device
US6605531B1 (en) Hole-filling technique using CVD aluminum and PVD aluminum integration

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091015

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100311