[go: up one dir, main page]

JP2003046230A - Structure and mounting method using this structure - Google Patents

Structure and mounting method using this structure

Info

Publication number
JP2003046230A
JP2003046230A JP2001235353A JP2001235353A JP2003046230A JP 2003046230 A JP2003046230 A JP 2003046230A JP 2001235353 A JP2001235353 A JP 2001235353A JP 2001235353 A JP2001235353 A JP 2001235353A JP 2003046230 A JP2003046230 A JP 2003046230A
Authority
JP
Japan
Prior art keywords
solder
mounting method
spacer
metal
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001235353A
Other languages
Japanese (ja)
Other versions
JP2003046230A5 (en
Inventor
Satoshi Ohama
聡 大浜
Kiyohito Endou
貴代仁 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Optech Co Ltd
Original Assignee
Seiko Instruments Inc
Optech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc, Optech Co Ltd filed Critical Seiko Instruments Inc
Priority to JP2001235353A priority Critical patent/JP2003046230A/en
Publication of JP2003046230A publication Critical patent/JP2003046230A/en
Publication of JP2003046230A5 publication Critical patent/JP2003046230A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 BGAパッケージの多ピンに対応した高密度
のエリア実装の半田接合性を確保する構造体を提供する
こと。 【解決手段】 構造体5は、基材1と該基材1に貫通
されたホールをグリットアレー形状に配置された貫通孔
2を有する。BGAパッケージ6に形成されているソル
ダーバンプ8とプリント回路基板11に配線されたラン
ド10とを半田接合させる実装プロセスとしては、マス
クをプリント回路基板11上に装着し、該マスクの上か
ら半田ペーストを塗り込ませることにより、前記マスク
板に開けた穴の開口部よりプリント回路基板11に配線
されたランド上に半田ペーストが印刷される。半田ペー
ストが印刷された該ランド10の位置と、貫通孔2の位
置とが合わさった状態にてプリント配線基板に貼り合せ
る。貫通孔2の位置と、BGAパッケージ6に形成され
ている各ソルダーバンプの位置とが合わさった状態に
て、BGAパッケージを搭載する。
(57) [Problem] To provide a structure that ensures high-density area mounting solder jointability corresponding to multiple pins of a BGA package. SOLUTION: A structure 5 has a base member 1 and a through hole 2 in which holes penetrated through the base member 1 are arranged in a grid array shape. As a mounting process for soldering the solder bumps 8 formed on the BGA package 6 and the lands 10 wired on the printed circuit board 11, a mask is mounted on the printed circuit board 11, and solder paste is applied from above the mask. Is applied, the solder paste is printed on the lands wired to the printed circuit board 11 from the openings of the holes formed in the mask plate. The solder paste is attached to the printed wiring board in a state where the position of the land 10 on which the solder paste is printed and the position of the through hole 2 match. The BGA package is mounted with the position of the through hole 2 and the position of each solder bump formed on the BGA package 6 aligned.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、高密度かつ小型化
が要求される半導体パッケージングの業界から、高性能
かつ高機能化及び小型携帯化が急速に進んでいる携帯電
話、ビデオカメラ等のモバイル電子機器業界や、前記電
子機器からの要求によりさらなる高密度で軽薄短小なエ
リア実装技術及びエリア実装装置など広範なニーズに対
応可能な構造体及びその構造体を用いた実装方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mobile phone, a video camera, etc., which are rapidly becoming higher in performance, higher in function and smaller in size, from the semiconductor packaging industry which requires high density and small size. The present invention relates to a structure capable of meeting a wide range of needs such as a high density, light, thin, short, and small area mounting technology and an area mounting apparatus in accordance with the mobile electronic device industry and the demands of the electronic devices, and a mounting method using the structure.

【0002】[0002]

【従来の技術】図6にて、従来のエリア実装方式の一種
であるリフロー実装について説明する。図6(a)のよ
うに、プリント回路基板101上に半導体パッケージの
一種であるBGAパッケージ106(BallGrid
Array)のソルダーバンプ105に対応したランド
102が形成されている。BGAパッケージ106のソ
ルダーバンプ105とプリント回路基板101上のラン
ド102とを、半田接合させるエリア実装としては、初
めにランド102の上部にスクリーン印刷式を用いて、
マスクの開口部から半田ペースト103が印刷される。
2. Description of the Related Art Reflow mounting, which is a type of conventional area mounting method, will be described with reference to FIG. As shown in FIG. 6A, a BGA package 106 (Ball Grid), which is a kind of semiconductor package, is provided on the printed circuit board 101.
The land 102 corresponding to the solder bump 105 of the array is formed. For area mounting in which the solder bumps 105 of the BGA package 106 and the lands 102 on the printed circuit board 101 are solder-bonded, first, a screen printing method is used above the lands 102.
The solder paste 103 is printed from the opening of the mask.

【0003】この時、半田ペースト103の印刷量はマ
スクの開口部形状及びマスク厚さ及び半田ペースト10
3を印刷するスキージ速度の管理などで対応している
が、安定且つ定量的に半田ペースト103の印刷量を保
つまでには至っていない。その為、半田ペースト103
の印刷状態は、次工程での半田接合不良の発生率に起因
している為半田ペースト103を印刷した後、装置等を
用いて半田ペースト103の印刷状態を外観的に検査し
ている。上記の外観検査は、BGAパッケージ106が
プリント回路基板101に実装された時、半田接合部分
がBGAパッケージ101の裏側に隠れてしまうため、
半田接合の不良を発見することが困難になる為である。
At this time, the printing amount of the solder paste 103 is the opening shape of the mask, the mask thickness, and the solder paste 10.
Although the squeegee speed for printing No. 3 is managed, the amount of printed solder paste 103 cannot be stably and quantitatively maintained. Therefore, the solder paste 103
Since the printed state is due to the occurrence rate of defective solder joints in the next step, after the solder paste 103 is printed, the printed state of the solder paste 103 is visually inspected using an apparatus or the like. In the above visual inspection, when the BGA package 106 is mounted on the printed circuit board 101, the solder joint portion is hidden behind the BGA package 101.
This is because it becomes difficult to find a defective solder joint.

【0004】図7(a)は、半田ペースト103の印刷
量にバラツキが発生した時の半田接合不良の第1の状態
図である。半田ペースト103がランド102上に印刷
された形状が高さ方向にて十分でなく、且つ、半田ペー
スト103印刷量が足りないために半田接合が不十分に
なり、導通不良が発生する。これは、プリント回路基板
101上のランド102形状を小さくすると同時にマス
クの開口寸法を小さくする為、印刷形状が円錐形状とな
りランド102に対する印刷面積は良品と同程度であっ
ても半田ペースト103印刷量が不十分になることから
ソルダーバンプ105とランド102間が導通不良にな
る。
FIG. 7A is a first state diagram of a solder joint failure when the print amount of the solder paste 103 varies. The shape in which the solder paste 103 is printed on the land 102 is not sufficient in the height direction, and since the printing amount of the solder paste 103 is insufficient, solder joint becomes insufficient and conduction failure occurs. This is because the size of the land 102 on the printed circuit board 101 is made small and the opening size of the mask is made small at the same time, so that the printed shape becomes a conical shape and the printing area on the land 102 is the same as that of a good product. Is insufficient, the conduction between the solder bump 105 and the land 102 becomes poor.

【0005】上記の導通不良は、全ランド102の印刷
状態の中で、ある一部のランド102だけに発生するた
め検出が困難である。さらに半田接合が不十分な状態に
て、プリント回路基板101に何らかの外的衝撃が加わ
った時に、半田接合部分が破断して二次的な導通不良を
発生させる。
The above-mentioned conduction failure is difficult to detect because it occurs only in a part of the lands 102 in the printing state of all the lands 102. Furthermore, when some external shock is applied to the printed circuit board 101 in a state where the solder joint is insufficient, the solder joint portion is broken to cause a secondary conduction defect.

【0006】図7(b)は、半田ペースト103の印刷
量にバラツキが発生した時の半田接合不良の第2の状態
図である。ランド102の面積に対して、半田ペースト
103を多めに印刷したために、ランド102から半田
ペースト103がはみ出した状態になり、隣接するラン
ド102間にてショートし導通不良になる。量産作業で
は、半田ペースト103印刷量が安定しない要因として
使用されているマスクとスキージの繰り返し作業による
接触部での磨耗現象によるものである。よって、マスク
開口形状及びスキージ形状が変形し、印圧が変化する事
で半田ペースト103印刷量が安定しなくなる。
FIG. 7B is a second state diagram of the solder joint failure when the printing amount of the solder paste 103 varies. Since a large amount of the solder paste 103 is printed on the area of the land 102, the solder paste 103 is in a state of protruding from the land 102, and a short circuit occurs between the adjacent lands 102, resulting in poor conduction. In mass production work, this is due to the phenomenon of wear at the contact portion due to repeated work of the mask and squeegee, which is used as a factor that the printed amount of the solder paste 103 becomes unstable. Therefore, the mask opening shape and the squeegee shape are deformed, and the printing pressure is changed, so that the printing amount of the solder paste 103 becomes unstable.

【0007】さらに半田ペースト103印刷量が安定し
ない要因として、半田ペースト103の印刷工程を繰り
返し実施していくと、マスク開口部に半田ペースト10
3が付着、残存し、やがて固着してしまう為である。よ
って、マスク開口部とランドとの密着性が損なわれて半
田ペースト103印刷量が安定しない。上記の要因は、
微細なランド102への半田ペースト103印刷である
ほど発生する。よって、微細なランド102の半田ペー
スト103印刷にはスキージ速度の管理及びマスク開口
部からの半田ペースト103の抜け性を確保する必要が
ある。
Further, as a factor that the printed amount of the solder paste 103 becomes unstable, when the printing process of the solder paste 103 is repeatedly performed, the solder paste 10 is applied to the mask opening.
This is because 3 adheres and remains, and eventually adheres. Therefore, the adhesion between the mask opening and the land is impaired, and the printed amount of the solder paste 103 is not stable. The above factors are
This occurs as the solder paste 103 is printed on the fine land 102. Therefore, for printing the solder paste 103 on the fine land 102, it is necessary to control the squeegee speed and ensure the detachability of the solder paste 103 from the mask opening.

【0008】図7(c)は、半田ペースト103の印刷
量にバラツキが発生した時の半田接合不良の第3の状態
図である。BGAパッケージ106の接合端子のピッチ
が従来の0.8m mから0.5mm、0.3mm、さらに
それ以下にファイン化されると半田ペースト103の印
刷量を確保するために、半田粒子も同様に小径に推移せ
ざる追えない。これは、微細なマスク開口部に対して半
田ペースト103の抜け性を確保し、安定的に半田ペー
スト103量を印刷するためである。
FIG. 7C is a third state diagram of the solder joint failure when the printing amount of the solder paste 103 varies. When the pitch of the joining terminals of the BGA package 106 is made finer than the conventional 0.8 mm to 0.5 mm, 0.3 mm, and further finer, in order to secure the printing amount of the solder paste 103, the solder particles are similarly formed. It cannot be traced without changing to a smaller diameter. This is to ensure that the solder paste 103 can be removed from the fine mask openings and stably print the amount of the solder paste 103.

【0009】尚、半田ペースト103の抜け性は、マス
ク開口部の面積に対して半田粒子が最低5粒子並ぶ位を
目安としている。半田粒度を小さくすることは、半田粒
子の充填密度が上がり総粒子の表面積は、大きくなるた
め粒子一個当りのフラックス量は減少する事となる。よ
って、半田粒子及びフラックスの酸化は従来より速くな
る。
The dropout property of the solder paste 103 is set so that the solder particles are aligned at least 5 particles with respect to the area of the mask opening. When the solder particle size is reduced, the packing density of the solder particles increases and the surface area of the total particles increases, so that the amount of flux per particle decreases. Therefore, the oxidation of the solder particles and the flux becomes faster than before.

【0010】上記の酸化された半田粒子と被酸化半田粒
子とが混在した状態にて半田接合を実施した場合、半田
粒子個々の溶融温度にバラツキが発生し、フィレット形
成が出来なかった半田粒子がソルダーボール108とし
て発生する。この固着していないソルダーボール108
がプリント回路基板101のランド102周辺に発生す
ることにより、隣接するランド102間にてショートさ
れ導通不良となる。
When solder bonding is performed in a state where the oxidized solder particles and the solder particles to be oxidized are mixed, the melting temperature of each solder particle varies, and the solder particles that cannot form the fillet are generated. It is generated as a solder ball 108. This non-stick solder ball 108
Occurs around the land 102 of the printed circuit board 101, causing a short circuit between the adjacent lands 102, resulting in poor conduction.

【0011】図6(b)のように、BGAパッケージ1
06のグリットアレイ形状に配列された端子104上に
ソルダーバンプ105が形成されている。上記のソルダ
ーバンプ105と半田ペースト103を印刷したプリン
ト回路基板101のランド102とを位置合わせしなが
ら載せる。尚、BGAパッケージの端子104径とプリ
ント回路基板101のランド102径の関係は、1対1
にて対応するのが通常となっている。
As shown in FIG. 6B, the BGA package 1
The solder bumps 105 are formed on the terminals 104 arranged in a grid array shape of No. 06. The solder bumps 105 and the lands 102 of the printed circuit board 101 on which the solder paste 103 is printed are placed while aligning them. The relationship between the diameter of the terminal 104 of the BGA package and the diameter of the land 102 of the printed circuit board 101 is 1: 1.
It is usual to correspond in.

【0012】図8(a)は、ソルダーバンプ105とラ
ンド102の搭載のバラツキによる半田接合不良の第1
の状態図である。これは、BGAパッケージ106を搭
載した時に、BGAパッケージの端子104であるソル
ダーバンプ105が所定のランド102と位置がずれ
て、搭載された場合を示す。この時、ソルダーバンプ1
05とランド102の位置ズレによって、隣接するラン
ド102間にてショートされ導通不良となる。
FIG. 8A shows the first solder joint failure due to variations in mounting of the solder bump 105 and the land 102.
FIG. This shows a case where the solder bump 105, which is the terminal 104 of the BGA package, is displaced from the predetermined land 102 when the BGA package 106 is mounted, and the solder bump 105 is mounted. At this time, solder bump 1
Due to the positional deviation between 05 and the land 102, a short circuit occurs between the adjacent lands 102, resulting in poor conduction.

【0013】図8(b)は、ソルダーバンプ105とラ
ンド102の搭載のバラツキによる半田接合不良の第2
の状態図である。これは、ランド102上の半田ペース
ト103量が多い場合、BGAパッケージ106を搭載
した時の衝撃力にて塗布されていた半田ペースト103
が飛び散ることによりソルダーボール108が発生す
る。この原因によって、隣接するランド102間にてシ
ョートされ導通不良となる。
FIG. 8B shows the second solder joint failure due to variations in mounting of the solder bump 105 and the land 102.
FIG. This is because when the amount of the solder paste 103 on the land 102 is large, the solder paste 103 applied by the impact force when the BGA package 106 is mounted.
Are scattered to generate solder balls 108. Due to this cause, short-circuiting occurs between the adjacent lands 102, resulting in poor conduction.

【0014】次に図6(c)のように、ソルダーバンプ
105とプリント回路基板101のランド102とが接
触された状態にて、リフロー装置に流動される。リフロ
ー装置内にて、ソルダーバンプ105とランド102上
の半田ペースト103とが溶融化され半田接合される。
通常のリフロー半田接合方式としては、まずリフロー装
置を一定温度まで上昇させる。さらに、プリヒート工程
にてプリント回路基板101及びBGAパッケージ10
6の表面温度を均一化させる。上記のプリヒートの加熱
時間を必要以上に実施した場合は、図8(b)のような
ソルダーボール108が発生する。また、プリヒートの
温度を急激に上昇させた場合も同様にソルダーボール1
08等の実装不良が発生する。
Next, as shown in FIG. 6 (c), the solder bumps 105 and the lands 102 of the printed circuit board 101 are in contact with each other and flowed to the reflow device. In the reflow apparatus, the solder bump 105 and the solder paste 103 on the land 102 are melted and soldered.
In a normal reflow solder bonding method, first, the reflow device is heated to a constant temperature. Further, the printed circuit board 101 and the BGA package 10 are preheated.
The surface temperature of 6 is made uniform. When the heating time of the preheat is performed more than necessary, the solder balls 108 as shown in FIG. 8B are generated. Also, when the preheat temperature is rapidly increased, the solder ball 1
A mounting defect such as 08 occurs.

【0015】その後、半田溶融温度まで加熱させ、半田
が溶融化する。その際、ソルダーバンプ105及び半田
ペースト103が溶融化した状態にて、半田自身の表面
張力がセルフアライメント効果を発生させ所定のランド
102へ半田接合することができる。BGAパッケージ
106の表面温度とソルダーバンプ105の温度は、B
GAパッケージ106のサイズによって温度差が生じる
ため、BGAパッケージ106のサイズ違いを混載実装
する場合には、各BGAパッケージ106の耐熱温度範
囲内で十分な半田接合性が得られるような半田接合条件
を設定する必要がある。 また、近年、鉛レス半田が採
用され、その半田組成は単一金属がその成分の90%を
占めており、従来のSn-Pb半田よりも半田流動性が劣っ
ており、前記セルフアライメント効果が低下する。さら
にまた、鉛レス半田は、従来の半田温度では溶融接合で
きない高温域での接合条件となる為BGAパッケージ1
06の端子及び他電子部品等の耐熱性が問題となる。そ
の為、鉛レス半田の溶融温度と部品耐熱温度の範囲内に
て半田接合性を確保する必要がある。
After that, the solder is melted by heating it up to the solder melting temperature. At that time, in a state where the solder bump 105 and the solder paste 103 are melted, the surface tension of the solder itself generates a self-alignment effect, and the solder can be bonded to a predetermined land 102. The surface temperature of the BGA package 106 and the temperature of the solder bump 105 are B
Since a temperature difference occurs depending on the size of the GA package 106, when mounting different sizes of the BGA package 106 in a mixed mounting manner, the solder bonding conditions should be such that sufficient solder bondability is obtained within the heat resistant temperature range of each BGA package 106. Must be set. Further, in recent years, lead-free solder has been adopted, and in the solder composition, a single metal occupies 90% of the component, and the solder fluidity is inferior to the conventional Sn-Pb solder, and the self-alignment effect is descend. Furthermore, since the lead-less solder has a joining condition in a high temperature range where the conventional soldering temperature cannot perform the fusion joining, the BGA package 1
The heat resistance of the terminal of No. 06 and other electronic parts becomes a problem. Therefore, it is necessary to secure the solder bondability within the range of the melting temperature of the leadless solder and the heat resistant temperature of the component.

【0016】次に図6(d)のように、BGAパッケー
ジ106とプリント回路基板101との隙間に、アンダ
ーフィル材107と称される樹脂材を流し込む。上記の
アンダーフィル材107を塗布することにより、外部か
らの応力等が半田接合部に加わった場合に半田接合部の
不良を発生させないための応力緩和及び保護を目的とす
る。その後、流し込まれたアンダーフィル材107は、
熱硬化型の樹脂を使用するのが一般的であり、その熱硬
化に適した加熱条件にて処理させることにより、樹脂が
硬化される。
Next, as shown in FIG. 6D, a resin material called an underfill material 107 is poured into the gap between the BGA package 106 and the printed circuit board 101. By applying the above-mentioned underfill material 107, the purpose is to alleviate stress and protect the solder joint portion from causing defects when external stress or the like is applied to the solder joint portion. After that, the poured underfill material 107 is
A thermosetting resin is generally used, and the resin is cured by treating it under heating conditions suitable for the thermosetting.

【0017】今後のBGAパッケージ106は、小面積
且つ要求仕様を満足させるための入出力端子の多ピン化
及びそれに対応した端子のファインピッチ化の方向に進
んでいる。上記のBGAパッケージ106の要求に対
し、エリア実装専用のリフロー装置が必要となってく
る。
The BGA package 106 in the future is in the direction of increasing the number of pins of input / output terminals to meet the required specifications with a small area and finer pitch of terminals corresponding thereto. In response to the above request of the BGA package 106, a reflow device dedicated to area mounting becomes necessary.

【0018】[0018]

【発明が解決しようとする課題】従来のBGAパッケー
ジによるエリア実装においては、下記の課題があった。 (1)半田ペーストの印刷精度のバラツキが、半田接合
性に影響し実装不良となる。 (2)半田ペースト印刷工程を量産した時に、マスク開
口部に半田ペーストが固着していくため、ランドとマス
ク開口部との密着性が損なわれる。 (3)半田粒子を小さくすることにより酸化する速度が
速くなる。この酸化の影響により、ソルダーボールが発
生する。 (4)鉛レス半田の採用により、限られた温度範囲内に
て半田接合性を確保する必要がある。
The area mounting by the conventional BGA package has the following problems. (1) Variations in the printing accuracy of the solder paste affect the solder bondability, resulting in mounting failure. (2) When the solder paste printing process is mass-produced, the solder paste adheres to the mask opening, so that the adhesion between the land and the mask opening is impaired. (3) By reducing the size of the solder particles, the speed of oxidation increases. Solder balls are generated under the influence of this oxidation. (4) It is necessary to secure solder bondability within a limited temperature range by adopting leadless solder.

【0019】そこで、本発明は下記を目標とする。 (1)BGAパッケージの多ピンに対応した高密度のエ
リア実装の半田接合性を確保する。 (2)半田ペーストの印刷精度に影響さらずに、半田接
合性を確保する。 (3)半田粒子の酸化が発生しにくいプロセスにて、半
田接合性を確保する。 (4)半田接合部を封止することにより、外部応力等に
よる半田不具合を緩和及び保護させる。
Therefore, the present invention aims at the following. (1) To secure solder bondability of high-density area mounting corresponding to multiple pins of BGA package. (2) The solder bondability is ensured without affecting the printing accuracy of the solder paste. (3) Solder bondability is ensured in a process in which oxidation of solder particles is less likely to occur. (4) By sealing the solder joint portion, solder defects due to external stress or the like are alleviated and protected.

【0020】[0020]

【課題を解決するための手段】上記課題を解決するため
に、この発明の構造体の第1の構成として、基材と該基
材に貫通されたホールをグリットアレー形状に配置され
た貫通孔にて構成されたスペーサーを有する構成とし
た。
In order to solve the above problems, as a first structure of the structure of the present invention, a through hole having a base material and holes penetrating the base material arranged in a grit array shape. The spacer is configured to have.

【0021】この発明の構造体の第2の構成として、前
記第1の構成の構造体の前記貫通孔が、半導体チップの
パッケージであるBallGridArray(以下B
GAパッケージ)のソルダーバンプの配列に対応したグ
リットアレー形状の配列になっている構成した。
As a second structure of the structure of the present invention, the through-hole of the structure of the first structure is a ball grid array (hereinafter referred to as B
(GA package) is arranged in a grid array shape corresponding to the arrangement of the solder bumps.

【0022】この発明の構造体の第3の構成として、第
1(b)の構成の構造体の前記貫通孔が、BGAパッケ
ージのソルダーバンプの球径に対応して、ホールの開口
率を変える構成とした。この発明の構造体の第4の構成
として、前記構成の構造体の前記貫通孔の該ホール内輪
部に、少なくとも一部分に金属が塗布されている構成と
した。この発明の構造体の第5の構成として、前記構成
の構造体の前記貫通孔の該ホール内輪部に、薄膜形状に
て金属が塗布されている構成とした。
As a third structure of the structure of the present invention, the through hole of the structure of the first (b) structure changes the aperture ratio of the hole in accordance with the spherical diameter of the solder bump of the BGA package. It was configured. As a fourth structure of the structure of the present invention, a metal is applied to at least a part of the inner hole portion of the through hole of the structure having the above structure. As a fifth structure of the structure of the present invention, a metal is applied in a thin film shape to the inner ring portion of the through hole of the structure having the above structure.

【0023】この発明の構造体の第6の構成として、前
記構成の構造体の前記貫通孔の該ホール内輪部に、少な
くとも一部分に金属が塗布され、さらに前記金属上に半
田フラックスを塗布している構成とした。この発明の構
造体の第7の構成として、前記構成の構造体の前記貫通
孔の該ホール内輪部に、薄膜形状にて金属が塗布され、
さらに前記金属上に半田フラックスを塗布している構成
とした。この発明の構造体の第8の構成として、前記構
成の構造体の前記金属が、前記BGAパッケージの耐熱
温度より低く溶融させる構成とした。この発明の構造体
の第9の構成として、前記構成の構造体の前記金属が、
金属有機化合物を使用して構成した。この発明の構造体
の第10の構成として、前記構成の構造体の前記基材
が、方向性の意味を持ったアライメントマークを形成す
る構成とした。
As a sixth structure of the structure of the present invention, at least a part of a metal is applied to the hole inner ring portion of the through hole of the structure of the above structure, and a solder flux is applied on the metal. It has a structure. As a seventh structure of the structure of the present invention, a metal is applied in a thin film shape to the inner ring portion of the through hole of the structure having the structure,
Further, a solder flux is applied on the metal. As an eighth structure of the structure of the present invention, the metal of the structure having the structure is melted below the heat resistant temperature of the BGA package. As a ninth structure of the structure of the present invention, the metal of the structure of the structure is
It was constructed using a metal organic compound. As a tenth structure of the structure of the present invention, the base material of the structure having the above structure forms an alignment mark having directional meaning.

【0024】この発明は、前記構成の構造体を用いた実
装方法の第1工程として、少なくとも、BGAパッケー
ジのソルダーバンプとプリント回路基板に配線されたラ
ンドとを半田接合させるために、前記ランド上にスクリ
ーン印刷法を用いて半田ペーストを印刷する手段を実施
する工程とした。
According to the present invention, as the first step of the mounting method using the structure having the above-mentioned structure, at least the solder bumps of the BGA package and the lands wired on the printed circuit board are solder-bonded to each other. Then, a step of implementing a means for printing the solder paste by using the screen printing method was adopted.

【0025】この発明は、前記構成の構造体を用いた実
装方法の第2工程として、前記第1工程から更に、スペ
ーサーに形成された貫通孔とプリント回路基板に配線さ
れたランドとを位置合わをしながら貼り合せる手段を実
施する工程とした。この発明は、前記構成の構造体を用
いた実装方法の第3工程として、前記第2工程から更
に、BGAパッケージのソルダーバンプをスペーサーに
形成された貫通孔の位置に合わせて貼り合せる手段を実
施する工程とした。
According to the present invention, as the second step of the mounting method using the structure having the above-mentioned structure, the through hole formed in the spacer and the land wired on the printed circuit board are further aligned from the first step. This is a step of performing a means for bonding while performing. As a third step of a mounting method using the structure having the above-described structure, the present invention further implements a means for bonding the solder bumps of the BGA package to the positions of the through holes formed in the spacer, from the second step. It was a process to do.

【0026】この発明は、前記構成の構造体を用いた実
装方法の第4工程として、前記第3工程から更に、ソル
ダーバンプ部分を貫通孔の内輪に挿入させる手段を実施
する工程とした。この発明は、前記構成の構造体を用い
た実装方法の第5工程として、前記第4工程から更に、
ソルダーバンプが溶融する熱源を供給させる手段を実施
する工程とした。この発明は、前記構成の構造体を用い
た実装方法の第6工程として、前記第5工程から更に、
ソルダーバンプと半田ペーストが溶融一体化し、半田接
合される手段を実施する工程とする。この発明は、前記
構成の構造体を用いた実装方法の第7工程として、前記
第6工程から更に、スペーサーが溶融する熱源を供給さ
せる手段を実施する工程とした。
According to the present invention, as the fourth step of the mounting method using the structure having the above-mentioned structure, a step of inserting the solder bump portion into the inner ring of the through hole is further carried out from the third step. The present invention further comprises, from the fourth step, a fifth step of the mounting method using the structure having the above-described structure.
This is a step of implementing a means for supplying a heat source that melts the solder bumps. The present invention further comprises, from the fifth step, a sixth step of the mounting method using the structure having the above-mentioned structure.
This is a step of implementing a means for melting and integrating the solder bumps and the solder paste and performing solder joining. According to the present invention, as the seventh step of the mounting method using the structure having the above-described structure, a step of further supplying a heat source for melting the spacer from the sixth step is adopted.

【0027】この発明は、前記構成の構造体を用いた実
装方法の第8工程として、前記第7工程から更に、スペ
ーサーが溶融化後に熱硬化する手段を実施する工程とす
る。
According to the present invention, as an eighth step of the mounting method using the structure having the above-mentioned structure, a step of further thermally hardening the spacer after the melting is carried out from the seventh step.

【0028】この発明は、前記構成の構造体を用いた実
装方法の第9工程として、前記第6工程から更に、BG
Aパッケージとプリント回路基板との隙間にアンダーフ
ィル材を塗布する手段を実施する工程とした。この発明
は、前記構成の構造体を用いた実装方法の第10工程と
して、前記第9工程から更に、アンダーフィル材を熱硬
化させる手段を実施する工程とした。
According to the present invention, as a ninth step of the mounting method using the structure having the above structure, the BG is further added from the sixth step.
This is a step of performing a means for applying an underfill material in the gap between the A package and the printed circuit board. According to the present invention, as a tenth step of the mounting method using the structure having the above-described structure, a step of thermally curing the underfill material is further carried out from the ninth step.

【0029】この発明は、前記構成の構造体を用いた実
装方法の第1工程として、少なくとも、BGAパッケー
ジのソルダーバンプとプリント回路基板に配線されたラ
ンドとを半田接合させるために、前記ランド上にスクリ
ーン印刷法を用いて半田ペーストを印刷する手段を実施
する工程とした。この発明は、前記構成の構造体を用い
た実装方法の第2工程として、前記第1工程から更に、
スペーサーに形成された貫通孔の内輪に形成されている
金属とプリント回路基板に配線されたランドとを位置合
わをしながら貼り合せる手段を実施する工程とした。こ
の発明は、前記構成の構造体を用いた実装方法の第3工
程として、前記第2工程から更に、BGAパッケージの
ソルダーバンプとスペーサーの貫通孔の内輪に形成され
ている金属部分を位置を合わせて接触させる手段を実施
する工程とした。この発明は、前記構成の構造体を用い
た実装方法の第4工程として、前記第3工程から更に、
ソルダーバンプが溶融する熱源を供給させる手段を実施
する工程とした。
According to the present invention, as the first step of the mounting method using the structure having the above structure, at least the solder bumps of the BGA package and the lands wired on the printed circuit board are solder-bonded to each other. Then, a step of implementing a means for printing the solder paste by using the screen printing method was adopted. The present invention further comprises, from the first step, a second step of a mounting method using the structure having the above-mentioned structure,
The step is to carry out a means for bonding the metal formed on the inner ring of the through hole formed in the spacer and the land wired on the printed circuit board while aligning them. As a third step of the mounting method using the structure having the above structure, the present invention further aligns the metal parts formed in the inner ring of the through holes of the spacer with the solder bumps of the BGA package as the second step. The step of carrying out the means for contacting is made. The present invention further comprises, as a fourth step of a mounting method using the structure having the above-mentioned structure, from the third step,
This is a step of implementing a means for supplying a heat source that melts the solder bumps.

【0030】この発明は、前記構成の構造体を用いた実
装方法の第5工程として、前記第4工程から更に、ソル
ダーバンプと金属が溶融一体化し、半田接合される手段
を実施する工程とする。
According to the present invention, as a fifth step of the mounting method using the structure having the above-mentioned structure, a step of carrying out a means for melting and integrating the solder bump and the metal and solder-joining is further implemented from the fourth step. .

【0031】この発明は、前記4〜7の構成の構造体を
用いた実装方法の第6工程として、前記第5工程から更
に、ソルダーバンプに溶融一体化した金属とランド上の
半田ペーストが半田接合される手段を実施する工程とす
る。この発明は、前記構成の構造体を用いた実装方法の
第7工程として、前記第6工程から更に、スペーサーが
溶融する熱源を供給させる手段を実施する工程とした。
この発明は、前記構成の構造体を用いた実装方法の第8
工程として、前記第7工程から更に、スペーサーが溶融
化後に熱硬化する手段を実施する工程とする。この発明
は、前記構成の構造体を用いた実装方法の第9工程とし
て、前記第6工程から更に、BGAパッケージとプリン
ト回路基板との隙間にアンダーフィル材を塗布する手段
を実施する工程とした。この発明は、前記構成の構造体
を用いた実装方法の第10工程として、前記第9工程か
ら更に、アンダーフィル材を熱硬化させる手段を実施す
る工程とした。
According to the present invention, as the sixth step of the mounting method using the structure having the above-mentioned constitutions 4 to 7, the metal melt-integrated with the solder bump and the solder paste on the land are soldered from the fifth step. This is a step of implementing the means to be joined. According to the present invention, as the seventh step of the mounting method using the structure having the above-described structure, a step of further supplying a heat source for melting the spacer from the sixth step is adopted.
The present invention provides an eighth mounting method using the structure having the above structure.
As a step, the step of performing heat curing after the spacer is melted is further performed from the seventh step. According to the present invention, as a ninth step of the mounting method using the structure having the above-described structure, a step of applying an underfill material to a gap between the BGA package and the printed circuit board is further carried out from the sixth step. . According to the present invention, as a tenth step of the mounting method using the structure having the above-described structure, a step of thermally curing the underfill material is further carried out from the ninth step.

【0032】さらに、本発明の構造体は、貫通孔を有
し、前記貫通孔の開口部を有する面の少なくとも1つの
面を電子部品と接触させる発明である。この貫通孔の開
口部の有する面を電子部品に接触させることで、電子部
品を安定に固定することができる。また、貫通孔を通し
て電子機器の半田付けを容易にすることもできる。
Further, the structure of the present invention has a through hole, and at least one of the surfaces having the opening of the through hole is brought into contact with an electronic component. The electronic component can be stably fixed by bringing the surface of the opening of the through hole into contact with the electronic component. Also, it is possible to facilitate the soldering of the electronic device through the through hole.

【0033】[0033]

【作用】上記のような第1構成の構造体に於いては、基
材と該基材に貫通されたホールをグリットアレー形状に
配置された貫通孔にて構成されたスペーサーである。上
記スペーサーを使用して、BGAパッケージに形成され
ているソルダーバンプとプリント回路基板に配線された
ランドとを半田接合させる実装プロセスとしては、マス
クをプリント回路基板上に装着し、該マスクの上から半
田ペーストを塗り込ませることにより、前記マスク板に
開けた穴の開口部よりプリント回路基板に配線されたラ
ンド上に半田ペーストが印刷される。
In the structure having the first structure as described above, the spacer is composed of the base material and the through holes arranged in the grit array shape in the holes penetrating the base material. As a mounting process for solder-bonding the solder bumps formed on the BGA package to the lands wired on the printed circuit board using the spacer, a mask is mounted on the printed circuit board, and the mask is mounted on the mask. By applying the solder paste, the solder paste is printed on the lands wired on the printed circuit board through the openings of the holes formed in the mask plate.

【0034】次に、半田ペーストが印刷された該ランド
の位置と、本発明であるスペーサーに設けられた貫通孔
の位置とが合わさった状態にて本発明品のスペーサーを
プリント配線基板に貼り合せる。さらに、前記貫通孔の
位置と、BGAパッケージに形成されている各ソルダー
バンプの位置とが合わさった状態にて前記スペーサー上
にBGAパッケージを搭載する。前記BGAパッケージの
上部より加圧することにより、該ソルダーバンプが該ス
ペーサーの貫通孔内輪に挿入された図2(b)のような
状態になる。
Next, the spacer of the present invention is attached to the printed wiring board in a state where the position of the land printed with the solder paste and the position of the through hole provided in the spacer of the present invention are aligned. . Further, the BGA package is mounted on the spacer in a state where the positions of the through holes and the positions of the solder bumps formed on the BGA package are aligned. By applying pressure from above the BGA package, the solder bumps are inserted into the through-hole inner ring of the spacer, as shown in FIG. 2B.

【0035】本発明のスペーサーは、微細形状の貫通孔
が個々のランドに分断させる枠組みの役割を果たす。要
するに、ランド上の半田ペーストが個々に隔離され、該
スペーサーの上にBGAパッケージ端子のソルダーバン
プを存在させることで半田接合の為の閉ざされた空間を
形態を確立できる。
The spacer of the present invention serves as a framework for dividing the fine-shaped through hole into individual lands. In short, the solder paste on the lands is individually isolated and the solder bumps of the BGA package terminals are present on the spacers, so that a closed space for solder bonding can be established.

【0036】次に、上記の貼り合わさった状態にてリフ
ロー装置内に流動し、プリヒートによりBGAパッケー
ジ及びプリント回路基板を加熱させる。この時、BGA
パッケージに形成されている端子を介してソルダーバン
プも加熱され、尚且つプリント回路基板のランドを介し
て半田ペーストも加熱される。リフロー装置の温度設定
をソルダーバンプが溶融する温度まで上昇させる。溶融
温度にて加熱されたソルダーバンプは溶融化され、前記
スペーサーの貫通孔の内部にてランド上の半田ペースト
と接触し、溶融一体化される。本発明のスペーサーの貫
通孔の範囲内にて半田接合されるため、隣接しているラ
ンドから隔離でき、確実な半田接合を実施することが出
来る。
Next, the BGA package and the printed circuit board are heated by preheating by flowing in the reflow apparatus in the above-mentioned bonded state. At this time, BGA
The solder bumps are also heated via the terminals formed on the package, and the solder paste is also heated via the lands of the printed circuit board. Raise the temperature setting of the reflow equipment to the temperature at which the solder bumps melt. The solder bumps heated at the melting temperature are melted and contact with the solder paste on the lands inside the through holes of the spacers to be melted and integrated. Since soldering is performed within the range of the through holes of the spacer of the present invention, it is possible to separate from the adjacent land, and reliable soldering can be performed.

【0037】次に、リフロー装置を該スペーサーが溶融
する温度まで上昇させる。溶融温度にて加熱された該ス
ペーサーは溶融化し、その後に熱硬化する。本発明のス
ペーサーは、外部からの応力等が半田接合部に加わった
場合に半田接合部の不良を発生させないための応力緩和
及び保護を目的とする。これは、プリント回路基板を搭
載した製品が落下により衝撃ストレスを受けた場合に、
このストレスはBGAパッケージと半田接合部に集中す
ることになる。BGAパッケージの半田接合部は、QF
Pパッケージのようなリードフレームを持たないため、
一番弱い箇所に応力が集中し接合部周辺で破壊が発生す
る。
Next, the reflow device is heated to a temperature at which the spacer melts. The spacer heated at the melting temperature is melted and then thermoset. The spacer of the present invention is intended for stress relaxation and protection so as not to cause a defect in the solder joint when external stress or the like is applied to the solder joint. This is because when a product equipped with a printed circuit board receives impact stress due to falling,
This stress is concentrated on the BGA package and the solder joint. The solder joint part of the BGA package is QF
Since it does not have a lead frame like the P package,
The stress concentrates on the weakest point and fracture occurs around the joint.

【0038】要するに、半田接合部の周辺を本発明のス
ペーサーにて固定させ保護することにより、強度アップ
がはかれる。さらに、本発明のスペーサー自体がアンダ
ーフィル材の役割を兼ね備えているので、製造工程への
負担が減少できる。
In short, the strength can be increased by fixing and protecting the periphery of the solder joint with the spacer of the present invention. Furthermore, since the spacer itself of the present invention also serves as an underfill material, the burden on the manufacturing process can be reduced.

【0039】上記のような第2構成の構造体に於いて
は、スペーサー内の貫通孔を、BGAパッケージに形成
されているソルダーバンプの配列に対応したグリットア
レー形状の配列になっている。
In the structure of the second structure as described above, the through holes in the spacer are arranged in a grid array shape corresponding to the arrangement of the solder bumps formed in the BGA package.

【0040】BGAパッケージのソルダーバンプは、要
求仕様により数量が異なっている。さらに、BGAパッ
ケージの表面積が短縮され、その限られた表面積内に多
くの端子を配列させている。よって、本発明のスペーサ
ーの貫通孔をBGAパッケージの仕様に合わせて配列さ
せることにより、多品種なBGAパッケージに使用する
ことができる。
The quantity of the solder bumps of the BGA package varies depending on the required specifications. Further, the surface area of the BGA package is shortened, and many terminals are arranged within the limited surface area. Therefore, by arranging the through holes of the spacer of the present invention in accordance with the specifications of the BGA package, the spacer can be used in a wide variety of BGA packages.

【0041】上記のような第3構成の構造体に於いて
は、スペーサー内の貫通孔を、BGAパッケージに形成
されているソルダーバンプの球径に対応してホールの開
口率を変える。本発明のスペーサーを使用した半田接合
プロセスに於いて、貫通孔の開口率とソルダーバンプと
の関係は非常に重要である。要するに、貫通孔の開口率
で枠取りされた範囲内にて、ソルダーバンプを半田接合
させる実装プロセスである。
In the structure having the third structure as described above, the aperture ratio of the through hole in the spacer is changed according to the spherical diameter of the solder bump formed in the BGA package. In the solder joining process using the spacer of the present invention, the relationship between the aperture ratio of the through hole and the solder bump is very important. In short, it is a mounting process of solder-bonding the solder bumps within the range framed by the aperture ratio of the through holes.

【0042】上記のような第4構成の構造体に於いて
は、基材と該基材に貫通されたホールをグリットアレー
形状に配置された貫通孔と該貫通孔の内輪部の少なくと
も一部分に金属が塗布した構成のスペーサーである。上
記スペーサーを使用して、BGAパッケージに形成され
ているソルダーバンプとプリント回路基板に配線された
ランドとを半田接合させる実装プロセスとしては、マス
クをプリント回路基板上に装着し、該マスクの上から半
田ペーストを塗り込ませることにより、前記マスク板に
開けた穴の開口部よりプリント回路基板に配線されたラ
ンド上に半田ペーストが印刷される。
In the structure of the fourth structure as described above, the base material and the holes penetrating the base material are provided in the through holes arranged in the grit array shape and at least a part of the inner ring portion of the through holes. It is a spacer having a structure coated with metal. As a mounting process for solder-bonding the solder bumps formed on the BGA package to the lands wired on the printed circuit board using the spacer, a mask is mounted on the printed circuit board, and the mask is mounted on the mask. By applying the solder paste, the solder paste is printed on the lands wired on the printed circuit board through the openings of the holes formed in the mask plate.

【0043】次に、半田ペーストが印刷された該ランド
の位置と、本発明であるスペーサーに設けられた貫通孔
の内輪に形成されている金属の位置とが合わさった状態
にて本発明品のスペーサーをプリント配線基板に貼り合
せる。さらに、前記貫通孔の金属の位置と、BGAパッ
ケージに形成されているソルダーバンプの位置とが合わ
さった状態にて前記スペーサー上にBGAパッケージを搭
載する。
Next, in a state where the position of the land printed with the solder paste and the position of the metal formed on the inner ring of the through hole provided in the spacer of the present invention are combined, Attach the spacer to the printed wiring board. Further, the BGA package is mounted on the spacer in a state where the position of the metal in the through hole and the position of the solder bump formed on the BGA package are matched.

【0044】本発明のスペーサーは、微細形状の貫通孔
が個々のランドに分断させる枠組みの役割を果たす。要
するに、ランド上の半田ペーストが個々に隔離され、該
スペーサーの上にBGAパッケージ端子のソルダーバン
プを存在させることで半田接合の為の閉ざされた空間を
形態を確立できる。
The spacer of the present invention functions as a framework for dividing the fine through holes into individual lands. In short, the solder paste on the lands is individually isolated and the solder bumps of the BGA package terminals are present on the spacers, so that a closed space for solder bonding can be established.

【0045】さらに、前記BGAパッケージの上部より
加圧することにより、該ソルダーバンプが該スペーサー
の貫通孔内輪に形成されている金属部が接触された状態
になる。本発明のスペーサー内の該金属と前記ソルダー
バンプとを接触させることにより、個々の表面に形成さ
れている酸化膜を破壊することになる。よって、該金属
と該ソルダーバンプとの接触部分は、導通性及び熱伝導
性が良くなって、確実な半田接合を実施することが出来
る。
Further, by applying pressure from above the BGA package, the solder bumps are brought into contact with the metal portion formed on the inner ring of the through hole of the spacer. By bringing the metal in the spacer of the present invention into contact with the solder bump, the oxide film formed on each surface is destroyed. Therefore, the contact portion between the metal and the solder bump has good conductivity and thermal conductivity, and reliable solder bonding can be performed.

【0046】次に、上記の貼り合わさった状態にてリフ
ロー装置内に流動し、プリヒートによりBGAパッケー
ジ及びプリント回路基板を加熱させる。この時、BGA
パッケージに形成されている端子を介してソルダーバン
プも加熱され、尚且つプリント回路基板のランドを介し
て半田ペーストも加熱される。リフロー装置の温度設定
をソルダーバンプが溶融する温度まで上昇させる。溶融
温度にて加熱されたソルダーバンプは溶融化され、前記
スペーサーの貫通孔内輪の金属と合金化反応を起し、該
ソルダーバンプと該金属は金属溶融接合される。
Next, the BGA package and the printed circuit board are heated by preheating by flowing in the reflow apparatus in the above-mentioned bonded state. At this time, BGA
The solder bumps are also heated via the terminals formed on the package, and the solder paste is also heated via the lands of the printed circuit board. Raise the temperature setting of the reflow equipment to the temperature at which the solder bumps melt. The solder bump heated at the melting temperature is melted and causes an alloying reaction with the metal in the inner ring of the through hole of the spacer, whereby the solder bump and the metal are melt-bonded to each other.

【0047】さらに、金属溶融接合されたソルダーバン
プ及び金属は、前記スペーサーの貫通孔内部にてランド
上の半田ペーストと接触し、溶融一体化される。本発明
のスペーサーの貫通孔の範囲内にて半田接合されるた
め、隣接しているランドから隔離でき、確実な半田接合
を実施することが出来る。これは、貫通孔の限られた範
囲にて半田接合を実施するため、環境温度を封じ込める
役割を果たす。
Further, the solder bump and the metal, which are fusion-bonded to the metal, come into contact with the solder paste on the land inside the through hole of the spacer and are fused and integrated. Since soldering is performed within the range of the through holes of the spacer of the present invention, it is possible to separate from the adjacent land, and reliable soldering can be performed. This performs the solder joint in the limited range of the through hole, and thus serves to contain the ambient temperature.

【0048】上記の環境温度を封じ込める作用は、プリ
ント回路基板とBGAパッケージ間の環境温度が上がる
こととなる。環境温度が上がることにより、プリント回
路基板上のランドに熱が伝わって半田ペーストの活性化
が良くなり、確実な半田接合を実施することが出来る。
環境温度を上げる手段としては、プリント回路基板側か
ら加熱する方法があるが、本発明のスペーサーを使用す
ることにより同様の効果を得られることとなる。
The effect of confining the ambient temperature is to raise the ambient temperature between the printed circuit board and the BGA package. When the environmental temperature rises, heat is transferred to the lands on the printed circuit board, the activation of the solder paste is improved, and reliable solder joining can be performed.
As a means for raising the environmental temperature, there is a method of heating from the printed circuit board side, but the same effect can be obtained by using the spacer of the present invention.

【0049】次に、リフロー装置を該スペーサーが溶融
する温度まで上昇させる。溶融温度にて加熱された該ス
ペーサーは溶融化し、その後に熱硬化する。
Next, the reflow device is heated to a temperature at which the spacer melts. The spacer heated at the melting temperature is melted and then thermoset.

【0050】本発明のスペーサーは、外部からの応力等
が半田接合部に加わった場合に半田接合部の不良を発生
させないための応力緩和及び保護を目的とする。さら
に、本発明のスペーサー自体がアンダーフィル材の役割
を兼ね備えているので、製造工程への負担が減少でき
る。
The spacer of the present invention is intended for stress relaxation and protection so as not to cause defects in the solder joint when external stress or the like is applied to the solder joint. Furthermore, since the spacer itself of the present invention also serves as an underfill material, the burden on the manufacturing process can be reduced.

【0051】上記のような第5構成の構造体に於いて
は、基材と該基材に貫通されたホールをグリットアレー
形状に配置された貫通孔と該貫通孔の内輪に薄膜形状に
て金属が塗布した構成のスペーサーである。本発明のス
ペーサーに形成する金属を薄膜形状にすることにより、
該ソルダーバンプと金属部の接触範囲が安定する。それ
により、接触部分の導電性及び熱伝導性が安定的に良く
なり、確実な半田接合を実施することが出来る。
In the structure of the fifth structure as described above, the base material and the holes penetrating the base material are formed into the through holes arranged in the grit array shape and the inner ring of the through holes is formed into a thin film shape. It is a spacer having a structure coated with metal. By forming the metal forming the spacer of the present invention into a thin film,
The contact area between the solder bump and the metal portion is stabilized. As a result, the electrical conductivity and thermal conductivity of the contact portion are stably improved, and reliable solder bonding can be performed.

【0052】さらに、従来技術にて半田接合不良の原因
であった、半田ペーストの印刷量のバラツキを改善する
ために、半田溶融化する金属の厚みにてランド面積に対
する半田量を代用して、半田ペースト側は予備半田程度
に抑えることにより、確実な半田接合を実施することが
出来る。
Further, in order to improve the variation in the printing amount of the solder paste, which was the cause of the solder joint failure in the prior art, the thickness of the metal to be melted is used as a substitute for the amount of the solder with respect to the land area. By controlling the solder paste side to the extent of preliminary soldering, reliable soldering can be performed.

【0053】図4のような第6及び7構成の構造体に於
いては、前記貫通孔の内輪に金属を塗布し、該金属上に
半田フラックスを塗布した構成のスペーサーである。本
発明のスペーサーに形成する金属の内輪にフラックスを
塗布することにより、金属の酸化防止及び半田塗れ性の
維持などの役割を果たす。プリント回路基板のランド表
面にプリフラックッスを塗布することにより、ランドの
酸化防止及び半田塗れ性の維持などの役割を果たす。本
発明の実装プロセスにて、ランド上の表面状態のバラツ
キは非常に重要であり、プリフラックスを塗布させるこ
とによりソルダーボールの防止及びランド上の半田接合
性の確保するための補助手段になる。
The structure having the sixth and seventh structures as shown in FIG. 4 is a spacer having a structure in which a metal is applied to the inner ring of the through hole and a solder flux is applied to the metal. By applying the flux to the inner ring of the metal formed on the spacer of the present invention, it plays a role of preventing oxidation of the metal and maintaining solder wettability. By applying pre-flux to the land surface of the printed circuit board, it plays a role of preventing oxidation of the land and maintaining solder wettability. In the mounting process of the present invention, the variation of the surface condition on the land is very important, and applying the pre-flux serves as an auxiliary means for preventing the solder ball and ensuring the solder bondability on the land.

【0054】上記のような第8構成の構造体に於いて
は、前記金属が、前記BGAパッケージの耐熱温度より
低く溶融する構成のスペーサーである。本発明の実装プ
ロセスに於いて、リフロー装置内でBGAパッケージの
樹脂が加熱される環境が発生する。このため、金属部分
が溶融される温度をBGAパッケージの耐熱温度より低
く設定する必要がある。よって、本発明の実装プロセス
の最大加熱温度を、BGAパッケージの耐熱温度以下と
する。
In the structure having the eighth structure as described above, the metal is a spacer having a structure in which the metal melts at a temperature lower than the heat resistant temperature of the BGA package. In the mounting process of the present invention, an environment occurs in which the resin of the BGA package is heated in the reflow device. Therefore, it is necessary to set the temperature at which the metal portion is melted to be lower than the heat resistant temperature of the BGA package. Therefore, the maximum heating temperature of the mounting process of the present invention is set to be equal to or lower than the heat resistant temperature of the BGA package.

【0055】上記のような第9構成の構造体に於いて
は、前記金属として、金属有機化合物を焼成させて形成
した金属化合物及び金属単体を使用する構成のスペーサ
ーである。本発明の実装プロセスで要求される金属の特
徴としては、半田ペースト及びソルダーバンプとの溶融
性が良好で且つ半田と同一成分が含まれていること。本
発明の金属としては、スズ、銀、亜鉛、銅、ビスマス等
を主成分とした金属化合物及び金属単体である。
The structure having the ninth structure as described above is a spacer having a structure in which a metal compound formed by firing a metal organic compound and a simple metal are used as the metal. A feature of the metal required in the mounting process of the present invention is that it has good meltability with the solder paste and the solder bump and contains the same component as the solder. The metal of the present invention is a metal compound containing tin, silver, zinc, copper, bismuth or the like as a main component, or a simple metal.

【0056】上記のような第10構成の構造体に於いて
は、前記基材が、方向性の意味を持ったアライメントマ
ークを形成する構成のスペーサーである。本発明の実装
プロセスに於いて、BGAパッケージ及びスペーサー及
びプリント回路基板との方向性を考慮しなければならな
い。よって、基材にスペーサーの方向性を持たせたアラ
イメントマークを取り付けることで、位置ズレ等を防止
することが可能となる。
In the structure of the tenth structure as described above, the base material is a spacer having a structure for forming an alignment mark having a directional meaning. In the mounting process of the present invention, the orientation of the BGA package, the spacer, and the printed circuit board must be taken into consideration. Therefore, it is possible to prevent misalignment or the like by attaching the alignment mark having the directionality of the spacer to the base material.

【0057】[0057]

【発明の実施の形態】以下図面に基づいて本発明の一実
施例を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0058】図1(a)は本発明の第1構成のスペーサ
ー5の平面図である。図1(b)及び図1(d)は、図
1(a)の部分拡大図であり、図1(c)及び図1
(e)は図図1(b)及び図1(d)の断面図である。
図1(b)及び図1(c)において、スペーサー5は、
基材1と該基材1にグリットアレー形状に配列された貫
通孔2にて構成されている。基材1は、熱硬化性の樹脂
であり、熱及び湿度による膨張性、収縮性が少なく吸湿
性が低い特性を持っている。さらに基材1は、加熱され
ることにより接着力が増す特徴を持っている。
FIG. 1A is a plan view of the spacer 5 of the first structure according to the present invention. 1 (b) and 1 (d) are partially enlarged views of FIG. 1 (a), and FIG. 1 (c) and FIG.
(E) is sectional drawing of FIG.1 (b) and FIG.1 (d).
1 (b) and 1 (c), the spacer 5 is
It is composed of a base material 1 and through holes 2 arranged on the base material 1 in a grid array shape. The base material 1 is a thermosetting resin, and has a property that it has little expandability and shrinkage due to heat and humidity and has low hygroscopicity. Further, the base material 1 has a feature that its adhesive strength is increased by being heated.

【0059】図1(d)及び図1(e)は、基材1の第
2構成を示す図である。基材1は、ポリイミド等をベー
スに前記の特徴を持つ熱硬化性樹脂を背面処理した構成
となっている。貫通孔2は、基材1に対して円錐形状の
ホールを開けたものである。貫通孔2の配列は、グリッ
トアレー形状に構成されている。貫通孔2の加工手段と
しては、メカニカルに貫通させる手段または溶剤により
溶かす手段さらにレーザー加工手段がある。
FIGS. 1D and 1E are views showing the second structure of the base material 1. The base material 1 has a structure in which the thermosetting resin having the above-mentioned characteristics is back-treated on the basis of polyimide or the like. The through hole 2 is formed by forming a conical hole in the base material 1. The array of the through holes 2 is configured in a grit array shape. As a processing means for the through-hole 2, there are a means for mechanically penetrating, a means for melting with a solvent, and a laser processing means.

【0060】本発明の第2構成のスペーサー5として、
貫通孔2が半導体チップのBGAパッケージ6に形成さ
れているソルダーバンプ8の配列に対応したグリットア
レー形状の構成となっている。BGAパッケージ6に形
成されているソルダーバンプ8は、配列及び数量が要求
されている仕様によって異なっている。ソルダーバンプ
8配列の座標を元にして、基材1に貫通孔2を設ける事
により多品種なBGAパッケージ6にスペーサー5を活
用できる。
As the spacer 5 of the second structure of the present invention,
The through holes 2 have a grit array shape corresponding to the arrangement of the solder bumps 8 formed on the BGA package 6 of the semiconductor chip. The solder bumps 8 formed on the BGA package 6 have different arrangements and quantities depending on the required specifications. By providing the through holes 2 in the base material 1 based on the coordinates of the solder bump 8 array, the spacers 5 can be utilized in a wide variety of BGA packages 6.

【0061】本発明の第3構成のスペーサー5として、
貫通孔2がBGAパッケージ6に形成されているソルダ
ーバンプ8の球径に対応して、ホールの開口率を変える
構成となっている。BGAパッケージ6に形成されてい
るソルダーバンプ8は、限られたパッケージエリアに多
ピンの入出力信号を配線している。よって、ソルダーバ
ンプ8の球径も要求仕様によって違いがある。ソルダー
バンプ8の球径を元にして、貫通孔2の開口率を決定さ
せることにより多品種なBGAパッケージ6にスペーサ
ー5を活用できる。
As the spacer 5 of the third structure of the present invention,
The through hole 2 has a structure in which the aperture ratio of the hole is changed according to the spherical diameter of the solder bump 8 formed on the BGA package 6. The solder bumps 8 formed on the BGA package 6 have multi-pin input / output signals wired in a limited package area. Therefore, the ball diameter of the solder bump 8 also differs depending on the required specifications. By determining the aperture ratio of the through hole 2 based on the spherical diameter of the solder bump 8, the spacer 5 can be used for the BGA packages 6 of various types.

【0062】本発明の第4構成のスペーサー5として、
基材1と該基材1に貫通されたホールをグリットアレー
形状に配置された貫通孔2と該貫通孔2の内輪部の少な
くとも一部分に金属4が塗布した構成となっている。金
属4を貫通孔2に塗布させる手段として、ディスペンサ
ーにより金属4を個々の貫通孔2に対して塗布する。そ
の後、スペーサー5全体を焼成することにより、貫通孔
2の少なくとも一部分に金属4が塗布される。
As the spacer 5 of the fourth structure of the present invention,
The base material 1 and the holes penetrating the base material 1 are configured such that the metal 4 is applied to at least a part of the through hole 2 arranged in a grit array shape and the inner ring portion of the through hole 2. As a means for applying the metal 4 to the through holes 2, the metal 4 is applied to each through hole 2 by a dispenser. After that, the entire spacer 5 is baked to apply the metal 4 to at least a part of the through hole 2.

【0063】本発明の第5構成のスペーサー5として、
基材1と該基材1に貫通されたホールをグリットアレー
形状に配置された貫通孔2と該貫通孔2の内輪に薄膜形
状にて金属4が塗布した構成となっている。金属4を貫
通孔2に塗布させる手段として、ディスペンサーにより
金属4を個々の貫通孔2に対して塗布する。その後、ス
ペーサー5全体を焼成することにより、貫通孔2の内輪
に薄膜形成にて金属4が塗布される。
As the spacer 5 of the fifth constitution of the present invention,
The base material 1 and the holes penetrating the base material 1 are arranged in a grit array shape, and the inner ring of the through hole 2 is coated with metal 4 in a thin film shape. As a means for applying the metal 4 to the through holes 2, the metal 4 is applied to each through hole 2 by a dispenser. After that, the entire spacer 5 is baked, so that the metal 4 is applied to the inner ring of the through hole 2 by forming a thin film.

【0064】本発明の第6・7構成のスペーサー5とし
て、貫通孔2の内輪に金属4を塗布し、金属4上にフラ
ックス材14を塗布した構成となっている。図4(a)
のように、スペーサー5に形成する金属4の内輪にフラ
ックス14を塗布することにより、金属4の酸化防止及
び半田塗れ性の維持などの役割を果たす。図4(b)の
ように、プリント回路基板11のランド10表面にプリ
フラックッス15を塗布することにより、ランド10の
酸化防止及び半田塗れ性の維持などの役割を果たす。ラ
ンド10上の表面状態のバラツキは非常に重要であり、
プリフラックス15を塗布させることによりソルダーボ
ールの防止及びランド10上の半田接合性の確保するた
めの補助手段になる。
As the spacer 5 of the sixth and seventh structures of the present invention, the metal 4 is applied to the inner ring of the through hole 2, and the flux material 14 is applied on the metal 4. Figure 4 (a)
As described above, by applying the flux 14 to the inner ring of the metal 4 formed on the spacer 5, the metal 4 serves to prevent oxidation of the metal 4 and maintain solder wettability. As shown in FIG. 4B, by applying the pre-flux 15 to the surface of the land 10 of the printed circuit board 11, it plays a role of preventing oxidation of the land 10 and maintaining solder wettability. The variation of the surface condition on the land 10 is very important,
Applying the pre-flux 15 serves as an auxiliary means for preventing solder balls and ensuring solder bondability on the lands 10.

【0065】本発明の第8構成のスペーサー5として、
金属4がBGAパッケージ6の耐熱温度より低く溶融す
る構成となっている。BGAパッケージ6表面が加熱さ
れ、表面樹脂の形状変化が発生する耐熱温度より低い溶
融温度にて溶融化する金属4を選定することにより、多
品種なBGAパッケージ6にスペーサー5を活用でき
る。
As the spacer 5 of the eighth structure of the present invention,
The metal 4 is melted below the heat resistant temperature of the BGA package 6. By selecting the metal 4 that melts at a melting temperature lower than the heat resistant temperature at which the surface of the BGA package 6 is heated and the shape change of the surface resin occurs, the spacer 5 can be used for various types of BGA packages 6.

【0066】本発明の第9構成のスペーサー5として、
金属4として金属有機化合物を焼成させて形成した金属
化合物及び金属単体を使用する構成となっている。金属
4としては、スズ、銀、亜鉛、銅、ビスマス等を主成分
とした金属化合物及び金属単体である。金属4の主成分
としては、半田ペースト材9と同等の溶融温度特性をも
っているのが好ましい。
As the spacer 5 of the ninth structure of the present invention,
As the metal 4, a metal compound formed by firing a metal organic compound and a simple metal are used. The metal 4 is a metal compound containing tin, silver, zinc, copper, bismuth or the like as a main component, or a simple metal. It is preferable that the main component of the metal 4 has a melting temperature characteristic equivalent to that of the solder paste material 9.

【0067】本発明の第10構成のスペーサー5とし
て、基材1が方向性の意味を持ったアライメントマーク
3を形成する構成となっている。図1のように、スペー
サー5の一角に切り欠きを設けることにより、BGAパ
ッケージ6及びプリント回路基板11との搭載する向き
を合わせることが可能となる。
As the spacer 5 of the tenth constitution of the present invention, the substrate 1 forms the alignment mark 3 having the meaning of directionality. As shown in FIG. 1, by providing a notch at one corner of the spacer 5, it becomes possible to match the mounting directions of the BGA package 6 and the printed circuit board 11.

【0068】本発明の第1〜3構成のスペーサー5を使
用した実装プロセスの第1の実施例を以下に記載する。
A first example of the mounting process using the spacer 5 of the first to third configurations of the present invention will be described below.

【0069】図5(a)のように、プリント回路基板1
1とマスク16を張り合わせ、マスク16上の半田ペー
スト9をスキージ17により矢印18方向に移動させる
ことにより、マスク16の開口部より半田ペースト9が
押し出され、プリント回路基板11に配線されているラ
ンド10上に印刷される。次に図5(b)のように、ス
ペーサー5に設けられたアライメントマーク3を、アラ
イメントマーク認識手段19により読み取ってスペーサ
ー5とプリント回路基板11とを貼り合せる。
As shown in FIG. 5A, the printed circuit board 1
1 and the mask 16 are bonded to each other, and the solder paste 9 on the mask 16 is moved in the direction of the arrow 18 by the squeegee 17, so that the solder paste 9 is extruded from the opening of the mask 16 and wired to the printed circuit board 11. Printed on 10. Next, as shown in FIG. 5B, the alignment mark 3 provided on the spacer 5 is read by the alignment mark recognition means 19 to bond the spacer 5 and the printed circuit board 11 together.

【0070】この時、半田ペースト9が印刷されたラン
ド10の位置と、スペーサー5に設けられた貫通孔2の
位置とが合わさった状態にて貼り合せる。さらに、スペ
ーサー5に設けられたアライメントマーク3を、アライ
メントマーク認識手段19により読み取ってスペーサー
5とBGAパッケージ6を貼り合せる。
At this time, the lands 10 on which the solder paste 9 is printed and the positions of the through holes 2 provided in the spacer 5 are bonded together. Furthermore, the alignment mark 3 provided on the spacer 5 is read by the alignment mark recognition means 19 and the spacer 5 and the BGA package 6 are bonded together.

【0071】図2(a)は、本発明の第1〜3構成のス
ペーサー5の状態図である。上記の工程にて、BGAパ
ッケージ6とスペーサー5及びプリント回路基板11が
貼り合わさった状態である。この時のスペーサー5は、
微細形状の貫通孔2が個々のランド10に分断させる枠
組みの役割を果たす。
FIG. 2A is a state diagram of the spacer 5 of the first to third configurations of the present invention. In the above process, the BGA package 6, the spacer 5 and the printed circuit board 11 are bonded together. The spacer 5 at this time is
The fine-shaped through hole 2 serves as a framework for dividing the land 10 into individual lands.

【0072】次に図5(c)のように、加圧手段20に
より矢印21方向に加圧することにより、ソルダーバン
プ8がスペーサー5の貫通孔2内輪に挿入された状態に
なる。
Next, as shown in FIG. 5C, the pressure is applied in the direction of the arrow 21 by the pressure applying means 20 so that the solder bumps 8 are inserted into the inner holes of the through holes 2 of the spacer 5.

【0073】図2(b)は、本発明の第1〜3構成のス
ペーサー5の状態図である。上記の工程にて、ランド1
0上の半田ペースト9が個々に隔離され、スペーサー5
の上にBGAパッケージ端子7のソルダーバンプ8を存
在させることで半田接合の為の閉ざされた空間を形態を
確立できる。
FIG. 2B is a state diagram of the spacer 5 of the first to third configurations of the present invention. In the above process, land 1
0 solder paste 9 is individually isolated, spacer 5
By forming the solder bumps 8 of the BGA package terminal 7 on the above, the form of the closed space for soldering can be established.

【0074】次に図5(d)のように、BGAパッケー
ジ6とスペーサー5及びプリント回路基板11が貼り合
わさった状態にて、搬送手段25により加熱手段22に
流動される。さらに、加熱温度制御手段23によりプリ
ヒートの温度まで上昇させ、BGAパッケージ6及びプ
リント回路基板11を加熱させる。
Next, as shown in FIG. 5D, with the BGA package 6, the spacer 5 and the printed circuit board 11 bonded together, the carrier means 25 causes them to flow to the heating means 22. Further, the heating temperature control means 23 raises the temperature to preheat to heat the BGA package 6 and the printed circuit board 11.

【0075】加熱手段22としては、リフロー炉に流動
させ環境温度を上昇させる方式及びリフロー炉に流動さ
せスポット的にエアーを吹付けるエアーリフロー方式及
び温風を直接吹付ける温風供給方式がある。
As the heating means 22, there are a method of flowing in a reflow furnace to raise the environmental temperature, an air reflow method of flowing in the reflow furnace and blowing air spotwise, and a hot air supply method of directly blowing hot air.

【0076】図2(c)は、本発明の第1〜3構成のス
ペーサー5の状態図である。上記の工程にて、BGAパ
ッケージ端子7を介してソルダーバンプ8も加熱され、
尚且つプリント回路基板11のランド10を介して半田
ペースト9も加熱される。次に、加熱温度制御手段23
によって、ソルダーバンプ8が溶融する温度まで上昇さ
せる。
FIG. 2C is a state diagram of the spacer 5 of the first to third configurations of the present invention. In the above process, the solder bumps 8 are also heated via the BGA package terminals 7,
Furthermore, the solder paste 9 is also heated via the land 10 of the printed circuit board 11. Next, the heating temperature control means 23
Is raised to a temperature at which the solder bumps 8 melt.

【0077】図2(d)は、本発明の第1〜3構成のス
ペーサー5の状態図である。上記の工程にて、溶融温度
にて加熱されたソルダーバンプ8は溶融化され、スペー
サー5の貫通孔2の内部にてランド10上の半田ペース
ト9と接触し、溶融一体化される。スペーサー5の貫通
孔2の範囲内にて半田接合されるため、隣接しているラ
ンド10から隔離でき、確実な半田接合を実施すること
が出来る。次に図5(e)のように、加熱温度制御手段
23によって、スペーサー5が溶融する温度まで上昇さ
せる。
FIG. 2D is a state diagram of the spacer 5 of the first to third configurations of the present invention. In the above steps, the solder bumps 8 heated at the melting temperature are melted and come into contact with the solder paste 9 on the lands 10 inside the through holes 2 of the spacer 5 to be melted and integrated. Since the solder bonding is performed within the range of the through hole 2 of the spacer 5, the adjacent land 10 can be isolated and reliable solder bonding can be performed. Next, as shown in FIG. 5E, the heating temperature control means 23 raises the temperature to a temperature at which the spacer 5 melts.

【0078】図2(e)は、本発明の第1〜3構成のス
ペーサー5の状態図である。上記の工程にて、溶融温度
に加熱されたスペーサー5は熱容量に反応してマスク形
状を崩しながら、BGAパッケージ6とプリント回路基
板11の空間に流れ込み、その後に熱硬化する。スペー
サー5は、外部からの応力等が半田接合部に加わった場
合に半田接合部の不良を発生させないための応力緩和及
び保護を目的とする。
FIG. 2 (e) is a state diagram of the spacer 5 of the first to third configurations of the present invention. In the above process, the spacer 5 heated to the melting temperature flows into the space between the BGA package 6 and the printed circuit board 11 while destroying the mask shape in response to the heat capacity, and then thermoset. The spacer 5 is for the purpose of stress relaxation and protection so as not to cause defects in the solder joint portion when external stress or the like is applied to the solder joint portion.

【0079】さらに、スペーサー5自体がアンダーフィ
ル材の役割を兼ね備えているので、製造工程への負担が
減少できる。尚、図2(d)の状態から、アンダーフィ
ル材をBGAパッケージ6の周辺に塗布し、再度熱処理
を実施し、硬化させる方法も好ましい。
Furthermore, since the spacer 5 itself also serves as an underfill material, the load on the manufacturing process can be reduced. In addition, a method of applying an underfill material around the BGA package 6 from the state of FIG. 2D and performing heat treatment again to cure the underfill material is also preferable.

【0080】本発明の第4〜7構成のスペーサー5を使
用して実装プロセスの第2の実施例を以下に記載する。
図5(a)のように、プリント回路基板11とマスク1
6を張り合わせ、マスク16上の半田ペースト9をスキ
ージ17により矢印18方向に移動させることにより、
マスク16の開口部より半田ペースト9が押し出され、
プリント回路基板11に配線されているランド10上に
印刷される。
A second embodiment of the mounting process using the spacers 5 of the fourth to seventh structures of the present invention will be described below.
As shown in FIG. 5A, the printed circuit board 11 and the mask 1
6 are pasted together and the solder paste 9 on the mask 16 is moved in the direction of the arrow 18 by the squeegee 17,
The solder paste 9 is extruded from the opening of the mask 16,
It is printed on the land 10 wired on the printed circuit board 11.

【0081】次に図5(b)のように、スペーサー5に
設けられたアライメントマーク3を、アライメントマー
ク認識手段19により読み取ってスペーサー5とプリン
ト回路基板11とを貼り合せる。この時、半田ペースト
9が印刷されたランド10の位置と、スペーサー5に設
けられた貫通孔2の内輪に形成されている金属4の位置
とが合わさった状態にて貼り合せる。この時、半田ペー
スト9が印刷されたランド10の位置と、スペーサー5
に設けられた貫通孔2の位置とが合わさった状態にて貼
り合せる。さらに、スペーサー5に設けられたアライメ
ントマーク3を、アライメントマーク認識手段19によ
り読み取ってスペーサー5とBGAパッケージ6を貼り
合せる。
Next, as shown in FIG. 5B, the alignment mark 3 provided on the spacer 5 is read by the alignment mark recognition means 19 and the spacer 5 and the printed circuit board 11 are bonded together. At this time, the bonding is performed in a state where the position of the land 10 on which the solder paste 9 is printed and the position of the metal 4 formed on the inner ring of the through hole 2 provided in the spacer 5 are combined. At this time, the position of the land 10 on which the solder paste 9 is printed and the spacer 5
The bonding is performed in a state where the positions of the through holes 2 provided in the above are matched. Furthermore, the alignment mark 3 provided on the spacer 5 is read by the alignment mark recognition means 19 and the spacer 5 and the BGA package 6 are bonded together.

【0082】図3(a)は、本発明の第4〜7構成のス
ペーサー5の状態図である。上記の工程にて、BGAパ
ッケージ6とスペーサー5及びプリント回路基板11が
貼り合わさった状態である。この時のスペーサー5は、
微細形状の貫通孔2が個々のランド10に分断させる枠
組みの役割を果たす。次に図5(c)のように、加圧手
段20により矢印21方向に加圧することにより、ソル
ダーバンプ8がスペーサー5の貫通孔2内輪に挿入され
た状態になる。
FIG. 3A is a state diagram of the spacer 5 having the fourth to seventh structures of the present invention. In the above process, the BGA package 6, the spacer 5 and the printed circuit board 11 are bonded together. The spacer 5 at this time is
The fine-shaped through hole 2 serves as a framework for dividing the land 10 into individual lands. Next, as shown in FIG. 5 (c), the solder bump 8 is inserted into the through hole 2 inner ring of the spacer 5 by applying pressure in the direction of the arrow 21 by the pressing means 20.

【0083】図3(b)は、本発明の第4〜7構成のス
ペーサー5の状態図である。上記の工程にて、ランド1
0上の半田ペースト9が個々に隔離され、スペーサー5
の上にBGAパッケージ端子7のソルダーバンプ8を存
在させることで半田接合の為の閉ざされた空間を形態を
確立できる。さらに、BGAパッケージ6の上部より加
圧することにより、ソルダーバンプ8がスペーサー5の
貫通孔2内輪に形成されている金属4部が接触された状
態になる。スペーサー5内の金属4とソルダーバンプ8
とを接触させることにより、個々の表面に形成されてい
る酸化膜を破壊することになる。よって、金属4とソル
ダーバンプ8との接触部分は、導通性及び熱伝導性が良
くなって、確実な半田接合を実施することが出来る。
FIG. 3B is a state diagram of the spacer 5 having the fourth to seventh structures of the present invention. In the above process, land 1
0 solder paste 9 is individually isolated, spacer 5
By forming the solder bumps 8 of the BGA package terminal 7 on the above, the form of the closed space for soldering can be established. Further, by applying pressure from the upper portion of the BGA package 6, the solder bump 8 is brought into contact with the metal 4 portion formed on the inner ring of the through hole 2 of the spacer 5. Metal 4 and solder bump 8 in spacer 5
By contacting with, the oxide film formed on each surface is destroyed. Therefore, the contact portion between the metal 4 and the solder bump 8 has good conductivity and thermal conductivity, and reliable solder bonding can be performed.

【0084】次に図5(d)のように、BGAパッケー
ジ6とスペーサー5及びプリント回路基板11が貼り合
わさった状態にて、搬送手段25により加熱手段22に
流動される。さらに、加熱温度制御手段23によりプリ
ヒートの温度まで上昇させ、BGAパッケージ6及びプ
リント回路基板11を加熱させる。
Next, as shown in FIG. 5D, with the BGA package 6, the spacer 5 and the printed circuit board 11 bonded together, the carrier means 25 causes them to flow to the heating means 22. Further, the heating temperature control means 23 raises the temperature to preheat to heat the BGA package 6 and the printed circuit board 11.

【0085】図3(c)は、本発明の第4〜7構成のス
ペーサー5の状態図である。上記の工程にて、BGAパ
ッケージ端子7を介してソルダーバンプ8も加熱され、
尚且つプリント回路基板11のランド10を介して半田
ペースト9も加熱される。次に、加熱温度制御手段23
によって、ソルダーバンプ8が溶融する温度まで上昇さ
せる。溶融温度にて加熱されたソルダーバンプ8は溶融
化され、スペーサー5の貫通孔2内輪の金属4と合金化
反応を起し、ソルダーバンプ8と金属4は金属溶融接合
される。
FIG. 3C is a state diagram of the spacer 5 having the fourth to seventh structures of the present invention. In the above process, the solder bumps 8 are also heated via the BGA package terminals 7,
Furthermore, the solder paste 9 is also heated via the land 10 of the printed circuit board 11. Next, the heating temperature control means 23
Is raised to a temperature at which the solder bumps 8 melt. The solder bumps 8 heated at the melting temperature are melted and cause an alloying reaction with the metal 4 in the inner ring of the through hole 2 of the spacer 5, and the solder bumps 8 and the metal 4 are metal-melt bonded.

【0086】さらに、金属溶融接合されたソルダーバン
プ8及び金属4は、スペーサー5の貫通孔2内部にてラ
ンド10上の半田ペースト9と接触し、溶融一体化され
る。
Further, the metal-melt-bonded solder bumps 8 and the metal 4 come into contact with the solder paste 9 on the lands 10 inside the through holes 2 of the spacer 5 and are fused and integrated.

【0087】スペーサー5の貫通孔2の範囲内にて半田
接合されるため、隣接しているランド10から隔離で
き、確実な半田接合を実施することが出来る。これは、
貫通孔2の限られた範囲にて半田接合を実施するため、
環境温度を封じ込める役割を果たし、プリント回路基板
11上のランド10に熱が伝わって半田ペースト9の活
性化が良くなり、確実な半田接合を実施することが出来
る。次に図5(e)のように、加熱温度制御手段23に
よって、スペーサー5が溶融する温度まで上昇させる。
Since solder bonding is performed within the range of the through hole 2 of the spacer 5, it is possible to separate from the adjacent land 10, and reliable solder bonding can be performed. this is,
In order to carry out solder joining in the limited range of the through hole 2,
It plays a role of confining the environmental temperature, heat is transferred to the land 10 on the printed circuit board 11, the activation of the solder paste 9 is improved, and reliable solder bonding can be performed. Next, as shown in FIG. 5E, the heating temperature control means 23 raises the temperature to a temperature at which the spacer 5 melts.

【0088】図3(d)は、本発明の第4〜7構成のス
ペーサー5の状態図である。上記の工程にて、溶融温度
に加熱されたスペーサー5は熱容量に反応してマスク形
状を崩しながら、BGAパッケージ6とプリント回路基
板11の空間に流れ込み、その後に熱硬化する。スペー
サー5は、外部からの応力等が半田接合部に加わった場
合に半田接合部の不良を発生させないための応力緩和及
び保護を目的とする。さらに、スペーサー5自体がアン
ダーフィル材の役割を兼ね備えているので、製造工程へ
の負担が減少できる。尚、図3(c)の状態から、アン
ダーフィル材をBGAパッケージ6の周辺に塗布し、再
度熱処理を実施し、硬化させる方法も好ましい。
FIG. 3D is a state diagram of the spacer 5 of the fourth to seventh structures of the present invention. In the above process, the spacer 5 heated to the melting temperature flows into the space between the BGA package 6 and the printed circuit board 11 while destroying the mask shape in response to the heat capacity, and then thermoset. The spacer 5 is for the purpose of stress relaxation and protection so as not to cause defects in the solder joint portion when external stress or the like is applied to the solder joint portion. Further, since the spacer 5 itself also serves as an underfill material, the load on the manufacturing process can be reduced. It is also preferable to apply an underfill material around the BGA package 6 from the state of FIG. 3C and perform heat treatment again to cure the underfill material.

【0089】[0089]

【発明の効果】この発明は、以上説明したように、スペ
ーサーの第1構成を基材と該基材に貫通されたホールを
グリットアレー形状に配置された貫通孔にて構成してい
る。
As described above, according to the present invention, the first structure of the spacer is composed of the base material and the through holes formed in the base material and the holes penetrating the base material.

【0090】またスペーサーの第2の構成として、前記
第1の構成の構造体の貫通孔が、BGAパッケージグリ
ットアレー形状の配列にて構成している。またスペーサ
ーの第3の構成として、図1(d)及び図1(e)の構
成の貫通孔が、BGAパッケージのソルダーバンプの球
径に対応して、ホールの開口率を変えた構成としてい
る。 またスペーサーの第4の構成として、前記第1〜
3の構成の構造体の貫通孔の該ホール内輪部に、少なく
とも一部分に金属が塗布した構成としている。またスペ
ーサーの第5の構成として、前記第1〜3の構成の構造
体の貫通孔の該ホール内輪部に、薄膜形状にて金属が塗
布した構成としている。またスペーサーの第6の構成と
して、前記第1〜3の構成の構造体の貫通孔の該ホール
内輪部に、少なくとも一部分に金属が塗布され、さらに
金属上に半田フラックスを塗布した構成としている。
As the second structure of the spacer, the through holes of the structure of the first structure are arranged in a BGA package grid array shape. As a third structure of the spacer, the through holes of the structures shown in FIGS. 1D and 1E have a structure in which the aperture ratio of the holes is changed in accordance with the spherical diameter of the solder bump of the BGA package. . As a fourth structure of the spacer, the first to
At least a part of the inner ring portion of the through hole of the structure having the structure 3 is coated with metal. As a fifth structure of the spacer, a metal is applied in a thin film shape to the inner ring portion of the through hole of the structure having the first to third structures. Further, as a sixth structure of the spacer, at least a part of metal is applied to the inner ring portion of the through hole of the structure of the first to third structures, and solder flux is further applied onto the metal.

【0091】またスペーサーの第7の構成として、前記
第1〜3の構成の構造体の貫通孔の該ホール内輪部に、
薄膜形状にて金属が塗布され、さらに前記金属上に半田
フラックスを塗布した構成としている。またスペーサー
の第8の構成として、前記第4〜7の構成の構造体の金
属が、BGAパッケージの耐熱温度より低く溶融させた
構成としている。またスペーサーの第9の構成として、
前記第4〜7の構成の構造体の金属が、金属有機化合物
を使用して構成した。またスペーサーの第10の構成と
して、前記第1〜9の構成の構造体の基材が、方向性の
意味を持ったアライメントマークを形成する構成とし
た。これにより、次のような効果が得られる。
As a seventh structure of the spacer, in the inner ring portion of the through hole of the structure having the first to third structures,
The metal is applied in the form of a thin film, and the solder flux is applied on the metal. Further, as an eighth structure of the spacer, the metal of the structure having the fourth to seventh structures is melted at a temperature lower than the heat resistant temperature of the BGA package. Also, as the ninth configuration of the spacer,
The metal of the structure having the fourth to seventh structures is formed by using a metal organic compound. As the tenth structure of the spacer, the base material of the structure having the first to ninth structures forms an alignment mark having a meaning of directionality. As a result, the following effects are obtained.

【0092】貫通孔の配列をBGAパッケージの仕様に
合わせることにより多品種なBGAパッケージに本発明
のスペーサーを活用することができる。さらに、貫通孔
の開口率を、ソルダーバンプの球径に合わせて決定させ
ることにより多品種なBGAパッケージに本発明のスペ
ーサーを活用することができる。さらにまた、ランド上
の半田ペーストが個々に隔離され、本発明のスペーサー
上にBGAパッケージ端子のソルダーバンプを存在させ
ることで半田接合の為の閉ざされた空間を形態を確立で
きる。
By adjusting the arrangement of the through holes to the specifications of the BGA package, the spacer of the present invention can be used in a wide variety of BGA packages. Further, the spacer of the present invention can be used for various kinds of BGA packages by determining the aperture ratio of the through hole according to the ball diameter of the solder bump. Furthermore, the solder paste on the land is individually isolated, and the solder bump of the BGA package terminal is present on the spacer of the present invention, so that a closed space for solder bonding can be established.

【0093】さらに、本発明のスペーサー内の金属とソ
ルダーバンプとを接触させることにより、個々の表面に
形成されている酸化膜を破壊することになり、接触部分
が導通性及び熱伝導性が良くなって、確実な半田接合を
実施できる。さらに、半田ペーストの印刷量のバラツキ
を改善するために、半田溶融化する金属の厚みにてラン
ド面積に対する半田量を代用して、半田ペースト側は予
備半田程度に抑えることにより、確実な半田接合を実施
できる。
Further, by bringing the metal in the spacer of the present invention into contact with the solder bump, the oxide film formed on each surface is destroyed, and the contact portion has good conductivity and thermal conductivity. As a result, reliable soldering can be performed. Furthermore, in order to improve the variation in the printing amount of the solder paste, the thickness of the metal that melts the solder is used as a substitute for the amount of solder for the land area, and the solder paste side is suppressed to the extent of preliminary soldering to ensure reliable solder joining. Can be implemented.

【0094】本発明のスペーサーの貫通孔の範囲内にて
半田接合されるため、隣接しているランドから隔離で
き、確実な半田接合を実施できる。BGAパッケージの
半田接合部は、QFPパッケージのようなリードフレー
ムを持たないため、一番弱い箇所に応力が集中し接合部
周辺で破壊が発生するよって、半田接合部の周辺を本発
明のスペーサーにて固定させ保護することにより、強度
アップがはかれる。さらに、本発明のスペーサー自体が
アンダーフィル材の役割を兼ね備えているので、製造工
程への負担が減少できる。
Since the solder bonding is performed within the range of the through hole of the spacer of the present invention, it is possible to separate from the adjacent land, and it is possible to carry out the reliable solder bonding. Since the solder joint of the BGA package does not have a lead frame like the QFP package, stress concentrates at the weakest point and destruction occurs around the joint. Therefore, the solder joint is surrounded by the spacer of the present invention. The strength can be increased by fixing and protecting by fixing. Furthermore, since the spacer itself of the present invention also serves as an underfill material, the burden on the manufacturing process can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1〜10構成のスペーサーを示す図
である。
FIG. 1 is a view showing a spacer having first to tenth configurations of the present invention.

【図2】本発明の第1〜3構成のスペーサーの状態を示
す状態図である。
FIG. 2 is a state diagram showing a state of the spacer having the first to third configurations of the present invention.

【図3】本発明の第4〜7構成のスペーサーの状態を示
す状態図である。
FIG. 3 is a state diagram showing states of spacers having fourth to seventh configurations of the present invention.

【図4】本発明の第4〜7構成のスペーサーのフラック
ス等を塗布した状態図である。
FIG. 4 is a diagram showing a state where fluxes and the like of the spacers having fourth to seventh configurations of the present invention are applied.

【図5】本発明の第1〜10構成のスペーサーの実装プ
ロセスを示す工程図である。
FIG. 5 is a process chart showing a mounting process of the spacer having the first to tenth configurations of the present invention.

【図6】従来技術の実装プロセスの工程図である。FIG. 6 is a process diagram of a conventional mounting process.

【図7】従来技術において、半田ペースト印刷量にバラ
ツキが発生したときの半田接合不良を示す状態図であ
る。
FIG. 7 is a state diagram showing a solder joint failure when a variation in the solder paste printing amount occurs in the conventional technique.

【図8】従来技術に於けるソルダーバンプとランドの搭
載のバラツキによる半田接合不良の状態図である。
FIG. 8 is a state diagram of a solder joint failure due to variations in mounting of solder bumps and lands in the related art.

【符号の説明】[Explanation of symbols]

1 基材 2 貫通孔 3 アライメントマーク 4 金属 5 スペーサー 6 BGAパッケージ 7 BGAパッケージ端子 8 ソルダーバンプ 9 半田ペースト 10 ランド 11 プリント回路基板 12 半田接合状態 15 プリフラックス 16 マスク 17 スキージ 18、21、24 矢印 19 アライメントマーク認識手段 20 加圧手段 22 加熱手段 23 加熱温度制御手段 25 搬送手段 101 プリント回路基板 102 ランド 103 半田ペースト 104 BGAパッケージ端子 105 ソルダーバンプ 106 BGAパッケージ 107 アンダーフィル材 108 ソルダーボール 113 半田接合状態 214 フラックス材 1 base material 2 through holes 3 alignment marks 4 metal 5 spacers 6 BGA package 7 BGA package terminal 8 Solder bump 9 Solder paste 10 lands 11 printed circuit boards 12 Solder joint state 15 Preflux 16 masks 17 Squeegee 18, 21, 24 arrows 19 Alignment mark recognition means 20 Pressurizing means 22 Heating means 23 Heating temperature control means 25 transportation means 101 printed circuit board 102 lands 103 Solder paste 104 BGA package terminal 105 solder bump 106 BGA package 107 Underfill material 108 Solder Ball 113 Solder joint state 214 Flux material

───────────────────────────────────────────────────── フロントページの続き (72)発明者 遠藤 貴代仁 千葉県千葉市美浜区中瀬1丁目8番地 セ イコーインスツルメンツ株式会社内 Fターム(参考) 5E319 AA03 AB05 AC11 BB04 BB05 CD21 CD29 5F044 LL13    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Takahito Endo             1-8 Nakase, Nakase, Mihama-ku, Chiba City, Chiba Prefecture             Ico Instruments Co., Ltd. F term (reference) 5E319 AA03 AB05 AC11 BB04 BB05                       CD21 CD29                 5F044 LL13

Claims (31)

【特許請求の範囲】[Claims] 【請求項1】 基材と該基材に貫通されたホールをグリ
ットアレー形状に配置された貫通孔にて構成された構造
体。
1. A structure comprising a base material and through-holes penetrating the base material, the through-holes arranged in a grit array shape.
【請求項2】 前記貫通孔は、半導体チップのパッケー
ジであるBallGridArray(以下「BGAパ
ッケージ」という)のソルダーバンプの配列に対応した
グリットアレー形状の配列であることを特徴とする請求
項1に記載の構造体。
2. The grit array-shaped array corresponding to the array of solder bumps of a ball grid array (hereinafter referred to as “BGA package”) which is a package of a semiconductor chip, wherein the through holes are arranged. Structure.
【請求項3】 前記貫通孔は、BGAパッケージのソル
ダーバンプの球径に対応して、ホールの開口率を変える
ことを特徴とする請求項1又は2に記載の構造体。
3. The structure according to claim 1, wherein the through hole changes the aperture ratio of the hole in accordance with the spherical diameter of the solder bump of the BGA package.
【請求項4】 前記貫通孔の内輪の少なくとも一部分に
金属が塗布されることを特徴とする請求項1乃至3のい
ずれかに記載の構造体。
4. The structure according to claim 1, wherein a metal is applied to at least a part of an inner ring of the through hole.
【請求項5】 前記貫通孔の内輪に薄膜形状にて金属が
塗布されることを特徴とする請求項1乃至3のいずれか
に記載の構造体。
5. The structure according to claim 1, wherein the inner ring of the through hole is coated with a metal in a thin film shape.
【請求項6】 前記貫通孔の内輪の少なくとも一部分に
金属を塗布し、前記金属上に半田フラックスを塗布する
ことを特徴とする請求項1乃至3のいずれかに記載の構
造体。
6. The structure according to claim 1, wherein a metal is applied to at least a part of an inner ring of the through hole, and a solder flux is applied to the metal.
【請求項7】 前記貫通孔の内輪に薄膜形状にて金属を
塗布し、前記金属上に半田フラックスを塗布することを
特徴とする請求項1乃至3のいずれかに記載の構造体。
7. The structure according to claim 1, wherein a metal is applied in a thin film shape to the inner ring of the through hole, and a solder flux is applied on the metal.
【請求項8】 前記金属は、前記BGAパッケージの耐
熱温度より低く溶融することを特徴とする請求項4乃至
7のいずれかに記載の構造体。
8. The structure according to claim 4, wherein the metal melts at a temperature lower than a heat resistant temperature of the BGA package.
【請求項9】 前記金属として、金属有機化合物を有す
ることを特徴とする請求項4乃至7のいずれかに記載の
構造体。
9. The structure according to claim 4, wherein a metal organic compound is included as the metal.
【請求項10】 前記基材に方向性の意味を持ったアラ
イメントマークを形成することを特徴とした請求項1乃
至9のいずれかに記載の構造体。
10. The structure according to claim 1, wherein an alignment mark having a directional meaning is formed on the base material.
【請求項11】 請求項1乃至3のいずれかに記載の構
造体を有して、BGAパッケージのソルダーバンプとプ
リント回路基板に配線されたランドとを接続させる実装
方法として、前記パターン上にスクリーン印刷法を用い
て半田ペーストを印刷する工程を少なくとも有すること
を特徴とする実装方法。
11. A screen on the pattern as a mounting method comprising the structure according to claim 1 and connecting a solder bump of a BGA package and a land wired on a printed circuit board. A mounting method comprising at least a step of printing a solder paste using a printing method.
【請求項12】 請求項11に記載の実装方法であっ
て、実装方法はさらに、請求項1乃至3のいずれかに記
載の構造体内の貫通孔とプリント回路基板に配線された
ランドとを位置合わせを実施しながら貼り合せる工程を
有することを特徴とする実装方法。
12. The mounting method according to claim 11, wherein the mounting method further comprises positioning the through hole in the structure according to any one of claims 1 to 3 and a land wired on the printed circuit board. A mounting method comprising a step of adhering while performing the adhering.
【請求項13】 請求項12に記載の実装方法であっ
て、実装方法はさらに、BGAパッケージのソルダーバ
ンプと前記貫通孔とを貼り合せる工程を有することを特
徴とする実装方法。
13. The mounting method according to claim 12, further comprising a step of bonding a solder bump of a BGA package and the through hole together.
【請求項14】 請求項13に記載の実装方法であっ
て、実装方法はさらに、前記ソルダーバンプを前記貫通
孔の内側に挿入させる工程を有することを特徴とする実
装方法。
14. The mounting method according to claim 13, further comprising the step of inserting the solder bump inside the through hole.
【請求項15】 請求項14に記載の実装方法であっ
て、実装方法はさらに、前記ソルダーバンプに熱源を供
給させ溶かす工程を有することを特徴とする実装方法。
15. The mounting method according to claim 14, further comprising a step of supplying a heat source to the solder bumps to melt the solder bumps.
【請求項16】 請求項15に記載の実装方法であっ
て、実装方法はさらに、前記ソルダーバンプと前記ラン
ド上の半田ペーストとが溶融一体化し半田接合される工
程を有することを特徴とする実装方法。
16. The mounting method according to claim 15, wherein the mounting method further includes a step of melting and integrating the solder bump and the solder paste on the land to perform solder joining. Method.
【請求項17】 請求項16に記載の実装方法であっ
て、実装方法はさらに、前記スペーサーに熱源を供給し
溶かす工程を有することを特徴とする実装方法。
17. The mounting method according to claim 16, wherein the mounting method further includes a step of supplying a heat source to the spacer to melt the spacer.
【請求項18】 請求項17に記載の実装方法であっ
て、実装方法はさらに、前記スペーサーが溶融された後
に熱硬化する工程を有することを特徴とする実装方法。
18. The mounting method according to claim 17, further comprising a step of thermally curing the spacer after the spacer is melted.
【請求項19】 請求項16に記載の実装方法であっ
て、実装方法はさらに、前記BGAパッケージと前記プ
リント回路基板との隙間にアンダーフィル材を塗布する
工程を有することを特徴とする実装方法。
19. The mounting method according to claim 16, further comprising the step of applying an underfill material in a gap between the BGA package and the printed circuit board. .
【請求項20】 請求項19に記載の実装方法であっ
て、実装方法はさらに、前記アンダーフィル材を熱硬化
させる工程を有することを特徴とする実装方法。
20. The mounting method according to claim 19, further comprising the step of thermally curing the underfill material.
【請求項21】 請求項4乃至7のいずれかに記載の構
造体を有して、BGAパッケージのソルダーバンプとプ
リント回路基板に配線されたランドとを接続させる実装
方法として、前記パターン上にスクリーン印刷法を用い
て半田ペーストを印刷する工程を少なくとも有すること
を特徴とする実装方法。
21. A screen having a structure according to any one of claims 4 to 7 as a mounting method for connecting a solder bump of a BGA package and a land wired on a printed circuit board as a mounting method. A mounting method comprising at least a step of printing a solder paste using a printing method.
【請求項22】 請求項21に記載の実装方法であっ
て、実装方法はさらに、請求項4乃至7のいずれかに記
載の構造体内の貫通孔の内輪に形成されている金属とプ
リント回路基板に配線されたランドとを位置合わせを実
施しながら貼り合せる工程を有することを特徴とする実
装方法。
22. The mounting method according to claim 21, wherein the mounting method further includes a metal formed on an inner ring of the through hole in the structure and a printed circuit board. A mounting method, which comprises a step of bonding the land wired to the land while aligning the land.
【請求項23】 請求項22に記載の実装方法であっ
て、実装方法はさらに、BGAパッケージのソルダーバ
ンプと前記貫通孔の内輪に形成されている金属とを接触
させる工程を有することを特徴とする実装方法。
23. The mounting method according to claim 22, further comprising the step of bringing the solder bump of the BGA package into contact with a metal formed on the inner ring of the through hole. How to implement.
【請求項24】 請求項23に記載の実装方法であっ
て、実装方法はさらに、前記ソルダーバンプに熱源を供
給させ溶かす工程を有することを特徴とする実装方法。
24. The mounting method according to claim 23, further comprising the step of supplying a heat source to the solder bumps to melt the solder bumps.
【請求項25】 請求項24に記載の実装方法であっ
て、実装方法はさらに、前記ソルダーバンプと前記金属
とが溶融一体化し半田接合される工程を有することを特
徴とする実装方法。
25. The mounting method according to claim 24, further comprising the step of melting and integrating the solder bumps and the metal and soldering them together.
【請求項26】 請求項25に記載の実装方法であっ
て、実装方法はさらに、前記ソルダーバンプと溶融一体
化した金属と前記ランド上の半田ペーストとが半田接合
される工程を有することを特徴とする実装方法。
26. The mounting method according to claim 25, further comprising a step of solder-bonding a metal melt-integrated with the solder bump and a solder paste on the land. How to implement.
【請求項27】 請求項26に記載の実装方法であっ
て、実装方法はさらに、前記スペーサーに熱源を供給し
溶かす工程を有することを特徴とする実装方法。
27. The mounting method according to claim 26, further comprising the step of supplying a heat source to the spacer to melt the spacer.
【請求項28】 請求項27に記載の実装方法であっ
て、実装方法はさらに、前記スペーサーが溶融された後
に熱硬化する工程を有することを特徴とする実装方法。
28. The mounting method according to claim 27, further comprising a step of thermally curing the spacer after the spacer is melted.
【請求項29】 請求項26に記載の実装方法であっ
て、実装方法はさらに、前記BGAパッケージと前記プ
リント回路基板との隙間にアンダーフィル材を塗布する
工程を有することを特徴とする実装方法。
29. The mounting method according to claim 26, further comprising the step of applying an underfill material in a gap between the BGA package and the printed circuit board. .
【請求項30】 請求項29に記載の実装方法であっ
て、実装方法はさらに、前記アンダーフィル材を熱硬化
させる工程を有することを特徴とする実装方法。
30. The mounting method according to claim 29, further comprising the step of thermally curing the underfill material.
【請求項31】 貫通孔を有し、前記貫通孔の開口部を
有する面の少なくとも1つの面を電子部品と接触させる
構造体。
31. A structure having a through hole, wherein at least one surface having an opening of the through hole is brought into contact with an electronic component.
JP2001235353A 2001-08-02 2001-08-02 Structure and mounting method using this structure Pending JP2003046230A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001235353A JP2003046230A (en) 2001-08-02 2001-08-02 Structure and mounting method using this structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001235353A JP2003046230A (en) 2001-08-02 2001-08-02 Structure and mounting method using this structure

Publications (2)

Publication Number Publication Date
JP2003046230A true JP2003046230A (en) 2003-02-14
JP2003046230A5 JP2003046230A5 (en) 2005-07-07

Family

ID=19066811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001235353A Pending JP2003046230A (en) 2001-08-02 2001-08-02 Structure and mounting method using this structure

Country Status (1)

Country Link
JP (1) JP2003046230A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173460A (en) * 2004-12-17 2006-06-29 Renesas Technology Corp Manufacturing method of semiconductor device
US8446739B2 (en) 2008-12-24 2013-05-21 Kyocera Corporation Circuit device and electronic device
CN111757611A (en) * 2020-06-05 2020-10-09 深圳市隆利科技股份有限公司 Mounting structure applied to miniLED and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173460A (en) * 2004-12-17 2006-06-29 Renesas Technology Corp Manufacturing method of semiconductor device
US8446739B2 (en) 2008-12-24 2013-05-21 Kyocera Corporation Circuit device and electronic device
CN111757611A (en) * 2020-06-05 2020-10-09 深圳市隆利科技股份有限公司 Mounting structure applied to miniLED and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US9545014B2 (en) Flip chip interconnect solder mask
JP4928945B2 (en) Bump-on-lead flip chip interconnect
JPH0888245A (en) Semiconductor device
JP2756184B2 (en) Surface mounting structure of electronic components
JP2018056234A (en) Printed circuit board, electronic apparatus and manufacturing method for printed circuit board
KR20080013865A (en) Method of manufacturing semiconductor device, substrate and semiconductor device
KR101140518B1 (en) Wiring b0ard and semic0nduct0r device
JP4356581B2 (en) Electronic component mounting method
KR101053091B1 (en) Manufacturing Method of Mounting Board
JP2002373967A (en) Semiconductor device and manufacturing method thereof
US20030057572A1 (en) Encapsulation of pin solder for maintaining accuracy in pin position
JP4051570B2 (en) Manufacturing method of semiconductor device
US11342259B2 (en) Electronic module, electronic device, manufacturing method for electronic module, and manufacturing method for electronic device
JP2008227310A (en) Hybrid substrate having two types of wiring boards, electronic device having the same, and method for manufacturing hybrid substrate
JP3913531B2 (en) Spacer and mounting method using the same
JP2003046230A (en) Structure and mounting method using this structure
JP2003243818A (en) Method of mounting semiconductor electronic component
CN111200913B (en) Method for manufacturing electronic substrate and mounting sheet
JP2000151086A (en) Printed circuit unit and method of manufacturing the same
CN100542380C (en) Electronic component mounting method and circuit board and circuit board unit used therefor
JP2001230537A (en) Method for forming solder bump
CN206231042U (en) Metal mask
JP3493999B2 (en) Solder bump forming method and solder bump mounting method
JPH11135552A (en) Semiconductor device manufacturing method
JPH05121411A (en) Formation of connecting bump on electronic component

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040420

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040621

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040628

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20040713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071218