JP2003016922A - Electron emitting device and cathode-ray tube - Google Patents
Electron emitting device and cathode-ray tubeInfo
- Publication number
- JP2003016922A JP2003016922A JP2001194404A JP2001194404A JP2003016922A JP 2003016922 A JP2003016922 A JP 2003016922A JP 2001194404 A JP2001194404 A JP 2001194404A JP 2001194404 A JP2001194404 A JP 2001194404A JP 2003016922 A JP2003016922 A JP 2003016922A
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating layer
- semiconductor substrate
- electron
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 239000012535 impurity Substances 0.000 claims description 50
- 239000000463 material Substances 0.000 claims description 21
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 16
- 238000010894 electron beam technology Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 33
- 229910052710 silicon Inorganic materials 0.000 description 33
- 239000010703 silicon Substances 0.000 description 33
- 238000000034 method Methods 0.000 description 25
- 230000004888 barrier function Effects 0.000 description 20
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 19
- 229910052792 caesium Inorganic materials 0.000 description 16
- 239000010931 gold Substances 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- -1 TiN Chemical class 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 210000003734 kidney Anatomy 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電子放出装置及び
陰極線管に関する。TECHNICAL FIELD The present invention relates to an electron emission device and a cathode ray tube.
【０００２】[0002]
【従来の技術】陰極線管（ＣＲＴ）におけるカソードと
して、現在、熱電子放出に基づく熱陰極（熱カソード）
が主に使用されているが、熱陰極に代わるものとして、
冷陰極が検討されている。冷陰極の候補は幾つか存在す
るが、ドライブ特性、カソードローディング等を考慮す
ると、半導体のｐｎ接合におけるなだれ現象を利用した
アバランシェ・カソード（ＡＣＣ）が有望である。2. Description of the Related Art As a cathode in a cathode ray tube (CRT), a hot cathode based on thermionic emission is currently used.
Is mainly used, but as an alternative to the hot cathode,
Cold cathodes are being considered. Although there are several candidates for cold cathodes, an avalanche cathode (ACC) utilizing an avalanche phenomenon in a semiconductor pn junction is promising in view of drive characteristics, cathode loading, and the like.
【０００３】カソードから電子を放出させるときにカソ
ードに加え得る電流値（単位面積当たりのカソード電流
値Ｉk）であるカソードローディングは、熱陰極が２Ａ
／ｃｍ2程度であるのに対して、アバランシェ・カソー
ドでは１０００Ａ／ｃｍ2程度にもなり、しかも、電流
値によって変化することがないので、広い電流域に亙っ
て蛍光体面上で小さなビームスポットを得ることができ
る。それ故、熱陰極を用いた場合よりも、より高精細な
画像を形成することが可能となるし、アノード電圧の低
減を図ることが可能となる。また、電子ビーム電流値を
３００μＡとしたとき、熱陰極では４０ボルト程度のカ
ソードドライブ電圧が必要とされるのに対して、アバラ
ンシェ・カソードではカソードドライブ電圧は２ボルト
程度でよい。従って、高い周波数（高精細な画像）で
も、入力波形に忠実にカソードを駆動することができる
だけでなく、低消費電力を達成でき、しかも、ビデオ増
幅回路、シールド、ヒートシンク等が不要である。更に
は、熱陰極では出画時間に５〜８秒程度を要するのに対
して、アバランシェ・カソードでは、陰極の加熱を必要
としないので、出画時間はほぼ０秒である。即ち、陰極
線管のスイッチオンと同時に、画像を得ることができ
る。加えて、熱陰極における作動温度が７００〜９００
゜Ｃであるのに対して、アバランシェ・カソードの作動
温度は高々１００゜Ｃ以下であるが故に、熱変形に起因
する特性の変動が少ない。The cathode loading, which is the current value (cathode current value I k per unit area) that can be applied to the cathode when electrons are emitted from the cathode, is 2 A for hot cathodes.
/ Cm 2 while the avalanche cathode has about 1000 A / cm 2 and does not change depending on the current value, a small beam spot on the phosphor surface over a wide current range. Can be obtained. Therefore, it becomes possible to form a higher-definition image and to reduce the anode voltage, as compared with the case where the hot cathode is used. Further, when the electron beam current value is 300 μA, the cathode drive voltage of about 40 V is required for the hot cathode, whereas the cathode drive voltage of about 2 V is sufficient for the avalanche cathode. Therefore, even at a high frequency (high-definition image), not only the cathode can be driven faithfully to the input waveform, but also low power consumption can be achieved, and no video amplifier circuit, shield, heat sink, etc. are required. Further, while the hot cathode requires a display time of about 5 to 8 seconds, the avalanche cathode does not require heating of the cathode, so the display time is almost 0 second. That is, an image can be obtained at the same time when the cathode ray tube is switched on. In addition, the operating temperature at the hot cathode is 700-900.
In contrast, the operating temperature of the avalanche cathode is 100 ° C. or lower at most, so that the characteristic variation due to thermal deformation is small.
【０００４】このような利点を有する従来のアバランシ
ェ・カソードの模式的な一部端面図を図６に示す。アバ
ランシェ・カソードは、真空中に電子を放出する電子放
出領域１０、並びに、電子放出領域１０を挟んで対向し
て配置された第１の偏向電極３１及び第２の偏向電極３
２から成る。電子放出領域１０は、第１の領域ＳＣ
1と、第２の領域ＳＣ2と、第３の領域ＳＣ3と、第４の
領域ＳＣ4と、薄層１４から構成されている。FIG. 6 is a schematic partial end view of a conventional avalanche cathode having such advantages. The avalanche cathode includes an electron emission region 10 that emits electrons in a vacuum, and a first deflection electrode 31 and a second deflection electrode 3 that are arranged to face each other with the electron emission region 10 interposed therebetween.
It consists of two. The electron emission region 10 is the first region SC
1 , the second region SC 2 , the third region SC 3 , the fourth region SC 4, and the thin layer 14.
【０００５】第１の領域ＳＣ1は、シリコン半導体基板
１１の内部に形成され、一部ＳＣ1Aがシリコン半導体基
板１１の表面近傍まで延びており、ｐ形不純物を有す
る。尚、第１の領域ＳＣ1の下には、一種の配線として
機能するｐ高濃度（ｐ+）不純物領域ＳＣ10が形成され
ている。第２の領域ＳＣ2は、シリコン半導体基板１１
の表面近傍まで延びている第１の領域ＳＣ1の部分ＳＣ
1Aの上のシリコン半導体基板１１の部分に形成されてお
り、ｐ+形不純物を有し、且つ、第１の領域ＳＣ1よりも
高い不純物濃度を有する。第３の領域ＳＣ3は、シリコ
ン半導体基板１１の表面近傍まで延びている第１の領域
ＳＣ1の部分ＳＣ1A以外の部分ＳＣ1Bの上のシリコン半
導体基板１１の部分に形成されており、ｎ形不純物を有
する。第４の領域ＳＣ4は、第２の領域ＳＣ2の上のシリ
コン半導体基板１１の表面領域に形成されており、ｎ++
形不純物を有し、且つ、第３の領域ＳＣ3よりも高い不
純物濃度を有する。第４の領域ＳＣ4と第２の領域ＳＣ2
とによってアバランシェ効果を応用したダイオード（か
かるダイオードを、便宜上、アバランシェダイオードと
呼ぶ）が形成されている。第４の領域ＳＣ4及びその近
傍を除く半導体基板１１の表面には酸化膜１２が形成さ
れている。薄層１４は、第４の領域ＳＣ4上に形成され
ており、シリコン半導体基板１１を構成する材料（シリ
コン，Ｓｉ）よりも仕事関数の低い材料（例えばセシウ
ム，Ｃｓ）から構成されている。尚、かかるアバランシ
ェダイオードが形成された領域を電子放出部１３と呼
ぶ。電子放出部１３は、第１の偏向電極３１と第２の偏
向電極３２との間に位置している。The first region SC 1 is formed inside the silicon semiconductor substrate 11, a part of SC 1A extends to the vicinity of the surface of the silicon semiconductor substrate 11, and has a p-type impurity. Below the first region SC 1 , a p high concentration (p + ) impurity region SC 10 functioning as a kind of wiring is formed. The second region SC 2 has a silicon semiconductor substrate 11
Of the first region SC 1 extending to near the surface of the
It is formed in the portion of the silicon semiconductor substrate 11 above 1A , has p + -type impurities, and has an impurity concentration higher than that of the first region SC 1 . The third region SC 3 is formed in the portion of the silicon semiconductor substrate 11 above the portion SC 1B other than the portion SC 1A of the first region SC 1 extending to the vicinity of the surface of the silicon semiconductor substrate 11, and n Has form impurities. The fourth region SC 4 is formed in the surface region of the silicon semiconductor substrate 11 on the second region SC 2 , and n ++
Type impurity and has a higher impurity concentration than the third region SC 3 . Fourth area SC 4 and second area SC 2
Form a diode applying such avalanche effect (this diode is called an avalanche diode for convenience). An oxide film 12 is formed on the surface of the semiconductor substrate 11 except the fourth region SC 4 and its vicinity. The thin layer 14 is formed on the fourth region SC 4 , and is made of a material (for example, cesium, Cs) having a work function lower than that of the material (silicon, Si) forming the silicon semiconductor substrate 11. The region in which the avalanche diode is formed is called the electron emitting portion 13. The electron emitting portion 13 is located between the first deflection electrode 31 and the second deflection electrode 32.
【０００６】第３の領域ＳＣ3の上には絶縁層が形成さ
れている。絶縁層は、ＳｉＯ2から成る第１の絶縁層２
１Ａ，２２Ａ及び第２の絶縁層２１Ｂ，２２Ｂから構成
されている。第１の絶縁層を構成する第１の上層絶縁層
２２Ａ及び第２の絶縁層を構成する第２の上層絶縁層２
２Ｂは、開口部１５の形成のために等方的にエッチング
される結果、これらの側壁は、第１の絶縁層を構成する
第１の下層絶縁層２１Ａ、及び、第２の絶縁層を構成す
る第２の下層絶縁層２１Ｂよりも後退している。更に
は、第１の上層絶縁層２２Ａ及び第２の上層絶縁層２２
Ｂのそれぞれの上に、第１の偏向電極３１及び第２の偏
向電極３２（これらはゲート電極とも呼ばれる）が形成
されている。第１の下層絶縁層２１Ａ、第１の上層絶縁
層２２Ａ、第２の下層絶縁層２１Ｂ及び第２の上層絶縁
層２２Ｂには開口部１５が設けられ、開口部１５の底部
に薄層１４が位置している。第３の領域ＳＣ3の上の酸
化膜１２の部分の上から、開口部１５に面した第１の下
層絶縁層２１Ａの部分１２１Ａの上、更には、第１の下
層絶縁層２１Ａと第１の上層絶縁層２２Ａとの界面に亙
って、また、開口部１５に面した第２の下層絶縁層２１
Ｂの部分１２１Ｂの上、更には、第２の下層絶縁層２１
Ｂと第２の上層絶縁層２２Ｂとの界面に亙って、ＳｉＮ
から成るバリア層２４０が形成されている。第１の偏向
電極３１及び第２の偏向電極３２の上には、第３の絶縁
層２３Ａ，２３Ｂを介してＳｉＮから成るキャップ層２
４１が形成されている。An insulating layer is formed on the third region SC 3 . Insulating layer, a first insulating layer made of SiO 2 2
1A, 22A and second insulating layers 21B, 22B. A first upper insulating layer 22A forming a first insulating layer and a second upper insulating layer 2 forming a second insulating layer
2B is isotropically etched to form the opening 15, and as a result, these side walls form the first lower insulating layer 21A forming the first insulating layer and the second insulating layer. The second lower insulating layer 21B is recessed. Furthermore, the first upper insulating layer 22A and the second upper insulating layer 22
On each of B, a first deflection electrode 31 and a second deflection electrode 32 (these are also called gate electrodes) are formed. The first lower insulating layer 21A, the first upper insulating layer 22A, the second lower insulating layer 21B, and the second upper insulating layer 22B are provided with the opening 15, and the thin layer 14 is provided at the bottom of the opening 15. positioned. From above the oxide film 12 above the third region SC 3 , above the portion 121A of the first lower insulating layer 21A facing the opening 15, and further toward the first lower insulating layer 21A and the first lower insulating layer 21A. The second lower insulating layer 21 facing the opening 15 and over the interface with the upper insulating layer 22A.
On the B part 121B, and further on the second lower insulating layer 21.
SiN over the interface between B and the second upper insulating layer 22B.
Is formed of a barrier layer 240. A cap layer 2 made of SiN is formed on the first deflecting electrode 31 and the second deflecting electrode 32 via the third insulating layers 23A and 23B.
41 are formed.
【０００７】アバランシェ・カソードの上方には、グリ
ッド群が設けられており、アバランシェ・カソードとこ
れらのグリッド群によって電子銃が構成されている。電
子銃の下流には、コンバージェンスヨーク、偏向ヨーク
等が設けられており、その下流には、更に、色選別機
構、蛍光体面等が設けられている。A grid group is provided above the avalanche cathode, and an electron gun is constituted by the avalanche cathode and these grid groups. A convergence yoke, a deflection yoke, etc. are provided downstream of the electron gun, and a color selection mechanism, a phosphor surface, etc. are further provided downstream thereof.
【０００８】アバランシェ・カソードの作動原理は、以
下のとおりである。即ち、第２の領域ＳＣ2と第４の領
域ＳＣ4とによって形成されたアバランシェダイオード
に逆バイアス電圧Ｖdを印加すると、或る逆バイアス電
圧以上で第２の領域ＳＣ2から第４の領域ＳＣ4へと電子
が流れる。云い換えれば、第４の領域ＳＣ4から第２の
領域ＳＣ2への電流（Ｉd）が発生する。即ち、アバラン
シェ効果が発生する。この電子流における電子の内、真
空とのエネルギー隔壁Φ以上のエネルギーを有する電子
が真空中に放出される。尚、真空とのエネルギー隔壁Φ
を低下させるために、セシウム単原子層から成る薄層１
４が第４の領域ＳＣ4の上に形成されている。第１の偏
向電極３１に正の電位を、第２の偏向電極３２に負の電
位を加える。その結果、真空中に放出された電子は、こ
れらの電極３１，３２によって形成された電界により偏
向される。かかる電子は、更に、各種グリッドを通過
し、加速、集束、偏向を受け、最終的に蛍光体面に衝突
し、所望の画像を得ることができる。The operating principle of the avalanche cathode is as follows. That is, when the reverse bias voltage V d is applied to the avalanche diode formed by the second region SC 2 and the fourth region SC 4 , the second region SC 2 to the fourth region are above the certain reverse bias voltage. Electrons flow to SC 4 . Stated words, the current from the fourth region SC 4 to the second region SC 2 (I d) is generated. That is, the avalanche effect occurs. Among the electrons in this electron flow, electrons having an energy equal to or higher than the energy partition wall Φ with the vacuum are emitted into the vacuum. In addition, energy partition with vacuum Φ
Thin layer consisting of cesium monoatomic layer to reduce
4 are formed on the fourth region SC 4 . A positive potential is applied to the first deflecting electrode 31 and a negative potential is applied to the second deflecting electrode 32. As a result, the electrons emitted into the vacuum are deflected by the electric field formed by these electrodes 31, 32. The electrons further pass through various grids, undergo acceleration, focusing, and deflection, and finally collide with the phosphor surface, so that a desired image can be obtained.
【０００９】セシウムから成る薄層１４は、以下の説明
する方法に基づき形成される。即ち、例えば、電子放出
装置の近傍にセシウム源を配置しておく。一方、電子放
出装置と対向する第１グリッドＧ1の面に金（Ａｕ）層
を形成しておく。そして、レーザ照射法や抵抗加熱法に
てセシウム源を加熱して、電子放出装置と対向する第１
グリッドＧ1の部分の金層表面にセシウム原子を堆積さ
せると、セシウムと金とが反応してＡｕ−Ｃｓ層が形成
される。そして、このＡｕ−Ｃｓ層から、Ｃｓ原子が脱
離して、開口部１５の底部に露出したシリコン半導体基
板１１の表面にＣｓ原子が堆積し、セシウムから成る薄
層１４が形成される。The thin layer 14 of cesium is formed according to the method described below. That is, for example, a cesium source is arranged near the electron emission device. On the other hand, a gold (Au) layer is formed on the surface of the first grid G 1 facing the electron emitting device. Then, the cesium source is heated by a laser irradiation method or a resistance heating method, and the
When cesium atoms are deposited on the surface of the gold layer in the portion of the grid G 1 , cesium reacts with gold to form an Au—Cs layer. Then, Cs atoms are desorbed from the Au—Cs layer, and Cs atoms are deposited on the surface of the silicon semiconductor substrate 11 exposed at the bottom of the opening 15 to form a thin layer 14 made of cesium.
【００１０】このとき、アルカリ金属であるセシウム原
子がＳｉＯ2から成る第１及び第２の絶縁層２１Ａ，２
２Ａ，２２Ａ，２２Ｂに侵入すると、第１及び第２の絶
縁層２１Ａ，２２Ａ，２２Ａ，２２Ｂの絶縁耐圧に劣化
が生じる。このような現象の発生を抑制するために、Ｓ
ｉＮから成るバリア層２４０が形成されている。[0010] At this time, the first and second insulating layers 21A cesium atom is an alkali metal composed of SiO 2, 2
When it enters 2A, 22A, 22B, the dielectric strength of the first and second insulating layers 21A, 22A, 22A, 22B deteriorates. In order to suppress the occurrence of such a phenomenon, S
A barrier layer 240 made of iN is formed.
【００１１】[0011]
【発明が解決しようとする課題】第１及び第２の偏向電
極３１，３２によって形成される電子放出部１３近傍の
電界、及び、電子放出部１３から放出された電子の方向
の乱雑性によって、図７に模式的に示すように、電子放
出部１３から放出された電子（図７では、矢印付きの曲
線で示す）は、第１の偏向電極３１側のバリア層２４０
やキャップ層２４１と衝突し、バリア層２４０やキャッ
プ層２４１が負に帯電する。その結果、電子放出部１３
近傍の電界は正から負に変化する部分が生じる。この状
態を、模式的に図８に示すが、点線で示された等電位線
が、バリア層２４０やキャップ層２４１が負に帯電する
結果生じた負の電位である。このような現象が生じる
と、電子放出部１３からの放出電子量が減少してしま
う。また、電界の変化は、バリア層２４０やキャップ層
２４１の帯電量等によって変化するが故に、電子放出部
１３から放出された電子の軌道も、バリア層２４０やキ
ャップ層２４１の帯電量等によって変化する。このよう
な電子の軌道の変化は、電子レンズ設計上、避けなけれ
ばならない。Due to the electric field in the vicinity of the electron emitting portion 13 formed by the first and second deflecting electrodes 31 and 32 and the randomness of the direction of the electrons emitted from the electron emitting portion 13, As schematically shown in FIG. 7, electrons emitted from the electron emitting portion 13 (indicated by a curved line with an arrow in FIG. 7) are included in the barrier layer 240 on the first deflection electrode 31 side.
And the barrier layer 240 and the cap layer 241 are negatively charged. As a result, the electron emission unit 13
The electric field in the vicinity has a part that changes from positive to negative. This state is schematically shown in FIG. 8, and the equipotential lines indicated by the dotted lines are the negative potentials resulting from the negative charging of the barrier layer 240 and the cap layer 241. When such a phenomenon occurs, the amount of electrons emitted from the electron emitting portion 13 decreases. Further, since the change in the electric field changes depending on the charge amount of the barrier layer 240 and the cap layer 241, the trajectory of the electrons emitted from the electron emitting portion 13 also changes depending on the charge amount of the barrier layer 240 and the cap layer 241. To do. Such changes in the electron trajectories must be avoided in the design of the electron lens.
【００１２】従って、本発明の目的は、電子放出部から
放出された電子が衝突したとしても帯電が生じないよう
な構造を有する電子放出装置、及び、かかる電子放出装
置を組み込んだ陰極線管を提供することにある。Therefore, an object of the present invention is to provide an electron-emitting device having a structure in which even if electrons emitted from an electron-emitting portion collide with each other, charging is not generated, and a cathode ray tube incorporating the electron-emitting device. To do.
【００１３】[0013]
【課題を解決するための手段】上記の目的を達成するた
めの本発明の電子放出装置は、（Ａ）真空中に電子を放
出する電子放出部を有し、主たる部分が半導体基板に形
成された電子放出領域、並びに、（Ｂ）該電子放出領域
を挟んで対向して配置された第１の偏向電極及び第２の
偏向電極、から成り、第２の偏向電極に加えられる電位
よりも高い正の電位を第１の偏向電極に加えることによ
って、電子放出部から放出された電子を偏向させる電子
放出装置であって、第１の偏向電極は、半導体基板の上
方に第１の絶縁層を介して配置されており、第２の偏向
電極は、半導体基板の上方に第２の絶縁層を介して配置
されており、第１の絶縁層は、下から、第１の下層絶縁
層及び第１の上層絶縁層から構成され、少なくとも電子
放出領域に面する第１の下層絶縁層の部分は導電層によ
って被覆されていることを特徴とする。An electron emitting device of the present invention for achieving the above object has (A) an electron emitting portion for emitting electrons in a vacuum, a main portion of which is formed on a semiconductor substrate. And a potential higher than the potential applied to the second deflection electrode, and (B) a first deflection electrode and a second deflection electrode which are arranged to face each other with the electron emission region interposed therebetween. An electron-emitting device that deflects electrons emitted from an electron-emitting portion by applying a positive potential to a first deflection electrode, wherein the first deflection electrode has a first insulating layer above a semiconductor substrate. The second deflection electrode is disposed above the semiconductor substrate via the second insulating layer, and the first insulating layer is arranged from the bottom to the first lower insulating layer and the first lower insulating layer. 1 upper insulating layer, facing at least the electron emission region Portion of the lower insulating layer 1 is characterized in that it is covered by a conductive layer.
【００１４】上記の目的を達成するための本発明の陰極
線管は、電子ビームを放出する電子放出装置と、電子放
出装置から射出された電子ビームを加速し、集束するグ
リッド群と、グリッド群を通過した電子ビームが衝突
し、発光する蛍光体層、とを具備する陰極線管であっ
て、電子放出装置は、（Ａ）真空中に電子を放出する電
子放出部を有し、主たる部分が半導体基板に形成された
電子放出領域、並びに、（Ｂ）該電子放出領域を挟んで
対向して配置された第１の偏向電極及び第２の偏向電
極、から成り、第２の偏向電極に加えられる電位よりも
高い正の電位を第１の偏向電極に加えることによって、
電子放出部から放出された電子を偏向させ、第１の偏向
電極は、半導体基板の上方に第１の絶縁層を介して配置
されており、第２の偏向電極は、半導体基板の上方に第
２の絶縁層を介して配置されており、第１の絶縁層は、
下から、第１の下層絶縁層及び第１の上層絶縁層から構
成され、少なくとも電子放出領域に面する第１の下層絶
縁層の部分は導電層によって被覆されていることを特徴
とする。A cathode ray tube of the present invention for achieving the above object comprises an electron emitting device for emitting an electron beam, a grid group for accelerating and focusing the electron beam emitted from the electron emitting device, and a grid group. A cathode ray tube comprising: a phosphor layer that emits light when the electron beam that has passed therethrough collides, wherein the electron emitting device has (A) an electron emitting portion that emits electrons into a vacuum, a main portion of which is a semiconductor. It is composed of an electron emission region formed on the substrate, and (B) a first deflection electrode and a second deflection electrode which are opposed to each other with the electron emission region interposed therebetween, and are added to the second deflection electrode. By applying a positive potential higher than the potential to the first deflection electrode,
Electrons emitted from the electron emitting portion are deflected, and the first deflection electrode is arranged above the semiconductor substrate via the first insulating layer, and the second deflection electrode is arranged above the semiconductor substrate. The first insulating layer is disposed via the second insulating layer.
It is characterized in that it is composed of a first lower insulating layer and a first upper insulating layer from the bottom, and at least a portion of the first lower insulating layer facing the electron emission region is covered with a conductive layer.
【００１５】本発明の電子放出装置あるいは陰極線管
（以下、これらを総称して、単に、本発明と呼ぶ場合が
ある）にあっては、導電層は、第１の下層絶縁層と第１
の上層絶縁層との界面を延在することが、製造工程の簡
素化といった観点から好ましいが、これに限定するもの
ではなく、電子放出領域に面する第１の下層絶縁層の部
分（即ち、第１の下層絶縁層の側壁）のみが導電層によ
って被覆されている構造とすることもできる。In the electron-emitting device or the cathode ray tube of the present invention (hereinafter, these may be collectively referred to simply as the present invention), the conductive layers are the first lower insulating layer and the first lower insulating layer.
Although it is preferable to extend the interface with the upper insulating layer from the viewpoint of simplifying the manufacturing process, the present invention is not limited to this, and the portion of the first lower insulating layer facing the electron emission region (that is, It is also possible to adopt a structure in which only the side wall of the first lower insulating layer is covered with the conductive layer.
【００１６】更なる製造工程の簡素化といった観点から
は、第２の絶縁層も、下から、第２の下層絶縁層及び第
２の上層絶縁層から構成され、少なくとも電子放出領域
に面する第２の下層絶縁層の部分も第２の導電層によっ
て被覆されており、更には、第２の導電層は、第２の下
層絶縁層と第２の上層絶縁層の界面を延在すること構
造、あるいは又、電子放出領域に面する第２の下層絶縁
層の部分（即ち、第２の下層絶縁層の側壁）のみが第２
の導電層によって被覆されている構造とすることが好ま
しい。場合によっては、少なくとも電子放出領域に面す
る第２の下層絶縁層の部分は、従来の電子放出装置と同
様に、ＳｉＮといったバリア層によって被覆されていて
もよい。From the viewpoint of further simplifying the manufacturing process, the second insulating layer is also composed of the second lower insulating layer and the second upper insulating layer from the bottom, and at least faces the electron emission region. The lower insulating layer 2 is also covered with the second conductive layer, and the second conductive layer extends the interface between the second lower insulating layer and the second upper insulating layer. Alternatively, only the portion of the second lower insulating layer facing the electron emission region (ie, the side wall of the second lower insulating layer) is the second.
It is preferable that the structure is covered with the conductive layer. In some cases, at least the portion of the second lower insulating layer facing the electron emission region may be covered with a barrier layer such as SiN as in the conventional electron emission device.
【００１７】導電層や第２の導電層を構成する材料は、
電子放出装置を構成するその他の構成要素との間にエッ
チング選択比をとれる材料であって、例えばセシウム原
子に対するバリア性を有する材料から構成することが好
ましく、具体的には、不純物を含有した多結晶シリコ
ン、アルミニウム（Ａｌ）、タンタル（Ｔａ）、金（Ａ
ｕ）、タングステン（Ｗ）、銅（Ｃｕ）、ＴｉＳｉ2、
ＴａＳｉ2、ＣｏＳｉといった各種シリサイドを挙げる
ことができる。尚、後述する導電材料層を構成する材料
も、電子放出装置を構成するその他の構成要素との間に
エッチング選択比をとれる材料から構成することが好ま
しく、具体的には、上記の材料から適宜選択すればよ
い。導電層や第２の導電層、導電材料層は、約５０Ω／
□以下の抵抗値を有していることが好ましいが、これに
限定するものではない。導電層や第２の導電層、導電材
料層は、例えば、接地しておけばよい。The material forming the conductive layer and the second conductive layer is
It is preferable to use a material that has an etching selection ratio with other constituent elements of the electron-emitting device, for example, a material that has a barrier property against cesium atoms. Crystalline silicon, aluminum (Al), tantalum (Ta), gold (A
u), tungsten (W), copper (Cu), TiSi 2 ,
Various silicides such as TaSi 2 and CoSi can be cited. The material forming the conductive material layer described later is also preferably formed of a material having an etching selection ratio with the other constituent elements of the electron-emitting device, and specifically, from the above materials, as appropriate. Just select it. The conductive layer, the second conductive layer, and the conductive material layer are about 50Ω /
It is preferable that the resistance value be □ or less, but the resistance value is not limited thereto. The conductive layer, the second conductive layer, and the conductive material layer may be grounded, for example.
【００１８】本発明において、電子放出領域を構成する
半導体基板に形成された主たる部分は、（ａ）半導体基
板の内部に形成され、一部が半導体基板の表面近傍まで
延びている、ｐ形不純物を有する第１の領域と、（ｂ）
半導体基板の表面近傍まで延びている第１の領域の該部
分の上の半導体基板の部分に形成され、ｐ形不純物を有
し、且つ、第１の領域よりも高い不純物濃度を有する第
２の領域と、（ｃ）半導体基板の表面近傍まで延びてい
る第１の領域の該部分以外の部分の上の半導体基板の部
分に形成され、ｎ形不純物を有する第３の領域と、
（ｄ）第２の領域の上の半導体基板表面領域に形成さ
れ、ｎ形不純物を有し、且つ、第３の領域よりも高い不
純物濃度を有し、第２の領域とによって、ダイオードか
ら成る電子放出部を形成する第４の領域、から構成さ
れ、電子放出領域は、更に、（ｅ）第４の領域上に形成
され、半導体基板を構成する材料よりも仕事関数の低い
材料から構成された薄層、から成る構造とすることがで
きる。尚、このような構造を有する電子放出装置をアバ
ランシェ方式と呼ぶ。電子放出領域はこのような構造に
限定するものではなく、例えば、熱電子放出を行う領域
が所定の領域に形成された構造とすることもできる。ダ
イオードは、アバランシェ効果を応用したダイオードで
あることが好ましく、かかるダイオードを、便宜上、ア
バランシェダイオードと呼ぶ。In the present invention, the main portion formed on the semiconductor substrate forming the electron emission region is (a) a p-type impurity which is formed inside the semiconductor substrate and partially extends to the vicinity of the surface of the semiconductor substrate. A first region having (b)
A second region is formed in a portion of the semiconductor substrate above the first region extending to the vicinity of the surface of the semiconductor substrate, has a p-type impurity, and has an impurity concentration higher than that of the first region. A region, and (c) a third region formed in a portion of the semiconductor substrate above the portion of the first region extending to the vicinity of the surface of the semiconductor substrate other than the portion and having an n-type impurity,
(D) is formed in the surface region of the semiconductor substrate above the second region, has an n-type impurity, and has a higher impurity concentration than the third region, and is composed of a diode by the second region. A fourth region forming an electron emitting portion, and the electron emitting region is further formed on the (e) fourth region and is made of a material having a work function lower than that of the material forming the semiconductor substrate. It can be a structure consisting of a thin layer. The electron emission device having such a structure is called an avalanche system. The electron emission region is not limited to such a structure, and may have a structure in which a region for thermionic emission is formed in a predetermined region, for example. The diode is preferably a diode to which the avalanche effect is applied, and such a diode is referred to as an avalanche diode for convenience.
【００１９】本発明にあっては、第２の偏向電極に加え
られる電位は、第１の偏向電極に加えられる電位よりも
低いという条件を満たす限りにおいて、本質的には任意
であるが、第２の偏向電極に加えられる電位を負とし、
第２の偏向電極に加えられる電位の絶対値と、第１の偏
向電極に加えられる電位の絶対値とを等しくすることが
望ましい。In the present invention, the potential applied to the second deflection electrode is essentially arbitrary as long as it satisfies the condition that it is lower than the potential applied to the first deflection electrode. The potential applied to the deflection electrode of 2 is negative,
It is desirable to make the absolute value of the potential applied to the second deflection electrode equal to the absolute value of the potential applied to the first deflection electrode.
【００２０】本発明の陰極線管においては、グリッド群
を構成するグリッドの内、電子放出装置に隣接した第１
グリッドには電子ビームを通過させる貫通孔が設けられ
ており、電子放出装置の軸線を基準としたとき、該貫通
孔は、電子放出部よりも外側に位置することが好まし
い。第１グリッドをこのような配置とすることによっ
て、陰極線管内にて生成したイオンが、直接、電子放出
部に衝突し、電子放出部に損傷が発生することを防止で
きるし、薄層を構成する材料を薄層に供給する供給源と
して機能させることができる。貫通孔の平面形状は、電
子放出部から放出された電子が容易に且つ確実に通過で
きる形状であれば、本質的には、任意の形状とすること
ができ、例えば、矩形や腎臓形を挙げることができる。
尚、陰極線管内にて生成したイオンによって第１の偏向
電極や第２の偏向電極が損傷を受けることを防止すると
いった観点から、第１の偏向電極及び第２の偏向電極の
上に、場合によっては、更に、第１の上層絶縁層及び第
２の上層絶縁層の上に、第３の絶縁層を介して導電材料
層が形成されている構造とすることが好ましいが、第３
の絶縁層及び導電材料層の形成は必須ではない。In the cathode ray tube of the present invention, of the grids forming the grid group, the first one adjacent to the electron-emitting device.
The grid is provided with a through hole that allows an electron beam to pass therethrough, and the through hole is preferably located outside the electron emitting portion when the axis of the electron emitting device is used as a reference. By arranging the first grid in such a manner, it is possible to prevent ions generated in the cathode ray tube from directly colliding with the electron emitting portion and damaging the electron emitting portion, and to form a thin layer. It can serve as a source of material for the thin layer. The planar shape of the through hole can be essentially any shape as long as the electrons emitted from the electron emitting portion can pass through easily and reliably. For example, a rectangular shape or a kidney shape can be given. be able to.
In order to prevent the first deflecting electrode and the second deflecting electrode from being damaged by the ions generated in the cathode ray tube, depending on the case, the first deflecting electrode and the second deflecting electrode may be Preferably has a structure in which a conductive material layer is formed on the first upper insulating layer and the second upper insulating layer with a third insulating layer interposed therebetween.
It is not essential to form the insulating layer and the conductive material layer.
【００２１】グリッド群を、例えば、第１グリッド、第
２グリッド（加速電極）、主フォーカスレンズを構成す
るグリッド、四重極を構成するグリッドの組合せから構
成することができる。カラー陰極線管用電子銃（本発明
の電子放出装置と各種のグリッドから構成される）とし
て、例えば、バイポテンシャルフォーカスレンズ形式、
ユニポテンシャルフォーカスレンズ形式、ハイバイポテ
ンシャルフォーカスレンズ形式、トライポテンシャルフ
ォーカスレンズ形式、ハイユニポテンシャルフォーカス
レンズ形式、バイユニポテンシャルフォーカスレンズ形
式、ユニバイポテンシャルフォーカスレンズ形式のカラ
ー陰極線管用電子銃を挙げることができる。The grid group can be composed of, for example, a combination of a first grid, a second grid (accelerating electrode), a grid forming a main focus lens, and a grid forming a quadrupole. As an electron gun for a color cathode ray tube (comprising the electron emitting device of the present invention and various grids), for example, a bipotential focus lens type,
Examples include a unipotential focus lens type, a high-bipotential focus lens type, a tri-potential focus lens type, a high unipotential focus lens type, a bi-unipotential focus lens type, and a unibipotential focus lens type color cathode ray tube electron gun.
【００２２】陰極線管を構成するその他の構成部品とし
て、例えば、コンバージェンスヨークや偏向ヨーク、ア
パーチャグリル方式、シャドウマスク方式といった色選
別機構等の従来の陰極線管に使用されている部品を挙げ
ることができる。Examples of other components constituting the cathode ray tube include components used in conventional cathode ray tubes such as a convergence yoke, a deflection yoke, a color selection mechanism such as an aperture grill system and a shadow mask system. .
【００２３】本発明の陰極線管においては、電子放出装
置を１つ備えていてもよいし、複数、備えていてもよ
い。例えば、３原色（Ｒ，Ｇ，Ｂ）を表示するカラー陰
極線管にあっては、各色毎に１つの電子放出装置を備え
ていてもよい。１つの電子放出装置に、２以上の電子放
出領域が備えられていてもよい。The cathode ray tube of the present invention may include one electron emitting device or a plurality of electron emitting devices. For example, a color cathode ray tube displaying three primary colors (R, G, B) may be provided with one electron emitting device for each color. One electron-emitting device may be provided with two or more electron-emitting regions.
【００２４】更には、本発明の陰極線管においては、電
子放出装置の軸線を基準としたとき、電子放出装置の外
側に向かって電子放出部から電子ビームが射出され、該
電子ビームは中空状である構成とすることが好ましい。
電子ビームをこのような構成とするためには、例えば、
電子放出部をリング状としたり、複数の電子放出領域を
備える構成とし、電子放出装置から電子が放出される領
域を制限すればよい。電子ビームを中空状とすることに
よって、主フォーカスレンズにおける収差の低減を図る
ことができる。Further, in the cathode ray tube of the present invention, when the axis of the electron emitting device is used as a reference, the electron beam is emitted from the electron emitting portion toward the outside of the electron emitting device, and the electron beam is hollow. It is preferable to have a certain configuration.
To make the electron beam have such a configuration, for example,
The electron emitting portion may be formed in a ring shape or may be configured to have a plurality of electron emitting regions to limit the region where electrons are emitted from the electron emitting device. By making the electron beam hollow, it is possible to reduce aberrations in the main focus lens.
【００２５】第１の下層絶縁層、第１の上層絶縁層、第
２の下層絶縁層、第２の上層絶縁層、第３の絶縁層を構
成する材料として、ＳｉＯ2、ＳｉＮ、ＳｉＯＮ、ガラ
スペースト硬化物を単独あるいは適宜組み合わせて使用
することができる。絶縁層の形成には、ＣＶＤ法、塗布
法、スパッタ法、スクリーン印刷法等の公知のプロセス
が利用できる。As materials for the first lower insulating layer, the first upper insulating layer, the second lower insulating layer, the second upper insulating layer, and the third insulating layer, SiO 2 , SiN, SiON, and glass are used. The paste cured product can be used alone or in appropriate combination. A known process such as a CVD method, a coating method, a sputtering method, or a screen printing method can be used for forming the insulating layer.
【００２６】第１の偏向電極及び第２の偏向電極を構成
する材料として、モリブデン（Ｍｏ）、ニッケル（Ｎ
ｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃ
ｏ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、タ
ンタル（Ｔａ）、鉄（Ｆｅ）、銅（Ｃｕ）、ニオブ（Ｎ
ｂ）、アルミニウム（Ａｌ）、白金（Ｐｔ）及び亜鉛
（Ｚｎ）から成る群から選択された少なくとも１種類の
金属、これらの金属元素を含む合金あるいは化合物（例
えばＴｉＮ等の窒化物や、ＷＳｉ2、ＭｏＳｉ2、ＴｉＳ
ｉ2、ＴａＳｉ2等のシリサイド）、あるいはアモルファ
スシリコンやポリシリコンといったシリコン（Ｓｉ）等
の半導体、ＩＴＯ（インジウム錫酸化物）を例示するこ
とができる。第１の偏向電極及び第２の偏向電極の形成
方法として、例えば電子ビーム蒸着法や熱フィラメント
蒸着法といった蒸着法、スパッタ法、ＣＶＤ法やイオン
プレーティング法とエッチング法との組合せ、スクリー
ン印刷法、メッキ法等を挙げることができる。スクリー
ン印刷法やメッキ法によれば、直接、第１の偏向電極及
び第２の偏向電極を形成することが可能である。As materials for the first deflecting electrode and the second deflecting electrode, molybdenum (Mo) and nickel (N) are used.
i), titanium (Ti), chromium (Cr), cobalt (C
o), tungsten (W), zirconium (Zr), tantalum (Ta), iron (Fe), copper (Cu), niobium (N
b), at least one kind of metal selected from the group consisting of aluminum (Al), platinum (Pt) and zinc (Zn), alloys or compounds containing these metal elements (for example, nitride such as TiN, WSi 2 , MoSi 2 , TiS
Examples thereof include i 2 , silicide (such as TaSi 2 ), semiconductors such as silicon (Si) such as amorphous silicon and polysilicon, and ITO (indium tin oxide). As a method of forming the first deflection electrode and the second deflection electrode, for example, an evaporation method such as an electron beam evaporation method or a hot filament evaporation method, a sputtering method, a CVD method, a combination of an ion plating method and an etching method, or a screen printing method. , A plating method and the like. According to the screen printing method or the plating method, it is possible to directly form the first deflection electrode and the second deflection electrode.
【００２７】電子放出装置をアバランシェ方式とする場
合、半導体基板としてシリコン半導体基板を挙げること
ができる。第２の領域の不純物濃度は、例えば、１×１
０17／ｃｍ3〜１×１０19／ｃｍ3とすればよく、一方、
第４の領域の不純物濃度は、例えば、１×１０19／ｃｍ
3〜１×１０21／ｃｍ3とすればよい。また、第４の領域
の厚さを、１０ｎｍ乃至３０ｎｍとすることが望まし
い。第４の領域の厚さが厚すぎると、第４の領域から電
子が放出されなくなる。一方、第４の領域の厚さが薄す
ぎると、所望の不純物濃度に達せず、予定している機能
を発現しない可能性がある。また、第４の領域の直流抵
抗が大きくなりすぎて、アバランシェ方式の電子放出装
置の温度特性が悪化する。薄層を構成する材料として、
例えば、セシウム（Ｃｓ）を挙げることができる。半導
体基板がシリコン半導体基板から成る場合、シリコン
（Ｓｉ）の仕事関数は４．５ｅＶであるのに対して、セ
シウムの仕事関数は１．７ｅＶである。薄層は、セシウ
ムの単原子層から構成されていることが好ましい。When the electron emission device is of the avalanche type, a silicon semiconductor substrate can be used as the semiconductor substrate. The impurity concentration of the second region is, for example, 1 × 1.
0 17 / cm 3 to 1 × 10 19 / cm 3 , while,
The impurity concentration of the fourth region is, for example, 1 × 10 19 / cm 3.
It may be 3 to 1 × 10 21 / cm 3 . Further, it is desirable that the thickness of the fourth region be 10 nm to 30 nm. If the thickness of the fourth region is too thick, no electrons will be emitted from the fourth region. On the other hand, if the thickness of the fourth region is too thin, the desired impurity concentration may not be reached and the intended function may not be exhibited. Further, the DC resistance in the fourth region becomes too large, and the temperature characteristics of the avalanche type electron-emitting device deteriorate. As the material that constitutes the thin layer,
For example, cesium (Cs) can be mentioned. When the semiconductor substrate is a silicon semiconductor substrate, the work function of silicon (Si) is 4.5 eV, whereas the work function of cesium is 1.7 eV. The thin layer is preferably composed of a monoatomic layer of cesium.
【００２８】本発明においては、少なくとも電子放出領
域に面する第１の下層絶縁層の部分が導電層によって被
覆されているので、電子放出部から放出された電子が導
電層と衝突しても、導電層が帯電することがない。In the present invention, since at least the portion of the first lower insulating layer facing the electron emission region is covered with the conductive layer, even if the electrons emitted from the electron emission portion collide with the conductive layer, The conductive layer is not charged.
【００２９】[0029]
【発明の実施の形態】以下、図面を参照して、発明の実
施の形態（以下、実施の形態と略称する）に基づき本発
明を説明する。BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described below with reference to the drawings on the basis of an embodiment of the invention (hereinafter, simply referred to as an embodiment).
【００３０】（実施の形態１）実施の形態１の電子放出
装置の模式的な一部端面図を図１に示し、模式的な平面
図を図２の（Ａ）及び（Ｂ）に示す。ここで、図１は、
図２の（Ａ）あるいは図２の（Ｂ）の線Ａ−Ａに沿った
模式的な一部端面図である。実施の形態１の電子放出装
置はアバランシェ・カソード方式であり、基本的には、
従来のアバランシェ・カソードと同様の構造を有する。
即ち、この電子放出装置は、真空中に電子を放出する電
子放出領域１０、並びに、電子放出領域１０を挟んで対
向して配置された第１の偏向電極３１及び第２の偏向電
極３２から構成されている。電子放出領域１０は、主た
る部分が半導体基板１１に形成されており、真空中に電
子を放出する電子放出部１３を有する。具体的には、電
子放出領域１０は、第１の領域ＳＣ1と、第２の領域Ｓ
Ｃ2と、第３領域ＳＣ3と、第４の領域ＳＣ4と、薄層１
４から構成されている。また、第１の偏向電極３１は、
半導体基板１１の上方に第１の絶縁層を介して配置され
ており、第２の偏向電極３２は、半導体基板１１の上方
に第２の絶縁層を介して配置されている。第１の絶縁層
は、下から、第１の下層絶縁層２１Ａ及び第１の上層絶
縁層２２Ａから構成され、第２の絶縁層は、下から、第
２の下層絶縁層２１Ｂ及び第２の上層絶縁層２２Ｂから
構成されている。(Embodiment 1) A schematic partial end view of an electron emission device of Embodiment 1 is shown in FIG. 1, and a schematic plan view is shown in FIGS. 2 (A) and 2 (B). Here, in FIG.
FIG. 3 is a schematic partial end view taken along the line AA in FIG. 2A or FIG. The electron emission device of the first embodiment is an avalanche cathode type, and basically,
It has the same structure as a conventional avalanche cathode.
That is, this electron emission device is composed of an electron emission region 10 that emits electrons into a vacuum, and a first deflection electrode 31 and a second deflection electrode 32 that are arranged to face each other with the electron emission region 10 interposed therebetween. Has been done. The electron emission region 10 has a main portion formed on the semiconductor substrate 11, and has an electron emission portion 13 that emits electrons in a vacuum. Specifically, the electron emission region 10 includes a first region SC 1 and a second region S 1.
C 2 , the third region SC 3 , the fourth region SC 4, and the thin layer 1
It is composed of 4. In addition, the first deflection electrode 31 is
The second deflection electrode 32 is arranged above the semiconductor substrate 11 via the first insulating layer, and the second deflection electrode 32 is arranged above the semiconductor substrate 11 via the second insulating layer. The first insulating layer is composed of the first lower insulating layer 21A and the first upper insulating layer 22A from the bottom, and the second insulating layer is the second lower insulating layer 21B and the second insulating layer from the bottom. It is composed of an upper insulating layer 22B.
【００３１】第１の領域ＳＣ1は、シリコン半導体基板
１１の内部に形成され、一部ＳＣ1Aがシリコン半導体基
板１１の表面近傍まで延びており、ｐ形不純物を有す
る。尚、第１の領域ＳＣ1の下には、一種の配線として
機能するｐ高濃度（ｐ+）不純物領域ＳＣ10が形成され
ている。第２の領域ＳＣ2は、シリコン半導体基板１１
の表面近傍まで延びている第１の領域ＳＣ1の部分ＳＣ
1Aの上のシリコン半導体基板１１の部分に形成されてお
り、ｐ+形不純物を有し、且つ、第１の領域ＳＣ1よりも
高い不純物濃度（例えば、５×１０17／ｃｍ3）を有す
る。第３の領域ＳＣ3は、シリコン半導体基板１１の表
面近傍まで延びている第１の領域ＳＣ1の部分ＳＣ1A以
外の部分ＳＣ1Bの上のシリコン半導体基板１１の部分に
形成されており、ｎ形不純物を有する。第４の領域ＳＣ
4は、第２の領域ＳＣ2の上のシリコン半導体基板１１の
表面領域に形成されており、ｎ++形不純物を有し、且
つ、第３の領域ＳＣ3よりも高い不純物濃度（例えば、
１×１０20／ｃｍ3）を有する。第４の領域ＳＣ4の厚さ
を３０ｎｍとした。第４の領域ＳＣ4と第２の領域ＳＣ2
とによって、アバランシェダイオードが形成されてい
る。第４の領域ＳＣ4及びその近傍を除く半導体基板１
１の表面には酸化膜１２が形成されている。薄層１４
は、第４の領域ＳＣ4上に形成され、シリコン半導体基
板１１を構成する材料（シリコン，Ｓｉ）よりも仕事関
数の低い材料（具体的にはセシウム，Ｃｓ）から構成さ
れており、セシウム単原子層から成る。アバランシェダ
イオードが形成された領域が電子放出部１３に相当す
る。電子放出部１３は、第１の偏向電極３１と第２の偏
向電極３２との間に位置している。ｐ高濃度不純物領域
ＳＣ10及び第３の領域ＳＣ3には、それぞれ、電極（図
示せず）が形成されており、かかる電極から逆バイアス
電圧Ｖdを印加する。The first region SC 1 is formed inside the silicon semiconductor substrate 11, a part of SC 1A extends to the vicinity of the surface of the silicon semiconductor substrate 11, and has a p-type impurity. Below the first region SC 1 , a p high concentration (p + ) impurity region SC 10 functioning as a kind of wiring is formed. The second region SC 2 has a silicon semiconductor substrate 11
Of the first region SC 1 extending to near the surface of the
It is formed in the portion of the silicon semiconductor substrate 11 above 1A , has ap + -type impurity, and has a higher impurity concentration (for example, 5 × 10 17 / cm 3 ) than the first region SC 1. . The third region SC 3 is formed in the portion of the silicon semiconductor substrate 11 above the portion SC 1B other than the portion SC 1A of the first region SC 1 extending to the vicinity of the surface of the silicon semiconductor substrate 11, and n Has form impurities. Fourth area SC
4 is formed in the surface region of the silicon semiconductor substrate 11 on the second region SC 2 , has an n ++ -type impurity, and has an impurity concentration higher than that of the third region SC 3 (for example,
1 × 10 20 / cm 3 ). The thickness of the fourth region SC 4 was set to 30 nm. Fourth area SC 4 and second area SC 2
And form an avalanche diode. Semiconductor substrate 1 excluding the fourth region SC 4 and its vicinity
An oxide film 12 is formed on the surface of 1. Thin layer 14
Is formed on the fourth region SC 4 and is made of a material (specifically, cesium or Cs) having a work function lower than that of the material (silicon or Si) forming the silicon semiconductor substrate 11. It consists of atomic layers. The region where the avalanche diode is formed corresponds to the electron emitting portion 13. The electron emitting portion 13 is located between the first deflection electrode 31 and the second deflection electrode 32. An electrode (not shown) is formed in each of the p high-concentration impurity region SC 10 and the third region SC 3 , and a reverse bias voltage V d is applied from the electrode.
【００３２】第３の領域ＳＣ3の上には、下から、第１
の下層絶縁層２１Ａ及び第１の上層絶縁層２２Ａが積層
され、また、第２の下層絶縁層２１Ｂ及び第２の上層絶
縁層２２Ｂが積層されている。これらの第１の絶縁層２
１Ａ，２２Ａ及び第２の絶縁層２１Ｂ，２２Ｂは、Ｓｉ
Ｏ2から成る。第１の上層絶縁層２２Ａの上には、不純
物（例えば、リン）を含有した多結晶シリコンから成る
第１の偏向電極３１が形成され、第２の上層絶縁層２２
Ｂの上には、不純物（例えば、リン）を含有した多結晶
シリコンから成る第２の偏向電極３２が形成されてい
る。第１及び第２の絶縁層２１Ａ，２２Ａ，２１Ｂ，２
２Ｂには開口部１５が設けられ、開口部１５の底部に薄
層１４が位置している。Above the third area SC 3 , from the bottom to the first
The lower insulating layer 21A and the first upper insulating layer 22A are stacked, and the second lower insulating layer 21B and the second upper insulating layer 22B are stacked. These first insulating layers 2
1A, 22A and the second insulating layers 21B, 22B are made of Si
It consists of O 2 . A first deflection electrode 31 made of polycrystalline silicon containing impurities (eg, phosphorus) is formed on the first upper insulating layer 22A, and the second upper insulating layer 22 is formed.
A second deflection electrode 32 made of polycrystalline silicon containing impurities (for example, phosphorus) is formed on B. First and second insulating layers 21A, 22A, 21B, 2
2B is provided with an opening 15, and the thin layer 14 is located at the bottom of the opening 15.
【００３３】実施の形態１の電子放出装置にあっては、
少なくとも電子放出領域１０に面する第１の下層絶縁層
２１Ａの部分１２１Ａが導電層４０Ａによって被覆され
ている。尚、導電層４０Ａは、第１の下層絶縁層２１Ａ
と第１の上層絶縁層２２Ａの界面を延在しており、更に
は、第３の領域ＳＣ3の上の酸化膜１２の部分の上にも
延在している。一方、第２の導電層４０Ｂが、電子放出
領域１０に面する第２の下層絶縁層２１Ｂの部分１２１
Ｂ、第２の下層絶縁層２１Ｂと第２の上層絶縁層２２Ｂ
の界面にも延在している。導電層４０Ａ及び第２の導電
層４０Ｂは、不純物（例えば、リン）を含有した多結晶
シリコンから成り、抵抗値は１０Ω／□乃至２０Ω／□
である。導電層４０Ａ、第２の導電層４０Ｂは、図示し
ない配線を介して第３の領域ＳＣ3と接続されている。In the electron emission device of the first embodiment,
At least a portion 121A of the first lower insulating layer 21A facing the electron emission region 10 is covered with the conductive layer 40A. The conductive layer 40A is the first lower insulating layer 21A.
And the first upper insulating layer 22A, and further extends over the portion of the oxide film 12 above the third region SC3. On the other hand, the second conductive layer 40B is the portion 121 of the second lower insulating layer 21B facing the electron emission region 10.
B, second lower insulating layer 21B and second upper insulating layer 22B
Also extends to the interface. The conductive layer 40A and the second conductive layer 40B are made of polycrystalline silicon containing impurities (for example, phosphorus) and have a resistance value of 10Ω / □ to 20Ω / □.
Is. The conductive layer 40A and the second conductive layer 40B are connected to the third region SC 3 via a wiring (not shown).
【００３４】また、第１の上層絶縁層２２Ａ、第２の上
層絶縁層２２Ｂ、第１の偏向電極３１及び第２の偏向電
極３２上には、第３の絶縁層２３Ａ，２３Ｂを介して導
電材料層４１が形成されている。導電材料層４１は不純
物（例えば、リン）を含有した多結晶シリコンから成
る。導電材料層４１は、図示しない配線を介して第１の
偏向電極３１、第２の偏向電極３２と接続されている。Further, the first upper insulating layer 22A, the second upper insulating layer 22B, the first deflecting electrode 31 and the second deflecting electrode 32 are electrically conductive on the third insulating layers 23A and 23B. The material layer 41 is formed. The conductive material layer 41 is made of polycrystalline silicon containing impurities (for example, phosphorus). The conductive material layer 41 is connected to the first deflecting electrode 31 and the second deflecting electrode 32 via a wiring (not shown).
【００３５】電子放出部１３、第１の偏向電極３１、第
２の偏向電極３２の配置を、図２の（Ａ）及び（Ｂ）に
模式的な平面図として示す。電子放出部１３、第１の偏
向電極３１、第２の偏向電極３２を明確化するために、
斜線を付した。図２の（Ａ）に示す例においては、２つ
の矩形の電子放出部１３のそれぞれの外側に、矩形の第
１の偏向電極３１が配置され、２つの電子放出部１３の
間に矩形の第２の偏向電極３２が配置されている。即
ち、１つの電子放出装置には、２つの電子放出領域１０
が設けられている。一方、図２の（Ｂ）に示す例におい
ては、リング状の電子放出部１３の外側に、リング状の
第１の偏向電極３１が配置され、リング状の電子放出部
１３の内側に円形の第２の偏向電極３２が配置されてい
る。The arrangement of the electron emitting portion 13, the first deflecting electrode 31, and the second deflecting electrode 32 is shown in FIGS. 2A and 2B as a schematic plan view. In order to clarify the electron emitting portion 13, the first deflection electrode 31, and the second deflection electrode 32,
It is shaded. In the example shown in FIG. 2A, a rectangular first deflection electrode 31 is arranged outside each of the two rectangular electron emitting portions 13, and a rectangular first deflecting electrode 31 is arranged between the two electron emitting portions 13. Two deflection electrodes 32 are arranged. That is, one electron-emitting device has two electron-emitting regions 10
Is provided. On the other hand, in the example shown in FIG. 2B, the ring-shaped first deflection electrode 31 is arranged outside the ring-shaped electron emitting portion 13, and the circular first deflection electrode 31 is formed inside the ring-shaped electron emitting portion 13. The second deflection electrode 32 is arranged.
【００３６】第２の偏向電極３２に加えられる電位（例
えば、−１０ボルト）よりも高い正の電位（例えば、１
０ボルト）を第１の偏向電極３１に加えることによっ
て、電子放出部１３から放出された電子を、第１の偏向
電極３１側に偏向させる。電子放出部１３から放出され
た電子は、導電層４０Ａや導電材料層４１と衝突する
が、導電層４０Ａ及び導電材料層４１は、第３の領域Ｓ
Ｃ3及び第１の偏向電極３１等と接続されているので、
これらが帯電することがない。従って、電子放出部１３
からの放出電子量が減少してしまったり、電子放出部１
３から放出された電子の軌道が変化するといった問題の
発生を回避することができる。A positive potential (eg, 1) higher than the potential applied to the second deflecting electrode 32 (eg, -10 volts).
By applying 0 volt) to the first deflecting electrode 31, the electrons emitted from the electron emitting portion 13 are deflected to the first deflecting electrode 31 side. The electrons emitted from the electron emitting portion 13 collide with the conductive layer 40A and the conductive material layer 41, but the conductive layer 40A and the conductive material layer 41 are not included in the third region S.
Since it is connected to C 3 and the first deflection electrode 31, etc.,
These are not charged. Therefore, the electron emission unit 13
The amount of electrons emitted from the
It is possible to avoid the problem that the orbit of the electrons emitted from 3 changes.
【００３７】図３の（Ａ）に概念図を示すように、実施
の形態１の陰極線管にあっては、グリッド群を構成する
グリッドの内、電子放出装置に隣接した第１グリッドＧ
1には電子ビームを通過させる貫通孔５０が設けられて
おり、電子放出装置の軸線ＬＮ0を基準としたとき、貫
通孔は、電子放出部１３よりも外側に位置する。また、
実施の形態１の陰極線管には、複数（具体的には、３原
色Ｒ，Ｇ，Ｂ用の３つ）の電子放出装置が備えられてい
る。尚、図３の（Ｂ）に概念図を示すように、電子放出
装置の軸線を基準としたとき、電子放出装置の外側に向
かって電子放出部１３から電子ビームが射出され、電子
ビームは中空状である。図３の（Ｂ）において、参照番
号５１は主フォーカスレンズであり、参照番号５２は蛍
光体層が形成された蛍光体面である。尚、蛍光体層は、
所望のパターンに基づき、ガラス製のパネル部の内面に
形成されている。陰極線管には、その他、コンバージェ
ンスヨーク、偏向ヨーク、色選別機構等が設けられてい
るが、それらの図示は省略した。As shown in the conceptual diagram of FIG. 3A, in the cathode ray tube of the first embodiment, the first grid G adjacent to the electron-emitting device among the grids forming the grid group.
1 is provided with a through hole 50 for passing an electron beam, and the through hole is located outside the electron emitting portion 13 with reference to the axis LN 0 of the electron emitting device. Also,
The cathode ray tube of the first embodiment is provided with a plurality of (specifically, three for the three primary colors R, G, B) electron-emitting devices. As shown in the conceptual diagram of FIG. 3B, when the axis of the electron emitting device is used as a reference, the electron beam is emitted from the electron emitting portion 13 toward the outside of the electron emitting device, and the electron beam is hollow. It is a state. In FIG. 3B, reference numeral 51 is a main focus lens, and reference numeral 52 is a phosphor surface on which a phosphor layer is formed. The phosphor layer is
It is formed on the inner surface of the glass panel portion based on a desired pattern. The cathode ray tube is also provided with a convergence yoke, a deflection yoke, a color selection mechanism, etc., but they are not shown.
【００３８】電子放出装置の作動原理は、従来のアバラ
ンシェ・カソードの作動原理と同様であり、詳細な説明
は省略する。The operating principle of the electron-emitting device is the same as the operating principle of the conventional avalanche cathode, and detailed description thereof will be omitted.
【００３９】実施の形態１の電子放出装置は、以下に例
示する方法によって製造することができる。即ち、先
ず、シリコン半導体基板１１の表面に熱酸化法にて酸化
膜１２を形成する。次いで、シリコン半導体基板１１
に、イオン注入法に基づき、ｐ高濃度不純物領域Ｓ
Ｃ10、第１の領域ＳＣ1、第３の領域ＳＣ3、第２の領域
ＳＣ2を形成する。次いで、例えばＣＶＤ法にて全面に
ＳｉＯ2から成る第１の下層絶縁層２１Ａ及び第２の下
層絶縁層２１Ｂを形成し、第１の下層絶縁層２１Ａ及び
第２の下層絶縁層２１Ｂに開口部１５を形成する。そし
て、イオン注入法にて第４の領域ＳＣ4を形成する。そ
の後、第１の下層絶縁層２１Ａ、第２の下層絶縁層２１
Ｂ及び露出したシリコン半導体基板１１の部分の上に不
純物を含有する多結晶シリコンから成る導電層４０Ａ及
び第２の導電層４０ＢをＣＶＤ法にて成膜し、更に、導
電層４０Ａ及び第２の導電層４０Ｂ上にＣＶＤ法にてＳ
ｉＯ2から成る第１の上層絶縁層２２Ａ及び第２の上層
絶縁層２２Ｂを形成する。The electron emission device of the first embodiment can be manufactured by the method illustrated below. That is, first, the oxide film 12 is formed on the surface of the silicon semiconductor substrate 11 by the thermal oxidation method. Then, the silicon semiconductor substrate 11
Based on the ion implantation method, the p high-concentration impurity region S
C 10 , a first region SC 1 , a third region SC 3 and a second region SC 2 are formed. Then, a first lower insulating layer 21A and a second lower insulating layer 21B made of SiO 2 are formed on the entire surface by, for example, a CVD method, and openings are formed in the first lower insulating layer 21A and the second lower insulating layer 21B. Form 15. Then, the fourth region SC 4 is formed by the ion implantation method. After that, the first lower insulating layer 21A and the second lower insulating layer 21
A conductive layer 40A and a second conductive layer 40B made of polycrystalline silicon containing impurities are formed on B and the exposed portion of the silicon semiconductor substrate 11 by a CVD method, and further, the conductive layer 40A and the second conductive layer 40A are formed. S is formed on the conductive layer 40B by the CVD method.
forming a first upper-layer insulation layer 22A and the second upper insulating layer 22B made of iO 2.
【００４０】次いで、第１の上層絶縁層２２Ａ上に第１
の偏向電極３１を形成し、第２の上層絶縁層２２Ｂ上に
第２の偏向電極３２を形成する。その後、第１の上層絶
縁層２２Ａ、第２の上層絶縁層２２Ｂ、第１及び第２の
偏向電極３１，３２上にＳｉＯ2から成る第３の絶縁層
２３Ａを形成し、第１及び第２の偏向電極３１，３２上
の第３の絶縁層２３Ａに開口部（図示せず）を形成し
て、開口部内を含む第３の絶縁層２３Ａ上に配線（図示
せず）を形成する。その後、全面に第３の絶縁層２３Ｂ
を形成し、更に、その上に導電材料層４１を形成する。
その後、電子放出部１３の上方の導電材料層４１、第３
の絶縁層２３Ｂ，２３Ａに開口部を形成して、かかる開
口部の底部に第１及び第２の偏向電極３１，３２を露出
させる。そして、更に、第１の上層絶縁層２２Ａ及び第
２の上層絶縁層２２Ｂに開口部１５を形成して、導電層
４０Ａ、第２の導電層４０Ｂを露出させる。尚、第１の
上層絶縁層２２Ａ及び第２の上層絶縁層２２Ｂを等方的
にエッチングすることによって、第３の絶縁層２３Ａ，
２３Ｂの側壁、第１の上層絶縁層２２Ａ及び第２の上層
絶縁層２２Ｂの側壁は後退する。その後、第４の領域Ｓ
Ｃ4及びその近傍の上方に位置する導電層４０Ａ及び第
２の導電層４０Ｂを選択的に除去する。こうして、第４
の領域ＳＣ4及びその近傍の上に酸化膜１２が残され、
しかも、薄層１４が形成されていない状態の電子放出装
置を得ることができる。尚、導電層４０や導電材料層４
１への配線は、以上の工程中において、適宜、形成すれ
ばよい。Next, the first upper insulating layer 22A is formed on the first upper insulating layer 22A.
The deflection electrode 31 is formed, and the second deflection electrode 32 is formed on the second upper insulating layer 22B. Then, a third insulating layer 23A made of SiO 2 is formed on the first upper insulating layer 22A, the second upper insulating layer 22B, and the first and second deflection electrodes 31 and 32, and the first and second insulating layers 23A and 23B are formed. An opening (not shown) is formed in the third insulating layer 23A on the deflecting electrodes 31 and 32, and a wiring (not shown) is formed on the third insulating layer 23A including the inside of the opening. After that, the third insulating layer 23B is formed on the entire surface.
And a conductive material layer 41 is further formed thereon.
After that, the conductive material layer 41 above the electron emitting portion 13 and the third
An opening is formed in the insulating layers 23B and 23A, and the first and second deflection electrodes 31 and 32 are exposed at the bottom of the opening. Then, the opening 15 is further formed in the first upper insulating layer 22A and the second upper insulating layer 22B to expose the conductive layer 40A and the second conductive layer 40B. Incidentally, by isotropically etching the first upper insulating layer 22A and the second upper insulating layer 22B, the third insulating layer 23A,
The side wall of 23B and the side walls of the first upper insulating layer 22A and the second upper insulating layer 22B recede. Then, the fourth area S
The C 4 and the conductive layer 40A and the second conductive layer 40B located above the vicinity selectively removed. Thus, the fourth
Oxide film 12 is left on the region SC 4 of
Moreover, it is possible to obtain the electron-emitting device in which the thin layer 14 is not formed. The conductive layer 40 and the conductive material layer 4
The wiring to 1 may be appropriately formed in the above steps.
【００４１】その後、電子放出装置を例えば電子銃に組
み込み、第４の領域ＳＣ4及びその近傍の上に残された
酸化膜１２を、不活性ガス雰囲気中で、例えば水分を同
伴したフッ化水素（ＨＦ）ガスを用いて除去し、更に、
真空雰囲気中で、開口部１５の底部に露出したシリコン
半導体基板１１の表面に、セシウムから成る薄層１４を
形成する。薄層１４の形成は、以下の方法で行うことが
できる。即ち、例えば、電子放出装置の近傍にセシウム
源を配置しておく。一方、第１グリッドＧ1の電子放出
装置と対向する面に金（Ａｕ）層を形成しておく。そし
て、真空雰囲気中で、レーザ照射法や抵抗加熱法にてセ
シウム源を加熱して、電子放出装置と対向する第１グリ
ッドＧ1の部分の金層表面にセシウム原子を堆積させる
と、セシウムと金とが反応してＡｕ−Ｃｓ層が形成され
る。そして、このＡｕ−Ｃｓ層から、Ｃｓ原子が脱離し
て、開口部１５の底部に露出したシリコン半導体基板１
１の表面にＣｓ原子が堆積し、セシウムから成る薄層１
４が形成される。After that, the electron emission device is incorporated in, for example, an electron gun, and the oxide film 12 left on the fourth region SC 4 and its vicinity is treated in an inert gas atmosphere, for example, with hydrogen fluoride accompanied by water. (HF) gas is used to remove,
In a vacuum atmosphere, a thin layer 14 of cesium is formed on the surface of the silicon semiconductor substrate 11 exposed at the bottom of the opening 15. The thin layer 14 can be formed by the following method. That is, for example, a cesium source is arranged near the electron emission device. On the other hand, a gold (Au) layer is formed on the surface of the first grid G 1 facing the electron emission device. Then, in a vacuum atmosphere, a cesium source is heated by a laser irradiation method or a resistance heating method to deposit cesium atoms on the gold layer surface of the portion of the first grid G 1 facing the electron-emitting device. Au reacts with gold to form an Au-Cs layer. Then, the Cs atom is desorbed from the Au—Cs layer, and the silicon semiconductor substrate 1 exposed at the bottom of the opening 15 is formed.
Cs atoms are deposited on the surface of 1 and a thin layer of cesium 1
4 is formed.
【００４２】あるいは又、ｐ高濃度不純物領域ＳＣ10に
相当するシリコン半導体基板上にエピタキシャル成長法
に基づき、均一な不純物濃度を有するシリコン層から成
る第１の領域ＳＣ1を形成する。次いで、第１の領域Ｓ
Ｃ1に、イオン注入法に基づき、第３の領域ＳＣ3、第２
の領域ＳＣ2を形成した後、シリコン層の表面に酸化膜
１２を形成する。その後、シリコン層中にイオン注入法
にて第４の領域ＳＣ4を形成する。次いで、上述した第
１の下層絶縁層２１Ａ、第２の下層絶縁層２１Ｂの形成
以降の工程を実行してもよい。尚、これらの方法におい
て、第３の領域ＳＣ3を、例えば、拡散法に基づき形成
することもできる。Alternatively, the first region SC 1 made of a silicon layer having a uniform impurity concentration is formed on the silicon semiconductor substrate corresponding to the p high-concentration impurity region SC 10 by the epitaxial growth method. Then, the first area S
The C 1, based on the ion implantation, the third region SC 3, second
After forming the region SC 2 of 2 , the oxide film 12 is formed on the surface of the silicon layer. Then, a fourth region SC 4 is formed in the silicon layer by the ion implantation method. Next, the steps after the formation of the first lower insulating layer 21A and the second lower insulating layer 21B described above may be performed. In addition, in these methods, the third region SC 3 can be formed based on, for example, a diffusion method.
【００４３】（実施の形態２）実施の形態２は、実施の
形態１の変形である。実施の形態２の電子放出装置の模
式的な一部端面図を図４に示す。実施の形態２の電子放
出装置が実施の形態１の電子放出装置と相違する点は、
第３の絶縁層及び導電材料層が設けられていない点にあ
る。尚、電子放出領域から充分離れ、真空中に放出され
た電子が衝突しない領域の第１の上層絶縁層２２Ａ及び
第２の上層絶縁層２２Ｂ、第１及び第２の偏向電極３
１，３２上には、絶縁膜が形成され、かかる絶縁膜上
に、第１及び第２の偏向電極３１，３２と接続された配
線が形成されているが、これらの絶縁膜及び配線の図示
は省略した。実施の形態２の電子放出装置も、実質的に
実施の形態１の電子放出装置と同様の方法で作製するこ
とができるし、実施の形態２の電子放出装置を組み込ん
だ陰極線管も実施の形態１の陰極線管と同様の構成とす
ることができるので、詳細な説明は省略する。また、実
施の形態２の電子放出装置の作動原理も、従来のアバラ
ンシェ・カソードの作動原理と同様であり、詳細な説明
は省略する。(Embodiment 2) Embodiment 2 is a modification of Embodiment 1. FIG. 4 is a schematic partial end view of the electron emitting device according to the second embodiment. The electron emitting device of the second embodiment differs from the electron emitting device of the first embodiment in that
The point is that the third insulating layer and the conductive material layer are not provided. It should be noted that the first upper insulating layer 22A and the second upper insulating layer 22B, the first and second deflecting electrodes 3 which are sufficiently separated from the electron emitting region and do not collide with electrons emitted in a vacuum.
An insulating film is formed on the insulating films 1, 32, and wirings connected to the first and second deflection electrodes 31, 32 are formed on the insulating film. Was omitted. The electron emitting device of the second embodiment can be manufactured by substantially the same method as the electron emitting device of the first embodiment, and the cathode ray tube incorporating the electron emitting device of the second embodiment is also the embodiment. The cathode ray tube of No. 1 can have the same structure as that of the cathode ray tube of FIG. The operating principle of the electron emission device of the second embodiment is also similar to the operating principle of the conventional avalanche cathode, and detailed description thereof will be omitted.
【００４４】以上、本発明を、発明の実施の形態に基づ
き説明したが、本発明はこれらに限定されるものではな
い。電子放出部１３、第１の偏向電極３１、第２の偏向
電極３２の配置は例示であり、適宜、変更することがで
きる。電子放出領域の構造も例示であり、適宜変更する
ことができる。Although the present invention has been described based on the embodiments of the present invention, the present invention is not limited to these. The arrangement of the electron emitting portion 13, the first deflection electrode 31, and the second deflection electrode 32 is an example, and can be changed as appropriate. The structure of the electron emission region is also an example and can be appropriately changed.
【００４５】実施の形態１にて説明した電子放出装置の
変形例を図５の模式的な一部端面図に示す。この電子放
出装置においては、導電層４０Ａ、第２の導電層４０Ｂ
の代わりに、従来の電子放出装置と同様に、ＳｉＮから
成るバリア層２４０が設けられている。バリア層２４０
の形成パターンは、導電層４０Ａ、第２の導電層４０Ｂ
と同じである。第１の下層絶縁層は、実施の形態１と同
様の第１の下層絶縁層２１Ａと、その上に設けられたバ
リア層２４０から構成されている。そして、電子放出領
域１０に面する第１の下層絶縁層の部分１２１Ａ（具体
的には、開口部１５に面したバリア層２４０の部分）
は、不純物（例えば、リン）を含有した導電層１４０Ａ
によって被覆されている。尚、製造工程の簡素化を図る
ために、第２の下層絶縁層も、実施の形態１と同様の第
２の下層絶縁層２１Ｂと、その上に設けられたバリア層
２４０から構成されている。そして、電子放出領域１０
に面する第２の下層絶縁層の部分１２１Ｂ（具体的に
は、開口部１５に面したバリア層２４０の部分）は、不
純物（例えば、リン）を含有した導電層１４０Ｂによっ
て被覆されている。導電層１４０Ａ，１４０Ｂは、図示
しない配線によって、例えば、第３の領域ＳＣ3と接続
されている。A modification of the electron-emitting device described in the first embodiment is shown in the schematic partial end view of FIG. In this electron-emitting device, the conductive layer 40A and the second conductive layer 40B
Instead of, the barrier layer 240 made of SiN is provided as in the conventional electron-emitting device. Barrier layer 240
The formation pattern of the conductive layer 40A, the second conductive layer 40B
Is the same as. The first lower insulating layer is composed of a first lower insulating layer 21A similar to that of the first embodiment and a barrier layer 240 provided thereon. Then, the portion 121A of the first lower insulating layer facing the electron emission region 10 (specifically, the portion of the barrier layer 240 facing the opening 15).
Is a conductive layer 140A containing impurities (for example, phosphorus)
Is covered by. In order to simplify the manufacturing process, the second lower insulating layer is also composed of the second lower insulating layer 21B similar to that of the first embodiment and the barrier layer 240 provided thereon. . Then, the electron emission region 10
The portion 121B of the second lower insulating layer (specifically, the portion of the barrier layer 240 that faces the opening 15) facing to is covered with the conductive layer 140B containing an impurity (for example, phosphorus). The conductive layers 140A and 140B are connected to, for example, the third region SC 3 by a wiring (not shown).
【００４６】このような電子放出装置の製造にあって
は、実施の形態１にて説明した製造方法における、導電
層４０Ａ、第２の導電層４０Ｂの形成を、バリア層２４
０の形成と置き換えればよい。更には、ＳｉＮから成る
バリア層２４０をＣＶＤ法にて形成した後、ＣＶＤ法に
て全面に不純物を含有する多結晶シリコン層を形成し、
かかる多結晶シリコン層をエッチバックすることによっ
て、バリア層２４０の側壁にサイドウオール形状の導電
層１４０Ａ，１４０Ｂを形成する工程を含めればよい。
また、導電層１４０Ａ，１４０Ｂへの配線は、電子放出
装置を製造する工程中において、適宜、形成すればよ
い。尚、このような電子放出装置における導電層１４０
Ａ及びバリア層２４０を、実施の形態２にて説明した電
子放出装置に適用することもできる。In manufacturing such an electron-emitting device, the barrier layer 24 is formed by forming the conductive layer 40A and the second conductive layer 40B in the manufacturing method described in the first embodiment.
It may be replaced with the formation of 0. Further, after forming the barrier layer 240 made of SiN by the CVD method, a polycrystalline silicon layer containing impurities is formed on the entire surface by the CVD method,
The step of forming the sidewall-shaped conductive layers 140A and 140B on the sidewall of the barrier layer 240 by etching back the polycrystalline silicon layer may be included.
The wirings to the conductive layers 140A and 140B may be appropriately formed during the process of manufacturing the electron emitting device. The conductive layer 140 in such an electron emitting device is used.
A and the barrier layer 240 can also be applied to the electron emission device described in the second embodiment.
【００４７】本発明の電子放出装置は、陰極線管に適用
できるだけでなく、例えば、平面型表示装置に適用する
ことができる。平面型表示装置においては、カソードパ
ネル上に本発明の電子放出装置を２次元マトリックス状
に多数配列させ、アノードパネル上にアノード電極、蛍
光体層をこの順、あるいは逆の順に設け、カソードパネ
ルとアノードパネルの間に、陰極線管の第１グリッドＧ
1に相当するグリッドを設ける。そして、カソードパネ
ルの外周部とアノードパネルの外周部とを、例えばセラ
ミックスから成る枠体とフリットガラスを用いて固定
し、カソードパネルとアノードパネルと枠体とによって
囲まれた空間を真空とすることによって、平面型表示装
置を得ることができる。The electron emitting device of the present invention can be applied not only to a cathode ray tube but also to a flat display device, for example. In a flat-panel display device, a large number of electron-emitting devices of the present invention are arranged in a two-dimensional matrix on a cathode panel, and an anode electrode and a phosphor layer are provided on the anode panel in this order or in the reverse order. The first grid G of the cathode ray tube between the anode panels
Provide a grid equivalent to 1 . Then, the outer peripheral portion of the cathode panel and the outer peripheral portion of the anode panel are fixed using, for example, a frame body made of ceramics and frit glass, and a space surrounded by the cathode panel, the anode panel, and the frame body is evacuated. Thus, a flat display device can be obtained.
【００４８】[0048]
【発明の効果】本発明においては、少なくとも電子放出
領域に面する第１の下層絶縁層の部分が導電層によって
被覆されているので、電子放出部から放出された電子が
導電層と衝突しても、導電層が帯電することがない。そ
れ故、電子放出部からの放出電子量が減少してしまった
り、電子放出部から放出された電子の軌道が変化すると
いった問題の発生を回避することができ、安定して電子
放出部から電子を放出することができる。従って、高い
動作安定性、高い電子放出効率を有する電子放出装置、
あるいは、陰極線管を提供することができる。According to the present invention, since at least the portion of the first lower insulating layer facing the electron emission region is covered with the conductive layer, the electrons emitted from the electron emission portion collide with the conductive layer. However, the conductive layer is not charged. Therefore, it is possible to avoid the problem that the amount of electrons emitted from the electron emitting portion is reduced or the trajectory of the electrons emitted from the electron emitting portion is changed, and the electron emitting portion stably emits electrons. Can be released. Therefore, an electron emission device having high operation stability and high electron emission efficiency,
Alternatively, a cathode ray tube can be provided.
【図１】発明の実施の形態１の電子放出装置の模式的な
一部端面図である。FIG. 1 is a schematic partial end view of an electron emitting device according to a first embodiment of the invention.
【図２】図１に示した発明の実施の形態１の電子放出装
置における電子放出部、第１の偏向電極及び第２の偏向
電極の配置の例を示す模式的な平面図である。FIG. 2 is a schematic plan view showing an example of arrangement of an electron emitting portion, a first deflecting electrode and a second deflecting electrode in the electron emitting device according to the first embodiment of the invention shown in FIG.
【図３】発明の実施の形態１の陰極線管の概念図であ
る。FIG. 3 is a conceptual diagram of a cathode ray tube according to the first embodiment of the invention.
【図４】発明の実施の形態２の電子放出装置の模式的な
一部端面図である。FIG. 4 is a schematic partial end view of an electron emitting device according to a second embodiment of the invention.
【図５】発明の実施の形態１の電子放出装置の変形例の
模式的な一部端面図である。FIG. 5 is a schematic partial end view of a modification of the electron-emitting device according to the first embodiment of the invention.
【図６】従来の電子放出装置の模式的な一部端面図であ
る。FIG. 6 is a schematic partial end view of a conventional electron emission device.
【図７】従来の電子放出装置における電子放出部から放
出された電子の軌跡を模式的に示す図である。FIG. 7 is a diagram schematically showing a trajectory of electrons emitted from an electron emitting portion in a conventional electron emitting device.
【図８】従来の電子放出装置における問題点を説明する
ための等電位線を模式的に示す図である。FIG. 8 is a diagram schematically showing equipotential lines for explaining problems in a conventional electron emission device.
１０・・・電子放出領域、１１・・・シリコン半導体基
板、１２・・・酸化膜、１３・・・電子放出部、１４・
・・薄層、１５・・・開口部、２１Ａ・・・第１の下層
絶縁層、２１Ｂ・・・第２の下層絶縁層、１２１Ａ・・
・開口部に面した第１の下層絶縁層の部分、１２１Ｂ・
・・開口部に面した第２の下層絶縁層の部分、２２Ａ・
・・第１の上層絶縁層、２２Ｂ・・・第２の上層絶縁
層、２３Ａ，２３Ｂ・・・第３の絶縁層、３１・・・第
１の偏向電極、３２・・・第２の偏向電極、４０Ａ，１
４０Ａ・・・導電層、４０Ｂ，１４０Ｂ・・・第２の導
電層、４１・・・導電材料層、５０・・・貫通孔、５１
・・・主フォーカスレンズ、５２・・・蛍光体面、２４
０・・・バリア層、ＳＣ1・・・第１の領域、ＳＣ2・・
・第２の領域、ＳＣ3・・・第３の領域、ＳＣ4・・・第
４の領域、ＳＣ10・・・ｐ形高濃度不純物領域10 ... Electron emission region, 11 ... Silicon semiconductor substrate, 12 ... Oxide film, 13 ... Electron emission part, 14.
..Thin layer, 15 ... Opening portion, 21A ... First lower insulating layer, 21B ... Second lower insulating layer, 121A ...
.A portion of the first lower insulating layer facing the opening, 121B
..A portion of the second lower insulating layer facing the opening, 22A
..First upper insulating layer, 22B ... Second upper insulating layer, 23A, 23B ... Third insulating layer, 31 ... First deflection electrode, 32 ... Second deflection Electrode, 40A, 1
40A ... Conductive layer, 40B, 140B ... Second conductive layer, 41 ... Conductive material layer, 50 ... Through hole, 51
... Main focus lens, 52 ... Phosphor surface, 24
0 ... barrier layer, SC 1 ... first region, SC 2 ...
-Second region, SC 3 ... third region, SC 4 ... fourth region, SC 10 ... p-type high concentration impurity region
Claims (12)
を有し、主たる部分が半導体基板に形成された電子放出
領域、並びに、 （Ｂ）該電子放出領域を挟んで対向して配置された第１
の偏向電極及び第２の偏向電極、から成り、 第２の偏向電極に加えられる電位よりも高い正の電位を
第１の偏向電極に加えることによって、電子放出部から
放出された電子を偏向させる電子放出装置であって、 第１の偏向電極は、半導体基板の上方に第１の絶縁層を
介して配置されており、 第２の偏向電極は、半導体基板の上方に第２の絶縁層を
介して配置されており、 第１の絶縁層は、下から、第１の下層絶縁層及び第１の
上層絶縁層から構成され、 少なくとも電子放出領域に面する第１の下層絶縁層の部
分は導電層によって被覆されていることを特徴とする電
子放出装置。1. (A) An electron emitting region having an electron emitting portion for emitting electrons in a vacuum, a main portion of which is formed on a semiconductor substrate, and (B) facing each other with the electron emitting region interposed therebetween. First placed
The deflection electrode and the second deflection electrode, and the electrons emitted from the electron emitting portion are deflected by applying a positive potential higher than the potential applied to the second deflection electrode to the first deflection electrode. In the electron emission device, the first deflecting electrode is disposed above the semiconductor substrate via the first insulating layer, and the second deflecting electrode is disposed above the semiconductor substrate in the second insulating layer. The first insulating layer is composed of a first lower insulating layer and a first upper insulating layer from below, and at least the portion of the first lower insulating layer facing the electron emission region is An electron-emitting device characterized by being covered with a conductive layer.
絶縁層との界面を延在することを特徴とする請求項１に
記載の電子放出装置。2. The electron emission device according to claim 1, wherein the conductive layer extends at an interface between the first lower insulating layer and the first upper insulating layer.
は、第３の絶縁層を介して導電材料層が形成されている
ことを特徴とする請求項１に記載の電子放出装置。3. The electron emission according to claim 1, wherein a conductive material layer is formed on the first deflecting electrode and the second deflecting electrode via a third insulating layer. apparatus.
ンから成ることを特徴とする請求項１に記載の電子放出
装置。4. The electron emission device according to claim 1, wherein the conductive layer is made of polycrystalline silicon containing impurities.
された主たる部分は、 （ａ）半導体基板の内部に形成され、一部が半導体基板
の表面近傍まで延びている、ｐ形不純物を有する第１の
領域と、 （ｂ）半導体基板の表面近傍まで延びている第１の領域
の該部分の上の半導体基板の部分に形成され、ｐ形不純
物を有し、且つ、第１の領域よりも高い不純物濃度を有
する第２の領域と、 （ｃ）半導体基板の表面近傍まで延びている第１の領域
の該部分以外の部分の上の半導体基板の部分に形成さ
れ、ｎ形不純物を有する第３の領域と、 （ｄ）第２の領域の上の半導体基板表面領域に形成さ
れ、ｎ形不純物を有し、且つ、第３の領域よりも高い不
純物濃度を有し、第２の領域とによって、ダイオードか
ら成る電子放出部を形成する第４の領域、から構成さ
れ、 電子放出領域は、更に、 （ｅ）第４の領域上に形成され、半導体基板を構成する
材料よりも仕事関数の低い材料から構成された薄層、か
ら成ることを特徴とする請求項１に記載の電子放出装
置。5. A main portion formed on the semiconductor substrate forming the electron emission region has (a) a p-type impurity which is formed inside the semiconductor substrate and partially extends to the vicinity of the surface of the semiconductor substrate. A first region, and (b) formed in a portion of the semiconductor substrate above the portion of the first region extending to near the surface of the semiconductor substrate, having p-type impurities, and A second region having a high impurity concentration, and (c) an n-type impurity formed in a portion of the semiconductor substrate above a portion other than the portion of the first region extending to the vicinity of the surface of the semiconductor substrate. A third region, and (d) a second region formed in the semiconductor substrate surface region above the second region, having an n-type impurity and having a higher impurity concentration than the third region. And a fourth region forming an electron emitting portion composed of a diode. The electron emission region further comprises (e) a thin layer formed on the fourth region and made of a material having a work function lower than that of the material forming the semiconductor substrate. The electron emission device according to claim 1.
するグリッド群と、 グリッド群を通過した電子ビームが衝突し、発光する蛍
光体層、とを具備する陰極線管であって、 電子放出装置は、 （Ａ）真空中に電子を放出する電子放出部を有し、主た
る部分が半導体基板に形成された電子放出領域、並び
に、 （Ｂ）該電子放出領域を挟んで対向して配置された第１
の偏向電極及び第２の偏向電極、から成り、 第２の偏向電極に加えられる電位よりも高い正の電位を
第１の偏向電極に加えることによって、電子放出部から
放出された電子を偏向させ、 第１の偏向電極は、半導体基板の上方に第１の絶縁層を
介して配置されており、 第２の偏向電極は、半導体基板の上方に第２の絶縁層を
介して配置されており、 第１の絶縁層は、下から、第１の下層絶縁層及び第１の
上層絶縁層から構成され、 少なくとも電子放出領域に面する第１の下層絶縁層の部
分は導電層によって被覆されていることを特徴とする陰
極線管。6. An electron emitting device that emits an electron beam, a grid group that accelerates and focuses the electron beam emitted from the electron emitting device, and a phosphor layer that emits light when the electron beams that have passed through the grid group collide with each other. A cathode ray tube comprising: (A) an electron emitting device having (A) an electron emitting portion for emitting electrons into a vacuum, a main portion of which is formed on a semiconductor substrate; and (B) ) The first electrodes arranged to face each other with the electron emission region interposed therebetween.
The deflecting electrode and the second deflecting electrode, and by applying a positive potential higher than the potential applied to the second deflecting electrode to the first deflecting electrode, the electrons emitted from the electron emitting portion are deflected. The first deflecting electrode is arranged above the semiconductor substrate via the first insulating layer, and the second deflecting electrode is arranged above the semiconductor substrate via the second insulating layer. The first insulating layer is composed of a first lower insulating layer and a first upper insulating layer from below, and at least a portion of the first lower insulating layer facing the electron emission region is covered with a conductive layer. A cathode ray tube characterized in that
絶縁層との界面を延在することを特徴とする請求項６に
記載の陰極線管。7. The cathode ray tube according to claim 6, wherein the conductive layer extends at an interface between the first lower insulating layer and the first upper insulating layer.
は、第３の絶縁層を介して導電材料層が形成されている
ことを特徴とする請求項６に記載の陰極線管。8. The cathode ray tube according to claim 6, wherein a conductive material layer is formed on the first deflecting electrode and the second deflecting electrode via a third insulating layer. .
ンから成ることを特徴とする請求項６に記載の陰極線
管。9. The cathode ray tube according to claim 6, wherein the conductive layer is made of polycrystalline silicon containing impurities.
成された主たる部分は、 （ａ）半導体基板の内部に形成され、一部が半導体基板
の表面近傍まで延びている、ｐ形不純物を有する第１の
領域と、 （ｂ）半導体基板の表面近傍まで延びている第１の領域
の該部分の上の半導体基板の部分に形成され、ｐ形不純
物を有し、且つ、第１の領域よりも高い不純物濃度を有
する第２の領域と、 （ｃ）半導体基板の表面近傍まで延びている第１の領域
の該部分以外の部分の上の半導体基板の部分に形成さ
れ、ｎ形不純物を有する第３の領域と、 （ｄ）第２の領域の上の半導体基板表面領域に形成さ
れ、ｎ形不純物を有し、且つ、第３の領域よりも高い不
純物濃度を有し、第２の領域とによって、ダイオードか
ら成る電子放出部を形成する第４の領域、から構成さ
れ、 電子放出領域は、更に、 （ｅ）第４の領域上に形成され、半導体基板を構成する
材料よりも仕事関数の低い材料から構成された薄層、か
ら成ることを特徴とする請求項６に記載の陰極線管。10. A main portion formed on a semiconductor substrate which constitutes an electron emission region has (a) a p-type impurity which is formed inside the semiconductor substrate and partially extends near the surface of the semiconductor substrate. A first region, and (b) formed in a portion of the semiconductor substrate above the portion of the first region extending to near the surface of the semiconductor substrate, having p-type impurities, and A second region having a high impurity concentration, and (c) an n-type impurity formed in a portion of the semiconductor substrate above a portion other than the portion of the first region extending to the vicinity of the surface of the semiconductor substrate. A third region, and (d) a second region formed in the semiconductor substrate surface region above the second region, having an n-type impurity and having a higher impurity concentration than the third region. And the fourth region forming an electron-emitting portion composed of a diode. The electron emission region further comprises: (e) a thin layer formed on the fourth region and made of a material having a work function lower than that of the material forming the semiconductor substrate. The cathode ray tube according to claim 6.
特徴とする請求項６に記載の陰極線管。11. The cathode ray tube according to claim 6, comprising a plurality of electron emission regions.
特徴とする請求項６に記載の陰極線管。12. The cathode ray tube according to claim 6, comprising a plurality of electron emission devices.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001194404A JP2003016922A (en) | 2001-06-27 | 2001-06-27 | Electron emitting device and cathode-ray tube |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001194404A JP2003016922A (en) | 2001-06-27 | 2001-06-27 | Electron emitting device and cathode-ray tube |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003016922A true JP2003016922A (en) | 2003-01-17 |
Family
ID=19032545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001194404A Pending JP2003016922A (en) | 2001-06-27 | 2001-06-27 | Electron emitting device and cathode-ray tube |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003016922A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006012665A (en) * | 2004-06-28 | 2006-01-12 | Nippon Hoso Kyokai <Nhk> | Cold cathode device and field emission display |
-
2001
- 2001-06-27 JP JP2001194404A patent/JP2003016922A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006012665A (en) * | 2004-06-28 | 2006-01-12 | Nippon Hoso Kyokai <Nhk> | Cold cathode device and field emission display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6394871B2 (en) | Method for reducing emitter tip to gate spacing in field emission devices | |
| US5717279A (en) | Field emission cathode with resistive gate areas and electron gun using same | |
| JP2003100199A (en) | Electron emitting element, electron source and image forming apparatus | |
| JP2004228084A (en) | Field emission device | |
| US5315207A (en) | Device for generating electrons, and display device | |
| JP2000048709A (en) | Electron emission element and display device using it | |
| JP2731733B2 (en) | Field emission cold cathode and display device using the same | |
| KR20100062963A (en) | Electron-emitting device and display panel including the same | |
| JP3984548B2 (en) | Electron emission device and field emission display | |
| US5969467A (en) | Field emission cathode and cleaning method therefor | |
| US7075223B2 (en) | Electron beam apparatus with potential specifying plate structure | |
| US6013974A (en) | Electron-emitting device having focus coating that extends partway into focus openings | |
| JP2003016922A (en) | Electron emitting device and cathode-ray tube | |
| JP2002313214A (en) | Electron emitting device and cathode ray tube | |
| JP2003016916A (en) | Electron emitting element, electron source and image forming apparatus | |
| JP3235652B2 (en) | Field emission cold cathode and method of manufacturing the same | |
| JP2000331596A (en) | Cold-cathode field electron emitting element and cold- cathode field electron emitting display device | |
| JP2002260524A (en) | Cold cathode electron source, imaging device and display device configured using the same | |
| JP2001243873A (en) | Electron emission device and cathode ray tube | |
| US6144145A (en) | High performance field emitter and method of producing the same | |
| Xie et al. | A novel approach for focusing electron beams using low-cost ceramic grid [field emitter arrays] | |
| JP4204075B2 (en) | Electron emission device with focusing coating and flat panel display device having the same | |
| JP3487230B2 (en) | Field emission electron source, method of manufacturing the same, and display device | |
| JPH11149858A (en) | Field emission type cold cathode and manufacture thereof | |
| JP2005537619A (en) | Vacuum display device to suppress ion damage |