JP2003121874A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JP2003121874A JP2003121874A JP2002305814A JP2002305814A JP2003121874A JP 2003121874 A JP2003121874 A JP 2003121874A JP 2002305814 A JP2002305814 A JP 2002305814A JP 2002305814 A JP2002305814 A JP 2002305814A JP 2003121874 A JP2003121874 A JP 2003121874A
- Authority
- JP
- Japan
- Prior art keywords
- common
- liquid crystal
- wiring
- substrate
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 241001463995 Ctenoides Species 0.000 abstract 1
- 208000032366 Oversensing Diseases 0.000 abstract 1
- 230000005611 electricity Effects 0.000 abstract 1
- 230000002349 favourable effect Effects 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 6
- 102100024359 Exosome complex exonuclease RRP44 Human genes 0.000 description 5
- 101000627103 Homo sapiens Exosome complex exonuclease RRP44 Proteins 0.000 description 5
- 101100163122 Arabidopsis thaliana ARPC2A gene Proteins 0.000 description 4
- 101100191082 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GLC7 gene Proteins 0.000 description 4
- 101100030351 Schizosaccharomyces pombe (strain 972 / ATCC 24843) dis2 gene Proteins 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 101100109978 Arabidopsis thaliana ARP3 gene Proteins 0.000 description 2
- 101100427547 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ULS1 gene Proteins 0.000 description 2
- 241000981595 Zoysia japonica Species 0.000 description 2
- 101150117607 dis1 gene Proteins 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 1
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 1
- 102100021133 Nuclear protein 1 Human genes 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は液晶表示装置に関
し、特に横電界方式の液晶表示装置内の配線に関する。
【0002】
【従来の技術】図8は従来のTN液晶を用いた液晶表示
装置の一例の構造および動作を説明するための図であ
り、図8(a)はこの液晶表示装置の断面図、図8
(b)はこの液晶表示装置における液晶分子の動きを説
明するための斜視図である。
【0003】図8(a)の断面図に示すように、TN液
晶においては液晶層100内に縦方向の電界が形成され
る。ここでいう縦方向とは、上側基板101または下側
基板102に垂直な方向のことである。縦方向の電界を
発生させるため、2枚の電極103および104が液晶
層100を挟むように形成されている。すなわち、上側
基板101における、この基板101と液晶層100と
が接する面に共通電極103が形成され、下側基板10
2における、この基板102と液晶層100とが接する
面に画素電極104が形成されていて、これらの電極間
に電圧を印加し、液晶層100内に縦方向の電界を発生
させる。
【0004】共通電極103は、上側基板101の全面
に形成された、液晶表示装置の全ての画素に共通の電極
である。画素電極104は、画素毎に個別に設けられ、
これにより画素毎に異なる表示を可能としている。共通
電極103および画素電極104は、画素の表示部と重
ねて形成されるので、この表示部がユーザーから見える
ように透明電極が用いられる。
【0005】図8(b)の斜視図に示すように、TN液
晶における液晶分子105は、前述した縦方向の電界に
よって基板101または102と垂直な方向に立ち上が
るので、視線の方向によって見え方が異なり、視野角依
存性が大きい。TN液晶におけるコントラストが10以
上の有効視野角は、例えば上30度、下20度、左右±
45度程度である。
【0006】図9は、上述した液晶表示装置の画素を上
面から見た模式的等価回路図である。一つの画素106
は、液晶層100、この液晶層100を挟む共通電極1
03および画素電極104、画素電極104に接続され
た薄膜トランジスタ107によって構成されている。薄
膜トランジスタ107のソース端子107Sは前記画素
電極104に接続され、ドレイン端子107Dは列方向
に配線されたデータ線D1に接続され、ゲート端子10
7Gは行方向に配線された走査線G1に接続されてい
る。ここで、列方向とは液晶表示装置を上面から見た場
合の縦方向を意味し、行方向とは横方向を意味するもの
とする。なお、共通電極103は、前述したように上側
基板101の全面に形成されているので、全ての画素の
共通電極同士は接続された状態となっている。
【0007】図10は、上述した液晶表示装置全体を上
面から見た図である。この液晶表示装置の表示領域10
8には、上述した画素106がマトリクス状に配置され
ている。行方向に配線された走査線G1は、同じ行にあ
る全ての画素と接続され、走査線G2、G3、…も同様
に、それぞれ同じ行にある全ての画素と接続されてい
る。列方向に配線されたデータ線D1は、同じ列にある
全ての画素と接続され、データ線D2、D3、…も同様
に、それぞれ同じ列にある画素と接続されている。走査
線G1、G2、G3、…は表示領域108の左辺から引
き出され、ゲートドライバ109と接続され、データ線
D1、D2、D3、…は表示領域108の上辺から引き
出され、データドライバ110と接続されている。ま
た、前記共通電極103は表示領域108の辺上の端
部、すなわち共通端子103Tから引き出されている。
【0008】一方、従来からあるTN液晶の代わりに、
コントラストの視野角依存性が小さい横電界方式の液晶
が用いられるようになってきた。図11はこの横電界方
式の液晶を用いた液晶表示装置の一例の構造および動作
を説明するための図であり、図11(a)はこの液晶表
示装置の断面図、図11(b)はこの液晶表示装置にお
ける液晶分子の動きを説明するための斜視図である。
【0009】図11(a)の断面図に示すように、横電
界方式の液晶においては、液晶層200内に横方向の電
界が形成される。ここでいう横方向とは、下側基板20
2に平行な方向のことである。横方向の電界を発生させ
るため、共通電極203および画素電極204が共に、
下側基板202における、この基板202と液晶層20
0とが接する面に形成され、これらの電極間に電圧を印
加する。すなわち、共通電極203および画素電極20
4は、画素の表示部に並べて形成される。
【0010】図11(b)の斜視図に示すように、横電
界方式の液晶における液晶分子205は、前述した横方
向の電界によって下側基板202と平行な面内で回転す
るのみなので、視線の方向による見え方の違いが少な
く、コントラストの視野角依存性が小さい。横電界方式
の液晶におけるコントラストが10以上の有効視野角
は、例えば上下左右±70度以上である。
【0011】
【発明が解決しようとする課題】ところが、上記の横電
界方式の液晶を用いた液晶表示装置を、図10に示す配
線を用いて構成すると、次のような問題が発生する。す
なわち、TN液晶では、共通電極と画素電極とが別の基
板上に形成され、かつ共通電極は上側基板の全面に形成
されていたので、共通電極が共通配線を兼ねていた。こ
れに対して、横電界方式の液晶では、共通電極と画素電
極とが同一の下側基板上に形成され、共通電極に接続さ
れた共通電極配線もまた、同一の下側基板上に形成され
る。すなわち、共通電極、画素電極、共通電極配線、走
査線、データ線の全てが同一の下側基板上に形成される
ので、一定値以上の画素部の光透過率を確保するために
は、従来のTN液晶に比べて、これらの電極や配線を細
くしなければならない。
【0012】また、TN液晶では、共通電極および画素
電極には透明電極が用いられていたので、電極の大きさ
と表示領域の開口率とは無関係であったが、横電界方式
の液晶では、共通電極および画素電極には金属電極が用
いられ、これらの電極部分では光が透過せず、下側基板
上に並べて形成された、これらの二つの電極の間が光透
過領域となる。従って、横電界方式の液晶において、表
示領域の開口率を高くし、透過率を高くしようとする
と、二つの電極をさらに細くしなければならない。
【0013】上記のように、電極や配線を細くすると、
配線抵抗が高くなり、電極や配線を流れる電流によって
電圧降下が発生し、ある画素を駆動するための電流によ
って別の画素の電極の電位が変動し、画素間でのクロス
トークが発生したり、輝度均一性が下がったりして、画
質が低下するという問題が発生する。
【0014】さらに、最近の液晶画面は大型化している
ので、画面内での配線が長くなり、長い配線によってさ
らに配線抵抗が高くなる。これにより、上記の問題がよ
り顕著になってしまう。
【0015】本発明は、上記の問題を解決するためにな
されたもので、画素間でのクロストークが少なく、輝度
均一性も良い高画質な画像が得られる液晶表示装置を提
供するものである。
【0016】
【課題を解決するための手段】本発明は、複数のデータ
線と、これらのデータ線と交差する複数の走査線と、前
記データ線と走査線とが交差する位置に配置された画素
電極と、前記データ線および走査線からの入力に従って
前記画素電極への通電を制御するトランジスタと、前記
画素電極と並べて配置された共通電極と、これらの共通
電極を一行または一列毎に接続した複数の共通電極配線
と、これらの共通電極配線を連結する、前記画素電極、
トランジスタおよび共通電極を含む画素が配置された表
示領域に隣接して配置された共通配線とが形成された第
1の基板と、この第1の基板と平行に配置された第2の
基板と、前記第1の基板と第2の基板とに挟持された液
晶とを有する液晶表示装置において、前記共通配線の一
端に共通端子が接続され、前記データ線の一端にデータ
端子が接続され、前記走査線の両端に走査端子が接続さ
れており、前記共通端子から各共通電極配線の一端まで
を接続する共通配線は、コンタクトホールを含み、該コ
ンタクトホールにより接続される導電層の少なくとも一
方は、コンタクトホールの周囲に櫛形の構造を有するこ
とを特徴とする液晶表示装置である。
【0017】
【発明の実施の形態】以下、本発明の一実施形態であ
る、横電界方式の液晶を用いた液晶表示装置の構成およ
び動作を図面を参照して説明する。
【0018】図1は、本発明の一実施形態である、横電
界方式の液晶を用いた液晶表示装置を上面から見た図で
ある。符号1は、この液晶表示装置の表示領域であり、
この表示領域1内には、表示を行うための画素2がマト
リクス状に配置されている。行方向に配線された走査線
G1は、同じ行にある全ての画素と接続され、走査線G
2、G3、…も同様に、それぞれ同じ行にある全ての画
素と接続されている。列方向に配線されたデータ線D1
は、同じ列にある全ての画素と接続され、データ線D
2、D3、…も同様に、それぞれ同じ列にある画素と接
続されている。
【0019】走査線G1、G2、G3、…は表示領域1
の左辺および右辺から引き出されている。すなわち、表
示領域1の左辺には、走査線G1、G2、G3、…を表
示領域1の外部へ引き出すための走査端子GL1、GL
2、GL3、…が設けられ、表示領域1の右辺には、同
様に、走査線G1、G2、G3、…を表示領域1の外部
へ引き出すための走査端子GR1、GR2、GR3、…
が設けられている。
【0020】表示領域1の左辺に設けられた走査端子G
L1、GL2、GL3、…は第1のゲートドライバ3a
と接続され、表示領域1の右辺に設けられた走査端子G
R1、GR2、GR3、…は第2のゲートドライバ3b
と接続されている。第1のゲートドライバ3aおよび第
2のゲートドライバ3bは同一の内部構成を有し、走査
端子から同一のゲート信号を同時に入力する。
【0021】データ線D1、D2、D3、…は表示領域
1の上辺から引き出されている。すなわち、表示領域1
の上辺には、データ線D1、D2、D3、…を表示領域
1の外部へ引き出すためのデータ端子DT1、DT2、
DT3、…が設けられている。これらのデータ端子DT
1、DT2、DT3、…はデータドライバ4と接続され
ている。データドライバ4はデータ端子からデータ信号
を入力する。
【0022】図2は、上述した液晶表示装置の画素2を
拡大した模式的等価回路図である。一つの画素2は、液
晶層5、この液晶層5を挟む共通電極6および画素電極
7、画素電極7に接続された薄膜トランジスタ8によっ
て構成されている。薄膜トランジスタ8のソース端子8
Sは前記画素電極7に接続され、ドレイン端子8Dは列
方向に配線されたデータ線D1に接続され、ゲート端子
8Gは行方向に配線された走査線G1に接続されてい
る。ここで、列方向とは液晶表示装置を上面から見た場
合の縦方向を意味し、行方向とは横方向を意味するもの
とする。なお、共通電極6は、行もしくは列毎に共通電
極配線10に接続されている。各共通電極配線10は表
示領域に隣接する部分で共通配線11と接続されてい
る。共通配線11は、後述する共通端子に接続されてい
る。
【0023】上記構成によれば、ゲート信号が走査線G
1、G2、G3、…の両端から同時に入力されるので、
片側から入力する構成に比べて、一つの入力端子当たり
の表示領域1内での配線の長さ、および画素数が1/2
になった場合と等価となる。従って、走査線の配線抵抗
及び容量を1/2に下げることができるので、走査線の
信号遅延を小さくでき、信号遅延が原因となる画素内の
直流電圧の発生や輝度のばらつきを抑えることができ
る。
【0024】また、配線抵抗を下げた分だけ走査線の配
線幅を狭くして、表示領域1における開口率を上げるこ
とも可能である。また、より低コストな比抵抗の比較的
高い配線プロセスを用いることもでき、その結果液晶表
示装置を低コスト化することができる。
【0025】図3は、図1に示した液晶表示装置におけ
る液晶の注入口の位置を示す図である。液晶の注入口9
が、走査端子またはデータ端子の端子列が設けられてい
ない、表示領域1の下辺に設けられている。
【0026】本実施形態における横電界方式の液晶表示
装置は、ラビング方向が、共通電極6と画素電極5との
間に形成される電界と垂直な方向に対して、概略20±
10度である。ここで、ラビング方向とは、液晶の初期
配向方向を示し、基板表面を布等によって一定方向にこ
することによって決定される。画素電極5及び共通電極
6に対する対するラビング角度は、光透過率を重視する
場合は大きく、応答速度を重視する場合は小さく設定さ
れる。
【0027】上記の位置に注入口9を設ければ、ラビン
グ方向に沿って液晶が注入されるので、これ以外の位置
から注入するのに比べて注入時間が短くなる。また、端
子が設けられていない、充分にスペースがある辺に注入
口9を設けるので、複数の注入口を設けることができ、
これによっても注入時間が短くなる。
【0028】図4は、図1に示した液晶表示装置におけ
る、表示領域1と、この表示領域1の左辺に設けられた
走査端子GL1、GL2、GL3、…、右辺に設けられ
た走査端子GR1、GR2、GR3、…および上辺に設
けられたデータ端子DT1、DT2、DT3、…との境
界部の詳細な構成を示す図である。これらの端子は複数
のブロックに分けられている。
【0029】例えば、表示領域1の左辺に設けられた走
査端子においては、走査端子GL1、GL2、GL3が
第1のブロックBL1を形成し、走査端子GL4、GL
5、GL6が第2のブロックBL2を形成している。こ
れらのブロックを形成する端子の列の両端には、共通端
子COM1、COM2、COM3、…が設けられてい
る。すなわち、走査端子GL1の上側に共通端子COM
1が設けられ、走査端子GL3の直下に共通端子COM
2が設けられ、走査端子GL4の上側に共通端子COM
3が設けられ、走査端子GL6の直下に共通端子COM
4が設けられている。共通端子COM2とCOM3と
は、共通配線を通じて、表示領域1内の共通電極配線に
接続されている。共通配線の詳細については後述する。
【0030】走査端子GL7以降についても上記と同様
の構成となっている。また、表示領域1の右辺に設けら
れた走査端子GR1、GR2、GR3、…および上辺に
設けられたデータ端子DT1、DT2、DT3、…につ
いても同様である。
【0031】上記構成によれば、走査端子およびデータ
端子のブロック毎に共通端子が設けられているので、共
通端子が辺の端部にある場合に比べて共通配線の抵抗を
低くすることができ、画素間のクロストークや輝度ばら
つきを抑えることができる。
【0032】図5は、図4に示した表示領域1の左辺の
走査端子のブロックBL1とBL2との境界に設けられ
た共通端子COM2およびCOM3の詳細な構成を示す
図である。
【0033】共通端子から表示領域内の共通電極配線ま
での配線を共通配線とする。共通配線の距離は、共通電
極配線の位置によってそれぞれ異なるので、配線の長さ
が異なり、配線抵抗も異なってしまう。全ての共通電極
配線端までの配線抵抗を均一にするため、共通配線を、
この液晶表示装置の厚み方向に重ねられた3つの導電層
を経由させることによって、配線抵抗を調整する。すな
わち、距離が近く、配線が短い場合には、配線を直接接
続するのではなく、複数の導電層を経由させ、配線抵抗
を高くする。
【0034】上記導電層は、下側の基板に最も近い第1
層の上に第2層が重ねられ、その上に第3層が重ねられ
ている。これらの導電層間には、絶縁膜が設けられてい
る。第1層には主に走査線が設けられ、第2層には主に
データ線が設けられる。第3層は、図5に示した領域に
おいては第1層上のコンタクトホール及び第2層上のコ
ンタクトホールを同時に覆い、これらを接続するように
設けられている。
【0035】このコンタクトホールの製造方法は、第3
層から下側の基板に向かって形成され、最初に出会った
導電層で止まる。すなわち、第3層から形成されたコン
タクトホールの直下に第2層があれば、この第2層でコ
ンタクトホールの形成が止まり、第3層と第2層とが接
続される。もし、第2層の位置に導電層が設けられてい
なくて、第1層に設けられていれば、コンタクトホール
は第1層まで達し、第3層と第1層とが接続される。
【0036】図5において、共通端子COM2およびC
OM3からの共通配線は、表示領域1の辺(図における
点P1)で接続されている。図中のDIS1〜DIS5
は画素である。
【0037】ここで、点P1から、この点P1に最も近
い画素DIS3までの共通配線の経路を説明する。ま
ず、点P1から、第1層に設けられた導電層S0を経由
してコンタクトホールc1〜c4に至る。コンタクトホ
ールc1〜c4によって第3層に至り、この第3層から
コンタクトホールc5〜c8を経由して第1層における
別の導電層S3に至り、この導電層S3を経由して画素
DIS3に至る。また、別の経路として、導電層S0か
らコンタクトホールc1〜c4を経由して第3層へ至
り、この第3層からコンタクトホールe1〜e8を経由
して第2層へ至り、この第2層からコンタクトホールe
9〜e16を経由して再び第3層へ至り、この第3層か
らコンタクトホールc5〜c8を経由して導電層S3に
至り、この導電層S3を経由して画素DIS3に至る経
路もある。
【0038】次に、点P1から、画素DIS3より遠い
画素DIS2へ至る経路を説明する。まず、第1層と第
3層のみを経由する経路を説明すると、点P1から導電
層S0を経由してコンタクトホールc1〜c4へ至り、
これらのコンタクトホールc1〜c4を経由して第3層
へ至り、第3層からコンタクトホールc9〜c18を経
て第1層における導電層S2へ至り、この導電層S2を
経由して画素DIS2に至る。
【0039】すなわち、画素DIS3へ至る経路におけ
る第3層から第1層へ戻る際のコンタクトホールの数が
c5〜c8の4個であったのに対し、画素DIS2へ至
る経路における第3層から第1層へ戻る際のコンタクト
ホールの数はc9〜c18の10個となっていて、コン
タクトホールによる抵抗が低くなるように構成されてい
る。同様に、さらに遠い画素DIS1の場合には、第3
層から第1層へ戻るコンタクトホールの数は、c19〜
c30の12個とさらに多くなっている。すなわち、端
子から画素までの距離に応じて、途中に並列に設けるコ
ンタクトホールの数を変え、配線全体の抵抗を均一にし
ている。
【0040】なお、第1層から第3層を経て、第2層へ
至り、この第2層から再び第3層を経て第1層に至る経
路もあるが、上記と同様に、距離に応じてコンタクトホ
ールの数が変えてある。また、共通配線長が長い場合に
は、その配線を太くする事によっても配線抵抗を低くす
る事も可能である。
【0041】図6は、図5に示した共通配線の変形例で
ある。この例では、図5に示した例と比べて、第2層の
導電層が広くなっている。例えば、コンタクトホールe
23、e24下部の導電層が広くなっていて、この部分
が導通に寄与できるので、画素DIS2へ至る経路の抵
抗をさらに低くすることができる。
【0042】図7は、図5または図6に示した共通配線
の途中に設けられたコンタクトホールの周辺を拡大した
図である。図5または図6に示した構成は、共通端子と
共通電極配線との間の共通配線にコンタクトホールを設
け、配線抵抗を調節して各共通電極配線端までの配線の
抵抗を均一にしようとするものである。このとき、配線
抵抗が低くなる方向へ調整する手段の一つとして、コン
タクトホール周辺の導電層の形状を櫛形にする方法があ
る。このような形状にすれば、コンタクトホール同士の
距離が近くなるので、例えば図7では第3層S14とし
て比較的比抵抗の高い導電層を用いたとしても、この第
3層S14における配線距離が短くなり、配線抵抗が低
くなる方向への調整が可能である。
【0043】
【発明の効果】本発明によれば、画素間のクロストーク
が少なく、輝度均一性も良い高画質な画像が得られる。
また、液晶をラビング方向に沿って注入できる位置に注
入口を設ければ、ラビング方向に沿って液晶が注入され
るので、液晶の注入時間が短くなる。また、共通端子か
ら各共通電極配線までの共通配線の配線抵抗を均一にす
れば、クロストークおよび輝度均一性が改善される。ま
た、共通端子をブロック毎に設ければ、共通電極配線と
共通配線の直列抵抗が低くなるので、クロストークが低
減される。また、配線の長さに応じて共通配線の太さを
変化させ、各画素への共通配線の配線抵抗を均一にすれ
ば、輝度均一性が改善される。また、配線の長さに応じ
て配線途中のコンタクトホールの数を変化させ、各画素
への共通配線の配線抵抗を均一にすれば、クロストーク
および輝度均一性が改善される。実施形態ではコンタク
トホールの数を共通配線抵抗均一化の調整に用いたが、
同様に、コンタクトホールの面積または周囲長を変える
事によっても、もちろん、共通配線の抵抗均一化は可能
である。また、コンタクトホール周辺の形状を櫛形にす
れば、配線抵抗が低くなる方向への調整が可能となり、
適切な配線抵抗を設定することができるので、各画素へ
の配線抵抗を均一にすることができ、クロストークおよ
び輝度均一性が改善される。Description: BACKGROUND OF THE INVENTION [0001] 1. Field of the Invention [0002] The present invention relates to a liquid crystal display device, and more particularly to a wiring in a liquid crystal display device of an in-plane switching mode. FIG. 8 is a view for explaining the structure and operation of an example of a conventional liquid crystal display device using a TN liquid crystal. FIG. 8A is a sectional view of the liquid crystal display device. FIG.
(B) is a perspective view for explaining movement of liquid crystal molecules in the liquid crystal display device. As shown in the cross-sectional view of FIG. 8A, a vertical electric field is formed in a liquid crystal layer 100 in a TN liquid crystal. Here, the vertical direction is a direction perpendicular to the upper substrate 101 or the lower substrate 102. In order to generate a vertical electric field, two electrodes 103 and 104 are formed so as to sandwich the liquid crystal layer 100. That is, the common electrode 103 is formed on a surface of the upper substrate 101 where the substrate 101 and the liquid crystal layer 100 are in contact with each other.
2, a pixel electrode 104 is formed on a surface where the substrate 102 and the liquid crystal layer 100 are in contact with each other. A voltage is applied between these electrodes to generate a vertical electric field in the liquid crystal layer 100. The common electrode 103 is an electrode formed on the entire surface of the upper substrate 101 and common to all pixels of the liquid crystal display device. The pixel electrode 104 is provided individually for each pixel,
This enables different display for each pixel. Since the common electrode 103 and the pixel electrode 104 are formed so as to overlap with the display portion of the pixel, a transparent electrode is used so that the display portion can be seen by a user. As shown in the perspective view of FIG. 8B, the liquid crystal molecules 105 of the TN liquid crystal rise in a direction perpendicular to the substrate 101 or 102 due to the above-described vertical electric field, so that the appearance thereof depends on the direction of the line of sight. Differently, the viewing angle dependency is large. The effective viewing angle of the TN liquid crystal having a contrast of 10 or more is, for example, upper 30 degrees, lower 20 degrees, right and left ±
It is about 45 degrees. FIG. 9 is a schematic equivalent circuit diagram of a pixel of the above-described liquid crystal display device as viewed from above. One pixel 106
Are the liquid crystal layer 100 and the common electrode 1 sandwiching the liquid crystal layer 100.
03, a pixel electrode 104, and a thin film transistor 107 connected to the pixel electrode 104. The source terminal 107S of the thin film transistor 107 is connected to the pixel electrode 104, the drain terminal 107D is connected to the data line D1 arranged in the column direction, and the gate terminal 10S.
7G is connected to a scanning line G1 wired in the row direction. Here, the column direction means a vertical direction when the liquid crystal display device is viewed from above, and the row direction means a horizontal direction. Since the common electrode 103 is formed on the entire surface of the upper substrate 101 as described above, the common electrodes of all the pixels are in a connected state. FIG. 10 is a view of the entire liquid crystal display device as viewed from above. Display area 10 of this liquid crystal display device
8, the pixels 106 described above are arranged in a matrix. The scanning lines G1 wired in the row direction are connected to all the pixels in the same row, and the scanning lines G2, G3,... Are also connected to all the pixels in the same row. The data lines D1 arranged in the column direction are connected to all the pixels in the same column, and the data lines D2, D3,... Are also connected to the pixels in the same column. Are drawn from the left side of the display area 108 and connected to the gate driver 109, and the data lines D1, D2, D3,... Are drawn from the upper side of the display area 108 and connected to the data driver 110. Have been. The common electrode 103 is drawn out from an end on the side of the display area 108, that is, from the common terminal 103T. On the other hand, instead of the conventional TN liquid crystal,
A liquid crystal of a horizontal electric field type in which the viewing angle dependence of contrast is small has been used. FIG. 11 is a view for explaining the structure and operation of an example of a liquid crystal display device using the liquid crystal of the in-plane switching mode. FIG. 11 (a) is a cross-sectional view of the liquid crystal display device, and FIG. FIG. 4 is a perspective view for explaining movement of liquid crystal molecules in the liquid crystal display device. As shown in the cross-sectional view of FIG. 11A, in a horizontal electric field type liquid crystal, a horizontal electric field is formed in a liquid crystal layer 200. Here, the lateral direction refers to the lower substrate 20.
The direction parallel to 2. In order to generate a horizontal electric field, both the common electrode 203 and the pixel electrode 204
This substrate 202 and the liquid crystal layer 20 on the lower substrate 202
0 is formed on the surface in contact with 0, and a voltage is applied between these electrodes. That is, the common electrode 203 and the pixel electrode 20
4 are formed side by side on the display section of the pixel. As shown in the perspective view of FIG. 11B, the liquid crystal molecules 205 in the liquid crystal of the lateral electric field type rotate only in a plane parallel to the lower substrate 202 by the above-described lateral electric field. The difference in appearance depending on the direction is small, and the viewing angle dependence of the contrast is small. The effective viewing angle of the horizontal electric field type liquid crystal having a contrast of 10 or more is, for example, ± 70 degrees or more in the vertical and horizontal directions. However, if the above-described liquid crystal display device using the in-plane switching mode liquid crystal is constructed using the wiring shown in FIG. 10, the following problems occur. That is, in the TN liquid crystal, the common electrode and the pixel electrode are formed on different substrates, and the common electrode is formed on the entire surface of the upper substrate, so that the common electrode also serves as the common wiring. On the other hand, in the horizontal electric field type liquid crystal, the common electrode and the pixel electrode are formed on the same lower substrate, and the common electrode wiring connected to the common electrode is also formed on the same lower substrate. You. That is, since the common electrode, the pixel electrode, the common electrode wiring, the scanning line, and the data line are all formed on the same lower substrate, in order to secure the light transmittance of the pixel portion having a certain value or more, the conventional method is used. These electrodes and wiring must be made thinner than the TN liquid crystal. In the TN liquid crystal, since the transparent electrode is used for the common electrode and the pixel electrode, there is no relation between the size of the electrode and the aperture ratio of the display area. Metal electrodes are used for the electrodes and the pixel electrodes. Light does not pass through these electrode portions, and a light transmitting region is formed between these two electrodes formed side by side on the lower substrate. Therefore, in the horizontal electric field type liquid crystal, in order to increase the aperture ratio of the display region and increase the transmittance, the two electrodes must be made thinner. As described above, when the electrodes and wiring are made thinner,
Wiring resistance increases, a voltage drop occurs due to current flowing through the electrodes and wiring, and a current for driving one pixel fluctuates the potential of the electrode of another pixel, causing crosstalk between pixels, There arises a problem that the brightness uniformity is reduced and the image quality is reduced. Furthermore, since the liquid crystal screen has recently become larger, the wiring in the screen becomes longer, and the longer wiring further increases the wiring resistance. As a result, the above problem becomes more prominent. SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and it is an object of the present invention to provide a liquid crystal display device capable of obtaining a high-quality image with less crosstalk between pixels and good luminance uniformity. . According to the present invention, a plurality of data lines, a plurality of scanning lines intersecting these data lines, and a position where the data lines intersect with the scanning lines are arranged. A pixel electrode, a transistor that controls energization to the pixel electrode according to an input from the data line and the scanning line, a common electrode arranged side by side with the pixel electrode, and these common electrodes are connected in a row or a column. A plurality of common electrode wirings, and the pixel electrodes connecting these common electrode wirings;
A first substrate on which a common wiring disposed adjacent to a display region in which a pixel including a transistor and a common electrode is disposed; a second substrate disposed in parallel with the first substrate; In a liquid crystal display device having a liquid crystal sandwiched between the first substrate and the second substrate, a common terminal is connected to one end of the common wiring, a data terminal is connected to one end of the data line, and the scanning is performed. A scanning terminal is connected to both ends of the line, a common wiring connecting from the common terminal to one end of each common electrode wiring includes a contact hole, and at least one of the conductive layers connected by the contact hole has a contact. A liquid crystal display device having a comb-shaped structure around a hole. The structure and operation of a liquid crystal display device using an in-plane switching mode liquid crystal according to an embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a top view of a liquid crystal display device using a horizontal electric field type liquid crystal according to an embodiment of the present invention. Reference numeral 1 denotes a display area of the liquid crystal display device,
In the display area 1, pixels 2 for performing display are arranged in a matrix. The scanning line G1 wired in the row direction is connected to all the pixels in the same row, and the scanning line G1
, G3,... Are similarly connected to all the pixels in the same row. Data line D1 wired in the column direction
Is connected to all the pixels in the same column, and the data line D
, D3,... Are similarly connected to pixels in the same column. The scanning lines G1, G2, G3,...
Are drawn from the left and right sides of. That is, on the left side of the display area 1, the scanning terminals GL1, GL for drawing the scanning lines G1, G2, G3,.
Are provided on the right side of the display area 1 in the same manner as the scanning terminals GR1, GR2, GR3,... For drawing the scanning lines G1, G2, G3,.
Is provided. A scanning terminal G provided on the left side of the display area 1
L1, GL2, GL3,... Are the first gate drivers 3a.
And a scanning terminal G provided on the right side of the display area 1.
R1, GR2, GR3,... Are the second gate drivers 3b.
Is connected to The first gate driver 3a and the second gate driver 3b have the same internal configuration, and simultaneously input the same gate signal from the scanning terminal. The data lines D1, D2, D3,... Are drawn from the upper side of the display area 1. That is, the display area 1
Are connected to the data terminals DT1, DT2,... For drawing out the data lines D1, D2, D3,.
DT3,... Are provided. These data terminals DT
1, DT2, DT3,... Are connected to the data driver 4. The data driver 4 inputs a data signal from a data terminal. FIG. 2 is a schematic equivalent circuit diagram in which the pixel 2 of the liquid crystal display device described above is enlarged. One pixel 2 includes a liquid crystal layer 5, a common electrode 6 sandwiching the liquid crystal layer 5, a pixel electrode 7, and a thin film transistor 8 connected to the pixel electrode 7. Source terminal 8 of thin film transistor 8
S is connected to the pixel electrode 7, the drain terminal 8D is connected to the data line D1 arranged in the column direction, and the gate terminal 8G is connected to the scanning line G1 arranged in the row direction. Here, the column direction means a vertical direction when the liquid crystal display device is viewed from above, and the row direction means a horizontal direction. The common electrode 6 is connected to the common electrode wiring 10 for each row or column. Each common electrode wiring 10 is connected to the common wiring 11 at a portion adjacent to the display area. The common wiring 11 is connected to a common terminal described later. According to the above configuration, the gate signal is supplied to the scanning line G
Since it is input from both ends of 1, G2, G3, ... at the same time,
Compared with a configuration in which input is performed from one side, the length of wiring and the number of pixels in the display area 1 per input terminal are 1 /.
Is equivalent to Therefore, since the wiring resistance and capacitance of the scanning line can be reduced to half, the signal delay of the scanning line can be reduced, and the generation of a DC voltage and the variation in luminance in the pixel due to the signal delay can be suppressed. it can. Further, it is possible to increase the aperture ratio in the display area 1 by reducing the wiring width of the scanning line by an amount corresponding to the reduction in the wiring resistance. Further, a lower cost wiring process having a relatively high specific resistance can be used, and as a result, the cost of the liquid crystal display device can be reduced. FIG. 3 is a diagram showing a position of a liquid crystal injection port in the liquid crystal display device shown in FIG. Liquid crystal inlet 9
Are provided on the lower side of the display area 1 where no terminal row of scanning terminals or data terminals is provided. In the horizontal electric field type liquid crystal display device according to the present embodiment, the rubbing direction is approximately 20 ± with respect to the direction perpendicular to the electric field formed between the common electrode 6 and the pixel electrode 5.
10 degrees. Here, the rubbing direction indicates the initial alignment direction of the liquid crystal, and is determined by rubbing the substrate surface in a certain direction with a cloth or the like. The rubbing angle with respect to the pixel electrode 5 and the common electrode 6 is set large when importance is placed on the light transmittance, and small when importance is placed on the response speed. If the injection port 9 is provided at the above position, the liquid crystal is injected along the rubbing direction, so that the injection time is shorter than when the liquid crystal is injected from other positions. Further, since the injection port 9 is provided on a side where no terminal is provided and there is sufficient space, a plurality of injection ports can be provided,
This also shortens the injection time. FIG. 4 shows the display area 1 and the scanning terminals GL1, GL2, GL3,... Provided on the left side of the display area 1 and the scanning terminal GR1 provided on the right side in the liquid crystal display device shown in FIG. , GR2, GR3,... And data terminals DT1, DT2, DT3,. These terminals are divided into a plurality of blocks. For example, among the scanning terminals provided on the left side of the display area 1, the scanning terminals GL1, GL2, GL3 form the first block BL1, and the scanning terminals GL4, GL
5, GL6 forms the second block BL2. At both ends of a row of terminals forming these blocks, common terminals COM1, COM2, COM3,... Are provided. That is, the common terminal COM is provided above the scanning terminal GL1.
1 and a common terminal COM immediately below the scanning terminal GL3.
2 and a common terminal COM above the scanning terminal GL4.
3 and a common terminal COM immediately below the scanning terminal GL6.
4 are provided. The common terminals COM2 and COM3 are connected to a common electrode line in the display area 1 through a common line. Details of the common wiring will be described later. The configuration after the scanning terminal GL7 is similar to that described above. The same applies to the scanning terminals GR1, GR2, GR3,... Provided on the right side of the display area 1 and the data terminals DT1, DT2, DT3,. According to the above configuration, since the common terminal is provided for each block of the scanning terminal and the data terminal, the resistance of the common wiring can be reduced as compared with the case where the common terminal is at the end of the side. In addition, crosstalk between pixels and variations in luminance can be suppressed. FIG. 5 is a diagram showing a detailed configuration of the common terminals COM2 and COM3 provided at the boundary between the blocks BL1 and BL2 of the scanning terminals on the left side of the display area 1 shown in FIG. The wiring from the common terminal to the common electrode wiring in the display area is defined as a common wiring. Since the distance of the common wiring differs depending on the position of the common electrode wiring, the length of the wiring differs and the wiring resistance also differs. In order to make the wiring resistance to all common electrode wiring ends uniform,
Wiring resistance is adjusted by passing through three conductive layers stacked in the thickness direction of the liquid crystal display device. That is, when the distance is short and the wiring is short, the wiring is not directly connected but is passed through a plurality of conductive layers to increase the wiring resistance. The conductive layer is formed on the first substrate closest to the lower substrate.
A second layer is overlaid on the layer, and a third layer is overlaid thereon. An insulating film is provided between these conductive layers. The first layer is mainly provided with scanning lines, and the second layer is mainly provided with data lines. The third layer covers the contact hole on the first layer and the contact hole on the second layer at the same time in the region shown in FIG. 5, and is provided so as to connect them. The method of manufacturing this contact hole is the third method.
Formed from the layer to the underlying substrate, stopping at the first conductive layer encountered. That is, if there is a second layer immediately below the contact hole formed from the third layer, the formation of the contact hole stops at the second layer, and the third layer and the second layer are connected. If the conductive layer is not provided at the position of the second layer but is provided in the first layer, the contact hole reaches the first layer, and the third layer and the first layer are connected. In FIG. 5, common terminals COM2 and C
The common wiring from OM3 is connected at the side of display area 1 (point P1 in the figure). DIS1 to DIS5 in the figure
Is a pixel. Here, the path of the common wiring from the point P1 to the pixel DIS3 closest to the point P1 will be described. First, the contact holes c1 to c4 are reached from the point P1 via the conductive layer S0 provided in the first layer. The contact holes c1 to c4 reach the third layer, the third layer reaches the other conductive layer S3 in the first layer via the contact holes c5 to c8, and reaches the pixel DIS3 via the conductive layer S3. . Further, as another route, the conductive layer S0 reaches the third layer via the contact holes c1 to c4, and the third layer reaches the second layer via the contact holes e1 to e8. From contact hole e
There is also a route that reaches the third layer again via 9 to e16, reaches the conductive layer S3 from the third layer via the contact holes c5 to c8, and reaches the pixel DIS3 via the conductive layer S3. Next, the path from the point P1 to the pixel DIS2 farther from the pixel DIS3 will be described. First, a route via only the first and third layers will be described. From the point P1 to the contact holes c1 to c4 via the conductive layer S0,
The contact holes c1 to c4 reach the third layer, the third layer reaches the conductive layer S2 in the first layer via the contact holes c9 to c18, and reaches the pixel DIS2 via the conductive layer S2. . That is, while the number of contact holes at the time of returning from the third layer to the first layer in the path to the pixel DIS3 is four, c5 to c8, the number of contact holes from the third layer in the path to the pixel DIS2 is The number of contact holes when returning to the first layer is 10 from c9 to c18, so that the resistance due to the contact holes is reduced. Similarly, in the case of the farther pixel DIS1, the third
The number of contact holes returning from the layer to the first layer is c19 to
The number is further increased to 12 of c30. That is, the number of contact holes provided in parallel on the way is changed according to the distance from the terminal to the pixel, thereby making the resistance of the entire wiring uniform. It should be noted that there is a route from the first layer to the second layer via the third layer, and from the second layer to the first layer again via the third layer. The number of contact holes has been changed. Further, when the common wiring length is long, the wiring resistance can be reduced by making the wiring thick. FIG. 6 is a modified example of the common wiring shown in FIG. In this example, the second conductive layer is wider than in the example shown in FIG. For example, contact hole e
Since the conductive layer below 23 and e24 is wide and this portion can contribute to conduction, the resistance of the path to the pixel DIS2 can be further reduced. FIG. 7 is an enlarged view of the periphery of a contact hole provided in the middle of the common wiring shown in FIG. 5 or FIG. In the configuration shown in FIG. 5 or FIG. 6, a contact hole is provided in the common wiring between the common terminal and the common electrode wiring, and the wiring resistance is adjusted to make the wiring resistance to each common electrode wiring end uniform. Is what you do. At this time, as one of means for adjusting the wiring resistance in the direction of decreasing the resistance, there is a method of making the shape of the conductive layer around the contact hole into a comb shape. With such a shape, the distance between the contact holes becomes shorter. Therefore, for example, even if a conductive layer having a relatively high specific resistance is used as the third layer S14 in FIG. 7, the wiring distance in the third layer S14 is reduced. It is possible to make adjustments in the direction in which the wiring resistance becomes shorter and the wiring resistance decreases. According to the present invention, a high-quality image with little crosstalk between pixels and good luminance uniformity can be obtained.
Further, if the injection port is provided at a position where the liquid crystal can be injected along the rubbing direction, the liquid crystal is injected along the rubbing direction, so that the injection time of the liquid crystal is shortened. Further, if the wiring resistance of the common wiring from the common terminal to each common electrode wiring is made uniform, crosstalk and luminance uniformity are improved. Also, if the common terminal is provided for each block, the series resistance between the common electrode wiring and the common wiring is reduced, so that crosstalk is reduced. Also, by changing the thickness of the common wiring according to the length of the wiring and making the wiring resistance of the common wiring to each pixel uniform, the luminance uniformity is improved. In addition, by changing the number of contact holes in the middle of the wiring according to the length of the wiring and making the wiring resistance of the common wiring to each pixel uniform, crosstalk and brightness uniformity are improved. In the embodiment, the number of contact holes is used for adjusting the uniformity of the common wiring resistance.
Similarly, the resistance of the common wiring can be made uniform by changing the area or the perimeter of the contact hole. Also, if the shape around the contact hole is made to be a comb shape, it becomes possible to adjust in the direction in which the wiring resistance becomes low,
Since an appropriate wiring resistance can be set, the wiring resistance to each pixel can be made uniform, and crosstalk and luminance uniformity are improved.
【図面の簡単な説明】
【図1】 本発明の一実施形態である横電界方式の液晶
を用いた液晶表示装置である。
【図2】 液晶表示装置の画素を拡大した模式的等価回
路図。
【図3】 液晶表示装置における液晶の注入口の位置を
示す図
【図4】 液晶表示装置における表示領域と端子との境
界部の詳細な構成を示す図。
【図5】 共通端子から画素への共通配線の詳細な構成
を示す図。
【図6】 共通端子から画素への共通配線の変形例を示
す図。
【図7】 共通配線の途中に設けられたコンタクトホー
ルの周辺を拡大した図。
【図8】 従来のTN液晶を用いた液晶表示装置を示す
図。
【図9】 従来の液晶表示装置の画素の模式的等価回路
図。
【図10】 従来の液晶表示装置全体を上面から見た
図。
【図11】 横電界方式の液晶を用いた液晶表示装置を
示す図
【符号の説明】
1 表示領域 2 画素
3a 第1のゲートドライバ 3b 第2のゲ
ートドライバ
4 データドライバ 5 液晶層
6 共通電極 7 画素電極
8 薄膜トランジスタ 8S ソース端
子
8D ドレイン端子 8G ゲート端
子
9 注入口 10 共通電極
配線
11 共通配線
100 液晶層 101 上側
基板
102 下側基板 103 共通
電極
104 画素電極 105 液晶
分子
106 画素 107 薄膜
トランジスタ
108 表示領域
200 液晶層 201 上側
基板
202 下側基板 203 共通
電極
204 画素電極 205 液晶
分子
206 画素BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a liquid crystal display device using an in-plane switching mode liquid crystal according to an embodiment of the present invention. FIG. 2 is a schematic equivalent circuit diagram in which a pixel of the liquid crystal display device is enlarged. FIG. 3 is a diagram showing a position of a liquid crystal injection port in a liquid crystal display device. FIG. 4 is a diagram showing a detailed configuration of a boundary portion between a display region and a terminal in the liquid crystal display device. FIG. 5 is a diagram showing a detailed configuration of a common wiring from a common terminal to a pixel. FIG. 6 is a diagram showing a modification of a common wiring from a common terminal to a pixel. FIG. 7 is an enlarged view of the periphery of a contact hole provided in the middle of a common wiring. FIG. 8 is a diagram showing a liquid crystal display device using a conventional TN liquid crystal. FIG. 9 is a schematic equivalent circuit diagram of a pixel of a conventional liquid crystal display device. FIG. 10 is a diagram of the entire conventional liquid crystal display device as viewed from above. 11 is a diagram showing a liquid crystal display device using a liquid crystal of an in-plane switching method. [Description of References] 1 display area 2 pixel 3a first gate driver 3b second gate driver 4 data driver 5 liquid crystal layer 6 common electrode 7 Pixel electrode 8 Thin film transistor 8S Source terminal 8D Drain terminal 8G Gate terminal 9 Injection 10 Common electrode wiring 11 Common wiring 100 Liquid crystal layer 101 Upper substrate 102 Lower substrate 103 Common electrode 104 Pixel electrode 105 Liquid crystal molecules 106 Pixel 107 Thin film transistor 108 Display area 200 Liquid crystal layer 201 Upper substrate 202 Lower substrate 203 Common electrode 204 Pixel electrode 205 Liquid crystal molecule 206 Pixel
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 征一 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 田村 文識 東京都港区芝五丁目7番1号 日本電気株 式会社内 Fターム(参考) 2H092 GA14 GA24 GA29 JA46 NA01 ────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Seiichi Matsumoto NEC Corporation 5-7-1 Shiba, Minato-ku, Tokyo NEC Corporation In the formula company (72) Inventor Tamura Fumichi NEC Corporation 5-7-1 Shiba, Minato-ku, Tokyo NEC Corporation In the formula company F term (reference) 2H092 GA14 GA24 GA29 JA46 NA01
Claims (1)
素電極と、 前記データ線および走査線からの入力に従って前記画素
電極への通電を制御するトランジスタと、 前記画素電極と並べて配置された共通電極と、 これらの共通電極を一行または一列毎に接続した複数の
共通電極配線と、 これらの共通電極配線を連結する、前記画素電極、トラ
ンジスタおよび共通電極を含む画素が配置された表示領
域に隣接して配置された共通配線とが形成された第1の
基板と、 この第1の基板と平行に配置された第2の基板と、 前記第1の基板と第2の基板とに挟持された液晶とを有
する液晶表示装置において、 前記共通配線の一端に共通端子が接続され、 前記データ線の一端にデータ端子が接続され、 前記走査線の両端に走査端子が接続されており、 前記共通端子から各共通電極配線の一端までを接続する
共通配線は、コンタクトホールを含み、該コンタクトホ
ールにより接続される導電層の少なくとも一方は、コン
タクトホールの周囲に櫛形の構造を有することを特徴と
する液晶表示装置。Claims: 1. A plurality of data lines, a plurality of scanning lines intersecting with the data lines, a pixel electrode disposed at a position where the data lines intersect with the scanning lines, A transistor for controlling energization of the pixel electrode in accordance with an input from a data line and a scanning line; a common electrode arranged side by side with the pixel electrode; and a plurality of common electrode wirings connecting these common electrodes in one row or one column A first substrate formed with a common line connected to a display region in which pixels including the pixel electrode, the transistor, and the common electrode are arranged, the common line connecting these common electrode lines; In a liquid crystal display device having a second substrate arranged in parallel with one substrate, and a liquid crystal sandwiched between the first substrate and the second substrate, a common terminal is connected to one end of the common wiring. A data terminal is connected to one end of the data line, a scanning terminal is connected to both ends of the scanning line, and a common wiring connecting from the common terminal to one end of each common electrode wiring includes a contact hole. A liquid crystal display device, wherein at least one of the conductive layers connected by the contact hole has a comb-shaped structure around the contact hole.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002305814A JP3516674B2 (en) | 2002-10-21 | 2002-10-21 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002305814A JP3516674B2 (en) | 2002-10-21 | 2002-10-21 | Liquid crystal display |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30172799A Division JP3379491B2 (en) | 1999-10-22 | 1999-10-22 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003121874A true JP2003121874A (en) | 2003-04-23 |
| JP3516674B2 JP3516674B2 (en) | 2004-04-05 |
Family
ID=19197411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002305814A Expired - Lifetime JP3516674B2 (en) | 2002-10-21 | 2002-10-21 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3516674B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104090401A (en) * | 2014-06-18 | 2014-10-08 | 京东方科技集团股份有限公司 | Array substrate, preparation method thereof and display device |
-
2002
- 2002-10-21 JP JP2002305814A patent/JP3516674B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104090401A (en) * | 2014-06-18 | 2014-10-08 | 京东方科技集团股份有限公司 | Array substrate, preparation method thereof and display device |
| US9461075B2 (en) | 2014-06-18 | 2016-10-04 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3516674B2 (en) | 2004-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3379491B2 (en) | Liquid crystal display | |
| JP4551365B2 (en) | Liquid crystal display device and driving method thereof | |
| KR101179233B1 (en) | Liquid Crystal Display Device and Method of Fabricating the Same | |
| CN100395622C (en) | LCD Monitor | |
| US8582067B2 (en) | Array substrate, liquid crystal panel, liquid crystal display and driving method thereof | |
| CN111176042B (en) | Array substrate and display device | |
| JP4911793B2 (en) | Liquid crystal display | |
| KR101071711B1 (en) | In-Plane Switching mode Liquid crystal display device | |
| KR960035089A (en) | Liquid crystal display element with wide viewing angle characteristics | |
| JPH095766A (en) | Liquid crystal display | |
| JP2013065048A (en) | Electric field driving type device and electronic apparatus | |
| WO2011061964A1 (en) | Substrate for liquid crystal display device, liquid crystal display device, and method for driving liquid crystal display device | |
| KR20020009144A (en) | liquid crystal display device | |
| CN116184722A (en) | Array substrate, opposite substrate and display panel | |
| KR100633315B1 (en) | Structure of common electrode wiring of storage capacitance type liquid crystal display device and storage electrode wiring of liquid crystal display device for transverse electric field mode | |
| JP4483065B2 (en) | Liquid crystal display | |
| JP2019074583A (en) | Display device | |
| JP2002148654A (en) | Liquid crystal display | |
| JP3516674B2 (en) | Liquid crystal display | |
| KR20010015376A (en) | Liquid crystal display device | |
| JPH1010556A (en) | Liquid crystal display device | |
| JP2006154120A (en) | Electro-optical device and electronic apparatus | |
| JP4316151B2 (en) | Liquid crystal display | |
| JP2019117293A (en) | Substrate for display devices and display device | |
| KR101166578B1 (en) | In plane switching mode liquid crystal display device and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040120 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3516674 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140130 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |