JP2003283081A - Auxiliary package for wiring - Google Patents
Auxiliary package for wiringInfo
- Publication number
- JP2003283081A JP2003283081A JP2002085012A JP2002085012A JP2003283081A JP 2003283081 A JP2003283081 A JP 2003283081A JP 2002085012 A JP2002085012 A JP 2002085012A JP 2002085012 A JP2002085012 A JP 2002085012A JP 2003283081 A JP2003283081 A JP 2003283081A
- Authority
- JP
- Japan
- Prior art keywords
- package
- wiring
- ball
- bga
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＢＧＡ（ボールグリッドアレイ）構造を採用
した配線用補助パッケージにおいて、既存の半導体集積
回路のパッケージに制約されることなく、ボールピッ
チ、またはボールサイズを大きくし、実装の信頼性向上
や安価なプリント基板の使用を可能にする。
【解決手段】 パッケージに内部回路配線とＢＧＡ構造
の外部端子列（ボール）７を備えた配線用補助パッケー
ジ５において、前記ＢＧＡ構造はボールのピッチが異な
る複数の部分からなり、パッケージ外周部のボールのピ
ッチＰ１はパッケージ中央部のボールのピッチＰ２より
大きく、またパッケージ外周部のボールのサイズＤ１は
パッケージ中央部のボールのサイズＤ２より大きい。
(57) [Summary] [Problem] In a wiring auxiliary package adopting a BGA (ball grid array) structure, a ball pitch or a ball size is increased by mounting without being restricted by a package of an existing semiconductor integrated circuit. And the use of inexpensive printed circuit boards. In a wiring auxiliary package provided with an internal circuit wiring and an external terminal array (ball) having a BGA structure in a package, the BGA structure is composed of a plurality of portions having different ball pitches. the pitch P 1 larger than the pitch P 2 of the balls of the package central portion, also the size D 1 of the ball of the package outer peripheral portion is larger than the size D 2 of the ball of the package central portion.
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、配線用補助パッケ
ージに関し、さらに詳しくは、ＢＧＡ構造の外部端子を
有し、既存の半導体集積回路のパッケージに制約される
ことなく、ボールのピッチ、ボールのサイズを大きくす
ることができる配線用補助パッケージに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring auxiliary package, and more particularly, it has an external terminal of BGA structure and is not restricted by existing semiconductor integrated circuit packages. The present invention relates to a wiring auxiliary package that can be increased in size.
【０００２】[0002]
【従来の技術】半導体集積回路等多ピン列化された電子
部品をプリント配線板に搭載する際のパッケージ中央部
からの信号線の引き出しを可能とする手段の例として、
特開平１１−６８０２６号公報（配線用補助パッケージ
および印刷回路配線板構造）の発明が知られている。こ
の従来例の配線用補助パッケージによれば、プリント配
線板で処理することができないパッケージ中央部の外部
端子を、簡単に外部に取り出すことが可能である。2. Description of the Related Art As an example of means for allowing a signal line to be pulled out from a central portion of a package when mounting an electronic component having a multi-pin array such as a semiconductor integrated circuit on a printed wiring board,
The invention of JP-A-11-68026 (wiring auxiliary package and printed circuit wiring board structure) is known. According to this conventional wiring auxiliary package, it is possible to easily take out the external terminal at the center of the package, which cannot be processed by the printed wiring board, to the outside.
【０００３】図４は、特開平１１−６８０２６号公報に
記載された配線用補助パッケージを用いて、多層プリン
ト配線板に多ピン半導体集積回路を搭載する際の縦断面
図である。図４に示すように、多層プリント配線板３を
挟んで既存の多ピン半導体集積回路パッケージ１と対応
する位置に配線用補助パッケージ５を設ける。多ピン半
導体集積回路パッケージ１の下面には外周部のみならず
中央部にも外部端子列２が配置され、外周部の外部端子
列からはプリント配線板３の表層及び２層目を用いて信
号線を取り出す。多層プリント配線板３には、半導体集
積回路パッケージ１の中央部の外部端子列２に対応する
位置にそれぞれスルーホール４を設ける。配線用補助パ
ッケージ５は、プリント配線板３と対向する面の外周部
と中央部に外部端子列７を配置し、中央部の外部端子と
外周部の外部端子との間を内部回路配線６で接続し、全
体が外部モールドパッケージ８で保持される構成であ
る。すなわち、配線用補助パッケージ５は内部に半導体
集積回路を含まず、外部モールドパッケージ８中に内部
回路配線６と外部端子列７のみが備えられており、ある
任意の外部端子相互間が内部信号配線で接続されている
構成である。このような構成により、半導体集積回路パ
ッケージ１の下面中央部の外部端子列２から出力された
信号は、それぞれスルーホール４を通して配線用補助パ
ッケージ５の中央部の外部端子列に至り、そこから内部
回路配線６、外周部の端子列を経てプリント配線板３の
表層及び２層目を用いて信号線が取り出される。FIG. 4 is a vertical cross-sectional view when a multi-pin semiconductor integrated circuit is mounted on a multilayer printed wiring board using the wiring auxiliary package described in Japanese Patent Laid-Open No. 11-68026. As shown in FIG. 4, the wiring auxiliary package 5 is provided at a position corresponding to the existing multi-pin semiconductor integrated circuit package 1 with the multilayer printed wiring board 3 interposed therebetween. On the lower surface of the multi-pin semiconductor integrated circuit package 1, the external terminal rows 2 are arranged not only in the outer peripheral portion but also in the central portion. From the outer terminal row in the outer peripheral portion, signals are output using the surface layer and the second layer of the printed wiring board 3. Take out the line. Through holes 4 are provided in the multilayer printed wiring board 3 at positions corresponding to the external terminal rows 2 at the center of the semiconductor integrated circuit package 1. The auxiliary wiring package 5 has external terminal rows 7 arranged at the outer peripheral portion and the central portion of the surface facing the printed wiring board 3, and the internal circuit wiring 6 is provided between the external terminal at the central portion and the external terminal at the outer peripheral portion. The structure is such that they are connected and the whole is held by the external mold package 8. That is, the wiring auxiliary package 5 does not include a semiconductor integrated circuit therein, only the internal circuit wiring 6 and the external terminal row 7 are provided in the external molded package 8, and the internal signal wiring is provided between arbitrary external terminals. The configuration is connected by. With such a configuration, the signals output from the external terminal row 2 in the central portion of the lower surface of the semiconductor integrated circuit package 1 reach the external terminal row in the central portion of the wiring auxiliary package 5 through the through holes 4, respectively, and then from there. A signal line is taken out using the surface layer and the second layer of the printed wiring board 3 through the circuit wiring 6 and the terminal row on the outer peripheral portion.
【０００４】外部モールドパッケージ８としては、ＢＧ
Ａ（ボールグリッドアレイ）パッケージが好適である。
ＢＧＡパッケージは、半導体集積回路が大規模になるに
つれて多ピン化しやすいので、配線用補助パッケージが
必要とされるときの既存の半導体集積回路によく使用さ
れている。このため、既存の半導体集積回路と接続しや
すいように、配線用補助パッケージもＢＧＡパッケージ
を使用することが多くなっている。As the external mold package 8, BG is used.
A (ball grid array) package is preferred.
Since the BGA package easily has a large number of pins as the semiconductor integrated circuit becomes large in scale, it is often used in existing semiconductor integrated circuits when a wiring auxiliary package is required. For this reason, in order to facilitate connection with existing semiconductor integrated circuits, BGA packages are often used as auxiliary wiring packages.
【０００５】[0005]
【発明が解決しようとする課題】以上のように、従来の
配線用補助パッケージはＢＧＡが使用される場合が多く
なっている。ＢＧＡのボールピッチは、既存の半導体集
積回路と同じボールピッチであれば既存の半導体集積回
路と接続しやすいため、同じボールピッチになる。ただ
し、半導体集積回路は多ピンであるため、ボールピッチ
は狭くなる傾向があり、このため配線用補助パッケージ
のボールピッチも狭くなる。ボールピッチが狭いと、配
線用補助パッケージを搭載するプリント基板において、
配線を引き出すことが困難になるため高密度用基板を使
用して、安価なプリント基板を使用することが不可能に
なり、コストアップの要因となる。As described above, BGA is often used in the conventional wiring auxiliary package. If the ball pitch of the BGA is the same as that of the existing semiconductor integrated circuit, the BGA has the same ball pitch because it is easy to connect to the existing semiconductor integrated circuit. However, since the semiconductor integrated circuit has a large number of pins, the ball pitch tends to be narrow, and thus the ball pitch of the wiring auxiliary package is also narrow. If the ball pitch is narrow, in a printed circuit board with an auxiliary wiring package,
Since it becomes difficult to draw out the wiring, it becomes impossible to use a low-density printed circuit board by using a high-density board, which causes a cost increase.
【０００６】また、配線用補助パッケージのＢＧＡのボ
ールは、既存の半導体集積回路と同じボールであれば既
存の半導体集積回路と接続しやすいため、同じボールに
なる。ただし、半導体集積回路は多ピンであるため、ボ
ールの大きさは小さくなる傾向があるため、配線用補助
パッケージのボールサイズも小さくなる。ボールサイズ
が小さいと、配線用補助パッケージを搭載するプリント
基板において、ボールのランドを形成したり配線を引き
出したりすることが困難になるため高密度用基板を使用
して、安価なプリント基板を使用することが不可能にな
る。また、小さいボールを実装するために、実装の信頼
性も低下する。If the balls of the BGA of the wiring auxiliary package are the same balls as the existing semiconductor integrated circuit, they are the same balls because they can be easily connected to the existing semiconductor integrated circuit. However, since the semiconductor integrated circuit has a large number of pins, the size of the ball tends to be small, and the ball size of the auxiliary wiring package is also small. If the ball size is small, it will be difficult to form ball lands and lead wires in the printed circuit board that mounts the wiring auxiliary package. Therefore, use a high-density circuit board and use an inexpensive printed circuit board. It becomes impossible to do. Further, since the small balls are mounted, the mounting reliability is reduced.
【０００７】[0007]
【課題を解決するための手段】本発明は、前記実情に鑑
みてなされたものであって、請求項１の発明は、パッケ
ージに内部回路配線とＢＧＡ（ボールグリッドアレイ）
構造の外部端子を備えた配線用補助パッケージにおい
て、前記ＢＧＡ構造はボールのピッチが異なる複数の部
分からなることを特徴とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and the invention of claim 1 is to package a package with internal circuit wiring and a BGA (ball grid array).
In the auxiliary wiring package having an external terminal having a structure, the BGA structure is composed of a plurality of portions having different ball pitches.
【０００８】請求項２の発明は、請求項１の配線用補助
パッケージにおいて、前記複数の部分の前記ボールのピ
ッチは、前記パッケージの中央部より外周部の方が大で
あることを特徴とする。According to a second aspect of the present invention, in the wiring auxiliary package according to the first aspect, the pitch of the balls in the plurality of portions is larger in the outer peripheral portion than in the central portion of the package. .
【０００９】請求項３の発明は、パッケージに内部回路
配線とＢＧＡ（ボールグリッドアレイ）構造の外部端子
を備えた配線用補助パッケージにおいて、前記ＢＧＡ構
造はボールのサイズが異なる複数の部分からなることを
特徴とする。According to a third aspect of the present invention, in a wiring auxiliary package including a package with internal circuit wiring and an external terminal having a BGA (ball grid array) structure, the BGA structure is composed of a plurality of portions having different ball sizes. Is characterized by.
【００１０】請求項４の発明は、請求項３の配線用補助
パッケージにおいて、前記複数の部分の前記ボールのサ
イズは、前記パッケージの中央部より外周部の方が大で
あることを特徴とする。According to a fourth aspect of the present invention, in the wiring auxiliary package of the third aspect, the size of the balls in the plurality of portions is larger in the outer peripheral portion than in the central portion of the package. .
【００１１】[0011]
【発明の実施の形態】以下、本発明の実施の形態を図１
〜３に示す実施例に基づき、図４〜６に示す従来例を参
照しながら説明する。図５は、従来の配線用補助パッケ
ージのＢＧＡ構造を示す平面図である。既存の半導体集
積回路は、図４に示す従来例と同じように、多ピンにな
るほどボールが全面に配置される「フルグリッド」と呼
ばれるボールアサインが採用される。このときは、外部
端子列７となるボールのボールサイズ０.４ｍｍ／ボー
ルピッチ０.８ｍｍのように、小さいボールサイズ／狭
いボールピッチのＢＧＡ構造を取ることでボール（外部
端子列７）のピン数を増やしている。既存の半導体集積
回路と接続される配線用補助パッケージ５も、既存の半
導体集積回路と接続される中央部が同じボール構造をし
ているので、全体のボールの構造が同じ小さいボールサ
イズ／狭いボールピッチになってしまう。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to FIG.
3 to 3 will be described with reference to conventional examples shown in FIGS. FIG. 5 is a plan view showing a BGA structure of a conventional wiring auxiliary package. As in the conventional example shown in FIG. 4, the existing semiconductor integrated circuit employs a ball assignment called “full grid” in which balls are arranged over the entire surface as the number of pins increases. At this time, by adopting a BGA structure of a small ball size / narrow ball pitch, such as a ball size of the external terminal row 7 of 0.4 mm / ball pitch of 0.8 mm, the ball (external terminal row 7) pin The number is increasing. The auxiliary wiring package 5 connected to the existing semiconductor integrated circuit also has the same ball structure in the central portion connected to the existing semiconductor integrated circuit, so that the overall ball structure is the same small ball size / narrow ball. It becomes the pitch.
【００１２】図６は、従来の配線用補助パッケージのボ
ールから配線を引き出す様子を示す部分平面図である。
図６に示す配線用補助パッケージ５の外側の２列のボー
ル（外部端子列７）は、配線９をパッケージの外部に引
き出すことができるが、３列目より内方に位置するボー
ルは、ボール間に配線が通らないため、パッケージの外
部に配線が引き出せなくなっている。このような場合、
細い配線を使用したり、ボールに直接スルーホールを形
成するような高密度実装用基板を使用するしかなくなる
が、高密度実装基板は高価になる。FIG. 6 is a partial plan view showing a state in which a wiring is pulled out from a ball of a conventional wiring auxiliary package.
The two rows of balls (external terminal rows 7) outside the auxiliary wiring package 5 shown in FIG. 6 can draw the wiring 9 to the outside of the package, but the balls located inside the third row are balls. The wiring cannot be pulled out to the outside of the package because there is no wiring between them. In such cases,
Although there is no choice but to use a thin wiring or a high-density mounting substrate that directly forms a through hole in a ball, the high-density mounting substrate becomes expensive.
【００１３】（実施例１）図１は、本発明の第１実施例
による配線用補助パッケージのＢＧＡ構造を示す平面図
である（請求項１、２）。図１に示す配線用補助パッケ
ージ５は、外側から内方へ１〜３列目までのボール（外
部端子列７）のボールピッチＰ１が、網掛けで示す外側
から４列目以内（以下、網掛け部という）のボールピッ
チＰ２よりも広くなっている。網掛け部は既存の半導体
集積回路と接続されるため、既存の半導体集積回路と同
じボールピッチである必要があるが、外側から内方へ１
〜３列目までのボールは、既存の半導体集積回路と接続
されないでプリント基板への配線引き出しだけなので自
由なボールピッチに設定することが可能である。なお、
外側から内方へ１〜３列目までと網掛け部は、配線用補
助パッケージ５内にある図示しない内部回路配線にて接
続されている。この接続により、既存の半導体集積回路
からの配線は、網掛け部−内部配線回路−外側から内方
へ１〜３列目までのボール−配線−プリント基板の経路
でプリント基板に接続される。(Embodiment 1) FIG. 1 is a plan view showing a BGA structure of an auxiliary wiring package according to a first embodiment of the present invention (claims 1 and 2). In the wiring auxiliary package 5 shown in FIG. 1, the ball pitch P 1 of the balls (external terminal rows 7) in the first to third rows from the outside to the inside is within the fourth row from the outside (hereinafter, It is wider than the ball pitch P 2 of the shaded portion). Since the shaded portion is connected to the existing semiconductor integrated circuit, it needs to have the same ball pitch as that of the existing semiconductor integrated circuit.
The balls up to the third row are not connected to the existing semiconductor integrated circuit and only lead out the wiring to the printed circuit board, so that the ball pitch can be set freely. In addition,
The shaded portions from the outer side to the inner side in the first to third columns are connected by an internal circuit wiring (not shown) in the wiring auxiliary package 5. By this connection, the wiring from the existing semiconductor integrated circuit is connected to the printed circuit board through the route of shaded portion-internal wiring circuit-ball from the outer side to the inner side up to the first to third columns-wiring-the printed circuit board.
【００１４】図２は、図１の配線用補助パッケージの配
線引き出し例を示す部分平面図である。図１に示すよう
なボールピッチ配列により、図６では不可能だった外側
から３列目の配線の引き出しが、図２では可能になって
いる。これは、ボール（外部端子列７）のピッチが広く
なったことで、ボールの間に通る配線が１本から２本に
なったことによる。このように、配線引き出しが容易に
できるようになるため、配線用補助パッケージ５を搭載
するプリント基板に安価なものを使用することが可能と
なる。FIG. 2 is a partial plan view showing an example of wiring lead-out of the wiring auxiliary package of FIG. With the ball pitch arrangement as shown in FIG. 1, it is possible to pull out the wiring in the third column from the outside in FIG. 2, which is impossible in FIG. This is because the balls (external terminal rows 7) have a wider pitch, and the number of wirings between the balls is reduced from one to two. Since the wiring can be easily drawn out in this manner, it is possible to use an inexpensive printed board on which the wiring auxiliary package 5 is mounted.
【００１５】（実施例２）図３は、本発明の第２実施例
による配線用補助パッケージのＢＧＡ構造を示す平面図
である（請求項３、４）。図３に示す配線用補助パッケ
ージ５は、外側３列目までのボール（外部端子列７）の
サイズＤ１が、網掛け部で示す外側から４列目以内のボ
ールのサイズＤ２よりも大きくなっている。網掛け部は
既存の半導体集積回路と接続されるため、既存の半導体
集積回路と同じボールサイズの必要があるが、外側から
３列目までのボールは、既存の半導体集積回路と接続さ
れないでプリント基板への配線引き出しだけなので自由
なボールのサイズに設定することが可能である。また、
配線の引き出しは、ボールピッチが図１の配線用補助パ
ッケージと同じであるため、引き出しは図４と同じにな
り外側３列目までの全てのボールから配線の引き出しが
可能である。(Embodiment 2) FIG. 3 is a plan view showing a BGA structure of a wiring auxiliary package according to a second embodiment of the present invention (claims 3 and 4). In the wiring auxiliary package 5 shown in FIG. 3, the size D 1 of the balls up to the outer third row (external terminal row 7) is larger than the size D 2 of the balls within the fourth row from the outer side indicated by the meshed portion. Has become. Since the shaded portion is connected to the existing semiconductor integrated circuit, it is necessary to have the same ball size as that of the existing semiconductor integrated circuit, but the balls from the outside to the third row are printed without being connected to the existing semiconductor integrated circuit. Since only the wiring is drawn out to the substrate, it is possible to set the ball size freely. Also,
Since the ball pitch of the wiring is the same as that of the wiring auxiliary package of FIG. 1, the wiring is the same as that of FIG. 4, and the wiring can be drawn from all the balls up to the outer third row.
【００１６】一般にボールのサイズが小さくなると、ボ
ールの基板との接続信頼性や実装技術が困難になった
り、高密度実装用の高価なプリント基板を使用する必要
が出てくる。ボールピッチが大きくなることにより、配
線用補助パッケージとプリント基板との接続面積が増
え、接続強度の確保などの実装の信頼性向上につなが
る。また、ボールサイズが大きいほうが、プリント基板
や配線用補助パッケージを作成する製造技術も容易なも
のが選べるので、配線用補助パッケージの信頼性向上
や、安価なプリント基板の使用が可能になる。Generally, when the size of the ball becomes small, the connection reliability of the ball with the substrate and the mounting technique become difficult, and it becomes necessary to use an expensive printed circuit board for high-density mounting. As the ball pitch increases, the connection area between the wiring auxiliary package and the printed circuit board increases, which leads to improvement in mounting reliability such as ensuring connection strength. Further, the larger the ball size, the easier the manufacturing technique for producing the printed circuit board and the wiring auxiliary package can be selected, so that the reliability of the wiring auxiliary package can be improved and the inexpensive printed circuit board can be used.
【００１７】[0017]
【発明の効果】本発明によれば、既存の半導体集積回路
等電子回路のパッケージに制約されることなく、ボール
ピッチ、またはボールサイズを大きくすることができる
ので、電子回路パッケージをプリント基板に搭載する際
の配線や実装が容易になり、実装の信頼性向上や安価な
プリント基板の使用が可能になる。According to the present invention, the ball pitch or the ball size can be increased without being restricted by the package of the electronic circuit such as the existing semiconductor integrated circuit, so that the electronic circuit package can be mounted on the printed circuit board. Wiring and mounting at the time of mounting can be facilitated, and mounting reliability can be improved and an inexpensive printed circuit board can be used.
【図１】 第１実施例の配線用補助パッケージのＢＧＡ
構造を示す平面図である。FIG. 1 is a BGA of a wiring auxiliary package of the first embodiment.
It is a top view which shows a structure.
【図２】 第１実施例の配線用補助パッケージの配線を
引き出す様子を示す部分平面図である。FIG. 2 is a partial plan view showing how the wiring of the wiring auxiliary package of the first embodiment is pulled out.
【図３】 第２実施例の配線用補助パッケージのＢＧＡ
構造を示す平面図である。FIG. 3 is a BGA of a wiring auxiliary package of the second embodiment.
It is a top view which shows a structure.
【図４】 従来の配線用補助パッケージを用いて、プリ
ント配線板に半導体集積回路を搭載する際の縦断面図で
ある。FIG. 4 is a vertical cross-sectional view when a semiconductor integrated circuit is mounted on a printed wiring board using a conventional wiring auxiliary package.
【図５】 従来の配線用補助パッケージのＢＧＡ構造を
示す平面図である。FIG. 5 is a plan view showing a BGA structure of a conventional wiring auxiliary package.
【図６】 従来の配線用補助パッケージの配線を引き出
す様子を示す部分平面図である。FIG. 6 is a partial plan view showing how the wiring of the conventional wiring auxiliary package is pulled out.
１…半導体集積回路パッケージ、２…外部端子列、３…
多層プリント配線板、４…スルーホール、５…配線用補
助パッケージ、６…内部回路配線、７…外部端子列（ボ
ール）、８…外部モールドパッケージ、９…配線。1 ... Semiconductor integrated circuit package, 2 ... External terminal array, 3 ...
Multilayer printed wiring board, 4 ... Through holes, 5 ... Wiring auxiliary package, 6 ... Internal circuit wiring, 7 ... External terminal row (ball), 8 ... External mold package, 9 ... Wiring.
Claims (4)
ールグリッドアレイ）構造の外部端子を備えた配線用補
助パッケージにおいて、前記ＢＧＡ構造はボールのピッ
チが異なる複数の部分からなることを特徴とする配線用
補助パッケージ。1. A wiring auxiliary package having a package with internal circuit wiring and an external terminal having a BGA (ball grid array) structure, wherein the BGA structure is composed of a plurality of portions having different ball pitches. Auxiliary package for.
おいて、前記複数の部分の前記ボールのピッチは、前記
パッケージの中央部より外周部の方が大であることを特
徴とする配線用補助パッケージ。2. The wiring auxiliary package according to claim 1, wherein a pitch of the balls in the plurality of portions is larger in an outer peripheral portion than in a central portion of the package. .
ールグリッドアレイ）構造の外部端子を備えた配線用補
助パッケージにおいて、前記ＢＧＡ構造はボールのサイ
ズが異なる複数の部分からなることを特徴とする配線用
補助パッケージ。3. A wiring auxiliary package comprising a package having internal circuit wiring and an external terminal having a BGA (ball grid array) structure, wherein the BGA structure is composed of a plurality of portions having different ball sizes. Auxiliary package for.
おいて、前記複数の部分の前記ボールのサイズは、前記
パッケージの中央部より外周部の方が大であることを特
徴とする配線用補助パッケージ。4. The auxiliary wiring package according to claim 3, wherein the balls of the plurality of portions have a larger size in the outer peripheral portion than in the central portion of the package. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002085012A JP2003283081A (en) | 2002-03-26 | 2002-03-26 | Auxiliary package for wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002085012A JP2003283081A (en) | 2002-03-26 | 2002-03-26 | Auxiliary package for wiring |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003283081A true JP2003283081A (en) | 2003-10-03 |
Family
ID=29232124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002085012A Pending JP2003283081A (en) | 2002-03-26 | 2002-03-26 | Auxiliary package for wiring |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003283081A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7361997B2 (en) | 2003-12-01 | 2008-04-22 | Ricoh Company, Ltd. | Device package, a printed wiring board, and an electronic apparatus with efficiently spaced bottom electrodes including intervals between bottom electrodes of different lengths |
| US7586186B2 (en) | 2006-01-24 | 2009-09-08 | Denso Corporation | Ball grid array |
-
2002
- 2002-03-26 JP JP2002085012A patent/JP2003283081A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7361997B2 (en) | 2003-12-01 | 2008-04-22 | Ricoh Company, Ltd. | Device package, a printed wiring board, and an electronic apparatus with efficiently spaced bottom electrodes including intervals between bottom electrodes of different lengths |
| US7598621B2 (en) | 2003-12-01 | 2009-10-06 | Ricoh Company, Ltd. | Device package, a printed wiring board, and an electronic apparatus with efficiently spaced bottom electrodes including intervals between bottom electrodes of different lengths |
| US7586186B2 (en) | 2006-01-24 | 2009-09-08 | Denso Corporation | Ball grid array |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100181668A1 (en) | Semiconductor Device and Electronic Apparatus Equipped with the Semiconductor Device | |
| JPH0234184B2 (en) | ||
| JP5096683B2 (en) | Semiconductor device | |
| JP2003188508A (en) | Printed wiring boards, surface mount circuit components and circuit modules | |
| JP2007335581A (en) | Method for manufacturing semiconductor device | |
| JPH1168026A (en) | Wiring auxiliary package and printed circuit board structure | |
| JP2005166794A (en) | Component package, printed wiring board and electronic equipment | |
| JP3994379B2 (en) | Wiring layout structure of auxiliary package for wiring and printed circuit wiring board | |
| JP2003283081A (en) | Auxiliary package for wiring | |
| JP2003204039A (en) | Semiconductor device | |
| KR100735838B1 (en) | Integrated circuit module forming method and integrated circuit module | |
| JP2001177226A (en) | Printed-wiring board and/or back-surface electrode type electrical component and electrical component device provided with printed-wiring board | |
| JP2009283873A (en) | Semiconductor device | |
| JP2003282768A (en) | Auxiliary package for wiring | |
| JPH11102990A (en) | Printed circuit board on which electronic components having a plurality of connection terminals arranged in a lattice are mounted | |
| JP4397628B2 (en) | Wiring layout structure of printed circuit board | |
| JP2935356B2 (en) | Semiconductor device and substrate, and mounting structure of semiconductor device | |
| JP3008887U (en) | IC pitch conversion board | |
| JP4640950B2 (en) | Semiconductor device | |
| JPS582091A (en) | Printed circuit board | |
| US20110074042A1 (en) | Electronic device | |
| KR101035592B1 (en) | Semiconductor devices in which connection parts connecting contact holes and connecting parts connecting via holes are arranged in a straight line | |
| JP2003078240A (en) | Printed wiring board | |
| JP2000068415A (en) | Manufacturing method of chip scale package element and chip scale package element | |
| JP2010056121A (en) | Multilayer semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20041105 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041108 |
|
| A977 | Report on retrieval |
Effective date: 20061020 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20061024 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070410 |