JP2003224421A - Oscillator and electronic equipment using it - Google Patents
Oscillator and electronic equipment using itInfo
- Publication number
- JP2003224421A JP2003224421A JP2002021735A JP2002021735A JP2003224421A JP 2003224421 A JP2003224421 A JP 2003224421A JP 2002021735 A JP2002021735 A JP 2002021735A JP 2002021735 A JP2002021735 A JP 2002021735A JP 2003224421 A JP2003224421 A JP 2003224421A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- circuit
- bias voltage
- oscillation
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 68
- 230000010363 phase shift Effects 0.000 claims abstract description 20
- 239000013078 crystal Substances 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 17
- 230000003287 optical effect Effects 0.000 description 16
- 230000000694 effects Effects 0.000 description 12
- 238000009966 trimming Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- PSHMSSXLYVAENJ-UHFFFAOYSA-N dilithium;[oxido(oxoboranyloxy)boranyl]oxy-oxoboranyloxyborinate Chemical compound [Li+].[Li+].O=BOB([O-])OB([O-])OB=O PSHMSSXLYVAENJ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101100116283 Arabidopsis thaliana DD11 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【課題】 発生頻度が高い歪みのある入力波形、又は、
周囲温度の変動に応じて基準バイアス電圧を補正して出
力信号のデューティ比を調整もしくは抑制することので
きる発振回路とこれを用いた電子機器を得ること。
【解決手段】 発振回路1Aは、ECLラインレシーバ
により構成され、ICチップ2に形成された差動増幅器
と、スイッチ回路と、移相量を調整する移相回路4と、
所定の発振周波数で発振する圧電共振子5と、インピー
ダンス回路6と、ICチップ2から出力される基準バイ
アス電圧VBBに基づいて、発振用差動増幅器の反転入
力端子に供給するバイアス電圧VBB1を可変できる電
圧可変手段から構成される。
(57) [Summary] [Problem] An input waveform with a high frequency of distortion or
An oscillation circuit capable of adjusting or suppressing a duty ratio of an output signal by correcting a reference bias voltage according to a change in an ambient temperature, and an electronic device using the same. An oscillation circuit includes an ECL line receiver, a differential amplifier formed on an IC chip, a switch circuit, and a phase shift circuit for adjusting a phase shift amount.
The bias voltage VBB1 supplied to the inverting input terminal of the oscillation differential amplifier is varied based on the piezoelectric resonator 5, which oscillates at a predetermined oscillation frequency, the impedance circuit 6, and the reference bias voltage VBB output from the IC chip 2. It consists of a voltage variable means that can be used.
Description
【0001】[0001]
【発明の属する技術分野】この発明は、発振回路及びこ
れを用いた電子機器に関し、更に詳しくは、発振回路か
ら出力される出力信号のデューティ比を可変することの
できる発振回路及びこれを用いた電子機器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an oscillator circuit and electronic equipment using the oscillator circuit, and more particularly, to an oscillator circuit capable of varying the duty ratio of an output signal output from the oscillator circuit and the same. Regarding electronic devices.
【0002】[0002]
【従来の技術】従来から、マイクロコンピュータや携帯
電話等の電子機器の基準クロック源として水晶振動子等
を使用した発振回路が使用されてきた。そして、近年の
半導体技術の進歩によりそれらの機能を実現している電
子回路が集積化され、部品の小型化及び装置の小型化が
図られている。2. Description of the Related Art Conventionally, an oscillation circuit using a crystal oscillator or the like has been used as a reference clock source for electronic devices such as microcomputers and mobile phones. Due to recent advances in semiconductor technology, electronic circuits that realize those functions have been integrated, and miniaturization of components and miniaturization of devices have been achieved.
【0003】例えば、図7は、差動増幅器を形成した半
導体集積回路チップ(以下、ICチップと呼ぶ)を含む
発振回路のブロック図を示す。この発振回路1Cは、3
つの差動増幅器21〜23を集積化したICチップ2,
スイッチ回路3,移相回路4,弾性表面波素子(以下、
SAW(Surface Accoustic Wav
e)共振子と呼ぶ)5、そして、インピーダンス回路6
とから構成されている。又、ICチップ2からは、基準
バイアス電圧VBBが出力されており、インピーダンス
回路6の一端に、そして、ICチップ2内の差動増幅器
21の反転入力端子D2にその基準バイアス電圧VBB
が供給されている。For example, FIG. 7 shows a block diagram of an oscillation circuit including a semiconductor integrated circuit chip (hereinafter referred to as an IC chip) in which a differential amplifier is formed. This oscillator circuit 1C has 3
IC chip 2 in which two differential amplifiers 21 to 23 are integrated
Switch circuit 3, phase shift circuit 4, surface acoustic wave element (hereinafter,
SAW (Surface Acoustic Wav)
e) Called as resonator) 5, and impedance circuit 6
It consists of and. Further, the reference bias voltage VBB is output from the IC chip 2, and the reference bias voltage VBB is supplied to one end of the impedance circuit 6 and to the inverting input terminal D2 of the differential amplifier 21 in the IC chip 2.
Is being supplied.
【0004】図8は、ICチップ2内の差動増幅器21
の非反転入力端子D1に入力される発振信号として矩形
状の入力波形Vinとその出力波形Voutとの関係を
示す図である。FIG. 8 shows a differential amplifier 21 in the IC chip 2.
5 is a diagram showing a relationship between a rectangular input waveform Vin and its output waveform Vout as an oscillation signal input to the non-inverting input terminal D1 of FIG.
【0005】図8において、差動増幅器21には、基準
バイアス電圧VBBが印加されている。基準バイアス電
圧VBBの高電圧(以下、ハイと呼ぶ)側のスレショル
ド電圧VTHは、入力信号Vinの立ち上がりを検出す
る電圧レベルで、出力側における出力タイミング、即
ち、このタイミングにより出力波形Voutが立ち上が
る。同様に、低電圧(以下、ロウと呼ぶ)側のスレショ
ルド電圧VTLは入力信号Vinの立ち下がりを検出す
る電圧レベルで、出力側における出力信号の立ち下がり
のタイミング、即ち、このタイミングにより出力波形V
outが立ち下がる。In FIG. 8, a reference bias voltage VBB is applied to the differential amplifier 21. The threshold voltage VTH on the high voltage side (hereinafter referred to as high) of the reference bias voltage VBB is a voltage level for detecting the rising of the input signal Vin, and the output timing on the output side, that is, the output waveform Vout rises at this timing. Similarly, the threshold voltage VTL on the low voltage (hereinafter, referred to as low) side is a voltage level for detecting the falling of the input signal Vin, and the output signal V falls at the output signal falling timing, that is, at this timing.
out falls.
【0006】又、電圧VIH及びVILは、入力信号V
inの振幅範囲を、電圧VOH及びVOLは、出力信号
Voutの振幅範囲を示している。The voltages VIH and VIL are the input signals V
The amplitude range of in, and the voltages VOH and VOL represent the amplitude range of the output signal Vout.
【0007】[0007]
【発明が解決しようとする課題】入力端子D1に、図9
(a)に示すような歪みのある波形が入力されると、そ
の入力波形の立ち上がり及び立ち下がりを検出するタイ
ミングが変動し、基準バイアスVBBが固定されている
ため、図9(b)に示すように(図中の点線は歪みがな
いときの出力波形)、その出力波形のデューティ比に大
きな偏り(Tup/T<50%)が生ずるという場合が
ある。The input terminal D1 is connected to the input terminal D1 shown in FIG.
When a distorted waveform as shown in FIG. 9A is input, the timing of detecting the rising and falling edges of the input waveform changes and the reference bias VBB is fixed, so that the waveform shown in FIG. As described above (the dotted line in the figure is the output waveform when there is no distortion), there is a case where a large deviation (Tup / T <50%) occurs in the duty ratio of the output waveform.
【0008】これは、図7に示す発振回路における正帰
還発振ループ内の部品間の配線を含むインピーダンスの
不整合に基づく波形歪みである。This is a waveform distortion due to impedance mismatch including wiring between components in the positive feedback oscillation loop in the oscillation circuit shown in FIG.
【0009】又、図10(a)に示すように、差動増幅
器21のハイ側のスレショルド電圧VTH及びロウ側の
スレショルド電圧VTLのレベルに変動が生ずると、上
記と同様の原因で、図10(b)に示すように(図中の
点線は変動がないときの出力波形)、その出力波形のデ
ューティ比に大きな偏り(Tup/T<50%)が生ず
るという場合がある。Further, as shown in FIG. 10 (a), if the levels of the high side threshold voltage VTH and the low side threshold voltage VTL of the differential amplifier 21 fluctuate, due to the same cause as described above, FIG. As shown in (b) (the dotted line in the figure is the output waveform when there is no change), there is a case where a large deviation (Tup / T <50%) occurs in the duty ratio of the output waveform.
【0010】又、図11(a)に示すように、差動増幅
器21の入力端子D2に供給される基準バイアス電圧V
BBのレベルに変動が生じると、これに伴って、入力波
形Vinがハイ側にもしくはロウ側にシフトしてしま
い、上記と同様の原因で、図11(b)に示すように
(図中の点線は変動がないときの出力波形)、その出力
波形のデューティ比に大きな偏り(Tup/T<50
%)が生ずるという場合がある。Further, as shown in FIG. 11A, the reference bias voltage V supplied to the input terminal D2 of the differential amplifier 21.
When the level of BB fluctuates, the input waveform Vin shifts to the high side or the low side accordingly, and as shown in FIG. The dotted line indicates the output waveform when there is no fluctuation), and the duty ratio of the output waveform is largely biased (Tup / T <50.
%) May occur.
【0011】上記した、ハイ側及びロウ側のスレショル
ド電圧VTH,VTLのレベル変動並びに基準バイアス
電圧VBBのレベル変動は主にICチップ2の製造ばら
つきにより発生するものである。The level fluctuations of the threshold voltages VTH and VTL on the high side and the low side and the level fluctuations of the reference bias voltage VBB described above are mainly caused by manufacturing variations of the IC chip 2.
【0012】上記で説明した3つの発生要因により、そ
れらの出力波形のデューティ比に大きな偏りが生じた場
合、そのデューティ比を調整する手段がないため、その
発振回路1Cは不良と判断され、歩留まりを悪くすると
いう課題があった。If the duty ratios of the output waveforms are greatly deviated due to the three factors described above, there is no means for adjusting the duty ratios, so that the oscillator circuit 1C is determined to be defective and the yield is increased. There was a problem to make it worse.
【0013】又、周囲温度が変動した場合において、こ
の発振回路で使われている回路部品の温度特性に起因し
て、そのデューティ比が変動してしまうという課題があ
った。Further, there is a problem that when the ambient temperature fluctuates, the duty ratio fluctuates due to the temperature characteristics of the circuit components used in this oscillation circuit.
【0014】特に、基準クロック信号の立ち上がり、及
び立ち下がりの両方をクロックタイミングとして検出す
るDDR(Double Data Rate)方式を
用いる電子機器においては、クロック信号のデューティ
比に大きな偏りが生じると、動作不良の大きな原因とな
る。In particular, in an electronic device using a DDR (Double Data Rate) system which detects both rising and falling of a reference clock signal as clock timing, a large deviation in the duty ratio of the clock signal causes malfunction. Will be a major cause of
【0015】本発明は、上記の課題を解決するためにな
されたもので、上記した入力波形に係わる変動、特に、
発生頻度が高い歪みのある入力波形に応じてバイアス電
圧を可変して出力信号のデューティ比を調整することの
できる発振回路とこれを用いた電子機器を得ることを目
的とする。The present invention has been made in order to solve the above-mentioned problems, and it relates to the fluctuations related to the above-mentioned input waveform, in particular,
An object of the present invention is to obtain an oscillator circuit capable of adjusting a duty ratio of an output signal by varying a bias voltage according to a distorted input waveform that frequently occurs, and an electronic device using the oscillator circuit.
【0016】又、周囲温度が変動し回路部品の温度特性
に起因しバイアス電圧が変動する場合、温度変動に応じ
てバイアス電圧を自動的に補正し、誤動作を防止するこ
とのできる発振回路とこれを用いた電子機器を得ること
を目的とする。Further, when the ambient temperature fluctuates and the bias voltage fluctuates due to the temperature characteristics of the circuit parts, the bias voltage is automatically corrected according to the temperature fluctuation and an oscillating circuit capable of preventing malfunction is provided. The purpose is to obtain an electronic device using.
【0017】[0017]
【課題を解決するための手段】請求項1に記載の発振回
路は、差動増幅器と、圧電振動子と、入力信号の位相を
所定量シフトする移相回路と、インピーダンス回路とを
備え、少なくとも、前記差動増幅器と、前記圧電振動子
と、前記移相回路とにより正帰還発振ループを構成し、
前記差動増幅器に供給するバイアス電圧を可変させて前
記差動増幅器から出力される出力信号のデューティ比を
調整することを特徴とする。An oscillator circuit according to claim 1 is provided with at least a differential amplifier, a piezoelectric vibrator, a phase shift circuit for shifting a phase of an input signal by a predetermined amount, and an impedance circuit. Forming a positive feedback oscillation loop with the differential amplifier, the piezoelectric vibrator, and the phase shift circuit,
The duty ratio of the output signal output from the differential amplifier is adjusted by changing the bias voltage supplied to the differential amplifier.
【0018】上記構成によれば、差動増幅器に供給する
バイアス電圧を可変させることにより、この発振回路の
製造時において出力信号のデューティ比を所望値(通常
は50%)に調整することができ、併せて、歩留まりを
向上させることができるという効果が得られる。According to the above configuration, by varying the bias voltage supplied to the differential amplifier, the duty ratio of the output signal can be adjusted to a desired value (usually 50%) at the time of manufacturing this oscillator circuit. In addition, the effect that the yield can be improved can be obtained.
【0019】請求項2に記載の発振回路は請求項1の構
成において、前記差動増幅器は、ECL(Emitte
r Coapled Logic:エミッタ結合論理)
ラインレシーバを用いた差動増幅回路であることを特徴
とする。According to a second aspect of the invention, in the oscillator circuit according to the first aspect, the differential amplifier is an ECL (Emitte).
r Coupled Logic: Emitter coupling logic)
It is characterized by being a differential amplifier circuit using a line receiver.
【0020】上記した構成によれば、差動増幅器はEC
Lラインレシーバを用いた差動増幅回路であるので、発
振回路を低消費電力、かつ高速で動作させることがで
き、又、この差動増幅回路におけるレベル変換回路を容
易に構築できるという効果が得られる。According to the above configuration, the differential amplifier is an EC
Since it is a differential amplifier circuit using an L line receiver, it is possible to obtain an effect that the oscillator circuit can be operated at low power consumption and high speed, and that the level conversion circuit in this differential amplifier circuit can be easily constructed. To be
【0021】請求項3に記載の発振回路は請求項1又は
請求項2の構成において、前記差動増幅器は、反転入力
端子及び非反転入力端子を有し、前記反転入力端子及び
非反転入力端子のうちいずれか一方に可変できる前記バ
イアス電圧を入力し、いずれか他方に前記正帰還発振ル
ープ用入力として機能することを特徴とする。According to a third aspect of the invention, in the oscillator circuit according to the first or second aspect, the differential amplifier has an inverting input terminal and a non-inverting input terminal, and the inverting input terminal and the non-inverting input terminal. It is characterized in that the variable bias voltage is inputted to one of the two and the other functions as an input for the positive feedback oscillation loop.
【0022】請求項4に記載の発振回路は請求項1乃至
請求項3の構成において、前記差動増幅器の反転入力端
子もしくは非反転入力端子のいずれかに電圧可変手段を
接続して前記バイアス電圧を可変させたことを特徴とす
る。According to a fourth aspect of the invention, in the oscillation circuit according to the first to third aspects, the bias voltage is obtained by connecting a voltage varying means to either the inverting input terminal or the non-inverting input terminal of the differential amplifier. It is characterized by changing.
【0023】上記構成によれば、発振用差動増幅回路の
反転入力端子に可変できるバイアス電圧を供給する電圧
可変手段として、例えば、レーザートリミング抵抗器,
可変抵抗器,固定抵抗器という個別の非常に小さな可変
できる抵抗器やサーミスタ等の受動素子を使用している
ので、発振回路として構成した場合この実装面積をあま
りとることなく、可変できるバイアス電圧を得ることが
できるという効果が得られる。According to the above configuration, as the voltage varying means for supplying a variable bias voltage to the inverting input terminal of the oscillation differential amplifier circuit, for example, a laser trimming resistor,
Since very small individual variable resistors such as variable resistor and fixed resistor, and passive elements such as thermistors are used, when configured as an oscillation circuit, a variable bias voltage can be obtained without taking up much mounting area. The effect that it can be obtained is obtained.
【0024】請求項5に記載の発振回路は請求項1乃至
請求項4の構成において、前記圧電振動子はSAW共振
子であることを特徴とする。According to a fifth aspect of the present invention, in the oscillator circuit according to the first to fourth aspects, the piezoelectric vibrator is a SAW resonator.
【0025】請求項6に記載の発振回路は請求項1乃至
請求項4の構成において、前記圧電振動子は水晶振動子
であることを特徴とする。According to a sixth aspect of the invention, in the oscillator circuit according to the first to fourth aspects, the piezoelectric vibrator is a crystal vibrator.
【0026】上記構成において、圧電振動子は、SAW
共振子又は水晶振動子のいずれかを用いることが好まし
い。In the above structure, the piezoelectric vibrator is a SAW.
It is preferable to use either a resonator or a crystal oscillator.
【0027】請求項7に記載の電子機器は請求項1乃至
請求項6の構成において、それぞれの発振回路を備えた
ことを特徴とする。According to a seventh aspect of the present invention, there is provided an electronic apparatus according to any one of the first to sixth aspects, which is provided with each oscillation circuit.
【0028】上記構成によれば、本発明による発振器を
備えた電子機器、例えば、光ネットワーク用光インタフ
ェースモジュールにおいて、歪みのある入力波形、入力
波形に対するスレショルド電圧の変動、又、基準バイア
ス電圧が変動して入力波形が電圧の上位又は下位側にシ
フトした場合であっても、電圧可変手段により差動増幅
器のバイアス電圧を適正に補正しクロック信号のデュー
ティ比の変動を抑制するので、送信データとこのクロッ
ク信号間のタイミングマージンが確保され、光ネットワ
ーク用インタフェースモジュールにおける誤動作を防止
できるという効果が得られる。According to the above configuration, in an electronic device including the oscillator according to the present invention, for example, an optical interface module for an optical network, a distorted input waveform, a threshold voltage variation with respect to the input waveform, and a reference bias voltage vary. Then, even when the input waveform is shifted to the upper or lower side of the voltage, the bias voltage of the differential amplifier is appropriately corrected by the voltage varying means to suppress the variation of the duty ratio of the clock signal. The timing margin between the clock signals is secured, and an effect of preventing malfunction in the optical network interface module is obtained.
【0029】[0029]
【発明の実施の形態】以下、本発明の実施形態について
図面に基づいて説明する。
(1) 第1の実施形態
(1−1) 第1の実施形態の構成
図1は、本発明の第1の実施形態に係る発振回路の構成
を示すブロック図である。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. (1) First Embodiment (1-1) Configuration of First Embodiment FIG. 1 is a block diagram showing a configuration of an oscillator circuit according to a first embodiment of the present invention.
【0030】本発明による第1の実施形態に係る発振回
路は、ICチップから出力されている基準バイアス電圧
を所定の電圧可変手段(例えば、可変抵抗器)により可
変したバイアス電圧として、同一のICチップに搭載さ
れている発振用差動増幅器における2つの差動入力端子
のいずれかに供給するというものである。The oscillation circuit according to the first embodiment of the present invention uses the same IC as the bias voltage obtained by varying the reference bias voltage output from the IC chip by a predetermined voltage varying means (eg, variable resistor). The power is supplied to one of the two differential input terminals of the oscillation differential amplifier mounted on the chip.
【0031】図1(a)において、発振回路1Aは、I
Cチップ2に形成された発振用差動増幅器21,出力用
差動増幅器22,帰還バッファ用差動増幅器23と、ス
イッチ回路3と、移相量を調整する移相回路4と、所定
の共振周波数を有するSAW共振子(圧電共振子)5a
(又は、水晶振動子5b)と、インピーダンス回路6
(例えば、タンク回路)と、ICチップ2から出力され
る基準バイアス電圧VBBに基づいて、発振用差動増幅
器21の反転入力端子D2に供給されるバイアス電圧V
BB1を可変できる抵抗器(電圧可変手段)VR7とか
ら構成される。そして、少なくとも、発振用差動増幅器
21,帰還バッファ用差動増幅器23、スイッチ回路
3、移相回路4、SAW共振子5a、及びインピーダン
ス回路6とにより正帰還発振ループが構成されている。In FIG. 1A, the oscillator circuit 1A has an I
An oscillation differential amplifier 21, an output differential amplifier 22, a feedback buffer differential amplifier 23 formed on the C chip 2, a switch circuit 3, a phase shift circuit 4 for adjusting the amount of phase shift, and a predetermined resonance. SAW resonator (piezoelectric resonator) 5a having frequency
(Or the crystal unit 5b) and the impedance circuit 6
(For example, a tank circuit) and the bias voltage V supplied to the inverting input terminal D2 of the oscillation differential amplifier 21 based on the reference bias voltage VBB output from the IC chip 2.
It comprises a resistor (voltage varying means) VR7 capable of varying BB1. A positive feedback oscillation loop is configured by at least the oscillation differential amplifier 21, the feedback buffer differential amplifier 23, the switch circuit 3, the phase shift circuit 4, the SAW resonator 5a, and the impedance circuit 6.
【0032】尚、発振用差動増幅器21、出力用差動増
幅器22、帰還バッファ用差動増幅器23は、図2に示
すように、それぞれECLラインレシーバを用いた差動
増幅回路である。このECLラインレシーバは、非反転
及び反転の差動入力及び差動出力を有する差動増幅回路
であり、低消費電力、かつ、高周波発振回路のような高
速で動作する必要がある回路に、又、得られた出力信号
をこのECL差動増幅回路で用いられる電気レベル変換
に用いることができる。As shown in FIG. 2, the oscillation differential amplifier 21, the output differential amplifier 22, and the feedback buffer differential amplifier 23 are differential amplifier circuits each using an ECL line receiver. This ECL line receiver is a differential amplifier circuit having non-inverting and inverting differential inputs and differential outputs, and has a low power consumption and is used for a circuit that needs to operate at a high speed such as a high frequency oscillation circuit. The obtained output signal can be used for electrical level conversion used in this ECL differential amplifier circuit.
【0033】又、前述した差動増幅器21〜23は汎用
のICとして製品化され、容易に入手できる。The differential amplifiers 21 to 23 described above are commercialized as general-purpose ICs and are easily available.
【0034】発振用差動増幅器21において、SAW共
振子5aによる発振信号は、インピーダンス回路6を介
して、その発振用差動増幅器21の非反転入力端子D1
に入力される。又、基準バイアス電圧VBBを可変でき
る抵抗器VR7により可変し、バイアス電圧VBB1と
して発振用差動増幅器21の反転入力端子D2に供給さ
れている。そして、所望の周波数f0を有した発振信号
は、発振用差動増幅器21で増幅されて位相差が180
度の差動出力信号として非反転出力端子D1と反転出力
端子D2に出力される。In the oscillation differential amplifier 21, the oscillation signal from the SAW resonator 5a is passed through the impedance circuit 6 and the non-inverting input terminal D1 of the oscillation differential amplifier 21.
Entered in. Further, the reference bias voltage VBB is varied by a variable resistor VR7 and is supplied to the inverting input terminal D2 of the oscillation differential amplifier 21 as the bias voltage VBB1. The oscillation signal having the desired frequency f0 is amplified by the oscillation differential amplifier 21 and has a phase difference of 180.
Output to the non-inverted output terminal D1 and the inverted output terminal D2.
【0035】帰還バッファ用差動増幅器23はバッファ
機能を有する増幅器であり、発振用差動増幅器21の出
力信号を入力して、非反転出力端子Q1と反転出力端子
Q2に差動出力信号として出力される。The feedback buffer differential amplifier 23 is an amplifier having a buffer function and receives the output signal of the oscillation differential amplifier 21 and outputs it as a differential output signal to the non-inverting output terminal Q1 and the inverting output terminal Q2. To be done.
【0036】スイッチ回路3は、帰還バッファ用差動増
幅器23から出力される信号SQ1又はSQ2のいずれ
かの信号から、後述する移相回路4で調整するそれらの
移相量がより小さくなる端子T1又はT2を選択する。The switch circuit 3 receives from the signal SQ1 or SQ2 output from the feedback buffer differential amplifier 23, a terminal T1 having a smaller amount of phase shift adjusted by a phase shift circuit 4 described later. Or select T2.
【0037】移相回路4は、発振回路1Aの位相条件を
満足させるための位相調整を行うもので、スイッチ回路
3で選択された端子T1又はT2のいずれかと接続さ
れ、この移相回路4で調整する移相量がより小さくなる
ように移相量が調整される。The phase shift circuit 4 is for performing phase adjustment for satisfying the phase condition of the oscillation circuit 1A, and is connected to either the terminal T1 or T2 selected by the switch circuit 3, and this phase shift circuit 4 is used. The phase shift amount is adjusted so that the adjusted phase shift amount becomes smaller.
【0038】尚、設計段階においてスイッチ回路3の選
択が既知である場合、スイッチ回路3を省略した回路パ
ターンを構成してもよい。If the selection of the switch circuit 3 is already known at the design stage, the circuit pattern may be formed by omitting the switch circuit 3.
【0039】(1−2) 出力信号のデューティ比の調
整
ここで、図1の(b),(c)及び図3に基づいて、発
振用差動増幅器21の出力信号のデューティ比を調整す
る手段と方法について説明する。(1-2) Adjustment of Duty Ratio of Output Signal Here, the duty ratio of the output signal of the oscillation differential amplifier 21 is adjusted based on FIGS. 1B, 1C and 3. Means and methods will be described.
【0040】図1(a)において、可変できる抵抗器V
R7は、ICチップ2から通常出力されている基準バイ
アス電圧VBBを供給する出力端子VBと発振用差動増
幅器21の反転入力端子D2との間に接続される。図1
(b)は可変できる抵抗器VR7としてレーザートリミ
ング抵抗器VR71を使用する場合であり、図1(c)
は可変抵抗器VR72を使用する場合である。In FIG. 1A, the variable resistor V
R7 is connected between the output terminal VB that supplies the reference bias voltage VBB that is normally output from the IC chip 2 and the inverting input terminal D2 of the oscillation differential amplifier 21. Figure 1
FIG. 1B shows a case where a laser trimming resistor VR71 is used as the variable resistor VR7, and FIG.
Shows the case where the variable resistor VR72 is used.
【0041】図3は、歪みのある入力波形において、可
変できる抵抗器VR7を調整することで出力信号のデュ
ーティ比を調整したときの入出力波形である。FIG. 3 is an input / output waveform when the duty ratio of the output signal is adjusted by adjusting the variable resistor VR7 in the distorted input waveform.
【0042】尚、デューティ比はユーザが指定する所望
値として扱われるが、通常50%であり、ここでは、こ
の値を用いて説明する。Although the duty ratio is treated as a desired value specified by the user, it is usually 50% and will be described here using this value.
【0043】図3(a)の歪みのある入力波形におい
て、点線で示した入力波形はバイアス電圧VBB1を可
変する前の波形であり、(b)で点線により示した出力
波形のデューティ比が50%以下に変動した図である。
これを、図1(b)に示すようなレーザートリミング抵
抗VR71を例に説明すると、発振回路1Aを製造する
時点においてその抵抗VR71をレーザートリミングし
て図3(a)の矢印で示すようにバイアス電圧VBB1
を可変し、実線で示すように入力波形をハイ側にシフト
させると、(b)に示すように出力波形のデューティ比
が50%に調整される。In the distorted input waveform of FIG. 3A, the input waveform shown by the dotted line is the waveform before the bias voltage VBB1 is varied, and the duty ratio of the output waveform shown by the dotted line in FIG. 3B is 50. It is the figure which fluctuated below%.
This will be explained using the laser trimming resistor VR71 as shown in FIG. 1B as an example. At the time of manufacturing the oscillation circuit 1A, the resistor VR71 is laser trimmed and biased as shown by an arrow in FIG. 3A. Voltage VBB1
Is varied and the input waveform is shifted to the high side as shown by the solid line, the duty ratio of the output waveform is adjusted to 50% as shown in (b).
【0044】図1(c)の可変抵抗器VR72を使用す
る場合についても、上述したと同様に可変抵抗器VR7
2の抵抗値を可変させ、出力信号のデューティ比を50
%に調整することができる。又、この調整は、図示しな
い固定抵抗器VRを使用した場合はこれを取り替えるこ
とでも行うことができる。When the variable resistor VR72 shown in FIG. 1C is used, the variable resistor VR7 is also used as described above.
The resistance value of 2 is changed to set the duty ratio of the output signal to 50.
% Can be adjusted. This adjustment can also be performed by replacing the fixed resistor VR, which is not shown, when it is used.
【0045】図4は、発振用差動増幅器21のスレショ
ルド電圧(VTH及びVTL)にレベル変動が生じたと
きに、バイアス電圧VBB1を可変し出力波形のデュー
ティ比を50%に調整した場合の入力及び出力波形を示
す図である。尚、点線はバイアス電圧VBB1を可変す
る前の入出力波形である。FIG. 4 shows the input when the bias voltage VBB1 is varied and the duty ratio of the output waveform is adjusted to 50% when the threshold voltage (VTH and VTL) of the oscillation differential amplifier 21 changes in level. It is a figure showing an output waveform. The dotted line shows the input / output waveform before the bias voltage VBB1 is changed.
【0046】入力波形に対するバイアス電圧VBB1が
変動したことにより出力波形のデューティ比が変動した
場合、図4(a)の実線が示すように、バイアス電圧V
BB1を矢印方向、即ち、ハイ側にそのレベルを可変
し、実線で示すように入力波形をハイ側にシフトさせ
る。この結果、(b)に示すように、その実線で示した
出力波形のデューティ比が50%に調整される。この場
合においても、可変できる抵抗器VR7はレーザートリ
ミング抵抗器VR71、可変抵抗器VR72、又は、図
示しない固定抵抗器VRの取り替えのいずれかであって
もよい。When the duty ratio of the output waveform fluctuates due to the fluctuation of the bias voltage VBB1 with respect to the input waveform, as shown by the solid line in FIG.
The level of BB1 is changed in the arrow direction, that is, the high side, and the input waveform is shifted to the high side as shown by the solid line. As a result, as shown in (b), the duty ratio of the output waveform shown by the solid line is adjusted to 50%. Also in this case, the variable resistor VR7 may be either the laser trimming resistor VR71, the variable resistor VR72, or the fixed resistor VR (not shown) replaced.
【0047】又、差動増幅器21のハイ側及びロウ側の
スレショルド電圧VTH,VTLのレベルに変動が生じ
た場合についても、上記した手段及び方法により出力波
形のデューティ比の調整を行うことができる。Further, even when the levels of the threshold voltages VTH and VTL on the high side and the low side of the differential amplifier 21 vary, the duty ratio of the output waveform can be adjusted by the means and method described above. .
【0048】(1−3) 第1の実施形態により得られ
る効果
以上、説明したように、この第1の実施形態によれば、
以下の効果を奏する。(1-3) Effects Obtained by the First Embodiment As described above, according to the first embodiment,
The following effects are achieved.
【0049】発振用差動増幅器21,出力用差動増幅器
22,バッファ用差動増幅器23と、所定の共振周波数
を有するSAW共振子5aと、入力信号の位相を所定量
ずらし出力信号として出力する移相回路4と、インピー
ダンス回路6とを備え、少なくとも、発振用差動増幅器
21,帰還バッファ用差動増幅器23と、SAW共振子
5aと、移相回路4及びインピーダンス回路6とにより
正帰還発振ループを構成し、発振用差動増幅器21の反
転入力端子に電圧可変手段を接続することで、製造時に
おいて供給するバイアス電圧VBB1を可変し出力信号
のデューティ比を50%に調整することができるように
なるとともに、発振回路の歩留まりを向上させることが
できるという効果が得られる。The oscillation differential amplifier 21, the output differential amplifier 22, the buffer differential amplifier 23, the SAW resonator 5a having a predetermined resonance frequency, and the phase of the input signal are shifted by a predetermined amount and output as an output signal. A positive feedback oscillation is provided by including the phase shift circuit 4 and the impedance circuit 6, and at least the oscillation differential amplifier 21, the feedback buffer differential amplifier 23, the SAW resonator 5a, the phase shift circuit 4 and the impedance circuit 6. By forming a loop and connecting the voltage varying means to the inverting input terminal of the oscillation differential amplifier 21, the bias voltage VBB1 supplied during manufacturing can be varied and the duty ratio of the output signal can be adjusted to 50%. As a result, the yield of the oscillator circuit can be improved.
【0050】又、上記した差動増幅器はECLラインレ
シーバを用いた差動増幅回路であるので、発振回路を低
消費電力で高速動作させることができ、かつ、この差動
増幅器におけるレベル変換回路として容易に構築できる
という効果が得られる。Further, since the above-mentioned differential amplifier is a differential amplifier circuit using an ECL line receiver, the oscillator circuit can operate at high speed with low power consumption, and as a level conversion circuit in this differential amplifier. The effect is that it can be easily constructed.
【0051】又、発振用差動増幅回路21の反転入力端
子D2に可変できるバイアス電圧VBB1を供給する電
圧可変手段として、例えば、レーザートリミング抵抗器
VR71,可変抵抗器VR72,固定抵抗器VR等、個
別の非常に小さな可変できる抵抗器VR7の受動素子を
使用しているので、発振回路として構成した場合この実
装面積(面積として1mm平米程度の増加)をあまりと
ることなく、可変できるバイアス電圧を得ることができ
るという効果が得られる。Further, as a voltage varying means for supplying a variable bias voltage VBB1 to the inverting input terminal D2 of the oscillation differential amplifier circuit 21, for example, a laser trimming resistor VR71, a variable resistor VR72, a fixed resistor VR, etc. Since a very small individual variable resistor VR7 passive element is used, a variable bias voltage can be obtained without taking up much mounting area (1 mm square meter increase in area) when configured as an oscillation circuit. The effect that can be obtained is obtained.
【0052】(2) 第2の実施形態
図5は、第2の実施形態に係り、バイアス電圧温度特性
調整回路を付加したときの発振回路1Bの構成を示すブ
ロック図である。図1と同一のブロックには同一の符号
を付し、その詳細な説明は省略する。(2) Second Embodiment FIG. 5 is a block diagram showing a configuration of the oscillator circuit 1B when a bias voltage temperature characteristic adjusting circuit is added according to the second embodiment. The same blocks as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted.
【0053】バイアス電圧温度特性調整回路8(電圧可
変手段)は、使用している回路部品等の温度特性に起因
して生ずるデューティ比の変動を、このSAW共振子を
使用する電子機器の周辺温度変動に伴う、発振用差動増
幅器21の反転入力端子D2に入力するバイアス電圧V
BB1を自動的に可変させることで打ち消し、出力信号
のデューティ比の変動を抑制するというものである。The bias voltage temperature characteristic adjusting circuit 8 (voltage varying means) detects fluctuations in the duty ratio caused by temperature characteristics of the circuit components used, etc., from the ambient temperature of electronic equipment using this SAW resonator. Bias voltage V input to the inverting input terminal D2 of the oscillation differential amplifier 21 due to fluctuations
BB1 is canceled by automatically changing it, thereby suppressing variation in the duty ratio of the output signal.
【0054】尚、バイアス電圧温度特性調整回路8とし
て、例えば、個別の抵抗器とサーミスタの直列分圧回路
や温度補正用抵抗器等で構成してバイアス電圧VBB1
の温度特性を補正することで、出力信号のデューティ比
の変動は抑制される。The bias voltage temperature characteristic adjusting circuit 8 is constituted by, for example, a series voltage dividing circuit of individual resistors and thermistors, a temperature correcting resistor, etc.
By correcting the temperature characteristic of, the fluctuation of the duty ratio of the output signal is suppressed.
【0055】又、個別の抵抗器としては、第1の実施形
態で使用したレーザートリミング抵抗器VR71、可変
抵抗器VR72、又は、図示しない固定抵抗器VR等が
適用できる。As the individual resistors, the laser trimming resistor VR71, the variable resistor VR72, or the fixed resistor VR (not shown) used in the first embodiment can be applied.
【0056】以上のように、第2の実施形態によれば、
周辺温度に変動が生じるような環境であってもバイアス
電圧温度特性調整回路8においてバイアス電圧が自動的
に調整されるので、出力信号のデューティの変動を抑制
することができるという効果が得られる。As described above, according to the second embodiment,
Even in an environment where the ambient temperature fluctuates, the bias voltage temperature characteristic adjusting circuit 8 automatically adjusts the bias voltage, so that the fluctuation of the duty of the output signal can be suppressed.
【0057】又、実装面積上における効果については、
第1の実施形態と同様である。Regarding the effect on the mounting area,
It is similar to the first embodiment.
【0058】(3) 第3の実施形態 次に、本発明の第3実施形態について説明する。(3) Third embodiment Next, a third embodiment of the present invention will be described.
【0059】図6は、第1の実施形態に係る発振回路を
用いた、10.3125ギガビットの光ネットワーク用
光インタフェースモジュールの概略構成を示す図であ
る。FIG. 6 is a diagram showing a schematic configuration of an optical interface module for an 10.3125 gigabit optical network using the oscillator circuit according to the first embodiment.
【0060】この光インタフェース用モジュール10
は、例えば、サーバ用コンピュータと光ネットワークと
の間で、光/電気変換あるいは電気/光変換のためのイ
ンタフェース機能を実現するものである。This optical interface module 10
Is to realize an interface function for optical / electrical conversion or electric / optical conversion between, for example, a server computer and an optical network.
【0061】図6に示すように、第1の実施形態に係る
発振回路と同一の二つの正帰還型の発振回路18-1,1
8-2が、ビット符号変換部13を介して接続された3.
125ギガビットのS/P変換部11,P/S変換部1
2及び10.3125ギガビットのP/S変換部14,
S/P変換部15における基準クロック信号として用い
られている。As shown in FIG. 6, two positive feedback type oscillation circuits 18-1, 1 which are the same as the oscillation circuit according to the first embodiment.
8-2 is connected via the bit code conversion unit 13.
125 gigabit S / P converter 11, P / S converter 1
2 and 10.3125 Gigabit P / S converter 14,
It is used as a reference clock signal in the S / P converter 15.
【0062】上述したように第3の実施形態によれば、
この発信回路18-1,18-2で、歪みのある波形の入
力、入力波形に対するスレショルド電圧の変動、そし
て、基準バイアス電圧が変動して入力波形が電圧のハイ
側又はロウ側にシフトした場合であっても、図1に示し
た発振用差動増幅器21に接続される可変できる抵抗器
によりバイアス電圧を適正に調整しクロック信号のデュ
ーティ比を50%に調整するので、光インタフェースモ
ジュール10において送信データとこのクロック信号間
のタイミングマージンが確保され、誤動作を防止できる
という効果が得られる。As described above, according to the third embodiment,
In the oscillator circuits 18-1 and 18-2, when the input waveform is shifted to the high side or the low side of the voltage due to the input of the distorted waveform, the variation of the threshold voltage with respect to the input waveform, and the variation of the reference bias voltage. However, since the bias voltage is properly adjusted by the variable resistor connected to the oscillation differential amplifier 21 shown in FIG. 1 and the duty ratio of the clock signal is adjusted to 50%, the optical interface module 10 A timing margin is secured between the transmission data and this clock signal, and an effect of preventing malfunction can be obtained.
【0063】又、動画像のような大量のデータが伝送で
きる高速なネットワークシステムにおいて容易に安定し
た動作を確保することができるという効果が得られる。Further, there is an effect that a stable operation can be easily ensured in a high speed network system capable of transmitting a large amount of data such as a moving image.
【0064】以上の説明は、第1の実施形態の発振回路
を用いた場合であったが、第2の実施形態における発振
回路を用いても同様の効果を得ることができる。Although the above description is for the case where the oscillation circuit of the first embodiment is used, the same effect can be obtained by using the oscillation circuit of the second embodiment.
【0065】(4) 実施形態の変形例
以上の説明において、インピーダンス回路6を介して発
振信号を非反転入力端子D1に、又、可変できる抵抗器
VR7もしくはバイアス電圧温度特性調整回路を介して
バイアス電圧VBB1を反転入力端子D2に入力した場
合について説明したが、その発振信号を差動増幅器21
の反転入力端子D2に入力し、そのバイアス電圧VBB
1は非反転入力端子D1に入力する構成としてもよい。(4) Modification of Embodiment In the above description, the oscillation signal is biased to the non-inverting input terminal D1 via the impedance circuit 6 and via the variable resistor VR7 or the bias voltage temperature characteristic adjusting circuit. Although the case where the voltage VBB1 is input to the inverting input terminal D2 has been described, the oscillation signal thereof is output to the differential amplifier 21.
Input to the inverting input terminal D2 of the
1 may be input to the non-inverting input terminal D1.
【0066】又、発振回路を光ネットワーク用の光イン
ターフェースモジュールに用いた場合について説明した
が、発振回路で言えば、高周波発振回路を必要とする携
帯電話等無線通信器を始めとする各種電子機器に適用し
てもよい。Further, the case where the oscillation circuit is used in the optical interface module for the optical network has been described, but in the case of the oscillation circuit, various electronic devices such as a wireless communication device such as a mobile phone which requires a high frequency oscillation circuit. May be applied to.
【0067】又、基準クロック源としてSAW共振子を
用いて、発振回路を説明したが、それに代えて、ATカ
ット型水晶振動子を用いた構成としてもよい。Although the oscillation circuit has been described using the SAW resonator as the reference clock source, an AT-cut type crystal resonator may be used instead.
【0068】又、水晶振動子、セラミック振動子やSA
W共振子等の圧電共振子を構成する圧電材料について、
水晶の他、他の圧電材料としてランガサイトやLBO
(Lithium Tetraborate:四ほう酸
リチウム)等を用いた構成としてもよい。Further, a crystal oscillator, a ceramic oscillator or an SA
Regarding the piezoelectric material forming the piezoelectric resonator such as the W resonator,
In addition to quartz, other piezoelectric materials such as Langasite and LBO
(Lithium Tetraborate: lithium tetraborate) or the like may be used.
【0069】[0069]
【発明の効果】以上、説明したように、本発明によれ
ば、発振用差動増幅器と、圧電振動子と、移相回路及び
インピーダンス回路とにより正帰還発振ループを形成し
た発振回路において、発振用差動増幅器の非反転入力端
子もしくは反転入力端子のいずれかの端子に供給するバ
イアス電圧を可変させることにより、出力信号のデュー
ティ比を調整することができ、かつ、歩留まりの向上が
図れること、又、周囲の温度変動に対しても自動的にバ
イアス電圧を補正して出力信号のデューティ比の変動を
抑制することができる。As described above, according to the present invention, in the oscillation circuit in which the positive feedback oscillation loop is formed by the oscillation differential amplifier, the piezoelectric vibrator, the phase shift circuit and the impedance circuit, By varying the bias voltage supplied to either the non-inverting input terminal or the inverting input terminal of the differential amplifier for use, the duty ratio of the output signal can be adjusted, and the yield can be improved. Further, it is possible to automatically correct the bias voltage even when the ambient temperature fluctuates and suppress the fluctuation of the duty ratio of the output signal.
【図面の簡単な説明】[Brief description of drawings]
【図1】 本発明の第1の実施形態に係る発振回路の構
成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of an oscillator circuit according to a first embodiment of the present invention.
【図2】 ECLラインレシーバの基本構成を示す回路
図である。FIG. 2 is a circuit diagram showing a basic configuration of an ECL line receiver.
【図3】 可変できる抵抗器VRを調整することで出力
信号のデューティ比を調整した場合の入出力信号の波形
を示す図である。FIG. 3 is a diagram showing waveforms of input / output signals when a duty ratio of an output signal is adjusted by adjusting a variable resistor VR.
【図4】 発振用差動増幅器におけるスレショルド電圧
のレベル変動時の入力波形と、バイアス電圧を調整して
得られる出力波形を示す図である。FIG. 4 is a diagram showing an input waveform when the level of the threshold voltage changes in the oscillation differential amplifier and an output waveform obtained by adjusting the bias voltage.
【図5】 本発明の第2の実施形態に係り、バイアス電
圧温度特性調整回路を付加したときの発振回路の構成を
示すブロック図であるFIG. 5 is a block diagram showing a configuration of an oscillation circuit when a bias voltage temperature characteristic adjusting circuit is added according to a second embodiment of the present invention.
【図6】 第3の実施形態に係り、本発明の発振回路を
用いた、10.3125ギガビットの光ネットワーク用
光インタフェースモジュールの概略構成を示す図であ
る。FIG. 6 is a diagram showing a schematic configuration of an optical interface module for an 10.3125 gigabit optical network using the oscillation circuit of the present invention according to the third embodiment.
【図7】 従来における発振回路のブロック図を示す図
である。FIG. 7 is a diagram showing a block diagram of a conventional oscillator circuit.
【図8】 ICチップ内の差動増幅器の非反転入力端子
に入力される発振信号の入力波形とその出力波形を示す
図である。FIG. 8 is a diagram showing an input waveform of an oscillation signal input to a non-inverting input terminal of a differential amplifier in an IC chip and an output waveform thereof.
【図9】 従来の発振回路において、差動増幅器に入力
される歪みのある入力波形とそのときの出力波形を示す
図である。FIG. 9 is a diagram showing a distorted input waveform input to a differential amplifier and an output waveform at that time in a conventional oscillation circuit.
【図10】 従来の発振回路において、スレショルド電
圧にレベル変動が生じたときの入力波形とそのときの出
力波形を示す図である。FIG. 10 is a diagram showing an input waveform when a level variation occurs in the threshold voltage and an output waveform at that time in the conventional oscillation circuit.
【図11】 従来の発振回路において、基準バイアス電
圧にレベル変動が生じたときの入力波形とそのときの出
力波形を示す図である。FIG. 11 is a diagram showing an input waveform when a level change occurs in the reference bias voltage and an output waveform at that time in the conventional oscillation circuit.
1A,1B,1C・・・発振回路
2・・・ICチップ、3・・・スイッチ回路、4・・・移相回路、
5a・・・SAW共振子
5b・・・ATカット型水晶振動子、6・・・インピーダンス
回路、7・・・可変できる抵抗器
VR71・・・レーザートリミング抵抗器、VR72・・・可
変抵抗器
8・・・バイアス電圧温度特性調整回路、10・・・光ネット
ワーク用光インタフェースモジュール。1A, 1B, 1C ... Oscillation circuit 2 ... IC chip, 3 ... Switch circuit, 4 ... Phase shift circuit,
5a ... SAW resonator 5b ... AT cut type crystal oscillator, 6 ... Impedance circuit, 7 ... Variable resistor VR71 ... Laser trimming resistor, VR72 ... Variable resistor 8 ... bias voltage temperature characteristic adjusting circuit, 10 ... optical interface module for optical network.
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J079 AA04 AA06 BA02 BA37 CB02 FA22 FB02 FB15 GA14 JA06 5J081 AA01 CC17 CC21 DD11 EE05 EE19 FF23 FF25 JJ23 KK01 KK12 KK22 KK23 LL01 MM01 MM02 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 5J079 AA04 AA06 BA02 BA37 CB02 FA22 FB02 FB15 GA14 JA06 5J081 AA01 CC17 CC21 DD11 EE05 EE19 FF23 FF25 JJ23 KK01 KK12 KK22 KK23 LL01 MM01 MM02
Claims (7)
の位相を所定量シフトする移相回路と、インピーダンス
回路とを備え、少なくとも、前記差動増幅器と、前記圧
電振動子と、前記移相回路とにより正帰還発振ループを
構成し、 前記差動増幅器に供給するバイアス電圧を可変させて前
記差動増幅器から出力される出力信号のデューティ比を
調整することを特徴とする発振回路。1. A differential amplifier, a piezoelectric vibrator, a phase shift circuit for shifting a phase of an input signal by a predetermined amount, and an impedance circuit, and at least the differential amplifier, the piezoelectric vibrator, and A positive feedback oscillation loop is formed by a phase shift circuit, and a bias voltage supplied to the differential amplifier is varied to adjust a duty ratio of an output signal output from the differential amplifier.
を用いた差動増幅回路であることを特徴とする請求項1
記載の発振回路。2. The differential amplifier is a differential amplifier circuit using an ECL line receiver.
The described oscillator circuit.
端子及び前記非反転入力端子のうちいずれか一方に可変
した前記バイアス電圧を入力し、他方に前記正帰還発振
ループ用入力として機能することを特徴とする請求項1
又は請求項2のいずれかに記載の発振回路。3. The differential amplifier has an inverting input terminal and a non-inverting input terminal, the variable bias voltage is input to one of the inverting input terminal and the non-inverting input terminal, and the other is input to the other. The device functions as an input for the positive feedback oscillation loop.
Alternatively, the oscillator circuit according to claim 2.
くは前記非反転入力端子のいずれかに電圧可変手段を接
続して前記バイアス電圧を可変させたことを特徴とする
請求項1乃至請求項3のいずれかに記載の発振回路。4. The bias voltage is varied by connecting a voltage varying means to either the inverting input terminal or the non-inverting input terminal of the differential amplifier. The oscillation circuit according to any one of 1.
とを特徴とする請求項1乃至請求項4のいずれかに記載
の発振回路。5. The oscillator circuit according to claim 1, wherein the piezoelectric vibrator is a SAW resonator.
を特徴とする請求項1乃至請求項4のいずれかに記載の
発振回路。6. The oscillator circuit according to claim 1, wherein the piezoelectric vibrator is a crystal vibrator.
の発振回路を備えたことを特徴とする電子機器。7. An electronic device comprising the oscillator circuit according to claim 1. Description:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002021735A JP2003224421A (en) | 2002-01-30 | 2002-01-30 | Oscillator and electronic equipment using it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002021735A JP2003224421A (en) | 2002-01-30 | 2002-01-30 | Oscillator and electronic equipment using it |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003224421A true JP2003224421A (en) | 2003-08-08 |
Family
ID=27744896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002021735A Pending JP2003224421A (en) | 2002-01-30 | 2002-01-30 | Oscillator and electronic equipment using it |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003224421A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100865707B1 (en) | 2007-05-25 | 2008-10-28 | 충북대학교 산학협력단 | Clock Generators for Microwave RDF Tags |
| WO2010073213A3 (en) * | 2008-12-23 | 2010-12-02 | Nxp B.V. | Circuit for compensating influence of temperature on a resonator |
| US12034405B2 (en) | 2020-12-28 | 2024-07-09 | Seiko Epson Corporation | Circuit device and oscillator |
-
2002
- 2002-01-30 JP JP2002021735A patent/JP2003224421A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100865707B1 (en) | 2007-05-25 | 2008-10-28 | 충북대학교 산학협력단 | Clock Generators for Microwave RDF Tags |
| WO2010073213A3 (en) * | 2008-12-23 | 2010-12-02 | Nxp B.V. | Circuit for compensating influence of temperature on a resonator |
| US8686617B2 (en) | 2008-12-23 | 2014-04-01 | Nxp, B.V. | Circuit for compensating influence of temperature on a resonator |
| US12034405B2 (en) | 2020-12-28 | 2024-07-09 | Seiko Epson Corporation | Circuit device and oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7852164B2 (en) | Piezoelectric oscillator | |
| JP2003338710A (en) | Oscillator and electronic device using the same | |
| JP2004304762A (en) | Voltage controlled oscillator, clock converter and electronic equipment | |
| TWI684327B (en) | Device and method for adjusting duty cycle in clock signals | |
| JPWO2003021765A1 (en) | Oscillator and communication equipment | |
| CN101194416A (en) | Frequency controller for on-chip clock generator and timing/frequency reference | |
| US6794948B2 (en) | Oscillation circuit and electronics using the same | |
| JP2003347936A (en) | Clock shaping circuit and electronic equipment | |
| US6778030B2 (en) | Oscillation circuit having a positive feedback oscillation loop and a signal selection part | |
| JPWO2005020427A1 (en) | Temperature compensated piezoelectric oscillator and electronic device provided with the same | |
| JPWO2004079895A1 (en) | Crystal oscillation circuit | |
| JP2004165983A (en) | Voltage controlled oscillator and electronic equipment using it | |
| EP1777808A1 (en) | High frequency Colpitts oscillation circuit | |
| JP2003224421A (en) | Oscillator and electronic equipment using it | |
| JP2004040509A (en) | Oscillation circuit and electronic equipment using this oscillation circuit | |
| JP5253318B2 (en) | Oscillator | |
| JP2009290379A (en) | Oscillator | |
| JP5119826B2 (en) | Compensation voltage circuit and temperature compensated piezoelectric oscillator | |
| RU2693927C1 (en) | Low-noise oscillator amplitude regulator | |
| JP5098979B2 (en) | Piezoelectric oscillator | |
| JP2004201197A (en) | Drive circuit and communication equipment | |
| JP2009177393A (en) | Third overtone oscillator circuit | |
| US7205856B2 (en) | Piezoelectric oscillator | |
| JP2009290380A (en) | Oscillator | |
| CN120342330A (en) | Oscillation circuits and electronic devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070308 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070417 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20070614 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |