[go: up one dir, main page]

JP2003304139A - Package for surface acoustic wave branching filter and method for manufacturing the same package - Google Patents

Package for surface acoustic wave branching filter and method for manufacturing the same package

Info

Publication number
JP2003304139A
JP2003304139A JP2003029043A JP2003029043A JP2003304139A JP 2003304139 A JP2003304139 A JP 2003304139A JP 2003029043 A JP2003029043 A JP 2003029043A JP 2003029043 A JP2003029043 A JP 2003029043A JP 2003304139 A JP2003304139 A JP 2003304139A
Authority
JP
Japan
Prior art keywords
layer
phase matching
matching circuit
electrode
acoustic wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003029043A
Other languages
Japanese (ja)
Inventor
Kazutada Furuike
一公 古池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2003029043A priority Critical patent/JP2003304139A/en
Publication of JP2003304139A publication Critical patent/JP2003304139A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/70Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72Networks using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders or supports
    • H03H9/0538Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/70Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72Networks using surface acoustic waves
    • H03H9/725Duplexers

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a package for a surface acoustic wave branching filter capable of reducing the influence of inter-electronic component interference, and reducing the formation areas of phase matching circuit electrodes. <P>SOLUTION: In a package 1 for a surface acoustic wave branching filter where a surface acoustic wave filter F is mounted on a dial touch layer 3, phase matching circuit electrodes 34 and 35 are formed at the lower part of the dial touch layer 3 and at the upper part of a bottom layer 10 so as not to be overlapped with a land electrode 10a of the bottom layer 10 in the lamination direction. Thus, the phase matching circuit electrodes 34 and 35 can hardly interrupt with any other electronic component, and the performance of the surface acoustic wave branching filter can be improved. Furthermore, the phase matching circuit electrodes 34 and 35 are formed as spiral patterns. Thus, it is possible to narrow the line interval t of the phase matching circuit electrodes 34 and 35 without weakening any magnetic field generated in the surrounding of the phase matching circuit electrodes 34 and 35, and to reduce a surface acoustic wave branching filter package 1. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、携帯電話等の移動
通信機器に用いられる分波器(デュプレクサ)に関し、
特に弾性表面波フィルタ(SAWフィルタ)を担持する
弾性表面波分波器用パッケージに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a duplexer used in mobile communication equipment such as a mobile phone,
In particular, the present invention relates to a surface acoustic wave demultiplexer package that carries a surface acoustic wave filter (SAW filter).

【0002】[0002]

【従来の技術】近年広く普及している携帯電話等の移動
通信機器は、1本のアンテナで送受信を共用する構成が
一般的である。かかる構成の移動通信機器には、送信信
号と受信信号の各周波数の差異を利用して各信号を分波
する分波器(デュプレクサ)が内蔵されている。そし
て、この分波器には、送信信号の周波数と受信信号の周
波数とを峻別するフィルタが配設されている。この分波
器に配設されるフィルタは、従来から種々の構成が提案
されており、特に近年にあっては、帯域幅の狭い周波数
特性を有する弾性表面波フィルタ(SAWフィルタ)が
注目されている。
2. Description of the Related Art Mobile communication devices such as mobile phones, which have become widespread in recent years, generally have a structure in which transmission and reception are shared by a single antenna. The mobile communication device having such a configuration has a built-in demultiplexer (duplexer) that demultiplexes each signal by utilizing the difference between the frequencies of the transmission signal and the reception signal. The demultiplexer is provided with a filter that distinguishes the frequency of the transmission signal from the frequency of the reception signal. Various types of filters have been proposed for the filters arranged in the demultiplexer, and in recent years, in particular, a surface acoustic wave filter (SAW filter) having frequency characteristics with a narrow bandwidth has attracted attention. There is.

【0003】この弾性表面波フィルタが配設された弾性
表面波分波器A’は、図12に示されるように、弾性表
面波フィルタFと、この弾性表面波フィルタFを担持す
る弾性表面波分波器用パッケージPとで構成されてい
る。
As shown in FIG. 12, a surface acoustic wave demultiplexer A'on which this surface acoustic wave filter is arranged has a surface acoustic wave filter F and a surface acoustic wave carrying the surface acoustic wave filter F as shown in FIG. It is composed of a duplexer package P.

【0004】そして、一般的な弾性表面波分波器用パッ
ケージPは、ガラスセラミック材料からなる絶縁部qが
介在するように、送受波電極、グランド電極、及びアン
テナに接続される共通電極とが備えられる底面層a、弾
性表面波フィルタFの位相を整合する位相整合回路電極
が備えられる位相整合回路層b、弾性表面波フィルタF
を実装するダイアタッチ電極が備えられるダイアタッチ
層c、ワイヤdを介して弾性表面波フィルタFと電気的
に接続するボンディングパッド電極が備えられるボンデ
ィングパッド層eとが形成されている。
A general surface acoustic wave demultiplexer package P includes a wave transmitting / receiving electrode, a ground electrode, and a common electrode connected to an antenna so that an insulating portion q made of a glass ceramic material is interposed. Bottom layer a, a phase matching circuit layer b provided with a phase matching circuit electrode for matching the phase of the surface acoustic wave filter F, and a surface acoustic wave filter F.
There are formed a die attach layer c having a die attach electrode for mounting and a bonding pad layer e having a bonding pad electrode electrically connected to the surface acoustic wave filter F via a wire d.

【0005】さらにこの弾性表面波分波器用パッケージ
Pの上面には、キャビティgと外界とを遮断するための
キャップiが配設される。なお、この弾性表面波分波器
用パッケージP本体と前記キャップiとを離脱不能に接
着させるために、弾性表面波分波器用パッケージPの最
上面をメタライズしてシールリング層hを形成し、キャ
ップiに付着させたAu−Sn合金又はハンダ(図示せ
ず)をシールリング層h上面に接着させる構成としてい
る。また、上述した各層のうち、所定の層間にあって
は、各層に形成される電極相互を電気的に接続する導電
ビアj(又は導電スルーホール)が形成されている。さ
らに、底面層aの各電極はオーバーコートガラス(OC
G)uにより被覆されている。
Further, a cap i is provided on the upper surface of the surface acoustic wave demultiplexer package P for isolating the cavity g from the external environment. In order to irremovably adhere the body P of the surface acoustic wave demultiplexer package and the cap i to each other, the uppermost surface of the package P for the surface acoustic wave demultiplexer is metalized to form a seal ring layer h. The Au-Sn alloy or solder (not shown) attached to i is adhered to the upper surface of the seal ring layer h. Further, among the above-mentioned layers, conductive vias j (or conductive through holes) that electrically connect electrodes formed in each layer are formed between predetermined layers. Furthermore, each electrode of the bottom layer a is overcoated glass (OC
G) Coated with u.

【0006】かかる構成からなる弾性表面波分波器用パ
ッケージPは、以下のような製造方法によって製造され
る。まず、ガラスセラミック材料からなる複数の薄厚シ
ートの上面にそれぞれ、ランド電極等を備える底面層、
弾性表面波フィルタFの位相を整合する位相整合回路
層、この弾性表面波フィルタFを実装するダイアタッチ
層、及びこのフィルタFと電気的に接続するボンディン
グパッド層とをパターン形成し、次にこれらの各層がパ
ターン形成された各パターンシートを圧着積層し、そし
てこの積層体を焼成して弾性表面波分波器用パッケージ
Pを得る製造方法が一般的である。なお、導電ビアj等
が必要である場合には、各層がパターン形成される際に
所定箇所に形成される。
The surface acoustic wave demultiplexer package P having the above structure is manufactured by the following manufacturing method. First, a bottom layer including land electrodes and the like on the upper surfaces of a plurality of thin sheets made of glass ceramic material,
A phase matching circuit layer that matches the phase of the surface acoustic wave filter F, a die attach layer that mounts the surface acoustic wave filter F, and a bonding pad layer that is electrically connected to the filter F are formed by patterning. In general, each pattern sheet in which each layer is patterned is pressure-bonded and laminated, and the laminated body is fired to obtain a surface acoustic wave demultiplexer package P. If conductive vias j and the like are required, each layer is formed at a predetermined position when patterning.

【0007】ところで、図14に示されるように、分波
器は、2つの異なる通過周波数帯域をもつ弾性表面波フ
ィルタF,Fの相互干渉を防止・低減するものである
が、このためには、位相整合回路電極b1を形成して、
他方のフィルタFのインピーダンスを無限大とし、かつ
反射係数をほぼ1とする必要がある。
By the way, as shown in FIG. 14, the duplexer prevents and reduces mutual interference between the surface acoustic wave filters F and F having two different pass frequency bands. , The phase matching circuit electrode b1 is formed,
It is necessary that the impedance of the other filter F be infinite and the reflection coefficient be approximately 1.

【0008】この位相整合回路層bに備えられる位相整
合回路電極b1には、図13に示されるように、ミアン
ダ(蛇行状)パターンが採用されている。これは、この
ミアンダパターンによれば、入出力電極bx,byをシ
ートの同一平面上に形成することができ、パッケージP
全体の低背化が可能となるという理由からである。
As shown in FIG. 13, a meandering pattern is adopted for the phase matching circuit electrode b1 provided on the phase matching circuit layer b. According to this meander pattern, the input / output electrodes bx and by can be formed on the same plane of the sheet, and the package P
This is because the overall height can be reduced.

【0009】[0009]

【発明が解決しようとする課題】ところで、移動通信機
器の小型化がより一層進むと、内部に配設される電子部
品相互間の干渉の影響がより大きくなり、音質が悪くな
る等の性能低下の問題が招来する。これは上述の弾性表
面波分波器にあっても同様であって、小型化に伴ってミ
アンダパターンで形成される位相整合回路電極の隣接す
る線路間隔が狭くなると、図11ロに示されるように、
隣接する電極間において電流方向がそれぞれ逆方向であ
るため、電極周囲に発生する磁界がそれぞれ弱め合う方
向に働いてしまう。このような場合に所望の特性を得る
ためには位相整合回路電極の線路長を長くする必要が生
じ、その結果、位相整合回路電極の形成面積が増加して
しまう。したがって、かかる構成によれば、弾性表面波
分波器を縮小化するには限界がある。さらには、弾性表
面波分波器本体の小型化により、位相整合回路電極と弾
性表面波フィルタ、さらには位相整合回路電極と送受波
電極等とも近接するようになるから、相互間に発生する
干渉の影響により、ノイズが発生してしまう場合もあ
る。
By the way, as the mobile communication equipment is further miniaturized, the influence of the interference between the electronic parts arranged inside is further increased and the sound quality is deteriorated. The problem of. This also applies to the above-mentioned surface acoustic wave demultiplexer, and as the size of the phase matching circuit electrodes formed in the meander pattern becomes narrower as the size is reduced, as shown in FIG. 11B. To
Since the current directions of the adjacent electrodes are opposite to each other, the magnetic fields generated around the electrodes act in a weakening direction. In such a case, it is necessary to lengthen the line length of the phase matching circuit electrode in order to obtain desired characteristics, and as a result, the formation area of the phase matching circuit electrode increases. Therefore, according to such a configuration, there is a limit in reducing the size of the surface acoustic wave demultiplexer. Furthermore, due to the miniaturization of the surface acoustic wave demultiplexer body, the phase matching circuit electrode and the surface acoustic wave filter, as well as the phase matching circuit electrode and the transmitting / receiving electrode, etc., will come close to each other, so that interference that occurs between them will occur. Noise may be generated due to the influence of.

【0010】そこで本発明は、位相整合回路電極の形成
面積が縮小化可能であるとともに、電子部品間等の干渉
の影響を低減しうる弾性表面波分波器用パッケージ及び
その製造方法を提供することを目的とする。
Therefore, the present invention provides a surface acoustic wave demultiplexer package and a method of manufacturing the same, which can reduce the formation area of the phase matching circuit electrodes and can reduce the influence of interference between electronic components. With the goal.

【0011】[0011]

【課題を解決するための手段】本発明は、位相整合回路
が内在され、ダイアタッチ電極を備えたダイアタッチ層
が上面に形成され、送波電極と受波電極とを少なくとも
有するランド電極と、グランド電極とを備えた底面層が
下面に形成されてなる基層の、該ダイアタッチ層上に、
単一又は複数の弾性表面波フィルタが実装されることと
なる弾性表面波分波器用パッケージにおいて、前記位相
整合回路の位相整合回路層に備えられた位相整合回路電
極が、スパイラルパターンであることを特徴とする弾性
表面波分波器用パッケージである。
According to the present invention, a phase matching circuit is built-in, a die attach layer having a die attach electrode is formed on an upper surface, and a land electrode having at least a transmitting electrode and a receiving electrode, and A base layer having a bottom surface provided with a ground electrode formed on the lower surface, on the die attach layer,
In a surface acoustic wave demultiplexer package in which a single or a plurality of surface acoustic wave filters are mounted, the phase matching circuit electrode provided in the phase matching circuit layer of the phase matching circuit is a spiral pattern. A characteristic surface acoustic wave demultiplexer package.

【0012】上述のように、位相整合回路電極をスパイ
ラルパターンとすることにより、隣接する電極の電流方
向がそれぞれ同方向となるため、電極周囲に発生する磁
界は弱め合うことがない。したがって、線路間隔を従来
構成に比して狭く形成した場合であっても、分波器の性
能低下を招くことなく、電極形成面積を縮小化すること
が可能となる。
As described above, by forming the phase matching circuit electrodes in the spiral pattern, the current directions of the adjacent electrodes are the same, so that the magnetic fields generated around the electrodes do not weaken each other. Therefore, even if the line spacing is formed narrower than the conventional configuration, it is possible to reduce the electrode forming area without degrading the performance of the duplexer.

【0013】なお、位相整合回路の位相整合回路層が、
上下で積層され、かつ相互に接続される複数の部分位相
整合スパイラル層により構成されるようにしてもよい。
かかる構成とすることにより、位相整合回路層を複雑化
することなく形成することが可能となるとともに、位相
整合回路層が水平方向に拡大することを防ぐことができ
る。
The phase matching circuit layer of the phase matching circuit is
You may make it comprised by the several partial phase matching spiral layer laminated | stacked on the top and bottom, and mutually connected.
With such a configuration, it is possible to form the phase matching circuit layer without complicating it, and it is possible to prevent the phase matching circuit layer from expanding in the horizontal direction.

【0014】さらにまた、基層が、底面層と、該底面層
の上面に形成される第1絶縁層と、該第1絶縁層の上面
に形成される第1部分位相整合スパイラル層と、該第1
部分位相整合スパイラル層の上面に形成される第2絶縁
層と、該第2絶縁層の上面に形成されて前記第1部分位
相整合スパイラル層と導電スルーホール又は導電ビアを
介して接続される第2部分位相整合スパイラル層と、該
第2部分位相整合スパイラル層の上面に形成される第3
絶縁層と、該第3絶縁層の上面に形成されるダイアタッ
チ層とからなるとともに、前記底面層のランド電極が、
第1部分位相整合スパイラル層の第1部分位相整合回路
電極、及び第2部分位相整合スパイラル層の第2部分位
相整合回路電極と、積層方向において重ならないように
形成されてなる構成が提案される。かかる構成とするこ
とにより、位相整合回路電極(部分位相整合回路電極)
と弾性表面波フィルタとの間の干渉の影響を小さくする
ことが可能となるとともに、位相整合回路層が水平方向
に拡大することを防ぐことができる。
Furthermore, the base layer includes a bottom layer, a first insulating layer formed on the upper surface of the bottom layer, a first partial phase matching spiral layer formed on the upper surface of the first insulating layer, and 1
A second insulating layer formed on the upper surface of the partial phase matching spiral layer, and a second insulating layer formed on the upper surface of the second insulating layer and connected to the first partial phase matching spiral layer via a conductive through hole or a conductive via. A two-part phase matching spiral layer and a third part formed on the upper surface of the second part phase matching spiral layer
An insulating layer and a die attach layer formed on the upper surface of the third insulating layer, and the land electrode of the bottom layer is
A configuration is proposed in which the first partial phase matching circuit electrode of the first partial phase matching spiral layer and the second partial phase matching circuit electrode of the second partial phase matching spiral layer are formed so as not to overlap in the stacking direction. . With this configuration, the phase matching circuit electrode (partial phase matching circuit electrode)
The influence of interference between the surface acoustic wave filter and the surface acoustic wave filter can be reduced, and the phase matching circuit layer can be prevented from expanding in the horizontal direction.

【0015】また、本発明は、セラミック材料からなる
複数の薄厚シートに、送波電極と受波電極とを少なくと
も有するランド電極と、グランド電極とを備えた底面層
が形成された底面層パターンシートと、前記薄厚シート
に、スパイラルパターンからなる位相整合回路電極を備
えた位相整合回路層が形成された位相整合回路層パター
ンシートと、弾性表面波フィルタを実装するダイアタッ
チ電極を備えたダイアタッチ層が形成されたダイアタッ
チ層パターンシートとを、下層から底面層パターンシー
ト、位相整合回路層パターンシート、ダイアタッチ層パ
ターンシートの順に、底面層パターンシートのランド電
極と位相整合回路層パターンシートの位相整合回路電極
とが積層方向において重ならないように順次圧着積層し
て基層パターンシートを形成し、この基層パターンシー
トを少なくとも含む積層体を焼成することを特徴とする
弾性表面波分波器用パッケージの製造方法である。
Further, according to the present invention, a bottom layer pattern sheet in which a bottom layer including a land electrode having at least a wave-transmitting electrode and a wave-receiving electrode and a ground electrode is formed on a plurality of thin sheets made of a ceramic material. And a phase matching circuit layer pattern sheet in which a phase matching circuit layer including a phase matching circuit electrode having a spiral pattern is formed on the thin sheet, and a die attach layer including a die attach electrode for mounting a surface acoustic wave filter. The die attach layer pattern sheet on which is formed, in order from the bottom layer to the bottom layer pattern sheet, the phase matching circuit layer pattern sheet, the die attach layer pattern sheet, the land electrode of the bottom layer pattern sheet and the phase matching circuit layer pattern sheet phase. Make sure that the matching circuit electrodes are pressed and laminated in sequence so that they do not overlap in the stacking direction. DOO is formed, it is a manufacturing method of the surface acoustic wave absorber package and firing the laminate including the substrate pattern sheet at least.

【0016】このように、位相整合回路層パターンシー
トを、底面層パターンシートとダイアタッチ層パターン
シートとの間に位置させて、基層パターンシートのほぼ
中心内部、つまりは、ランド電極と位相整合回路電極と
が積層方向において重ならないようにしたうえで各パタ
ーンシートを圧着積層し、焼成する構成とすることによ
り、位相整合回路電極と弾性表面波フィルタ等との干渉
の影響を可及的に小さくすることが可能となる。したが
って、高性能な位相整合回路電極を備える弾性表面波分
波器用パッケージを好適に製造することが可能となる。
As described above, the phase matching circuit layer pattern sheet is positioned between the bottom layer pattern sheet and the die attach layer pattern sheet, and substantially in the center of the base layer pattern sheet, that is, the land electrode and the phase matching circuit. The pattern sheets are pressure-bonded to each other so that they do not overlap with each other in the stacking direction, and then fired to minimize the effect of interference between the phase matching circuit electrodes and surface acoustic wave filters. It becomes possible to do. Therefore, it is possible to preferably manufacture the surface acoustic wave demultiplexer package including the high-performance phase matching circuit electrode.

【0017】ここで、上述の基層パターンシートを圧着
積層した際にあって、位相整合回路層の位相整合回路電
極は上下面のシートによって圧せられるために、位相整
合回路電極がシート表面方向に圧延されて導電部分の面
積が拡大し、これに伴い線路間隔が狭くなる場合があ
る。このように、圧着積層する工程の前後で線路間隔が
変化してしまうと、最適な位相整合特性を失することと
なり、製品の質の低下を招来してしまう。
Here, when the above-mentioned base layer pattern sheets are laminated by pressure bonding, the phase matching circuit electrodes of the phase matching circuit layer are pressed by the upper and lower sheets, so that the phase matching circuit electrodes are oriented in the sheet surface direction. The area of the conductive portion may be expanded by rolling and the line spacing may be narrowed accordingly. In this way, if the line spacing changes before and after the crimping and stacking process, the optimum phase matching characteristic will be lost and the quality of the product will deteriorate.

【0018】そこで、所定電極が形成されてなる複数の
パターンシートを圧着積層する前に、位相整合回路層パ
ターンシートの非導電部上に、薄膜シートのセラミック
材料と同じ材料からなる保護層を形成する弾性表面波分
波器用パッケージの製造方法が提案される。このよう
に、保護層を位相整合回路層パターンシートの非導電部
上に形成し、あらかじめ電極間にセラミック材料を充填
させておく構成とすることにより、上下面のシートに圧
せられることによる導電部分の形成面積の増大化、及び
これに伴う線路間隔の狭小化を回避することが可能とな
る。さらに、かかる保護層は、薄厚シートのセラミック
材料と同じ材料からなるため、焼成の際に層間密着力が
低下することもない。したがって、剥離等の問題もなく
好適に一体成形することができる。
Therefore, a protective layer made of the same material as the ceramic material of the thin film sheet is formed on the non-conductive portion of the phase matching circuit layer pattern sheet before pressure-bonding and laminating a plurality of pattern sheets having predetermined electrodes formed thereon. A method of manufacturing a package for a surface acoustic wave demultiplexer is proposed. In this way, the protective layer is formed on the non-conductive portion of the phase matching circuit layer pattern sheet, and the ceramic material is pre-filled between the electrodes, so that the conductive sheet is pressed against the upper and lower sheets. It is possible to avoid an increase in the formation area of the portion and a narrowing of the line spacing accompanying this. Furthermore, since the protective layer is made of the same material as the ceramic material of the thin sheet, the interlayer adhesion does not decrease during firing. Therefore, it can be suitably integrally molded without problems such as peeling.

【0019】[0019]

【発明の実施の形態】本発明にかかる弾性表面波分波器
用パッケージ1の実施形態例を添付図面に従って説明す
る。図1,2に示されるように、弾性表面波分波器A
は、弾性表面波フィルタFと、この弾性表面波フィルタ
Fを担持する弾性表面波分波器用パッケージ1とで構成
されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a surface acoustic wave demultiplexer package 1 according to the present invention will be described with reference to the accompanying drawings. As shown in FIGS. 1 and 2, the surface acoustic wave demultiplexer A
Is composed of a surface acoustic wave filter F and a surface acoustic wave demultiplexer package 1 carrying the surface acoustic wave filter F.

【0020】この本発明にかかる弾性表面波分波器用パ
ッケージ1は、図2に示されるように、酸化アルミニウ
ム、ホウケイ酸ガラス、及びバインダを主成分とするガ
ラスセラミック材からなる複数の絶縁層15a〜15e
と、それら絶縁層15a〜15eが介在するように積層
される所定電極(ストリップライン)によりなる電極パ
ターン(ストリップパターン)が形成された複数の導電
層とによって構成されている。
As shown in FIG. 2, the surface acoustic wave demultiplexer package 1 according to the present invention includes a plurality of insulating layers 15a made of a glass ceramic material containing aluminum oxide, borosilicate glass, and a binder as main components. ~ 15e
And a plurality of conductive layers formed with an electrode pattern (strip pattern) formed of a predetermined electrode (strip line) laminated such that the insulating layers 15a to 15e are interposed.

【0021】この所定電極を備えた複数の導電層は、基
層12と、ワイヤ6を介して弾性表面波フィルタFと電
気的に接続するボンディングパッド電極4aを備えたボ
ンディングパッド層4と、キャップ9を固着するAu−
Sn合金(図示せず)の接着強度を高めるシールリング
層8とで構成される。さらに、前記基層12は、位相整
合回路層2が内在され、かつ上面にダイアタッチ電極3
a(図5参照)を備えたダイアタッチ層3と、下面にラ
ンド電極10a(図6参照)とグランド電極10b(図
6参照)とを備えた底面層10とからなる。ところで、
底面層10の各電極は、オーバーコートガラス(OC
G)65により被覆されている。
The plurality of conductive layers having the predetermined electrodes include a base layer 12, a bonding pad layer 4 having a bonding pad electrode 4a electrically connected to the surface acoustic wave filter F via a wire 6, and a cap 9. Au-fixing
And a seal ring layer 8 that enhances the adhesive strength of a Sn alloy (not shown). Further, the base layer 12 has the phase matching circuit layer 2 therein and has a die attach electrode 3 on the upper surface.
The die attach layer 3 having a (see FIG. 5) and the bottom layer 10 having the land electrode 10a (see FIG. 6) and the ground electrode 10b (see FIG. 6) on the lower surface. by the way,
Each electrode of the bottom layer 10 is an overcoat glass (OC
G) Coated with 65.

【0022】次に、上述の各層を順次説明する。弾性表
面波分波器用パッケージ1本体の最上層には、シールリ
ング層8(図3参照)が形成(メタライズ)される。こ
こで、この弾性表面波分波器用パッケージ1本体の最上
位置には、後述するキャビティ7と外界とを遮断するキ
ャップ9がろう付けされて固着されることとなるが、こ
のろうは前記ガラスセラミック材料に対しては充分な接
着強度が得られない性質を有するため、かかるシールリ
ング層8を形成し、所望の接着強度を確保している。な
お、キャップ9は、金属材料又は弾性表面波分波器用パ
ッケージ1本体の絶縁層15a〜15eと同じ材料のセ
ラミック材料が好適に用いられる。
Next, the above layers will be sequentially described. A seal ring layer 8 (see FIG. 3) is formed (metallized) on the uppermost layer of the body 1 of the surface acoustic wave demultiplexer package 1. Here, a cap 9 for shutting off a cavity 7 and an external environment, which will be described later, is brazed and fixed to the uppermost position of the body 1 of the surface acoustic wave demultiplexer package. Since the material has a property that sufficient adhesive strength cannot be obtained, the seal ring layer 8 is formed to secure a desired adhesive strength. For the cap 9, a metal material or a ceramic material of the same material as the insulating layers 15a to 15e of the body 1 of the surface acoustic wave demultiplexer package 1 is preferably used.

【0023】前記シールリング層8の下層には、第5絶
縁層15eが形成される。そして、この第5絶縁層15
eの下層であって、後述の弾性表面波フィルタFの上面
とほぼ同じ高さに、ボンディングパッド層4が形成され
る。このボンディングパッド層4は、ワイヤ6を介して
弾性表面波フィルタFと電気的に接続するためのボンデ
ィングパッド電極4a(図4参照)を備えている。そし
てさらに、導電ビア5を介して、後述する基層12との
電気信号をやり取りするための端子が複数設けられてい
る。なお、所望の層と層とを電気的に接続する手段とし
ては、前記導電ビア5を備える構成に代えて、導電スル
ーホールを備える構成としても良い。
A fifth insulating layer 15e is formed under the seal ring layer 8. Then, the fifth insulating layer 15
The bonding pad layer 4 is formed below the e layer and at substantially the same height as the upper surface of the surface acoustic wave filter F described later. The bonding pad layer 4 includes a bonding pad electrode 4a (see FIG. 4) for electrically connecting to the surface acoustic wave filter F via the wire 6. Further, a plurality of terminals for exchanging electric signals with the base layer 12 described later are provided via the conductive vias 5. As a means for electrically connecting desired layers to each other, a structure having conductive through holes may be used instead of the structure having the conductive vias 5.

【0024】ここで、弾性表面波フィルタFは、基層1
2の上面であって、前記シールリング層8とボンディン
グパッド層4とによって囲繞されるキャビティ7に実装
されることとなる。なお、本実施形態例にあっては、こ
の弾性表面波フィルタFは単一のワンチップ型である
が、かかる構成に代えて、送信用弾性表面波フィルタと
受信用弾性表面波フィルタとからなる構成のものであっ
ても良い。
Here, the surface acoustic wave filter F includes the base layer 1
It is mounted on the upper surface of the cavity 2 in the cavity 7 surrounded by the seal ring layer 8 and the bonding pad layer 4. In the present embodiment, the surface acoustic wave filter F is a single one-chip type, but instead of such a configuration, it comprises a surface acoustic wave filter for transmission and a surface acoustic wave filter for reception. It may have a configuration.

【0025】次に、基層12について説明する。かかる
基層12は、前記ボンディングパッド層4の下層に形成
された第4絶縁層15dの下層に形成される。この基層
12は、上層から順にダイアタッチ層3、第3絶縁層1
5c、位相整合回路層2、第1絶縁層15a、そして底
面層10とからなる。
Next, the base layer 12 will be described. The base layer 12 is formed under the fourth insulating layer 15d formed under the bonding pad layer 4. The base layer 12 includes a die attach layer 3 and a third insulating layer 1 in order from the top.
5 c, the phase matching circuit layer 2, the first insulating layer 15 a, and the bottom layer 10.

【0026】基層12の最上層に位置するダイアタッチ
層3には、中央位置に弾性表面波フィルタFが載置さ
れ、このフィルタFと電気的に接続するためのダイアタ
ッチ電極3a(図5参照)が形成される。一方、基層1
2の最下層に位置する底面層10には、送波電極31、
受波電極32、及びアンテナに接続される共通電極33
とからなるランド電極10aと、グランド電極10bと
が備えられる(図6参照)。
The surface acoustic wave filter F is placed at the center of the die attach layer 3 located on the uppermost layer of the base layer 12, and the die attach electrode 3a for electrically connecting to the filter F (see FIG. 5). ) Is formed. On the other hand, the base layer 1
In the bottom layer 10 located at the lowermost layer of 2, the transmitting electrodes 31,
Receiving electrode 32 and common electrode 33 connected to the antenna
A land electrode 10a composed of and a ground electrode 10b are provided (see FIG. 6).

【0027】次に、本発明の要部である位相整合回路層
2について説明する。本実施形態例にあっては、位相整
合回路層2は、第1部分位相整合スパイラル層2aと第
2部分位相整合スパイラル層2bにより構成されてい
る。これら部分位相整合スパイラル層2a,2bは、基
層12の中央位置、すなわちダイアタッチ層3の下方、
かつ底面層10の上方に形成される、さらに詳しく述べ
れば、第3絶縁層15cの下層に第1部分位相整合スパ
イラル層2aが形成され、この第1部分位相整合スパイ
ラル層2aの下層に第2絶縁層15bが形成され、この
第2絶縁層15bの下層、かつ第1絶縁層15aの上層
に第2部分位相整合スパイラル層2bが形成されてい
る。そしてここで、ランド電極10aは、部分位相整合
スパイラル層2aに備えられる第1部分位相整合回路電
極34と積層方向において重ならないように形成され
る。さらに、このランド電極10aは、第2部分位相整
合スパイラル層2bに備えられる第2部分位相整合回路
電極35とも積層方向において重ならないように配設さ
れる。したがって、位相整合回路層2と弾性表面波フィ
ルタF等の他の電子部品との間での干渉は可及的に小さ
くなる。
Next, the phase matching circuit layer 2 which is the main part of the present invention will be described. In the present embodiment example, the phase matching circuit layer 2 is composed of a first partial phase matching spiral layer 2a and a second partial phase matching spiral layer 2b. These partial phase matching spiral layers 2a and 2b are located at the central position of the base layer 12, that is, below the die attach layer 3,
In addition, the first partial phase matching spiral layer 2a is formed below the third insulating layer 15c and is formed above the bottom layer 10, and the second partial phase matching spiral layer 2a is formed below the first partial phase matching spiral layer 2a. The insulating layer 15b is formed, and the second partial phase matching spiral layer 2b is formed below the second insulating layer 15b and above the first insulating layer 15a. Here, the land electrode 10a is formed so as not to overlap with the first partial phase matching circuit electrode 34 provided in the partial phase matching spiral layer 2a in the stacking direction. Further, the land electrode 10a is arranged so as not to overlap with the second partial phase matching circuit electrode 35 provided in the second partial phase matching spiral layer 2b in the stacking direction. Therefore, the interference between the phase matching circuit layer 2 and other electronic components such as the surface acoustic wave filter F is minimized.

【0028】なお、第1部分位相整合回路電極34、及
び第2部分位相整合回路電極35は、図7イ,ロに示さ
れるように、スパイラルパターンで形成される。かかる
構成とすることにより、隣接する電極の電流方向はそれ
ぞれ同方向となるため(図11イ参照)、電極周囲に発
生する磁界が弱め合うことがなく、線路間隔を狭くする
ことが可能となる。また、電極間の干渉による性能低下
の可能性も少ない。なお、前記電極はストリップライン
によって構成される。
The first partial phase matching circuit electrode 34 and the second partial phase matching circuit electrode 35 are formed in a spiral pattern as shown in FIGS. With such a configuration, since the current directions of the adjacent electrodes are the same (see FIG. 11A), the magnetic fields generated around the electrodes do not weaken each other, and the line spacing can be narrowed. . In addition, there is little possibility of performance deterioration due to interference between the electrodes. The electrodes are composed of strip lines.

【0029】ここで、図8イは本発明の位相整合回路電
極34,35(スパイラルパターン)の線路間隔t(図
7イ参照)と電極の線長との関係、また図8ロは従来構
成の位相整合回路電極b1(ミアンダパターン)の線路
間隔t’(図13参照)と線長との関係を示す実験結果
である。各実験は、位相整合回路電極34,35,b1
の線幅zを一定に保ち、かつ線路間隔t,t’を段階的
に変更し、その場合における所定の位相変位条件を満た
すような線長を確認するものである。なお、線幅zは常
に100μmとし、位相変位条件は周波数836.5M
Hzである回路通過信号の位相が90度変位するような
条件とした。ところで、線幅zとは、電極幅をいい、線
長とは、入力電極43,bxから出力電極41,byま
での実質線路長である。
Here, FIG. 8A shows the relationship between the line spacing t (see FIG. 7B) of the phase matching circuit electrodes 34 and 35 (spiral pattern) of the present invention and the line length of the electrodes, and FIG. 13 is an experimental result showing the relationship between the line spacing t ′ (see FIG. 13) of the phase matching circuit electrode b1 (meaner pattern) and the line length. Each experiment was performed with the phase matching circuit electrodes 34, 35, b1.
The line width z is kept constant, the line intervals t and t ′ are changed stepwise, and the line length satisfying the predetermined phase displacement condition in that case is confirmed. The line width z is always 100 μm, and the phase displacement condition is a frequency of 836.5M.
The condition was such that the phase of the circuit passing signal of Hz was displaced by 90 degrees. By the way, the line width z means the electrode width, and the line length is the substantial line length from the input electrodes 43, bx to the output electrodes 41, by.

【0030】図8イ及びロに示されるように、本発明に
かかる位相整合回路電極34,35(スパイラルパター
ン)にあっては、線路間隔tを狭く設定した場合にも線
長はほぼ一定である。一方、従来構成の位相整合回路電
極b1(ミアンダパターン)にあっては、線路間隔t’
を狭く設定すると、線長が著しく延長してしまうことが
わかる。このことから、位相整合回路電極34,35を
スパイラルパターンとすることにより、線長の延長化、
及び位相整合性能の悪化を招来することなく線路間隔を
狭くすることが可能となる。したがって、かかる構成に
より電極形成面積を縮小化することができることとな
る。
As shown in FIGS. 8A and 8B, in the phase matching circuit electrodes 34 and 35 (spiral pattern) according to the present invention, the line length is substantially constant even when the line interval t is set narrow. is there. On the other hand, in the phase matching circuit electrode b1 (meaner pattern) having the conventional configuration, the line spacing t '
It can be seen that the line length remarkably increases when is set to be narrow. From this, by making the phase matching circuit electrodes 34 and 35 a spiral pattern, extension of the line length,
Also, it becomes possible to narrow the line spacing without deteriorating the phase matching performance. Therefore, with this structure, the electrode formation area can be reduced.

【0031】なお、本発明にあっては、図7イ,ロに示
されるように、部分位相整合スパイラル層2a,2bに
それぞれ部分位相整合回路電極34,35が形成される
構成である。このように、二層構造とすることにより、
位相整合回路における入出力電極41,43を複雑化す
ることなく形成することが可能となる。すなわち、上層
の第1部分位相整合スパイラル層2aの、その外縁付近
に出力電極41を形成し、下層の第2部分位相整合スパ
イラル層2bの、その外縁付近に入力電極43を形成す
るとともに、各部分位相整合スパイラル層2a,2b
は、層の中心に位置する各接続端子42a,42bを電
気的に連通することにより好適に接続しうる構成として
いる。なお、この部分位相整合スパイラル層2a,2b
は、単層からなる構成であっても良い。
Incidentally, in the present invention, as shown in FIGS. 7A and 7B, the partial phase matching circuit electrodes 34 and 35 are formed on the partial phase matching spiral layers 2a and 2b, respectively. In this way, by having a two-layer structure,
It is possible to form the input / output electrodes 41 and 43 in the phase matching circuit without complicating them. That is, the output electrode 41 is formed near the outer edge of the upper first partial phase matching spiral layer 2a, and the input electrode 43 is formed near the outer edge of the lower second partial phase matching spiral layer 2b. Partial phase matching spiral layers 2a, 2b
Has a configuration in which the connection terminals 42a and 42b located at the center of the layer can be suitably connected by electrically connecting them. The partial phase matching spiral layers 2a and 2b
May have a single-layer structure.

【0032】さらに、第1部分位相整合回路電極34に
あっては、出力電極41が受波電極32側の弾性表面波
フィルタFへ、接続端子42aが第2部分位相整合回路
電極35の接続端子42bにそれぞれ導電ビア5によっ
て接続される。また、第2部分位相整合回路電極35に
あっては、入力電極43が共通電極33側に、接続端子
42bは接続端子42aにそれぞれ導電ビア5によって
接続されている。
Further, in the first partial phase matching circuit electrode 34, the output electrode 41 is connected to the surface acoustic wave filter F on the receiving electrode 32 side, and the connecting terminal 42a is the connecting terminal of the second partial phase matching circuit electrode 35. 42b is connected to each of the conductive vias 5. In the second partial phase matching circuit electrode 35, the input electrode 43 is connected to the common electrode 33 side, and the connection terminal 42b is connected to the connection terminal 42a by the conductive vias 5, respectively.

【0033】次に、本発明にかかる上述の弾性表面波分
波器用パッケージ1の好適な製造方法について説明す
る。上述の弾性表面波分波器用パッケージ1は、上述の
セラミック材料からなる複数の薄厚シート(厚さ:30
〜500μm)に、公知技術であるスクリーン印刷によ
り所定の電極をそれぞれ形成し、そして、これらのパタ
ーンシートを圧着積層し、800〜860℃の条件下で
焼成することにより得られる。
Next, a preferred method for manufacturing the above-mentioned surface acoustic wave demultiplexer package 1 according to the present invention will be described. The surface acoustic wave demultiplexer package 1 described above includes a plurality of thin sheets (thickness: 30) made of the above ceramic material.
To 500 μm), predetermined electrodes are formed by screen printing, which is a known technique, and these pattern sheets are laminated by pressure bonding and fired at 800 to 860 ° C.

【0034】ここで、図9に示されるように、複数のパ
ターンシートとしては、それぞれ、送波電極31と受波
電極32とアンテナに接続される共通電極33とを有す
るランド電極10aとグランド電極10bとを備えた底
面層10が形成された底面層パターンシート51、部分
位相整合回路電極34,35を備えた位相整合回路層2
が形成された位相整合回路層パターンシート52,5
3、弾性表面波フィルタFを実装するダイアタッチ電極
3aが形成されたダイアタッチ層パターンシート54と
からなる基層パターンシート12a、並びにボンディン
グパッド電極4aが形成されたボンディングパッド層パ
ターンシート55、及びシールリング層8が形成された
シールリング層パターンシート56とがある。
Here, as shown in FIG. 9, as the plurality of pattern sheets, a land electrode 10a having a wave transmitting electrode 31, a wave receiving electrode 32, and a common electrode 33 connected to an antenna, and a ground electrode, respectively. Phase matching circuit layer 2 provided with bottom layer pattern sheet 51 on which bottom layer 10 with 10b and partial phase matching circuit electrodes 34, 35 are provided.
Phase matching circuit layer pattern sheets 52, 5 on which are formed
3, a base layer pattern sheet 12a including a die attach layer pattern sheet 54 on which the die attach electrode 3a for mounting the surface acoustic wave filter F is formed, a bonding pad layer pattern sheet 55 on which the bonding pad electrode 4a is formed, and a seal. There is a seal ring layer pattern sheet 56 on which the ring layer 8 is formed.

【0035】そして、上述の各パターンシートを、下層
から底面層パターンシート51、位相整合回路層パター
ンシート52,53、ダイアタッチ層パターンシート5
4、ボンディングパッド層パターンシート55、そして
シールリング層パターンシート56の順となるように順
次圧着積層して、この積層体を焼成することにより好適
に弾性表面波分波器用パッケージ1が製造される。さら
に積層の際には、位相整合回路電極34,35とランド
電極10aとが積層方向において重ならないように積層
される。なお、基層パターンシート12aは焼成される
ことにより上述した基層12となる。
Then, each of the above-mentioned pattern sheets is arranged from the lower layer to the bottom layer pattern sheet 51, the phase matching circuit layer pattern sheets 52 and 53, and the die attach layer pattern sheet 5.
4, the bonding pad layer pattern sheet 55, and the seal ring layer pattern sheet 56 are sequentially pressure-bonded and laminated in this order, and the laminate is fired, whereby the surface acoustic wave demultiplexer package 1 is preferably manufactured. . Further, when laminating, the phase matching circuit electrodes 34 and 35 and the land electrode 10a are laminated so as not to overlap in the laminating direction. The base layer pattern sheet 12a becomes the above-mentioned base layer 12 by firing.

【0036】ここで、上述の基層パターンシート12a
を圧着積層した際にあって、位相整合回路電極34,3
5は上下面のシートに圧せられるために、各電極がシー
ト表面方向に圧延されて導電面積が拡大し、これに伴い
電極の線路間隔tが狭くなる場合がある。このように、
圧着積層する工程の前後で線路間隔tが変化してしまう
と、最適な位相整合特性を失することとなり、製品の質
の低下を招来してしまう。
Here, the above-mentioned base layer pattern sheet 12a.
Phase-matching circuit electrodes 34, 3
Since No. 5 is pressed by the upper and lower sheets, each electrode may be rolled in the sheet surface direction to expand the conductive area, and the line spacing t of the electrodes may be narrowed accordingly. in this way,
If the line spacing t changes before and after the crimping and stacking process, the optimum phase matching characteristic is lost, and the quality of the product deteriorates.

【0037】そこで、所定の電極が形成された複数のパ
ターンシートを圧着積層する前に、図10に示されるよ
うに、位相整合回路層パターンシート52,53の非導
電部48上に、薄厚シートのセラミック材料と同じ材料
からなる保護層50を形成する弾性表面波分波器用パッ
ケージ1の製造方法が提案される。このように、保護層
50を位相整合回路層パターンシート52,53の非導
電部48上に形成し、あらかじめ電極間にセラミック材
料を充填させておく構成とすることにより、上下面のシ
ートに圧せられることによる電極の形成面積の拡大、及
びこれに伴う線路間隔tの縮小を回避することが可能と
なる。さらに、かかる保護層50は、薄厚シートのセラ
ミック材料と同じ材料からなるため、焼成の際に、層間
密着力が低下することもない。したがって、剥離等の問
題もなく、好適に一体成形することができる。
Therefore, as shown in FIG. 10, a thin sheet is formed on the non-conductive portion 48 of the phase matching circuit layer pattern sheets 52 and 53 before the plurality of pattern sheets on which predetermined electrodes are formed are pressure-bonded and laminated. A method of manufacturing the surface acoustic wave demultiplexer package 1 in which the protective layer 50 is formed of the same material as the above ceramic material is proposed. As described above, the protective layer 50 is formed on the non-conductive portion 48 of the phase matching circuit layer pattern sheets 52 and 53, and the ceramic material is preliminarily filled between the electrodes. It is possible to avoid an increase in the area where the electrodes are formed and a reduction in the line spacing t due to this. Further, since the protective layer 50 is made of the same material as the thin sheet ceramic material, the interlayer adhesion does not decrease during firing. Therefore, there is no problem such as peeling, and it is possible to suitably perform integral molding.

【0038】なお、本発明は、上記実施形態例に限らず
種々の変形が可能である。
The present invention is not limited to the above-mentioned embodiment, but can be variously modified.

【0039】[0039]

【発明の効果】上述のように本発明は、位相整合回路の
位相整合回路層に備えられた位相整合回路電極が、スパ
イラルパターンである弾性表面波分波器用パッケージと
したから、隣接する電極の電流方向はそれぞれ同方向と
なり、各電極に発生する磁界が弱め合うことがない。し
たがって、小型化に伴い、位相整合回路電極の線路間隔
を狭くしても、位相整合回路電極の線路長が長くなるこ
とはなく、位相整合性能が低下することがない。このた
め、電極形成面積を縮小化することができる優れた効果
を奏する。
As described above, according to the present invention, the phase matching circuit electrode provided in the phase matching circuit layer of the phase matching circuit is a surface acoustic wave demultiplexer package having a spiral pattern. The current directions are the same, and the magnetic fields generated at the electrodes do not weaken each other. Therefore, the line length of the phase matching circuit electrode does not become long even if the line spacing of the phase matching circuit electrode becomes narrower with the miniaturization, and the phase matching performance does not deteriorate. Therefore, there is an excellent effect that the electrode forming area can be reduced.

【0040】さらにまた、位相整合回路の位相整合回路
層が、絶縁層を介して上下で積層され、かつ相互に接続
される複数の部分位相整合スパイラル層により構成され
ている弾性表面波分波器用パッケージとした場合には、
位相整合回路を複雑化することなく形成することが可能
となるとともに、位相整合回路層が水平方向に拡大する
ことを防ぐことができ、弾性表面波分波器用パッケージ
を小型化することが可能となる。
Furthermore, for the surface acoustic wave demultiplexer, the phase-matching circuit layers of the phase-matching circuit are composed of a plurality of partial phase-matching spiral layers which are stacked one on top of the other through an insulating layer and which are mutually connected. When packaged,
The phase matching circuit can be formed without complicating it, the phase matching circuit layer can be prevented from expanding in the horizontal direction, and the surface acoustic wave demultiplexer package can be downsized. Become.

【0041】また、基層が、底面層と、該底面層の上面
に形成される第1絶縁層と、該第1絶縁層の上面に形成
される第1部分位相整合スパイラル層と、該第1部分位
相整合スパイラル層の上面に形成される第2絶縁層と、
該第2絶縁層の上面に形成されて前記第1部分位相整合
スパイラル層と導電スルーホール又は導電ビアを介して
接続される第2部分位相整合スパイラル層と、該第2部
分位相整合スパイラル層の上面に形成される第3絶縁層
と、該第3絶縁層の上面に形成されるダイアタッチ層と
からなるとともに、前記底面層のランド電極が、第1部
分位相整合スパイラル層の第1部分位相整合回路電極、
及び第2部分位相整合スパイラル層の第2部分位相整合
回路電極と、積層方向において重ならないように形成さ
れてなる構成とした場合は、位相整合回路層と弾性表面
波フィルタ等との間の干渉の影響を小さくすることが可
能となるとともに、位相整合回路層が水平方向に拡大す
ることを防ぐことができる。
The base layer includes a bottom layer, a first insulating layer formed on the upper surface of the bottom layer, a first partial phase matching spiral layer formed on the upper surface of the first insulating layer, and the first insulating layer. A second insulating layer formed on the upper surface of the partial phase matching spiral layer;
A second partial phase matching spiral layer formed on the upper surface of the second insulating layer and connected to the first partial phase matching spiral layer through a conductive through hole or a conductive via; and a second partial phase matching spiral layer. The land electrode of the bottom layer is composed of a third insulating layer formed on the upper surface and a die attach layer formed on the upper surface of the third insulating layer, and the land electrode of the bottom layer is the first partial phase of the first partial phase matching spiral layer. Matching circuit electrode,
When the second partial phase matching circuit electrode of the second partial phase matching spiral layer is formed so as not to overlap in the stacking direction, the interference between the phase matching circuit layer and the surface acoustic wave filter or the like. Can be reduced, and the phase matching circuit layer can be prevented from expanding in the horizontal direction.

【0042】また、本発明は、下層から底面層パターン
シート、位相整合回路層パターンシート、ダイアタッチ
層パターンシートの順に、底面層パターンシートのラン
ド電極と位相整合回路層パターンシートの位相整合回路
電極とが積層方向において重ならないように順次圧着積
層して基層パターンシートを形成し、この基層パターン
シートを少なくとも含む積層体を焼成する弾性表面波分
波器用パッケージの製造方法であるから、位相整合回路
層と弾性表面波フィルタ等との干渉の影響を可及的に小
さくした弾性表面波分波器用パッケージを好適に得るこ
とが可能となる。
In the present invention, the land electrode of the bottom layer pattern sheet and the phase matching circuit electrode of the phase matching circuit layer pattern sheet are arranged in this order from the bottom layer to the bottom layer pattern sheet, the phase matching circuit layer pattern sheet, and the die attach layer pattern sheet. Is a method for manufacturing a surface acoustic wave demultiplexer package in which a base layer pattern sheet is formed by sequentially press-bonding so as not to overlap in the stacking direction, and a laminate including at least the base layer pattern sheet is fired. It is possible to preferably obtain the surface acoustic wave demultiplexer package in which the influence of the interference between the layer and the surface acoustic wave filter or the like is minimized.

【0043】さらに、かかる場合に、所定パターンが形
成されてなる複数のパターンシートを圧着積層する前
に、位相整合回路層パターンシートの非導電部上に、薄
膜シートのセラミック材料と同じ材料からなる保護層を
形成する構成とした場合には、上下面のシートに圧せら
れることによる導電部分の形成面積の増大化、及びこれ
に伴う線路間隔の狭小化を回避することが可能となる。
さらに、かかる保護層は、薄厚シートのセラミック材料
と同じ材料からなるため、焼成の際に確実に一体成形す
ることができる効果が生じる。
Furthermore, in such a case, before laminating a plurality of pattern sheets on which a predetermined pattern is formed by pressure bonding, the same material as the ceramic material of the thin film sheet is formed on the non-conductive portion of the phase matching circuit layer pattern sheet. In the case where the protective layer is formed, it is possible to avoid an increase in the formation area of the conductive portion due to being pressed by the sheets on the upper and lower surfaces and a narrowing of the line spacing due to the increase.
Further, since the protective layer is made of the same material as the ceramic material of the thin sheet, there is an effect that it can be surely integrally formed during firing.

【図面の簡単な説明】[Brief description of drawings]

【図1】弾性表面波分波器Aの上面図である。FIG. 1 is a top view of a surface acoustic wave demultiplexer A. FIG.

【図2】図1のX−X線断面図である。FIG. 2 is a sectional view taken along line XX of FIG.

【図3】シールリング層8の上面図である。FIG. 3 is a top view of a seal ring layer 8.

【図4】ボンディングパッド層4の上面図である。FIG. 4 is a top view of a bonding pad layer 4.

【図5】ダイアタッチ層3の上面図である。5 is a top view of a die attach layer 3. FIG.

【図6】底面層10の上面図である。FIG. 6 is a top view of the bottom layer 10.

【図7】(イ)は、第1部分位相整合スパイラル層2a
の上面図であり、(ロ)は、第2部分位相整合スパイラ
ル層2bの上面図である。
FIG. 7A shows a first partial phase matching spiral layer 2a.
2B is a top view of the second partial phase matching spiral layer 2b. FIG.

【図8】(イ)は、本発明にかかる位相整合回路電極3
4,35における線路間隔tと線長との関係を示す実験
結果であり、(ロ)は、従来構成の位相整合回路電極b
1における線路間隔t’と線長との関係を示す実験結果
である。
FIG. 8A shows a phase matching circuit electrode 3 according to the present invention.
4B is an experimental result showing the relationship between the line spacing t and the line length in Nos. 4 and 35.
2 is an experimental result showing the relationship between the line spacing t ′ and the line length in No. 1;

【図9】弾性表面波分波器用パッケージ1の製造方法の
説明図である。
FIG. 9 is an explanatory diagram of a method for manufacturing the surface acoustic wave demultiplexer package 1.

【図10】保護層50が形成される位相整合回路層パタ
ーンシート52,53の拡大縦断面図である。
FIG. 10 is an enlarged vertical sectional view of phase matching circuit layer pattern sheets 52 and 53 on which a protective layer 50 is formed.

【図11】(イ)は、スパイラルパターンにおける電流
方向を示す概念図であり、(ロ)は、ミアンダパターン
における電流方向を示す概念図である。
11A is a conceptual diagram showing a current direction in a spiral pattern, and FIG. 11B is a conceptual diagram showing a current direction in a meander pattern.

【図12】従来構成の弾性表面波分波器A’の縦断面図
である。
FIG. 12 is a vertical sectional view of a surface acoustic wave demultiplexer A ′ having a conventional configuration.

【図13】従来構成の位相整合回路電極b1の上面図で
ある。
FIG. 13 is a top view of a conventional phase matching circuit electrode b1.

【図14】従来構成の弾性表面波分波器A’を示す構成
図である。
FIG. 14 is a configuration diagram showing a conventional surface acoustic wave demultiplexer A ′.

【符号の説明】[Explanation of symbols]

F 弾性表面波フィルタ 1 弾性表面波分波器用パッケージ 2 位相整合回路層 2a 第1部分位相整合スパイラル層 2b 第2部分位相整合スパイラル層 3 ダイアタッチ層 3a ダイアタッチ電極 5 導電ビア 10 底面層 10a ランド電極 10b グランド電極 12 基層 12a 基層パターンシート 15a〜15b 第1〜第5絶縁層 31 送波電極 32 受波電極 34 第1部分位相整合回路電極 35 第2部分位相整合回路電極 48 非導電部 50 保護層 51 底面層パターンシート 52,53 位相整合回路層パターンシート 54 ダイアタッチ層パターンシート F surface acoustic wave filter 1 Package for surface acoustic wave demultiplexer 2 Phase matching circuit layer 2a First partial phase matching spiral layer 2b Second partial phase matching spiral layer 3 Die attach layer 3a Die attach electrode 5 Conductive via 10 Bottom layer 10a Land electrode 10b ground electrode 12 base layers 12a Base layer pattern sheet 15a to 15b First to fifth insulating layers 31 Transmitting electrode 32 Receiving electrode 34 First Partial Phase Matching Circuit Electrode 35 Second Partial Phase Matching Circuit Electrode 48 Non-conductive part 50 Protective layer 51 Bottom layer pattern sheet 52,53 Phase matching circuit layer pattern sheet 54 Die attach layer pattern sheet

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】位相整合回路が内在され、ダイアタッチ電
極を備えたダイアタッチ層が上面に形成され、送波電極
と受波電極とを少なくとも有するランド電極と、グラン
ド電極とを備えた底面層が下面に形成されてなる基層
の、該ダイアタッチ層上に、単一又は複数の弾性表面波
フィルタが実装されることとなる弾性表面波分波器用パ
ッケージにおいて、 前記位相整合回路の位相整合回路層に備えられた位相整
合回路電極が、スパイラルパターンであることを特徴と
する弾性表面波分波器用パッケージ。
1. A bottom layer having a phase matching circuit therein, a die attach layer having a die attach electrode formed on an upper surface thereof, a land electrode having at least a wave transmitting electrode and a wave receiving electrode, and a ground electrode. In a package for a surface acoustic wave demultiplexer in which a single or a plurality of surface acoustic wave filters are mounted on the die attach layer of a base layer formed on the lower surface of the base matching layer, the phase matching circuit of the phase matching circuit. A package for a surface acoustic wave demultiplexer, wherein the phase matching circuit electrode provided in the layer has a spiral pattern.
【請求項2】位相整合回路の位相整合回路層が、上下で
積層され、かつ相互に接続される複数の部分位相整合ス
パイラル層により構成されていることを特徴とする請求
項1記載の弾性表面波分波器用パッケージ。
2. The elastic surface according to claim 1, wherein the phase-matching circuit layers of the phase-matching circuit are composed of a plurality of partial phase-matching spiral layers which are stacked one above the other and connected to each other. Package for wave demultiplexer.
【請求項3】基層が、底面層と、該底面層の上面に形成
される第1絶縁層と、該第1絶縁層の上面に形成される
第1部分位相整合スパイラル層と、該第1部分位相整合
スパイラル層の上面に形成される第2絶縁層と、該第2
絶縁層の上面に形成されて前記第1部分位相整合スパイ
ラル層と導電スルーホール又は導電ビアを介して接続さ
れる第2部分位相整合スパイラル層と、該第2部分位相
整合スパイラル層の上面に形成される第3絶縁層と、該
第3絶縁層の上面に形成されるダイアタッチ層とからな
るとともに、前記底面層のランド電極が、第1部分位相
整合スパイラル層の第1部分位相整合回路電極、及び第
2部分位相整合スパイラル層の第2部分位相整合回路電
極と、積層方向において重ならないように形成されてな
るものである請求項2記載の弾性表面波分波器用パッケ
ージ。
3. A base layer, a bottom layer, a first insulating layer formed on the upper surface of the bottom layer, a first partial phase matching spiral layer formed on the upper surface of the first insulating layer, and the first insulating layer. A second insulating layer formed on the upper surface of the partial phase matching spiral layer;
A second partial phase matching spiral layer formed on the upper surface of the insulating layer and connected to the first partial phase matching spiral layer via a conductive through hole or a conductive via, and formed on the upper surface of the second partial phase matching spiral layer. And a die attach layer formed on the upper surface of the third insulating layer, and the land electrode of the bottom layer is a first partial phase matching circuit electrode of the first partial phase matching spiral layer. 3. The package for a surface acoustic wave demultiplexer according to claim 2, wherein the second partial phase matching circuit electrode of the second partial phase matching spiral layer is formed so as not to overlap in the stacking direction.
【請求項4】セラミック材料からなる複数の薄厚シート
に、送波電極と受波電極とを少なくとも有するランド電
極と、グランド電極とを備えた底面層が形成された底面
層パターンシートと、前記薄厚シートに、スパイラルパ
ターンからなる位相整合回路電極を備えた位相整合回路
層が形成された位相整合回路層パターンシートと、弾性
表面波フィルタを実装するダイアタッチ電極を備えたダ
イアタッチ層が形成されたダイアタッチ層パターンシー
トとを、下層から底面層パターンシート、位相整合回路
層パターンシート、ダイアタッチ層パターンシートの順
に、底面層パターンシートのランド電極と位相整合回路
層パターンシートの位相整合回路電極とが積層方向にお
いて重ならないように順次圧着積層して基層パターンシ
ートを形成し、この基層パターンシートを少なくとも含
む積層体を焼成することを特徴とする弾性表面波分波器
用パッケージの製造方法。
4. A bottom layer pattern sheet in which a bottom layer including a land electrode having at least a wave-transmitting electrode and a wave-receiving electrode and a ground electrode is formed on a plurality of thin sheets made of a ceramic material, and the thin layer. On the sheet, a phase matching circuit layer pattern sheet having a phase matching circuit electrode formed of a spiral pattern was formed, and a die attach layer having a die attach electrode for mounting a surface acoustic wave filter was formed. The die-attach layer pattern sheet and the bottom layer pattern sheet, the phase matching circuit layer pattern sheet, and the die attach layer pattern sheet in this order from the lower layer to the land electrode of the bottom layer pattern sheet and the phase matching circuit electrode of the phase matching circuit layer pattern sheet. So that they do not overlap in the stacking direction. Method of manufacturing a surface acoustic wave absorber package and firing at least containing laminate substrate pattern sheet.
【請求項5】所定電極が形成されてなる複数のパターン
シートを圧着積層する前に、位相整合回路層パターンシ
ートの非導電部上に、薄膜シートのセラミック材料と同
じ材料からなる保護層を形成することを特徴とする請求
項4記載の弾性表面波分波器用パッケージの製造方法。
5. A protective layer made of the same material as the ceramic material of the thin film sheet is formed on the non-conductive portion of the phase matching circuit layer pattern sheet before pressure-bonding and laminating a plurality of pattern sheets having predetermined electrodes formed thereon. The method for manufacturing a package for a surface acoustic wave demultiplexer according to claim 4, wherein.
JP2003029043A 2002-02-07 2003-02-06 Package for surface acoustic wave branching filter and method for manufacturing the same package Pending JP2003304139A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003029043A JP2003304139A (en) 2002-02-07 2003-02-06 Package for surface acoustic wave branching filter and method for manufacturing the same package

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002031196 2002-02-07
JP2002-31196 2002-02-07
JP2003029043A JP2003304139A (en) 2002-02-07 2003-02-06 Package for surface acoustic wave branching filter and method for manufacturing the same package

Publications (1)

Publication Number Publication Date
JP2003304139A true JP2003304139A (en) 2003-10-24

Family

ID=29404944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003029043A Pending JP2003304139A (en) 2002-02-07 2003-02-06 Package for surface acoustic wave branching filter and method for manufacturing the same package

Country Status (1)

Country Link
JP (1) JP2003304139A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005107068A1 (en) * 2004-04-30 2005-11-10 Sanyo Electric Co., Ltd. Basic body for filter device and filter device
WO2007069574A1 (en) * 2005-12-12 2007-06-21 Sanyo Electric Co., Ltd. High-frequency circuit element
WO2007088683A1 (en) * 2006-02-02 2007-08-09 Murata Manufacturing Co., Ltd. Filter device
KR100779821B1 (en) 2005-04-21 2007-11-28 후지쓰 메디아 데바이스 가부시키가이샤 Filter and duplexer
JP2008271421A (en) * 2007-04-24 2008-11-06 Hitachi Metals Ltd Surface acoustic wave filter and multi-function component
US7684764B2 (en) 2003-04-30 2010-03-23 Fujitsu Media Devices Limited Duplexer using surface acoustic wave filters and electronic device equipped with the same
US7688159B2 (en) 2005-06-21 2010-03-30 Murata Manufacturing Co., Ltd. SAW duplexer having a bridging inductor in a multilayer package
KR101633643B1 (en) * 2015-03-09 2016-07-08 (주)와이솔 Filter module
US10171063B2 (en) 2015-03-09 2019-01-01 Wisol Co., Ltd. Filter module

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7684764B2 (en) 2003-04-30 2010-03-23 Fujitsu Media Devices Limited Duplexer using surface acoustic wave filters and electronic device equipped with the same
WO2005107068A1 (en) * 2004-04-30 2005-11-10 Sanyo Electric Co., Ltd. Basic body for filter device and filter device
US7432783B2 (en) 2004-04-30 2008-10-07 Sanyo Electric Co., Ltd. Filter device substrate and filter device
KR100779821B1 (en) 2005-04-21 2007-11-28 후지쓰 메디아 데바이스 가부시키가이샤 Filter and duplexer
US7688159B2 (en) 2005-06-21 2010-03-30 Murata Manufacturing Co., Ltd. SAW duplexer having a bridging inductor in a multilayer package
WO2007069574A1 (en) * 2005-12-12 2007-06-21 Sanyo Electric Co., Ltd. High-frequency circuit element
WO2007088683A1 (en) * 2006-02-02 2007-08-09 Murata Manufacturing Co., Ltd. Filter device
JP2008271421A (en) * 2007-04-24 2008-11-06 Hitachi Metals Ltd Surface acoustic wave filter and multi-function component
KR101633643B1 (en) * 2015-03-09 2016-07-08 (주)와이솔 Filter module
US10171063B2 (en) 2015-03-09 2019-01-01 Wisol Co., Ltd. Filter module

Similar Documents

Publication Publication Date Title
JP3375936B2 (en) Duplexer device
US9325295B2 (en) Elastic wave device with integrated inductor
US8418331B2 (en) Method of fabricating a duplexer using an embedded PCB
CN100511989C (en) Filter device, multiband filter, duplexer and communications equipment using the filter device
JP4400853B2 (en) Low-pass filter built-in wiring board
JP2004254325A (en) Duplexer filter and its semiconductor package having film bulk acoustic resonator
KR100488616B1 (en) Surface acoustic wave element and manufacturing method of the same
JP2004254257A (en) Wiring board with built-in low-pass filter
JP6909060B2 (en) Electronic components
JP4316557B2 (en) Monolithic duplexer and method for manufacturing the same
JP2003304139A (en) Package for surface acoustic wave branching filter and method for manufacturing the same package
JP5856592B2 (en) Elastic wave device built-in module and communication apparatus
JP4895982B2 (en) Filter device
US7474034B2 (en) Surface acoustic wave element and surface acoustic wave device using the same
US20140197915A1 (en) Electronic component
JP3198252B2 (en) Duplexer and manufacturing method thereof
JP2014230079A (en) Surface acoustic wave device
JP2005102114A (en) Surface acoustic wave device, electronic device and communication device
JPH03284006A (en) Surface acoustic wave device
JP2002335143A (en) Antenna duplexer
JPH0595253A (en) Surface acoustic wave circuit device
JP3904944B2 (en) Package for surface acoustic wave filters
JP2004153023A (en) Multilayer circuit board for high frequency
JP5253329B2 (en) BANDPASS FILTER, RADIO COMMUNICATION MODULE AND RADIO COMMUNICATION DEVICE
JPH11103202A (en) Electronic component provided with inductance

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Effective date: 20080930

Free format text: JAPANESE INTERMEDIATE CODE: A523

RD04 Notification of resignation of power of attorney

Effective date: 20080930

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A02 Decision of refusal

Effective date: 20081209

Free format text: JAPANESE INTERMEDIATE CODE: A02