[go: up one dir, main page]

JP2003316332A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JP2003316332A
JP2003316332A JP2002124271A JP2002124271A JP2003316332A JP 2003316332 A JP2003316332 A JP 2003316332A JP 2002124271 A JP2002124271 A JP 2002124271A JP 2002124271 A JP2002124271 A JP 2002124271A JP 2003316332 A JP2003316332 A JP 2003316332A
Authority
JP
Japan
Prior art keywords
pixel
liquid crystal
video signal
display device
column data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002124271A
Other languages
Japanese (ja)
Inventor
Atsushi Mishima
淳 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002124271A priority Critical patent/JP2003316332A/en
Publication of JP2003316332A publication Critical patent/JP2003316332A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device which has a liquid crystal panel to be driven by a dot line inversion driving system and can prevent the occurrence of luminance unevenness by insufficient writing. <P>SOLUTION: The liquid crystal display device having the liquid crystal panel to be driven by the dot line inversion driving system is provided with first means for detecting the pixel in which the insufficient writing is predicted to arise in consequence of the writing system specific to the dot line inversion driving system in accordance with an input video signal and second means for correcting the video signal of the pixel in which the insufficient writing is predicted to arise so as to compensate the insufficient writing. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、液晶表示装置に
関し、特にドットライン反転駆動方式で駆動される液晶
パネルを備えた液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device including a liquid crystal panel driven by a dot line inversion driving method.

【0002】[0002]

【従来の技術】図1は、従来の液晶表示装置の信号処理
回路の構成を示している。
2. Description of the Related Art FIG. 1 shows the configuration of a signal processing circuit of a conventional liquid crystal display device.

【0003】従来の液晶表示装置の信号処理回路は、走
査変換回路1、ガンマ補正・色むら補正・タイミング制
御回路2、サンプル&ホールド回路3および液晶パネル
4から構成されている。従来の液晶表示装置の信号処理
回路では、次に説明するような原因により、輝度むらが
発生するという問題がある。
A signal processing circuit of a conventional liquid crystal display device comprises a scan conversion circuit 1, a gamma correction / color unevenness correction / timing control circuit 2, a sample & hold circuit 3 and a liquid crystal panel 4. The signal processing circuit of the conventional liquid crystal display device has a problem that uneven brightness occurs due to the following reasons.

【0004】図2は、液晶パネルにグレーの背景8に黒
いウインドウ7が書き込まれている状態を示している。
FIG. 2 shows a state in which a black window 7 is written on a gray background 8 on the liquid crystal panel.

【0005】5に示す四角形は一つの画素を表してお
り、四角形内部の”G”はその画素がグレー(中間輝
度)であることを、また”B”はその画素の輝度が黒レ
ベルであることを意味している。
The quadrangle shown in FIG. 5 represents one pixel, "G" inside the quadrangle indicates that the pixel is gray (intermediate luminance), and "B" indicates that the luminance of the pixel is a black level. It means that.

【0006】また、図の上部及び左の矢印は液晶パネル
のスキャン方向を示し、図2の場合左上から右下へと順
番に書き込まれる。この液晶パネルはドットライン反転
駆動方式で駆動される。図中の画素を互いに連結する点
線は同じ書き込みラインを示している。ドットライン反
転駆動方式では、同じ書き込みライン上にある奇数列と
偶数列とは、時間的に異なる(偶数列は奇数列より1ラ
イン前の映像)映像信号である。
Further, the upper and left arrows in the figure indicate the scanning direction of the liquid crystal panel, and in the case of FIG. 2, writing is performed in order from the upper left to the lower right. This liquid crystal panel is driven by a dot line inversion driving method. Dotted lines connecting pixels in the figure show the same write line. In the dot line inversion driving method, odd-numbered columns and even-numbered columns on the same write line are temporally different (an even-numbered column is an image one line before an odd-numbered column) video signal.

【0007】つまり、ドットライン反転駆動方式は、互
いに1ライン前後する画素を順に書き込むことを特徴と
している。しかし、その独特の書き込み方式が原因で書
き込み不足による輝度むらを生じる場合がある。
That is, the dot line inversion driving method is characterized in that pixels which are before and after one line are sequentially written. However, the unique writing method may cause uneven brightness due to insufficient writing.

【0008】例えば、図2の様に、1つの書き込みライ
ン群(点線で接続された一連の横方向のチェーン)を、
A〜Dに分類した場合、ラインAとラインDはすべての
ドットでグレー(中間輝度)を書き込んでいるため、本
来の輝度まで書き込みがなされ書き込み不足は発生しな
い。
For example, as shown in FIG. 2, one write line group (a series of lateral chains connected by dotted lines) is
When classified into A to D, since gray (intermediate luminance) is written in all the dots of the line A and the line D, writing is performed up to the original luminance, and insufficient writing does not occur.

【0009】これに対しラインBでは1列目から10列
目まで、ラインCは1列目から11列目までにおいて、
黒レベルとグレーレベルの映像信号が交互に書き込まれ
ることになる。この場合、図2中に10で示す灰色で着
色した画素に対して映像信号を書き込んだ際に、その前
列の画素に黒レベルを書き込んだ影響により、本来の輝
度にまで達成しない書き込み不足が発生し、結果的にウ
インドウの外枠に1ドットおきの輝度むらが発生してし
まう。
On the other hand, in the line B, from the first column to the tenth column, and in the line C, from the first column to the eleventh column,
The black level and gray level video signals are written alternately. In this case, when a video signal is written to a pixel colored in gray 10 in FIG. 2, a black level is written to a pixel in the previous row, and a writing shortage that does not reach the original brightness occurs. As a result, uneven brightness occurs every other dot in the outer frame of the window.

【0010】[0010]

【発明が解決しようとする課題】この発明は、ドットラ
イン反転駆動方式で駆動される液晶パネルを備えた液晶
表示装置において、書き込み不足によって輝度むらが発
生するのを防止できる液晶表示装置を提供することを目
的とする。
SUMMARY OF THE INVENTION The present invention provides a liquid crystal display device having a liquid crystal panel driven by a dot line inversion drive system, which can prevent uneven brightness from occurring due to insufficient writing. The purpose is to

【0011】[0011]

【課題を解決するための手段】請求項1に記載の発明
は、ドットライン反転駆動方式で駆動される液晶パネル
を備えた液晶表示装置において、ドットライン反転方式
特有の書き込み方式に起因して書き込み不足が発生する
と予想される画素を、入力映像信号に基づいて検出する
第1手段、および書き込み不足が発生する画素の映像信
号を、書き込み不足を補うように補正する第2手段を備
えていることを特徴とする。
According to a first aspect of the present invention, in a liquid crystal display device having a liquid crystal panel driven by a dot line inversion driving method, writing is performed due to a writing method peculiar to the dot line inversion method. A first means for detecting a pixel expected to run short based on an input video signal, and a second means for correcting a video signal of a pixel in which a write shortage occurs so as to compensate for the write shortage. Is characterized by.

【0012】請求項2に記載の発明は、請求項1に記載
の液晶表示装置において、第1手段は、注目画素の映像
信号と、注目画素の1つ前に書き込まれる画素の映像信
号と、注目画素の1つ後に書き込まれる映像信号とに基
づいて、注目画素に対して書き込み不足が発生するか否
かを判別する手段を備えていることを特徴とする。
According to a second aspect of the present invention, in the liquid crystal display device according to the first aspect, the first means includes a video signal of a pixel of interest and a video signal of a pixel written immediately before the pixel of interest. It is characterized in that it is provided with means for judging whether or not insufficient writing occurs in the pixel of interest based on the video signal written one pixel after the pixel of interest.

【0013】請求項3に記載の発明は、請求項2に記載
の液晶表示装置において、第2手段は、書き込み不足が
発生すると判別された注目画素の映像信号と、注目画素
の1つ前に書き込まれる画素の映像信号と、注目画素の
1つ後に書き込まれる映像信号とに基づいて、注目画素
の映像信号を補正する手段を備えていることを特徴とす
る。
According to a third aspect of the present invention, in the liquid crystal display device according to the second aspect, the second means provides the video signal of the pixel of interest, which is determined to cause insufficient writing, and one pixel before the pixel of interest. It is characterized in that a means for correcting the video signal of the pixel of interest is provided based on the video signal of the pixel to be written and the video signal written one after the pixel of interest.

【0014】[0014]

【発明の実施の形態】以下、図3および図4を参照し
て、この発明の実施の形態について説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to FIGS.

【0015】図3は、本発明の実施の形態の液晶表示装
置の信号処理回路の構成を示している。
FIG. 3 shows the configuration of the signal processing circuit of the liquid crystal display device according to the embodiment of the present invention.

【0016】この液晶表示装置の信号処理回路は、走査
変換回路1、ドットライン反転駆動における書き込みむ
ら補正回路11、ガンマ補正・色むら補正・タイミング
制御回路2、サンプル&ホールド回路3および液晶パネ
ル4から構成されている。つまり、この液晶表示装置の
信号処理回路では、走査変換回路1とガンマ補正・色む
ら補正・タイミング制御回路2との間に、ドットライン
反転駆動における書き込みむら補正回路11が挿入され
ている。
The signal processing circuit of this liquid crystal display device includes a scan conversion circuit 1, a writing unevenness correction circuit 11 in dot line inversion driving, a gamma correction / color unevenness correction / timing control circuit 2, a sample & hold circuit 3 and a liquid crystal panel 4. It consists of That is, in the signal processing circuit of this liquid crystal display device, the writing unevenness correction circuit 11 in the dot line inversion drive is inserted between the scan conversion circuit 1 and the gamma correction / color unevenness correction / timing control circuit 2.

【0017】図4は、ドットライン反転駆動における書
き込みむら補正回路11の内部構成を示している。
FIG. 4 shows the internal structure of the uneven write correction circuit 11 in the dot line inversion drive.

【0018】ここでは、画素データは8ビットで表され
るものとし、黒は0を、白は255の値をとるものとす
る。
Here, it is assumed that pixel data is represented by 8 bits, black has a value of 0, and white has a value of 255.

【0019】第1の奇数列データAと第1の偶数列デー
タBに分けられた映像信号データのうち、偶数列側の信
号を1ライン遅延回路12により1ライン分遅延させて
第2の偶数列データB’を作成する。また、さらにこの
第2の偶数列データB’を1ドット遅延回路16により
1ドット遅延させて第3の偶数列データB''を作成す
る。また、第1の奇数列データAを1ドット遅延回路1
6により1ドット遅延させて第2の奇数列データA’を
作成する。
Of the video signal data divided into the first odd-numbered column data A and the first even-numbered column data B, the signal on the even-numbered column side is delayed by one line by the one-line delay circuit 12 to obtain the second even number. Create column data B ′. Further, the second even-numbered column data B ′ is further delayed by one dot by the 1-dot delay circuit 16 to create third even-numbered column data B ″. In addition, the first odd column data A is transferred to the 1-dot delay circuit 1
The second odd-numbered column data A'is created by delaying 1 dot by 6.

【0020】nを整数(0,1,2,…)とすると、
A,A’,B’,B''の列番号X(A),X(A’),
X(B’),X(B'')は、次式(1)のように表すこ
とができる。
If n is an integer (0, 1, 2, ...),
Column numbers X (A), X (A ') of A, A', B ', B'',
X (B ′) and X (B ″) can be expressed by the following equation (1).

【0021】 X(A) =2n+3 X(A’)=2n+1 X(B’)=2n+4 X(B'')=2n+2 …(1)[0021] X (A) = 2n + 3 X (A ') = 2n + 1 X (B ') = 2n + 4 X (B ″) = 2n + 2 (1)

【0022】例えば、n=1である場合には、 X
(A)=5,X(A’)=3,X(B’)=6,X
(B'')=4となる。
For example, when n = 1, X
(A) = 5, X (A ′) = 3, X (B ′) = 6, X
(B ″) = 4.

【0023】第1の奇数列データA、第2の奇数列デー
タA’、第2の偶数列データB’および第3の偶数列デ
ータB''は、比較回路13に送られる。第1の奇数列デ
ータAは、奇数列補正回路14にも送られる。第3の偶
数列データB''は、偶数列補正回路15にも送られる。
The first odd column data A, the second odd column data A ′, the second even column data B ′ and the third even column data B ″ are sent to the comparison circuit 13. The first odd column data A is also sent to the odd column correction circuit 14. The third even column data B ″ is also sent to the even column correction circuit 15.

【0024】つまり、第1の奇数列データAと、第3の
偶数列データB''とに対して補正処理が行われる。ま
ず、第3の偶数列データB''に対する補正処理について
説明する。
That is, the correction processing is performed on the first odd-numbered column data A and the third even-numbered column data B ″. First, the correction process for the third even column data B ″ will be described.

【0025】比較回路13においては、第1の奇数列デ
ータAと第3の偶数列データB''の輝度差ΔLa(B''
−A=ΔLa)と、第2の奇数列データA’と第3の偶
数列データB''の輝度差ΔLb(B''−A’=ΔLb)
を算出する。
In the comparison circuit 13, the brightness difference ΔLa (B ″) between the first odd-numbered column data A and the third even-numbered column data B ″.
-A = [Delta] La) and the brightness difference [Delta] Lb (B "-A '= [Delta] Lb) between the second odd-numbered column data A'and the third even-numbered column data B''.
To calculate.

【0026】例えば、n=1である場合には、ΔLa
は、4列目の画素データから5列目の画素データを減算
した値となり、ΔLbは4列目の画素データから3列目
の画素データを減算した値となる。
For example, when n = 1, ΔLa
Is a value obtained by subtracting the pixel data of the fifth column from the pixel data of the fourth column, and ΔLb is a value obtained by subtracting the pixel data of the third column from the pixel data of the fourth column.

【0027】ここで、ΔLa>0かつΔLb>0の場合
に両輝度差La,Lbの平均値{(ΔLa+ΔLb)/
2}を算出し、ΔLBとして出力する。これ以外の場合
ΔLB=0を出力する。つまり、第3の偶数列データ
B''が、その両隣の奇数列データA,A’より大きい場
合に、両輝度差La,Lbの平均値{(ΔLa+ΔL
b)/2}がΔLBとして出力される。
Here, when ΔLa> 0 and ΔLb> 0, the average value of the luminance differences La and Lb {(ΔLa + ΔLb) /
2} is calculated and output as ΔLB. In other cases, ΔLB = 0 is output. That is, when the third even-numbered column data B ″ is larger than the odd-numbered column data A and A ′ on both sides thereof, the average value {(ΔLa + ΔL) of the luminance differences La and Lb.
b) / 2} is output as ΔLB.

【0028】この理由は、第3の偶数列データB''の1
つ前に書き込まれる奇数列データA’が第3の偶数列デ
ータB''より小さい場合に、第3の偶数列データB''に
対して書き込み不足が起こるとともに、第3の偶数列デ
ータB''の次に書き込まれる奇数列データAが第3の偶
数列データB''より小さい場合に第3の偶数列データ
B''に対する書き込み不足によって輝度むらが発生する
からである。
The reason for this is that 1 of the third even column data B ″ is used.
When the odd-numbered column data A ′ written immediately before is smaller than the third even-numbered column data B ″, insufficient writing occurs for the third even-numbered column data B ″ and the third even-numbered column data B ″. This is because, when the odd-numbered column data A written next to ″ is smaller than the third even-numbered column data B ″, uneven brightness occurs due to insufficient writing to the third even-numbered column data B ″.

【0029】比較回路13によって算出されたΔLB
は、偶数列補正回路15に送られる。偶数列補正回路1
5には、補正係数Kが与えられている。補正係数Kは、
例えば、1/2〜1/255の範囲内の値をとり、例え
ば、1/64に設定される。
ΔLB calculated by the comparison circuit 13
Are sent to the even column correction circuit 15. Even column correction circuit 1
A correction coefficient K is given to 5. The correction coefficient K is
For example, it takes a value within the range of 1/2 to 1/255, and is set to, for example, 1/64.

【0030】偶数列補正回路15は、第3の偶数列デー
タB''に対して、輝度差ΔLBと補正係数Kとに基づい
て、次式(2)により補正後偶数列データB''' を算出
する。つまり、ΔLB=0でない場合には、第3の偶数
列データB''は、その輝度値が高くなるように補正され
る。
The even-numbered column correction circuit 15 corrects the even-numbered column data B ″ ′ based on the brightness difference ΔLB and the correction coefficient K for the third even-numbered column data B ″ by the following equation (2). To calculate. That is, if ΔLB = 0 is not satisfied, the third even-numbered column data B ″ is corrected so that its luminance value becomes high.

【0031】 補正後偶数列データB''' =1ライン遅延偶数列データB''+(ΔLB×K) …(2)[0031]   Corrected even column data B ′ ″ = 1 line delay even column data B ″ + (ΔLB × K)                                                               … (2)

【0032】次に、第1の奇数列データAに対する補正
処理について説明する。
Next, the correction process for the first odd column data A will be described.

【0033】比較回路13においては、第1の奇数列デ
ータAと第2の偶数列データB' の輝度差ΔLc(A−
B’=ΔLc)と、第1の奇数列データAと第3の偶数
列データB''の輝度差ΔLd(A−B''=ΔLd)を算
出する。
In the comparison circuit 13, the brightness difference ΔLc (A- between the first odd column data A and the second even column data B '.
B ′ = ΔLc), and the brightness difference ΔLd (AB − == Ld) between the first odd column data A and the third even column data B ″ is calculated.

【0034】例えば、n=1である場合には、ΔLc
は、5列目の画素データから6列目の画素データを減算
した値となり、ΔLbは5列目の画素データから4列目
の画素データを減算した値となる。
For example, when n = 1, ΔLc
Is a value obtained by subtracting the pixel data of the sixth column from the pixel data of the fifth column, and ΔLb is a value obtained by subtracting the pixel data of the fourth column from the pixel data of the fifth column.

【0035】ここで、ΔLc>0かつΔLd>0の場合
に両輝度差Lc,Ldの平均値{(ΔLc+ΔLd)/
2}を算出し、ΔLAとして出力する。これ以外の場合
ΔLA=0を出力する。つまり、第1の奇数列データA
が、その両隣の偶数列データB’,B''より大きい場合
に、両輝度差Lc,Ldの平均値{(ΔLc+ΔLd)
/2}がΔLAとして出力される。
Here, when ΔLc> 0 and ΔLd> 0, the average value of the luminance differences Lc and Ld {(ΔLc + ΔLd) /
2} is calculated and output as ΔLA. In other cases, ΔLA = 0 is output. That is, the first odd column data A
Is larger than the even-numbered column data B ′ and B ″ on both sides thereof, the average value of the luminance differences Lc and Ld {(ΔLc + ΔLd)
/ 2} is output as ΔLA.

【0036】この理由は、第1の奇数列データAの1つ
前に書き込まれる偶数列データB''が第1の奇数列デー
タAより小さい場合に、第1の奇数列データAに対して
書き込み不足が起こるとともに、第1の奇数列データA
の次に書き込まれる偶数列データB’が第1の奇数列デ
ータAより小さい場合に第1の奇数列データAに対する
書き込み不足によって輝度むらが発生するからである。
The reason is that when the even-numbered column data B ″ written immediately before the first odd-numbered column data A is smaller than the first odd-numbered column data A, the first odd-numbered column data A is compared with the first odd-numbered column data A. When a write shortage occurs, the first odd column data A
This is because when the even-numbered column data B ′ written next to is smaller than the first odd-numbered column data A, the uneven brightness occurs due to insufficient writing to the first odd-numbered column data A.

【0037】比較回路13によって算出されたΔLA
は、奇数列補正回路14に送られる。奇数列補正回路1
4には、補正係数Kが与えられている。
ΔLA calculated by the comparison circuit 13
Is sent to the odd number column correction circuit 14. Odd column correction circuit 1
A correction coefficient K is given to 4.

【0038】奇数列補正回路14は、第1の奇数列デー
タAに対して、輝度差ΔLAと補正係数Kとに基づい
て、次式(3)により補正後奇数列データA''を算出す
る。つまり、ΔLA=0でない場合には、第1の奇数列
データAは、その輝度値が高くなるように補正される。
The odd-numbered column correction circuit 14 calculates the corrected odd-numbered column data A ″ according to the following equation (3) for the first odd-numbered column data A based on the luminance difference ΔLA and the correction coefficient K. . That is, when ΔLA = 0 is not satisfied, the first odd-numbered column data A is corrected so that its luminance value becomes high.

【0039】 補正後奇数列データA''=奇数列データA+(ΔLA×K) …(3)[0039]   Odd-column data A ″ after correction = odd-column data A + (ΔLA × K) (3)

【0040】奇数列補正回路14によって得られた補正
後奇数列データA''は、1ライン遅延回路12によって
1ライン分遅延せしめられることにより、補正後奇数列
データA''' が生成される。奇数列、偶数列ともに遅延
は1ラインずつ行われているため、補正後偶数列データ
B''' と補正後奇数列データA''' とは時間的には一致
する。なお、この実施の形態では、第1列目と最終列の
画素については、補正は行われない。
The corrected odd-numbered column data A ″ obtained by the odd-numbered-column correction circuit 14 is delayed by one line by the one-line delay circuit 12 to generate corrected odd-numbered column data A ″ ′. . Since the delay is performed line by line in both the odd-numbered column and the even-numbered column, the corrected even-numbered column data B ′ ″ and the corrected odd-numbered column data A ″ ′ are temporally matched. In this embodiment, the pixels in the first and last columns are not corrected.

【0041】[0041]

【発明の効果】この発明によれば、書き込み不足によっ
て輝度むらが発生するのを防止することができるように
なる。
According to the present invention, it becomes possible to prevent uneven brightness from occurring due to insufficient writing.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来の液晶表示装置の信号処理回路の構成を示
すブロック図である。
FIG. 1 is a block diagram showing a configuration of a signal processing circuit of a conventional liquid crystal display device.

【図2】ドットライン反転駆動方式における書き込みむ
ら発生メカニズムを説明するための模式図である。
FIG. 2 is a schematic diagram for explaining a writing unevenness generation mechanism in a dot line inversion driving method.

【図3】本発明の実施の形態の液晶表示装置の信号処理
回路の構成を示すブロック図である。
FIG. 3 is a block diagram showing a configuration of a signal processing circuit of the liquid crystal display device according to the embodiment of the present invention.

【図4】 図3の書き込みむら補正回路の構成を示すブ
ロック図である。
FIG. 4 is a block diagram showing a configuration of a write unevenness correction circuit of FIG.

【符号の説明】[Explanation of symbols]

1 走査変換回路 2 ガンマ補正・色むら補正・タイミング制御回路 3 サンプル&ホールド回路 4 液晶パネル 11 書き込みむら補正回路 12 1ライン遅延回路 13 比較回路 14 奇数列補正回路 15 偶数列補正回路 16 1ドット遅延回路 1 Scan conversion circuit 2 Gamma correction, color unevenness correction, timing control circuit 3 Sample and hold circuit 4 LCD panel 11 Writing unevenness correction circuit 12 1-line delay circuit 13 Comparison circuit 14 Odd column correction circuit 15 Even column correction circuit 16 1-dot delay circuit

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 642 G09G 3/20 642A Fターム(参考) 2H093 NA32 NA36 NA43 NB07 NC11 NC16 NC23 NC25 NC59 NC62 ND09 ND36 5C006 AA01 AC26 AF43 AF45 AF46 BB11 BC16 BF07 BF14 BF28 FA25 5C080 AA10 BB05 DD05 EE28 FF09 JJ01 JJ02 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) G09G 3/20 642 G09G 3/20 642A F term (reference) 2H093 NA32 NA36 NA43 NB07 NC11 NC16 NC23 NC25 NC59 NC62 ND09 ND36 5C006 AA01 AC26 AF43 AF45 AF46 BB11 BC16 BF07 BF14 BF28 FA25 5C080 AA10 BB05 DD05 EE28 FF09 JJ01 JJ02

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 ドットライン反転駆動方式で駆動される
液晶パネルを備えた液晶表示装置において、 ドットライン反転方式特有の書き込み方式に起因して書
き込み不足が発生すると予想される画素を、入力映像信
号に基づいて検出する第1手段、および書き込み不足が
発生する画素の映像信号を、書き込み不足を補うように
補正する第2手段、 を備えていることを特徴とする液晶表示装置。
1. In a liquid crystal display device including a liquid crystal panel driven by a dot line inversion driving method, a pixel which is expected to cause insufficient writing due to a writing method peculiar to the dot line inversion method is used as an input video signal. The liquid crystal display device, further comprising: a first means for detecting based on the above, and a second means for correcting a video signal of a pixel in which insufficient writing occurs so as to compensate for insufficient writing.
【請求項2】 第1手段は、注目画素の映像信号と、注
目画素の1つ前に書き込まれる画素の映像信号と、注目
画素の1つ後に書き込まれる映像信号とに基づいて、注
目画素に対して書き込み不足が発生するか否かを判別す
る手段を備えていることを特徴とする請求項1に記載の
液晶表示装置。
2. The first means sets a pixel of interest based on a video signal of the pixel of interest, a video signal of a pixel written immediately before the pixel of interest, and a video signal written one after the pixel of interest. The liquid crystal display device according to claim 1, further comprising means for determining whether or not insufficient writing occurs.
【請求項3】 第2手段は、書き込み不足が発生すると
判別された注目画素の映像信号と、注目画素の1つ前に
書き込まれる画素の映像信号と、注目画素の1つ後に書
き込まれる映像信号とに基づいて、注目画素の映像信号
を補正する手段を備えていることを特徴とする請求項2
に記載の液晶表示装置。
3. The second means is a video signal of a pixel of interest, which is determined to be insufficiently written, a video signal of a pixel written immediately before the pixel of interest, and a video signal written after one of the pixel of interest. 3. A means for correcting the video signal of the pixel of interest based on
The liquid crystal display device according to item 1.
JP2002124271A 2002-04-25 2002-04-25 Liquid crystal display device Pending JP2003316332A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002124271A JP2003316332A (en) 2002-04-25 2002-04-25 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002124271A JP2003316332A (en) 2002-04-25 2002-04-25 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2003316332A true JP2003316332A (en) 2003-11-07

Family

ID=29539343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002124271A Pending JP2003316332A (en) 2002-04-25 2002-04-25 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2003316332A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008046613A (en) * 2006-07-18 2008-02-28 Sony Corp Liquid crystal display elements, liquid crystal display device and method of driving liquid crystal display elements
JP2009237366A (en) * 2008-03-27 2009-10-15 Sony Corp Video signal processing circuit, display apparatus, liquid crystal display apparatus, projection type display apparatus, and video signal processing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008046613A (en) * 2006-07-18 2008-02-28 Sony Corp Liquid crystal display elements, liquid crystal display device and method of driving liquid crystal display elements
JP2009237366A (en) * 2008-03-27 2009-10-15 Sony Corp Video signal processing circuit, display apparatus, liquid crystal display apparatus, projection type display apparatus, and video signal processing method
TWI393945B (en) * 2008-03-27 2013-04-21 Sony Corp Video signal processing circuit, display apparatus, liquid crystal display apparatus, projection type display apparatus, and video signal processing method
KR101548019B1 (en) 2008-03-27 2015-08-27 소니 주식회사 Video signal processing circuit display apparatus liquid crystal display apparatus projection type display apparatus and video signal processing method

Similar Documents

Publication Publication Date Title
US6593939B2 (en) Image display device and driver circuit therefor
US6624800B2 (en) Controller circuit for liquid crystal matrix display devices
CN100583222C (en) Common voltage compensation device, liquid crystal display and driving method thereof
US20090085856A1 (en) Display Device
JP4969395B2 (en) Display device and method for driving display panel
JP2002182624A (en) Liquid crystal display panel drive circuit and liquid crystal display
JP2000035559A (en) Liquid crystal display device and its driving method
CN1928700A (en) Projection type display device and method for controlling the same
US20060044251A1 (en) Flat display device and method of driving the same
CN101110198A (en) Driving device of plasma display panel and method of driving the same
US7027025B2 (en) Liquid crystal display device
CN100401347C (en) Display driving method and display
US20080165111A1 (en) Display panel and display apparatus using the same and control-signal driving method thereof
US20110169789A1 (en) Driving circuit and driving method for display device
US20070120801A1 (en) Method and system for driving an active matrix display device
JP5305570B2 (en) Display device
US20070080915A1 (en) Display driver, electro-optical device, electronic instrument, and drive method
JP2003316332A (en) Liquid crystal display device
US20070070009A1 (en) Display device
CN109326263B (en) Display driving method, display driving device and display device
JPH11282437A (en) Liquid crystal display panel interface device
CN110189693A (en) Display driving method, display driver and display device
JPH09269754A (en) Signal processing circuit of liquid crystal display device
JPH06161391A (en) LCD drive circuit
JP2007183563A (en) Liquid crystal display device and method of driving same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050401

A977 Report on retrieval

Effective date: 20080222

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080818

A02 Decision of refusal

Effective date: 20081002

Free format text: JAPANESE INTERMEDIATE CODE: A02