JP2003318444A - Method for fabricating iii nitride based compound semiconductor element - Google Patents
Method for fabricating iii nitride based compound semiconductor elementInfo
- Publication number
- JP2003318444A JP2003318444A JP2002121812A JP2002121812A JP2003318444A JP 2003318444 A JP2003318444 A JP 2003318444A JP 2002121812 A JP2002121812 A JP 2002121812A JP 2002121812 A JP2002121812 A JP 2002121812A JP 2003318444 A JP2003318444 A JP 2003318444A
- Authority
- JP
- Japan
- Prior art keywords
- type
- substrate
- iii nitride
- layer
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims abstract description 46
- 150000001875 compounds Chemical class 0.000 title abstract description 7
- 150000004767 nitrides Chemical class 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 230000001133 acceleration Effects 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 238000010894 electron beam technology Methods 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims abstract description 19
- -1 nitride compound Chemical class 0.000 claims description 23
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 230000008569 process Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 83
- 239000011888 foil Substances 0.000 description 14
- 239000011777 magnesium Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 description 4
- 238000007733 ion plating Methods 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- 238000002109 crystal growth method Methods 0.000 description 3
- 238000013016 damping Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 150000004820 halides Chemical class 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052596 spinel Inorganic materials 0.000 description 2
- 239000011029 spinel Substances 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910007948 ZrB2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- VWZIXVXBCBBRGP-UHFFFAOYSA-N boron;zirconium Chemical compound B#[Zr]#B VWZIXVXBCBBRGP-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910002076 stabilized zirconia Inorganic materials 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 229910001233 yttria-stabilized zirconia Inorganic materials 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Led Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はIII族窒化物系化合物半
導体素子の製造方法に関する。詳しくは、III族窒化物
系化合物半導体素子の製造方法における低抵抗p型化方
法の改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a group III nitride compound semiconductor device. More specifically, the present invention relates to an improvement in the method for reducing the resistance p-type in the method for manufacturing a group III nitride compound semiconductor device.
【０００２】[0002]
【従来の技術】III族窒化物系化合物半導体素子の製造
工程において、Mgなどのp型不純物がドープされた半導
体層に対して常圧で電子線を照射することで低抵抗p型
化が行われている。この電子線の照射には例えば図３に
示す構成の常圧電子線照射装置５０が用いられる。この
装置では、まずプラズマチャンバ５１内のHeガス５２に
高電圧が印加されHeプラズマ５３が発生する。続いて、
Heプラズマ５３がグリッド５７とカソードターゲット５
５の間にかけられた高電圧により加速されて真空チャン
バ５４内のカソードターゲット５５に衝突し、２次電子
５８が発生する。この２次電子５８はHeプラズマ５３と
逆方向に加速され、グリッド５７を通過した後Tiフォイ
ル５９を介して放出される。この放出された電子がサン
プルホルダー７０にセットされた試料（半導体層）３に
照射する。2. Description of the Related Art In a process for manufacturing a group III nitride compound semiconductor device, a semiconductor layer doped with p-type impurities such as Mg is irradiated with an electron beam at atmospheric pressure to reduce the resistance to p-type. It is being appreciated. For this electron beam irradiation, for example, a normal pressure electron beam irradiation device 50 having the configuration shown in FIG. 3 is used. In this device, a high voltage is first applied to the He gas 52 in the plasma chamber 51 to generate He plasma 53. continue,
He plasma 53 is grid 57 and cathode target 5
It is accelerated by the high voltage applied during 5 and collides with the cathode target 55 in the vacuum chamber 54 to generate secondary electrons 58. The secondary electrons 58 are accelerated in the opposite direction to the He plasma 53, pass through the grid 57, and are then emitted through the Ti foil 59. The emitted electrons irradiate the sample (semiconductor layer) 3 set in the sample holder 70.
【０００３】[0003]
【発明が解決しようとする課題】以上の低抵抗p型化の
工程においては比較的エネルギーの大きな電子を照射し
なければ低抵抗p型化が行われないことから、一般に、
到達時の加速電圧が80〜90kV以上の電子を試料に照射し
ていた。ところが、このような高エネルギーの荷電粒子
を照射すれば低抵抗p型化は達成されるもののターゲッ
トである半導体層の受けるダメージが大きく、半導体層
の結晶性の低下、ひいては素子機能の低下を引き起こす
こととなる。具体的にはリーク電流の発生が顕著とな
る。そこで、本発明はIII族窒化物系化合物半導体素子
の製造過程において低抵抗p型化を達成しつつ電子線照
射によって半導体層が受けるダメージを低減し、素子機
能の向上を図ることを目的とする。In the above low resistance p-type process, low resistance p-type is generally not achieved unless electrons with relatively large energy are irradiated.
The sample was irradiated with electrons having an accelerating voltage of 80 to 90 kV or more. However, irradiation with such high-energy charged particles achieves a low resistance p-type, but the target semiconductor layer is greatly damaged, resulting in deterioration of the crystallinity of the semiconductor layer and eventually deterioration of the device function. It will be. Specifically, the occurrence of leak current becomes remarkable. Therefore, an object of the present invention is to reduce the damage to the semiconductor layer caused by electron beam irradiation while achieving low resistance p-type in the process of manufacturing a group III nitride compound semiconductor device, and to improve the device function. .
【０００４】[0004]
【課題を解決するための手段】本発明は以上の課題に鑑
みなされたものであって、その構成は次の通りである。
即ち、基板上にn型半導体層、活性層、及びp型半導体層
が形成されるIII族窒化物系化合物半導体素子の製造方
法であって、基板を加熱した状態で、p型不純物がドー
プされた半導体層に対して到達時の加速電圧が70 kV以
下の電子を照射する低抵抗p型化工程を含む、ことを特
徴とする製造方法である。The present invention has been made in view of the above problems, and the structure thereof is as follows.
That is, it is a method for manufacturing a Group III nitride compound semiconductor device in which an n-type semiconductor layer, an active layer, and a p-type semiconductor layer are formed on a substrate, wherein a p-type impurity is doped while the substrate is heated. And a low resistance p-type step of irradiating an electron having an acceleration voltage of 70 kV or less upon reaching the semiconductor layer.
【０００５】以上の構成によれば、低抵抗p型化工程が
比較的エネルギーの小さい電子によって行われることか
ら、電子の照射による半導体へのダメージを低減するこ
とができる。一方、照射する電子のエネルギーを小さく
することにより不足する低抵抗p型化に必要なエネルギ
ーが基板の加熱によって補われる。このように、低抵抗
p型化に必要なネルギーを確保しつつ、電子の照射によ
る半導体層のダメージが低減されることとなり素子の結
晶性は高く保たれる。According to the above structure, since the step of reducing the resistance p-type is performed by the electrons having relatively small energy, it is possible to reduce the damage to the semiconductor due to the irradiation of the electrons. On the other hand, by heating the substrate, the energy necessary for reducing the resistance to the p-type, which is insufficient by reducing the energy of the irradiated electrons, is supplemented. Thus low resistance
While maintaining the energy required for p-type conversion, damage to the semiconductor layer due to electron irradiation is reduced, and the crystallinity of the device is kept high.
【０００６】[0006]
【発明の実施の形態】（基板）基板はその上にIII族窒
化物系化合物半導体層を成長させられるものであれば特
に限定されず、サファイア、スピネル、炭化シリコン、
酸化亜鉛、リン化ガリウム、ヒ化ガリウム、酸化マグネ
シウム、酸化マンガン、ＹＳＺ（安定化ジルコニアイッ
トリア）、ＺｒＢ２（ジルコニウムジボライド）等から
なる基板を用いることができる。特に、サファイア基
板、特にそのｃ面を用いることが好ましい。結晶性のよ
いIII族窒化物系化合物半導体層を成長させるためであ
る。BEST MODE FOR CARRYING OUT THE INVENTION (Substrate) The substrate is not particularly limited as long as a Group III nitride compound semiconductor layer can be grown thereon, and sapphire, spinel, silicon carbide,
A substrate made of zinc oxide, gallium phosphide, gallium arsenide, magnesium oxide, manganese oxide, YSZ (stabilized zirconia yttria), ZrB 2 (zirconium diboride), or the like can be used. Particularly, it is preferable to use the sapphire substrate, particularly the c-plane thereof. This is for growing a group III nitride compound semiconductor layer having good crystallinity.
【０００７】基板とIII族窒化物系化合物半導体からな
る結晶層の間にはバッファ層を設けることができる。バ
ッファ層はその上に成長されるIII族窒化物系化合物半
導体の結晶性を向上する目的で設けられる。バッファ層
はＡｌＮ、ＩnＮ、ＧａＮ、ＡｌＧａＮ、ＩnＧａＮ、Ａ
ｌＩnＧａＮ等のIII族窒化物系化合物半導体で形成する
ことができる。A buffer layer may be provided between the substrate and the crystal layer made of a Group III nitride compound semiconductor. The buffer layer is provided for the purpose of improving the crystallinity of the Group III nitride compound semiconductor grown on the buffer layer. The buffer layer is AlN, InN, GaN, AlGaN, InGaN, A
It can be formed of a group III nitride compound semiconductor such as lInGaN.
【０００８】（III族窒化物系化合物半導体）基板の上
にはn型半導体層、活性層、p型半導体層が形成される。
これらの各層はIII族窒化物系化合物半導体を材料とし
て形成される。ここで、III族窒化物系化合物半導体と
は、一般式としてＡｌＸＧａＹＩn１−Ｘ−ＹＮ（０≦
Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）で表され、Ａｌ
Ｎ、ＧａＮ及びＩnＮのいわゆる２元系、ＡｌｘＧａ
１−ｘＮ、ＡｌｘＩn１−ｘＮ及びＧａｘＩn１−ｘＮ
（以上において０＜ｘ＜１）のいわゆる３元系を包含す
る。III族元素の少なくとも一部をボロン（Ｂ）、タリ
ウム（Ｔｌ）等で置換しても良く、また、窒素（Ｎ）の
少なくとも一部も リン（Ｐ）、ヒ素（Ａｓ）、アンチ
モン（Ｓｂ）、ビスマス（Ｂｉ）等で置換できる。III
族窒化物系化合物半導体層は任意のドーパントを含むも
のであっても良い。n型不純物として、Ｓｉ、Ｇｅ、Ｓ
ｅ、Ｔｅ、Ｃ等を用いることができる。p型不純物とし
て、Ｍｇ、Ｚn、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ等を用いるこ
とができる。An n-type semiconductor layer, an active layer, and a p-type semiconductor layer are formed on a (group III nitride compound semiconductor) substrate.
Each of these layers is formed using a group III nitride compound semiconductor as a material. Here, the group III nitride-based compound semiconductor has a general formula of Al X Ga Y In 1-X-Y N (0 ≦
X ≦ 1, 0 ≦ Y ≦ 1, 0 ≦ X + Y ≦ 1), and Al
Al x Ga, a so-called binary system of N, GaN and InN
1-x N, Al x In 1-x N and Ga x In 1-x N
(In the above, a so-called ternary system of 0 <x <1) is included. At least a part of the group III element may be replaced with boron (B), thallium (Tl), etc., and at least a part of the nitrogen (N) may be phosphorus (P), arsenic (As), antimony (Sb). , Bismuth (Bi) or the like. III
The group nitride-based compound semiconductor layer may contain any dopant. Si, Ge, S as n-type impurities
e, Te, C or the like can be used. As the p-type impurity, Mg, Zn, Be, Ca, Sr, Ba or the like can be used.
【０００９】III族窒化物系化合物半導体層の形成方法
は特に限定されないが、周知の有機金属気相成長法（Ｍ
ＯＣＶＤ法）、分子線結晶成長法（ＭＢＥ法）、ハライ
ド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプ
レーティング法、電子シャワー法等によって形成するこ
とができる。例えば、基板上にバッファ層、n型不純物
をドープした半導体層、活性層、及びp型不純物をドー
プした半導体層をＭＯＣＶＤ法によって連続して形成す
る。活性層の構造としては量子井戸構造（単一量子井戸
構造若しくは多重量子井戸構造）を採用することができ
る。The method for forming the group III nitride compound semiconductor layer is not particularly limited, but the well-known metal organic chemical vapor deposition method (M
OCVD method), molecular beam crystal growth method (MBE method), halide vapor phase growth method (HVPE method), sputtering method, ion plating method, electron shower method and the like. For example, a buffer layer, a semiconductor layer doped with n-type impurities, an active layer, and a semiconductor layer doped with p-type impurities are successively formed on a substrate by MOCVD. As the structure of the active layer, a quantum well structure (single quantum well structure or multiple quantum well structure) can be adopted.
【００１０】（低抵抗p型化工程）p型不純物をドープし
た半導体層を形成した後、電子線の照射による低抵抗p
型化が行われる。この低抵抗p型化工程では予め基板が
加熱される。この加熱により得られるエネルギーが低抵
抗p型化に必要なエネルギーの一部として利用される。
基板の加熱による熱エネルギーと電子の照射による熱エ
ネルギーによって低抵抗p型化を十分に行うことができ
るような基板の加熱温度が採用される。即ち、基板の加
熱温度は後述の電子の加速電圧を考慮して定められ、例
えば300℃以上400℃未満である。この範囲内においてよ
り高温の条件を採用することが好ましい。基板の加熱に
よって生ずるエネルギーが増加し、結果として照射する
電子の加速電圧を低下することができ、もって半導体層
へのダメージを低減することができるからである。ま
た、効率的な低抵抗p型化を行うことができるからであ
る。例えば基板の温度が330℃以上400℃未満となるよう
に加熱することが好ましい。電子の照射を行う間、基板
温度を350℃以上に維持することが好ましい。低抵抗p型
化を効率的に行うためである。(Low Resistance p-type Process) After forming a semiconductor layer doped with p-type impurities, a low resistance p is formed by electron beam irradiation.
Molding is done. In this low resistance p-type conversion step, the substrate is heated in advance. The energy obtained by this heating is used as a part of the energy required for lowering the resistance p-type.
The heating temperature of the substrate is selected so that the low resistance p-type can be sufficiently achieved by the heat energy of heating the substrate and the heat energy of irradiating electrons. That is, the heating temperature of the substrate is determined in consideration of the electron acceleration voltage described later, and is, for example, 300 ° C. or higher and lower than 400 ° C. It is preferable to adopt higher temperature conditions within this range. This is because the energy generated by heating the substrate is increased, and as a result, the acceleration voltage of the emitted electrons can be reduced, and damage to the semiconductor layer can be reduced. In addition, it is possible to efficiently achieve the low resistance p-type. For example, it is preferable to heat the substrate so that the temperature of the substrate is 330 ° C. or higher and lower than 400 ° C. It is preferable to maintain the substrate temperature at 350 ° C. or higher during the electron irradiation. This is because the p-type resistance can be effectively reduced.
【００１１】電子線の照射には公知の常圧電子線照射装
置を利用することができる。但し、使用する常圧電子線
照射装置から放出される電子の加速電圧が本発明で所望
される加速電圧よりも高い場合には、装置から放出され
る電子を一旦減速（加速電圧を低下）させる必要があ
る。電子の減速には、例えばTiフォイル、Si薄膜などの
減衰板を用いることができる。減衰板の厚さは減衰板の
材質、必要とされる減速の程度などによって異なるが、
Tiフォイルを用いる場合には例えば5μm〜20μmであ
る。A known atmospheric pressure electron beam irradiation apparatus can be used for the electron beam irradiation. However, when the acceleration voltage of the electrons emitted from the atmospheric pressure electron beam irradiation device used is higher than the acceleration voltage desired in the present invention, the electrons emitted from the device are temporarily decelerated (the acceleration voltage is lowered). There is a need. Attenuating plates such as Ti foil and Si thin film can be used for deceleration of electrons. The thickness of the damping plate depends on the material of the damping plate, the degree of deceleration required, etc.
When using a Ti foil, it is, for example, 5 μm to 20 μm.
【００１２】尚、一般の常圧電子線照射装置では加速し
た電子はTiフォイルを介して放出され、電子はTiフォイ
ルを通過する際に減速する。従って、常圧電子線照射装
置におけるこのTiフォイルを複数重ねて用いることによ
り減速効果を高め、低加速電圧の電子を得ることもでき
る。また、Tiフォイルを厚くすることによって減速効果
を高めることも可能であるが、Tiフォイルを厚くすれば
Tiフォイルに吸収される（トラップされる）電子の量が
増加し、その結果Tiフォイルが発熱して破れる可能性が
あるため好ましくない。In a general atmospheric pressure electron beam irradiation apparatus, accelerated electrons are emitted through the Ti foil, and the electrons are decelerated when passing through the Ti foil. Therefore, the deceleration effect can be enhanced and electrons with a low acceleration voltage can be obtained by stacking a plurality of Ti foils in the atmospheric pressure electron beam irradiation apparatus. It is also possible to increase the deceleration effect by thickening the Ti foil, but if the Ti foil is thickened
This is not preferable because the amount of electrons absorbed (trapped) in the Ti foil increases, and as a result, the Ti foil may generate heat and break.
【００１３】照射される電子としては到達時の加速電圧
が70 kV以下のものが用いられる。このような低加速電
圧の電子を用いることにより、半導体層に与えるダメー
ジを従来より低減することができる。ここで電子の加速
電圧の下限値は特に限定されないが、基板の加熱によっ
て得られるエネルギーを考慮した上で所望の低抵抗化が
行えるのに十分な加速電圧が採用される。好ましい到達
時加速電圧としては50kV〜70 kVである。更に好ましく
は55 kV〜65 kVである。このような到達時加速電圧の電
子を用いれば基板の加熱によって得られる熱エネルギー
が加わることによって十分なエネルギーが得られるとと
もに、半導体層へのダメージをより少なくできる。尚、
半導体層に与えるダメージを低減するという観点からは
低抵抗p型化が行えることを条件に、できるだけ小さな
加速電圧の電子を用いることが好ましい。以下、実施例
を用いて本発明の構成をより詳細に説明する。As the irradiated electrons, those having an acceleration voltage of 70 kV or less upon arrival are used. By using the electrons having such a low acceleration voltage, the damage given to the semiconductor layer can be reduced more than ever before. Here, the lower limit of the electron acceleration voltage is not particularly limited, but an acceleration voltage sufficient to achieve a desired resistance reduction is adopted in consideration of the energy obtained by heating the substrate. The preferred accelerating voltage upon arrival is 50 kV to 70 kV. More preferably, it is 55 kV to 65 kV. When electrons having such an acceleration voltage upon arrival are used, sufficient energy can be obtained by adding thermal energy obtained by heating the substrate, and damage to the semiconductor layer can be further reduced. still,
From the viewpoint of reducing the damage given to the semiconductor layer, it is preferable to use electrons having an acceleration voltage as small as possible, provided that the resistance p-type can be realized. Hereinafter, the configuration of the present invention will be described in more detail with reference to examples.
【００１４】[0014]
【実施例】図１は本発明の実施例にかかる発光素子１の
構成を模式的に示した図である。発光素子１の各層のス
ペックは次の通りである。
EXAMPLE FIG. 1 is a diagram schematically showing the structure of a light emitting device 1 according to an example of the present invention. The specifications of each layer of the light emitting element 1 are as follows.
【００１５】基板１１の上にはバッファ層１２を介して
n型不純物としてＳｉをドープしたＧａＮからなるn型層
１３が形成される。ここで、基板１１にはサファイアを
用いたが、これに限定されることはなく、サファイア、
スピネル、シリコン、炭化シリコン、酸化亜鉛、リン化
ガリウム、ヒ化ガリウム、酸化マグネシウム、酸化マン
ガン、III族窒化物系化合物半導体単結晶等を用いるこ
とができる。さらにバッファ層はＡｌＮを用いてＭＯＣ
ＶＤ法で形成されるがこれに限定されることはなく、材
料としてはＧａＮ、ＩnＮ、ＡｌＧａＮ、ＩnＧａＮ及び
ＡｌＩnＧａＮ等を用いることができ、製法としては分
子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法
（ＨＶＰＥ法）、スパッタ法、イオンプレーティング
法、電子シャワー法等を用いることができる。III族窒
化物系化合物半導体を基板として用いた場合は、当該バ
ッファ層を省略することができる。さらに基板とバッフ
ァ層は半導体素子形成後に、必要に応じて、除去するこ
ともできる。A buffer layer 12 is provided on the substrate 11.
An n-type layer 13 made of GaN doped with Si as an n-type impurity is formed. Here, although sapphire is used for the substrate 11, it is not limited to this, and sapphire,
Spinel, silicon, silicon carbide, zinc oxide, gallium phosphide, gallium arsenide, magnesium oxide, manganese oxide, Group III nitride compound semiconductor single crystal, or the like can be used. Further, the buffer layer is made of AlN and is MOC.
Although it is formed by the VD method, the material is not limited to this, and GaN, InN, AlGaN, InGaN, and AlInGaN can be used as the material. A vapor phase growth method (HVPE method), a sputtering method, an ion plating method, an electron shower method or the like can be used. When the group III nitride compound semiconductor is used as the substrate, the buffer layer can be omitted. Further, the substrate and the buffer layer can be removed as needed after the semiconductor element is formed.
【００１６】ここでn型層はＧａＮで形成したが、Ａｌ
ＧａＮ、ＩnＧａＮ若しくはＡｌＩnＧａＮを用いること
ができる。また、n型層はn型不純物としてＳｉをドープ
したが、このほかにn型不純物として、Ｇｅ、Ｓｅ、Ｔ
ｅ、Ｃ等を用いることもできる。n型層１３は単層に限
られず、不純物濃度やバンドギャップエネルギーの異な
る複数の層で構成することも可能である。また、超格子
構造を採ることもできる。発光する層を含む層１４は量
子井戸構造の発光層を含んでいてもよく、また発光素子
の構造としてはシングルへテロ型、ダブルへテロ型及び
ホモ接合型のものなどでもよい。Although the n-type layer is made of GaN,
GaN, InGaN or AlInGaN can be used. Although the n-type layer was doped with Si as an n-type impurity, other than that, Ge, Se, T
e, C, etc. can also be used. The n-type layer 13 is not limited to a single layer, but may be composed of a plurality of layers having different impurity concentrations and bandgap energies. Also, a superlattice structure can be adopted. The layer 14 including a layer that emits light may include a light emitting layer having a quantum well structure, and the structure of the light emitting element may be a single hetero type, a double hetero type, a homojunction type, or the like.
【００１７】発光する層を含む層１４はp型層１５側に
マグネシウム等のアクセプタをドープしたバンドギャッ
プの広いIII族窒化物系化合物半導体層を含むこともで
きる。これは発光する層を含む層１４中に注入された電
子がp型層１５に拡散するのを効果的に防止するためで
ある。The layer 14 including a light emitting layer may include a group III nitride compound semiconductor layer having a wide band gap doped with an acceptor such as magnesium on the p-type layer 15 side. This is to effectively prevent the electrons injected into the layer 14 including the layer emitting light from diffusing into the p-type layer 15.
【００１８】以上の各III族窒化物系化合物半導体層は
一般的な条件でＭＯＣＶＤを実行して形成される。また
は、分子線結晶成長法（ＭＢＥ法）、ハライド系気相成
長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティン
グ法、電子シャワー法等の方法で形成することもでき
る。Each of the above group III nitride compound semiconductor layers is formed by performing MOCVD under general conditions. Alternatively, a method such as a molecular beam crystal growth method (MBE method), a halide vapor phase growth method (HVPE method), a sputtering method, an ion plating method, an electron shower method, or the like can be used.
【００１９】発光する層を含む層１４を形成した後、p
型不純物としてのＭｇがドープされた半導体層が形成さ
れる。この半導体層の形成もＭＯＣＶＤ、分子線結晶成
長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ
法）、スパッタ法、イオンプレーティング法、電子シャ
ワー法等の方法によって行われる。After forming the layer 14 including the light emitting layer, p
A semiconductor layer doped with Mg as a type impurity is formed. This semiconductor layer is also formed by MOCVD, molecular beam crystal growth method (MBE method), halide vapor deposition method (HVPE).
Method), sputtering method, ion plating method, electron shower method and the like.
【００２０】次に、p型不純物がドープされた半導体層
が低抵抗p型化される。低抵抗p型化は図２に模式的に示
した方法によって行うことができる。この方法では市販
の常圧電子線照射装置２０、減衰板３５及び基板加熱用
ヒーター４５が用いられる。まず、p型不純物がドープ
された半導体層が常圧電子線照射装置２０に対向するよ
うにして試料２がサンプルホルダー４０にセットされ
る。試料２の基板側には基板加熱用ヒーター４５が設置
されており、このヒーター４５によって試料２の基板温
度が約350℃になるまで加熱される。この状態で常圧電
子線照射装置２０を利用した電子線の照射が行われる。
常圧電子線照射装置２０では、まずプラズマチャンバ２
１内のHeガス２２に高電圧が印加されてHeプラズマ２３
が発生する。生じたHeプラズマ２３はグリッド２７とカ
ソードターゲット２５間にかけられた高電圧で加速され
て真空チャンバ２４内に設置されたカソードターゲット
２５に衝突し、二次電子２８を発生させる。この二次電
子２８はHeプラズマ２３と逆方向に加速され、グリッド
２７を通過して最終的に厚さ約15μmのTiフォイル２９
を介して放出される。常圧電子線照射装置２０から放出
された電子は次いで減衰板３５を通過する。電子は減衰
板３５を通過する際に減速し、その結果、低加速電圧の
電子がターゲットであるp型不純物がドープされた半導
体層に照射する。この低加速電圧の電子の照射によって
与えられるエネルギーと試料２の加熱によって与えられ
るエネルギーとによってp型不純物がドープされた半導
体層が低抵抗化される。Next, the semiconductor layer doped with p-type impurities is made to have a low resistance p-type. The low resistance p-type can be obtained by the method schematically shown in FIG. In this method, a commercially available atmospheric pressure electron beam irradiation device 20, a damping plate 35, and a substrate heating heater 45 are used. First, the sample 2 is set in the sample holder 40 so that the semiconductor layer doped with p-type impurities faces the atmospheric pressure electron beam irradiation device 20. A substrate heating heater 45 is installed on the substrate side of the sample 2, and the heater 45 heats the substrate of the sample 2 until the substrate temperature reaches about 350 ° C. In this state, electron beam irradiation is performed using the atmospheric pressure electron beam irradiation device 20.
In the atmospheric pressure electron beam irradiation apparatus 20, first, the plasma chamber 2
A high voltage is applied to the He gas 22 in the No. 1 He plasma 23
Occurs. The generated He plasma 23 is accelerated by the high voltage applied between the grid 27 and the cathode target 25 and collides with the cathode target 25 installed in the vacuum chamber 24 to generate secondary electrons 28. The secondary electrons 28 are accelerated in the opposite direction to the He plasma 23, pass through the grid 27, and finally reach a Ti foil 29 having a thickness of about 15 μm.
Is released through. The electrons emitted from the atmospheric pressure electron beam irradiation device 20 then pass through the attenuation plate 35. The electrons are decelerated as they pass through the attenuation plate 35, and as a result, electrons with a low acceleration voltage irradiate the p-type impurity-doped semiconductor layer which is the target. The energy given by the irradiation of the electrons with the low acceleration voltage and the energy given by the heating of the sample 2 reduce the resistance of the semiconductor layer doped with the p-type impurity.
【００２１】尚、本発明者らの検討したところによれ
ば、市販の常圧電子線照射装置を用いて装置内部での加
速電圧を140 kVとすれば、Tiフォイル15μmと空気20mm
を通過した後に約100 kVの加速電圧を有する電子にな
り、これを更に15μmのTiフォイルに通過させることに
よって、最終的に60 kVの加速電圧を有する電子が得ら
れた。According to a study by the present inventors, if a commercially available atmospheric pressure electron beam irradiation apparatus is used and the acceleration voltage inside the apparatus is 140 kV, the Ti foil is 15 μm and the air is 20 mm.
The electron having an accelerating voltage of about 100 kV was obtained after passing through, and the electron having an accelerating voltage of 60 kV was finally obtained by passing the electron through a 15 μm Ti foil.
【００２２】以上のようにして低抵抗化したp型半導体
からなるp型層１５が形成される。本実施例ではp型不純
物としてＭｇが用いられるが、これに代えてＺn、Ｂ
ｅ、Ｃａ、Ｓｒ、Ｂａを用いることもできる。また、p
型層の組成をＡｌＧａＮ、ＩnＧａＮ又はＩnＡｌＧａＮ
とすることもできる。さらに、p型層１５は単層に限ら
れず、不純物濃度やバンドギャップエネルギーの異なる
複数の層で構成することも可能である。また、超格子構
造を採ることもできる。As described above, the p-type layer 15 made of the p-type semiconductor whose resistance is lowered is formed. In this embodiment, Mg is used as the p-type impurity, but instead of this, Zn, B
It is also possible to use e, Ca, Sr, or Ba. Also, p
The composition of the mold layer is AlGaN, InGaN or InAlGaN
Can also be Furthermore, the p-type layer 15 is not limited to a single layer, and may be composed of a plurality of layers having different impurity concentrations and bandgap energies. Also, a superlattice structure can be adopted.
【００２３】透光性電極１６は金を含む薄膜であり、p
型層１５の上面の実質的な全面を覆って積層される。p
電極１７も金を含む材料で構成されており、蒸着などに
より透光性電極１６の上に形成される。n電極１８はエ
ッチングにより露出されたn型層１３の面へ蒸着などに
より形成される。The transparent electrode 16 is a thin film containing gold, and p
It is laminated so as to cover substantially the entire upper surface of the mold layer 15. p
The electrode 17 is also made of a material containing gold, and is formed on the transparent electrode 16 by vapor deposition or the like. The n-electrode 18 is formed by vapor deposition or the like on the surface of the n-type layer 13 exposed by etching.
【００２４】以上の実施例では発光素子を例に採り説明
してきたが、この発明は各種半導体素子に適用される。
ここに素子には、発光ダイオード、受光ダイオード、レ
ーザダイオード、太陽電池等の光素子の他、整流器、サ
イリスタ及びトランジスタ等のバイポーラ素子、ＦＥＴ
等のユニポーラ素子並びにマイクロウェーブ素子などの
電子デバイスを挙げられる。また、これらの素子の中間
体としての積層体にも本発明は適用されるものである。Although the light emitting device has been described as an example in the above embodiments, the present invention is applicable to various semiconductor devices.
Here, the elements include optical elements such as light emitting diodes, light receiving diodes, laser diodes, and solar cells, as well as bipolar elements such as rectifiers, thyristors and transistors, and FETs.
And unipolar elements such as, and electronic devices such as microwave elements. The present invention is also applied to a laminated body as an intermediate body of these elements.
【００２５】この発明は、上記発明の実施の形態の説明
に何ら限定されるものではない。特許請求の範囲の記載
を逸脱せず、当業者が容易に想到できる範囲で種々の変
形態様もこの発明に含まれる。The present invention is not limited to the above description of the embodiments of the invention. Various modifications are also included in the present invention within a range that can be easily conceived by those skilled in the art without departing from the scope of the claims.
【００２６】以下、次の事項を開示する。
（１１） 基板上に少なくともp型半導体層が形成され
てなる積層体の製造方法であって、基板を加熱した状態
で、p型不純物がドープされた半導体層に対して到達時
の加速電圧が70 kV以下の電子を照射する低抵抗p型化工
程を含む、ことを特徴とする製造方法。
（１２） 前記低抵抗p型化工程における基板の加熱温
度が300℃以上400℃未満である、（１１）に記載の製造
方法。
（１３） 前記低抵抗p型化工程において、電子を照射
する間、基板温度が350℃以上に維持される、（１１）
又は（１２）に記載の製造方法。
（１４） 前記加速電圧が50 kV〜70 kVである、（１
１）〜（１３）のいずれかに記載の製造方法。
（１５） 前記低抵抗p型化工程において、電子線照射
装置から放出された電子を減衰板によって減速させて得
られる低加速電圧の電子が用いられる、（１１）〜（１
４）のいずれかに記載の製造方法。
（２１） III族窒化物系化合物半導体を低抵抗p型化す
る方法であって、p型不純物がドープされたIII族窒化物
系化合物半導体を加熱した後、該半導体に対して到達時
の加速電圧が70 kV以下の電子を照射する、ことを特徴
とする方法。
（２２）前記III族窒化物系化合物半導体の加熱温度が3
00℃以上400℃未満である、（２１）に記載の方法。
（２３） 電子を照射する間、前記III族窒化物系化合
物半導体の温度が350℃以上に維持される、（２１）又
は（２２）に記載の方法。
（２４） 前記加速電圧が50 kV〜70 kVである、（２
１）〜（２３）のいずれかに記載の方法。
（２５） 電子線発生装置から放出された電子を減衰板
によって減速させて得られる低加速電圧の電子が用いら
れる、（２１）〜（２４）のいずれかに記載の製造方
法。
（３１） 基板上にバッファ層を形成する工程、前記バ
ッファ層上にn型半導体層を形成する工程、前記n型半導
体層上に活性層を形成する工程、前記活性層上にp型不
純物がドープされた半導体層を形成する工程、基板温度
を300℃〜400℃未満に加熱する工程、及び到達時の加速
電圧が70 kV以下の電子を前記p型不純物がドープされた
半導体層に照射する低抵抗p型化工程、を含むIII族窒化
物系化合物半導体素子の製造方法。
（３２） 前記低抵抗p型化工程における基板の加熱温
度が300℃以上400℃未満である、（３１）に記載の製造
方法。
（３３） 前記低抵抗p型化工程において、電子を照射
する間、基板温度が350℃以上に維持される、（３１）
又は（３２）に記載の製造方法。
（３４） 前記加速電圧が50 kV〜70 kVである、（３
１）〜（３３）のいずれかに記載の製造方法。
（３５） 前記低抵抗p型化工程において、電子線発生
装置から放出された電子を減衰板によって減速させて得
られる低加速電圧の電子が用いられる、（３１）〜（３
４）のいずれかに記載の製造方法。The following matters will be disclosed below. (11) A method for manufacturing a laminated body in which at least a p-type semiconductor layer is formed on a substrate, wherein an acceleration voltage at the time of reaching a semiconductor layer doped with p-type impurities in a state where the substrate is heated. A method of manufacturing, comprising a step of reducing the resistance to p-type by irradiating electrons of 70 kV or less. (12) The manufacturing method according to (11), wherein the heating temperature of the substrate in the low resistance p-type step is 300 ° C. or higher and lower than 400 ° C. (13) In the low-resistance p-type process, the substrate temperature is maintained at 350 ° C. or higher during electron irradiation, (11)
Alternatively, the production method according to (12). (14) The acceleration voltage is 50 kV to 70 kV, (1
The production method according to any one of 1) to (13). (15) In the low resistance p-type process, low acceleration voltage electrons obtained by decelerating electrons emitted from an electron beam irradiation device by an attenuation plate are used, (11) to (1)
The production method according to any one of 4). (21) A method for reducing the resistance of a group III nitride-based compound semiconductor to a p-type, which comprises heating a group III nitride-based compound semiconductor doped with p-type impurities and then accelerating the semiconductor when it reaches the semiconductor. Irradiating with an electron having a voltage of 70 kV or less. (22) The heating temperature of the group III nitride compound semiconductor is 3
The method according to (21), which is at least 00 ° C and less than 400 ° C. (23) The method according to (21) or (22), wherein the temperature of the Group III nitride compound semiconductor is maintained at 350 ° C. or higher during the irradiation with electrons. (24) The acceleration voltage is 50 kV to 70 kV, (2
The method according to any one of 1) to (23). (25) The manufacturing method according to any one of (21) to (24), wherein electrons with a low acceleration voltage obtained by decelerating the electrons emitted from the electron beam generator by the attenuation plate are used. (31) A step of forming a buffer layer on the substrate, a step of forming an n-type semiconductor layer on the buffer layer, a step of forming an active layer on the n-type semiconductor layer, and a step of forming a p-type impurity on the active layer. The step of forming a doped semiconductor layer, the step of heating the substrate temperature to less than 300 ℃ ~ 400 ℃, and irradiating the semiconductor layer doped with the p-type impurity with an electron having an acceleration voltage of 70 kV or less A method for manufacturing a group III nitride compound semiconductor device, which comprises a step of reducing p-type resistance. (32) The manufacturing method according to (31), wherein the heating temperature of the substrate in the low resistance p-type process is 300 ° C. or higher and lower than 400 ° C. (33) In the low resistance p-type conversion step, the substrate temperature is maintained at 350 ° C. or higher during the electron irradiation, (31)
Alternatively, the production method according to (32). (34) The acceleration voltage is 50 kV to 70 kV, (3
The manufacturing method according to any one of 1) to (33). (35) In the low resistance p-type conversion step, electrons having a low acceleration voltage obtained by decelerating the electrons emitted from the electron beam generator by the attenuation plate are used (31) to (3).
The production method according to any one of 4).
【図１】図１は本発明の実施例にかかる発光素子１の構
造を模式的に示した図である。FIG. 1 is a diagram schematically showing a structure of a light emitting device 1 according to an example of the present invention.
【図２】図２は発光素子１の製造工程における低抵抗p
型化の方法を模式的に示した図である。FIG. 2 shows low resistance p in the manufacturing process of the light emitting device 1.
It is the figure which showed typically the method of shaping.
【図３】図３はIII族窒化物系化合物半導体素子におい
て従来用いられる低抵抗p型化方法を模式的に示した図
である。FIG. 3 is a diagram schematically showing a low resistance p-type conversion method conventionally used in a group III nitride compound semiconductor device.
１ 発光素子 ２ ３ 試料 １１ 基板 １２ バッファ層 １３ n型層 １４ 発光する層を含む層 １５ p型層 １６ 透光性電極 １７ p電極 １８ n電極 ２０ ５０ 常圧電子線照射装置 ２１ ５１ プラズマチャンバ ２４ ５４ 真空チャンバ ２５ ５５ カソードターゲット ２６ ５６ カソードカバー ２７ ５７ グリッド ２９ ５９ Tiフォイル ３０ ６０ プラズマ電源 ３１ ６１ 高圧電源 ３５ 減衰板 ４０ ７０ サンプルホルダー ４５ 基板加熱用ヒーター 1 Light emitting element 2 3 samples 11 board 12 buffer layers 13 n-type layer 14 Layers that include layers that emit light 15 p-type layer 16 Translucent electrode 17 p electrode 18 n electrode 20 50 Atmospheric pressure electron beam irradiation device 21 51 Plasma chamber 24 54 vacuum chamber 25 55 cathode target 26 56 cathode cover 27 57 grid 29 59 Ti foil 30 60 Plasma power supply 31 61 High-voltage power supply 35 Attenuation plate 40 70 Sample holder 45 Substrate heating heater
Claims (5)
半導体層が形成されるIII族窒化物系化合物半導体素子
の製造方法であって、 基板を加熱した状態で、p型不純物がドープされた半導
体層に対して到達時の加速電圧が70 kV以下の電子を照
射する低抵抗p型化工程を含む、ことを特徴とする製造
方法。1. A method for manufacturing a group III nitride compound semiconductor device, comprising: an n-type semiconductor layer, an active layer, and a p-type semiconductor layer formed on a substrate, wherein a p-type impurity is formed in a state where the substrate is heated. A method for manufacturing a semiconductor device, comprising: a step of reducing the resistance to p-type, which comprises irradiating an electron having an acceleration voltage of 70 kV or less when reaching the doped semiconductor layer.
熱温度が300℃以上400℃未満である、請求項１に記載の
製造方法。2. The manufacturing method according to claim 1, wherein the heating temperature of the substrate in the step of reducing the resistance p-type is 300 ° C. or higher and lower than 400 ° C.
照射する間、基板温度が350℃以上に維持される、請求
項２に記載の製造方法。3. The manufacturing method according to claim 2, wherein the substrate temperature is maintained at 350 ° C. or higher during the electron irradiation in the low resistance p-type conversion step.
求項１〜３のいずれかに記載の製造方法。4. The manufacturing method according to claim 1, wherein the acceleration voltage is 50 kV to 70 kV.
照射装置から放出された電子を減衰板によって減速させ
て得られる低加速電圧の電子が用いられる、請求項１〜
４のいずれかに記載の製造方法。5. The low accelerating voltage electron obtained by decelerating the electron emitted from the electron beam irradiation device by the attenuation plate in the step of reducing the resistance p-type is used.
4. The method according to any one of 4 above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002121812A JP2003318444A (en) | 2002-04-24 | 2002-04-24 | Method for fabricating iii nitride based compound semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002121812A JP2003318444A (en) | 2002-04-24 | 2002-04-24 | Method for fabricating iii nitride based compound semiconductor element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003318444A true JP2003318444A (en) | 2003-11-07 |
Family
ID=29537603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002121812A Pending JP2003318444A (en) | 2002-04-24 | 2002-04-24 | Method for fabricating iii nitride based compound semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003318444A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135462A (en) * | 2006-11-27 | 2008-06-12 | Showa Denko Kk | Manufacturing method of group iii nitride semiconductor light-emitting element, group iii nitride semiconductor light-emitting element and lamp |
| CN101894746A (en) * | 2010-06-08 | 2010-11-24 | 宁波超能科技股份有限公司 | Method for modifying chips by using electron beam radiation |
-
2002
- 2002-04-24 JP JP2002121812A patent/JP2003318444A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135462A (en) * | 2006-11-27 | 2008-06-12 | Showa Denko Kk | Manufacturing method of group iii nitride semiconductor light-emitting element, group iii nitride semiconductor light-emitting element and lamp |
| CN101894746A (en) * | 2010-06-08 | 2010-11-24 | 宁波超能科技股份有限公司 | Method for modifying chips by using electron beam radiation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3700492B2 (en) | Group III nitride compound semiconductor device | |
| US8227284B2 (en) | Group-III nitride compound semiconductor light-emitting device, method of manufacturing group-III nitride compound semiconductor light-emitting device, and lamp | |
| JP2003229645A (en) | Quantum well structure, semiconductor device using the same, and method of manufacturing semiconductor device | |
| US20100244086A1 (en) | Method for manufacturing group iii nitride semiconductor, method for manufacturing group iii nitride semiconductor light-emitting device, group iii nitride semiconductor light-emitting device, and lamp | |
| US7002179B2 (en) | ZnO system semiconductor device | |
| JPWO2015029578A1 (en) | Manufacturing method of semiconductor device | |
| JP2017139252A (en) | UV light emitting element | |
| JP2012188294A (en) | Method for manufacturing semiconductor device | |
| JP2008047762A (en) | Group iii nitride compound semiconductor light emitting element, process for fabricating the same, and lamp | |
| US7041519B2 (en) | Method for producing p-type group III nitride compound semiconductor | |
| TWI681570B (en) | Light emitting device and manufacturing method thereof | |
| EP1965443A1 (en) | Oxide semiconductor light emitting element | |
| JP2004304166A (en) | ZnO SEMICONDUCTOR DEVICE | |
| JP3447940B2 (en) | Method for manufacturing semiconductor device | |
| JP2001135854A (en) | Iii nitride compound semiconductor element | |
| JP2003318444A (en) | Method for fabricating iii nitride based compound semiconductor element | |
| JP2790235B2 (en) | Method for forming p-type gallium nitride-based compound semiconductor | |
| CN109346572B (en) | Manufacturing method of light emitting diode epitaxial wafer and light emitting diode epitaxial wafer | |
| JP3630881B2 (en) | Method for manufacturing group 3 nitride semiconductor light emitting device | |
| JPH09298311A (en) | Gallium nitride compound semiconductor light emitting device | |
| JP3180710B2 (en) | Method of manufacturing gallium nitride based compound semiconductor light emitting device | |
| JP3301345B2 (en) | Method for forming p-type gallium nitride-based compound semiconductor layer | |
| US20230005736A1 (en) | Method for manufacturing epitaxial substrate, and epitaxial substrate | |
| JP2003017412A (en) | Method of manufacturing iii nitride compound semiconductor element | |
| JP2003077853A (en) | Method of manufacturing p-type semiconductor and semiconductor element |