【０００１】
【発明の属する技術分野】
本発明は、コンピュータをベースとした各種ＯＡ（オフィスオートメーション）機器、ＡＶ（オーディオビジュアル）機器、ゲーム機器およびテレビジョン受像機など広汎な分野に適用可能であり、アクティブ・マトリクス駆動される液晶表示装置などのドライバ内蔵型の表示装置および、これに用いられる表示用制御基板に関する。
【０００２】
【従来の技術】
従来のアクティブ・マトリクス型画像表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器の表示装置やポータブルテレビジョン、壁掛けテレビジョンなどに広く用いられている。特に、近年では、これはコンパクト化、薄型・軽量化による可搬性化が可能なディスプレイデバイスとしても注目されており、いわゆるノートブック型パソーナルコンピュータのような携帯型情報処理機器などに多く用いられている。
【０００３】
そのような液晶表示装置の中でも特に多結晶シリコン（以下、Ｐ−Ｓｉと略称する）で形成された薄膜トランジスタ（ＴｈｉｎＦｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下ＴＦＴと略称する）をスイッチング素子として画素部毎に設ける一方、同様な構造のＴＦＴをスイッチング素子アレイ基板（表示用制御基板）の周縁部に駆動回路を設けてた、いわゆるドライバ内蔵型アクティブ・マトリクス型液晶表示装置の研究・開発が盛んに行われている。
【０００４】
ここで、上記従来のアクティブ・マトリクス型画像表示装置の一構成例およびその動作について説明する。
【０００５】
図５は、従来の液晶表示装置に用いられる表示用制御基板の要部回路構成を示すブロック図であり、図６は、図５の表示部における１画素部分の等価回路図である。
【０００６】
図５および図６において、この液晶表示装置１００は、画面表示が行われる表示部１０１、この表示部１０１の周辺に設けられ画面表示を制御する走査信号線駆動回路ＧＤおよびデータ信号線駆動回路ＳＤが設けられたスイッチ素子アレイ基板（表示用制御基板）と、この基板に対向配置する対向基板（図示せず）と、周囲が封止され各基板間に狭持された表示媒体としての液晶層（図示せず）とを備えている。
【０００７】
表示部１０１は、互いに交叉するように配線された複数の走査信号線ＧＬ（ｉ）（１≦ｉ≦ｍ）および複数のデータ信号線ＳＬ（ｊ）（１≦ｊ≦ｎ）と、隣接する各走査信号線ＧＬ（ｉ），ＧＬ（ｉ＋１）および各データ信号線ＳＬ（ｊ），ＳＬ（ｊ＋１）で囲まれた領域毎に配設された複数の画素電極１０２と、各画素電極１０２と各データ信号線ＳＬ（ｊ）間を、走査信号線ＧＬ（ｉ）の走査信号によりオン／オフ制御するＴＦＴスイッチング素子（以下、画素スイッチＴｒという）と、この画素スイッチＴｒの後段である画素電極１０２に一端が接続され他端が電荷蓄積容量電極線（Ｃｓライン）に接続された画素電荷蓄積補助容量Ｃｓとを有している。これらの画素電極１０２、画素スイッチＴｒおよび画素電荷蓄積補助容量Ｃｓにより画素部ＰＩＸ（ｉ，ｊ）が構成されており、これらの複数の画素部ＰＩＸ（ｉ，ｊ）がマトリクス状に配列されている。これによって、選択された走査信号線ＧＬ（ｉ）毎の各画素電極１０２にデータ信号線ＳＬ（ｊ）から表示データが書き込まれて、液晶層が各画素部ＰＩＸ（ｉ，ｊ）毎に駆動することにより画面表示される。
【０００８】
次に、表示駆動回路系について説明するが、Ｐ−ＳｉＴＦＴを画素スイッチＴｒとして用いて上記駆動回路系をも同一基板上に直接形成したいわゆるドライバ内蔵型液晶表示装置に限らず、例えば外付けされたシフトレジスタ型液晶駆動回路ＩＣなどを用いてもよい。
【０００９】
データ信号線駆動回路ＳＤは、Ｘアドレスシフトレジスタ部ＸＳＲとサンプリング部ＳＭＰとを有し、データ信号線ＳＬ（ｊ）を選択駆動する。
【００１０】
Ｘアドレスシフトレジスタ部ＸＳＲは、外部から供給されるクロックＳ＿ＣＫに応じて動作し、外部から供給されるスタートパルスＳ＿ＳＰを順次転送して、各段毎にサンプリングパルスＳｍｐ（ｌ）（１≦ｌ≦ｎ／３）を出力する。
【００１１】
サンプリング部ＳＭＰは、図７に示すように、バッファ部ＢＵＦとアナログスイッチ部ＡＳＷとを有し、１水平期間毎の映像信号を順次サンプリングしてそのサンプリングデータを画像データとして各データ信号線ＳＬ（ｊ）に順次出力する。
【００１２】
バッファ部ＢＵＦは、このサンプリングパルスＳｍｐ（ｌ）の電流を増幅して最終的なサンプリングパルスを生成する。
【００１３】
アナログスイッチ部ＡＳＷは、バッファ部ＢＵＦからの各々対応する最終的なサンプリングパルスにより順次開閉動作（スイッチング）をして、１水平期間内でビデオバスラインから交流の映像信号Ｖｉｄｅｏ＿Ｒ、Ｖｉｄｅｏ＿Ｇ、Ｖｉｄｅｏ＿Ｂをそれぞれ各データ信号線ＳＬ（ｊ）に対して順次サンプリングして、選択された１行分の画素部ＰＩＸ（ｉ，ｊ）に点順次で映像信号の書き込みを行う。
【００１４】
上記構成により、従来の液晶表示装置１００の動作について説明する。
【００１５】
まず、走査信号線駆動回路ＧＤから走査信号線ＧＬ（ｉ）に走査信号が出力されると、その走査信号線ＧＬ（ｉ）上に接続されている１行分の各画素スイッチＴｒがそれぞれ導通状態になる。
【００１６】
このとき、データ信号線駆動回路ＳＤのアナログスイッチ部ＡＳＷは、１水平走査期間内でビデオバスラインからの映像信号をサンプリングした画像データをデータ信号線ＳＬ（ｊ）に供給して一旦はデータ信号線電荷蓄積容量（図示せず）に蓄える。なお、データ信号線電荷蓄積容量とは、各データ信号線ＳＬ（ｊ）と各画素電極１０２、各走査信号線ＧＬ（ｉ）、各Ｃｓラインおよび対向電極１０３との間に形成された容量のことである。
【００１７】
このデータ信号線電荷蓄積容量に蓄えられた電荷（画像データ）は、対応する画素スイッチＴｒを介してデータ信号線ＳＬ（ｊ）から画素電荷蓄積容量に供給されて蓄積されると共に、その電圧（画像データ）が画素電極１０２に書き込まれる。すると液晶セル（液晶容量）Ｃｌｃにはこの電圧が印加されてその電位に対応した光変調が行なわれて画面１画素分の表示が行なわれる。
【００１８】
この１水平走査期間中、１行分の各画素スイッチＴｒの導通時に、縦方向に並んだ複数のデータ信号線ＳＬ（ｊ）はデータ信号線駆動回路ＳＤによって左右何れか一方の端から他端へと順に選択されて、画面１行分の表示が行なわれる。
【００１９】
横方向に並んだ走査信号線ＧＬ（ｉ）側では、ある走査信号線ＧＬ（ｉ）一行に対応した各画素部（ｉ，ｊ）に対して映像信号のサンプリングデータ（画像データ）が順次書き込まれると次の走査信号線ＧＬ（ｉ＋１）が選択される。このような走査信号線ＧＬ（ｉ）の選択動作が上から下方向またはその逆方向に線順次に行われて行き、この走査選択が終端の走査信号線ＧＬ（ｍ）に達すると、再び最初の走査信号線ＧＬ（１）に戻って上記線順次走査動作および点順次データ供給動作が繰り返される。このような動作を繰り返して、液晶表示装置１００の画面全体の画像が表示されて行き、垂直走査期間毎に画面１フレーム（または１フィールド）が形成される。
【００２０】
【発明が解決しようとする課題】
上記従来のドライバ内蔵型表示装置では、データ信号線駆動回路を構成するアナログスイッチ部ＡＳＷやそれを駆動するためのバッファ部ＢＵＦが搭載されており、これらはＸアドイレスシフトレジスタ部ＸＳＲに比べて大占有面積を必要とするため、パネル表示部に対してパネル額縁面積が大きくなるという問題があった。
【００２１】
本発明は、上記従来の問題を解決するもので、表示パネルの狭額縁化を図ることができるドライバ内蔵型の表示装置および表示用制御基板を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明の表示用制御基板は、互いに交叉して配列された複数のＹアドレス信号線および複数のＸアドレス信号線と、このＸアドレス信号線と平行でかつ交互に配設された複数の映像信号線と、隣接するＹアドレス信号線とＸアドレス信号線および映像信号線とで囲まれた領域毎に配設された複数の画素電極と、この画素電極毎に配設され、Ｙアドレス信号線からのＹアドレス信号によりＸアドレス信号線からのＸアドレス信号をオン／オフ制御する第１スイッチ素子と、画素電極毎に配設され、Ｘアドレス信号により映像信号線からの映像信号をオン／オフ制御して映像信号を画素電極に書き込む第２スイッチ素子とを表示部として有するものであり、そのことにより上記目的が達成される。
【００２３】
また、好ましくは、本発明の表示用制御基板において、同一のＸアドレス信号が入力される複数の各Ｘアドレス信号線毎に、一または複数系統の複数の色信号がそれぞれ入力される複数の映像信号線がそれぞれ配設されている。
【００２４】
さらに、好ましくは、本発明の表示用制御基板における表示部の周辺部に、Ｙアドレス信号線にＹアドレス信号を供給するＹアドレス信号駆動回路と、Ｘアドレス信号線にＸアドレス信号を供給するＸアドレス信号駆動回路とを有する。
【００２５】
本発明の表示装置は、請求項１〜３の何れかに記載の表示用制御基板の画素電極と対向基板の対向電極との間に表示媒体を挟持することにより表示画面の各画素部を形成するものであり、そのことにより上記目的が達成される。
【００２６】
また、好ましくは、本発明の表示装置における表示媒体は液晶層である。
【００２７】
上記構成により、以下、本発明の作用を説明する。
【００２８】
本発明では、ドライバ内蔵型の表示装置およびこれに用いる表示用制御基板において、従来のデータ信号線駆動回路を構成するバッファ部ＢＵＦおよびアナログスイッチ部ＡＳＷの代わりに、各画素部毎に映像信号書込用トランジスタを設けたので、表示部周辺のデータ信号線駆動回路に従来のバッファ部ＢＵＦおよびアナログスイッチ部ＡＳＷが不要となり、表示パネルの狭額縁化が図られる。
【００２９】
【発明の実施の形態】
以下、本発明の表示装置の実施形態１，２として液晶表示装置に適応させた場合について、図面を参照しながら説明する。
（実施形態１）
図１は、本発明の液晶表示装置に用いる表示用制御基板の要部構成を示すブロック回路図であり、図２は、図１の表示部における１画素部分の等価回路図である。なお、図２では画素電極自体は表現されておらず、等価回路的に各液晶セルＣｌｃの上側を画素電極３として表現し、また、各液晶セルＣｌｃの下側を対向電極４として表現している。
【００３０】
図１および図２において、この液晶表示装置１は、画面表示が行われる表示部２、この表示部２がある領域以外の周辺部に設けられ表示部２に対して画面表示を制御するＹアドレス線駆動回路ＹＡＤおよびＸアドレス線駆動回路ＸＡＤが設けられたスイッチ素子アレイ基板（表示用制御基板）と、この基板に対向配置され画素電極３に対して所定の間隙を保持している対向電極４を持つ対向基板（図示せず）と、周囲が封止され各基板間に狭持された表示媒体としての液晶層によって形成された液晶セルＣｌｃとを備えている。なお、この表示用制御基板は多結晶シリコンＴＦＴをベースにしている。
【００３１】
表示部２において、複数のＸアドレス信号線ＸＡＬ（ｊ）（１≦ｊ≦ｎ）と複数のＹアドレス信号線ＹＡＬ（ｉ）（１≦ｉ≦ｍ）とが互いにほぼ直交して配設され、Ｙアドレス信号線ＹＡＬ（ｉ）とほぼ平行でかつ交互に電荷蓄積容量電極線（Ｃｓライン）が配設されており、Ｘアドレス信号線ＸＡＬ（ｊ）とほぼ平行でかつ交互にビデオバスラインが配設されている。
【００３２】
隣接するＹアドレス信号線（ｉ），（ｉ＋１）とＸアドレス信号線ＸＡＬ（ｊ）およびビデオバスラインとで囲まれた各領域（マトリクス状の各格子）毎に画素部ＰＩＸ（ｉ，ｊ）がそれぞれ配設され、複数の画素部ＰＩＸが縦横方向（行列方向）にマトリクス状に配設されている。
【００３３】
１格子の画素部ＰＩＸ（ｉ，ｊ）毎に、１画素を形成するための画素電極３と、Ｙアドレス信号線ＹＡＬ（ｉ）のＹアドレス信号によりＸアドレス信号をオン／オフ制御する第１スイッチ素子（画素選択用トランジスタ）Ｔｒ１と、ビデオバスラインからの映像信号（ＶｉｄｅｏＲ，Ｖｉｄｅｏ ＧまたはＶｉｄｅｏ Ｂ）をＸアドレス信号によりオン／オフ制御する第２スイッチ素子（映像信号書込用トランジスタ）Ｔｒ２と、画素電極３に一端が接続され他端がＣｓラインに接続された画素電荷蓄積補助容量Ｃｓとを有している。複数のビデオバスラインの配列順に、三原色の色信号である映像信号（ＶｉｄｅｏＲ，Ｖｉｄｅｏ ＧまたはＶｉｄｅｏ Ｂ）が順次入力されている。なお、この色信号は三原色である必要はなく複数色の色信号の補色信号であってもよい。
【００３４】
第１スイッチ素子Ｔｒ１は、その一方の駆動端子（例えばソース電極）がＸアドレス信号線ＸＡＬ（ｊ）に接続され、その他方の駆動端子（例えばドレイン電極）が第２スイッチ素子Ｔｒ２の制御電極（ゲート電極）に接続され、その制御電極（ゲート電極）がＹアドレス信号線ＹＡＬ（ｉ）に接続されている。
【００３５】
第２スイッチ素子Ｔｒ２は、その一方の駆動端子（例えばソース電極）がビデオバスラインに接続され、その他方の駆動端子（例えばドレイン電極）が画素電極３に接続され、その制御電極（ゲート電極）が第１スイッチ素子Ｔｒ１のドレイン電極に接続されている。
【００３６】
一方、Ｙアドレス信号線駆動回路ＹＡＤは、Ｙアドレスシフトレジスタ部ＹＳＲを有し、１水平走査期間毎に、Ｙアドレスシフトレジスタ部ＹＳＲから液晶パネルの各Ｙアドレス信号線ＹＡＬ（ｉ）に、選択期間と非選択期間とのそれぞれに応じた信号電圧をＹアドレス信号として出力することによりＹアドレス信号線ＹＡＬ（ｉ）を選択駆動する。
【００３７】
Ｘアドレス信号線駆動回路ＸＡＤは、Ｘアドレスシフトレジスタ部ＸＳＲを有し、１水平走査期間内に、Ｘアドレスシフトレジスタ部ＸＳＲから液晶パネルの各Ｘアドレス信号線ＸＡＬ（ｊ）にパルス信号を出力することによりＸアドレス信号線ＸＡＬ（ｊ）を順次選択駆動し、選択されているＹアドレス信号線ＹＡＬ（ｉ）上にある１行分の各画素電極３のそれぞれに画像データをビデオバスラインから直接供給する。
【００３８】
Ｘアドレスシフトレジスタ部ＸＳＲから出力される同一タイミングの例えばＸアドレス信号Ｘｓｍｐ（１）が入力される複数本（ここでは３本）に分岐した例えばＸアドレス信号線ＸＡＬ（１）〜ＸＡＬ（３）のそれぞれに平行でかつ交互に、一系統の複数色（ここでは３原色；画像データの赤（Ｒ）、緑（Ｇ）および青（Ｂ））の色信号がそれぞれ入力される三本の各ビデオバスライン（各映像信号線）がそれぞれ配設されている。ここでは、赤（Ｒ），緑（Ｇ）および青（Ｂ）の３本の各ビデオバスラインに従い、例えばＸアドレス信号ＸＳｍｐ（１）がＸアドレス信号線ＸＡＬ（１）〜ＸＡＬ（３）に同時に入力され、三原色の画像データ（映像信号）を、連続する三つの画素部ＰＩＸに同時に書き込んで記憶するようになっている。
【００３９】
上記構成により、以下、本発明の液晶表示装置１の動作について、図３のタイミングチャートを用いて説明する。
【００４０】
まず、Ｙアドレス信号線駆動回路ＹＡＤにおいて、Ｙアドレスシフトレジスタ部ＹＳＲにスタートパルスＧ＿ＳＰとクロック信号Ｇ＿ＣＫが入力されると、Ｙアドレスシフトレジスタ部ＹＳＲはクロック信号Ｇ＿ＣＫに同期して、１水平走査期間毎に、Ｙアドレス信号線ＹＡＬ（１），ＹＡＬ（２），・・・ＹＡＬ（ｍ）にそれぞれ、Ｙアドレス信号ＹＳｍｐ（１），ＹＳｍｐ（２），・・・ＹＳｍｐ（ｍ）の各パルス信号をそれぞれ順次出力する。
【００４１】
また、Ｘアドレス信号線駆動回路ＸＡＤにおいても、Ｘアドレスシフトレジスタ部ＸＳＲにスタートパルスＳ＿ＳＰとクロック信号Ｓ＿ＣＫが入力されると、１水平走査期間内に、Ｘアドレスシフトレジスタ部ＸＳＲはクロック信号Ｓ＿ＣＫに同期して、Ｘアドレス信号線ＸＡＬ（１），ＸＡＬ（２），・・・ＸＡＬ（ｍ）にそれぞれ、Ｘサンプリング信号ＸＳｍｐ（１），ＸＳｍｐ（２），・・・ＸＳｍｐ（ｎ／３）の各パルス信号をそれぞれ供給する。
【００４２】
ここで、Ｙアドレス信号ＹＳｍｐ（ｉ）がオン状態のとき、即ち、Ｙアドレス信号線ＹＡＬ（ｉ）にパルス信号が出力されたとき、画素選択用トランジスタＴｒ１が導通状態になる。この導通状態の際に、Ｘアドレス信号ＸＳｍｐ（ｌ）（１≦ｌ≦ｎ／３）がオン状態になれば映像信号書込用トランジスタＴｒ２を導通させる。これによって、各ビデオバスラインの配列順にそれぞれ供給されている三原色の映像信号Ｖｉｄｅｏ＿Ｒ，Ｖｉｄｅｏ＿Ｇ，Ｖｉｄｅｏ＿Ｂがそれぞれ、対応する三つの画素部ＰＩＸ（ｉ，３ｌ−２）、ＰＩＸ（ｉ，３ｌ−１）、ＰＩＸ（ｉ，３ｌ）の映像信号書込用トランジスタＴｒ２をそれぞれ介して、各画素部ＰＩＸ（ｉ，３ｌ−２）、ＰＩＸ（ｉ，３ｌ−１）、ＰＩＸ（ｉ，３ｌ）の補助容量Ｃｓおよび液晶セルＣｌｃにそれぞれ書き込まれる。
【００４３】
次に、Ｘアドレス信号ＸＳｍｐ（ｌ）がオフ状態となると、映像信号書込用トランジスタＴｒ２が非導通状態となり、連続する三つの画素部ＰＩＸ（ｉ，３ｌ−２），ＰＩＸ（ｉ，３ｌ−１），ＰＩＸ（ｉ，３ｌ）の補助容量Ｃｓおよび液晶セルＣｌｃに書き込まれた三原色の各映像信号の表示電圧を保持する。
【００４４】
この映像信号書込用トランジスタＴｒ２が非導通状態となってから、Ｙアドレス信号ＹＳｍｐ（ｉ）がオフ状態となる。以上により、画面上で１行分の画素表示が可能となる。この１行分の画素表示を順次繰り返すことで、１画面分の映像を画面表示することが可能となる。
【００４５】
このように、マトリクス状に配設された複数の画素部ＰＩＸ（ｉ，ｊ）において、各画素部ＰＩＸ（ｉ，ｊ）毎に、画素選択用トランジスタと映像信号書込用トランジスタの２機能のトランジスタを設けたことにより、従来必要であった映像信号サンプリング用のアナログスイッチ部やそれを駆動するためのバッファ部が不要となって、表示パネルの額縁領域を占めている駆動回路を簡略化できる。これによって、大幅に表示パネルの狭額縁化を図ったドライバ内蔵型の液晶表示装置１を実現することができる。
（実施形態２）
上記実施形態１では、一系統の３原色の色信号（映像信号）がそれぞれ入力される三本のビデオバスラインから更にビデオバスラインを分岐して構成したが、本実施形態２では、複数系統（ここでは二系統）の３原色の色信号（映像信号）がそれぞれ入力される三本×２のビデオバスラインから更にビデオバスラインを分岐して構成する場合である。
【００４６】
図４は、本発明の液晶表示装置に用いる表示用制御基板の実施形態２を示すブロック回路図である。ここでは、上記実施形態１の説明（図１）と重複する部分についてはその説明を省略し、異なる部分についてのみ説明する。
【００４７】
図４においては、三原色の入力映像信号を２系統設けている。入力映像信号の１系統目をＶｉｄｅｏ＿Ｒ１，Ｖｉｄｅｏ＿Ｇ１，Ｖｉｄｅｏ＿Ｂ１とし、２系統目をＶｉｄｅｏ＿Ｒ２、Ｖｉｄｅｏ＿Ｇ２、Ｖｉｄｅｏ＿Ｂ２としている。１系統目は、奇数段のサンプリング列における三画素部の組に接続されており、２系統目は偶数段のサンプリング列における三画素部の組に接続されている。
【００４８】
即ち、Ｘアドレス線駆動回路ＸＡＤ’のＸアドレスシフトレジスタ部ＸＳＲから出力される同一タイミングの例えばＸアドレス信号Ｘｓｍｐ（１）が入力される複数本（ここでは６本）に分岐した例えばＸアドレス信号線ＸＡＬ（１）〜ＸＡＬ（３），ＸＡＬ（４）〜ＸＡＬ（６）のそれぞれに平行でかつ交互に、二系統（一系統目の３原色と二系統目の３原色）の各色信号がそれぞれ入力される六本の各ビデオバスライン（各映像信号線）がそれぞれ配設されている。ここでは、赤（Ｒ），緑（Ｇ）および青（Ｂ）の３本×２の各ビデオバスラインに従い、例えばＸアドレス信号ＸＳｍｐ（１）がＸアドレス信号線ＸＡＬ（１）〜ＸＡＬ（６）に同時に入力され、三原色の画像データ（映像信号）を、連続する三画素部ＰＩＸ（奇数段）および三画素部ＰＩＸ（偶数段）に同時に書き込んで記憶するようになっている。これにより、２系統のビデオバスライン（入力映像信号線）を持つ表示部２Ａを有する液晶表示装置１Ａが構成される。
【００４９】
このように、入力映像信号を２系統設けることで、各系統に対する負荷が軽減されるため、入力映像信号の振幅を１系統だけの場合に比べて小さくすることができ、データ信号線であるビデオバスラインの充電が容易になる。また、この場合、サンプリング周波数を低下させることもでき、いわゆる制御性能が向上する。なお、入力映像信号は２系統には限らずこれ以外の複数系統であってもよいし、また、本発明は、液晶表示装置１，１Ａ以外の表示装置、例えばエレクトロルミネッセンス（ＥＬ）表示装置などの表示装置にも実現可能である。
【００５０】
以上により、上記実施形態１，２によれば、ドライバ内蔵型の液晶表示装置１，１Ａにおいて、画素選択用トランジスタおよび画素記憶用トランジスタ（映像信号書込用トランジスタ）の２機能のトランジスタからなる画素スイッチ部のように、画素記憶（映像信号書込）に関与する素子類に集約すことにより、従来必要であったアナログスイッチ部ＡＳＷおよびそれを駆動するためのバッファ部ＢＵＦが不要となり、表示パネルの狭額縁化を図った液晶表示装置１，１Ａなどの表示装置を実現することができる。
【００５１】
なお、上記実施形態１では、画像データの入力数が三原色の赤（Ｒ）、緑（Ｇ）および（青）の３線であり、上記実施形態２では、さらに１系統を追加した二系統の６線から三原色の画像データを供給するようにしたが、これらの画像データは補色データであってもよい。
【００５２】
また、言うまでもないことであるが、本発明の原理を本明細書の好適な実施形態において、記述および図解をし、本発明が、これらの原理を逸脱することなく整理し、および詳細に展開することで、各種変更され得る。
【００５３】
【発明の効果】
以上により、本発明によれば、画素部毎に、画素選択用の第１スイッチ素子と映像信号書込用の第２スイッチ素子を設けたため、従来必要であったアナログスイッチ部やそれを駆動するためのバッファ部が不要になり、表示パネルの狭額縁化が実現できる。
【００５４】
また、入力映像信号を２系統設けたため、各入力映像信号に対する負荷が軽減されて、入力映像信号の振幅を下げることができ、これによて、データ信号線の充電を容易にすることができ、しかも、サンプリング周波数を低下させることもでき、省エネ化と共に制御性能向上の効果も奏する。
【図面の簡単な説明】
【図１】本発明の液晶表示装置に用いる表示用制御基板の実施形態１を示すブロック回路図である。
【図２】図１の表示部における１画素部分の等価回路図である。
【図３】図１の表示用制御基板における各信号波形を示すタイミングチャートである。
【図４】本発明の液晶表示装置に用いる表示用制御基板の実施形態２を示すブロック回路図である。
【図５】従来の液晶表示装置に用いられる表示用制御基板の要部構成を示すブロック図である。
【図６】図５の表示部における１画素部分の等価回路図である。
【図７】図５のサンプリング部の詳細構成を示す回路図である。
【符号の説明】
１，１Ａ 液晶表示装置
２，２Ａ 表示部
３ 画素電極
４ 対向電極
Ｔｒ１ 第１スイッチ素子（画素選択用トランジスタ）
Ｔｒ２ 第２スイッチ素子（映像信号書込用トランジスタ）
Ｃｌｃ 液晶セル
Ｃｓ 画素電荷蓄積補助容量
ＰＩＸ 画素部
ＸＡＤ、ＸＡＤ’ Ｘアドレス線駆動回路
ＸＡＬ Ｘアドレス信号線
Ｖｉｄｅｏ Ｒ，Ｖｉｄｅｏ Ｇ，Ｖｉｄｅｏ Ｂ 映像信号（画像データ）
ＹＡＤ Ｙアドレス線駆動回路
ＹＡＬ Ｙアドレス信号線[0001]
TECHNICAL FIELD OF THE INVENTION
INDUSTRIAL APPLICABILITY The present invention is applicable to various fields such as various computer-based OA (office automation) devices, AV (audio visual) devices, game devices, and television receivers, and is a liquid crystal display device driven by active matrix. And a display control board used therein.
[0002]
[Prior art]
2. Description of the Related Art A conventional active matrix image display device is widely used as a display device replacing a cathode ray tube (CRT) for display devices of various information processing apparatuses, portable televisions, wall-mounted televisions, and the like. In particular, in recent years, it has been attracting attention as a portable display device that can be made more compact, thinner and lighter, and is often used for portable information processing equipment such as a so-called notebook personal computer. Have been.
[0003]
Among such liquid crystal display devices, in particular, a thin film transistor (hereinafter abbreviated as TFT) formed of polycrystalline silicon (hereinafter abbreviated as P-Si) is provided for each pixel portion as a switching element, and the same is applied. Research and development of a so-called active matrix type liquid crystal display device with a built-in driver, in which a TFT having a structure is provided with a drive circuit on the periphery of a switching element array substrate (display control substrate), are being actively conducted.
[0004]
Here, a configuration example of the above-mentioned conventional active matrix type image display device and its operation will be described.
[0005]
FIG. 5 is a block diagram showing a main circuit configuration of a display control board used in a conventional liquid crystal display device, and FIG. 6 is an equivalent circuit diagram of one pixel portion in the display section of FIG.
[0006]
5 and 6, a liquid crystal display device 100 includes a display unit 101 on which a screen is displayed, a scanning signal line driving circuit GD and a data signal line driving circuit SD provided around the display unit 101 and controlling the screen display. , A switch element array substrate (display control substrate), an opposing substrate (not shown) disposed opposite to the substrate, and a liquid crystal layer as a display medium which is sealed between the substrates and whose periphery is sealed. (Not shown).
[0007]
The display unit 101 is adjacent to a plurality of scanning signal lines GL (i) (1 ≦ i ≦ m) and a plurality of data signal lines SL (j) (1 ≦ j ≦ n) wired so as to cross each other. A plurality of pixel electrodes 102 arranged in regions surrounded by the respective scanning signal lines GL (i) and GL (i + 1) and the respective data signal lines SL (j) and SL (j + 1); A TFT switching element (hereinafter, referred to as a pixel switch Tr) for controlling on / off between the data signal lines SL (j) by the scanning signal of the scanning signal line GL (i), and a pixel electrode at a subsequent stage of the pixel switch Tr One end is connected to 102 and the other end is connected to a charge storage capacitor electrode line (Cs line). The pixel portion PIX (i, j) is configured by the pixel electrode 102, the pixel switch Tr, and the pixel charge storage auxiliary capacitance Cs, and the plurality of pixel portions PIX (i, j) are arranged in a matrix. I have. As a result, display data is written from the data signal line SL (j) to each pixel electrode 102 for each selected scanning signal line GL (i), and the liquid crystal layer is driven for each pixel unit PIX (i, j). Is displayed on the screen.
[0008]
Next, a display driving circuit system will be described. However, the driving circuit system is not limited to a so-called driver built-in type liquid crystal display device in which a P-Si TFT is used as a pixel switch Tr and is directly formed on the same substrate. Alternatively, a shift register type liquid crystal driving circuit IC or the like may be used.
[0009]
The data signal line driving circuit SD has an X address shift register unit XSR and a sampling unit SMP, and selectively drives the data signal line SL (j).
[0010]
The X address shift register unit XSR operates in response to an externally supplied clock S_CK, sequentially transfers an externally supplied start pulse S_SP, and performs a sampling pulse Smp (l) (1 ≦ l ≦) for each stage. n / 3).
[0011]
As shown in FIG. 7, the sampling section SMP has a buffer section BUF and an analog switch section ASW, and sequentially samples video signals every one horizontal period, and uses the sampled data as image data as each data signal line SL ( j) are sequentially output.
[0012]
The buffer unit BUF amplifies the current of the sampling pulse Smp (l) to generate a final sampling pulse.
[0013]
The analog switch unit ASW sequentially performs opening / closing operations (switching) according to the respective final sampling pulses from the buffer unit BUF, and converts AC video signals Video_R, Video_G, and Video_B from the video bus line within one horizontal period, respectively. Each data signal line SL (j) is sequentially sampled, and a video signal is written to the selected pixel unit PIX (i, j) for one row in a dot-sequential manner.
[0014]
The operation of the conventional liquid crystal display device 100 having the above configuration will be described.
[0015]
First, when a scan signal is output from the scan signal line drive circuit GD to the scan signal line GL (i), each row of pixel switches Tr connected to the scan signal line GL (i) is turned on. State.
[0016]
At this time, the analog switch unit ASW of the data signal line driving circuit SD supplies image data obtained by sampling a video signal from the video bus line to the data signal line SL (j) within one horizontal scanning period, and temporarily supplies the data signal to the data signal line SL (j). It is stored in a line charge storage capacitor (not shown). Note that the data signal line charge storage capacitance is the capacitance formed between each data signal line SL (j) and each pixel electrode 102, each scanning signal line GL (i), each Cs line, and the counter electrode 103. That is.
[0017]
The charge (image data) stored in the data signal line charge storage capacitor is supplied from the data signal line SL (j) to the pixel charge storage capacitor via the corresponding pixel switch Tr, is stored, and has the voltage ( Image data) is written to the pixel electrode 102. Then, this voltage is applied to the liquid crystal cell (liquid crystal capacitance) Clc, light modulation corresponding to the potential is performed, and display of one pixel on the screen is performed.
[0018]
During the one horizontal scanning period, when the pixel switches Tr for one row are turned on, the plurality of data signal lines SL (j) arranged in the vertical direction are changed from one of the right and left ends to the other end by the data signal line driving circuit SD. Are sequentially selected, and the display of one line on the screen is performed.
[0019]
On the scanning signal line GL (i) side arranged in the horizontal direction, sampling data (image data) of a video signal is sequentially written to each pixel portion (i, j) corresponding to one scanning signal line GL (i). Then, the next scanning signal line GL (i + 1) is selected. Such an operation of selecting the scanning signal line GL (i) is performed line-sequentially from top to bottom or in the reverse direction, and when this scanning selection reaches the last scanning signal line GL (m), the scanning operation again starts. And the line sequential scanning operation and the dot sequential data supply operation are repeated. By repeating such an operation, an image of the entire screen of the liquid crystal display device 100 is displayed, and one frame (or one field) of the screen is formed every vertical scanning period.
[0020]
[Problems to be solved by the invention]
The above-described conventional driver-equipped display device includes an analog switch portion ASW constituting a data signal line drive circuit and a buffer portion BUF for driving the same, and these are compared with the X address shift register portion XSR. Therefore, there is a problem that the panel frame area becomes large with respect to the panel display unit because the panel occupies a large area.
[0021]
An object of the present invention is to solve the above-mentioned conventional problems and to provide a display device with a built-in driver and a display control board that can reduce the frame of the display panel.
[0022]
[Means for Solving the Problems]
The display control board according to the present invention includes a plurality of Y address signal lines and a plurality of X address signal lines arranged so as to cross each other, and a plurality of video signals arranged in parallel and alternately with the X address signal lines. A plurality of pixel electrodes disposed in each area surrounded by a line, an adjacent Y address signal line, an X address signal line, and a video signal line; and a plurality of pixel electrodes disposed for each pixel electrode. A first switch element for controlling on / off of the X address signal from the X address signal line by the Y address signal, and on / off control of the video signal from the video signal line by the X address signal And a second switch element for writing a video signal to the pixel electrode as a display unit, thereby achieving the above object.
[0023]
Preferably, in the display control board of the present invention, a plurality of images to which one or a plurality of color signals are respectively input for each of a plurality of X address signal lines to which the same X address signal is input. Signal lines are provided respectively.
[0024]
More preferably, a Y-address signal driving circuit for supplying a Y-address signal to a Y-address signal line and an X-signal for supplying an X-address signal to an X-address signal line are provided around the display section of the display control board of the present invention. An address signal driving circuit.
[0025]
The display device of the present invention forms each pixel portion of the display screen by sandwiching a display medium between the pixel electrode of the display control substrate according to any one of claims 1 to 3 and the counter electrode of the counter substrate. This achieves the above object.
[0026]
Preferably, the display medium in the display device of the present invention is a liquid crystal layer.
[0027]
The operation of the present invention having the above configuration will be described below.
[0028]
According to the present invention, in a display device with a built-in driver and a display control board used for the same, instead of the buffer unit BUF and the analog switch unit ASW constituting the conventional data signal line driving circuit, a video signal writing unit is provided for each pixel unit. Since the embedded transistor is provided, the conventional buffer unit BUF and analog switch unit ASW are not required in the data signal line driving circuit around the display unit, and the frame width of the display panel can be reduced.
[0029]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a case where the display device according to the first and second embodiments of the present invention is applied to a liquid crystal display device will be described with reference to the drawings.
(Embodiment 1)
FIG. 1 is a block circuit diagram showing a main configuration of a display control substrate used in the liquid crystal display device of the present invention, and FIG. 2 is an equivalent circuit diagram of one pixel portion in the display section of FIG. In FIG. 2, the pixel electrode itself is not represented, and the upper side of each liquid crystal cell Clc is represented as a pixel electrode 3 and the lower side of each liquid crystal cell Clc is represented as a counter electrode 4 in an equivalent circuit. I have.
[0030]
1 and 2, a liquid crystal display device 1 includes a display unit 2 on which a screen is displayed, and a Y address which is provided in a peripheral portion other than a region where the display unit 2 is located and controls the screen display on the display unit 2. A switch element array substrate (display control substrate) provided with a line drive circuit YAD and an X address line drive circuit XAD, and an opposing electrode 4 arranged opposite to the substrate and holding a predetermined gap with respect to the pixel electrode 3 , And a liquid crystal cell Clc formed of a liquid crystal layer as a display medium, which is sealed between the substrates and has a periphery sealed. The display control substrate is based on a polycrystalline silicon TFT.
[0031]
In the display unit 2, a plurality of X address signal lines XAL (j) (1 ≦ j ≦ n) and a plurality of Y address signal lines YAL (i) (1 ≦ i ≦ m) are arranged substantially orthogonal to each other. , And a charge storage capacitor electrode line (Cs line) is arranged substantially in parallel and alternately with the Y address signal line YAL (i), and the video bus line is substantially parallel and alternately arranged with the X address signal line XAL (j). Are arranged.
[0032]
A pixel portion PIX (i, j) is provided for each region (each matrix-like lattice) surrounded by adjacent Y address signal lines (i) and (i + 1), X address signal line XAL (j) and video bus line. Are arranged, and a plurality of pixel units PIX are arranged in a matrix in the vertical and horizontal directions (matrix direction).
[0033]
For each pixel unit PIX (i, j) of one grid, a pixel electrode 3 for forming one pixel and a first address for turning on / off an X address signal by a Y address signal of a Y address signal line YAL (i). A switching element (pixel selection transistor) Tr1 and a video signal (VideoR, Video) from a video bus line G or Video B) a second switch element (video signal writing transistor) Tr2 for controlling on / off of the pixel signal by an X address signal, and a pixel charge storage auxiliary capacitor Cs having one end connected to the pixel electrode 3 and the other end connected to the Cs line. And Video signals (VideoR, Video) which are color signals of three primary colors are arranged in the order of arrangement of the plurality of video bus lines. G or Video B) are sequentially input. The color signals need not be the three primary colors, and may be complementary color signals of a plurality of color signals.
[0034]
The first switch element Tr1 has one drive terminal (for example, a source electrode) connected to the X address signal line XAL (j), and the other drive terminal (for example, a drain electrode) has a control electrode (for example, a drain electrode) for the second switch element Tr2. (Gate electrode), and its control electrode (gate electrode) is connected to the Y address signal line YAL (i).
[0035]
The second switch element Tr2 has one drive terminal (eg, source electrode) connected to the video bus line, the other drive terminal (eg, drain electrode) connected to the pixel electrode 3, and its control electrode (gate electrode). Are connected to the drain electrode of the first switch element Tr1.
[0036]
On the other hand, the Y address signal line drive circuit YAD has a Y address shift register section YSR, and selects a Y address signal line YAL (i) of the liquid crystal panel from the Y address shift register section YSR every horizontal scanning period. A signal voltage corresponding to each of the period and the non-selection period is output as a Y address signal to selectively drive the Y address signal line YAL (i).
[0037]
The X address signal line drive circuit XAD has an X address shift register section XSR, and outputs a pulse signal from the X address shift register section XSR to each X address signal line XAL (j) of the liquid crystal panel within one horizontal scanning period. Then, the X address signal lines XAL (j) are sequentially selected and driven, and image data is supplied from the video bus line to each of the pixel electrodes 3 for one row on the selected Y address signal line YAL (i). Supply directly.
[0038]
For example, X address signal lines XAL (1) to XAL (3) branched into a plurality (three in this case) of, for example, X address signals Xsmp (1) at the same timing output from the X address shift register unit XSR. And three color signals of one system of plural colors (here, three primary colors; red (R), green (G), and blue (B) of image data) are input in parallel with each other. Video bus lines (each video signal line) are provided. Here, for example, the X address signal XSmp (1) is applied to the X address signal lines XAL (1) to XAL (3) according to the three video bus lines of red (R), green (G) and blue (B). The image data (video signals) of the three primary colors, which are simultaneously input, are simultaneously written and stored in three consecutive pixel units PIX.
[0039]
The operation of the liquid crystal display device 1 according to the present invention having the above configuration will be described below with reference to the timing chart of FIG.
[0040]
First, in the Y address signal line drive circuit YAD, when the start pulse G_SP and the clock signal G_CK are input to the Y address shift register YSR, the Y address shift register YSR synchronizes with the clock signal G_CK for one horizontal scanning period. Each pulse of the Y address signal YSmp (1), YSmp (2),... YSmp (m) is applied to the Y address signal lines YAL (1), YAL (2),. The signals are sequentially output.
[0041]
Also in the X address signal line drive circuit XAD, when the start pulse S_SP and the clock signal S_CK are input to the X address shift register XSR, the X address shift register XSR receives the clock signal S_CK within one horizontal scanning period. In synchronization, X sampling signals XSmp (1), XSmp (2),... XSmp (n / 3) are respectively applied to X address signal lines XAL (1), XAL (2),. Are respectively supplied.
[0042]
Here, when the Y address signal YSmp (i) is turned on, that is, when a pulse signal is output to the Y address signal line YAL (i), the pixel selection transistor Tr1 is turned on. When the X address signal XSmp (l) (1 ≦ l ≦ n / 3) is turned on during this conduction state, the video signal writing transistor Tr2 is rendered conductive. As a result, the video signals Video_R, Video_G, and Video_B of the three primary colors, which are respectively supplied in the arrangement order of the video bus lines, respectively correspond to the three corresponding pixel units PIX (i, 31-2) and PIX (i, 31-1). , PIX (i, 3l) via the video signal writing transistor Tr2, the auxiliary capacitance of each pixel unit PIX (i, 31-2), PIX (i, 31-1), PIX (i, 31) Written to Cs and the liquid crystal cell Clc, respectively.
[0043]
Next, when the X address signal XSmp (l) is turned off, the video signal writing transistor Tr2 becomes non-conductive, and three consecutive pixel units PIX (i, 31-2) and PIX (i, 31-). 1), the display voltages of the video signals of the three primary colors written in the auxiliary capacitance Cs of the PIX (i, 31) and the liquid crystal cell Clc are held.
[0044]
After the video signal writing transistor Tr2 is turned off, the Y address signal YSmp (i) is turned off. As described above, one line of pixels can be displayed on the screen. By sequentially repeating the display of the pixels for one row, it is possible to display the video for one screen on the screen.
[0045]
As described above, in a plurality of pixel units PIX (i, j) arranged in a matrix, two functions of a pixel selection transistor and a video signal writing transistor are provided for each pixel unit PIX (i, j). The provision of the transistor eliminates the need for an analog switch unit for sampling a video signal and a buffer unit for driving the same, which are conventionally required, and simplifies the drive circuit occupying the frame area of the display panel. . As a result, it is possible to realize the liquid crystal display device 1 with a built-in driver in which the frame of the display panel is greatly reduced.
(Embodiment 2)
In the first embodiment, a video bus line is further branched from three video bus lines to which one system of three primary color signals (video signals) are respectively input. In this case, a video bus line is further branched from three × 2 video bus lines to which color signals (video signals) of three primary colors (here, two systems) are input.
[0046]
FIG. 4 is a block circuit diagram showing Embodiment 2 of the display control board used in the liquid crystal display device of the present invention. Here, a description of the same parts as those of the first embodiment (FIG. 1) will be omitted, and only different parts will be described.
[0047]
In FIG. 4, two primary color input video signals are provided. The first system of the input video signal is Video_R1, Video_G1, and Video_B1, and the second system is Video_R2, Video_G2, and Video_B2. The first system is connected to a set of three pixel units in an odd-numbered sampling column, and the second system is connected to a set of three pixel units in an even-numbered sampling column.
[0048]
That is, for example, the X address signal branched into a plurality of (here, six) input X timing signals Xsmp (1) at the same timing output from the X address shift register unit XSR of the X address line driving circuit XAD ' The color signals of the two systems (the three primary colors of the first system and the three primary colors of the second system) are parallel to and alternately with the lines XAL (1) to XAL (3) and XAL (4) to XAL (6), respectively. Six video bus lines (video signal lines) to be input respectively are provided. Here, for example, X address signal XSmp (1) is applied to X address signal lines XAL (1) to XAL (6) in accordance with each of three video bus lines of red (R), green (G), and blue (B). ), The image data (video signals) of the three primary colors are simultaneously written and stored in the continuous three-pixel portion PIX (odd-numbered stage) and three-pixel portion PIX (even-numbered stage). Thus, a liquid crystal display device 1A having a display unit 2A having two video bus lines (input video signal lines) is configured.
[0049]
Thus, by providing two input video signals, the load on each system is reduced, so that the amplitude of the input video signal can be reduced as compared to the case of only one system, and the video signal which is a data signal line The charging of the bus line becomes easy. Further, in this case, the sampling frequency can be reduced, and so-called control performance is improved. Note that the input video signal is not limited to two systems, and may be a plurality of systems other than the above. Further, the present invention provides a display device other than the liquid crystal display devices 1 and 1A, such as an electroluminescence (EL) display device. It can be realized also in the display device.
[0050]
As described above, according to the first and second embodiments, in the liquid crystal display device 1 or 1A with a built-in driver, the pixel including the transistor having two functions of the pixel selection transistor and the pixel storage transistor (video signal writing transistor) is used. By integrating the elements related to pixel storage (video signal writing) like the switch section, the analog switch section ASW and the buffer section BUF for driving the analog switch section which are conventionally required become unnecessary. It is possible to realize a display device such as the liquid crystal display device 1 or 1A in which the frame is narrowed.
[0051]
In the first embodiment, the number of input image data is three lines of red (R), green (G), and (blue) of the three primary colors. In the second embodiment, two lines of one system are further added. Although image data of three primary colors is supplied from six lines, these image data may be complementary color data.
[0052]
It should also be understood that the principles of the invention are described and illustrated in preferred embodiments herein, and that the invention is organized and developed in detail without departing from these principles. Thus, various changes can be made.
[0053]
【The invention's effect】
As described above, according to the present invention, since the first switch element for selecting a pixel and the second switch element for writing a video signal are provided for each pixel section, an analog switch section and a conventionally required analog switch section are driven. A buffer section is not required, and the frame of the display panel can be narrowed.
[0054]
Further, since two input video signals are provided, the load on each input video signal is reduced, and the amplitude of the input video signal can be reduced, thereby facilitating charging of the data signal line. In addition, the sampling frequency can be reduced, and the effect of energy saving and improvement of control performance can be obtained.
[Brief description of the drawings]
FIG. 1 is a block circuit diagram showing Embodiment 1 of a display control board used in a liquid crystal display device of the present invention.
FIG. 2 is an equivalent circuit diagram of one pixel portion in the display unit of FIG.
FIG. 3 is a timing chart showing signal waveforms in the display control board of FIG. 1;
FIG. 4 is a block circuit diagram showing Embodiment 2 of a display control board used in the liquid crystal display device of the present invention.
FIG. 5 is a block diagram showing a main configuration of a display control board used in a conventional liquid crystal display device.
6 is an equivalent circuit diagram of one pixel portion in the display unit of FIG.
FIG. 7 is a circuit diagram illustrating a detailed configuration of a sampling unit in FIG. 5;
[Explanation of symbols]
1, 1A Liquid crystal display device 2, 2A Display unit 3 Pixel electrode 4 Counter electrode Tr1 First switch element (pixel selection transistor)
Tr2 second switch element (transistor for writing video signal)
Clc Liquid crystal cell Cs Pixel charge storage auxiliary capacitance PIX Pixel unit XAD, XAD 'X address line drive circuit XAL X address signal line Video R, Video G, Video B Video signal (image data)
YAD Y address line drive circuit YAL Y address signal line