JP2004004876A

JP2004004876A - Liquid crystal display device and driving method thereof

Info

Publication number: JP2004004876A
Application number: JP2003161354A
Authority: JP
Inventors: Yojiro Matsueda; 松枝　洋二郎
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-06-05
Filing date: 2003-06-05
Publication date: 2004-01-08

Abstract

【目的】ＴＦＴ型液晶表示装置において画素ＴＦＴに与える電圧を最適値に設定することにより、充分な書込み特性と保持特性を確保する。
【構成】薄膜トランジスタである画素ＴＦＴと、画素ＴＦＴに接続された画素電極と、画素ＴＦＴに接続された保持容量とを各画素に備え、画素ＴＦＴのゲートに選択パルスを供給し、画素電極に対して液晶を挟んで対向する対向電極には交流駆動するための電圧振幅を与えてなり、保持容量は、前段の前記走査線との間に容量が形成され、画素ＴＦＴのゲートに供給される選択パルスが、高レベル電圧と、２レベルの低レベル電圧とを有し、選択パルスの２レベルの低レベル電圧を、対向電極に与えられる電圧変化に同期して切り換える
【選択図】　　　図１[Object] To secure sufficient writing characteristics and holding characteristics by setting a voltage applied to a pixel TFT to an optimum value in a TFT type liquid crystal display device.
In each pixel, a pixel TFT which is a thin film transistor, a pixel electrode connected to the pixel TFT, and a storage capacitor connected to the pixel TFT are provided. A voltage amplitude for AC driving is applied to the opposing electrodes with the liquid crystal interposed therebetween, and a storage capacitor is formed between the scanning line of the previous stage and a storage capacitor which is supplied to the gate of the pixel TFT. The pulse has a high-level voltage and a two-level low-level voltage, and switches the two-level low-level voltage of the selection pulse in synchronization with a voltage change applied to the counter electrode.

Description

【０００１】
【産業上の利用分野】
本発明は、ＴＦＴ（薄膜トランジスタ）型液晶表示装置に関し、特に所定の電源電圧条件に設定された走査ドライバに関する。
【０００２】
【従来の技術】
一般に、一枚の絶縁基板上に駆動回路をも一体的に形成したＴＦＴ型液晶表示装置の回路構成は、図１３に示すように、絶縁基板１内に画素マトリクス部１０，Ｘドライバ部（データドライバ部又は信号線駆動回路部）２０，Ｙドライバ部（走査線駆動回路部）３０の３つの部分が薄膜技術により形成されている。画素マトリクス部１０は、格子状に配置された信号線Ｘ１，Ｘ２，Ｘ３〜及び走査線Ｙ１，Ｙ２，〜とそれらの交点に配置された画素ＴＦＴ（Ｔ_１１〜）とを有している。各画素ＴＦＴのソース電極Ｓは信号線Ｘに、ゲート電極Ｇは走査線Ｙに、ドレイン電極Ｄは画素電極ａにそれぞれ接続されている。画素電極ａは対向電極ｂと数μｍの間隙を介して向かい合っており、この間隙には液晶が封入されている。この液晶の容量Ｃ_ｌｃは画像信号を記憶する蓄積容量として働く。なお、液晶容量Ｃ_ｌｃに蓄積された電荷は液晶のリーク電流によって放電してしまうため、液晶に書き込まれた電圧の何割かが失われることになるが、これを防止するために、画素マトリクス部では液晶容量Ｃ_ｌｃと並列に保持容量を付加する場合も多い（図示せず）。
【０００３】
一方、Ｘドライバ部２０は信号線Ｘ１，Ｘ２，Ｘ３〜に画像データを書き込むデータドライバである。このＸドライバ部２０はデータ信号の方式によりアナログ方式とデジタル方式とがある。また、信号線１本ずつに順番にデータ信号を書き込む点順次駆動方式と、すべての信号線に一斉にデータ信号を書き込む線順次駆動方式とがある。図１３の回路はアナログ点順次駆動方式の一例を示し、Ｘドライバ部２０は、シフトレジスタ２２とアナログスイッチを用いたサンプリング回路２４とで構成されている。このサンプリング回路２４はシフトレジスタ２２から送出された選択パルスＱ_１，Ｑ_２，Ｑ_３〜のタイミングに応じてビデオライン２６ａ，２６ｂ，２６ｃの画像信号（３原色信号Ｖｉｄ（Ｒ），Ｖｉｄ（Ｇ），Ｖｉｄ（Ｂ））を信号線Ｘ１，Ｘ２，Ｘ３〜に書き込む。他方、Ｙドライバ部３０は走査線Ｙ１，Ｙ２，〜を選択する回路で、シフトレジスタ３２とバッファ回路３４とを有している。なお、ＣＬＸはシフトレジスタ２２のタイミングパルスの転送速度を決定する転送クロックの入力端子、ＣＬＸ（バー）はその反転クロックの入力端子、Ｖ_ｄｄｘはＸドライバ部２０の正電源端子、Ｖ_ｓｓｘはＸドライバ部２０の負電源端子、ＤＸＩＮはシフトレジスタ２２のスタートパルス入力端子、ＤＹＩＮはシフトレジスタ３２のスタートパルス入力端子、Ｖ_ｄｄｙはＹドライバ部３０の正電源端子、Ｖ_ｓｓｙはＹドライバ部３０の負電源端子、ＣＬＹはシフトレジスタ３２のタイミングパルスの転送速度を決定する転送クロックの入力端子、ＣＬＹ（バー）はその反転クロックの入力端子、Ｖ_ｃｏｍは対向電極ｂに電圧を印加する共通電源端子である。
【０００４】
ドライバ内蔵型のＴＦＴ液晶表示装置は、駆動用ＩＣが不要であり、そのＩＣの実装工程も必要ないので、製造工程の短縮化による低コストの液晶表示装置が実現できる。また、ＴＦＴ駆動回路はＩＣを実装できないような微細な画素ピッチにも充分対応できるため、高精細化に適し、しかもその面積は必要最低限で済むため装置の小型軽量化も可能となる。更に、駆動回路を一体形成することによって強固な表示装置モジュールが実現でき、高い信頼性が得られる。
【０００５】
【発明が解決しようとする課題】
このように、ＴＦＴによる周辺駆動回路の一体形成化には多くの利点があるが、ＴＦＴ回路には通常のＩＣには無い問題点がある。即ち、ＴＦＴは通常は非結晶や多結晶の半導体膜を用いるため、電界効果移動度が低く、特性のバラツキも大きい。これを解消するには高い電圧で駆動する必要が生じ、特性バラツキに対しても動作マージンを大きくとる必要がある。また表示パネルは絶縁基板を用いているので、ＴＦＴ回路に対しシールドするのが困難であり、ノイズの影響を受け易い。従って、ＴＦＴ回路は最適化された駆動条件でなければ充分な性能を発揮できない。
【０００６】
一方、どの方式の駆動回路もすべてシフトレジスタ２２，３２によってタイミングパルスを転送し、Ｘドライバ部２０のサンプリング回路２４やＹドライバ部３０のバッファ３４を動作させている。これらシフトレジスタ２２，３２の動作速度は画素数に依存し、画素数が増大するとともにその動作速度も速くしなければならない。そして近年、ＴＦＴ表示パネルの高精細化より画素数（１０万画素以上）が増大し、Ｘドライバ部２０及びＹドライバ部３０の一層の高速化が要求される。そこで、ＴＦＴの製造プロセスの改良（固相成長法，レーザ・アニールによる結晶性の改善や水素化処理によるダングリングボンドの解消など）によって移動度を向上させる試みがなされている。ところが、このようにＴＦＴの移動度を向上させ駆動回路の動作速度の高速化を図ると、前述した問題点が助長され、例えば次のような問題点が顕在化することが分かった。
【０００７】
▲１▼シフトレジスタの誤動作
シフトレジスタの誤動作は、図１４に示すようなクロックＣＬと１８０°位相のずれた反転クロックＣＬ（バー）との間のタイミングのずれ（クロックのずれ）や立ち上がり又は立ち下がり波形のなまりによって生じるが、一般にＴＦＴの移動度が向上するとＴＦＴの動作が非常にセンシティブになるので、クロックの波形の微妙なずれや波形なまりによってＴＦＴは簡単に誤動作してしまう。また、ＰチャネルＦＦＴとＮチャネルＴＦＴのしきい値電圧が非対称な場合にも誤動作を生じるが、移動度が高くなるほど両チャネルのしきい値の非対称性が大きく影響し、誤動作が生じ易くなる。
【０００８】
▲２▼表示画像にノイズが発生
ＴＦＴ液晶表示装置の内蔵駆動回路などでは絶縁基板上に長い配線を引き回すため、基板がシールド層として働く半導体基板とは異なり、配線容量等などによるノイズの影響を受け易く、表示画像にノイズが発生し、表示品質の劣化を招く。例えば、図１５に示すＸドライバ部２０においてはすべてのクロックラインとビデオラインとの間に配線容量が寄生する。そして各ビデオラインの配線容量はそれぞれ異なるため、表示画像には固定パターンノイズやジッタが生じ易い。
【０００９】
上述のように、ドライバ内蔵型のＴＦＴ液晶表示装置においては高精細度を追求すればするほど例えばシフトレジスタの誤動作やノイズ発生により表示品質が問題となる。シフトレジスタの誤動作は入力されるクロック波形などに起因するものであるが、クロックラインの配線容量も影響している。従って、ドライバ内蔵型のＴＦＴ液晶表示装置においては不可避的にシフトレジスタの誤動作やノイズ発生が生じるものと言える。このような不具合の他、後述するように、高精細化（高速駆動化）に伴い画素ＴＦＴなどへの書込み不足や保持特性の劣化も顕在化する。かかる状況に鑑み、本発明者は長年の液晶表示装置の研究において、これらの誤動作やノイズ発生等が電源電圧の値や信号強度等の電圧に敏感に影響されるものであり、特に電源電圧を上げると増大する傾向にあることを見出した。そこで、本発明の課題は、ＴＦＴ液晶表示装置の所要の電源電圧に着眼し、これを最適化することにより更なる高精細化に対応可能のＴＦＴ液晶表示装置を実現することにある。
【００１０】
【課題を解決するための手段】
本発明の液晶表示装置は、薄膜トランジスタである画素ＴＦＴと、前記画素ＴＦＴに接続された画素電極と、前記画素ＴＦＴに接続された保持容量とを各画素に備え、前記画素ＴＦＴのゲートに走査線を介して選択パルスを供給する走査線駆動回路を有し、前記画素電極に対して液晶を挟んで対向する対向電極には交流駆動するための電圧振幅を与えてなる液晶表示装置において、
前記保持容量は、前段の前記走査線との間に容量を形成してなり、
前記走査線駆動回路から供給される選択パルスが、高レベル電圧と、２レベルの低レベル電圧とを有してなり、前記選択パルスの２レベルの低レベル電圧は、前記対向電極に与えられる電圧変化に同期して切り換わる
ことを特徴とする。
【００１１】
また、本発明の液晶表示装置の駆動方法は、薄膜トランジスタである画素ＴＦＴと、前記画素ＴＦＴに接続された画素電極と、前記画素ＴＦＴに接続された保持容量とを各画素に備え、前記画素ＴＦＴのゲートに選択パルスを供給し、前記画素電極に対して液晶を挟んで対向する対向電極には交流駆動するための電圧振幅を与えてなる液晶表示装置の駆動方法において、
前記保持容量は、前段の前記走査線との間に容量が形成されてなり、
前記画素ＴＦＴのゲートに供給される選択パルスが、高レベル電圧と、２レベルの低レベル電圧とを有し、前記選択パルスの２レベルの低レベル電圧を、前記対向電極に与えられる電圧変化に同期して切り換える
ことを特徴とする。
【００１２】
本発明は、具体的には、ＴＦＴ液晶表示装置において走査線駆動回路の電源バイアスと信号線駆動回路の電源バイアスとを以下のように設定した点に特徴を有する。
【００１３】
まず第１に、Ｎチャネル画素ＴＦＴを備える画素マトリクス部の走査線に選択パルスを供給する走査線駆動回路と信号線に画像信号を供給する信号線駆動回路とを有し、アナログ点順次駆動方式を採用するＴＦＴ型液晶表示装置においては、その走査線駆動回路の電源電圧のバイアス条件が次の式を満足するように設定する。
【００１４】
Ｖ_ｄｄｙ≧Ｖｉｄ２＋Ｖ_ｃｏｍ　^＊＋ΔＶｙ２　　　　　　　　　　…（１−１）
Ｖ_ｓｓｙ≦Ｖｉｄ１−Ｖ_ｃｏｍ　^＊−ΔＶｙ１　　　　　　　　　　…（１−２）
Ｖ_ｄｄｙ：走査線駆動回路の正電源電圧
Ｖ_ｓｓｙ：走査線駆動回路の負電源電圧
Ｖｉｄ１：画像信号の最小電圧
Ｖｉｄ２：画像信号の最大電圧
Ｖ_ｃｏｍ　^＊：対向電極の駆動電圧振幅
ΔＶｙ１：非選択時における画素ＴＦＴの次式で表されるゲート・ドレイン間のシフト電圧ΔＶ_ｇｄの最大値（または平均的なシフト電圧）　　ΔＶ_ｇｄ＝ΔＶ_ｇ×Ｃ_ｇｄ／（Ｃ_ｇｄ＋Ｃ_ｌｃ＋Ｃ_ｓｔｇ）　　　　　　…（１−３）但し、ΔＶ_ｇは選択パルスの大きさ（Ｖ_ｄｄｙ−Ｖ_ｓｓｙ）、Ｃ_ｇｄは画素ＴＦＴの　ゲート・ドレイン間寄生容量である。
【００１５】
ΔＶｙ２：選択時における画素ＴＦＴのオン抵抗Ｒ_ｏｎが書込み率ｋ％以上の次式を満足するような画素ＴＦＴのゲート・ソース間電圧
１−ｅｘｐ｛−（Ｔ_１／Ｒ_ｏｎ（Ｃ_ｌｃ＋Ｃ_ｓｔｇ）｝≧ｋ／１００　…（１−４）
但し、Ｔ_１は画素ＴＦＴの書込み期間、Ｃ_ｌｃは液晶容量、Ｃ_ｓｔｇは保持容量である。
【００１６】
また第２に、Ｐチャネル画素ＴＦＴを備える画素マトリクス部の走査線に選択パルスを供給する走査線駆動回路と信号線に画像信号を供給する信号線駆動回路とを有し、アナログ点順次駆動方式を採用するＴＦＴ型液晶表示装置においては、その走査線駆動回路の電源電圧のバイアス条件が次の式を満足するように設定する。
【００１７】
Ｖ_ｄｄｙ≧Ｖｉｄ２＋Ｖ_ｃｏｍ　^＊＋ΔＶｙ２　　　　　　　　　　…（２−１）
Ｖ_ｓｓｙ≦Ｖｉｄ１−Ｖ_ｃｏｍ　^＊−ΔＶｙ１　　　　　　　　　　…（２−２）
Ｖ_ｄｄｙ：走査線駆動回路の正電源電圧
Ｖ_ｓｓｙ：走査線駆動回路の負電源電圧
Ｖｉｄ１：画像信号の最小電圧
Ｖｉｄ２：画像信号の最大電圧
Ｖ_ｃｏｍ　^＊：対向電極の駆動電圧振幅
ΔＶｙ１：選択時における画素ＴＦＴのオン抵抗Ｒ_ｏｎが書込み率ｋ％以上の
次式を満足するような画素ＴＦＴのゲート・ソース間電圧
１−ｅｘｐ｛−（Ｔ_１／Ｒ_ｏｎ（Ｃ_ｌｃ＋Ｃ_ｓｔｇ）｝≧ｋ／１００　…（２−４）
但し、Ｔ_１は画素ＴＦＴの書込み期間である。
【００１８】
ΔＶｙ２：非選択時における画素ＴＦＴの次式で表されるゲート・ドレイン間
のシフト電圧ΔＶ_ｇｄの最大値
ΔＶ_ｇｄ＝ΔＶ_ｇ×Ｃ_ｇｄ／（Ｃ_ｇｄ＋Ｃ_ｌｃ＋Ｃ_ｓｔｇ）　　　　　　…（２−３）
但し、ΔＶ_ｇは選択パルスの大きさ（Ｖ_ｄｄｙ−Ｖ_ｓｓｙ）、Ｃ_ｇｄは画素ＴＦＴの　ゲート・ドレイン間寄生容量、Ｃ_ｌｃは液晶容量、Ｃ_ｓｔｇは保持容量である。
【００１９】
更に第３に、画素ＴＦＴを備える画素マトリクス部の走査線に選択パルスを供給する走査線駆動回路と信号線に画像信号を供給する信号線駆動回路とを有し、アナログ点順次駆動方式を採用するＴＦＴ型液晶表示装置において、その信号線駆動回路のサンプリング回路がサンプリング用Ｎ型チャネルＴＦＴから構成する場合には、その信号線駆動回路の電源電圧のバイアス条件が次の式を満足するように設定する。
【００２０】
Ｖ_ｄｄｘ≧Ｖｉｄ２＋ΔＶｘ２　　　　　　　　　　　　　　　…（３−１）
Ｖ_ｓｓｘ≦Ｖｉｄ１−ΔＶｘ１　　　　　　　　　　　　　　　…（３−２）
Ｖ_ｄｄｘ：信号線駆動回路の正電源電圧
Ｖ_ｓｓｘ：信号線駆動回路の負電源電圧
Ｖｉｄ１：画像信号の最小電圧
Ｖｉｄ２：画像信号の最大電圧
ΔＶｘ１：非選択時におけるサンプリング用Ｎ型チャネルＴＦＴの次式で表されるゲート・ドレイン間のシフト電圧ΔＶ_ｇｄの最大値　　ΔＶ_ｇｄ＝ΔＶ_ｇ×Ｃ_ｇｄ／（Ｃ_ｇｄ＋Ｃ_ｓ）　　　　　　　　　　…（３−３）但し、ΔＶ_ｇは選択パルスの大きさ（Ｖ_ｄｄｙ−Ｖ_ｓｓｙ）、Ｃ_ｇｄはサンプリング用Ｎ型チャネルＴＦＴのゲート・ドレイン間寄生容量、Ｃ_ｓはサンプルホールド容量（配線容量も含む）である。
【００２１】
ΔＶｘ２：サンプリング用Ｎ型チャネルＴＦＴのオン抵抗Ｒ_ｏｎが書込み率ｋ
％以上の次式を満足するようなゲート・ソース間電圧
１−ｅｘｐ｛−（Ｔ_ｓ／Ｒ_ｏｎＣ_ｓ）｝≧ｋ／１００　　　　　　…（３−４）
但し、Ｔ_ｓはサンプリング用Ｎ型チャネルＴＦＴの選択期間である。
【００２２】
また第４に、画素ＴＦＴを備える画素マトリクス部の走査線に選択パルスを供給する走査線駆動回路と信号線に画像信号を供給する信号線駆動回路とを有し、アナログ点順次駆動方式を採用するＴＦＴ型液晶表示装置において、その信号線駆動回路のサンプリング回路がサンプリング用Ｐ型チャネルＴＦＴから構成する場合には、その信号線駆動回路の電源電圧のバイアス条件が次の式を満足する。
Ｖ_ｄｄｘ≧Ｖｉｄ２＋ΔＶｘ２　　　　　　　　　　　　　　　…（４−１）
Ｖ_ｓｓｘ≦Ｖｉｄ１−ΔＶｘ１　　　　　　　　　　　　　　　…（４−２）
Ｖ_ｄｄｘ：信号線駆動回路の正電源電圧
Ｖ_ｓｓｘ：信号線駆動回路の負電源電圧
Ｖｉｄ１：画像信号の最小電圧
Ｖｉｄ２：画像信号の最大電圧
ΔＶｘ１：サンプリング用Ｐ型チャネルＴＦＴのオン抵抗Ｒ_ｏｎが書込み率ｋ
％以上の次式を満足するようなゲート・ソース間電圧
１−ｅｘｐ｛−（Ｔ_ｓ／Ｒ_ｏｎＣ_ｓ）｝≧ｋ／１００　　　　　　…（４−４）
但し、Ｔ_ｓはサンプリング用Ｐ型チャネルＴＦＴの選択期間、Ｃ_ｓはサンプルホールド容量（配線容量も含む）である。
【００２３】
ΔＶｘ２：非選択時におけるサンプリング用Ｐ型チャネルＴＦＴの次式で表されるゲート・ドレイン間のシフト電圧ΔＶ_ｇｄの最大値　　ΔＶ_ｇｄ＝ΔＶ_ｇ×Ｃ_ｇｄ／（Ｃ_ｇｄ＋Ｃ_ｓ）　　　　　　　　　　…（４−３）但し、ΔＶ_ｇは選択パルスの大きさ（Ｖ_ｄｄｙ−Ｖ_ｓｓｙ）、Ｃ_ｇｄはサンプリング用Ｐ型チャネルＴＦＴのゲート・ドレイン間寄生容量である。
【００２４】
更に第５に、画素ＴＦＴを備える画素マトリクス部の走査線に選択パルスを供給する走査線駆動回路と信号線に画像信号を供給する信号線駆動回路とを有し、アナログ点順次駆動方式を採用するＴＦＴ型液晶表示装置において、その信号線駆動回路のサンプリング回路がサンプリング用ＣＭＯＳ型ＴＦＴから構成する場合には、その信号線駆動回路の電源電圧のバイアス条件が次の式を満足するように設定する。
【００２５】
Ｖ_ｄｄｘ≧（Ｖｉｄ２−Ｖｉｄ１）／２＋Ｖ_ｇｓｎ　　　　　　　…（５−１）　Ｖ_ｓｓｘ≦（Ｖｉｄ２−Ｖｉｄ１）／２−Ｖ_ｇｓｐ　　　　　　　…（５−２）
Ｖ_ｄｄｘ≧Ｖｉｄ２＋ΔＶｘ２　　　　　　　　　　　　　　　…（５−３）
Ｖ_ｓｓｘ≦Ｖｉｄ１−ΔＶｘ１　　　　　　　　　　　　　　　…（５−４）
Ｖ_ｄｄｘ：信号線駆動回路の正電源電圧
Ｖ_ｓｓｘ：信号線駆動回路の負電源電圧
Ｖｉｄ１：画像信号の最小電圧
Ｖｉｄ２：画像信号の最大電圧
Ｖ_ｇｓｎ：サンプリング用ＣＭＯＳ型ＴＦＴのＮチャネルＴＦＴのオン抵抗Ｒ_ｏｎｎ　　　　が書込み率ｋ％の次式を満たすようなゲート・ソース間電圧である。
２｛１−ｅｘｐ（−Ｔ_ｓ／Ｒ_ｏｎｎＣ_ｓ）｝＝ｋ／１００　　　…（５−５）
Ｖ_ｇｓｐ：サンプリング用ＣＭＯＳ型ＴＦＴのＰチャネルＴＦＴのオン抵抗Ｒ_ｏｎｐが書込み率ｋ％の次式を満たすようなゲート・ソース間電圧である。
２｛１−ｅｘｐ（−Ｔ_ｓ／Ｒ_ｏｎｐＣ_ｓ）｝＝ｋ／１００　　　…（５−６）
ΔＶｘ１：（ΔＶ_ｇｄｎの最大値）−（ΔＶ_ｇｄｐの最小値）　ΔＶｘ２：（ΔＶ_ｇｄｐの最大値）−（ΔＶ_ｇｄｎの最小値）　ここで、ΔＶ_ｇｄｎ及びΔＶ_ｇｄｎはそれぞれ次の式で与えられる。
ΔＶ_ｇｄｐ＝（Ｖ_ｄｄｘ−Ｖ_ｓｓｘ）×Ｃ_ｇｄｐ／（Ｃ_ｇｄｐ＋Ｃ_ｓ）　　…（５−７）ΔＶ_ｇｄｎ＝（Ｖ_ｄｄｘ−Ｖ_ｓｓｘ）×Ｃ_ｇｄｎ／（Ｃ_ｇｄｎ＋Ｃ_ｓ）　　…（５−８）但し、Ｃ_ｇｄｐはサンプリング用ＣＭＯＳ型ＴＦＴのＰチャネルＴＦＴのゲート・レイン間容量、Ｃ_ｇｄｎはそのＮチャネルＴＦＴのゲート・ドレイン間容量、Ｃ_ｓはサンプルホールド容量（配線容量も含む）である。
【００２６】
また第６に、画素ＴＦＴを備える画素マトリクス部の走査線に選択パルスを供給する走査線駆動回路と信号線に画像信号を供給する信号線駆動回路とを有し、アナログ線順次駆動方式を採用するＴＦＴ型液晶表示装置であって、その信号線駆動回路は、シフトレジスタから送出される選択パルスによって前記画像信号が書き込まれる１段目のラッチ回路と、ラッチパルスによって一斉に前記画像信号が書き込まれる２段目のラッチ回路と、この２段目のラッチ回路の出力を入力電圧とし前記信号線に出力電圧を出力するアナログバッファ回路とを有する構成においては、信号線駆動回路の電源電圧のバイアス条件が次の式を満足するように設定する。
【００２７】
Ｖ_ｄｄｘ≧Ｖｉｄ２＋ΔＶｘ２　　　　　　　　　　　　　　　…（６−１）
Ｖ_ｓｓｘ≦Ｖｉｄ１−ΔＶｘ１　　　　　　　　　　　　　　　…（６−２）
Ｖ_ｄｄｘ：信号線駆動回路の正電源電圧
Ｖ_ｓｓｘ：信号線駆動回路の負電源電圧
Ｖｉｄ１：画像信号の最小電圧
Ｖｉｄ２：画像信号の最大電圧
ここで、Ｖｉｄ１及びＶｉｄ２は以下のように定義される。
ΔＶｘ１：アナログバッファの入出力信号の線形性を保ち、画像信号の最小値
Ｖｉｄ１を入力した場合にも書き込み率ｋ％以上の式（６−３）を
満たすために必要な電圧
ΔＶｘ２：アナログバッファの入出力信号の線形性を保ち、画像信号の最大値
Ｖｉｄ２を入力した場合にも書き込み率ｋ％以上の式（６−３）を
満たすために必要な電圧
１−ｅｘｐ（−Ｔ_１／τ）≧ｋ／１００　　　　　　　　　　…（６−３）
【作用】
まず第１の手段によれば、アナログ点順次駆動方式でＮチャネル画素ＴＦＴを用いたＴＦＴ型液晶表示装置において走査線駆動回路の電源電圧Ｖ_ｄｄｙ及びＶ_ｓｓｙの最適化が図れる。すなわち、式（１−１）を満足するよう電源電圧Ｖ_ｄｄｙを設定すると、書込み時間や画素ＴＦＴのオン抵抗，液晶容量及び保持容量の値の如何にかかわらず、書込み率ｋ％以上の画素ＴＦＴによる書込みを実現させることができる。また式（１−２）を満足するよう電源電圧Ｖ_ｓｓｙを設定すると、画素ＴＦＴのカップリング容量や液晶容量及び保持容量の値の如何にかかわらず、画素ＴＦＴがオフする際に生じる所謂突き抜け電圧による影響を無くし、保持特性の劣化を防止することができる。書込み時間や画素ＴＦＴのオン抵抗，液晶容量及び保持容量の値に如何にかかわらず、書込み率ｋ％以上の画素ＴＦＴによる書き込みを実現させることができる。
【００２８】
また第２の手段によれば、アナログ点順次駆動方式でＰチャネル画素ＴＦＴを用いたＴＦＴ型液晶表示装置において走査線駆動回路の電源電圧Ｖ_ｄｄｙ及びＶ_ｓｓｙの最適化が図れる。すなわち、式（２−１）を満足するよう電源電圧Ｖ_ｄｄｙを設定すると、画素ＴＦＴのカップリング容量や液晶容量及び保持容量の値の如何にかかわらず、画素ＴＦＴがオフする際に生じる所謂突き抜け電圧による影響を無くし、保持特性の劣化を防止することができる。また式（２−２）を満足するよう電源電圧Ｖ_ｓｓｙを設定すると、書込み時間や画素ＴＦＴのオン抵抗，液晶容量及び保持容量の値に如何にかかわらず、書込み率ｋ％以上の画素ＴＦＴによる書き込みを実現させることができる。このような電源バイアス条件によって画素数の増大による高速駆動が可能となり、更なる高精細化の液晶表示装置を実現できる。
【００２９】
更に、第３の手段によれば、アナログ点順次駆動方式で信号線駆動回路のサンプリング回路がサンプリング用Ｎ型チャネルＴＦＴから構成されるＴＦＴ型液晶表示装置において信号線駆動回路の電源電圧Ｖ_ｄｄｘ及びＶ_ｓｓｘの最適化が図れる。すなわち、式（３−１）を満足するようＶ_ｄｄｘを設定すると、そのサンプリング用Ｎ型チャネルＴＦＴの選択時間，オン抵抗及びサンプルホールド容量の値にかかわらず、書き込み率ｋ％以上の信号線への書込みを行うことができる。また式（３−２）を満足するよう電源電圧Ｖ_ｓｓｘを設定すると、カップリング容量やサンプルホールド容量の値の如何にかかわらず、そのサンプリング用Ｎ型チャネルＴＦＴがオフする際に生じる所謂突き抜け電圧による影響を無くし、保持特性の劣化を防止することができる。
【００３０】
また更に、第４の手段によれば、アナログ点順次駆動方式で信号線駆動回路のサンプリング回路がサンプリング用Ｐ型チャネルＴＦＴから構成されるＴＦＴ型液晶表示装置においても信号線駆動回路の電源電圧Ｖ_ｄｄｘ及びＶ_ｓｓｘの最適化が図れる。すなわち、ＮチャネルチャネルＴＦＴの場合とは逆に、式（４−１）を満足するよう電源電圧Ｖ_ｄｄｘを設定すると、サンプリング用Ｐ型チャネルＴＦＴがオフする際に生じる所謂突き抜け電圧による影響を無くし、保持特性の劣化を防止することができる。また、式（４−２）を満足するよう電源電圧Ｖ_ｓｓｘを設定すると、サンプルホールド容量等の値の如何にかかわらず、そのサンプリング用Ｐ型チャネルＴＦＴがオフする際に生じる所謂突き抜け電圧による影響を無くし、保持特性の劣化を防止することができる。
【００３１】
更に第５の手段によれば、アナログ点順次駆動方式で信号線駆動回路のサンリング回路がサンプリング用ＣＭＯＳ型ＴＦＴから構成されるＴＦＴ型液晶表示装置においては信号線駆動回路の電源電圧Ｖ_ｄｄｘ及びＶ_ｓｓｘの最適化が図れる。すなわち、式（５−１），（５−２）を満足するよう電源電圧Ｖ_ｄｄｘを設定すると、サンプルホールド容量等にかかわらず、書込み率ｋ％以上の信号線への書込みが実現できる。また式（５−３），（５−４）を満足するよう電源電圧Ｖ_ｓｓｘを設定すると、ＣＭＯＳ型ＴＦＴがオフする際に生じる所謂突き抜け電圧による影響を無くし、保持特性の劣化を防止することができる。
【００３２】
また更に第６の手段によれば、アナログ線順次駆動方式で、信号線駆動回路が、シフトレジスタから送出される選択パルスによって前記画像信号が書き込まれる１段目のラッチ回路と、ラッチパルスによって一斉に前記画像信号が書き込まれる２段目のラッチ回路と、この２段目のラッチ回路の出力を入力電圧とし信号線に出力電圧を出力するアナログバッファ回路とを有する構成においても、信号線駆動回路の電源電圧Ｖ_ｄｄｘ及びＶ_ｓｓｘの最適化が図れる。すなわち、式（６−１）及び式（６−２）を満足するよう電源電圧Ｖ_ｄｄｘ及びＶ_ｓｓｘを設定すると、信号線の配線抵抗等の値の如何にかかわらず、書込み率ｋ％以上の信号線への書込み特性を得ることができると共に保持特性を改善することができる。
【００３３】
【実施例】
次に、本発明の実施例を添付図面に基づいて説明する。まず、走査ドライバ部の電源バイアス条件について説明するが、図１３に示すように、走査ドライバ部３０には正電源Ｖ_ｄｄｙと負電源Ｖ_ｓｓｙが供給されており、画素マトリクス部１０の対向電極ｂには対向電極電位Ｖ_ｃｏｍが供給されている。
【００３４】
（第１実施例）
図１は本発明において画素ＴＦＴとしてＮチャネルＴＦＴを用いた場合の画素ＴＦＴの等価回路図である。画素ＴＦＴのソース電極Ｓは信号線Ｘに、ゲート電極Ｇは走査線Ｙに、ドレイン電極Ｄは画素電極ａと保持容量Ｃ_ｓｔｇに接続されている。画素電極ａと対向電極ｂとの間隙には液晶が封入されており、この液晶容量をＣ_ｌｃとする。保持容量Ｃ_ｓｔｇの回路構成としては、図２（ａ）に示すように前段の走査線と画素電極を絶縁膜を介して重ねる付加容量方式と、図２（ｂ）に示すように走査線と独立した容量線を設けてこの容量線に絶縁膜を介して重ねる蓄積容量方式とがある。一方、画素ＴＦＴのソース電極Ｓ，ドレイン電極Ｄ，ゲート電極Ｇとの間には図１に示すような寄生容量（カップリング容量）Ｃ_ｄｓ，Ｃ_ｇｄ，Ｃ_ｇｓが存在する。図３には代表的なＴＦＴ液晶表示装置の駆動波形を示す。液晶は交流駆動する必要があるため、信号線Ｘに印加される画像信号Ｖｉｄはビデオ中心Ｖｉｄ_ｃに対して交流反転させたものを用いる。ここでは交流反転の周期として１フィールドに合わせてあるが、１水平走査期間Ｔ_１ごとに反転させても構わない。走査線Ｙに印加される選択パルス（ゲート信号）Ｖ_Ｇは、１水平走査期間Ｔ_１において高レベルとなり、Ｎチャネル画素ＴＦＴをオンさせる。画素ＴＦＴが導通状態になると、画素電極Ｐ点の電位Ｖ_ｐは画像信号Ｖｉｄと同じになる。ここで、この水平走査期間（書込み期間）Ｔ_１において画素ＴＦＴを介して画像信号Ｖｉｄが液晶容量及び保持容量に書込みｋ％以上書き込まれるための条件は次式で与えられる。
【００３５】
１−ｅｘｐ（−Ｔ_１／τ）≧ｋ／１００　　　　　　　　…（１）
但し、τは画素ＴＦＴの導通時における時定数である。ここで、画素ＴＦＴのオン抵抗をＲ_ｏｎとすると、
τ＝Ｒ_ｏｎ（Ｃ_ｌｃ＋Ｃ_ｓｔｇ）　　　　　　　　　　　　　　…（２）
書込み率ｋ％は一般的に９５％が多用されているので、因みにｋ＝９５とすれば、（１）式は次式のように表される。
【００３６】
３Ｒ_ｏｎ（Ｃ_ｌｃ＋Ｃ_ｓｔｇ）≦Ｔ_１　　　　　　　　　　　　…（３）
この式が満足されないと画素の書き込み不足が生じ、充分なコントラスト比が得られない。周知のように、画素ＴＦＴのオン抵抗Ｒ_ｏｎはゲート・ソース間の電圧Ｖ_ｇｓに大きく依存する。このため式（３）からオン抵抗Ｒ_ｏｎを媒介に充分な書込みに必要な選択パルスの電位Ｖ_ｇｓを以下のように限定することができる。ところで、駆動回路内蔵型のＴＦＴ液晶表示装置の場合には、走査ドライバ部（Ｙドライバ部）の正電源Ｖ_ｄｄｙが選択パルスの高レベルに対応すると共に、その負電源Ｖ_ｓｓｙが選択パルスの低レベルに対応する。ここで画像信号Ｖｉｄの最大電位をＶｉｄ２、その最小電位をＶｉｄ１とすると、Ｖ_ｇｓは次の式を満足している。
【００３７】
Ｖ_ｄｄｙ−Ｖｉｄ２≦Ｖ_ｇｓ≦Ｖ_ｄｄｙ−Ｖｉｄ１　　　　　　　　…（４）
前段のＶ_ｄｄｙ−Ｖｉｄ２は最小のゲート・ソース間の電位であり、後段のＶ_ｄｄｙ−Ｖｉｄ１は最大のゲート・ソース間の電位である。一般にＶ_ｇｓが増加するとＴＦＴのオン抵抗Ｒ_ｏｎは減少するので、式（４）の最小電位において式（３）が満たされていれば良いことになる。逆に式（３）において左辺と右辺が等しくなるようにオン抵抗Ｒ_ｏｎを媒介にしてＶ_ｇｓの値をΔＶｙ２とすると、Ｖ_ｇｓ≧ΔＶｙ２が満たされていれば良い。即ち、書込み不足を生じないための条件は次式で与えられる。
【００３８】
Ｖ_ｄｄｙ≧Ｖｉｄ２＋ΔＶｙ２　　　　　　　　　　　　　　　…（５）
ここで、ΔＶｙ２は画素ＴＦＴのオン抵抗Ｒ_ｏｎが次式を満たすゲート・ソース間の電位である。
【００３９】
Ｒ_ｏｎ＝Ｔ_１／｛３×（Ｃ_ｌｃ＋Ｃ_ｓｔｇ）｝　　　　　　　　　　…（６）
式（６）は書込み率９５％の１例を示すが、一般的には、充分な書込み率をｋ％とすると、ΔＶｙ２は画素ＴＦＴのオン抵抗Ｒ_ｏｎが次式を満たすゲート・ソース間の電位である。
【００４０】
１−ｅｘｐ｛−（Ｔ_１／Ｒ_ｏｎ（Ｃ_ｌｃ＋Ｃ_ｓｔｇ））＝ｋ／１００　…（７）
ここで、Ｔ_１は画素ＴＦＴの書込み期間で、線順次駆動方式では１水平走査期間と一致するが、点順次駆動方式の場合には輝線消去（ブランキング）期間に一致する。これは点順次駆動において最も右側の画素はブランキング期間の直前になって初めて本来のデータが書き込まれるためである。
【００４１】
このように、書込み不足を生じないための条件は式（５）で表されるが、画素ＴＦＴには書込み特性だけでなく、保持特性（書き込まれた信号が非選択期間中にリークしないための条件）も要求される。駆動回路内蔵型ＴＦＴ液晶表示装置では駆動回路にＣＭＯＳ型のＴＦＴを用いるため、画素ＴＦＴも必然的にエンハンスメント型となる。従って、非選択期間においてゲート・ソース間電圧が負であれば、画素ＴＦＴのオフ抵抗は高く保たれるため、充分な保持特性が得られるが、寄生容量による突き抜け電圧（シフト電圧）の問題を考慮しなければならない。この突き抜け電圧は図３においてΔＶ_ｇｄとして示されるが、画素ＴＦＴのゲート・ドレイン間寄生容量Ｃ_ｇｄと液晶容量Ｃ_ｌｃ及び保持容量Ｃ_ｓｔｇとの容量結合によって、画素ＴＦＴがオフする瞬間に生じるものである。この突き抜け電圧の大きさは次式で表される。
【００４２】
ΔＶ_ｇｄ＝ΔＶ_ｇ×Ｃ_ｇｄ／（Ｃ_ｇｄ＋Ｃ_ｌｃ＋Ｃ_ｓｔｇ）　　　　　　　…（８）
ここで、ΔＶ_ｇは走査線Ｙに印加される選択パルスＶ_ｇの大きさ（Ｖ_ｄｄｙ−Ｖ_ｓｓｙ）である。この式（８）において、液晶容量Ｃ_ｌｃは液晶の誘電異方性により画像信号Ｖｉｄに応じて変化し、また保持容量Ｃ_ｓｔｇも画素ＴＦＴのチャネル容量がゲート・ドレイン間電圧によって変化するため、突き抜け電圧ΔＶ_ｇｄも変化する。一般的には画像信号Ｖｉｄの振幅が小さく、ゲート・ドレイン間電圧が大きいほど、突き抜け電圧ΔＶ_ｇｄの値は大きくなる。この突き抜け電圧ΔＶ_ｇは常に画素電極電位Ｖｐを下げることになるので、この電圧ΔＶ_ｇｄ分だけを予め走査線Ｙの非選択レベル（駆動回路内蔵型では走査ドライバ部３０の負電源電位）を低く設定しておけば良い。すなわち、走査ドライバ部３０の負電源電位Ｖ_ｓｓｙが次式を満足しなげればならない。
【００４３】
Ｖ_ｓｓｙ≦Ｖｉｄ１−ΔＶｙ１　　　　　　　　　　　　　　　　…（９）
ここで、Ｖｉｄ１は画像信号Ｖｉｄの最小電位であり、ΔＶｙ１は式（８）で表されるシフト電圧の最大値である。この式（８）が満たされないと、非選択状態の画素ＴＦＴのオフリーク電流によって信号線Ｘのデータが画素電極ａに漏れ、縦クロストークや画面の上下輝度むらを生じる。なお、画素ＴＦＴの寄生容量Ｃ_ｇｄや１画素分の液晶容量Ｃ_ｌｃを実際に測定するのは困難であるので、ΔＶｙ１としてシフト電圧の平均的な値を用いることもできる。具体的には、
ΔＶｙ１＝Ｖｉｄ_ｃ−Ｖ_ｃｏｍ　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　…（１０）
と表される。ここでＶｉｄ_ｃは画像信号の平均値でビデオ中心である。高画質と高信頼性を実現するためには対向電極（共通電極）電位は画素電極電位の平均値に設定しなければならないから、この式の右辺はシフト電圧の平均値を示すことになる。
【００４４】
以上述べたように、画素ＴＦＴの書込み特性と保持特性とを満足させる走査ドライバ部３０の電源バイアス条件は式（５）及び式（９）で表すことができる。但し、両式は対向電極電位が一定の場合にのみ成立する。そこで、以下では対向電極電位（及び保持容量電極電位）も交流駆動した場合の同様なバイアス条件を導出する。
【００４５】
図５は保持容量の回路構成が蓄積容量方式の場合において対向電極電位（及び保持容量電極電位）を画像信号と１８０°位相をずらして交流反転させる駆動方法（以下、コモン振り駆動と略記する）を示すタイミングチャートである。このようなコモン振り駆動によると、データドライバ部２０の書き込む画像信号Ｖｉｄの電圧範囲を狭くすることができので、データドライバ部２０の駆動電圧（正電源Ｖ_ｄｄｘ）を下げることができる。データドライバ２０の動作速度は走査ドライバ部３０のそれの数百倍以上と高速であり、駆動電圧を下げると、前述したようにＴＦＴ回路や外部回路の構成が容易で誤動作も生じにくく、消費電力が低減されるというメリットがある。ところで、コモン振り駆動において対向電極電位の最大電圧をＶ_ｃｏｍ２、駆動最小電圧をＶ_ｃｏｍ１、駆動動電圧範囲をＶ_ｃｏｍ　^＊＝Ｖ_ｃｏｍ２−Ｖ_ｃｏｍ１とすれば、対向電極電位を振った分Ｖ_ｃｏｍ　^＊だけ、画素電極電位が画像信号電圧範囲（Ｖｉｄ２−Ｖｉｄ１）から上下に広がることになるため、式（５）は式（１１）として、また式（９）は式（１２）としてそれぞれ書換えられる。
【００４６】
Ｖ_ｄｄｙ≧Ｖｉｄ２＋Ｖ_ｃｏｍ　^＊＋ΔＶｙ２　　　　　　　　…（１１）
Ｖ_ｓｓｙ≦Ｖｉｄ１−Ｖ_ｃｏｍ　^＊−ΔＶｙ１　　　　　　　　…（１２）
ここで、対向電極電位が一定の場合にはＶ_ｃｏｍ　^＊＝０であるので、式（１１）は式（５）に、式（１２）は式（９）にそれぞれ一致する。従って、式（１１），（１２）はコモン振り駆動でない場合も適用できる一般式である。
【００４７】
上記のコモン振り駆動は蓄積容量方式の場合で、図２（ｂ）に示すように、保持容量が走査線から独立した容量線に接続されているため、この容量線を対向電極と同じ電位にすればコモン振り駆動を実現することができる。ところが図２（ａ）のような付加容量方式の場合には、保持容量が前段の走査線に接続されているため、その走査線を対向電極と同電位にすることはできない。そこで、図６に示すように、走査ドライバ部の負電源を２レベル（Ｖ_ｓｓｙ１とＶ_ｓｓｙ２）設け、その負電源を対向電極電位と同期させて矩形波の状態に交流駆動させる。かかる場合、Ｖ_ｓｓｙ２−Ｖ_ｓｓｙ１＝Ｖ_ｃｏｍ　^＊とすれば、式（１１）は満足する。
【００４８】
（第２実施例）
第１実施例は画素ＴＦＴがＮチャネルＴＦＴの場合であったが、本例においてはＰチャネルの画素ＴＦＴを用いた場合について走査ドライバ部の電源バイアス条件を説明する。図７は対向電極の電位一定の場合におけるＰチャネル画素ＴＦＴを用いた場合の駆動タイミングチャートである。この場合、走査パルス波形はＰチャネルの場合と上下逆になる。なお、容易に理解できるように、コモン振り駆動の場合における走査パルス波形も図５や図６に示す波形と上下逆にすれば良い。但し、図６に示す付加容量方式の場合は、走査ドライバ部の正電源Ｖ_ｄｄｙ１を２レベル（Ｖ_ｄｄｙ１とＶ_ｄｄｙ２）設け、その負電源は１レベル（Ｖ_ｓｓｙ）とする。
【００４９】
Ｐチャネル画素ＴＦＴの場合のバイアス条件もＮチャネル画素ＴＦＴの場合の式（１１），（１２）で表すことができる。但し、この場合、式（１１），（１２）中のΔＶｙ１とΔＶｙ２の内容が入れ替わり、式（１１）が保持特性の条件式に、式（１２）が書込み不足防止の条件式になる。ここでΔＶｙ１とΔＶｙ２はＮチャネル画素ＴＦＴの場合と逆で、以下のようになる。
【００５０】
ΔＶｙ１：画素ＴＦＴのオン抵抗Ｒ_ｏｎが式（７）を満たすソース・ゲート間電圧
ΔＶｙ２：式（８）で表されるシフト電圧の最大値（または平均的なシフト電圧＝画像信号の平均値Ｖｉｄ_ｃ−対向電極電位Ｖ_ｃｏｍ）
以上述べたように、Ｐチャネル画素ＴＦＴ又はＮチャネル画素ＴＦＴを最適駆動するための走査ドライバ部３０の電源バイアス条件は、データドライバ部２０の形式によらず、式（１１），（１２）で与えられる。この電源バイアス条件を満足する液晶表示装置によれば、書込み不足を抑制できると共に保持特性を改善することができる。このような改善によって、画素数の増大に伴うＴＦＴの高速駆動が可能となり、高画質の表示性能を得ることができる。
【００５１】
次に、データドライバ部の電源バイアス条件について説明する。図１３に示すように、データドライバ部２０には正電源Ｖ_ｄｄｘと負電源Ｖ_ｓｓｘが供給されている。
【００５２】
（第３実施例）
本例におけるデータドライバ部２０のサンプリング回路２４は図８に示すようにＮ型チャネルのアナログスイッチ（ＴＦＴ）ＳＷ_ｉを用いた回路構成で、画素ＴＦＴは点順次駆動方式で駆動される。すなわち、選択パルスＱ_ｉによってアナログスイッチＳＷ_ｉが導通し、画像信号Ｖｉｄが信号線に送られ、サンプルホールド容量Ｃ_ｓに書き込まれる。なお、Ｃ_ｇｄはゲート・ドレイン間の寄生容量である。ここで、サンプルホールド容量Ｃ_ｓに対する書込み不足防止や保持特性の改善の問題は、第１及び第２実施例に説明したように、画素ＴＦＴの場合のアナロジーとして論じることができる。すなわち、図８のビデオラインを図１の信号線Ｘに、図８の選択パルスＱ_ｉの信号線を図１の走査線Ｙに、サンプルホールド容量Ｃ_ｓ（信号線の配線容量も含む）を液晶容量Ｃ_ｌｃ及び保持容量Ｃ_ｓｔｇに置き換えれば、アナログスイッチＳＷ_ｉは画素ＴＦＴと同等に扱いことができる。つまり、走査ドライバ部の電源電圧の最適化するのと同じようにデータドライバ部２０の電源電圧（正電源Ｖ_ｄｄｘと負電源Ｖ_ｓｓｘ）を最適化することができる。
【００５３】
まず、アナログスイッチＳＷ_ｉの選択期間をＴ_ｓとすると、この期間内にビデオラインの画像信号が信号線Ｘ_ｉに書込み率ｋ％（例えば９５％）で書き込まれるための条件は、式（５）と同様に、次式が成立する。
【００５４】
Ｖ_ｄｄｘ≧Ｖｉｄ２＋ΔＶｘ２　　　　　　　　　　　　　　　　…（１３）
ここでΔＶｘ２はアナログスイッチＳＷ_ｉのオン抵抗Ｒ_ｏｎが書込み率ｋの下式を満たすようなゲート・ソース間電圧である。
１−ｅｘｐ（−Ｔ_ｓ／Ｒ_ｏｎＣ_ｓ）＝ｋ／１００　　　　　　　　…（１４）
これらの式が満たされなければ、信号線Ｘ_ｉへの画像信号の書込みが不足すなわち水平解像の低下を招く。
【００５５】
一方、アナログスイッチＳＷ_ｉがオフする際には突き抜け電圧（シフト電圧）ΔＶ_ｇｄが存在する。その大きさは、
ΔＶ_ｇｄ＝（Ｖ_ｄｄｘ−Ｖ_ｓｓｘ）×Ｃ_ｇｄ／（Ｃ_ｇｄ＋Ｃ_ｓ）　　　　　…（１５）
と表される。このシフト電圧の最大値をΔＶｘ１とすると、アナログスイッチＳＷ_ｉの非選択期間（ほぼ水平走査期間）に信号線Ｘ_ｉに一旦書き込まれたデータがリークしない（横クロストークを生じない）ための条件は、
Ｖ_ｓｓｘ≦Ｖｉｄ１−ΔＶｘ１　　　　　　　　　　　　　…（１６）
となる。なお、Ｐチャネルのアナログスイッチを用いる場合にも第２実施例で説明したように、式（１３），（１６）が電源バイアス条件となるが、ただ、ΔＶｘ１とΔＶｘ２の内容が入れ替わることに留意されたい。
【００５６】
（第４実施例）
本例におけるデータドライバ部２０のサンプリング回路２４は図９に示すようにＣＭＯＳアナログスイッチＴ_ｉを用いた回路構成で、画素ＴＦＴは点順次駆動方式で駆動される。すなわち、選択パルスＱ_ｉがＣＭＯＳアナログスイッチＴ_ｉのＮチャネルＴＦＴのゲートへ、その反転パルスＱ_ｉ（バー）がＰチャネルＴＦＴのゲートへ供給され、２つのＴＦＴは同時にオン又はオフする。サイプリング回路がＣＭＯＳ構成の場合、片方のＴＦＴのオン抵抗が高くなるようなゲート電圧でも他方のＴＦＴのオン抵抗は必ず低くなるため、第３実施例における単一チャネルのＴＦＴの場合に比して伝送できるアナログ信号（画像信号）の電圧範囲が広くなる。ただ、素子数が増大し回路構成が複雑化する。
【００５７】
まず、このＣＭＯＳアナログスイッチＴ_ｉで信号線Ｘ_ｉに書込み不足を生じない（水平解像度が低下しない）ための条件について吟味する。ここで、ＰチャネルＴＦＴとＮチャネルＴＦＴのオン抵抗をそれぞれＲ_ｏｎｐ，Ｒ_ｏｎｎとすると、２つのＴＦＴの並列抵抗Ｒ_ｏｎｐ・Ｒ_ｏｎｎ／（Ｒ_ｏｎｐ＋Ｒ_ｏｎｎ）は、両チャネルのＴＦＴの特性が対称とすればビデオ中心（Ｖｉｄ２−Ｖｉｄ１）／２付近で最も高くなる。このとき、ＰチャネルＴＦＴのオン抵抗Ｒ_ｏｎｐは高いが、ＮチャネルＴＦＴのオン抵抗Ｒ_ｏｎｎが十分低くなり、これによる書込み不足を生じない条件は前述のアナロジーから次式で表されることが容易に理解できる。
【００５８】
Ｖ_ｄｄｘ≧（Ｖｉｄ２−Ｖｉｄ１）／２＋Ｖ_ｇｓｎ　　　　　　　…（１７）
ここで、Ｖ_ｇｓｎはＮチャネルＴＦＴのオン抵抗Ｒ_ｏｎｎが書込み率ｋの次式を満たすようなゲート・ソース間電圧である。
【００５９】
２｛１−ｅｘｐ（−Ｔ_ｓ／Ｒ_ｏｎｎＣ_ｓ）｝＝ｋ／１００　　　…（１８）
因にｋ＝９５のときは、Ｒ_ｏｎｎ＝２Ｔ_ｓ／３Ｃ_ｓである。
一方、ＮチャネルＴＦＴのオン抵抗Ｒ_ｏｎｎは高いが、ＰチャネルＴＦＴのオン抵抗Ｒ_ｏｎｐが十分低くなり、これによる書込み不足が生じない条件は、
Ｖ_ｓｓｘ≦（Ｖｉｄ２−Ｖｉｄ１）／２−Ｖ_ｇｓｐ　　　　　　　…（１９）
ここで、Ｖ_ｇｓｐはＰチャネルＴＦＴのオン抵抗Ｒ_ｏｎｐが書込み率ｋの次式を満たすようなゲート・ソース間電圧である。
２｛１−ｅｘｐ（−Ｔ_ｓ／Ｒ_ｏｎｐＣ_ｓ）｝＝ｋ／１００　　　　…（２０）
因みに＝９５のときは、Ｒ_ｏｎｐ＝２Ｔ_ｓ／３Ｃ_ｓである。従って、式（１７），（１９）が満たされていれば、書込み率ｋ％以上の書込みが可能である。
【００６０】
次に、ＣＭＯＳアナログスイッチＴ_ｉの非選択期間に信号線Ｘ_ｉに一旦書き込まれたデータがリークしない（横クロストークを生じない）ための条件を求める。ＣＭＯＳの場合にもそれがオフする瞬間に突き抜け電圧（シフト電圧）が生じる。ＮチャネルＴＦＴのシフト電圧をΔＶ_ｇｄｎ、ＰチャネルＴＦＴのシフト電圧をΔＶ_ｇｄｐとすると、Ｎチャネルによるシフトは負側へ、Ｐチャネルによるシフトは正側へシフトするから、全体のシフト量はΔＶ_ｇｄｐ−ΔＶ_ｇｄｎとなる。従って、すべてのバイアス条件でアナログスイッチがリークしないための条件は式（１３），（１６）で表され、ここでΔＶｘ１及びΔＶｘ２は下式のようになる。
ΔＶｘ１＝（ΔＶ_ｇｄｎの最大値）−（ΔＶ_ｇｄｐの最小値）　　…（２１）
ΔＶｘ２＝（ΔＶ_ｇｄｐの最大値）−（ΔＶ_ｇｄｎの最小値）　　…（２２）
ここで、ΔＶ_ｇｄｐ及びΔＶ_ｇｄｎは下式で与えられる。
【００６１】
ΔＶ_ｇｄｐ＝（Ｖ_ｄｄｘ−Ｖ_ｓｓｘ）×Ｃ_ｇｄｐ／（Ｃ_ｇｄｐ＋Ｃ_ｓ）　…（２４）
ΔＶ_ｇｄｎ＝（Ｖ_ｄｄｘ−Ｖ_ｓｓｘ）×Ｃ_ｇｄｎ／（Ｃ_ｇｄｎ＋Ｃ_ｓ）　…（２５）
但し、Ｃ_ｇｄｐはＰチャネルＴＦＴのゲート・ドレイン間容量、Ｃ_ｇｄｎはＰチャネルＴＦＴのゲート・ドレイン間容量容量、Ｃ_ｓはサンプルホールド容量（配線容量も含む）である。
【００６２】
（第５実施例）
上記第３及び第４実施例は、アナログ点順次駆動方式におけるデータドライバ部の電源バイアス条件について説明したが、本例はアナログ線順次駆動方式におけるデータドライバ部の電源バイアス条件について説明する。図１０はアナログ線順次駆動方式によるデータドライバ部４０のブロック図である。シフトレジスタ２２からの送出された選択パルスＱ_１，Ｑ_２，Ｑ_３〜によって１段目のラッチＡに順次書き込まれたアナログ画像信号ＶｉｄはラッチパルスＬＰによって一斉に２段目のラッチＢに送られる。２段目のラッチＢはアナログバッファＣに接続されており、ラッチＢに取り込まれた各画像信号は１水平走査期間中に信号線Ｘ_１，Ｘ_２，Ｘ_３〜を常に駆動し続ける。アナログバッファＣとして最も簡単な構成は図１１に示すようになっている。この回路構成においてＰチャネルのＴＦＴ_２は電流源として働き、ＰチャネルのＴＦＴ_１はソース・ホロワによりラッチＢに保持されている画像信号を入力電圧Ｖｉｎ_ｉとしこれに応じた出力電圧Ｖｏｕｔ_ｉとして出力する。ここで、注意しなければならないことは、図１２に示すように入出力電圧の差Ｖ_ｓｈと立ち上がり・立ち下がり時間である。この例では出力電圧Ｖｏｕｔ_ｉが入力電圧Ｖｉｎ_ｉよりＶ_ｓｈだけ高くなるため、データドライバ部の正電源Ｖ_ｄｄｘを画像信号電圧の最大値Ｖｉｄ２よりも少なくともＶ_ｓｈだけ高くしなければならない。また、出力電圧Ｖｏｕｔ_ｉの立ち上がりが遅いので、１水平走査期間内に立ち上がるＴＦＴ_２の電源電圧やチャネル幅を設定する必要がある。　アナログバッファＣの別の回路構成としては各種のオペレーション・アンプを用いたものがある。ここで、アナログバッファの回路構成にかかわらず、アナログバッファの出力抵抗をＲ_ｏｕｔ、信号線の配線容量をＣ_ｓｌ、１水平走査期間をＴ_Ｈとすると、書込み率ｋ％以上の条件は次式で与えられる。
【００６３】
１−ｅｘｐ｛−（Ｔ_Ｈ／Ｒ_ｏｕｔ・Ｃ_ｓｌ）｝≧ｋ／１００　　　…（２６）
因みに書込み率９５％以上の場合は次式で与えられる。
【００６４】
Ｒ_ｏｕｔ×Ｃ_ｓｌ×３＜Ｔ_Ｈ　　　　　　　　　　　　　　　　…（２７）
しかし、出力抵抗Ｒ_ｏｕｔはアナログバッファの具体的な回路構成に関係しており、電源電圧Ｖ_ｄｄｘ，Ｖ_ｓｓｘと出力抵抗Ｒ_ｏｕｔとの関係は回路構成によって異なるので、この式から電源電圧を直接限定することはできない。ただ、ΔＶｘ１及びΔＶｘ２を以下のように定義すると、書き込み不足の防止及び保持特性の改善のためのデータドライバ部の電源電圧Ｖ_ｄｄｘ，Ｖ_ｓｓｘ　のバイアス条件は式（１３），（１６）を満足しなければならない。
【００６５】
ΔＶｘ１：アナログバッファの入出力信号の線形性を保ち、画像信号の最小値Ｖｉｄ１を入力した場合にも式（２６）を満たすために必要な電圧
ΔＶｘ２：アナログバッファの入出力信号の線形性を保ち、画像信号の最大値Ｖｉｄ２を入力した場合にも式（２６）を満たすために必要な電圧
なお、デジタル方式で点順次駆動を行う液晶表示装置はないが、デジタル線順次駆動方式はある。この場合には、基本的に外部から与えられた電源電圧を選択するだけであるので、アナログ方式の場合に問題となる書込み不足やシフト電圧などが存在しない。従って、式（１３），（１６）中のΔＶｘ１及びΔＶｘ２はともに０で良い。
【００６６】
以上説明したように、本発明に係るＴＦＴ型液晶表示装置は、アナログ点順次駆動方式又はアナログ線順次方式にかかわらず、走査線駆動回路の電源電圧Ｖ_ｄｄｙ及びＶ_ｓｓｙ又は信号線駆動回路の電源電圧Ｖ_ｄｄｘ及びＶ_ｓｓｘを前述のように最適値に設定してなる点に特徴を有するものであることから、次の効果を奏する。すなわち、書込み時間や画素ＴＦＴやサンプリング用ＴＦＴのオン抵抗，液晶容量及び保持容量の値に如何にかかわらず、書込み率ｋ％以上の充分書き込み特性を実現させることができる。また画素ＴＦＴやサンプリング用ＴＦＴのカップリング容量や液晶容量及び保持容量の値の如何にかかわらず、画素ＴＦＴやサンプリング用ＴＦＴがオフする際に生じる所謂突き抜け電圧による影響を無くし、保持特性の劣化を防止することができる。このような電源バイアス条件によって画素数の増大による高速駆動が可能となり、更なる高精細化の液晶表示装置を実現できる。特に、ドライバ内蔵型のＴＦＴ型液晶表示装置においては電源電圧の値がシフトレジスタの誤動作やノイズ発生に敏感に影響するので、上記の電源バイアスに設定された走査線駆動回路や信号線駆動回路を用いると、誤動作やノイズ発生を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例において画素ＴＦＴとしてＮチャネルＴＦＴを用いた場合の画素ＴＦＴの等価回路図である。
【図２】（ａ）は画素の保持容量が付加容量方式の場合の等価回路図で、（ｂ）は画素の保持容量が蓄積容量方式の等価回路図である。
【図３】ＴＦＴ液晶表示装置の代表的な駆動波形を示す波形図である。
【図４】本発明の第１実施例において画素ＴＦＴとしてＮチャネルＴＦＴを用いた場合の走査線駆動回路の電源電圧バイアスを示すタイミングチャートである。
【図５】本発明の第１実施例において画素ＴＦＴとしてＮチャネルＴＦＴを用い保持容量の回路構成が蓄積容量方式の場合の走査線駆動回路の電源電圧バイアスを示すタイミングチャートである。
【図６】本発明の第１実施例において画素ＴＦＴとしてＮチャネルＴＦＴを用い保持容量の回路構成が付加容量方式の場合の走査線駆動回路の電源電圧バイアスを示すタイミングチャートである。
【図７】本発明の第２実施例において画素ＴＦＴとしてＰチャネルＴＦＴを用いた場合の走査線駆動回路の電源電圧バイアスを示すタイミングチャートである。
【図８】本発明の第３実施例においてデータドライバのサンプリング回路としてＮチャネルＴＦＴのアナログスイッチを用いた場合のデータドライバの電源電圧バイアスを示すタイミングチャート図である。
【図９】本発明の第４実施例においてデータドライバのサンプリング回路としてＣＭＯＳ・ＴＦＴのアナログスイッチを用いた場合のデータドライバの電源電圧バイアスを示すタイミングチャート図である。
【図１０】本発明の第５実施例においてアナログ点順次駆動方式のデータドライバの構成を示すブロック図である。
【図１１】図１０に示すアナログバッファの詳細な構成を示す回路図である。
【図１２】図１１に示すアナログバッファの入力電圧と出力電圧の立ち上がり・立ち下がり状態を示す波形図である。
【図１３】ドライバ内蔵型のＴＦＴ型液晶表示装置の回路構成を示すブロック図である。
【図１４】図１３に示すシフトレジスタのクロックと反転クロックの相互関係を示す波形図である。
【図１５】図１３に示すデータドライバの構成を示すブロック図である。
【符号の説明】
１…絶縁基板
１０…画素マトリクス部
２０，４０…Ｘドライバ部
３０…Ｙドライバ部
Ｘ…走査線
Ｙ…信号線
ＴＦＴ…薄膜トランジスタ
ＳＷ_ｉ…ＴＦＴアナログスイッチ
Ｔ_ｉ…ＴＦＴのＣＭＯＳアナログスイッチ[0001]
[Industrial applications]
The present invention relates to a TFT (thin film transistor) type liquid crystal display device, and more particularly, to a scan driver set to a predetermined power supply voltage condition.
[0002]
[Prior art]
In general, the circuit configuration of a TFT type liquid crystal display device in which a driving circuit is also integrally formed on one insulating substrate is, as shown in FIG. The three parts of a driver section or a signal line drive circuit section 20 and a Y driver section (scanning line drive circuit section) 30 are formed by thin film technology. The pixel matrix section 10 includes signal lines X1, X2, X3〜 arranged in a grid and scanning lines Y1, Y2〜, and pixel TFTs (T₁₁~). The source electrode S of each pixel TFT is connected to the signal line X, the gate electrode G is connected to the scanning line Y, and the drain electrode D is connected to the pixel electrode a. The pixel electrode a faces the counter electrode b via a gap of several μm, and a liquid crystal is sealed in the gap. The capacity C of this liquid crystal_lcFunctions as a storage capacity for storing image signals. Note that the liquid crystal capacitance C_lcOf the voltage written in the liquid crystal is lost because the electric charge accumulated in the liquid crystal is discharged by the leak current of the liquid crystal. To prevent this, the liquid crystal capacitance C_lcIn many cases, a storage capacitor is added in parallel with this (not shown).
[0003]
On the other hand, the X driver section 20 is a data driver for writing image data to the signal lines X1, X2, X3 to. The X driver unit 20 has an analog system and a digital system depending on the data signal system. Further, there are a dot-sequential driving method in which data signals are sequentially written to each signal line, and a line-sequential driving method in which data signals are written to all signal lines simultaneously. The circuit shown in FIG. 13 shows an example of an analog dot sequential driving method, and the X driver section 20 includes a shift register 22 and a sampling circuit 24 using an analog switch. The sampling circuit 24 selects the selection pulse Q transmitted from the shift register 22.₁, Q₂, Q₃The image signals (three primary color signals Vid (R), Vid (G), Vid (B)) of the video lines 26a, 26b, 26c are written to the signal lines X1, X2, X3,. On the other hand, the Y driver section 30 is a circuit for selecting the scanning lines Y1, Y2,... And has a shift register 32 and a buffer circuit. CLX is an input terminal of a transfer clock for determining the transfer speed of the timing pulse of the shift register 22, CLX (bar) is an input terminal of the inverted clock thereof, and VX_ddxIs the positive power supply terminal of the X driver section 20, V_ssxIs a negative power supply terminal of the X driver section 20, DXIN is a start pulse input terminal of the shift register 22, DYIN is a start pulse input terminal of the shift register 32, V_ddyIs the positive power supply terminal of the Y driver section 30,_ssyIs a negative power supply terminal of the Y driver unit 30, CLY is an input terminal of a transfer clock for determining the transfer speed of the timing pulse of the shift register 32, CLY (bar) is an input terminal of its inverted clock,_comIs a common power supply terminal for applying a voltage to the counter electrode b.
[0004]
The driver built-in type TFT liquid crystal display device does not require a driving IC and does not require a mounting process of the IC, so that a low-cost liquid crystal display device can be realized by shortening the manufacturing process. In addition, the TFT drive circuit can sufficiently cope with a fine pixel pitch that cannot mount an IC, so that it is suitable for high definition. Further, the area of the TFT drive circuit can be minimized, so that the device can be reduced in size and weight. Further, by integrally forming the driving circuit, a robust display device module can be realized, and high reliability can be obtained.
[0005]
[Problems to be solved by the invention]
As described above, there are many advantages in integrally forming a peripheral driving circuit using a TFT, but there is a problem that a TFT circuit does not have in a normal IC. That is, since a TFT usually uses an amorphous or polycrystalline semiconductor film, the field effect mobility is low and the variation in characteristics is large. In order to solve this, it is necessary to drive at a high voltage, and it is necessary to increase the operation margin even with respect to characteristic variations. Further, since the display panel uses an insulating substrate, it is difficult to shield the TFT panel from the TFT circuit, and the display panel is easily affected by noise. Therefore, the TFT circuit cannot exhibit sufficient performance unless the driving conditions are optimized.
[0006]
On the other hand, all the driving circuits of all types transfer timing pulses by the shift registers 22 and 32, and operate the sampling circuit 24 of the X driver section 20 and the buffer 34 of the Y driver section 30. The operating speed of these shift registers 22 and 32 depends on the number of pixels, and the operating speed must be increased as the number of pixels increases. In recent years, the number of pixels (100,000 pixels or more) has increased due to the increase in the definition of the TFT display panel, and a further increase in the speed of the X driver section 20 and the Y driver section 30 has been required. Attempts have been made to improve mobility by improving the TFT manufacturing process (solid-phase growth method, improvement of crystallinity by laser annealing, elimination of dangling bonds by hydrogenation treatment, etc.). However, it has been found that when the mobility of the TFT is improved and the operation speed of the drive circuit is increased, the above-described problem is promoted, and, for example, the following problem becomes apparent.
[0007]
(1) Malfunction of shift register
The malfunction of the shift register occurs due to a timing shift (clock shift) between the clock CL and the inverted clock CL (bar) having a 180 ° phase shift as shown in FIG. 14 or a rounded rising or falling waveform. In general, when the mobility of the TFT is improved, the operation of the TFT becomes very sensitive, so that the TFT easily malfunctions due to a slight shift or rounding of the waveform of the clock. A malfunction also occurs when the threshold voltages of the P-channel FFT and the N-channel TFT are asymmetric. However, as the mobility increases, the asymmetry of the threshold values of the two channels greatly affects the malfunction.
[0008]
(2) Noise appears on the displayed image
In a built-in driving circuit of a TFT liquid crystal display device, a long wiring is routed on an insulating substrate. Unlike a semiconductor substrate in which the substrate functions as a shield layer, the substrate is easily affected by noise due to wiring capacitance and the like, and noise is generated in a display image. As a result, the display quality is degraded. For example, in the X driver section 20 shown in FIG. 15, a wiring capacitance is parasitic between all the clock lines and the video lines. Since the wiring capacitance of each video line is different, fixed pattern noise and jitter are likely to occur in the displayed image.
[0009]
As described above, in a TFT liquid crystal display device with a built-in driver, the higher the definition is, the more the display quality becomes problematic due to, for example, a malfunction of the shift register or generation of noise. The malfunction of the shift register is caused by the input clock waveform or the like, but also affected by the wiring capacitance of the clock line. Therefore, it can be said that in a TFT liquid crystal display device with a built-in driver, a shift register malfunction and noise are inevitably generated. In addition to such defects, as will be described later, insufficient writing to pixel TFTs and the like and deterioration of retention characteristics become apparent with higher definition (high-speed driving). In view of such a situation, the present inventor has been conducting research on a liquid crystal display device for many years, and these malfunctions and noise generation are sensitively affected by the voltage of the power supply voltage and the signal strength and the like. It was found that there was a tendency to increase when raised. Therefore, an object of the present invention is to realize a TFT liquid crystal display device capable of coping with higher definition by focusing on a required power supply voltage of the TFT liquid crystal display device and optimizing the required power supply voltage.
[0010]
[Means for Solving the Problems]
A liquid crystal display device according to the present invention includes, in each pixel, a pixel TFT which is a thin film transistor, a pixel electrode connected to the pixel TFT, and a storage capacitor connected to the pixel TFT, and a scanning line is connected to a gate of the pixel TFT. A scanning line driving circuit that supplies a selection pulse through the liquid crystal display device, wherein a voltage amplitude for AC driving is applied to a counter electrode facing the pixel electrode with liquid crystal interposed therebetween,
The storage capacitor is formed by forming a capacitance between the scanning line and the previous stage,
The selection pulse supplied from the scanning line driving circuit has a high level voltage and a two-level low level voltage, and the two-level low level voltage of the selection pulse is a voltage applied to the counter electrode. Switch in sync with changes
It is characterized by the following.
[0011]
In addition, the driving method of the liquid crystal display device of the present invention includes, in each pixel, a pixel TFT that is a thin film transistor, a pixel electrode connected to the pixel TFT, and a storage capacitor connected to the pixel TFT. A method for driving a liquid crystal display device, comprising: supplying a selection pulse to the gate of the liquid crystal display; and applying a voltage amplitude for AC driving to a counter electrode facing the pixel electrode with the liquid crystal interposed therebetween.
The storage capacitor is formed by forming a capacitor between the scanning line and the previous stage,
The selection pulse supplied to the gate of the pixel TFT has a high-level voltage and a two-level low-level voltage, and the two-level low-level voltage of the selection pulse is applied to a voltage change applied to the counter electrode. Switching synchronously
It is characterized by the following.
[0012]
Specifically, the present invention is characterized in that the power supply bias of the scanning line driving circuit and the power supply bias of the signal line driving circuit in the TFT liquid crystal display device are set as follows.
[0013]
First, an analog point-sequential driving method includes a scanning line driving circuit for supplying a selection pulse to a scanning line of a pixel matrix portion having an N-channel pixel TFT and a signal line driving circuit for supplying an image signal to a signal line. In the TFT type liquid crystal display device adopting the above, the bias condition of the power supply voltage of the scanning line driving circuit is set so as to satisfy the following equation.
[0014]
V_ddy≧ Vid2 + V_com ^*+ ΔVy2 (1-1)
V_ssy≤ Vid1-V_com ^*−ΔVy1 (1-2)
V_ddy: Positive power supply voltage of scanning line drive circuit
V_ssy: Negative power supply voltage of scanning line drive circuit
Vid1: minimum voltage of image signal
Vid2: the maximum voltage of the image signal
V_com ^*: Drive voltage amplitude of counter electrode
ΔVy1: shift voltage ΔV between the gate and drain of the pixel TFT expressed by the following equation when not selected:_gd(Or average shift voltage) 電圧 ΔV_gd= ΔV_g× C_gd/ (C_gd+ C_lc+ C_stg) ... (1-3) where ΔV_gIs the magnitude of the selection pulse (V_ddy-V_ssy), C_gdIs the parasitic capacitance between the gate and drain of the pixel TFT.
[0015]
ΔVy2: ON resistance R of pixel TFT at the time of selection_onIs the gate-source voltage of the pixel TFT that satisfies the following expression with a writing rate of k% or more:
1-exp ｛-(T₁/ R_on(C_lc+ C_stg)｝ ≧ k / 100 (1-4)
Where T₁Is the writing period of the pixel TFT, C_lcIs the liquid crystal capacity, C_stgIs the storage capacity.
[0016]
Secondly, the analog dot sequential driving method includes a scanning line driving circuit for supplying a selection pulse to a scanning line of a pixel matrix portion having a P-channel pixel TFT and a signal line driving circuit for supplying an image signal to a signal line. In the TFT type liquid crystal display device adopting the above, the bias condition of the power supply voltage of the scanning line driving circuit is set so as to satisfy the following equation.
[0017]
V_ddy≧ Vid2 + V_com ^*+ ΔVy2 (2-1)
V_ssy≤ Vid1-V_com ^*−ΔVy1 (2-2)
V_ddy: Positive power supply voltage of scanning line drive circuit
V_ssy: Negative power supply voltage of scanning line drive circuit
Vid1: minimum voltage of image signal
Vid2: the maximum voltage of the image signal
V_com ^*: Drive voltage amplitude of counter electrode
ΔVy1: ON resistance R of the pixel TFT at the time of selection_onIs more than k%
The gate-source voltage of the pixel TFT that satisfies the following equation
1-exp ｛-(T₁/ R_on(C_lc+ C_stg)｝ ≧ k / 100 (2-4)
Where T₁Represents a writing period of the pixel TFT.
[0018]
ΔVy2: between the gate and drain of the pixel TFT expressed by the following equation when not selected
Shift voltage ΔV_gdMaximum value of
ΔV_gd= ΔV_g× C_gd/ (C_gd+ C_lc+ C_stg) ... (2-3)
Where ΔV_gIs the magnitude of the selection pulse (V_ddy-V_ssy), C_gdIs the parasitic capacitance between the gate and drain of the pixel TFT, C_lcIs the liquid crystal capacity, C_stgIs the storage capacity.
[0019]
Third, a scanning line driving circuit for supplying a selection pulse to a scanning line of a pixel matrix portion including a pixel TFT and a signal line driving circuit for supplying an image signal to a signal line are employed, and an analog dot sequential driving method is employed. In a TFT type liquid crystal display device, when the sampling circuit of the signal line driving circuit is composed of a sampling N-type channel TFT, the bias condition of the power supply voltage of the signal line driving circuit should satisfy the following equation. Set.
[0020]
V_ddx≧ Vid2 + ΔVx2 (3-1)
V_ssx≦ Vid1-ΔVx1 (3-2)
V_ddx: Positive power supply voltage of signal line drive circuit
V_ssx: Negative power supply voltage of signal line drive circuit
Vid1: minimum voltage of image signal
Vid2: the maximum voltage of the image signal
ΔVx1: gate-drain shift voltage ΔV of the sampling N-type channel TFT when not selected, expressed by the following equation_gdThe maximum value of ΔV_gd= ΔV_g× C_gd/ (C_gd+ C_s) (3-3) where ΔV_gIs the magnitude of the selection pulse (V_ddy-V_ssy), C_gdIs the parasitic capacitance between the gate and drain of the N-type channel TFT for sampling, C_sIs a sample hold capacity (including a wiring capacity).
[0021]
ΔVx2: ON resistance R of N-type channel TFT for sampling_onIs the writing rate k
% That satisfies the following equation
1-exp ｛-(T_s/ R_onC_s)｝ ≧ k / 100 (3-4)
Where T_sIs a selection period of the sampling N-type channel TFT.
[0022]
Fourth, an analog dot-sequential driving method is provided, including a scanning line driving circuit for supplying a selection pulse to a scanning line of a pixel matrix portion having a pixel TFT and a signal line driving circuit for supplying an image signal to a signal line. In a TFT type liquid crystal display device, when the sampling circuit of the signal line driving circuit is constituted by a sampling P-type channel TFT, the bias condition of the power supply voltage of the signal line driving circuit satisfies the following equation.
V_ddx≧ Vid2 + ΔVx2 (4-1)
V_ssx≦ Vid1-ΔVx1 (4-2)
V_ddx: Positive power supply voltage of signal line drive circuit
V_ssx: Negative power supply voltage of signal line drive circuit
Vid1: minimum voltage of image signal
Vid2: the maximum voltage of the image signal
ΔVx1: ON resistance R of sampling P-type channel TFT_onIs the writing rate k
% That satisfies the following equation
1-exp ｛-(T_s/ R_onC_s)｝ ≧ k / 100 (4-4)
Where T_sIs the selection period of the sampling P-type channel TFT, C_sIs a sample hold capacity (including a wiring capacity).
[0023]
ΔVx2: shift voltage ΔV between the gate and the drain of the sampling P-type channel TFT when not selected, expressed by the following equation_gdThe maximum value of ΔV_gd= ΔV_g× C_gd/ (C_gd+ C_s) ... (4-3) where ΔV_gIs the magnitude of the selection pulse (V_ddy-V_ssy), C_gdIs a gate-drain parasitic capacitance of the sampling P-type channel TFT.
[0024]
Fifth, there is a scanning line driving circuit for supplying a selection pulse to a scanning line of a pixel matrix portion having a pixel TFT and a signal line driving circuit for supplying an image signal to a signal line, and an analog dot sequential driving method is adopted. In a TFT type liquid crystal display device, when the sampling circuit of the signal line drive circuit is composed of a sampling CMOS type TFT, the bias condition of the power supply voltage of the signal line drive circuit is set so as to satisfy the following equation. I do.
[0025]
V_ddx≧ (Vid2-Vid1) / 2 + V_gsn… (5-1) V_ssx≤ (Vid2-Vid1) / 2-V_gsp… (5-2)
V_ddx≧ Vid2 + ΔVx2 (5-3)
V_ssx≤Vid1-ΔVx1 (5-4)
V_ddx: Positive power supply voltage of signal line drive circuit
V_ssx: Negative power supply voltage of signal line drive circuit
Vid1: minimum voltage of image signal
Vid2: the maximum voltage of the image signal
V_gsn: ON resistance R of N-channel TFT of CMOS type TFT for sampling_onnIs the gate-source voltage that satisfies the following equation of the writing rate k%.
2 ｛1-exp (-T_s/ R_onnC_s)｝ = K / 100 (5-5)
V_gsp: ON resistance R of P-channel TFT of CMOS type TFT for sampling_onpIs the gate-source voltage that satisfies the following equation of the writing rate k%.
2 ｛1-exp (-T_s/ R_onpC_s)｝ = K / 100 (5-6)
ΔVx1: (ΔV_gdnMaximum value) − (ΔV_gdp最小 ΔVx2: (ΔV_gdpMaximum value) − (ΔV_gdn最小 where ΔV_gdnAnd ΔV_gdnAre given by the following equations.
ΔV_gdp= (V_ddx-V_ssx) × C_gdp/ (C_gdp+ C_s) ... (5-7) ΔV_gdn= (V_ddx-V_ssx) × C_gdn/ (C_gdn+ C_s) ... (5-8) where C_gdpIs the capacitance between the gate and the rain of the P-channel TFT of the CMOS type TFT for sampling, C_gdnIs the gate-drain capacitance of the N-channel TFT, C_sIs a sample hold capacity (including a wiring capacity).
[0026]
Sixth, an analog line sequential driving method is provided, including a scanning line driving circuit for supplying a selection pulse to a scanning line of a pixel matrix portion including a pixel TFT and a signal line driving circuit for supplying an image signal to a signal line. A TFT line liquid crystal display device, wherein the signal line driving circuit comprises: a first-stage latch circuit in which the image signal is written by a selection pulse sent from a shift register; In a configuration having a second-stage latch circuit to be used and an analog buffer circuit that takes an output of the second-stage latch circuit as an input voltage and outputs an output voltage to the signal line, a bias of a power supply voltage of the signal line drive circuit is provided. The condition is set so as to satisfy the following equation.
[0027]
V_ddx≧ Vid2 + ΔVx2 (6-1)
V_ssx≦ Vid1-ΔVx1 (6-2)
V_ddx: Positive power supply voltage of signal line drive circuit
V_ssx: Negative power supply voltage of signal line drive circuit
Vid1: minimum voltage of image signal
Vid2: the maximum voltage of the image signal
Here, Vid1 and Vid2 are defined as follows.
ΔVx1: The minimum value of the image signal while maintaining the linearity of the input / output signal of the analog buffer
Even when Vid1 is input, the equation (6-3) with a writing rate of k% or more is
Voltage required to meet
ΔVx2: The maximum value of the image signal while maintaining the linearity of the input / output signal of the analog buffer
Even when Vid2 is input, the equation (6-3) with a writing rate of k% or more is
Voltage required to meet
1-exp (-T₁/ Τ) ≧ k / 100 (6-3)
[Action]
First, according to the first means, the power supply voltage V of the scanning line driving circuit in a TFT type liquid crystal display device using an N-channel pixel TFT in an analog dot sequential driving system._ddyAnd V_ssyCan be optimized. That is, the power supply voltage V is set so as to satisfy the expression (1-1)._ddyIs set, writing by a pixel TFT having a writing rate of k% or more can be realized irrespective of the writing time, the ON resistance of the pixel TFT, the value of the liquid crystal capacitance and the holding capacitance. Also, the power supply voltage V is set so as to satisfy the expression (1-2)._ssyIs set, irrespective of the values of the coupling capacitance, the liquid crystal capacitance, and the storage capacitance of the pixel TFT, the effect of the so-called penetration voltage that occurs when the pixel TFT is turned off can be eliminated, and the deterioration of the storage characteristics can be prevented. . Irrespective of the writing time, the ON resistance of the pixel TFT, the value of the liquid crystal capacitance, and the value of the storage capacitance, writing by the pixel TFT with the writing rate of k% or more can be realized.
[0028]
Further, according to the second means, in a TFT type liquid crystal display device using a P-channel pixel TFT in an analog dot sequential driving system, the power supply voltage V_ddyAnd V_ssyCan be optimized. That is, the power supply voltage V is set so as to satisfy the expression (2-1)._ddyIs set, irrespective of the values of the coupling capacitance, the liquid crystal capacitance, and the storage capacitance of the pixel TFT, the effect of the so-called penetration voltage that occurs when the pixel TFT is turned off can be eliminated, and the deterioration of the storage characteristics can be prevented. . Further, the power supply voltage V is set so as to satisfy the expression (2-2)._ssyIs set, writing by the pixel TFT having the writing rate of k% or more can be realized regardless of the writing time, the ON resistance of the pixel TFT, the value of the liquid crystal capacitance, and the value of the storage capacitor. Such a power supply bias condition enables high-speed driving by increasing the number of pixels, thereby realizing a liquid crystal display device with higher definition.
[0029]
Further, according to the third means, in the TFT type liquid crystal display device in which the sampling circuit of the signal line driving circuit is constituted by the sampling N-type channel TFT by the analog point sequential driving method, the power supply voltage V of the signal line driving circuit is obtained._ddxAnd V_ssxCan be optimized. That is, V is set so as to satisfy the expression (3-1)._ddxIs set, writing to a signal line with a writing rate of k% or more can be performed irrespective of the selection time of the sampling N-type channel TFT, the ON resistance, and the value of the sample hold capacitance. Also, the power supply voltage V is set so as to satisfy the expression (3-2)._ssxIs set, irrespective of the value of the coupling capacitance or the sample-and-hold capacitance, the influence of the so-called penetration voltage that occurs when the sampling N-type channel TFT is turned off can be eliminated, and the deterioration of the holding characteristics can be prevented. .
[0030]
Furthermore, according to the fourth means, even in a TFT type liquid crystal display device in which the sampling circuit of the signal line drive circuit is constituted by a sampling P-type channel TFT in the analog dot sequential drive system, the power supply voltage V of the signal line drive circuit is also obtained._ddxAnd V_ssxCan be optimized. That is, contrary to the case of the N-channel channel TFT, the power supply voltage V is set so as to satisfy the expression (4-1)._ddxIs set, the effect of the so-called penetration voltage that occurs when the sampling P-type channel TFT is turned off can be eliminated, and deterioration of the holding characteristics can be prevented. Also, the power supply voltage V is set so as to satisfy the expression (4-2)._ssxIs set, irrespective of the value of the sample hold capacitance or the like, the effect of so-called penetration voltage that occurs when the sampling P-type channel TFT is turned off can be eliminated, and deterioration of the holding characteristics can be prevented.
[0031]
Further, according to the fifth means, in a TFT type liquid crystal display device in which the sampling circuit of the signal line driving circuit is constituted by CMOS type TFTs in the analog point sequential driving method, the power supply voltage V of the signal line driving circuit is used._ddxAnd V_ssxCan be optimized. That is, the power supply voltage V is set so as to satisfy the expressions (5-1) and (5-2)._ddxIs set, writing to a signal line with a writing rate of k% or more can be realized regardless of the sample hold capacity and the like. The power supply voltage V is set so as to satisfy the expressions (5-3) and (5-4)._ssxIs set, the effect of the so-called penetration voltage that occurs when the CMOS TFT turns off can be eliminated, and the deterioration of the holding characteristics can be prevented.
[0032]
Still further, according to the sixth means, in the analog line sequential driving method, the signal line driving circuit simultaneously operates the first-stage latch circuit in which the image signal is written by the selection pulse sent from the shift register, and the latch circuit by the latch pulse. And a second-stage latch circuit to which the image signal is written, and an analog buffer circuit that outputs an output voltage to a signal line using an output of the second-stage latch circuit as an input voltage. Power supply voltage V_ddxAnd V_ssxCan be optimized. That is, the power supply voltage V is set so as to satisfy the equations (6-1) and (6-2)._ddxAnd V_ssxIs set, it is possible to obtain writing characteristics for a signal line with a writing rate of k% or more and to improve retention characteristics irrespective of the value of the wiring resistance or the like of the signal line.
[0033]
【Example】
Next, embodiments of the present invention will be described with reference to the accompanying drawings. First, the power supply bias condition of the scan driver unit will be described. As shown in FIG._ddyAnd negative power supply V_ssyIs supplied to the counter electrode b of the pixel matrix section 10 and the counter electrode potential V_comIs supplied.
[0034]
(First embodiment)
FIG. 1 is an equivalent circuit diagram of a pixel TFT when an N-channel TFT is used as the pixel TFT in the present invention. The pixel TFT has a source electrode S connected to the signal line X, a gate electrode G connected to the scanning line Y, and a drain electrode D connected to the pixel electrode a and the storage capacitor C._stgIt is connected to the. Liquid crystal is sealed in the gap between the pixel electrode a and the counter electrode b._lcAnd Retention capacity C_stg2A includes an additional capacitance system in which a previous scanning line and a pixel electrode are overlapped via an insulating film as shown in FIG. 2A, and a capacitance line independent of the scanning line as shown in FIG. 2B. And a storage capacitor system in which the capacitor line is overlapped with an insulating film via an insulating film. On the other hand, between the source electrode S, the drain electrode D, and the gate electrode G of the pixel TFT, a parasitic capacitance (coupling capacitance) C as shown in FIG._ds, C_gd, C_gsExists. FIG. 3 shows a driving waveform of a typical TFT liquid crystal display device. Since the liquid crystal needs to be driven by an alternating current, the image signal Vid applied to the signal line X is the video center Vid._cUse the one that is AC reversed. Here, the cycle of the AC inversion is set to one field, but one horizontal scanning period T₁It may be reversed every time. Selection pulse (gate signal) V applied to scanning line Y_GIs one horizontal scanning period T₁At a high level to turn on the N-channel pixel TFT. When the pixel TFT is turned on, the potential V at the pixel electrode P is_pBecomes the same as the image signal Vid. Here, the horizontal scanning period (writing period) T₁The condition for writing the image signal Vid into the liquid crystal capacitor and the storage capacitor by not less than k% through the pixel TFT is given by the following equation.
[0035]
1-exp (-T₁/ Τ) ≧ k / 100 (1)
Here, τ is a time constant when the pixel TFT is conducting. Here, the on-resistance of the pixel TFT is represented by R_onThen
τ = R_on(C_lc+ C_stg)… (2)
Generally, 95% is frequently used as the writing rate k%, so if k = 95, the equation (1) is expressed by the following equation.
[0036]
3R_on(C_lc+ C_stg) ≦ T₁… (3)
If this expression is not satisfied, insufficient writing of pixels occurs, and a sufficient contrast ratio cannot be obtained. As is well known, the on-resistance R of the pixel TFT is_onIs the voltage V between the gate and the source_gsGreatly depends on Therefore, from equation (3), the on-resistance R_onThe potential V of the selection pulse necessary for sufficient writing_gsCan be limited as follows. By the way, in the case of a TFT liquid crystal display device with a built-in drive circuit, the positive power supply V of the scan driver (Y driver) is used._ddyCorresponds to the high level of the selection pulse and its negative power supply V_ssyCorresponds to the low level of the selection pulse. Here, assuming that the maximum potential of the image signal Vid is Vid2 and its minimum potential is Vid1,_gsSatisfies the following equation.
[0037]
V_ddy−Vid2 ≦ V_gs≤V_ddy−Vid1 ... (4)
V in the previous stage_ddy−Vid2 is the minimum potential between the gate and the source,_ddy-Vid1 is the maximum gate-source potential. Generally V_gsIncreases, the on-resistance R of the TFT increases._onDecreases, so that it suffices that Expression (3) is satisfied at the minimum potential of Expression (4). Conversely, in equation (3), the ON resistance R is set so that the left side and the right side are equal._onThrough V_gsIs ΔVy2, V_gsIt is sufficient that ≧ ΔVy2 is satisfied. That is, the condition for not causing insufficient writing is given by the following equation.
[0038]
V_ddy≧ Vid2 + ΔVy2 (5)
Here, ΔVy2 is the ON resistance R of the pixel TFT._onIs the gate-source potential that satisfies the following equation:
[0039]
R_on= T₁/ ｛3 × (C_lc+ C_stg)｝… (6)
Equation (6) shows an example of a writing rate of 95%. In general, assuming that a sufficient writing rate is k%, ΔVy2 is the ON resistance R of the pixel TFT._onIs the gate-source potential that satisfies the following equation:
[0040]
1-exp ｛-(T₁/ R_on(C_lc+ C_stg)) = K / 100 (7)
Where T₁Is a writing period of the pixel TFT, which coincides with one horizontal scanning period in the line sequential driving method, but coincides with a bright line erasing (blanking) period in the case of the dot sequential driving method. This is because the rightmost pixel in dot sequential driving is written with original data only immediately before the blanking period.
[0041]
As described above, the condition for not causing insufficient writing is expressed by equation (5). However, not only the writing characteristics but also the holding characteristics (for preventing the written signal from leaking during the non-selection period) are given to the pixel TFT. Condition) is also required. In a TFT liquid crystal display device with a built-in drive circuit, a CMOS TFT is used for the drive circuit, so that the pixel TFT is necessarily of an enhancement type. Therefore, if the gate-source voltage is negative during the non-selection period, the off-resistance of the pixel TFT is kept high, so that sufficient holding characteristics can be obtained. Must be taken into account. This penetration voltage is ΔV in FIG._gd, The gate-drain parasitic capacitance C of the pixel TFT_gdAnd liquid crystal capacitance C_lcAnd holding capacity C_stgThis occurs at the moment when the pixel TFT is turned off due to capacitive coupling with the pixel TFT. The magnitude of this penetration voltage is represented by the following equation.
[0042]
ΔV_gd= ΔV_g× C_gd/ (C_gd+ C_lc+ C_stg)… (8)
Where ΔV_gIs the selection pulse V applied to the scanning line Y_gSize (V_ddy-V_ssy). In this equation (8), the liquid crystal capacitance C_lcChanges according to the image signal Vid due to the dielectric anisotropy of the liquid crystal._stgAlso, since the channel capacitance of the pixel TFT changes depending on the gate-drain voltage, the penetration voltage ΔV_gdAlso change. Generally, as the amplitude of the image signal Vid is smaller and the voltage between the gate and the drain is larger, the penetration voltage ΔV_gdBecomes large. This penetration voltage ΔV_gAlways lowers the pixel electrode potential Vp._gdOnly the non-selection level of the scanning line Y (the negative power supply potential of the scanning driver unit 30 in the case of the driving circuit built-in type) needs to be set low in advance. That is, the negative power supply potential V of the scan driver unit 30_ssyMust satisfy the following equation.
[0043]
V_ssy≤Vid1-ΔVy1 (9)
Here, Vid1 is the minimum potential of the image signal Vid, and ΔVy1 is the maximum value of the shift voltage represented by Expression (8). If the expression (8) is not satisfied, the data of the signal line X leaks to the pixel electrode a due to the off-leak current of the pixel TFT in a non-selected state, causing vertical crosstalk and unevenness in vertical luminance of the screen. Note that the parasitic capacitance C of the pixel TFT is_gdAnd the liquid crystal capacitance C for one pixel_lcIs difficult to actually measure, so that an average value of the shift voltage can be used as ΔVy1. In particular,
ΔVy1 = Vid_c-V_com… (10)
It is expressed as Where Vid_cIs the average value of the image signal and is centered on the video. In order to realize high image quality and high reliability, the potential of the counter electrode (common electrode) must be set to the average value of the pixel electrode potentials. Therefore, the right side of this equation indicates the average value of the shift voltage.
[0044]
As described above, the power supply bias condition of the scan driver unit 30 that satisfies the writing characteristics and the holding characteristics of the pixel TFT can be expressed by Expressions (5) and (9). However, both formulas are satisfied only when the potential of the counter electrode is constant. Therefore, in the following, a similar bias condition in the case where the counter electrode potential (and the storage capacitor electrode potential) is also AC-driven is derived.
[0045]
FIG. 5 shows a driving method in which the counter electrode potential (and the storage capacitor electrode potential) is AC-inverted by shifting the phase by 180 ° from the image signal when the circuit configuration of the storage capacitor is the storage capacitor method (hereinafter abbreviated as common swing drive). FIG. According to such a common swing drive, the voltage range of the image signal Vid to be written by the data driver unit 20 can be narrowed, so that the drive voltage of the data driver unit 20 (positive power supply V_ddx) Can be lowered. The operation speed of the data driver 20 is as high as several hundred times or more that of the scan driver unit 30. When the drive voltage is reduced, the TFT circuit and the external circuit are easily configured as described above, and malfunctions do not easily occur, and power consumption is reduced. There is a merit that is reduced. By the way, in the common swing drive, the maximum voltage of the counter electrode potential is V_com2, Drive minimum voltage to V_com1, The driving dynamic voltage range is V_com ^*= V_com2-V_com1If the potential of the counter electrode is changed, V_com ^*However, since the pixel electrode potential spreads up and down from the image signal voltage range (Vid2-Vid1), Equation (5) is rewritten as Equation (11), and Equation (9) is rewritten as Equation (12).
[0046]
V_ddy≧ Vid2 + V_com ^*+ ΔVy2 (11)
V_ssy≤ Vid1-V_com ^*−ΔVy1 (12)
Here, when the counter electrode potential is constant, V_com ^*Since = 0, equation (11) matches equation (5), and equation (12) matches equation (9). Therefore, Expressions (11) and (12) are general expressions that can be applied to cases other than the common swing drive.
[0047]
The above-mentioned common swing drive is of the storage capacitor type, and as shown in FIG. 2 (b), since the storage capacitor is connected to a capacitor line independent of the scanning line, this capacitor line is set to the same potential as the counter electrode. Then, a common swing drive can be realized. However, in the case of the additional capacitance method as shown in FIG. 2A, since the storage capacitor is connected to the preceding scanning line, the scanning line cannot be set to the same potential as the counter electrode. Therefore, as shown in FIG. 6, the negative power supply of the scan driver section is set to two levels (V_ssy1And V_ssy2), And the negative power supply is AC-driven in a rectangular wave state in synchronization with the counter electrode potential. In such a case, V_ssy2-V_ssy1= V_com ^*Then, equation (11) is satisfied.
[0048]
(Second embodiment)
In the first embodiment, the pixel TFT is an N-channel TFT, but in this embodiment, the power supply bias condition of the scan driver unit will be described in the case of using a P-channel pixel TFT. FIG. 7 is a driving timing chart when a P-channel pixel TFT is used when the potential of the counter electrode is constant. In this case, the scanning pulse waveform is upside down as compared with the case of the P channel. As can be easily understood, the scan pulse waveform in the case of the common swing drive may be inverted upside down from the waveform shown in FIGS. However, in the case of the additional capacitance method shown in FIG._ddy1To two levels (V_ddy1And V_ddy2), And the negative power supply is one level (V_ssy).
[0049]
The bias condition for a P-channel pixel TFT can also be expressed by equations (11) and (12) for an N-channel pixel TFT. However, in this case, the contents of ΔVy1 and ΔVy2 in the expressions (11) and (12) are interchanged, and the expression (11) becomes a conditional expression for the holding characteristic, and the expression (12) becomes a conditional expression for preventing insufficient writing. Here, ΔVy1 and ΔVy2 are opposite to those of the N-channel pixel TFT and are as follows.
[0050]
ΔVy1: ON resistance R of the pixel TFT_onIs the source-gate voltage that satisfies equation (7)
ΔVy2: the maximum value of the shift voltage represented by the equation (8) (or the average shift voltage = the average value Vid of the image signal)_c-Counter electrode potential V_com)
As described above, the power supply bias condition of the scan driver unit 30 for optimally driving the P-channel pixel TFT or the N-channel pixel TFT does not depend on the type of the data driver unit 20, and is expressed by the formulas (11) and (12). Given. According to the liquid crystal display device that satisfies the power supply bias condition, it is possible to suppress insufficient writing and to improve the holding characteristics. With such an improvement, high-speed driving of the TFT with an increase in the number of pixels becomes possible, and high-quality display performance can be obtained.
[0051]
Next, the power supply bias condition of the data driver section will be described. As shown in FIG. 13, the data driver unit 20 has a positive power supply V_ddxAnd negative power supply V_ssxIs supplied.
[0052]
(Third embodiment)
As shown in FIG. 8, the sampling circuit 24 of the data driver unit 20 in this example is an N-channel analog switch (TFT) SW._i, The pixel TFT is driven by a dot sequential driving method. That is, the selection pulse Q_iAnalog switch SW_iBecomes conductive, the image signal Vid is sent to the signal line, and the sample-and-hold capacitance C_sIs written to. Note that C_gdIs a parasitic capacitance between the gate and the drain. Here, the sample hold capacity C_sAs described in the first and second embodiments, the problems of preventing insufficient writing and improving the retention characteristics can be discussed as analogies in the case of the pixel TFT. That is, the video line of FIG. 8 is connected to the signal line X of FIG._iIs connected to the scanning line Y in FIG._s(Including the signal line wiring capacitance)_lcAnd holding capacity C_stgAnalog switch SW_iCan be treated the same as a pixel TFT. That is, the power supply voltage (positive power supply V) of the data driver unit 20 is the same as the optimization of the power supply voltage of the scan driver unit._ddxAnd negative power supply V_ssx) Can be optimized.
[0053]
First, analog switch SW_iThe selection period of T_sThen, during this period, the image signal of the video line is_iThe condition for writing data at a writing rate of k% (for example, 95%) is as follows, as in the case of Expression (5).
[0054]
V_ddx≧ Vid2 + ΔVx2 (13)
Here, ΔVx2 is the analog switch SW_iON resistance R_onIs a gate-source voltage that satisfies the following expression of the writing rate k.
1-exp (-T_s/ R_onC_s) = K / 100 (14)
If these equations are not satisfied, signal line X_iInsufficient writing of image signals into the LCD, that is, lowering of horizontal resolution is caused.
[0055]
On the other hand, the analog switch SW_iIs turned off, the punch-through voltage (shift voltage) ΔV_gdExists. Its size is
ΔV_gd= (V_ddx-V_ssx) × C_gd/ (C_gd+ C_s)… (15)
It is expressed as Assuming that the maximum value of the shift voltage is ΔVx1, the analog switch SW_iDuring the non-selection period (almost horizontal scanning period)_iThe condition for the data once written in the to not leak (no horizontal crosstalk) is
V_ssx≤Vid1-ΔVx1 (16)
It becomes. When a P-channel analog switch is used, as described in the second embodiment, the equations (13) and (16) are the power supply bias conditions. However, note that the contents of ΔVx1 and ΔVx2 are interchanged. I want to be.
[0056]
(Fourth embodiment)
As shown in FIG. 9, the sampling circuit 24 of the data driver unit 20 in this example is a CMOS analog switch T._i, The pixel TFT is driven by a dot sequential driving method. That is, the selection pulse Q_iIs a CMOS analog switch T_iTo the gate of the N-channel TFT of the_i(Bar) is supplied to the gate of the P-channel TFT, and the two TFTs are turned on or off simultaneously. When the sipling circuit has a CMOS configuration, the on-resistance of one TFT is always low even if the gate voltage is such that the on-resistance of one TFT is high. The voltage range of an analog signal (image signal) that can be transmitted by means of a signal is widened. However, the number of elements increases and the circuit configuration becomes complicated.
[0057]
First, this CMOS analog switch T_iWith signal line X_iA condition for preventing writing shortage (horizontal resolution does not decrease) will be examined. Here, the on-resistances of the P-channel TFT and the N-channel TFT are respectively set to R_onp, R_onnThen the parallel resistance R of the two TFTs_onp・ R_onn/ (R_onp+ R_onn) Is highest near the center of the video (Vid2-Vid1) / 2 if the characteristics of the TFTs of both channels are symmetric. At this time, the ON resistance R of the P-channel TFT_onpIs high, but the on-resistance R of the N-channel TFT is_onnCan be easily understood from the above-mentioned analogy that the condition that does not cause insufficient writing due to this is expressed by the following equation.
[0058]
V_ddx≧ (Vid2-Vid1) / 2 + V_gsn… (17)
Where V_gsnIs the on-resistance R of the N-channel TFT_onnIs a gate-source voltage that satisfies the following equation of the writing rate k.
[0059]
2 ｛1-exp (-T_s/ R_onnC_s)｝ = K / 100 (18)
By the way, when k = 95, R_onn= 2T_s/ 3C_sIt is.
On the other hand, the ON resistance R of the N-channel TFT_onnIs high, but the on-resistance R of the P-channel TFT is_onpIs low enough that the lack of writing does not occur,
V_ssx≤ (Vid2-Vid1) / 2-V_gsp… (19)
Where V_gspIs the on-resistance R of the P-channel TFT_onpIs a gate-source voltage that satisfies the following equation of the writing rate k.
2 ｛1-exp (-T_s/ R_onpC_s)｝ = K / 100 (20)
By the way, when = 95, R_onp= 2T_s/ 3C_sIt is. Therefore, if the expressions (17) and (19) are satisfied, writing at a writing rate of k% or more is possible.
[0060]
Next, the CMOS analog switch T_iSignal line X during the non-selection period of_iA condition for preventing the data once written in the memory from leaking (causing no horizontal crosstalk) is obtained. In the case of CMOS, a punch-through voltage (shift voltage) is generated at the moment when the CMOS is turned off. The shift voltage of the N-channel TFT is ΔV_gdn, The shift voltage of the P-channel TFT is ΔV_gdpThen, the shift by the N channel shifts to the negative side, and the shift by the P channel shifts to the positive side._gdp-ΔV_gdnIt becomes. Therefore, the conditions for preventing the analog switch from leaking under all the bias conditions are represented by Expressions (13) and (16), where ΔVx1 and ΔVx2 are as follows.
ΔVx1 = (ΔV_gdnMaximum value) − (ΔV_gdp(Minimum value of) (21)
ΔVx2 = (ΔV_gdpMaximum value) − (ΔV_gdn) (22)
Where ΔV_gdpAnd ΔV_gdnIs given by:
[0061]
ΔV_gdp= (V_ddx-V_ssx) × C_gdp/ (C_gdp+ C_s)… (24)
ΔV_gdn= (V_ddx-V_ssx) × C_gdn/ (C_gdn+ C_s)… (25)
Where C_gdpIs the gate-drain capacitance of the P-channel TFT, C_gdnIs the gate-drain capacitance of the P-channel TFT, C_sIs a sample hold capacity (including a wiring capacity).
[0062]
(Fifth embodiment)
Although the third and fourth embodiments have described the power supply bias condition of the data driver unit in the analog point-sequential drive system, this embodiment will explain the power supply bias condition of the data driver unit in the analog line-sequential drive system. FIG. 10 is a block diagram of the data driver unit 40 using the analog line sequential driving method. Selection pulse Q sent from shift register 22_1,Q_2,Q₃The analog image signal Vid sequentially written to the first-stage latch A by (1) is simultaneously sent to the second-stage latch B by the latch pulse LP. The second-stage latch B is connected to the analog buffer C, and each image signal captured by the latch B is supplied to the signal line X during one horizontal scanning period._1,X_2,X₃Keep driving always. The simplest configuration of the analog buffer C is as shown in FIG. In this circuit configuration, a P-channel TFT₂Works as a current source and a P-channel TFT₁Converts the image signal held in the latch B by the source follower into the input voltage_iAnd the output voltage Vout corresponding to this_iIs output as Here, it should be noted that, as shown in FIG._shAnd rise and fall times. In this example, the output voltage Vout_iIs the input voltage Vin_iMore V_shThe positive power supply V of the data driver section._ddxIs at least V higher than the maximum value Vid2 of the image signal voltage._shOnly have to be high. Also, the output voltage Vout_iRises slowly during one horizontal scanning period₂Power supply voltage and channel width must be set. As another circuit configuration of the analog buffer C, there is one using various operation amplifiers. Here, regardless of the circuit configuration of the analog buffer, the output resistance of the analog buffer is set to R_outAnd the signal line wiring capacitance is C_sl, One horizontal scanning period is T_HThen, the condition of writing rate k% or more is given by the following equation.
[0063]
1-exp ｛-(T_H/ R_out・ C_sl)｝ ≧ k / 100 (26)
Incidentally, when the writing rate is 95% or more, it is given by the following equation.
[0064]
R_out× C_sl× 3 <T_H… (27)
However, the output resistance R_outIs related to the specific circuit configuration of the analog buffer, and the power supply voltage V_ddx,V_ssxAnd output resistance R_outIs different depending on the circuit configuration, the power supply voltage cannot be limited directly from this equation. However, when ΔVx1 and ΔVx2 are defined as follows, the power supply voltage V of the data driver unit for preventing insufficient writing and improving the holding characteristics is described._ddx,V_ssxThe bias condition of must satisfy Expressions (13) and (16).
[0065]
ΔVx1: a voltage necessary to maintain the linearity of the input / output signal of the analog buffer and to satisfy Expression (26) even when the minimum value Vid1 of the image signal is input.
ΔVx2: a voltage required to maintain the linearity of the input / output signal of the analog buffer and to satisfy Expression (26) even when the maximum value Vid2 of the image signal is input.
Note that there is no digital liquid crystal display device that performs dot sequential driving, but there is a digital line sequential driving system. In this case, since basically only the power supply voltage supplied from the outside is selected, there is no insufficient writing or shift voltage which is a problem in the analog system. Therefore, ΔVx1 and ΔVx2 in the equations (13) and (16) may both be 0.
[0066]
As described above, the TFT-type liquid crystal display device according to the present invention can operate with the power supply voltage V of the scanning line driving circuit regardless of the analog dot sequential driving method or the analog line sequential driving method._ddyAnd V_ssyOr the power supply voltage V of the signal line drive circuit_ddxAnd V_ssxIs set to the optimum value as described above, and the following effects are obtained. That is, irrespective of the writing time, the ON resistance of the pixel TFT or the sampling TFT, the liquid crystal capacitance, and the value of the storage capacitance, it is possible to realize sufficient writing characteristics with a writing rate of k% or more. Also, regardless of the values of the coupling capacitance, the liquid crystal capacitance, and the storage capacitance of the pixel TFT and the sampling TFT, the so-called penetration voltage generated when the pixel TFT and the sampling TFT are turned off is eliminated, and the deterioration of the retention characteristics is reduced. Can be prevented. Such a power supply bias condition enables high-speed driving by increasing the number of pixels, thereby realizing a liquid crystal display device with higher definition. In particular, in a TFT-type liquid crystal display device with a built-in driver, the value of the power supply voltage sensitively affects the malfunction of the shift register and the occurrence of noise. Therefore, the scanning line drive circuit and the signal line drive circuit set to the power supply bias described above must be used. When used, malfunction and noise generation can be suppressed.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit diagram of a pixel TFT when an N-channel TFT is used as the pixel TFT in the first embodiment of the present invention.
FIG. 2A is an equivalent circuit diagram in a case where the storage capacitance of the pixel is an additional capacitance type, and FIG. 2B is an equivalent circuit diagram in a case where the storage capacitance of the pixel is a storage capacitance type.
FIG. 3 is a waveform diagram showing a typical driving waveform of a TFT liquid crystal display device.
FIG. 4 is a timing chart showing a power supply voltage bias of a scanning line driving circuit when an N-channel TFT is used as a pixel TFT in the first embodiment of the present invention.
FIG. 5 is a timing chart showing a power supply voltage bias of a scanning line driving circuit when an N-channel TFT is used as a pixel TFT and a storage capacitor circuit configuration is a storage capacitor system in the first embodiment of the present invention.
FIG. 6 is a timing chart showing a power supply voltage bias of a scanning line driving circuit in a case where an N-channel TFT is used as a pixel TFT and a storage capacitor circuit configuration is an additional capacitance system in the first embodiment of the present invention.
FIG. 7 is a timing chart showing a power supply voltage bias of a scanning line driving circuit when a P-channel TFT is used as a pixel TFT in the second embodiment of the present invention.
FIG. 8 is a timing chart showing a power supply voltage bias of a data driver when an N-channel TFT analog switch is used as a sampling circuit of the data driver in the third embodiment of the present invention.
FIG. 9 is a timing chart showing the power supply voltage bias of the data driver when a CMOS / TFT analog switch is used as the sampling circuit of the data driver in the fourth embodiment of the present invention.
FIG. 10 is a block diagram showing a configuration of a data driver of an analog point-sequential driving method in a fifth embodiment of the present invention.
11 is a circuit diagram showing a detailed configuration of the analog buffer shown in FIG.
FIG. 12 is a waveform chart showing rising and falling states of an input voltage and an output voltage of the analog buffer shown in FIG. 11;
FIG. 13 is a block diagram illustrating a circuit configuration of a TFT-type liquid crystal display device with a built-in driver.
FIG. 14 is a waveform diagram showing a correlation between a clock and an inverted clock of the shift register shown in FIG.
FIG. 15 is a block diagram showing a configuration of the data driver shown in FIG.
[Explanation of symbols]
1 .... insulating substrate
10. Pixel matrix section
20, 40 ... X driver section
30 ... Y driver section
X: scanning line
Y ... signal line
TFT: Thin film transistor
SW_i... TFT analog switch
T_i... TFT CMOS analog switch

Claims

Each pixel includes a pixel TFT that is a thin film transistor, a pixel electrode connected to the pixel TFT, and a storage capacitor connected to the pixel TFT, and supplies a selection pulse to a gate of the pixel TFT via a scanning line. A liquid crystal display device having a scanning line driving circuit, wherein a voltage amplitude for AC driving is applied to a counter electrode opposed to the pixel electrode with liquid crystal interposed therebetween,
The storage capacitor is formed by forming a capacitor between the scanning line and the previous stage,
The selection pulse supplied from the scanning line driving circuit has a high level voltage and a two-level low level voltage, and the two-level low level voltage of the selection pulse is a voltage applied to the counter electrode. A liquid crystal display device that switches in synchronization with a change.

A pixel TFT which is a thin film transistor, a pixel electrode connected to the pixel TFT, and a storage capacitor connected to the pixel TFT are provided in each pixel, a selection pulse is supplied to a gate of the pixel TFT, and a pixel is supplied to the pixel electrode. On the other hand, in a driving method of a liquid crystal display device, a voltage amplitude for AC driving is given to a counter electrode facing the liquid crystal.
The storage capacitor is formed by forming a capacitor between the scanning line and the previous stage,
The selection pulse supplied to the gate of the pixel TFT has a high-level voltage and a two-level low-level voltage, and the two-level low-level voltage of the selection pulse is applied to a voltage change applied to the counter electrode. A method for driving a liquid crystal display device, wherein switching is performed in synchronization.