【０００１】
【発明の属する技術分野】
本発明は、書き換え可能な不揮発性メモリが搭載されている不揮発性半導体記憶装置にかかわり、特には、不揮発性メモリに書き込まれているデータが不正に読み出されることを防止するデータ漏洩防止技術に関する。
【０００２】
【従来の技術】
従来、不揮発性半導体記憶装置におけるデータ漏洩防止技術として、データ外部読み出しに先立って、保護コード（パスワード、暗証番号）の入力を強制し、入力された保護コードとあらかじめ登録されている製品固有の正規の保護コードとの比較認証を行い、一致した場合には不揮発性メモリからのデータ外部読み出しを許可するが、不一致の場合にはデータ外部読み出しを禁止するようにしたものが知られている。
【０００３】
図６に従来技術の不揮発性半導体記憶装置の概略構成を示す。図６において、６１０はアドレスラッチ、６２０はアドレスデコーダ、６３０は書き換え可能な不揮発性メモリ、６４０はデータ入出力回路、６５０は保護コード用メモリ、６６０は保護コード比較回路、６７０は保護制御回路である。
【０００４】
この不揮発性半導体記憶装置におけるアドレスラッチ６１０、アドレスデコーダ６２０、不揮発性メモリ６３０およびデータ入出力回路６４０の動作は次のとおりである。不揮発性メモリ６３０に対するデータ外部読み出しモードにおいて、入力されてきたアドレス信号がアドレスラッチ６１０にラッチされ、さらにアドレスデコーダ６２０に入力され、デコードされる。デコードされたアドレス信号に対応する不揮発性メモリ６３０のアドレスからデータが読み出され、データ入出力回路６４０にラッチされた上で、データ入出力端子６４５を介して外部に出力される。
【０００５】
不正アクセスに対するプロテクトは次のように行われる。正規の使用者はあらかじめ保護コード用メモリ６５０に製品固有の保護コード（正規の保護コード）を書き込んでおく。不揮発性メモリ６３０からのデータ外部読み出しに当たっては、必ず前もって外部より保護コードの入力を行わせるようになっている。入力された保護コードは保護コード比較回路６６０に入力される。保護コード比較回路６６０は、入力されてきた保護コードを保護コード用メモリ６５０にあらかじめ格納されている正規の保護コードと比較し、その比較結果を保護制御回路６７０に出力する。比較結果が一致を示すときは、保護制御回路６７０はデータ入出力回路６４０をデータ出力許可状態に設定し、比較結果が不一致を示すときは、保護制御回路６７０はデータ入出力回路６４０をデータ出力禁止状態に設定する。したがって、外部から入力された保護コードが正規のものでないときは、不揮発性メモリ６３０からデータ入出力回路６４０を介してのデータ外部読み出しは禁止され、外部から正しい保護コードが入力されたときに限り不揮発性メモリ６３０からデータ入出力回路６４０を介してのデータ外部読み出しが許可される。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来技術の不揮発性半導体記憶装置には次のような課題がある。すなわち、データ外部読み出し時に保護コードの入力を強いる方式は、不正使用者に対して保護コードの入力をうまくすれば防壁突破が可能であることを知らせてしまう。あらかじめ登録されている正規の保護コードと同じ保護コードを見つけ出して、その保護コードを入力しさえすれば、不揮発性メモリにアクセスすることができると知らせる結果となる。一致するまで保護コードの繰り返し入力が行われ、一致を確認の上でデータ外部読み出しの操作が行われれば、不正読み出しを許してしまうことになる。
【０００７】
不揮発性メモリからのデータ外部読み出しを行うたびに、保護コードを入力する操作を行われなければならず、操作上の負担が大きい。
【０００８】
本発明は、このような事情に鑑みて創案されたものであり、パスワードの入力強制という方式を離れ、まったく新しい観点からのアプローチにより、不揮発性半導体記憶装置におけるセキュリティ性を向上させることを目的としている。
【０００９】
【課題を解決するための手段】
本発明は、上記の課題を解決するために次のような手段を講じる。
【００１０】
すなわち、本発明による不揮発性半導体記憶装置は、書き換え可能な不揮発性メモリと、前記不揮発性メモリのアドレス空間内のアドレスを読出し禁止アドレスとして登録可能な読出し禁止アドレス登録メモリと、前記不揮発性メモリに対する読出しアドレスと前記読出し禁止アドレス登録メモリからの読出し禁止アドレスとを比較し一致するときは前記不揮発性メモリからのデータ外部読み出しを禁止する読出し禁止制御回路とを備えた構成としている。
【００１１】
従来方式と本発明方式との違いは次のとおりである。不揮発性メモリに対するデータ外部読み出しの要求があったときに、従来方式では、まずパスワード入力を要求するのに対して、本発明方式では、パスワード入力の要求は行わない。パスワード入力要求方式であると、第三者が不正アクセスを行おうとする場合に、登録されている正規のパスワードを知らなくても、パスワード入力要求があることから、パスワード入力がセキュリティを破る条件であることは知ることはできる。そこで、試行錯誤的に何らかのパスワードを入力することを正規のパスワードに一致するまで繰り返せば、セキュリティを破る状態へたどり着く可能性がある。
【００１２】
しかしながら、本発明はパスワード入力方式ではない。正規の使用者は、セキュリティ確保を行うに際して、読出し禁止アドレス登録メモリに対して一度だけ読出し禁止アドレスを登録しておく。そうすると、これ以降は、不正使用者による不揮発性メモリに対するデータ外部読み出しの要求があっても、そのときに不揮発性メモリに与えられる読出しアドレスは必ず読出し禁止アドレスに一致することになる。すなわち、不揮発性メモリへの読出しアドレスは読出し禁止制御回路にも入力される。読出し禁止制御回路は、読出し禁止アドレス登録メモリからの読出し禁止アドレスと入力されてきた読出しアドレスとを比較する。そして、通常は両者が必ず一致することになり、読出し禁止制御回路は不揮発性メモリからのデータ外部読み出しを禁止する。データ外部読み出しができないことから、不正使用者は、パスワード入力とは別の何らかの鍵手段がある予想することはできる。しかし、予想できても、それが、不揮発性メモリのアドレス空間内のアドレスに相当する読出し禁止アドレスの、読出し禁止アドレス登録メモリにおける登録解除であることには、なかなか思い至らない。また、その操作の具体的手順も分からない。したがって、不正アクセスを行おうとする第三者の意図を挫くことができる。つまり、第三者による不正アクセスに対する防御機能が向上し、不揮発性メモリに格納されているデータに対する高いセキュリティ性を確保することができる。
【００１３】
なお、正規の使用者が不揮発性メモリからのデータ外部読み出しを行おうとするときは、読出し禁止アドレス登録メモリにおいて読出し禁止アドレスの登録を行わないことにより、データ外部読み出しを行うことができる。データ外部読み出しに際しては、いちいちのパスワード入力は必要ではない。読出し禁止アドレスを登録しない操作を一度だけ行いさえすれば、それ以降、不揮発性メモリからのデータ外部読み出しを継続して行うことができ、操作性も改善されている。
【００１４】
上記の発明においてさらに展開した態様として、次のような構成を挙げることができる。
【００１５】
第１の態様は、上記構成において、さらに、前記読出し禁止制御回路の後段に読出し禁止状態格納不揮発性メモリ回路を備えることである。この読出し禁止状態格納不揮発性メモリ回路は、前記読出し禁止制御回路が前記不揮発性メモリからのデータ外部読み出し禁止を指示したときに、この不揮発性メモリに対するデータ外部読み出し禁止の指示を記憶するものとして構成されている。
【００１６】
この構成による作用は次のとおりである。不正アクセスを行った第三者が読出し禁止アドレスの存在を認識するに至り、読出し禁止アドレス登録メモリへの読出し禁止アドレスの登録を解除する処理まで行き着いたとする。しかし、一度でも不正アクセスが行われ、読出し禁止制御回路が不揮発性メモリに対してデータ外部読み出しを禁止したときは、これに伴って読出し禁止状態格納不揮発性メモリ回路が活性化される。すなわち、この読出し禁止状態格納不揮発性メモリ回路に、不揮発性メモリに対するデータ外部読み出し禁止の指示が記憶される。この読出し禁止状態格納不揮発性メモリ回路は、読出し禁止制御回路の後段に存在している。読出し禁止アドレス登録メモリは読出し禁止制御回路の前段に存在しているものである。前段の読出し禁止アドレス登録メモリにおいてセキュリティが破られても、最早、後段の読出し禁止状態格納不揮発性メモリ回路において、不正アクセスがすでに行われたことが記憶されている。そして、この記憶に基づいて、不揮発性メモリからのデータ外部読み出しの禁止状態を保持する。この記憶は、不揮発性半導体記憶装置の電源を切っても残っている。また、読出し禁止アドレス登録メモリでの解錠が行われるか否かに関係なく残っている。すなわち、一度でも不正アクセスが行われると、それ以降の不正なデータ外部読み出しは、これをすべて禁止することができる。これにより、より高レベルのセキュリティ性を確保することができる。
【００１７】
第２の態様は、上記構成において、さらに、擬似データ出力回路を備えていることである。この擬似データ出力回路は、前記読出し禁止制御回路が前記不揮発性メモリからのデータ外部読み出し禁止を指示したときに、前記不揮発性メモリからのデータ出力に代えて擬似データを出力するものとして構成されている。この第２の態様は、上記第１の態様に組み合わせてもよい。
【００１８】
この構成による作用は次のとおりである。第三者が不正アクセスを行うと、上記と同様にして不揮発性メモリからのデータ外部読み出しが禁止されるが、同時に、擬似データ出力回路が活性化され、不揮発性メモリの正規のデータとは別の擬似データが外部出力される。第三者は、これを正規のデータであると認識する。しかし、実体は擬似データであり、偽データであるので、実質上の被害はない。不正アクセスした第三者は偽データを正規のデータであると認識している。不正使用者は、実質上のデータ出力禁止状態であるとは分からない。全面的なデータ出力禁止の場合には、不正使用者は別の手立てで、さらにセキュリティを破ろうとする可能性がある。本構成によれば、不正使用者に不正読み出しが成功したものと思い込ませる作用がある。すなわち、不揮発性メモリから正規のデータが外部読み出しされるのを防止した上で、さらに、不正使用者を欺くことができ、より高レベルのセキュリティをもたせることができる。
【００１９】
第３の態様は、上記構成において、さらに、読出し禁止解除制御回路を備えていることである。この読出し禁止解除制御回路は、前記不揮発性メモリに対して与えられるアドレスが所定の読出し禁止解除アドレスに一致するときに、前記読出し禁止制御回路からの前記不揮発性メモリに対するデータ外部読み出しの禁止の指示を解除するものとして構成されている。この第３の態様は、上記第１の態様または第２の態様または第１および第２の態様に組み合わせてもよい。
【００２０】
この構成による作用は次のとおりである。不正アクセスに伴って読出し禁止制御回路が不揮発性メモリからのデータ外部読み出しを禁止したことがあった後において、正規の使用者が不揮発性メモリからのデータ外部読み出しを行う場合に、正規の使用者はある操作を行って、不揮発性メモリに特定のアドレスを入力する。すると、読出し禁止解除制御回路は、特定のアドレスを入力し、所定の読出し禁止解除アドレスとの比較を行う。両者が一致していると、読出し禁止解除制御回路は読出し禁止制御回路によるデータ外部読み出し禁止の指示を解除するので、不揮発性メモリからのデータ外部読み出しが可能となる。以上により、不揮発性メモリからのデータ外部読み出しが一度禁止がされた場合でも、読出し禁止解除アドレスが設定された場合には、不揮発性メモリからの再度のデータ外部読み出しが可能となる。
【００２１】
なお、前記の所定の読出し禁止解除アドレスを格納しておくメモリを設けておくことが好ましい。この場合に、上記の読出し禁止アドレス登録メモリとまとめたメモリ、すなわち、読出し禁止アドレス・読出し禁止解除アドレス登録メモリとして構成しておくことが好ましい。
【００２２】
【発明の実施の形態】
以下、本発明にかかわる不揮発性半導体記憶装置の実施の形態について図面を参照しながら説明する。
【００２３】
（実施の形態１）
図１は本発明の実施の形態１における不揮発性半導体記憶装置の構成を示すブロック図である。図１において、１１０は外部から入力される読出しアドレスＳａをラッチした上で出力するアドレスラッチ、１２０はアドレスラッチ１１０によってラッチされた読出しアドレスＳｂを受け取り、デコードするアドレスデコーダ、１３０は書き換え可能な不揮発性メモリ、１４０は不揮発性メモリ１３０に対してデータをラッチした上で入出力を行うデータ入出力回路、１４５はデータ入出力端子である。新たな構成要素としての１５０は読出し禁止アドレス登録メモリ、１６０は読出し禁止制御回路である。
【００２４】
読出し禁止アドレス登録メモリ１５０は、不揮発性メモリ１３０のアドレス空間内の任意のアドレスを読出し禁止アドレスとして格納しておくものであり、アドレス入力イネーブル信号Ｓｃがアクティブにされたときに、読出し禁止アドレスＳｄの格納が行われる。この読出し禁止アドレス登録メモリ１５０は不揮発性メモリで構成されている。読出し禁止制御回路１６０は、アドレスラッチ１１０からのラッチされた読出しアドレスＳｂと読出し禁止アドレス登録メモリ１５０からの読出し禁止アドレスＳｄとを入力して両者を比較し、データ入出力回路１４０に対する制御信号Ｓｅとして、両者が一致するときは禁止の制御信号Ｓｅを出力する一方、両者が不一致のときは許可の制御信号Ｓｅを出力するように構成されている。データ入出力回路１４０は、不揮発性メモリ１３０から読み出されたデータをラッチし、読出し禁止制御回路１６０からの制御信号Ｓｅが許可を示しているときはラッチしたデータを出力し、制御信号Ｓｅが禁止を示しているときはデータの出力を禁止するように構成されている。なお、データ入出力回路１４０から出力されたデータはデータ入出力端子１４５を介して外部へ出力される。
【００２５】
次に、以上のように構成された実施の形態１の不揮発性半導体記憶装置の動作を図２に基づいて説明する。図２は動作を示すタイミングチャートである。
【００２６】
タイミングＴ１において、読出しアドレスＳａがアドレスラッチ１１０に入力され、ラッチされる。アドレスラッチ１１０によってラッチされた読出しアドレスＳｂはアドレスデコーダ１２０に出力されるとともに、読出し禁止制御回路１６０にも出力される。
【００２７】
タイミングＴ２において、ラッチされた読出しアドレスＳｂが読出し禁止制御回路１６０に取り込まれる。タイミングＴ３において、読出し禁止アドレス登録メモリ１５０に格納されている読出し禁止アドレスＳｄが読出し禁止制御回路１６０に取り込まれる。
【００２８】
次いで、読出し禁止制御回路１６０において、ラッチされた読出しアドレスＳｂと読出し禁止アドレスＳｄとの比較を行い、タイミングＴ４において、その比較結果を制御信号Ｓｅとしてデータ入出力回路１４０に出力する。
【００２９】
この間、アドレスデコーダ１２０はラッチされた読出しアドレスＳｂをデコードし、不揮発性メモリ１３０において対応するアドレスを指定する。不揮発性メモリ１３０において、指定されたアドレスのデータが読み出され、データ入出力回路１４０においてラッチされる。
【００３０】
読出し禁止制御回路１６０において読出しアドレスＳｂが読出し禁止アドレスＳｄと異なるときは、制御信号Ｓｅとして許可を示す“Ｌ”レベルが出力され、その結果、タイミングＴ５において、データ入出力回路１４０からのデータ出力が許容される。一方、読出しアドレスＳｂが読出し禁止アドレスＳｄと一致するときは、制御信号Ｓｅとして禁止を示す“Ｈ”レベルが出力され、その結果、タイミングＴ５において、データ入出力回路１４０からのデータ出力は禁止される。
【００３１】
図６に示した従来技術の場合、不揮発性メモリ６３０からのデータ外部読み出しを行うたびに、使用者は外部から保護コード（パスワード）を入力しなければならなかったのに対して、本実施の形態においては、そのようないちいちの保護コード入力は必要でない。本実施の形態の場合には、読出し禁止アドレス登録メモリ１５０に対して一度だけ読出し禁止アドレスＳｄを登録しておきさえすれば、それ以降、不揮発性メモリ１３０からのデータ外部読み出しに際しては、パスワード入力は必要ではない。したがって、操作性が改善されている。
【００３２】
読出し禁止アドレス登録メモリ１５０に読出し禁止アドレスＳｄを登録するに当たっては、アドレス入力イネーブル信号Ｓｃを読出し禁止アドレス登録メモリ１５０に与える必要があるが、それには特別の操作を要する。また、登録すべき読出し禁止アドレスＳｄは、不揮発性メモリ１３０のアドレス空間におけるアドレス範囲内のものである必要があるが、そのことを知っていることが必要である。
【００３３】
これらのことを知らない第三者は、不揮発性メモリ１３０からデータ外部読み出しを行おうとしたときに、パスワード（保護コード）の入力要求がないので、不正読み出しが可能かと思い、読み出し操作を行うと、データ外部読み出しができないことに遭遇することになる。もし、従来方式のようにパスワードを入力するのであれば、登録されている正規のパスワードに一致するまで試行錯誤的に何らかのパスワードを入力することを繰り返せば、防壁を破ることができるかも知れない。しかしながら、本実施の形態はそのようなパスワード入力方式ではないため、不正アクセスを行おうとする第三者の意図を挫くことができる。パスワード入力とは別の何らかの鍵手段があることは予想できても、それが読出し禁止アドレスであることには、なかなか思い至らないはずである。したがって、第三者による不正アクセスを大幅に抑制することができ、不揮発性メモリ１３０に格納されているデータのセキュリティ性を著しく向上させることができる。
【００３４】
一方、正規の使用者であって、不揮発性メモリ１３０のデータ外部読み出しを行おうとする者は、読出し禁止アドレス登録メモリ１５０において読出し禁止アドレスＳｄの登録を行わないことにより、あるいは、不揮発性メモリ１３０のアドレス空間におけるアドレス範囲内でのアドレスとは別のアドレス登録を行うことにより、入力されラッチされる読出しアドレスＳｂとの一致を避け、常に不一致となるように設定しておくことにより、自由にデータ外部読み出しを継続して行うことができる。
【００３５】
なお、上記の読出し禁止アドレスＳｄの登録は、不揮発性メモリ毎に個別に行うことができる。
【００３６】
（実施の形態２）
図３は本発明の実施の形態２における不揮発性半導体記憶装置の構成を示すブロック図である。図３において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。本実施の形態に特有の構成要素として、１７０は読出し禁止状態格納不揮発性メモリ回路である。この読出し禁止状態格納不揮発性メモリ回路１７０は、読出し禁止制御回路１６０とデータ入出力回路１４０との間に介在され、読出し禁止制御回路１６０からの制御信号Ｓｅが許可を示す“Ｌ”レベルから禁止を示す“Ｈ”レベルに切り換わったときに、読出し禁止状態を記憶し、データ入出力回路１４０に対して禁止を示す“Ｈ”レベルの制御信号Ｓｅ′を出力し続けるように構成されている。この読出し禁止状態格納不揮発性メモリ回路１７０における読出し禁止状態の記憶は、当該の不揮発性半導体記憶装置の電源をオフした後にも保持されている。
【００３７】
第三者が不正アクセスして、一旦、読出し禁止制御回路１６０が禁止を示す“Ｈ”レベルの制御信号Ｓｅを出力したときは、読出し禁止状態格納不揮発性メモリ回路１７０において読出し禁止状態が保持される。制御信号Ｓｅが禁止を示す“Ｈ”レベルのときは、実施の形態１で説明したように、不揮発性メモリ１３０からのデータ外部読み出しは不可能となる。しかし、実施の形態１の場合、読出し禁止アドレス登録メモリ１５０での設定を正規の読出し禁止アドレスＳｄ以外とすれば、セキュリティが破られる可能性が残っている。これに対して、本実施の形態の場合には、一度でも制御信号Ｓｅが禁止を示す“Ｈ”レベルになったときは、それ以降は、読出し禁止アドレス登録メモリ１５０の状態とは無関係に、読出し禁止状態格納不揮発性メモリ回路１７０から禁止を示す“Ｈ”レベルの制御信号Ｓｅ′がデータ入出力回路１４０に与えられる。したがって、第三者が読出し禁止アドレス登録メモリ１５０でのセキュリティを破っても、読出し禁止状態格納不揮発性メモリ回路１７０でのセキュリティが残り、不揮発性メモリ１３０からの不正なデータ外部読み出しは禁止される。この禁止作用は、不揮発性半導体記憶装置の電源を切っても維持される。すなわち、本実施の形態によれば、実施の形態１よりも高いセキュリティ性をもつことができる。
【００３８】
その他の構成および動作については、実施の形態１の場合と同様であるので説明を省略する。
【００３９】
（実施の形態３）
図４は本発明の実施の形態３における不揮発性半導体記憶装置の構成を示すブロック図である。図４において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。本実施の形態に特有の構成要素として、１８０は擬似データ出力回路である。この擬似データ出力回路１８０は、読出し禁止制御回路１６０とデータ入出力回路１４０との間に介在され、読出し禁止制御回路１６０からの制御信号Ｓｅが許可を示す“Ｌ”レベルから禁止を示す“Ｈ”レベルに切り換わったときにアクティブにされ、データ入出力端子１４５へ擬似データとしてランダムデータＤｒｍを出力するように構成されている。すなわち、データ入出力回路１４０がラッチした不揮発性メモリ１３０からの読み出しデータの出力に代わって、ランダムデータＤｒｍをデータ入出力端子１４５に出力する。
【００４０】
第三者が不正アクセスを行って読出し禁止制御回路１６０から禁止を示す“Ｈ”レベルの制御信号Ｓｅが出力されたとき、実施の形態１の場合と同様に、不揮発性メモリ１３０から読み出され、データ入出力回路１４０でラッチされた読み出しデータは、データ入出力回路１４０からの出力が禁止される。同時に、禁止を示す“Ｈ”レベルの制御信号Ｓｅが擬似データ出力回路１８０をアクティブにし、擬似データ出力回路１８０はデータ入出力端子１４５へランダムデータＤｒｍを出力する。この場合、データ入出力端子１４５から出力されるデータが不揮発性メモリ１３０からの読み出しデータとは全く異なるランダムデータＤｒｍであるにもかかわらず、第三者は、これを正規のデータであると認識する。しかし、実体はランダムデータＤｒｍであり、偽データであるので、実質上の被害はない。不正アクセスした第三者は偽データを正規のデータであると認識している。不正使用者は、実質上のデータ出力禁止状態であるとは分からない。実施の形態１の場合には、全面的なデータ出力禁止であるので、場合によっては、第三者は別の手立てで、さらにセキュリティを破ろうとする可能性がある。本実施の形態では、不正使用者を欺くことができ、より高いセキュリティをもたせることができる。
【００４１】
その他の構成および動作については、実施の形態１の場合と同様であるので説明を省略する。
【００４２】
（実施の形態４）
図５は本発明の実施の形態４における不揮発性半導体記憶装置の構成を示すブロック図である。図５において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。本実施の形態に特有の構成要素として、１５５は読出し禁止アドレス・読出し禁止解除アドレス登録メモリ、１９０は読出し禁止解除制御回路である。
【００４３】
読出し禁止アドレス・読出し禁止解除アドレス登録メモリ１５５は、実施の形態１における読出し禁止アドレス登録メモリ１５０に、次の機能を付加したものに相当している。それは、読出し禁止を解除するためのアドレスすなわち読出し禁止解除アドレスＳｄ′を記憶するという機能である。読出し禁止アドレス・読出し禁止解除アドレス登録メモリ１５５は、不揮発性メモリで構成され、アドレス入力イネーブル信号Ｓｃがアクティブにされたときに、読出し禁止アドレスＳｄまたは読出し禁止解除アドレスＳｄ′の格納が行われる。
【００４４】
読出し禁止解除制御回路１９０は、アドレスラッチ１１０からのラッチされた読出しアドレスＳｂと読出し禁止アドレス・読出し禁止解除アドレス登録メモリ１５５からの読出し禁止解除アドレスＳｄ′とを入力して両者を比較し、読出し禁止制御回路１６０に対する制御信号Ｓｆとして、両者が一致するときは禁止解除の制御信号Ｓｆを出力する一方、両者が不一致のときは禁止継続の制御信号Ｓｆを出力するように構成されている。
【００４５】
読出し禁止制御回路１６０は、実施の形態１の場合と同様に、アドレスラッチ１１０からのラッチされた読出しアドレスＳｂと読出し禁止アドレス・読出し禁止解除アドレス登録メモリ１５５からの読出し禁止アドレスＳｄとを入力して両者を比較し、データ入出力回路１４０に対する制御信号Ｓｅとして、両者が一致するときは禁止の制御信号Ｓｅを出力する一方、両者が不一致のときは許可の制御信号Ｓｅを出力するように構成されている。併せて、読出し禁止制御回路１６０は、禁止を示す制御信号Ｓｅをデータ入出力回路１４０に出力している状態で、読出し禁止解除制御回路１９０から禁止継続の制御信号Ｓｆを入力するときは、データ入出力回路１４０に対して引き続き禁止を示す制御信号Ｓｅを出力し、逆に、読出し禁止解除制御回路１９０から禁止解除の制御信号Ｓｆを入力するときは、データ入出力回路１４０に対して、禁止を示す制御信号Ｓｅに代えて許可を示す制御信号Ｓｅを出力する状態に切り換える。
【００４６】
以上により、不揮発性メモリ１３０からのデータ外部読み出しが一度禁止がされた場合でも、読出し禁止解除アドレスＳｄ′が設定された場合には、不揮発性メモリ１３０からの再度のデータ外部読み出しが可能となる。
【００４７】
その他の構成および動作については、実施の形態１の場合と同様であるので説明を省略する。
【００４８】
なお、以上で４つの実施の形態について説明してきたが、実施の形態２と実施の形態３との組み合わせ、実施の形態２と実施の形態４との組み合わせ、実施の形態３と実施の形態４との組み合わせ、実施の形態２と実施の形態３と実施の形態４との組み合わせも、本発明は有効な実施の形態として含むものである。
【００４９】
【発明の効果】
以上のように本発明によれば、パスワード入力方式ではなく、セキュリティを破る鍵手段も分かりにくいものにしているいことから、不正アクセスを行おうとする第三者の意図を挫き、不正アクセスを諦念させる効果が大きく、不揮発性メモリに格納されているデータに対するセキュリティ性の向上を図ることができる。
【００５０】
また、不正アクセスが一度でもあると、それ以降のデータ外部読み出しは、原則すべて禁止することにより、セキュリティ性をさらに向上させることができる。
【００５１】
また、不正アクセス時に不揮発性メモリの正規のデータとは別の擬似データを外部出力させることにより、不正使用者を欺くことができ、より高レベルのセキュリティをもたせることができる。
【００５２】
また、データ外部読み出しが一度禁止がされた場合でも、正規の使用者は解除を行ってデータ外部読み出しすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における不揮発性半導体記憶装置の構成を示すブロック図
【図２】実施の形態１の不揮発性半導体メモリ装置の動作を示すフローチャート
【図３】本発明の実施の形態２における不揮発性半導体記憶装置の構成を示すブロック図
【図４】本発明の実施の形態３における不揮発性半導体記憶装置の構成を示すブロック図
【図５】本発明の実施の形態４における不揮発性半導体記憶装置の構成を示すブロック図
【図６】従来技術における不揮発性半導体記憶装置の構成を示すブロック図
【符号の説明】
１１０ アドレスラッチ
１２０ アドレスデコーダ
１３０ 不揮発性メモリ
１４０ データ入出力回路
１４５ データ入出力端子
１５０ 読出し禁止アドレス登録メモリ
１５５ 読出し禁止アドレス・読出し禁止解除アドレス登録メモリ
１６０ 読出し禁止制御回路
１７０ 読出し禁止状態格納不揮発性メモリ回路
１８０ 擬似データ出力回路
１９０ 読出し禁止解除制御回路
Ｓａ 入力された読出しアドレス
Ｓｂ ラッチされた読出しアドレス
Ｓｃ アドレス入力イネーブル信号
Ｓｄ 読出し禁止アドレス
Ｓｅ 制御信号
Ｄｒｍ ランダムデータ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a nonvolatile semiconductor memory device equipped with a rewritable nonvolatile memory, and more particularly to a data leakage prevention technique for preventing data written in the nonvolatile memory from being read illegally.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, as a technique for preventing data leakage in a nonvolatile semiconductor memory device, a protection code (password, password) is forcibly input before data is externally read out. It is known that the data is externally read from the non-volatile memory when the data is compared with the protection code and the data is read.
[0003]
FIG. 6 shows a schematic configuration of a conventional nonvolatile semiconductor memory device. 6, 610 is an address latch, 620 is an address decoder, 630 is a rewritable nonvolatile memory, 640 is a data input / output circuit, 650 is a protection code memory, 660 is a protection code comparison circuit, and 670 is a protection control circuit. is there.
[0004]
The operations of the address latch 610, address decoder 620, nonvolatile memory 630, and data input / output circuit 640 in this nonvolatile semiconductor memory device are as follows. In the external data read mode for the nonvolatile memory 630, the input address signal is latched by the address latch 610, further input to the address decoder 620, and decoded. Data is read from the address of the nonvolatile memory 630 corresponding to the decoded address signal, latched by the data input / output circuit 640, and output to the outside via the data input / output terminal 645.
[0005]
Protection against unauthorized access is performed as follows. A legitimate user writes a protection code (regular protection code) unique to a product in the protection code memory 650 in advance. When externally reading data from the nonvolatile memory 630, the protection code is always input from the outside in advance. The input protection code is input to the protection code comparison circuit 660. The protection code comparison circuit 660 compares the input protection code with a regular protection code stored in the protection code memory 650 in advance, and outputs the comparison result to the protection control circuit 670. When the comparison result indicates a match, the protection control circuit 670 sets the data input / output circuit 640 to the data output permission state. When the comparison result indicates a mismatch, the protection control circuit 670 sets the data input / output circuit 640 to the data output state. Set to prohibited state. Therefore, when the protection code input from the outside is not a proper protection code, external data reading from the nonvolatile memory 630 through the data input / output circuit 640 is prohibited, and only when a correct protection code is input from the outside. External reading of data from the nonvolatile memory 630 via the data input / output circuit 640 is permitted.
[0006]
[Problems to be solved by the invention]
However, the above-described conventional nonvolatile semiconductor memory device has the following problems. That is, the method of forcing the input of a protection code at the time of externally reading data informs an unauthorized user that if the input of the protection code is successful, it is possible to break through the barrier. As a result, it is possible to find out that the nonvolatile memory can be accessed only by finding the same protection code as the regular protection code registered in advance and entering the protection code. The protection code is repeatedly input until the data matches, and if the operation of reading the data externally is performed after confirming the match, illegal reading is permitted.
[0007]
Each time data is read out from the nonvolatile memory, an operation of inputting a protection code must be performed, which imposes a heavy burden on the operation.
[0008]
The present invention has been made in view of such circumstances, and aims to improve security in a non-volatile semiconductor storage device by taking a completely new approach from a method of forcibly entering a password. I have.
[0009]
[Means for Solving the Problems]
The present invention takes the following measures to solve the above-mentioned problems.
[0010]
That is, a nonvolatile semiconductor memory device according to the present invention comprises: a rewritable nonvolatile memory; a read-inhibited address registration memory capable of registering an address in an address space of the nonvolatile memory as a read-inhibited address; The read address is compared with the read-inhibited address from the read-inhibited address registration memory, and when the read address coincides with the read-inhibited address, a read-inhibition control circuit that inhibits external reading of data from the nonvolatile memory is provided.
[0011]
The differences between the conventional method and the present invention are as follows. When there is a request for external reading of data from the nonvolatile memory, a password input is first requested in the conventional method, whereas a password input request is not performed in the method of the present invention. With the password entry request method, if a third party tries to gain unauthorized access, even if they do not know the registered regular password, there is a password entry request. I can know that there is. Therefore, if the user repeatedly enters a password by trial and error until the password matches the legitimate password, there is a possibility that security will be broken.
[0012]
However, the present invention is not a password input method. An authorized user registers a read-inhibited address only once in the read-inhibited address registration memory when securing security. Then, even thereafter, even if there is a request for external reading of data from the non-volatile memory by an unauthorized user, the read address given to the non-volatile memory at that time always matches the read prohibited address. That is, the read address to the nonvolatile memory is also input to the read inhibition control circuit. The read prohibition control circuit compares the read prohibition address from the read prohibition address registration memory with the input read address. Normally, the two always match, and the read inhibition control circuit inhibits external reading of data from the nonvolatile memory. Since the data cannot be read out from the outside, the unauthorized user can expect that there is some key means different from the password input. However, even if it can be predicted, it is hard to imagine that this is the deregistration of the read prohibited address corresponding to the address in the address space of the nonvolatile memory in the read prohibited address registration memory. Also, the specific procedure of the operation is not known. Therefore, the intention of a third party to perform unauthorized access can be frustrated. That is, the function of preventing unauthorized access by a third party is improved, and high security for data stored in the nonvolatile memory can be ensured.
[0013]
When an authorized user intends to perform external data reading from the non-volatile memory, the external data reading can be performed by not registering the read prohibited address in the read prohibited address registration memory. When reading data externally, it is not necessary to input a password every time. As long as the operation of not registering the read-inhibited address is performed only once, external data reading from the non-volatile memory can be continued thereafter, and the operability is improved.
[0014]
As a further developed aspect of the above invention, the following configuration can be given.
[0015]
According to a first aspect, in the above configuration, a read-inhibited state storing nonvolatile memory circuit is provided at a subsequent stage of the read-inhibition control circuit. The read-inhibited state storing nonvolatile memory circuit is configured to store an instruction to prohibit external data read from the nonvolatile memory when the read-inhibit control circuit instructs to inhibit external data read from the nonvolatile memory. Have been.
[0016]
The operation of this configuration is as follows. It is assumed that the third party who has performed the unauthorized access recognizes the existence of the read-inhibited address, and has reached the processing of canceling the registration of the read-inhibited address in the read-inhibited address registration memory. However, when an illegal access is performed even once, and the read prohibition control circuit prohibits the external readout of data from the nonvolatile memory, the read-inhibited state storing nonvolatile memory circuit is activated accordingly. That is, an instruction to prohibit external reading of data from the non-volatile memory is stored in the non-volatile memory circuit for storing the non-readable state. The non-volatile memory circuit for storing the read-inhibited state is provided at the subsequent stage of the read-inhibited control circuit. The read-inhibited address registration memory exists in a stage preceding the read-inhibition control circuit. Even if security is broken in the read-inhibited address registration memory in the preceding stage, it is already stored in the read-inhibited state storage nonvolatile memory circuit in the subsequent stage that the illegal access has already been performed. Then, based on this storage, the state of prohibiting external reading of data from the nonvolatile memory is held. This storage remains even when the power supply of the nonvolatile semiconductor memory device is turned off. Also, it remains irrespective of whether or not unlocking is performed in the read-inhibited address registration memory. That is, once unauthorized access has been performed, all subsequent unauthorized external reading of data can be prohibited. As a result, a higher level of security can be ensured.
[0017]
A second aspect is that, in the above configuration, a pseudo data output circuit is further provided. The pseudo data output circuit is configured to output pseudo data instead of data output from the nonvolatile memory when the read prohibition control circuit instructs prohibition of external data read from the nonvolatile memory. I have. This second aspect may be combined with the first aspect.
[0018]
The operation of this configuration is as follows. If a third party makes unauthorized access, external reading of data from the non-volatile memory is prohibited in the same manner as described above, but at the same time, the pseudo data output circuit is activated and separate from normal data in the non-volatile memory. Is output externally. The third party recognizes this as legitimate data. However, since the entity is pseudo data and fake data, there is no substantial damage. The unauthorized third party has recognized the fake data as legitimate data. The unauthorized user does not know that the data output is substantially prohibited. In the case of completely prohibiting data output, an unauthorized user may try to break security further by another means. According to this configuration, there is an effect of making an unauthorized user think that the unauthorized reading has been successful. That is, while preventing normal data from being read out from the nonvolatile memory externally, it is possible to further deceive an unauthorized user and to provide a higher level of security.
[0019]
A third aspect is that the above configuration further includes a read prohibition canceling control circuit. When the address given to the nonvolatile memory matches a predetermined read inhibit release address, the read inhibit release control circuit instructs the read inhibit control circuit to inhibit external reading of data from the nonvolatile memory to the nonvolatile memory. Is canceled. This third aspect may be combined with the first aspect or the second aspect or the first and second aspects.
[0020]
The operation of this configuration is as follows. After the read prohibition control circuit prohibits external data reading from the non-volatile memory due to unauthorized access, if the authorized user performs external data reading from the non-volatile memory, the authorized user Performs a certain operation and inputs a specific address to the nonvolatile memory. Then, the read prohibition release control circuit inputs a specific address and compares it with a predetermined read prohibition release address. If they match, the read prohibition release control circuit releases the external data read prohibition instruction from the read prohibition control circuit, so that external data read from the nonvolatile memory becomes possible. As described above, even when external reading of data from the nonvolatile memory is once prohibited, if the read inhibition release address is set, external reading of data from the nonvolatile memory can be performed again.
[0021]
It is preferable to provide a memory for storing the predetermined read prohibition release address. In this case, it is preferable that the memory is combined with the above-described read-inhibited address registration memory, that is, a read-inhibited address / read-inhibited cancellation address registered memory.
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of a nonvolatile semiconductor memory device according to the present invention will be described with reference to the drawings.
[0023]
(Embodiment 1)
FIG. 1 is a block diagram showing a configuration of the nonvolatile semiconductor memory device according to the first embodiment of the present invention. In FIG. 1, reference numeral 110 denotes an address latch that latches and outputs a read address Sa input from the outside, 120 denotes an address decoder that receives and decodes the read address Sb latched by the address latch 110, and 130 denotes a rewritable nonvolatile memory. And 140, a data input / output circuit for inputting and outputting data to and from the nonvolatile memory 130 after latching data. 150 is a read-inhibited address registration memory as a new component, and 160 is a read-inhibit control circuit.
[0024]
The read-inhibited address registration memory 150 stores an arbitrary address in the address space of the nonvolatile memory 130 as a read-inhibited address. When the address input enable signal Sc is activated, the read-inhibited address Sd Is stored. The read-inhibited address registration memory 150 is constituted by a nonvolatile memory. The read inhibition control circuit 160 inputs the latched read address Sb from the address latch 110 and the read inhibition address Sd from the read inhibition address registration memory 150, compares them, and outputs a control signal Se to the data input / output circuit 140. It is configured to output a prohibition control signal Se when they match, and to output a permission control signal Se when they do not match. The data input / output circuit 140 latches data read from the non-volatile memory 130, and outputs the latched data when the control signal Se from the read inhibition control circuit 160 indicates permission, and outputs the latched data. When prohibition is indicated, data output is prohibited. Note that the data output from the data input / output circuit 140 is output to the outside via the data input / output terminal 145.
[0025]
Next, the operation of the nonvolatile semiconductor memory device according to the first embodiment configured as described above will be described with reference to FIG. FIG. 2 is a timing chart showing the operation.
[0026]
At timing T1, the read address Sa is input to the address latch 110 and latched. The read address Sb latched by the address latch 110 is output to the address decoder 120 and also to the read inhibition control circuit 160.
[0027]
At timing T2, the read address Sb latched is taken into the read inhibition control circuit 160. At timing T3, the read inhibition address Sd stored in the read inhibition address registration memory 150 is taken into the read inhibition control circuit 160.
[0028]
Next, the read inhibition control circuit 160 compares the latched read address Sb with the read inhibition address Sd, and outputs the comparison result to the data input / output circuit 140 as a control signal Se at timing T4.
[0029]
During this time, the address decoder 120 decodes the latched read address Sb and designates a corresponding address in the nonvolatile memory 130. The data at the designated address is read from the nonvolatile memory 130 and latched by the data input / output circuit 140.
[0030]
When the read address Sb is different from the read inhibition address Sd in the read inhibition control circuit 160, an "L" level indicating permission is output as the control signal Se. As a result, at the timing T5, the data output from the data input / output circuit 140 is output. Is acceptable. On the other hand, when the read address Sb matches the read inhibition address Sd, an "H" level indicating inhibition is output as the control signal Se. As a result, at the timing T5, data output from the data input / output circuit 140 is inhibited. You.
[0031]
In the case of the prior art shown in FIG. 6, the user has to input the protection code (password) from outside every time the data is externally read from the nonvolatile memory 630. In an embodiment, such a protection code entry is not required. In the case of the present embodiment, as long as the read-inhibited address Sd is registered only once in the read-inhibited address registration memory 150, a password is input when the data is externally read from the nonvolatile memory 130 thereafter. Is not necessary. Therefore, operability is improved.
[0032]
When registering the read-inhibited address Sd in the read-inhibited address registration memory 150, it is necessary to apply the address input enable signal Sc to the read-inhibited address registration memory 150, which requires a special operation. In addition, the read prohibition address Sd to be registered needs to be within the address range in the address space of the nonvolatile memory 130, but it is necessary to know that.
[0033]
When a third party who does not know these things tries to read the data externally from the non-volatile memory 130, there is no request for input of a password (protection code). In this case, data external reading cannot be performed. If a password is input as in the conventional method, it may be possible to break the barrier by repeatedly inputting any password by trial and error until the password matches the registered regular password. However, since this embodiment is not such a password input method, the intention of a third party to perform unauthorized access can be frustrated. Even if you can expect that there is some other key means other than password entry, you will not easily realize that it is a read-only address. Therefore, unauthorized access by a third party can be greatly suppressed, and the security of data stored in the nonvolatile memory 130 can be significantly improved.
[0034]
On the other hand, a legitimate user who intends to read the data externally from the nonvolatile memory 130 does not register the read-inhibited address Sd in the read-inhibited address registration memory 150, or By registering an address different from the address within the address range in the address space of the above, it is possible to avoid coincidence with the read address Sb to be inputted and latched, and to always set the read address Sb so as not to coincide. External data read can be continuously performed.
[0035]
Note that the above-described registration of the read inhibition address Sd can be performed individually for each nonvolatile memory.
[0036]
(Embodiment 2)
FIG. 3 is a block diagram showing a configuration of the nonvolatile semiconductor memory device according to the second embodiment of the present invention. In FIG. 3, the same reference numerals as in FIG. 1 of the first embodiment denote the same components, and a detailed description thereof will be omitted. As a component specific to the present embodiment, reference numeral 170 denotes a non-volatile memory circuit for storing a read prohibited state. The non-volatile memory circuit 170 for storing the read-inhibited state is interposed between the read-inhibit control circuit 160 and the data input / output circuit 140, and is inhibited from the “L” level indicating that the control signal Se from the read-inhibit control circuit 160 indicates permission. Is switched to the “H” level indicating the read inhibition state, and the control signal Se ′ of the “H” level indicating the inhibition is continuously output to the data input / output circuit 140. . The storage of the read prohibition state in the read prohibition state storage nonvolatile memory circuit 170 is retained even after the power supply of the nonvolatile semiconductor memory device is turned off.
[0037]
When a third party makes unauthorized access and once read-out control circuit 160 outputs an "H" level control signal Se indicating inhibition, the read-inhibited state is held in read-inhibited state storage nonvolatile memory circuit 170. You. When the control signal Se is at the “H” level indicating inhibition, as described in the first embodiment, external reading of data from the nonvolatile memory 130 becomes impossible. However, in the case of the first embodiment, if the setting in the read-inhibited address registration memory 150 is set to other than the regular read-inhibited address Sd, there is a possibility that security may be broken. On the other hand, in the case of the present embodiment, when the control signal Se has attained the "H" level indicating prohibition even once, irrespective of the state of the read prohibition address registration memory 150, An “H” level control signal Se ′ indicating prohibition is applied to the data input / output circuit 140 from the read prohibition state storing nonvolatile memory circuit 170. Therefore, even if a third party breaks security in the read-inhibited address registration memory 150, security in the read-inhibited state storage nonvolatile memory circuit 170 remains, and illegal external reading of data from the nonvolatile memory 130 is prohibited. . This prohibition operation is maintained even when the power supply of the nonvolatile semiconductor memory device is turned off. That is, according to the present embodiment, it is possible to have higher security than in the first embodiment.
[0038]
Other configurations and operations are the same as those in the first embodiment, and thus description thereof is omitted.
[0039]
(Embodiment 3)
FIG. 4 is a block diagram showing a configuration of the nonvolatile semiconductor memory device according to the third embodiment of the present invention. In FIG. 4, the same reference numerals as those in FIG. 1 of the first embodiment denote the same components, and a detailed description thereof will be omitted. Reference numeral 180 denotes a pseudo data output circuit as a component unique to the present embodiment. The pseudo data output circuit 180 is interposed between the read prohibition control circuit 160 and the data input / output circuit 140, and the control signal Se from the read prohibition control circuit 160 changes from "L" level indicating permission to "H" indicating prohibition. It is activated when it switches to the “level”, and outputs random data Drm to the data input / output terminal 145 as pseudo data. That is, the random data Drm is output to the data input / output terminal 145 instead of outputting the read data from the nonvolatile memory 130 latched by the data input / output circuit 140.
[0040]
When an “H” level control signal Se indicating prohibition is output from the read prohibition control circuit 160 due to unauthorized access by a third party, the readout is performed from the nonvolatile memory 130 as in the first embodiment. The output of the read data latched by the data input / output circuit 140 from the data input / output circuit 140 is prohibited. At the same time, the control signal Se of “H” level indicating inhibition activates the pseudo data output circuit 180, and the pseudo data output circuit 180 outputs random data Drm to the data input / output terminal 145. In this case, although the data output from the data input / output terminal 145 is random data Drm completely different from the data read from the nonvolatile memory 130, a third party recognizes that the data is legitimate data. I do. However, since the entity is the random data Drm and the fake data, there is no substantial damage. The unauthorized third party has recognized the fake data as legitimate data. The unauthorized user does not know that the data output is substantially prohibited. In the case of the first embodiment, since data output is completely prohibited, there is a possibility that a third party may further attempt to break security by another means. In this embodiment, an unauthorized user can be deceived, and higher security can be provided.
[0041]
Other configurations and operations are the same as those in the first embodiment, and thus description thereof is omitted.
[0042]
(Embodiment 4)
FIG. 5 is a block diagram showing a configuration of a nonvolatile semiconductor memory device according to Embodiment 4 of the present invention. 5, the same reference numerals as those in FIG. 1 of the first embodiment denote the same components, and a detailed description thereof will be omitted. As constituent elements unique to the present embodiment, reference numeral 155 denotes a read prohibition address / read prohibition release address registration memory, and reference numeral 190 denotes a read prohibition release control circuit.
[0043]
The read prohibition address / read prohibition release address registration memory 155 corresponds to the read prohibition address registration memory 150 of the first embodiment with the following functions added. It has a function of storing an address for canceling read prohibition, that is, a read prohibition cancel address Sd '. The read prohibition address / read prohibition release address registration memory 155 is composed of a nonvolatile memory, and stores the read prohibition address Sd or the read prohibition release address Sd 'when the address input enable signal Sc is activated.
[0044]
The read prohibition release control circuit 190 receives the read address Sb latched from the address latch 110 and the read prohibition release address Sd 'from the read prohibition address / read prohibition release address registration memory 155, compares them, and reads the data. As a control signal Sf to the prohibition control circuit 160, a control signal Sf for canceling prohibition is output when both match, and a control signal Sf for continuing prohibition is output when they do not match.
[0045]
As in the case of the first embodiment, read inhibition control circuit 160 inputs latched read address Sb from address latch 110 and read inhibition address Sd from read inhibition address / read inhibition release address registration memory 155. And a control signal Se for the data input / output circuit 140 is output as a control signal Se to the data input / output circuit 140 when they match, while a control signal Se is output when they do not match. Have been. At the same time, when the read prohibition control circuit 160 outputs the control signal Se indicating prohibition to the data input / output circuit 140 and inputs the prohibition continuation control signal Sf from the read prohibition release control circuit 190, When the control signal Se indicating prohibition is continuously output to the input / output circuit 140, and when the control signal Sf for releasing prohibition is input from the read prohibition release control circuit 190, the data input / output circuit 140 is prohibited. Is switched to a state in which the control signal Se indicating permission is output in place of the control signal Se indicating.
[0046]
As described above, even when external reading of data from the nonvolatile memory 130 is once prohibited, if the reading inhibition release address Sd 'is set, external reading of data from the nonvolatile memory 130 can be performed again. .
[0047]
Other configurations and operations are the same as those in the first embodiment, and thus description thereof is omitted.
[0048]
Although the four embodiments have been described above, a combination of the second embodiment and the third embodiment, a combination of the second embodiment and the fourth embodiment, and the third and fourth embodiments are described. The present invention also includes a combination of the second embodiment, the second embodiment, the third embodiment, and the fourth embodiment as effective embodiments.
[0049]
【The invention's effect】
As described above, according to the present invention, instead of the password input method, the key means for breaking the security is also difficult to understand, so that the intention of the third party to perform unauthorized access is frustrated and the unauthorized access is abandoned. Therefore, the security of data stored in the nonvolatile memory can be improved.
[0050]
In addition, once unauthorized access has been made, external reading of data thereafter is prohibited in principle, so that security can be further improved.
[0051]
Further, by outputting pseudo data different from regular data in the nonvolatile memory to the outside at the time of unauthorized access, an unauthorized user can be deceived and a higher level of security can be provided.
[0052]
Also, even when the external data read is once prohibited, the authorized user can release the external data read.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a nonvolatile semiconductor memory device according to a first embodiment of the present invention.
FIG. 2 is a flowchart showing the operation of the nonvolatile semiconductor memory device according to the first embodiment;
FIG. 3 is a block diagram showing a configuration of a nonvolatile semiconductor memory device according to a second embodiment of the present invention;
FIG. 4 is a block diagram showing a configuration of a nonvolatile semiconductor memory device according to a third embodiment of the present invention.
FIG. 5 is a block diagram showing a configuration of a nonvolatile semiconductor memory device according to a fourth embodiment of the present invention.
FIG. 6 is a block diagram illustrating a configuration of a nonvolatile semiconductor memory device according to the related art.
[Explanation of symbols]
110 address latch
120 address decoder
130 Non-volatile memory
140 data input / output circuit
145 data input / output terminal
150 Read prohibited address registration memory
155 Read prohibition address / read prohibition release address registration memory
160 Read inhibit control circuit
170 Non-volatile memory circuit for storing read prohibited state
180 pseudo data output circuit
190 Read prohibition release control circuit
Sa Input read address
Sb Latched read address
Sc address input enable signal
Sd Read prohibited address
Se control signal
Drm random data