JP2004023216A

JP2004023216A - Power amplifier

Info

Publication number: JP2004023216A
Application number: JP2002172298A
Authority: JP
Inventors: Tomotoshi Ishikawa; 石川　智敏
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-06-13
Filing date: 2002-06-13
Publication date: 2004-01-22

Abstract

PROBLEM TO BE SOLVED: To provide a power amplifier that can avoid the influence of inconvenience which may occur when the frequency or supply of a drive pulse is controlled. SOLUTION: A microcomputer 20 adjusts the frequency of a clock signal CLK supplied to a PWM modulating section 12 by controlling a clock generating section 12 constituted in a PLL circuit in accordance with the presence/absence of input sound signals or the sampling frequency of the signals. For a preset prescribed period of time from a prescribed point of time before the clock signal CLK is adjusted, the microcomputer 20 mutes sounds by controlling a muting circuit 23. The microcomputer 20 prevents the occurrence of a leading-edge omission in reproduced sounds by delaying the input sound signals correspondingly to a prescribed muting time. COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
この発明は、音声信号の電力増幅器（以下、この明細書においては、パワーアンプ装置という。）に関する。
【０００２】
【従来の技術】
オーディオ用のパワーアンプ装置として、いわゆるＤ級アンプと呼ばれるデジタルアンプがある。このＤ級アンプは、スイッチングにより電力増幅を行うものであるが、例えば図１６に示すように構成される。
【０００３】
すなわち、デジタルオーディオ信号Ｐｉｎが、入力端子Ｔｉｎを通じてＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）変調回路１１に供給されると共に、クロック生成部１２から所定の周波数のクロック信号がＰＷＭ変調回路１１に供給され、デジタルオーディオ信号Ｐｉｎは、１対のＰＷＭ信号ＰＡ、ＰＢに変換される。
【０００４】
この場合、図１８に示すように、ＰＷＭ信号ＰＡ、ＰＢのパルス幅は、デジタルオーディオ信号Ｐｉｎの示すレベル（信号ＰｉｎをＤ／Ａ変換したときの瞬時レベル。以下同様）に対応して変化するものであるが、一方のＰＷＭ信号のＰＡのパルス幅は、デジタルオーディオ信号Ｐｉｎの示すレベルの大きさとされ、他方のＰＷＭ信号ＰＢのパルス幅は、デジタルオーディオ信号Ｐｉｎの示すレベルの２の補数の大きさとされる。
【０００５】
なお、図１８に示した例の場合には、ＰＷＭ信号ＰＡ、ＰＢは、その立ち上がり時点が、ＰＷＭ信号ＰＡ、ＰＢの１サイクル期間ＴＣの開始時点に固定され、その立ち下がり時点がデジタルオーディオ信号Ｐｉｎの示すレベルに対応して変化するものとされる。
【０００６】
さらに、ＰＷＭ信号ＰＡ、ＰＢのキャリア周波数ｆｃ（＝１／ＴＣ）は、例えば図１６Ｆに示すように、デジタルオーディオ信号Ｐｉｎのサンプリング周波数ｆｓの例えば１６倍とされ、ｆｓ＝４８ｋＨｚとすれば、
ｆｃ＝１６ｆｓ＝１６×４８ｋＨｚ＝７６８ｋＨｚ
とされる。
【０００７】
そして、このＰＷＭ変調回路１１からの一方のＰＷＭ信号ＰＡがドライブ回路１３に供給されて図１７Ａに示すように、信号ＰＡと同レベルおよびレベル反転した１対のドライブ用のパルス電圧（ドライブパルス）＋ＰＡ、−ＰＡが形成され、これらパルス電圧＋ＰＡ、−ＰＡが、１対のスイッチング素子、例えばｎチャンネルのＭＯＳ−ＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｔｙｐｅ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）（Ｑ１１、Ｑ１２）のゲートにそれぞれ供給される。
【０００８】
この場合、ＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）（Ｑ１１、Ｑ１２）は、プッシュプル回路１５を構成するものであり、ＦＥＴ（Ｑ１１）のドレインが電源端子ＴＰＷＲに接続され、そのソースがＦＥＴ（Ｑ１２）のドレインに接続され、このＦＥＴ（Ｑ１２）のソースが接地に接続される。また、電源端子ＴＰＷＲには、安定した直流電圧＋ＶＤＤが電源電圧として供給される。なお、電圧＋ＶＤＤは、例えば２０Ｖ〜５０Ｖである。
【０００９】
そして、ＦＥＴ（Ｑ１１）のソースおよびＦＥＴ（Ｑ１２）のドレインが、コイルおよびコンデンサを有するローパスフィルタ１７を通じてスピーカ１９の一端に接続される。
【００１０】
また、ＰＷＭ変調回路１１から他方のＰＷＭ信号ＰＢに対しても、ＰＷＭ信号ＰＡに対してと同様に構成される。すなわち、ＰＷＭ信号ＰＢがドライブ回路１４に供給されて図１７Ｂに示すように、信号ＰＢと同レベルおよびレベル反転した１対のドライブ用のパルス電圧（ドライブパルス）＋ＰＢ、−ＰＢが形成され、これらパルス電圧＋ＰＢ、−ＰＢが、プッシュプル回路１６を構成する１対のｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ１３、Ｑ１４）のゲートにそれぞれ供給される。
【００１１】
そして、ＦＥＴ（Ｑ１３）のソースおよびＦＥＴ（Ｑ１４）のドレインが、コイルおよびコンデンサを有するローパスフィルタ１８を通じてスピーカ１９の他端に接続される。
【００１２】
したがって、＋ＰＡ＝“Ｈ”のときには、−ＰＡ＝“Ｌ”であり、ＦＥＴ（Ｑ１１）がオンになるとともに、ＦＥＴ（Ｑ１２）がオフになるので、ＦＥＴ（Ｑ１１、Ｑ１２）の接続点の電圧ＶＡは、図１７Ｃに示すように、電圧＋ＶＤＤとなる。また、逆に、＋ＰＡ＝“Ｌ”のときには、−ＰＡ＝“Ｈ”であり、ＦＥＴ（Ｑ１１）がオフになると共に、ＦＥＴ（Ｑ１２）がオンになるので、ＶＡ＝０となる。
【００１３】
同様に、＋ＰＢ＝“Ｈ”のときには、−ＰＢ＝“Ｌ”であり、ＦＥＴ（Ｑ１３）がオンになるとともに、ＦＥＴ（Ｑ１４）がオフになるので、ＦＥＴ（Ｑ１３、Ｑ１４）の接続点の電圧ＶＢは、図１７Ｄに示すように、電圧＋ＶＤＤとなる。また、逆に、＋ＰＢ＝“Ｌ”のときには、−ＰＢ＝“Ｈ”であり、ＦＥＴ（Ｑ１３）がオフになるとともに、ＦＥＴ（Ｑ１４）がオンになるので、ＶＢ＝０となる。
【００１４】
そして、ＶＡ＝＋ＶＤＤ、かつ、ＶＢ＝０の期間には、図１６および図１７Ｅに示すように、ＦＥＴ（Ｑ１１、Ｑ１２）の接続点から、ローパスフィルタ１７→スピーカ１９→ローパスフィルタ１８のラインを通じて、ＦＥＴ（Ｑ１３、Ｑ１４）の接続点へと、電流ｉが流れる。
【００１５】
また、ＶＡ＝０、かつ、ＶＢ＝＋ＶＤＤの期間には、ＦＥＴ（Ｑ１３、Ｑ１４）の接続点から、ローパスフィルタ１８→スピーカ１９→ローパスフィルタ１７のラインを通じて、ＦＥＴ（Ｑ１１、Ｑ１２）の接続点へと、逆向きに電流ｉが流れる。さらに、ＶＡ＝ＶＢ＝＋ＶＤＤの期間、およびＶＡ＝ＶＢ＝０の期間には、電流ｉは流れない。つまり、プッシュプル回路１５、１６がＢＴＬ（Ｂｒｉｄｇｅ
Ｔｉｅｄ　Ｌｏａｄ）回路を構成している。
【００１６】
そして、電流ｉの流れる期間は、もとのＰＷＭ信号ＰＡ、ＰＢが立ち上がっている期間に対応して変化するとともに、電流ｉがスピーカ１９を流れるとき、電流ｉはローパスフィルタ１７、１８により積分されるので、結果として、スピーカ１９を流れる電流ｉは、デジタルオーディオ信号Ｐｉｎの示すレベルに対応したアナログ電流であって、電力増幅された電流となる。つまり、電力増幅された出力がスピーカ１９に供給されることになる。
【００１７】
こうして、図１６の回路は、パワーアンプとして動作するが、このとき、ＦＥＴ（Ｑ１１〜Ｑ１４）は、入力されたデジタルオーディオ信号Ｐｉｎに対応して電源電圧＋ＶＤＤをスイッチングして、電力増幅をするので、効率が高く、また、大出力を得ることができる。
【００１８】
【発明が解決しようとする課題】
ところで、例えば図１６に示したように構成されるいわゆるＤ級アンプの場合、再生停止や再生一時停止などによりデジタルオーディオ信号が入力されなくなった場合や、入力されるデジタルオーディオ信号がヌルストリームである場合においても、入力信号レベルが０（ゼロ）の場合に対応するＰＷＭ信号がＰＷＭ変調部１１において形成され、これがドライブ回路１３、１４に供給されるので、ドライブ回路１３、１４からのドライブパルスによって、ＦＥＴ（Ｑ１１、Ｑ１２）、ＦＥＴ（Ｑ１３、Ｑ１４）は切り換えられる。
【００１９】
つまり、当該Ｄ級アンプに電源が供給されている間においては、入力信号が無い状態にあるときにも、プッシュプル回路１５、１６は切り換えられる。各プッシュプル回路は、ＰＷＭ信号の立ち上げリ時点および立下り時点における過渡状態が存在し、所謂立ち上がり時間、立下り時間と称される時間を要してスイッチする。このため、この極わずかな時間でも、頻繁に、ＦＥＴ（Ｑ１１、Ｑ１２）を介して電源端子ＴＰＷＲと接地間にいわゆる貫通電流が流れ、無駄に電力が消費されてしまうことが考えられる。
【００２０】
シミュレーションによると、入力信号が無い無信号時における貫通電流は、実際の回路構成などにもよるが、平均すると数十ミリアンペア程度であることが確認された。このような無駄な電力の消費はできれば無いほうが望ましい。特に、携帯型のオーディオ機器など、電池を駆動電源として用いている電子機器の場合には、電池の寿命を短くし、駆動時間の長時間化を阻害する原因となることが考えられる。
【００２１】
そこで、無信号時においては、プッシュプル回路のＦＥＴに供給するドライブパルスの周波数を通常時よりも低くしたり、あるいは、プッシュプル回路のＦＥＴへのドライブパルスの供給を停止したりすることにより、プッシュプル回路に流れるいわゆる単位時間あたりの貫通電流の発生回数を低減させることが考えられている。
【００２２】
具体的には、図１６に示したように構成されるＤ級アンプの場合を例にとると、例えば、ＰＷＭ変調部１１に供給するクロック信号の周波数を変更したり、あるいは、ＰＷＭ変調部１１へのクロック信号の供給／供給停止を制御したりすることが考えられる。また、プッシュプル回路１５、１６の前段において、ＰＷＭ信号やドライブパルスの周波数を変更したり、ＰＷＭ信号やドライブパルスの供給／供給停止を制御したりすることによっても可能である。
【００２３】
また、Ｄ級アンプをいわゆるＡＶ（Ａｕｄｉｏ　ａｎｄ　Ｖｉｓｕａｌ）アンプに適用する場合、ＡＶアンプには、ＣＤ（Ｃｏｍｐａｃｔ　Ｄｉｓｃ）プレーヤ、ＤＡＴ（Ｄｉｇｉｔａｌ　Ａｕｄｉｏ　Ｔａｐｅ）レコーダ、ＭＤ（Ｍｉｎｉ　Ｄｉｓｃ（登録商標））プレーヤ、ＤＶＤ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ）プレーヤ、デジタル衛星放送チューナーなど種々のオーディオ機器やＡＶ機器から、オーディオ信号、ビデオ信号、および、制御信号、コマンド信号などの他信号が供給されることになる。
【００２４】
この場合、例えば、ＣＤプレーヤからのオーディオ信号のサンプリング周波数は４４．１ｋＨｚであるが、ＤＡＴレコーダからのオーディオ信号のサンプリング周波数は４８ｋＨｚであるというように、各オーディオ機器や各ＡＶ機器からのオーディオ信号のサンプリング周波数はまちまちである。
【００２５】
このため、通常は、ＡＶアンプに搭載されるサンプリングレートコンバータにより、これに供給されるオーディオ信号のサンプリング周波数を予め決められた周波数に統一するようにした後に、オーディオ信号の処理を行うようにすることが行われている。
【００２６】
しかし、構成を簡単にし、より安価で性能のよいＡＶアンプを構成しようとする場合には、サンプリングレートコンバータを搭載せずに、オーディオ信号を処理するために用いるクロック信号の周波数を入力されるオーディオ信号のサンプリング周波数に応じて変更するようにすることが考えられる。
【００２７】
このように、いわゆるＤ級アンプを用いる場合、通常はＤ級アンプの各回路部分に常時安定した周波数のクロック信号を供給するが、そのクロック信号の周波数を変更したり、あるいは、その供給を制御したりする必要性が生じる場合がある。
【００２８】
しかし、オーディオ信号の処理に用いるクロック信号の周波数を変更したり、そのクロック信号の供給を制御したりした場合には、その影響を受けて、オーディオ信号を処理する回路部分の動作が不安定となる期間の発生につながり、ごく軽微ではあるが異音の発生原因になったり、再生時においてオーディオ信号の頭切れの発生原因になったりすることが考えられる。
【００２９】
このことは、クロック信号の周波数を変更する場合だけでなく、クロック信号の供給を制御したり、オーディオ信号の処理過程において、ＰＷＭ信号やドライブパルスを本来の周波数とは異なる周波数に変更したり、あるいは、その供給を制御したりした場合にも、同様の不都合が発生する場合があると考えられる。
【００３０】
以上のことにかんがみ、この発明は、最終的にドライブパルスの周波数やその供給を制御するようにすることにより発生する可能性のある不都合の影響を回避することができるデジタルアンプの構成とされたパワーアンプ装置を提供することを目的とする。
【００３１】
【課題を解決するための手段】
上記課題を解決するため、請求項１に記載の発明のパワーアンプ装置は、
入力音声信号を、その量子化レベルを示すパルス変調信号に変換して出力するパルス変調手段と、
１対のスイッチング素子がプッシュプル接続されて構成されるスイッチング手段と、
前記パルス変調手段から出力される前記パルス変調信号を互いに逆レベルの１対のドライブパルスに変換して、前記スイッチング手段の前記１対のスイッチング素子に供給するドライブ手段と、
前記スイッチング手段の前段において、前記１対のスイッチング素子に供給する前記ドライブパルスの周波数の変更を行うようにするための周波数変更手段と、
前記スイッチング手段により増幅される前記入力音声信号に応じた音声を放音するスピーカから音声を放音しないようにする消音手段と、
前記周波数変更手段により前記ドライブパルスの周波数を変更する場合に、前記周波数の変更開始前の時点からの所定の消音期間において、前記消音手段を制御してスピーカから音声を放音しないようにする消音制御手段と、
前記パルス変調手段の前段に設けられ、前記入力音声信号を前記消音期間に応じた時間分遅延させる信号遅延手段と
を備えることを特徴とする。
【００３２】
この請求項１に記載の発明のパワーアンプ装置によれば、周波数変更手段によって、ドライブパルスの周波数を変更するようにする場合に、その周波数の変更を行う前の所定の時点からの所定時間長の消音期間において、消音制御手段により消音手段が制御され、音声がスピーカから放音しないようにされる。このとき、信号遅延手段により、入力音声信号は、消音期間の経過後から処理が開始されるように遅延される。
【００３３】
これにより、周波数変更手段によりドライブパルスの周波数が変更するようにされる場合に、その影響を受けて発生する可能性のある異音を放音することがないようにされる。
【００３４】
しかも、消音期間に応じて、入力音声信号は処理の開始が遅延されるので、入力音声信号を処理する各回路部分が安定に動作するようになった後に、音声信号の処理が開始されるので、音声のいわゆる頭切れを生じさせることなく、常時、正常にオーディオ信号の増幅を行い、正常に再生音声の放音を行うことができるようにされる。
【００３５】
また、請求項２に記載の発明のパワーアンプ装置は、請求項１に記載のパワーアンプ装置であって、
前記入力音声信号の有無を検出する検出手段を備え、
前記周波数変更手段は、前記検出手段により、前記入力音声信号の有無の変化を検出した場合に、前記ドライブパルスの周波数を変更するものであることを特徴とする。
【００３６】
この請求項２に記載の発明のパワーアンプ装置によれば、周波数変更手段においては、検出手段により、処理すべき入力音声信号が有る状態から無い状態に変化したことを検出した場合に、あるいは、処理すべき入力音声信号が無い状態から有る状態に変化したことを検出した場合に、ドライブパルスの周波数を変更するようにするための処理が行うようにされる。
【００３７】
上述のような入力音声信号の有無の変化に基づき、周波数変更手段がドライブパルスの周波数を変更するようにする前の所定の時点から所定の消音期間において、消音制御手段により制御される消音手段により、スピーカからの音声が消音される。
【００３８】
これにより、ドライブパルスの周波数を変更するようにすることにより、入力音声信号を処理する各回路部分がその影響を受けて発生させてしまう可能性のある異音をスピーカから放音しないようにすることができるようにされる。
【００３９】
しかも、消音期間に応じて、入力音声信号は遅延するようにされているので、入力音声信号を処理する各回路部分が安定に動作するようになった後に、入力音声信号についての処理が開始するようにされているので、再生音声の頭切れなどの不都合を生じさせることもない。
【００４０】
また、請求項３に記載の発明のパワーアンプ装置は、請求項１に記載のパワーアンプ装置であって、
前記入力音声信号に関連付けられる関連信号の供給を受けることができるものであり、
前記関連信号の有無を検出する関連信号検出手段を備え、
前記周波数変更手段は、前記関連信号検出手段により、前記関連信号の有無の変化を検出した場合に、前記ドライブパルスの周波数を変更するものであり、
前記信号遅延手段は、前記入力音声信号と前記関連信号とについて、前記消音期間に応じた時間分遅延させるものであることを特徴とする。
【００４１】
この請求項３に記載の発明のパワーアンプ装置によれば、当該パワーアンプ装置には、入力音声信号の他、この入力音声信号に関連付けられる関連信号が供給するようにされている。
【００４２】
周波数変更手段においては、関連信号検出手段により、関連信号が有る状態から無い状態に変化したことを検出した場合に、あるいは、関連信号が無い状態から有る状態に変化したことを検出した場合に、ドライブパルスの周波数を変更するようにするための処理が行うようにされる。
【００４３】
上述のような関連信号の有無の変化に基づき、周波数変更手段がドライブパルスの周波数を変更するようにする前の所定の時点から所定の消音期間において、消音制御手段により制御される消音手段により、スピーカから音声が放音しないようにされる。
【００４４】
これにより、ドライブパルスの周波数を変更するようにすることにより、入力音声信号を処理する各回路部分がその影響を受けて発生させてしまう可能性のある異音をスピーカから放音しないようにすることができるようにされる。
【００４５】
しかも、消音期間に応じて、入力音声信号、関連信号とも遅延するようにされているので、入力音声信号を処理する各回路部分が安定に動作するようになった後に、音声信号の処理を開始することができ、再生音声の頭切れなどを生じさせることがなく、また、入力音声信号と関連信号との所定の関係が乱れることもない。
【００４６】
また、請求項４に記載の発明のパワーアンプ装置は、請求項１に記載のパワーアンプ装置であって、
前記入力音声信号に関連付けられる関連信号の供給を受けることができるものであり、
前記関連信号の内の特定の関連信号を検出する特定関連信号検出手段を備え、前記周波数変更手段は、前記特定関連信号検出手段により、前記特定の関連信号を検出した場合に、前記ドライブパルスの周波数を変更するものであり、
前記信号遅延手段は、前記入力音声信号と前記関連信号とについて、前記消音期間に応じた時間分遅延させるものであることを特徴とする。
【００４７】
この請求項４に記載の発明のパワーアンプ装置によれば、当該パワーアンプ装置には、入力音声信号の他、この入力音声信号に関連付けられる関連信号が供給するようにされている。周波数変更手段は、特定信号検出手段により、関連信号の内の特定の信号が検出された場合に、ドライブパルスの周波数を変更するようにするための処理を行う。
【００４８】
上述のような特定信号の検出に基づき、周波数変更手段がドライブパルスの周波数を変更するようにする前の所定の時点から所定の消音期間において、消音制御手段により制御される消音手段により、スピーカからの音声が消音するようにされる。
【００４９】
これにより、ドライブパルスの周波数を変更するようにすることにより、オーディオ信号を処理する各回路部分がその影響を受けて発生させてしまう可能性のある異音をスピーカから放音しないようにされる。
【００５０】
しかも、消音期間に応じて、入力音声信号、関連信号とも遅延するようにされているので、入力音声信号を処理する各回路部分が安定に動作するようになった後に、音声信号の処理を開始することができるので、再生音声の頭切れを生じさせることがないとともに、入力音声信号と関連信号との所定の関係が乱れることもない。
【００５１】
また、請求項５に記載の発明のパワーアンプ装置は、請求項１に記載のパワーアンプ装置であって、
ユーザからの指示入力を受け付ける指示入力受付手段を備え、
前記指示入力受付手段は、前記指示入力受付手段を通じて所定の前記指示入力を受け付けた場合に、前記ドライブパルスの周波数を変更するものであることを特徴とする。
【００５２】
この請求項５に記載の発明のパワーアンプ装置によれば、当該パワーアンプ装置には、ユーザからの指示入力を受け付ける指示入力受付手段が設けられており、周波数変更手段は、指示入力受付手段を通じて指示入力が受け付けられた場合に、ドライブパルスの周波数を変更するようにするための処理を行う。
【００５３】
上述のようなユーザからの指示入力に応じて、周波数変更手段がドライブパルスの周波数を変更するようにする前の所定の時点から所定の消音期間において、消音制御手段により制御される消音手段により、スピーカからの音声が消音するようにされる。
【００５４】
これにより、ドライブパルスの周波数を変更するようにすることにより、入力音声信号を処理する各回路部分がその影響を受けて発生させてしまう可能性のある異音をスピーカから放音しないようにされる。
【００５５】
しかも、消音期間に応じて、入力音声信号、関連信号とも遅延するようにされているので、入力音声信号を処理する各回路部分が安定に動作するようになった後に、音声信号の処理を開始することができるようにされるので、再生音声の頭切れを生じさせることもないようにされる。
【００５６】
また、請求項６に記載の発明のパワーアンプ装置は、
入力音声信号を、その量子化レベルを示すパルス変調信号に変換して出力するパルス変調手段と、
１対のスイッチング素子がプッシュプル接続されて構成されるスイッチング手段と、
前記パルス変調手段から出力される前記パルス変調信号を互いに逆レベルの１対のドライブパルスに変換して、前記スイッチング手段の前記１対のスイッチング素子に供給するドライブ手段と、
前記１対のスイッチング素子に供給する前記ドライブパルスの供給／停止を切り換えるようにする供給制限手段と、
前記スイッチング手段により増幅される前記入力音声信号に応じた音声を放音するスピーカから音声を放音しないようにする消音手段と、
前記供給制限手段により前記ドライブパルスの供給／停止を切り換えるようにする場合に、当該切り換えるようにする処理の開始前の時点からの所定の消音期間において、前記消音手段を制御してスピーカから音声を放音しないようにする消音制御手段と、
前記パルス変調手段の前段に設けられ、前記入力音声信号を前記消音期間に応じた時間分遅延させる信号遅延手段と
を備えることを特徴とする。
【００５７】
この請求項６に記載の発明のパワーアンプ装置によれば、
供給制限手段により、ドライブパルスのスイッチング手段への供給が制御するようにされる場合に、その制御の開始前の所定の時点からの所定時間長の消音期間において、消音制御手段により消音手段が制御され、音声がスピーカから放音しないようにされる。このとき、信号遅延手段により、入力音声信号は、消音期間の経過後から処理が開始されるように遅延される。
【００５８】
これにより、供給制限手段により、ドライブパルスのスイッチング手段への供給／停止が切り換えられるようにされることによって、当該パワーアンプ装置の状態が変化する前の時点から、ドライブパルスの供給／停止の変化の影響を各回路部分が受けなくなるまでの間において、音声が放音されないようにされる。
【００５９】
しかも、消音期間に応じて、入力音声信号は処理の開始が遅延するようにされているので、供給制限手段により状態が変わるようにされた当該パワーアンプ装置の状態が安定した後に、音声信号の処理を開始することができるようにされるので、音声のいわゆる頭切れを生じさせることなく、正常な音声の放音を行うことができるようにされる。
【００６０】
また、請求項１１に記載の発明のパワーアンプ装置は、
入力音声信号と、前記入力音声信号に関連付けられる関連信号との供給を受けて、前記入力音声信号についての電力増幅を行うパワーアンプ装置であって、
入力音声信号を、その量子化レベルを示すパルス変調信号に変換して出力するパルス変調手段と、
１対のスイッチング素子がプッシュプル接続されて構成されるスイッチング手段と、
前記パルス変調手段から出力される前記パルス変調信号を互いに逆レベルの１対のドライブパルスに変換して、前記スイッチング手段の前記１対のスイッチング素子に供給するドライブ手段と、
前記スイッチング手段により増幅される前記入力音声信号に応じた音声を放音するスピーカから音声を放音しないようにする消音手段と、
前記関連信号の状態、あるいは、前記関連信号の示す情報を検出する関連信号検出手段と、
前記関連信号検出手段においての検出結果に基づいて決まる時点からの所定の消音期間において、前記消音手段を制御してスピーカから音声を放音しないようにする消音制御手段と、
前記パルス変調手段の前段に設けられ、前記入力音声信号と前記関連信号とを前記消音期間に応じた時間分遅延させる信号遅延手段と
を備えることを特徴とする。
【００６１】
この請求項１１に記載の発明のパワーアンプ装置によれば、当該パワーアンプ装置には、入力音声信号の他、この入力音声信号に関連付けられる関連信号が供給するようにされている。
【００６２】
関連信号検出手段により、関連信号の状態、例えば、関連信号の有無の変化を検出した場合、あるいは、関連信号の示す情報、例えば、停止指示や再生開始指示などを検出した場合に、所定の時点からの所定時間長の消音期間において、消音制御手段により消音手段が制御され、音声がスピーカから放音しないようにされる。このとき、信号遅延手段により、入力音声信号と関連信号とは、消音期間の経過後から処理が開始されるように遅延される。
【００６３】
これにより、関連信号によって、当該パワーアンプ装置における処理が変化する時点を捉え、処理の変化の影響を受けて入力音声信号を処理する回路部分において発生する可能性のある異音をユーザに聴取されないようにすることができる。また、入力音声信号、関連信号とも遅延回路により遅延するようにされているので、再生音声の頭切れなどを生じさせることがなく、また、入力音声信号と関連信号との関係が変わってしまうという不都合も生じない。
【００６４】
また、請求項１２に記載の発明のパワーアンプ装置は、
入力音声信号を、その量子化レベルを示すパルス変調信号に変換して出力するパルス変調手段と、
１対のスイッチング素子がプッシュプル接続されて構成されるスイッチング手段と、
前記パルス変調手段から出力される前記パルス変調信号を互いに逆レベルの１対のドライブパルスに変換して、前記スイッチング手段の前記１対のスイッチング素子に供給するドライブ手段と、
前記スイッチング手段により増幅される前記入力音声信号に応じた音声を放音するスピーカから音声を放音しないようにする消音手段と、
ユーザからの指示入力を受け付ける指示入力受付手段と、
前記指示入力受付手段を通じて所定の前記指示入力を受け付けた場合に、その受け付け時点に基づいて決まる時点からの所定の消音期間において、前記消音手段を制御してスピーカから音声を放音しないようにする消音制御手段と、
前記パルス変調手段の前段に設けられ、前記入力音声信号と前記関連信号とを前記消音期間に応じた時間分遅延させる信号遅延手段と
を備えることを特徴とする。
【００６５】
この請求項１２に記載の発明のパワーアンプ装置によれば、当該パワーアンプ装置には、ユーザからの指示入力を受け付ける指示入力受付手段が設けられており、周波数変更手段は、指示入力受付手段を通じて指示入力が受け付けられた場合に、ドライブパルスの周波数を変更するようにするための処理を行う。
【００６６】
指示入力受付手段を通じてユーザからの指示入力が受け付けられた場合に、所定の時点からの所定時間長の消音期間において、消音制御手段により消音手段が制御され、音声がスピーカから放音しないようにされる。このとき、信号遅延手段により、入力音声信号は、消音期間の経過後から処理が開始されるように遅延される。
【００６７】
これにより、ユーザからの指示入力を受け付けた時点を、当該パワーアンプ装置における処理が変化する時点として捉え、処理の変化の影響を受けて入力音声信号を処理する回路部分において発生する可能性のある異音をユーザに聴取されないようにすることができる。また、入力音声信号は遅延回路により遅延するようにされているので、再生音声の頭切れなどの不都合を生じさせることもない。
【００６８】
【発明の実施の形態】
以下、図を参照しながら、この発明によるパワーアンプ装置の一実施の形態について説明する。以下に説明する実施の形態においては、ＡＶアンプ装置にこの発明によるパワーアンプ装置を適用した場合を例にして説明する。
【００６９】
以下の実施の形態において説明するＡＶアンプ装置には、ＣＤプレーヤ、ＭＤプレーヤ、ＤＡＴレコーダ、半導体メモリプレーヤ、ハードディスク装置、ＤＶＤプレーヤ、ＢＳデジタルチューナー、デジタルビデオテープレコーダなどのデジタルオーディオ機器（以下、単にオーディオ機器という。）やデジタルＡＶ機器（以下、単にＡＶ機器という。）など複数の機器が接続可能なものであり、そのいずれからの信号を処理するかは、ユーザからの指示に応じて切り換えることができるものである。
【００７０】
［第１の実施の形態］
［パワーアンプ部分がフルブリッジ構成の場合の例］
図１は、この発明によるパワーアンプ装置が適用されたＡＶアンプ装置の第１の実施の形態を説明するための図である。図１において、端子Ｔｉ１、Ｔｉ２、…、ＴｉＮは、デジタルオーディオ信号（以下、単にオーディオ信号という。）の入力端子を示しており、上述もしたように、種々のオーディオ機器やＡＶ機器が接続ケーブルを介して接続することができるようにされている。
【００７１】
入力端子Ｔｉ１、Ｔｉ２、…、ＴｉＮのそれぞれは、セレクタ２１に接続されている。このセレクタ２１は、入力検出部としての機能を有するマイクロコンピュータ（以下、マイコンと略称する。）２０から供給される、ユーザの指示入力に応じた選択制御信号に応じて切り換えられ、後段の同期式ディレイ回路（同期式遅延回路）２２にユーザによって選択された入力機器からのオーディオ信号Ｐｉｎを供給するようにする。
【００７２】
なお、図１には図示しないが、この実施の形態のＡＶアンプ装置には、複数のデジタルビデオ信号（以下、単にビデオ信号という。）の入力端子と、これらが接続されるビデオ信号セレクタ、および、制御信号、コマンド信号、状態通知信号などの種々の信号（オーディオ信号、ビデオ信号以外の信号。以下、他信号という。）の供給を受け付ける複数の他信号の入力端子と、これらが接続される他信号のセレクタを備えている。
【００７３】
そして、ビデオ信号のセレクタ、他信号のセレクタは、オーディオ信号のセレクタ２１と同様に、マイコン２０からの選択制御信号に応じて切り換えられ、後段の同期式ディレイ回路（同期式遅延回路）２２にユーザによって選択された入力機器からのビデオ信号Ｖｉｎ、他信号Ｃｉｎを後段の同期式ディレイ回路（同期式遅延回路）２２に供給することができるようにされている。
【００７４】
なお、マイコン２０は、図示しないが、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）等を備えたものであり、後述もするように、入力信号の有無を検出する入力検出部としての機能を有するとともに、この実施の形態のＡＶアンプ装置の各部を制御するシステムコントローラとしての機能をも有するものである。
【００７５】
同期式ディレイ回路２２には、上述したように、オーディオ信号Ｐｉｎと他信号Ｃｉｎ、あるいは、オーディオ信号Ｐｉｎとビデオ信号Ｖｉｎと他信号Ｃｉｎとが同時に供給するようにされる。これら同時に供給するようにされる複数の信号のそれぞれは、相互に関連付けられたものであり、それらの信号間にある所定の関係を維持しながら処理しなければならないものである。
【００７６】
つまり、同時に供給するようにされるオーディオ信号Ｐｉｎ、ビデオ信号Ｖｉｎ、他信号Ｃｉｎのそれぞれは、相互に所定の関係を維持して（相互に同期を維持して）処理しなければならない信号である。なお、この明細書において、オーディオ信号Ｐｉｎと同時に供給されるビデオ信号Ｖｉｎと他信号Ｃｉｎとをオーディオ信号に対する関連信号と呼ぶこととする。
【００７７】
そして、オーディオ信号については、以下に詳述するように、パワーアンプ部分の貫通電流の低減などのために、クロック信号の周波数を変化させる場合があり、このクロック信号の周波数変化時に、この周波数の変化の影響を受けてオーディオ信号を処理する回路部分において発生する可能性のある異音を放音しないようにする処理のために、所定時間分遅延させる必要が生じる。
【００７８】
そこで、同期式ディレイ回路２２は、オーディオ信号Ｐｉｎを所定時間分遅延させて、遅延させたオーディオ信号Ｐｉｎ（ｄ）として出力するとともに、オーディオ信号Ｐｉｎの遅延分に対応させて、オーディオ信号Ｐｉｎと同時に供給されるビデオ信号Ｖｉｎや他信号Ｃｉｎを遅延させ、遅延させたビデオ信号Ｖｉｎ（ｄ）、遅延させたＣｉｎ（ｄ）として出力することができるものである。
【００７９】
そして、図１において、１０番台の参照符号（参照符号１１〜１９まで）が付された部分がオーディオ信号を増幅するパワーアンプ部分であり、クロック生成部１２を除く各部分は、図１５を用いて前述したいわゆるＤ級アンプと同様に構成したものである。
【００８０】
クロック生成部１２は、いわゆるＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）回路の構成とされたものであり、分周比を変更することにより、種々の周波数のクロック信号ＣＬＫの生成が可能なものである。
【００８１】
図２は、クロック生成部１２の構成例を説明するためのブロック図である。図２に示すように、この実施の形態において、クロック生成部１２は、水晶発振子１２１、位相比較回路１２２、ループフィルタ１２３、ＶＣＯ（Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　Ｏｓｃｉｌｌａｔｏｒ）１２４、分周器１２５を備えたものである。
【００８２】
水晶発振子１２１は、所定の周波数の基準クロック信号Ｒｅｆを生成して、これを位相比較回路１２２に供給する。位相比較回路１２２には、図２に示すように、ＶＣＯ１２４からの出力信号も供給される。
【００８３】
位相比較回路１２２は、これに供給された２つの信号の位相を比較し、その差分に応じて、ＶＣＯ１２４からの発振信号の位相が、基準クロック信号Ｒｅｆと一致するように制御するための信号（制御電圧）を形成する。位相比較回路１２２からの出力信号は、ループフィルタ１２３を通じてＶＣＯ１２４に供給される。
【００８４】
ＶＣＯ１２４は、ループフィルタ１２３を通じて供給される制御電圧に応じて、周波数が調整するようにされた信号を発振する。ＶＣＯ１２４において発振された信号は、上述したように、位相比較回路１２２に供給されるとともに、分周器１２５にも供給される。
【００８５】
分周器１２５は、入力検出部としての機能を有するマイコン２０からの周波数制御信号ＣＣＴである分周比データの供給を受け、ＶＣＯ２２３からの信号を分周して、マイコン２０から指示するようにされた周波数のクロック信号ＣＬＫを形成し、これをＰＷＭ変調回路１１に供給する。ＰＷＭ変調回路１１では、クロック生成部１２からのクロック信号ＣＬＫに応じて、オーディオ信号Ｐｉｎ（ｄ）をＰＷＭ変調する。
【００８６】
そして、この第１の実施の形態において、マイコン２０は、セレクタ２１から出力され、同期式ディレイ回路２２に供給されるオーディオ信号Ｐｉｎを監視し、オーディオ信号Ｐｉｎが有る期間である有信号期間と、オーディオ信号Ｐｉｎが無い、あるいは、ヌルストリームである期間である無信号期間とを検出する。
【００８７】
具体的には、同期式ディレイ回路２２に供給されるオーディオ信号Ｐｉｎのレベルが、予め決められる閾値以下となる期間が、連続して所定時間（例えば、数十秒から数分程度の時間）経過した場合に、処理すべきオーディオ信号が無い無信号期間であることを検出する。逆に、同期式ディレイ回路２２に供給されるオーディオ信号Ｐｉｎのレベルが、予め決められる閾値より大きい場合には、処理すべきオーディオ信号が有る有信号期間であることを検出する。
【００８８】
そして、マイコン２０は、オーディオ信号Ｐｉｎが有ることを検出した場合には、ＰＷＭ変調部１１においてオーディオ信号Ｐｉｎ（ｄ）をＰＷＭ変調する際に用いられる予め決められた周波数のクロック信号ＣＬＫを形成するための分周比データを形成し、これを周波数制御信号ＣＣＴとして、上述したようにクロック生成部１２の分周器１２５に供給する。
【００８９】
この第１の実施の形態においては、ＰＷＭ変調部１１においてオーディオ信号Ｐｉｎ（ｄ）をＰＷＭ変調する際に用いるクロック信号ＣＬＫの通常の周波数は、オーディオ信号Ｐｉｎのサンプリング周波数ｆｓの例えば１６倍のキャリア周波数とするようにしている。
【００９０】
したがって、所定レベル以上のオーディオ信号Ｐｉｎが供給されており、通常通りオーディオ信号Ｐｉｎ（ｄ）をＰＷＭ変調する場合には、供給されているオーディオ信号Ｐｉｎのサンプリング周波数ｆｓを例えば４８ｋＨｚとすると、キャリア周波数ｆｃ＝１６×４８ｋＨｚ＝７６８ｋＨｚとなり、この７６８ｋＨｚの周波数のクロック信号ＣＬＫを生成するようにするための分周比データが、クロック生成部１２の分周器１２５に供給されることになる。
【００９１】
これにより、クロック生成部１２からＰＷＭ変調回路１１にキャリア周波数ｆｃのクロック信号ＣＬＫが供給され、このクロック信号ＣＬＫに応じてオーディオ信号Ｐｉｎ（ｄ）のＰＷＭ変調処理が行われ、オーディオ信号Ｐｉｎ（ｄ）に応じた電流をスピーカ１９に流して、音声をスピーカ１９から放音することができるようにされる。
【００９２】
また、マイコン２０は、オーディオ信号Ｐｉｎが無い無信号期間を検出した場合には、上述のように予め決められる通常のキャリア周波数ｆｃよりも周波数の低いクロック信号ＣＬＫを形成するための分周比データを形成し、これを周波数制御信号ＣＣＴとして、上述したようにクロック生成部１２の分周器１２５に供給する。
【００９３】
この第１の実施の形態において、オーディオ信号Ｐｉｎが無い無信号期間を検出した場合にクロック生成部１２の分周器１２５に供給するクロック信号ＣＬＫの周波数は、例えば、通常のキャリア周波数ｆｃと同じ、あるいは、キャリア周波数ｆｃの数分の１から数十分の１程度、あるいは、それより低くなるようにされる。例えば、通常のキャリア周波数ｆｃが７６８ｋＨｚである場合、クロック信号ＣＬＫの周波数としては、７６８ｋＨｚ、３８４ｋＨｚ、１９２ｋＨｚ、９６ｋＨｚ、…などの周波数が用いられるようにされる。
【００９４】
これにより、処理すべきオーディオ信号の供給が無い無信号期間においては、キャリア周波数ｆｃよりも低い周波数のクロック信号ＣＬＫがＰＷＭ変調回路１１に供給されて、通常よりも長い間隔を空けたタイミングで、信号レベルがゼロに対応したパルス幅のＰＷＭ信号（デューティ比５０％のパルス幅のＰＷＭ信号）が形成されることになる。
【００９５】
この通常よりも長い間隔を空けたタイミングで形成される信号レベルがゼロに対応したパルス幅のＰＷＭ信号に応じたドライブパルスがドライブ回路１３、１４において形成され、これがプッシュプル回路１５の１対のＦＥＴ（Ｑ１１、Ｑ１２）、プッシュプル回路１６の１対のＦＥＴ（Ｑ１３、Ｑ１４）に供給される。
【００９６】
この場合、ドライブ回路１３、１４から出力されるドライブパルスは、その周期が通常よりも長くなるようにされているので、ＦＥＴ（Ｑ１１、Ｑ１２）、ＦＥＴ（Ｑ１３、Ｑ１４）のスイッチング回数を減少させ、単位時間あたりの貫通電流の発生回数を大幅に削減することができるようにされる。
【００９７】
そして、有信号期間から無信号期間に変化した場合、これとは逆に無信号期間から有信号期間に変化した場合には、上述もしたように、クロック生成部１２からのクロック信号ＣＬＫの周波数が変更される。このように、クロック信号ＣＬＫの周波数が変更するようにされた場合には、オーディオ信号を処理する回路部分がその影響を受け、安定に動作するまでにある程度の時間がかかる場合がある。
【００９８】
この安定に動作するまでの期間において、異音が発生するなどの不都合が生じる場合があると考えられる。そこで、この実施の形態のＡＶアンプ装置においては、マイコン２０が、有信号期間から無信号期間への変化、あるいは、無信号期間から有信号期間への変化を検出した場合に、クロック生成部１２に周波数制御信号ＣＣＴを供給してクロック信号ＣＬＫの周波数を変更するが、これに先立ち、ミュート（消音）を実行するようにするためのミュート制御信号ＭＣＴをミュート回路２３に供給して、ミュート回路２３によってミュート処理を実行し、スピーカ１９に駆動電流が流れないようにする。
【００９９】
この後、クロック信号ＣＬＫの周波数が安定し、オーディオ信号を処理する各回路部分が安定に動作するようになったところで、マイコン２０は、ミュートを解除するためのミュート制御信号ＭＣＴをミュート回路２３に供給し、ミュートを解除する。
【０１００】
これによって、クロック信号ＣＬＫの周波数が変更され、オーディオ信号を処理する各回路部分の動作が不安定な期間においては、オーディオ信号がミュートされ、スピーカ１９からは音声が放音されないので、例え異音が発生しても、これをユーザが聴取してしまうことがないようにすることが可能になる。
【０１０１】
［第１の実施の形態のパワーアンプ装置の動作について］
上述のように、ＰＷＭ変調部１１に供給するクロック信号ＣＬＫの周波数を可変に制御することが可能な、この第１の実施の形態のパワーアンプ装置の動作について詳細に説明する。なお、ここでは、オーディオ信号である入力信号Ｐｉｎと、その遅延信号Ｐｉｎ（ｄ）と、クロック信号ＣＬＫと、ミュート期間との関係を示す図（タイミングチャート）である図３、図４をも参照しながら説明する。
【０１０２】
この第１の実施の形態のパワーアンプ装置に電源が投入されると、各部に電源が供給され動作を開始する。まず、マイコン２０は、クロック生成部１２の分周器１２５に予め決められた分周比データを周波数制御信号ＣＣＴとして供給するとともに、セレクタ２１から出力されるオーディオ信号Ｐｉｎを監視し、入力信号、すなわち、オーディオ信号Ｐｉｎの有無の検出を開始する。
【０１０３】
ここで、マイコン２０からクロック生成部１２の分周器１２５に供給される分周比データは、ユーザによって選択された入力機器から供給されるオーディオ信号Ｐｉｎのサンプリング周波数の例えば１６倍（１６ｆｓ）のキャリア周波数ｆｃとなる通常の周波数のクロック信号ＣＬＫを形成するためのものである。
【０１０４】
クロック生成部１２は、マイコン２０からの周波数制御信号ＣＣＴに基づいて、ユーザにより選択された入力機器に応じたキャリア周波数ｆｃのクロック信号ＣＬＫを形成し、これをＰＷＭ変調部１１に供給し、ユーザによって選択された入力機器からのオーディオ信号のＰＷＭ変調が行われる。
【０１０５】
しかし、入力機器において例えば再生動作が行われなかったり、再生一時停止がされたりするなどして、所定時間以上、オーディオ信号が供給されなかった場合には、マイコン２０は、オーディオ信号は供給されておらず、無信号期間に入ったことを検出する。
【０１０６】
例えば、図３に示した時点ｔ１において、マイコン２０が、無信号期間に入ったことを検出したとする。この場合、マイコン２０は、図３（Ａ）に示すように、所定時間（例えば、数十秒から数分程度の時間）だけ経過した時点ｔ２においてミュート回路２３を機能させるようにする制御信号ＭＣＴを形成してこれをミュート回路２３に供給し、ミュート回路２３によりミュートを行うようにする。
【０１０７】
この後、マイコン２０は、クロック信号ＣＬＫの周波数を通常の周波数よりも低くするための周波数制御信号ＣＣＴをクロック生成回路１２の分周器１２５に供給し、クロック信号ＣＬＫの周波数を変更するようにする。つまり、図３（Ｂ）に示すように、まず、ミュート回路２３を機能させて、音声をスピーカから放音しないようにした後に、周波数制御信号ＣＣＴをクロック生成部１２に供給することにより、音声ミュート開始後の時点ｔ３からクロック信号ＣＬＫの周波数の変更を開始するようにする。
【０１０８】
なお、図３および後述する説明図において、クロック信号ＣＬＫの周波数の変更をなめらかな変化として表したが、これ以外に段階的に、あるいは一気に変更させてもよいものとする。
【０１０９】
この後、所定時間経過後の時点ｔ４において周波数の変更が終了して、オーディオデータを処理する各回路部分が安定に動作するようになる。そして、マイコン２０は、周波数の変更終了後の時点ｔ５において、ミュート回路２３の機能を停止させるようにする制御信号ＭＣＴをミュート回路２３に供給し、ミュート回路２３の機能を停止させる。
【０１１０】
これにより、周波数の変更は、図３においてミュート期間ＭＴが示すように、ミュートがされてスピーカ１９から音声が放音されない間に行われ、クロック信号ＣＬＫの周波数が変化することによって、オーディオ信号を処理する回路部分において発生する可能性のある異音をスピーカ１９から放音しないようにすることができる。
【０１１１】
そして、ユーザにより選択された入力装置において、再生処理が行われるようにされて、処理すべきデジタルオーディオデータがこの実施の形態のＡＶアンプに供給されると、マイコン２０は処理すべきオーディオ信号が供給されたことを検出する。
【０１１２】
図４に示すように、マイコン２０が、時点ｔ１１において、処理すべきオーディオ信号が有ることを検出すると、すなわち、有信号期間に入ったことを検出すると、マイコン２０は、図４（Ａ）に示すように、まず、時点ｔ１２においてミュート回路２３を機能させるようにする制御信号ＭＣＴを供給し、ミュート回路２３を機能させる。
【０１１３】
この後、マイコン２０は、通常よりも低くなるようにされているクロック信号ＣＬＫの周波数を通常の周波数に戻すようにするための周波数制御信号ＣＣＴをクロック生成回路１２の分周器１２５に供給し、クロック信号ＣＬＫの周波数を変更するようにする。
【０１１４】
つまり、ミュート回路２３を機能させた後に、クロック信号ＣＬＫの周波数を通常の周波数に戻すようにするための周波数制御信号ＣＣＴをクロック生成部１２に供給する。これにより、図４（Ｂ）に示すように、ミュートされて音声が放音されないようにされた後の時点ｔ１３からクロック信号ＣＬＫの周波数の変更が開始するようにされる。
【０１１５】
この後、所定時間経過後の時点ｔ１４において周波数の変更が終了して、通常の周波数のクロック信号ＣＬＫによりオーディオ信号を処理する各回路部分が安定に動作するようになる。そして、マイコン２０は、周波数の変更終了後の時点ｔ１５において、ミュート回路２３の機能を停止させるための制御信号ＭＣＴをミュート回路２３に供給して、ミュート回路２３の機能を停止させる。
【０１１６】
この場合、図４（Ｃ）、（Ｄ）に示すように、この実施の形態のＡＶアンプ装置のパワーアンプ部分に供給されるオーディオ信号Ｐｉｎ（図４（Ｃ））は、同期式ディレイ回路２２により、所定時間分遅延されオーディオ信号Ｐｉｎ（ｄ）（図４（Ｄ））となるようにされているので、図４に示すように、ミュート区間ＭＴ終了後の各回路部分が安定に動作するようになった後からオーディオ信号Ｐｉｎの処理が開始されることになる。
【０１１７】
このように、周波数の変更は、図４においてミュート期間ＭＴが示すように、ミュートがされてスピーカ１９から音声が放音されない間に行われ、クロック信号ＣＬＫの周波数が変化することによって、オーディオ信号を処理する回路部分において発生する可能性のある異音が発生しても、これをスピーカ１９から放音しないようにすることができる。
【０１１８】
そして、ＰＷＭ変調部１１は、同期式ディレイ回路２２からのオーディオ信号Ｐｉｎ（ｄ）と、クロック生成部１２からのクロック信号ＣＬＫとの供給を受け、オーディオ信号Ｐｉｎ（ｄ）を１対のＰＷＭ信号ＰＡ、ＰＢに変換する。
【０１１９】
オーディオ信号である入力信号Ｐｉｎが供給されている期間においては、ＰＷＭ信号ＰＡ、ＰＢのパルス幅は、オーディオ信号Ｐｉｎの示すレベルに対応して変化するものであるが、一方のＰＷＭ信号のＰＡのパルス幅は、オーディオ信号Ｐｉｎの示すレベルの大きさとされ、他方のＰＷＭ信号ＰＢのパルス幅は、オーディオ信号Ｐｉｎの示すレベルの２の補数の大きさとされる。
【０１２０】
そして、このＰＷＭ変調回路１１からの一方のＰＷＭ信号ＰＡがドライブ回路１３に供給されて、図１６Ａを用いて説明したように、信号ＰＡと同レベルおよびレベル反転した１対のドライブ用のパルス電圧（ドライブパルス）＋ＰＡ、−ＰＡが形成され、これらパルス電圧＋ＰＡ、−ＰＡが、プッシュプル回路を構成する１対のｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ１１、Ｑ１２）のゲートにそれぞれ供給される。
【０１２１】
そして、図１に示したように、ＦＥＴ（Ｑ１１）のドレインが電源端子ＴＰＷＲに接続され、そのソースがＦＥＴ（Ｑ１２）のドレインに接続され、このＦＥＴ（Ｑ１２）のソースが接地に接続されている。そして、ＦＥＴ（Ｑ１１）のソースおよびＦＥＴ（Ｑ１２）のドレインが、コイルおよびコンデンサを有するローパスフィルタ１７を通じてスピーカ１９の一端に接続されている。
【０１２２】
また、ＰＷＭ変調回路１１から他方のＰＷＭ信号ＰＢに対しても、ＰＷＭ信号ＰＡに対してと同様に構成される。すなわち、ＰＷＭ信号ＰＢがドライブ回路１４に供給されて、図１６Ｂを用いて説明したように、信号ＰＢと同レベルおよびレベル反転した１対のドライブ用のパルス電圧（ドライブパルス）＋ＰＢ、−ＰＢが形成され、これらパルス電圧＋ＰＢ、−ＰＢが、プッシュプル回路１６を構成する１対のｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ１３、Ｑ１４）のゲートにそれぞれ供給される。
【０１２３】
そして、図１に示したように、ＦＥＴ（Ｑ１３）のドレインが電源端子ＴＰＷＲに接続され、そのソースがＦＥＴ（Ｑ１４）のドレインに接続され、このＦＥＴ（Ｑ１４）のソースが接地に接続されている。そして、ＦＥＴ（Ｑ１３）のソースおよびＦＥＴ（Ｑ１４）のドレインが、コイルおよびコンデンサを有するローパスフィルタ１８を通じてスピーカ１９の他端に接続されている。
【０１２４】
図１に示したように、プッシュプル回路１５、１６の電源端子ＴＰＷＲには、安定した直流電圧＋ＶＤＤが電源電圧として供給される。直流電圧＋ＶＤＤは、例えば２０Ｖ〜５０Ｖである。
【０１２５】
したがって、＋ＰＡ＝“Ｈ”のときには、−ＰＡ＝“Ｌ”であり、ＦＥＴ（Ｑ１１）がオンになるとともに、ＦＥＴ（Ｑ１２）がオフになるので、ＦＥＴ（Ｑ１１、Ｑ１２）の接続点の電圧ＶＡは、電圧＋ＶＤＤとなる。また、逆に、＋ＰＡ＝“Ｌ”のときには、−ＰＡ＝“Ｈ”であり、ＦＥＴ（Ｑ１１）がオフになると共に、ＦＥＴ（Ｑ１２）がオンになるので、ＶＡ＝０となる。
【０１２６】
同様に、＋ＰＢ＝“Ｈ”のときには、−ＰＢ＝“Ｌ”であり、ＦＥＴ（Ｑ１３）がオンになるとともに、ＦＥＴ（Ｑ１４）がオフになるので、ＦＥＴ（Ｑ１３、Ｑ１４）の接続点の電圧ＶＢは、電圧＋ＶＤＤとなる。また、逆に、＋ＰＢ＝“Ｌ”のときには、−ＰＢ＝“Ｈ”であり、ＦＥＴ（Ｑ１３）がオフになるとともに、ＦＥＴ（Ｑ１４）がオンになるので、ＶＢ＝０となる。
【０１２７】
そして、ＶＡ＝＋ＶＤＤ、かつ、ＶＢ＝０の期間には、ＦＥＴ（Ｑ１１、Ｑ１２）の接続点から、ローパスフィルタ１７→スピーカ１９→ローパスフィルタ１８のラインを通じて、ＦＥＴ（Ｑ１３、Ｑ１４）の接続点へと、電流ｉが流れる。
【０１２８】
また、ＶＡ＝０、かつ、ＶＢ＝＋ＶＤＤの期間には、ＦＥＴ（Ｑ１３、Ｑ１４）の接続点から、ローパスフィルタ１８→スピーカ１９→ローパスフィルタ１７のラインを通じて、ＦＥＴ（Ｑ１１、Ｑ１２）の接続点へと、逆向きに電流ｉが流れる。さらに、ＶＡ＝ＶＢ＝＋ＶＤＤの期間、およびＶＡ＝ＶＢ＝０の期間には、電流ｉは流れない。つまり、プッシュプル回路１５、１６がＢＴＬ回路を構成している。
【０１２９】
そして、図１６Ｅに示したように、電流ｉの流れる期間は、もとのＰＷＭ信号ＰＡ、ＰＢが立ち上がっている期間に対応して変化するとともに、電流ｉがスピーカ１９を流れるとき、電流ｉはローパスフィルタ１７、１８により積分されるので、結果として、スピーカ１９を流れる電流ｉは、オーディオ信号Ｐｉｎの示すレベルに対応したアナログ電流であって、電力増幅された電流となる。つまり、電力増幅された出力がスピーカ１９に供給されることになる。
【０１３０】
このようにして、処理すべきオーディオ信号Ｐｉｎが、入力端子Ｔｉ１、Ｔｉ２、…、ＴｉＮのいずれかを通じて供給されているときには、入力されたオーディオ信号Ｐｉｎに応じた音声をスピーカ１９から放音することができるようにされる。
【０１３１】
また、処理すべきオーディオ信号Ｐｉｎが供給されていないときには、ＰＷＭ変調に用いられるクロック信号ＣＬＫの周波数は、例えば、通常動作時のキャリア周波数ｆｃと同じか、キャリア周波数ｆｃの数分の１から数十分の１程度というように、通常の周波数よりも低くなるように制御される。
【０１３２】
これにより、処理すべきオーディオ信号Ｐｉｎが供給されていないときには、クロック信号ＣＬＫの周波数が低くなるように制御され、信号レベルがゼロである場合のパルス幅を持つＰＷＭ信号ＰＡ、ＰＢの発生が抑えられ、プッシュプル回路１５のＦＥＴ（Ｑ１１、Ｑ１２）、プッシュプル回路１６のＦＥＴ（Ｑ１３、Ｑ１４）のスイッチング回数が減少し、単位時間あたりの貫通電流の発生回数が抑制されて、消費電力の低減が実現できる。
【０１３３】
そして、上述もしたように、ＰＷＭ変調に用いるクロック信号ＣＬＫの周波数を変更する場合には、変更直前からオーディオ信号を処理する回路部分が安定に動作するまでの間、スピーカ１９から音声を放音しないようにミュート処理を行うので、クロック信号ＣＬＫの周波数の変更に伴い、異音が発生するような状態になっても、異音をスピーカから放音しないようにすることができる。
【０１３４】
また、オーディオ信号Ｐｉｎとともに供給され、オーディオ信号Ｐｉｎと所定の関係を維持して処理されるビデオ信号Ｖｉｎや制御信号やコマンド信号などの種々の他信号Ｃｉｎについても、同期式ディレイ回路２２により、オーディオ信号に対応して遅延処理されるので、オーディオ信号との関係がずれたりするなどの不都合を生じさせることもない。
【０１３５】
［クロック信号の周波数を変更する場合の他の例］
［他信号に基づく場合］
上述した例においては、入力信号であるオーディオ信号の有無に応じてクロック信号ＣＬＫの周波数を変更するようにした。しかし、これに限るものではない。オーディオ信号とともに、入力機器から供給される他信号Ｃｉｎに基づくタイミングで、クロック信号ＣＬＫの周波数を変更するように制御することも可能である。
【０１３６】
入力機器から送信されてくる他信号Ｃｉｎとして、例えば、コマンド信号を用いる場合について説明する。ここで、コマンド信号は、入力機器が受け付けた、再生キー押下、再生一時停止キー押下、停止キー押下などのユーザからの指示に応じて、入力機器からこの実施の形態のＡＶアンプ装置に送信されてくる信号であり、当該入力機器の動作の変化を通知することができるものである。
【０１３７】
ここでは、この実施の形態のＡＶアンプ装置に電源が投入されたものの、処理すべきオーディオ信号が入力機器から所定時間以上供給されないために、図３を用いて説明したように、無信号期間に入ったことが検出され、クロック信号ＣＬＫの周波数が通常よりも低くするようにされた場合を考える。
【０１３８】
この場合、マイコン２０は、同期式ディレイ回路２２に供給される入力機器からの他信号Ｃｉｎを監視し、入力機器から再生キーが押下されたことを示す他信号Ｃｉｎとしてのコマンド信号が供給されたか否かを検出するようにする。
【０１３９】
入力機器から再生キーが押下されたことを示すコマンド信号が供給された場合には、入力機器は再生状態となり、オーディオ信号を出力してくるので、上述のように通常よりも低くなるようにされているクロック信号の周波数を元の通常の周波数に戻さなければならない。そこで、この実施の形態のＡＶアンプ装置においては、マイコン２０を中心として以下のように動作する。
【０１４０】
図５は、入力機器からの他信号の１つであるコマンド信号を監視し、再生キーが押下されたことを示すコマンド信号が供給されたことを検出した場合のこの実施の形態のＡＶアンプ装置の動作を説明するための図（タイミングチャート）である。
【０１４１】
図５において、時点ｔ２１に示すように、この実施の形態のＡＶアンプ装置のマイコン２０が、入力機器から再生キーが押下されたことを示すコマンド信号を検出すると、マイコン２０は、図５（Ａ）に示すように、まず、時点ｔ２２においてミュート回路２３を機能させるようにする制御信号ＭＣＴを形成してこれをミュート回路２３に供給し、ミュート回路２３によりミュートを行うようにする。
【０１４２】
この後、マイコン２０は、通常よりも低くされているクロック信号ＣＬＫの周波数を通常の周波数に戻すための周波数制御信号ＣＣＴをクロック生成回路１２の分周器１２５に供給し、クロック信号ＣＬＫの周波数を変更するようにする。つまり、図５（Ｂ）に示すように、まず、ミュート回路２３を機能させて、音声をスピーカから放音しないようにした後に、周波数制御信号ＣＣＴをクロック生成部１２に供給する。これにより、例えば、音声ミュート開始後の時点ｔ２３からクロック信号ＣＬＫの周波数の変更が開始される。
【０１４３】
この後、所定時間経過後の時点ｔ２４において周波数の変更が終了して、オーディオデータを処理する各回路部分が安定に動作するようになる。そして、マイコン２０は、周波数の変更終了後の時点ｔ２５において、ミュート回路２３の機能を停止させるようにする制御信号ＭＣＴをミュート回路２３に供給し、ミュート回路２３の機能を停止させる。
【０１４４】
これにより、周波数の変更は、図５においてミュート期間ＭＴが示すように、ミュートがされてスピーカ１９から音声が放音されない間に行われ、クロック信号ＣＬＫの周波数が変化することによって、オーディオ信号を処理する回路部分において発生する可能性のある異音をスピーカ１９から放音しないようにすることができる。
【０１４５】
この場合、図５（Ｄ）、（Ｅ）に示すように、入力機器からのオーディオ信号Ｐｉｎは、同期式ディレイ回路２２によって、ミュート期間ＭＴが終了後の所定の時点までの間、遅延される。したがって、クロック信号の周波数の変更に伴い、不安定となった各回路部分の動作が安定した後に、オーディオ信号についての処理を行うようにされるので、再生音声の頭切れなどを生じさせることもない。
【０１４６】
なお、図５に示した場合と同様に、入力機器から停止キーが押下されたことを示すコマンド信号を検出したときに、クロック信号ＣＬＫの周波数を通常よりも低くするようにすることも可能である。
【０１４７】
しかし、停止キー押下後、比較的にすぐに再生キーが押下されることも考えられるので、停止キーが押下されたことを示すコマンド信号検出後、所定時間以上再生キーが押下されたことを示すコマンド信号を検出しなかった場合に、図３に示した場合と同様にして、クロック信号ＣＬＫの周波数を低くするように制御することによって、停止直後の再生指示にも迅速に対応することができる。
【０１４８】
なお、ここでは、入力機器からの他信号Ｃｉｎとしてコマンド信号を用いる場合を例にして説明したが、これに限るものではない。例えば、オーディオ信号のレベル表示を行う表示データが他信号Ｃｉｎとして供給されるような場合には、この表示用データの有無に応じて、クロック信号の周波数の変更を行うようにすることもできる。
【０１４９】
つまり、オーディオ信号のレベル表示を行う表示データがある場合には、クロック信号ＣＬＫの周波数はオーディオ信号を処理する通常の周波数とし、オーディオ信号のレベル表示を行う表示データがない場合には、クロック信号ＣＬＫの周波数を低くするというように制御することもできる。
【０１５０】
また、ビデオ信号の有無に応じて、クロック信号の周波数の変更を行うようにすることもできる。つまり、通常は、ＤＶＤプレーヤやＢＳデジタルチューナーなどのＡＶ機器からは、オーディオ信号とビデオ信号とは対になって供給されるので、ビデオ信号の無い期間においては、オーディオ信号も供給されていないとみなして、クロック信号ＣＬＫの周波数の制御を行うようにすることもできる。
【０１５１】
このように、特定の関連信号を検出した場合、あるいは、関連信号の有無に応じて、この実施の形態のＡＶアンプ装置の動作の変化点を捉え、クロック信号ＣＬＫの周波数を制御することができる。
【０１５２】
なお、ここでは、クロック信号の周波数を変化させる場合を例にして説明したが、例えば、クロック信号の周波数の変化を伴わない場合であっても、関連信号の有無や関連信号の示す情報の内容に応じてＡＶアンプ装置の動作の変化点を捉え、動作の変化に伴って生じる可能性のある異音を放音しないように、音声のミュート処理を行うようにすることもできる。
【０１５３】
［ユーザからの指示入力に基づく場合］
オーディオ信号のサンプリング周波数が異なる複数のオーディオ機器やＡＶ機器が接続されている場合に、入力機器として選択された電子機器からのオーディオ信号のサンプリング周波数に応じて、クロック信号ＣＬＫの周波数を変更できるようにしておけば、サンプリングレートコンバータが必要なくなる。
【０１５４】
この実施の形態のＡＶアンプ装置は、ユーザからの選択入力に応じて選択される入力機器からのオーディオ信号のサンプリング周波数に応じて、ＰＷＭ変調部１１に供給するクロック信号ＣＬＫの周波数を変更できるようにすることによって、サンプリングレートコンバータを用いないようにしている。
【０１５５】
この実施の形態のＡＶアンプ装置の場合、当該ＡＶアンプ装置のフロントパネル面に設けられた入力機器を選択するためのキー操作部やリモートコマンダ（以下リモコンという。）と呼ばれる遠隔操作装置の操作部を通じて、ユーザからの入力機器の選択入力を受け付けることができるようにしている。
【０１５６】
これら入力部を通じて入力されるユーザからの選択入力に応じた選択信号ＳＣＴは、マイコン２０に供給される。セレクタは、選択信号ＳＣＴに応じて、セレクタ２１などを切り換えることになる。そして、マイコン２０は、選択信号ＳＣＴにより指示された入力機器から出力されるオーディオ信号のサンプリング周波数に応じて、ＰＷＭ変調部１１に供給するクロック信号ＣＬＫの周波数を変更するが、この変更の場合にも、ミュート処理を行うようにしている。
【０１５７】
図６は、入力機器切り換え時のこの実施の形態のＡＶアンプの動作を説明するための図（タイミングチャート）である。図６において、時点ｔ３１において、マイコン２０が、入力部からのユーザの選択入力に応じた選択信号ＳＣＴの供給を受け、入力機器が切り換えられたことを検知すると、まず、制御部２０は、時点ｔ３２において、ミュート回路２３を機能させるためのミュート制御信号ＭＣＴをミュート回路２３に供給してミュートを行うようにする。
【０１５８】
この後、マイコン２０は、選択された入力機器から出力されるオーディオ信号のサンプリング周波数に応じた周波数のクロック信号ＣＬＫを生成するための分周比データを周波数制御信号ＣＣＴとして、クロック生成部１２の分周器１２５に供給し、クロック信号ＣＬＫの周波数を変更するようにする。図６においては、時点ｔ３３からクロック信号ＣＬＫの周波数の変更が開始されている。
【０１５９】
なお、この実施の形態のＡＶアンプ装置の場合、どの入力端子にどのような入力機器が接続されているかを予め把握しておくことにより、その入力機器からのオーディオ信号のサンプリング周波数を特定することができるようにされる。
【０１６０】
この場合、例えば、ＣＤプレーヤ用入力端子、ＭＤプレーヤ用入力端子というように、各入力端子毎に接続する入力機器を予め特定しておくようにしてもよいし、また、入力端子Ｔｉ１にはＣＤプレーヤを接続し、入力端子Ｔｉ２にはＭＤプレーヤを接続した、というように、入力端子毎に接続した入力機器を設定することができるようにしておけばよい。
【０１６１】
なお、各入力機器毎のサンプリング周波数を示す情報は、ＡＶ機器に搭載したメモリに記憶させておけばよい。この場合、メモリに記憶させた入力機器毎のサンプリング周波数を示す情報を必要に応じて変更できるようにしておくことにより、サンプリング周波数が異なる入力機器が提供されるようになった場合にも対応することが可能となる。
【０１６２】
そして、図６に示す例の場合には、時点ｔ３４において、クロック生成部１２からのクロック信号ＣＬＫの周波数が目的とする周波数に合わせ込まれ、この後の時点ｔ３５において、ミュート回路２３の機能を停止させるためのミュート制御信号ＭＣＴをミュート回路２３に供給してミュートを停止する。
【０１６３】
このミュート開始時点ｔ３２からミュート終了時点ｔ３４までのミュート期間終了後において、同期式ディレイ回路２２において所定の遅延期間ＤＬ分遅延するようにされたオーディオ信号Ｐｉｎ（ｄ）が、ＰＷＭ変調部１１に供給されて、処理するようにされる。
【０１６４】
この場合においても、周波数の変更開始から変更終了までのクロック信号の周波数が不安定となり、オーディオ信号の各回路部分の動作が不安定となる期間においては、ミュートが行われ、音声はスピーカ１９から放音されないので、異音が発生しても、これをユーザが聴取することがないようにすることができる。
【０１６５】
なお、ここでは、クロック信号の周波数を変化させる場合を例にして説明したが、例えば、クロック信号の周波数の変化を伴わない場合であっても、ユーザからの選択入力を受け付けた場合に、これをＡＶアンプ装置の動作の変化点として捉え、動作の変化に伴って生じる可能性のある異音を放音しないように、音声のミュート処理を行うようにすることもできる。
【０１６６】
［パワーアンプ部分がハーフブリッジ構成の場合の例］
図１に示したパワーアンプ装置において、パワーアンプ部分は、プッシュプル回路１５、１６によりＢＴＬ回路を構成し、いわゆるフルブリッジの構成となるように形成した。しかし、パワーアンプ部分は、フルブリッジの構成に限るものではなく、その出力段をいわゆるハーフブリッジの構成とすることもできる。
【０１６７】
図７は、パワーアンプ部分の出力段をいわゆるハーフブリッジの構成としたＡＶアンプ装置を説明するための図である。なお、図７において、図１に示したＡＶアンプ装置と同様、あるいは、ほぼ同様に構成される部分には、同じ参照符号を付している。
【０１６８】
図７に示すように、この例のパワーアンプ装置は、１つのプッシュプル回路１５が用いられて形成されたものであり、パルス幅がオーディオ信号Ｐｉｎの示すレベルの２の補数の大きさとされるＰＷＭ信号ＰＢの処理系を有さないものである。
【０１６９】
この図７に示したＡＶアンプ装置において、ＰＷＭ変調部１１は、セレクタ２１、同期式ディレイ回路２２から供給されたオーディオ信号Ｐｉｎ（ｄ）と、クロック生成部１２からのクロック信号ＣＬＫの供給を受けて、オーディオ信号Ｐｉｎ（ｄ）をＰＷＭ信号ＰＡに変換する。
【０１７０】
ＰＷＭ変調部１１において形成されたＰＷＭ信号ＰＡは、ドライブ回路１３に供給され、ここで１対のドライブパルス＋ＰＡ、−ＰＡが形成され、これらドライブパルス＋ＰＡ、−ＰＡがプッシュプル回路１５に供給される。
【０１７１】
このプッシュプル回路１５の出力端が、コンデンサ３１を通じ、さらにローパスフィルタ１７を通じてスピーカ１９の一端に接続されるとともに、その他端は設置される。したがって、この図７に示すパワーアンプ装置においても、スピーカ１９にはオーディオ信号Ｐｉｎ（ｄ）に対応した極性および大きさの電流ｉが流れ、電力増幅が行われる。
【０１７２】
また、図１に示したＡＶアンプ装置の場合と同様に、オーディオ信号Ｐｉｎと関連付けられるビデオ信号Ｖｉｎ、他信号Ｃｉｎの供給を受けることもできるようにされている。これらの信号は、オーディオ信号Ｐｉｎとの関連性を維持するように、オーディオ信号Ｐｉｎに対応して、同期式ディレイ回路２２により遅延するようにされている。
【０１７３】
そして、この図７に示したいわゆるハーフブリッジの構成としたパワーアンプ部を有するＡＶアンプ装置の場合にも、処理すべきオーディオ信号Ｐｉｎが無い場合には、ＰＷＭ変調部１１に供給するクロック信号ＣＬＫの周波数を通常よりも低くすることによって、プッシュプル回路１５に流れる貫通電流の発生回数を少なくし、消費電力の低減を図ることができるものである。
【０１７４】
また、この実施の形態のＡＶアンプ装置に接続された入力機器からの他信号Ｃｉｎやビデオ信号Ｖｉｎなどの関連情報の内の特定の他信号や、関連情報の有無に応じてＰＷＭ変調部１１に供給するクロック信号ＣＬＫの周波数を制御することもできるようにされたものである。
【０１７５】
また、複数のオーディオ機器やＡＶ機器が接続された場合に、ユーザからの選択入力に応じた入力機器からのオーディオ信号のサンプリング周波数に応じて、ＰＷＭ変調部１１に供給するクロック信号ＣＬＫの周波数を制御することもできるようにされたものである。
【０１７６】
そして、上述のように、ＰＷＭ変調部１１に供給するクロック信号の周波数を変更する場合に、周波数の変更によってオーディオ信号を処理する各回路部分が影響を受けて発生させる可能性のある異音を放音しないようにするために、図１に示したＡＶアンプ装置の場合と同様に、周波数を変更する前の所定の時点から、周波数の変更が終了し、各回路部分が安定に動作するようになる所定時間長の消音期間において、ミュート回路２３によってミュートを行うことによって、異音を放音しないようにしている。
【０１７７】
つまり、図３、図４を用いて説明したように、マイコン２０の制御により、オーディオ信号の有無に基づいて、クロック信号ＣＬＫの周波数の変化タイミングを捉え、これに応じてミュート期間ＭＴを設定して、周波数の変更に伴う異音を放音しないようにすることができる。
【０１７８】
また、図５を用いて説明したように、マイコン２０の制御により、他信号の内の特定の信号の検出に基づいて、クロック信号ＣＬＫの周波数の変化タイミングを捉え、これに応じてミュート期間ＭＴを設定して、周波数の変更に伴う異音を放音しないようにすることもできる。
【０１７９】
また、図６を用いて説明したように、マイコン２０の制御により、ユーザからの選択入力に基づいて、クロック信号ＣＬＫの周波数の変化タイミングを捉え、これに応じてミュート期間ＭＴを設定して、周波数の変更に伴う異音を放音しないようにすることもできる。
【０１８０】
また、クロック信号の周波数の変化を伴わない場合であっても、他信号の有無や他信号の示す情報の内容に応じて、あるいは、ユーザからの選択入力を受け付けた場合に、ＡＶアンプ装置の動作の変化点を捉え、当該動作の変化に伴って生じる可能性のある異音を放音しないように、音声のミュート処理を行うようにすることもできる。
【０１８１】
また、図７に示したハーフブリッジの構成とされたＡＶアンプ装置の場合にも、消音期間に対応して、オーディオ信号Ｐｉｎ、ビデオ信号Ｖｉｎ、他信号Ｃｉｎのいずれもが、各信号間の関係を維持したまま遅延するようにされるので、再生音声の頭切れなどを発生させることがなく、また、各信号間の関係が損なわれることもないようにすることができる。
【０１８２】
なお、この第１の実施の形態において、クロック生成部１２においては、水晶発振子を用いたものとして説明したが、これに限るものではない。例えば、ＬＣ発振回路、ＲＣ発振回路、セラミック発振回路など、各種の発振回路を用いることも可能である。
【０１８３】
また、クロック生成部１２のクロック生成回路１２２は、ＰＬＬ回路の構成を有するものとして説明したが、クロック生成回路１２２は、デジタル回路、アナログ回路のいずれのものであってもよいし、また、ＰＬＬ回路の構成を有するものに限らず、単に分周器としての機能を有するものであってもよい。
【０１８４】
［ミュート回路を設ける位置の他の例］
図１に示したＡＶアンプ装置の場合には、ローパスフィルタ１８とスピーカ１９との間にミュート回路２３を設けるようにしたが、ミュート回路２３は、ローパスフィルタ１７とスピーカ１９との間に設けてももちろんよい。また、これ以外にも、以下にその一例を示すように、様々な位置にミュート回路を設けるようにすることができる。
【０１８５】
図８は、ミュート機能を設けたＰＷＭ変調部１１Ａを用いて構成したＡＶアンプ装置を説明するためのブロック図である。この場合、マイコン２０Ａは、ミュート機能を設けたＰＷＭ変調部１１Ａに対して、例えば、図３（Ａ）、図４（Ａ）、図５（Ｂ）、図６（Ａ）に示したような、ミュート機能をオン／オフ制御するためのミュート制御信号ＭＣＴを供給することができるようにしたものである。
【０１８６】
このマイコン２０Ａからのミュート制御信号ＭＣＴに基づいて、ＰＷＭ変調部１１Ａは、ミュート機能がオンにされている期間においては、ＰＷＭ信号ＰＡ、ＰＢを後段へは出力しないようにして、ミュート機能を実現する。
【０１８７】
なお、図８は、いわゆるフルブリッジの構成としたパワーアンプ部を用いて形成したＡＶアンプ装置である。しかし、図９に示すように、いわゆるハーフブリッジの構成としたパワーアンプ部を用いたＡＶアンプ装置もまた、パワーアンプ部分を除けば、フルブリッジ構成のパワーアンプ部を用いたＡＶアンプ装置と同様に構成することができる。
【０１８８】
図１０は、ミュート機能を設けたドライブ回路１３Ａ、１４Ａを用いて構成したＡＶアンプ装置を説明するためのブロック図である。この場合、マイコン２０Ｂは、ミュート機能を設けたドライブ回路１３Ａ、１４Ａのそれぞれに対して、例えば、図３（Ａ）、図４（Ａ）、図５（Ｂ）、図６（Ａ）に示したような、ミュート機能をオン／オフ制御するためのミュート制御信号ＭＣＴを供給することができるようにしたものである。
【０１８９】
このマイコン２０Ｂからのミュート制御信号ＭＣＴに基づいて、ドライブ回路１３Ａ、１４Ａのそれぞれは、ミュート機能がオンにされている期間においては、ＦＥＴ（Ｑ１１、Ｑ１２）、ＦＥＴ（Ｑ１３、Ｑ１４）のいずれをもオフにするドライブパルス＋ＰＡ、−ＰＡ、ドライブパルス＋ＰＢ、−ＰＢを形成して出力する。
【０１９０】
この場合には、プッシュプル回路１５、１６のＦＥＴ（Ｑ１１、Ｑ１２）、ＦＥＴ（Ｑ１３、Ｑ１４）のいずれもがオフにされることにより、ＦＥＴ（Ｑ１１、Ｑ１２）の接続点の電圧ＶＡ、ＦＥＴ（Ｑ１３、Ｑ１４）の接続点の電圧ＶＢとも０になるので、音声をミュートすることができる。
【０１９１】
なお、ここでは、ミュート期間においては、ＦＥＴ（Ｑ１１、Ｑ１２）、ＦＥＴ（Ｑ１３、Ｑ１４）のいずれをもオフにするものとして説明した。しかし、これに限るものではなく、ミュート期間においては、少なくとも、ＦＥＴ（Ｑ１１）、ＦＥＴ（Ｑ１３）をオフにすることにより、電圧ＶＡ、ＶＢを０にするようにしてもよい。
【０１９２】
また、図１０は、いわゆるフルブリッジの構成としたパワーアンプ部を用いて形成したＡＶアンプ装置である。しかし、図１１に示すように、いわゆるハーフブリッジの構成としたパワーアンプ部を用いたＡＶアンプ装置もまた、パワーアンプ部分を除けば、フルブリッジ構成のパワーアンプ部を用いたＡＶアンプ装置と同様に構成することができる。
【０１９３】
図８〜図１１に示した例の他、例えば、ＰＷＭ変調部１１とドライブ１３、１４との間にミュート回路を設けたり、また、ドライブ回路１３、１４とプッシュプル回路１５、１６との間にミュート回路を設けたりするようにしてもよい。
【０１９４】
要は、目的とする期間において、スピーカ１９から音声を放音しないようにミュートをかけることができるように、適宜の位置にミュート回路を設けるようにすればよい。
【０１９５】
［第２の実施の形態］
以下に説明するこの第２の実施の形態のＡＶアンプ装置は、上述した第１の実施の形態のＡＶアンプ装置と同様に、いわゆるＤ級アンプの構成を有するものである。しかし、無信号時におけるプッシュプル回路の貫通電流の発生回数を低減させるため、ＰＷＭ変調部の後段においてプッシュプル回路に供給するドライブパルスの周波数を低くするようにするものである。
【０１９６】
なお、以下に説明するこの第２の実施の形態のＡＶアンプ装置の場合にも、サンプリング周波数の異なる種々のオーディオ信号にも対応することができるものであるが、この第２の実施の形態のＡＶアンプ装置は、いわゆるサンプリングレートコンバータを用いるようにしている。
【０１９７】
［パワーアンプ部分がフルブリッジ構成の場合の例］
図１２は、この第２の実施の形態のＡＶアンプ装置を説明するための図である。図１２に示すこの第２の実施の形態のＡＶアンプ装置において、図１に示した第１の実施の形態のＡＶアンプ装置と同様に構成される部分には同じ照符号を付し、それらの詳細な説明については省略する。
【０１９８】
図１２に示すように、この第２の実施の形態のＡＶアンプ装置は、ＰＷＭ変調部１１とドライブ回路１３との間に分周器３１および信号切り換え回路３３を設けるとともに、ＰＷＭ変調部１１とドライブ回路１４との間に分周器３２および信号切り換え回路３４を設けるようにしたものである。
【０１９９】
クロック生成部１２は、上述の第１の実施の形態のクロック生成部１２と同様に構成されたものである。しかし、この第２の実施の形態において、ＡＶアンプ装置に電源が供給され、動作するようにされているときには、ＰＷＭ変調部１１に供給されるクロック信号ＣＬＫは、常に一定の周波数となるようにしている。
【０２００】
そして、ＰＷＭ変調部１１の後段に設けた分周器８１、８２において、有信号期間および無信号検出期間と、無信号検出期間を除く無信号期間とでドライブ回路１３、１４に供給するＰＷＭ信号ＰＡ、ＰＢの周波数を変更するようにしている。
【０２０１】
この第２の実施の形態において、マイコン２０Ｃは、上述した第１の実施の形態のマイコン２０と同様の構成を有するものである。しかし、この第２の実施の形態のＡＶアンプ装置のマイコン２０Ｃは、ＰＷＭ変調部１１に常に周波数が一定のクロック信号ＣＬＫを供給するようにクロック生成部１２を制御するとともに、前述した第１の実施の形態のマイコン２０の場合と同様にして有信号期間と無信号期間とを検出し、この検出結果に応じて、分周器３１、３２および信号切り換え回路３３、３４を制御することができるものである。
【０２０２】
つまり、この第２の実施の形態においては、有信号期間とその後に続く無信号検出期間においては、マイコン２０Ｃは、信号切り換え回路３３、３４を図１２に示す接続状態として、ＰＷＭ変調部１１からのＰＷＭ信号をそのままドライブ回路１３、１４に供給するように制御する。
【０２０３】
しかし、マイコン２０Ｃは、無信号期間に入ったことを検出すると、信号切り換え回路３３、３４を図１２の接続状態とは逆の接続状態とするとともに、分周器３１、３２の分周比を制御し、ＰＷＭ変調部１１からのＰＷＭ信号について、その周波数を通常の周波数よりも低くなるように分周して出力するようにする。この場合、分周器３１、３２は、ＰＷＭ変調部１１からのＰＷＭ信号を、例えば、通常の周波数の数十分の１程度、あるいはそれより低くなるように分周する。
【０２０４】
これにより、処理すべきオーディオ信号がなくなってから所定時間の間の無信号検出期間を除く無信号期間においては、通常よりも低い周波数のＰＷＭ信号がドライブ回路１３、１４に供給されるので、そのそれぞれにおいて、通常よりも低い周波数のドライブパルスが形成される。
【０２０５】
そして、通常時よりも低い周波数のドライブパルスが、後段のプッシュプル回路１５、１６のＦＥＴのゲートに供給された場合には、上述の第１の実施の形態のパワーアンプ装置の場合と同様に、プッシュプル回路１５、１６のスイッチング動作は減少し、単位時間あたりの貫通電流の発生回数が低減するので、結果として無信号期間における消費電力を低減させることができる。
【０２０６】
そして、上述したように、マイコン２０Ｃが無信号期間を検出し、分周比データである周波数制御信号ＣＣＴを分周器３１、３２に供給し、分周器３１、３２の分周比を変更するとともに信号切り換え回路３３、３４を切り換えることによって、ＰＷＭ信号ＰＡ、ＰＢの周波数を変更する場合に、その変更に先立って、ミュート回路２３にミュート機能をオンにするためのミュート制御信号ＭＣＴを供給し、ミュート機能を動作させる。
【０２０７】
そして、分周器３１、３２から、変更された分周比に応じた目的とする周波数のＰＷＭ信号が出力され、各回路が安定に動作するようになった後に、マイコン２０Ｃは、ミュート回路２３に対して、ミュート機能をオフにするためのミュート制御信号ＭＣＴを供給し、ミュート機能を停止させる。
【０２０８】
このようにして、分周器３１、３２の分周比を変更することによって、ＰＷＭ信号ＰＡ、ＰＢの周波数を変更する場合に、その周波数の変更の影響を受けて、各回路部分の動作が不安定になり、異音を発生させる可能性のある期間において、音声がスピーカ１９から放音しないようにミュートするので、異音が発生した場合にも、これをユーザが聴取しないようにすることができる。
【０２０９】
もちろん、分周器３１、３２の分周機能により、通常の周波数よりも低い周波数のＰＷＭ信号を分周器３１、３２から出力している状態から、通常の周波数のＰＷＭ信号を出力する状態に戻す場合にも、その変更の開始前の所定の時点から変更が終了し、各回路部分の動作が安定するまでの所定の期間においても、ミュート期間を設定し、ミュートを行う。
【０２１０】
つまり、ドライブ信号＋ＰＡ、−ＰＡ、＋ＰＢ、−ＰＢの周波数の変更時には、その影響を受ける可能性のある期間においては、ミュートを行うようにしている。これによって、ドライブ信号の周波数変更の影響を受けて発生する可能性のある異音をスピーカから確実に放音しないようにしている。
【０２１１】
また、この第２の実施の形態においても、第１の実施の形態の場合と同様に、オーディオ信号Ｐｉｎ、ビデオ信号Ｖｉｎ、他信号Ｃｉｎのそれぞれは、同期式ディレイ回路２２により所定時間分遅延するようにされ、再生音声の頭切れを発生することがないようにされているとともに、オーディオ信号とその他の信号との関係がずれるなどの不都合を生じさせることもない。
【０２１２】
このように、第１の実施の形態のＡＶアンプ装置と第２の実施の形態のＡＶアンプ装置とは、ドライブパルスの周波数の変更箇所が異なるものの、結果として、ドライブパルスの周波数を変更する点で同じ機能を有し、そのドライブパルスの周波数の変更に伴い発生する可能性のある異音をユーザが聴取することがないようにしたものである。
【０２１３】
また、図１２に示した第１２の実施の形態のＡＶアンプ装置の場合には、ローパスフィルタ１８とスピーカ１９との間に設けたミュート回路２３によってミュートを行うようにしたが、これに限るものではない。図１２において、ＰＷＭ変調部１１にミュート機能を搭載し、これをマイコン２０Ｃからの制御信号Ｍｕ１で制御するようにすることができる。また、ドライブ回路１３、１４にミュート機能を搭載して、これをマイコン２０Ｃからの制御信号Ｍｕ２で制御したりするようにすることも可能である。
【０２１４】
なお、この図１２に示すＡＶアンプ装置の場合にも、第１の実施の形態のＡＶアンプ装置の場合と同様に、コマンド信号などの他信号に基づいて、ミュート期間を設定するようにすることもできる。
【０２１５】
また、第１の実施の形態のＡＶアンプ装置の場合と同様に、オーディオ信号のサンプリング周波数の異なるオーディオ信号のそれぞれに対応するために、ＰＷＭ変調部１１に供給するクロック信号ＣＬＫの周波数を変更するようにすることも可能である。
【０２１６】
［パワーアンプ部分がハーフブリッジ構成の場合の例］
図１２は、ＡＶアンプ装置のパワーアンプ部分をフルブリッジの構成としたものであるが、図１３に示すようにハーフブリッジの構成とすることももちろんできる。
【０２１７】
図１３は、パワーアンプ部分の出力段をいわゆるハーフブリッジの構成としたＡＶアンプ装置を説明するための図である。なお、図１３において、図１２に示したパワーアンプ装置と同様、あるいは、ほぼ同様に構成される部分には、同じ参照符号を付している。
【０２１８】
図１３に示すように、この例のパワーアンプ装置は、パルス幅がオーディオ信号Ｐｉｎの示すレベルの２の補数の大きさとされるＰＷＭ信号ＰＢの処理系を有さないものである。つまり、図１３に示したように、この例のＡＶアンプ装置は、１つのプッシュプル回路１５が用いられて形成されたものであり、ＰＷＭ変調部１１とドライブ回路１３との間に分周器３１および信号切り換え回路３３を設けたものである。
【０２１９】
そして、この図１３に示したハーフブリッジ構成のＡＶアンプ装置の場合にも、図１２に示したフルブリッジ構成のＡＶアンプ装置の場合と同様に、有信号期間および無信号検出期間より、無信号検出期間を除く無信号期間におけるＰＷＭ信号ＰＡの周波数が低くなるようにマイコン２０Ｃが分周器３１および信号切り換え回路３３を制御することにより、無信号検出期間を除く無信号期間におけるプッシュプル回路１５のスイッチング動作を少なくし、貫通電流の発生回数を低減させ、消費電力の省力化を実現することができる。
【０２２０】
そして、分周器３１の分周比を変更して、プッシュプル回路１５に供給するドライブパルスの周波数を変更する場合に、その周波数の変更前の所定の時点から変更が終了して各回路部分が安定に動作するようになるまでの期間において、音声のミュートを行うことにより、ドライブパルスの周波数の変更に伴い発生する可能性のある異音をユーザが聴取することがないようにすることができる。
【０２２１】
また、ミュートは、ミュート回路２３で行う他、ＰＷＭ変調部１１やドライブ回路１３にミュート機能を持たせ、これを制御することにより実現することも可能である。
【０２２２】
なお、この図１３に示すＡＶアンプ装置の場合にも、第１の実施の形態のＡＶアンプ装置の場合と同様に、他信号の内の特定の信号や、ビデオ信号の有無など、すなわち、関連信号に基づいて、ミュート期間を設定するようにすることもできる。
【０２２３】
また、第１の実施の形態のＡＶアンプ装置の場合と同様に、オーディオ信号のサンプリング周波数の異なるオーディオ信号のそれぞれに対応するために、ＰＷＭ変調部１１に供給するクロック信号ＣＬＫの周波数を変更するようにすることも可能である。
【０２２４】
［第３の実施の形態］
以下に説明するこの第３の実施の形態のパワーアンプ装置は、上述した第１、第２の実施の形態のパワーアンプ装置と同様に、いわゆるＤ級アンプの構成を有するものである。しかし、無信号時における貫通電流を低減するために、ＰＷＭ変調部１１に供給するクロック信号の周波数を低くするのではなく、クロック信号の供給を停止させることによって、プッシュプル回路のスイッチチング動作を停止させるようにしたものである。
【０２２５】
これは、同じように構成するいわゆるＤ級アンプであっても、用いる回路素子の違いなどにより、クロック信号ＣＬＫの周波数の変化がノイズの原因にならないものや、逆にクロック信号ＣＬＫの周波数の僅かな変化でもノイズの原因になるものを構成することが可能であり、このようなＤ級アンプを用いた場合には、できるだけ素早くクロック信号ＣＬＫの周波数の変更を完了させることが望ましいという点を考慮したものである。
【０２２６】
［パワーアンプ部分がフルブリッジ構成の場合の例］
図１４は、この第３の実施の形態のＡＶアンプ装置を説明するための図である。図１４に示すこの第３の実施の形態のＡＶアンプ装置において、図１に示した第１の実施の形態のＡＶアンプ装置と同様に構成される部分には同じ照符号を付し、それらの詳細な説明については省略する。
【０２２７】
図１４に示すように、この第３の実施の形態のＡＶアンプ装置は、ＰＷＭ変調部１１へのクロック信号ＣＬＫの供給を、スイッチ回路（図１４においてはＳＷと記載。）２５を通じて行うようにしたものである。このスイッチ回路２５は、マイコン２０Ｄによって、その切り換えが制御するようにされている。
【０２２８】
クロック生成部１２は、上述の第１の実施の形態のクロック生成部１２と同様に構成されたものである。しかし、この第２の実施の形態において、ＡＶアンプ装置に電源が供給され、動作するようにされているときには、クロック生成部１２からのクロック信号ＣＬＫは、常に一定の周波数となるようにしている。
【０２２９】
この第３実施の形態において、マイコン２０Ｄは、上述した第１の実施の形態のマイコン２０と同様の構成を有するものである。しかし、この第３の実施の形態のＡＶアンプ装置のマイコン２０Ｄは、前述した第１の実施の形態のマイコン２０の場合と同様にして有信号期間と無信号期間とを検出し、この検出結果に応じて、スイッチ回路２５の切り換えを制御することができるものである。
【０２３０】
つまり、この第３の実施の形態においては、有信号期間とその後に続く無信号検出期間においては、マイコン２０Ｄは、スイッチ回路２５をオンにし、クロック生成部１２からのクロック信号ＣＬＫをそのままＰＷＭ変調部１１に供給する。しかし、マイコン２０Ｄは、無信号期間に入ったことを検出すると、スイッチ回路２５をオフにし、クロック生成部１２からのクロック信号ＣＬＫをＰＷＭ変調部１１に供給しないようにする。
【０２３１】
これにより、処理すべきオーディオ信号がなくなってから所定時間の間の無信号検出期間を除く無信号期間においては、ＰＷＭ変調部１１にはクロック信号ＣＬＫは供給されないので、ＰＷＭ変調部１１におけるＰＷＭ変調処理が停止され、ＰＷＭ変調部１１からのＰＷＭ信号の出力が停止される。
【０２３２】
この場合、ＰＷＭ変調部１１からＰＷＭ信号がドライブ回路１３、１４に供給されない場合には、ドライブ回路１３、１４においてドライブパルスは形成されないので、プッシュプル回路１５、１６のスイッチング動作は停止し、貫通電流が発生しなくなるので、結果として無信号期間における消費電力を低減させることができるのである。
【０２３３】
そして、上述したように、マイコン２０Ｃが無信号期間を検出し、スイッチ回路２５をオフにすることによって、ＰＷＭ変調部１１へのクロック信号ＣＬＫの供給を停止する場合に、これに先立って、ミュート回路２３にミュート機能をオンにするためのミュート制御信号ＭＣＴを供給し、ミュート機能を動作させる。
【０２３４】
そして、ＰＷＭ変調部１１の動作が停止されることにより、他の回路部分が影響を受ける期間の経過後において、マイコン２０Ｄは、ミュート回路２３に対して、ミュート機能をオフにするためのミュート制御信号ＭＣＴを供給し、ミュート機能を停止させる。
【０２３５】
このようにして、スイッチ回路２５を切り換えることにより、その影響を受けて、各回路部分の動作が不安定になり、異音を発生させる可能性のある期間において、音声がスピーカ１９から放音しないようにミュートするので、異音が発生した場合にも、これをユーザが聴取しないようにすることができる。
【０２３６】
もちろん、スイッチ回路２５をオフからオンにする場合にも、その切り換え前の所定の時点から切り換えが行われ、各回路部分の動作が安定するまでの所定の期間においても、ミュート期間を設定し、ミュートを行う。
【０２３７】
つまり、スイッチ回路２５の切り換えを行う場合においては、各回路部分が、その切り換えの影響を受ける可能性のある期間においては、ミュートを行うようにしている。これによって、スイッチ回路２５の切り換えの影響を受けて発生する可能性のある異音をスピーカから確実に放音しないようにしている。
【０２３８】
また、この第３の実施の形態においても、第１の実施の形態の場合と同様に、オーディオ信号Ｐｉｎ、ビデオ信号Ｖｉｎ、他信号Ｃｉｎのそれぞれは、同期式ディレイ回路２２により所定時間分遅延するようにされ、再生音声の頭切れを発生することがないようにされているとともに、オーディオ信号とその他の信号との関係がずれるなどの不都合を生じさせることもない。
【０２３９】
このように、第３の実施の形態のＡＶアンプ装置は、ＰＷＭ変調部１１へのクロック信号ＣＬＫの供給を制御することにより、無信号時においてドライブパルスをプッシュプル回路に供給しないようにして、無信号期間における貫通電流が発生しないようにし、消費電力の低減を図るようにしたものであり、クロック信号ＣＬＫの供給と供給停止との切り換えに伴い発生する可能性のある異音をユーザが聴取することがないようにしたものである。
【０２４０】
また、図１４に示したこの第３の実施の形態のＡＶアンプ装置の場合には、ローパスフィルタ１８とスピーカ１９との間に設けたミュート回路２３によってミュートを行うようにしたが、これに限るものではない。図１４において、ＰＷＭ変調部１１にミュート機能を搭載し、これをマイコン２０Ｃからの制御信号Ｍｕ１で制御するようにしてもよい。また、ドライブ回路１３、１４にミュート機能を搭載して、これをマイコン２０Ｃからの制御信号Ｍｕ２で制御するようにすることもできる。
【０２４１】
なお、この図１４に示すＡＶアンプ装置の場合にも、第１の実施の形態のＡＶアンプ装置の場合と同様に、コマンド信号などの他信号やビデオ信号など、すなわち関連信号に基づいて、ミュート期間を設定するようにすることもできる。
【０２４２】
［パワーアンプ部分がハーフブリッジ構成の場合の例］
図１４は、ＡＶアンプ装置のパワーアンプ部分をフルブリッジの構成としたものであるが、図１５に示すようにハーフブリッジの構成とすることももちろんできる。
【０２４３】
図１５は、パワーアンプ部分の出力段をいわゆるハーフブリッジの構成としたＡＶアンプ装置を説明するための図である。なお、図１５において、図１４に示したパワーアンプ装置と同様、あるいは、ほぼ同様に構成される部分には、同じ参照符号を付している。
【０２４４】
図１５に示すように、この例のパワーアンプ装置は、パルス幅がオーディオ信号Ｐｉｎの示すレベルの２の補数の大きさとされるＰＷＭ信号ＰＢの処理系を有さないものである。つまり、図１５に示したように、この例のＡＶアンプ装置は、１つのプッシュプル回路１５が用いられて形成されたものであり、ＰＷＭ変調部１１とドライブ回路１３との間に分周器３１を設けたものである。
【０２４５】
そして、この図１５に示したハーフブリッジ構成のＡＶアンプ装置の場合にも、図１４に示したフルブリッジ構成のＡＶアンプ装置の場合と同様に、無信号検出期間を除く無信号期間において、クロック生成部１２からのクロック信号ＣＬＫをＰＷＭ変調部１１に供給しないようにし、無信号検出期間を除く無信号期間におけるプッシュプル回路１５のスイッチング動作を停止させて、貫通電流が発生しないようにし、消費電力の省力化を実現することができる。
【０２４６】
そして、スイッチ回路２５を切り換える場合に、その切り換え前の所定の時点から切り換えが終了して各回路部分が安定に動作するようになるまでの期間において、音声のミュートを行うことにより、ドライブパルスの周波数の変更に伴い発生する可能性のある異音をユーザが聴取することがないようにすることができる。
【０２４７】
また、ミュートは、ミュート回路２３で行う他、ＰＷＭ変調部１１やドライブ回路１３にミュート機能を持たせ、これを制御することにより実現することも可能である。
【０２４８】
また、この図１５に示すＡＶアンプ装置の場合にも、第１の実施の形態のＡＶアンプ装置の場合と同様に、ビデオ信号や他信号である関連信号に基づいて、ミュート期間を設定するようにすることもできる。
【０２４９】
なお、前述した実施の形態のＡＶアンプ装置において、オーディオ信号Ｐｉｎ、ビデオ信号Ｖｉｎ、他信号Ｃｉｎのディレイ量ＤＬは、Ｄ級アンプ部分に用いた回路の特性などに応じ、クロック信号ＣＬＫなどの周波数を変更したり、その供給を制御したりする場合において、オーディオ信号を処理する回路部分が、周波数の変更や供給の制御による影響を受けなくなるのに十分な時間を設定すればよい。
【０２５０】
また、上述した実施の形態のＡＶアンプ装置において、信号無しと判断する場合に、低信号レベルの期間が所定時間以上連続した後に信号無しであると判断するようにしているのは、例えば、１つの楽曲のオーディオ信号と、これに続く他の楽曲のオーディオ信号との間の期間など、入力信号の供給が停止された後において、入力信号の供給が再開される可能性が高い期間を無信号期間として検出しないようにするためである。
【０２５１】
また、上述した各実施の形態においては、この発明によるパワーアンプ装置をＡＶアンプ装置に適用した場合を例にして説明した。フルブリッジの構成のパワーアンプ装置の場合には、例えば、家庭などの屋内において用いられる多機能であって高性能のＡＶアンプ装置に用いて好適なものである。
【０２５２】
また、ハーフブリッジの構成のパワーアンプ装置の場合には、構成が簡単であるので、ＡＶアンプ装置の他、低価格のオーディオ機器やＡＶ機器、あるいは、携帯用のオーディオ機器などに内蔵する場合などに用いて好適なものである。
【０２５３】
なお、左右２チャンネルのオーディオ信号を処理する場合には、上述した各パワーアンプ部分が、左右２チャンネル分必要になる。しかし、左右のチャンネルでその構成が変わることはない。
【０２５４】
また、上述の実施の形態において用いたオーディオ信号のサンプリング周波数やサンプリング周波数に基づくキャリア周波数の値は一例であり、各種の値に対応することができる。
【０２５５】
また、上述の実施の形態においては、いずれの場合にも、電源電圧は、いわゆる片側電源であるものとしたが、これに限るものではなく、正負電源を用いるようにしてもよい。
【０２５６】
また、上述の実施の形態においては、オーディオ信号である入力信号をＰＷＭ変調する場合を例に説明したが、これに限るものではない。入力信号をＰＮＭ（Ｐｕｌｓｅ　Ｎｕｍｂｅｒ　Ｍｏｄｕｌａｔｉｏｎ）変調するパワーアンプ装置にもこの発明を適用することが可能である。
【０２５７】
【発明の効果】
以上説明したように、この発明によるパワーアンプ装置によれば、クロック信号などの周波数やその供給を制御する場合に発生する可能性のある異音を放音しないようにすることができる。
【０２５８】
また、異音を放音しないようにした場合であっても、入力音声信号の再生において、再生音声の頭切れなどの不都合を発生させることもない。しかも、入力音声と関連付けられて供給される他信号についても、入力音声信号との関連を乱すこともない。
【図面の簡単な説明】
【図１】この発明によるパワーアンプ装置の第１の実施の形態を説明するための図である。
【図２】図１に示したパワーアンプ装置のクロック生成部の一例を説明するためのブロック図である。
【図３】図１に示したパワーアンプ装置の動作を説明するための図である。
【図４】図１に示したパワーアンプ装置の動作を説明するための図である。
【図５】図１に示したパワーアンプ装置の動作を説明するための図である。
【図６】図１に示したパワーアンプ装置の動作を説明するための図である。
【図７】この発明によるパワーアンプ装置の第１の実施の形態の他の例を説明するための図である。
【図８】この発明によるパワーアンプ装置の第１の実施の形態の他の例を説明するための図である。
【図９】この発明によるパワーアンプ装置の第１の実施の形態の他の例を説明するための図である。
【図１０】この発明によるパワーアンプ装置の第１の実施の形態の他の例を説明するための図である。
【図１１】この発明によるパワーアンプ装置の第１の実施の形態の他の例を説明するための図である。
【図１２】この発明によるパワーアンプ装置の第２の実施の形態を説明するための図である。
【図１３】この発明によるパワーアンプ装置の第２の実施の形態の他の例を説明するための図である。
【図１４】この発明によるパワーアンプ装置の第２の実施の形態を説明するための図である。
【図１５】この発明によるパワーアンプ装置の第２の実施の形態の他の例を説明するための図である。
【図１６】いわゆるＤ級アンプと呼ばれる従来のパワーアンプ装置の構成例を説明するための図である。
【図１７】図１６に示した従来のパワーアンプ装置の動作を説明するための波形図である。
【図１８】図１６に示した従来のパワーアンプ装置の動作を説明するための波形図である。
【符号の説明】
１１、１１Ａ…ＰＷＭ変調部、１２、１２Ａ…クロック生成部、１３、１４…ＤＲＶ（ドライブ回路）、１３Ａ、１４Ａ…ＤＲＶ（ドライブ回路）、１５、１６…プッシュプル回路、１７、１８…ローパスフィルタ、１９…スピーカ、２０、２０Ａ、２０Ｂ、２０Ｄ…入力検出部（マイコン）、２１…セレクタ、２２…同期式ディレイ回路、２３…ミュート回路、２４…ＳＷ（スイッチ回路）、１２１…水晶発振子、１２２…位相比較回路、１２３…ループフィルタ、１２４…ＶＣＯ、１２５…分周器、Ｔｉｎ…入力端子、ＴＰＷＲ…電源端子、３１…コンデンサ、Ｑ１１、Ｑ１２…ＦＥＴ（電界効果トランジスタ）、Ｑ１３、Ｑ１４…ＦＥＴ（電界効果トランジスタ）、ｏｕｔＶ…映像出力端子、ｏｕｔＣ…他信号出力端子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a power amplifier for an audio signal (hereinafter, referred to as a power amplifier device in this specification).
[0002]
[Prior art]
As a power amplifier device for audio, there is a digital amplifier called a so-called class D amplifier. The class D amplifier performs power amplification by switching, and is configured, for example, as shown in FIG.
[0003]
That is, the digital audio signal Pin is supplied to the PWM (Pulse Width Modulation) modulation circuit 11 through the input terminal Tin, and a clock signal of a predetermined frequency is supplied from the clock generation unit 12 to the PWM modulation circuit 11, and the digital audio signal Pin is converted into a pair of PWM signals PA and PB.
[0004]
In this case, as shown in FIG. 18, the pulse widths of the PWM signals PA and PB change according to the level indicated by the digital audio signal Pin (the instantaneous level when the signal Pin is D / A converted; the same applies hereinafter). However, the pulse width of PA of one PWM signal is the magnitude of the level indicated by the digital audio signal Pin, and the pulse width of the other PWM signal PB is two's complement of the level indicated by the digital audio signal Pin. Size.
[0005]
In the case of the example shown in FIG. 18, the rising points of the PWM signals PA and PB are fixed to the starting point of one cycle period TC of the PWM signals PA and PB, and the falling points are set to the digital audio signal. It changes according to the level indicated by Pin.
[0006]
Further, the carrier frequency fc (= 1 / TC) of the PWM signals PA and PB is set to, for example, 16 times the sampling frequency fs of the digital audio signal Pin as shown in FIG. 16F, and if fs = 48 kHz,
fc = 16fs = 16 × 48 kHz = 768 kHz
It is said.
[0007]
Then, one PWM signal PA from the PWM modulation circuit 11 is supplied to the drive circuit 13, and as shown in FIG. 17A, a pair of drive pulse voltages (drive pulses) having the same level as the signal PA and having the level inverted. + PA, -PA are formed, and these pulse voltages + PA, -PA are supplied to the gates of a pair of switching elements, for example, n-channel MOS-FETs (Metal Oxide Semiconductor Type Field Effect Transistors) (Q11, Q12). You.
[0008]
In this case, FETs (Field Effect Transistors) (Q11, Q12) constitute the push-pull circuit 15, the drain of the FET (Q11) is connected to the power supply terminal TPWR, and the source is the drain of the FET (Q12). And the source of this FET (Q12) is connected to ground. Further, a stable DC voltage + VDD is supplied to the power supply terminal TPWR as a power supply voltage. The voltage + VDD is, for example, 20 V to 50 V.
[0009]
The source of the FET (Q11) and the drain of the FET (Q12) are connected to one end of a speaker 19 through a low-pass filter 17 having a coil and a capacitor.
[0010]
Further, the configuration from the PWM modulation circuit 11 to the other PWM signal PB is the same as that of the PWM signal PA. In other words, the PWM signal PB is supplied to the drive circuit 14, and as shown in FIG. 17B, a pair of drive pulse voltages (drive pulses) + PB and -PB having the same level and inverted level as the signal PB are formed. The pulse voltages + PB, -PB are supplied to the gates of a pair of n-channel MOS-FETs (Q13, Q14) constituting the push-pull circuit 16, respectively.
[0011]
The source of the FET (Q13) and the drain of the FET (Q14) are connected to the other end of the speaker 19 through a low-pass filter 18 having a coil and a capacitor.
[0012]
Therefore, when + PA = “H”, −PA = “L”, and the FET (Q11) is turned on and the FET (Q12) is turned off, so that the voltage at the connection point of the FETs (Q11, Q12) is set. VA becomes the voltage + VDD, as shown in FIG. 17C. Conversely, when + PA = “L”, −PA = “H”, and the FET (Q11) is turned off and the FET (Q12) is turned on, so that VA = 0.
[0013]
Similarly, when + PB = “H”, −PB = “L”, and the FET (Q13) is turned on and the FET (Q14) is turned off, so that the connection point of the FETs (Q13, Q14) The voltage VB becomes the voltage + VDD, as shown in FIG. 17D. Conversely, when + PB = “L”, −PB = “H”, and the FET (Q13) turns off and the FET (Q14) turns on, so that VB = 0.
[0014]
Then, during the period of VA = + VDD and VB = 0, as shown in FIGS. 16 and 17E, the connection point of the FETs (Q11, Q12) passes through the line of the low-pass filter 17, the speaker 19, and the low-pass filter 18. , FET (Q13, Q14) flows a current i.
[0015]
In addition, during the period of VA = 0 and VB = + VDD, the connection point of the FETs (Q11, Q12) is connected from the connection point of the FETs (Q13, Q14) through the line of the low-pass filter 18, the speaker 19, and the low-pass filter 17. Then, the current i flows in the opposite direction. Further, no current i flows during the period of VA = VB = + VDD and the period of VA = VB = 0. That is, the push-pull circuits 15 and 16 are connected to the BTL (Bridge).
(Tied Load) circuit.
[0016]
The period during which the current i flows changes corresponding to the period during which the original PWM signals PA and PB rise, and when the current i flows through the speaker 19, the current i is integrated by the low-pass filters 17 and 18. Therefore, as a result, the current i flowing through the speaker 19 is an analog current corresponding to the level indicated by the digital audio signal Pin, and is a power-amplified current. That is, the power-amplified output is supplied to the speaker 19.
[0017]
Thus, the circuit of FIG. 16 operates as a power amplifier. At this time, the FETs (Q11 to Q14) switch the power supply voltage + VDD in accordance with the input digital audio signal Pin to amplify the power. , The efficiency is high, and a large output can be obtained.
[0018]
[Problems to be solved by the invention]
By the way, in the case of a so-called class D amplifier configured as shown in FIG. 16, for example, when a digital audio signal is not input due to reproduction stop, reproduction pause, or the like, or an input digital audio signal is a null stream. Also in this case, a PWM signal corresponding to the case where the input signal level is 0 (zero) is formed in the PWM modulator 11 and supplied to the drive circuits 13 and 14, so that the drive signals from the drive circuits 13 and 14 , FETs (Q11, Q12) and FETs (Q13, Q14) are switched.
[0019]
That is, while power is supplied to the class D amplifier, the push-pull circuits 15 and 16 are switched even when there is no input signal. Each push-pull circuit has a transient state at the time of rising and falling of the PWM signal, and switches with a so-called rise time and fall time. For this reason, a so-called through current may frequently flow between the power supply terminal TPWR and the ground via the FETs (Q11, Q12) even during this very short time, and power may be wasted.
[0020]
According to the simulation, it has been confirmed that the through current when there is no input signal and there is no signal is about several tens of milliamps on average, though it depends on the actual circuit configuration. It is desirable that such useless power consumption be avoided. In particular, in the case of an electronic device that uses a battery as a drive power source, such as a portable audio device, the battery life may be shortened, which may hinder a longer drive time.
[0021]
Therefore, when there is no signal, the frequency of the drive pulse supplied to the FET of the push-pull circuit is made lower than usual, or by stopping the supply of the drive pulse to the FET of the push-pull circuit. It has been considered to reduce the number of generations of so-called through current per unit time flowing in the push-pull circuit.
[0022]
Specifically, taking the case of a class D amplifier configured as shown in FIG. 16 as an example, for example, the frequency of a clock signal supplied to the PWM modulation unit 11 is changed, or the PWM modulation unit 11 It is conceivable to control the supply / stop of the supply of the clock signal. Further, it is also possible to change the frequency of the PWM signal or the drive pulse or control the supply / stop of the supply of the PWM signal or the drive pulse before the push-pull circuits 15 and 16.
[0023]
When the class D amplifier is applied to a so-called AV (Audio and Visual) amplifier, the AV amplifier includes a CD (Compact Disc) player, a DAT (Digital Audio Tape) recorder, an MD (Mini Disc (registered trademark)) player, Various signals such as an audio signal, a video signal, a control signal, and a command signal are supplied from various audio devices and AV devices such as a DVD (Digital Versatile Disc) player and a digital satellite broadcast tuner.
[0024]
In this case, for example, the sampling frequency of an audio signal from a CD player is 44.1 kHz, while the sampling frequency of an audio signal from a DAT recorder is 48 kHz. Sampling frequencies vary.
[0025]
For this reason, the audio signal is usually processed after the sampling frequency of the audio signal supplied thereto is unified to a predetermined frequency by a sampling rate converter mounted on the AV amplifier. That is being done.
[0026]
However, in order to simplify the configuration and to construct an inexpensive and high-performance AV amplifier, it is not necessary to mount a sampling rate converter and to input an audio signal having a frequency of a clock signal used for processing an audio signal. It is conceivable to change it according to the sampling frequency of the signal.
[0027]
As described above, when a so-called class D amplifier is used, a clock signal having a stable frequency is normally supplied to each circuit portion of the class D amplifier, but the frequency of the clock signal is changed or the supply is controlled. May need to be done.
[0028]
However, when the frequency of the clock signal used for processing the audio signal is changed or the supply of the clock signal is controlled, the operation of the circuit processing the audio signal is unstable due to the influence. This may cause a certain period of time, which may be a very slight but unusual noise, or may cause the audio signal to be cut off during reproduction.
[0029]
This means not only the case of changing the frequency of the clock signal, but also controlling the supply of the clock signal, changing the PWM signal or the drive pulse to a frequency different from the original frequency in the process of processing the audio signal, Alternatively, it is considered that a similar inconvenience may occur when the supply is controlled.
[0030]
In view of the above, the present invention has a configuration of a digital amplifier that can avoid the influence of inconvenience that may occur by finally controlling the frequency of the drive pulse and the supply thereof. A power amplifier device is provided.
[0031]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, a power amplifier device according to the first aspect of the present invention includes:
Pulse modulation means for converting an input audio signal into a pulse modulation signal indicating the quantization level and outputting the signal;
Switching means configured by a pair of switching elements being push-pull connected;
A drive unit that converts the pulse modulation signal output from the pulse modulation unit to a pair of drive pulses having mutually opposite levels and supplies the pair of drive pulses to the pair of switching elements of the switching unit;
Frequency changing means for changing the frequency of the drive pulse supplied to the pair of switching elements at a stage preceding the switching means;
Muffling means for preventing sound from being emitted from a speaker emitting sound corresponding to the input audio signal amplified by the switching means,
When the frequency of the drive pulse is changed by the frequency changing unit, a muffling control is performed to control the muffling unit so that sound is not emitted from a speaker during a predetermined muffling period from a time before the start of the frequency change. Control means;
A signal delay unit provided before the pulse modulation unit and delaying the input audio signal by a time corresponding to the mute period;
It is characterized by having.
[0032]
According to the power amplifier device of the first aspect of the present invention, when the frequency of the drive pulse is changed by the frequency changing means, the predetermined time length from a predetermined time before the frequency change is performed. During the mute period, the muffling control means controls the muffling means so that sound is not emitted from the speaker. At this time, the input audio signal is delayed by the signal delay means so that the processing is started after the lapse of the mute period.
[0033]
Thereby, when the frequency of the drive pulse is changed by the frequency changing means, abnormal noise that may be generated due to the influence is not emitted.
[0034]
In addition, since the start of processing of the input audio signal is delayed according to the mute period, the processing of the audio signal is started after each circuit portion that processes the input audio signal has started to operate stably. Thus, the audio signal can always be normally amplified and the reproduced sound can be normally emitted without causing the so-called truncation of the sound.
[0035]
A power amplifier device according to a second aspect of the present invention is the power amplifier device according to the first aspect,
Comprising a detecting means for detecting the presence or absence of the input audio signal,
The frequency changing means changes the frequency of the drive pulse when the detecting means detects a change in the presence or absence of the input audio signal.
[0036]
According to the power amplifier apparatus of the present invention, when the frequency changing means detects that the state of the input audio signal to be processed has been changed from the present state to the non-existent state, When it is detected that the state of the input audio signal to be processed has changed from absent state to an existing state, processing for changing the frequency of the drive pulse is performed.
[0037]
Based on the change in the presence or absence of the input audio signal as described above, a predetermined silence period from a predetermined time before the frequency change unit changes the frequency of the drive pulse, by a silence unit controlled by the silence control unit. Then, the sound from the speaker is muted.
[0038]
Thus, by changing the frequency of the drive pulse, it is possible to prevent each circuit processing the input audio signal from emitting unusual noise that may be generated by the influence of the influence from the speaker. Be able to be.
[0039]
In addition, since the input audio signal is delayed according to the mute period, the processing on the input audio signal starts after each circuit portion that processes the input audio signal starts operating stably. As a result, there is no inconvenience such as the beginning of the reproduced sound being cut off.
[0040]
A power amplifier device according to a third aspect of the present invention is the power amplifier device according to the first aspect,
Capable of receiving a supply of an associated signal associated with the input audio signal,
Comprising a related signal detection means for detecting the presence or absence of the related signal,
The frequency changing unit, when the change of the presence or absence of the related signal is detected by the related signal detecting unit, changes the frequency of the drive pulse,
The signal delay means delays the input audio signal and the related signal by a time corresponding to the mute period.
[0041]
According to the power amplifier device of the invention described in claim 3, the power amplifier device is supplied with an input audio signal and a related signal associated with the input audio signal.
[0042]
In the frequency changing means, when the related signal detecting means detects that a related signal has changed from a state to a non-present state, or when it detects that a related signal has changed from a non-present state to a present state, A process for changing the frequency of the drive pulse is performed.
[0043]
Based on the change in the presence or absence of the related signal as described above, a predetermined silence period from a predetermined time before the frequency changing unit changes the frequency of the drive pulse, by a silencing unit controlled by the silencing control unit, Sound is not emitted from the speaker.
[0044]
Thus, by changing the frequency of the drive pulse, it is possible to prevent each circuit processing the input audio signal from emitting unusual noise that may be generated by the influence of the influence from the speaker. Be able to be.
[0045]
In addition, since the input audio signal and the related signal are also delayed according to the mute period, the processing of the audio signal is started after each circuit processing the input audio signal has started to operate stably. This does not cause the beginning of the reproduced audio to be cut off, and the predetermined relationship between the input audio signal and the related signal is not disturbed.
[0046]
A power amplifier device according to a fourth aspect of the present invention is the power amplifier device according to the first aspect,
Capable of receiving a supply of an associated signal associated with the input audio signal,
It comprises a specific related signal detecting means for detecting a specific related signal among the related signals, and the frequency changing means detects the specific related signal by the specific related signal detecting means. To change the frequency,
The signal delay means delays the input audio signal and the related signal by a time corresponding to the mute period.
[0047]
According to the power amplifier device of the fourth aspect of the present invention, the power amplifier device is supplied with an input audio signal and a related signal associated with the input audio signal. The frequency changing means performs processing for changing the frequency of the drive pulse when the specific signal detecting means detects a specific signal among the related signals.
[0048]
Based on the detection of the specific signal as described above, from a predetermined time before the frequency changing unit changes the frequency of the drive pulse, for a predetermined mute period, the muffling unit controlled by the muffling control unit controls the speaker from the speaker. Is muted.
[0049]
Thus, by changing the frequency of the drive pulse, each circuit portion that processes the audio signal is prevented from emitting an unusual sound that may be generated due to the influence from the speaker. .
[0050]
In addition, since the input audio signal and the related signal are also delayed according to the mute period, the processing of the audio signal is started after each circuit processing the input audio signal has started to operate stably. Therefore, the reproduced sound does not break, and the predetermined relationship between the input sound signal and the related signal is not disturbed.
[0051]
A power amplifier device according to a fifth aspect of the present invention is the power amplifier device according to the first aspect,
An instruction input receiving means for receiving an instruction input from the user is provided,
The instruction input receiving means changes the frequency of the drive pulse when the predetermined instruction input is received through the instruction input receiving means.
[0052]
According to the power amplifier device of the fifth aspect of the present invention, the power amplifier device is provided with instruction input receiving means for receiving an instruction input from a user, and the frequency changing means is provided through the instruction input receiving means. When the instruction input is received, a process for changing the frequency of the drive pulse is performed.
[0053]
In response to an instruction input from the user as described above, the frequency changing unit changes the frequency of the drive pulse from a predetermined time before a predetermined mute period to a mute period, by the muffling unit controlled by the muffling control unit, The sound from the speaker is muted.
[0054]
Thus, by changing the frequency of the drive pulse, each circuit portion processing the input audio signal is prevented from emitting abnormal noise from the speaker that may be affected by the circuit portion. You.
[0055]
In addition, since the input audio signal and the related signal are also delayed according to the mute period, the processing of the audio signal is started after each circuit processing the input audio signal has started to operate stably. , So that the beginning of the reproduced sound is not cut off.
[0056]
The power amplifier device of the invention according to claim 6 is:
Pulse modulation means for converting an input audio signal into a pulse modulation signal indicating the quantization level and outputting the signal;
Switching means configured by a pair of switching elements being push-pull connected;
A drive unit that converts the pulse modulation signal output from the pulse modulation unit to a pair of drive pulses having mutually opposite levels and supplies the pair of drive pulses to the pair of switching elements of the switching unit;
Supply limiting means for switching between supply / stop of the drive pulse supplied to the pair of switching elements;
Muffling means for preventing sound from being emitted from a speaker emitting sound corresponding to the input audio signal amplified by the switching means,
When the supply / stop of the drive pulse is switched by the supply limiting unit, the mute unit is controlled to output a sound from the speaker during a predetermined mute period from the time before the start of the processing for switching. Silence control means for preventing sound emission;
A signal delay unit provided before the pulse modulation unit and delaying the input audio signal by a time corresponding to the mute period;
It is characterized by having.
[0057]
According to the power amplifier device of the invention described in claim 6,
When the supply of the drive pulse to the switching means is controlled by the supply limiting means, the muffling means is controlled by the muffling control means during a mute period of a predetermined time length from a predetermined time before the start of the control. Sound is not emitted from the speaker. At this time, the input audio signal is delayed by the signal delay means so that the processing is started after the lapse of the mute period.
[0058]
With this configuration, the supply / stop of the drive pulse to the switching unit is switched by the supply limiting unit, so that the change of the supply / stop of the drive pulse from before the state of the power amplifier device changes. Until each circuit portion is no longer affected by the above, no sound is emitted.
[0059]
In addition, since the start of processing of the input audio signal is delayed according to the mute period, after the state of the power amplifier device, the state of which is changed by the supply limiting means, becomes stable, Since the processing can be started, normal sound emission can be performed without causing a so-called truncation of the sound.
[0060]
The power amplifier device of the invention according to claim 11 is:
An input audio signal and a power amplifier device that receives supply of a related signal associated with the input audio signal and performs power amplification on the input audio signal,
Pulse modulation means for converting an input audio signal into a pulse modulation signal indicating the quantization level and outputting the signal;
Switching means configured by a pair of switching elements being push-pull connected;
A drive unit that converts the pulse modulation signal output from the pulse modulation unit to a pair of drive pulses having mutually opposite levels and supplies the pair of drive pulses to the pair of switching elements of the switching unit;
Muffling means for preventing sound from being emitted from a speaker emitting sound corresponding to the input audio signal amplified by the switching means,
The state of the related signal, or related signal detecting means for detecting information indicated by the related signal,
Mute control means for controlling the mute means so as not to emit sound from the speaker during a predetermined mute period from a time determined based on the detection result in the related signal detection means,
A signal delay unit that is provided before the pulse modulation unit and delays the input audio signal and the related signal by a time corresponding to the mute period.
It is characterized by having.
[0061]
According to the power amplifier apparatus of the present invention, in addition to the input audio signal, the power amplifier apparatus is supplied with a related signal associated with the input audio signal.
[0062]
When a related signal state is detected by the related signal detecting means, for example, when a change in the presence or absence of the related signal is detected, or when information indicating the related signal, such as a stop instruction or a reproduction start instruction, is detected, a predetermined time During the mute period of a predetermined time length from the mute, the muffling control means controls the muffling means so that sound is not emitted from the speaker. At this time, the input sound signal and the related signal are delayed by the signal delay means so that the processing is started after the lapse of the mute period.
[0063]
With this configuration, the related signal captures a point in time at which the processing in the power amplifier device changes, and the user does not hear an abnormal sound that may be generated in a circuit portion that processes the input audio signal under the influence of the processing change. You can do so. In addition, since the input audio signal and the related signal are both delayed by the delay circuit, there is no occurrence of truncation of the reproduced sound, and the relationship between the input audio signal and the related signal is changed. No inconveniences occur.
[0064]
Further, the power amplifier device of the invention according to claim 12 is:
Pulse modulation means for converting an input audio signal into a pulse modulation signal indicating the quantization level and outputting the signal;
Switching means configured by a pair of switching elements being push-pull connected;
A drive unit that converts the pulse modulation signal output from the pulse modulation unit to a pair of drive pulses having mutually opposite levels and supplies the pair of drive pulses to the pair of switching elements of the switching unit;
Muffling means for preventing sound from being emitted from a speaker emitting sound corresponding to the input audio signal amplified by the switching means,
Instruction input receiving means for receiving an instruction input from the user;
When the predetermined instruction input is received through the instruction input receiving means, the mute means is controlled so that sound is not emitted from the speaker during a predetermined mute period from a time point determined based on the reception time point. Mute control means,
A signal delay unit that is provided before the pulse modulation unit and delays the input audio signal and the related signal by a time corresponding to the mute period.
It is characterized by having.
[0065]
According to the power amplifier device of the twelfth aspect of the present invention, the power amplifier device is provided with instruction input receiving means for receiving an instruction input from a user, and the frequency changing means is provided through the instruction input receiving means. When the instruction input is received, a process for changing the frequency of the drive pulse is performed.
[0066]
When an instruction input from the user is received through the instruction input receiving means, the muffling control means controls the muffling means during a mute period of a predetermined time length from a predetermined time, so that sound is not emitted from the speaker. You. At this time, the input audio signal is delayed by the signal delay means so that the processing is started after the lapse of the mute period.
[0067]
Thus, the point in time at which the instruction input from the user is received is regarded as the point in time at which the processing in the power amplifier apparatus changes, and may be generated in a circuit portion that processes the input audio signal under the influence of the change in processing. The abnormal sound can be prevented from being heard by the user. In addition, since the input audio signal is delayed by the delay circuit, no inconvenience such as the beginning of the reproduced audio is generated.
[0068]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of a power amplifier device according to the present invention will be described with reference to the drawings. In the embodiment described below, a case where a power amplifier device according to the present invention is applied to an AV amplifier device will be described as an example.
[0069]
The AV amplifier devices described in the following embodiments include digital audio devices (hereinafter simply referred to as CD players, MD players, DAT recorders, semiconductor memory players, hard disk devices, DVD players, BS digital tuners, and digital video tape recorders). A plurality of devices such as an audio device) and a digital AV device (hereinafter, simply referred to as an AV device) can be connected, and which signal is processed is switched according to an instruction from a user. Can be done.
[0070]
[First Embodiment]
[Example when the power amplifier has a full bridge configuration]
FIG. 1 is a diagram for explaining a first embodiment of an AV amplifier device to which a power amplifier device according to the present invention is applied. In FIG. 1, terminals Ti1, Ti2,..., TiN indicate input terminals for digital audio signals (hereinafter, simply referred to as audio signals), and as described above, various audio devices and AV devices are connected to connection cables. Has been able to be connected through.
[0071]
Each of the input terminals Ti1, Ti2,..., TiN is connected to the selector 21. The selector 21 is switched in response to a selection control signal supplied from a microcomputer (hereinafter, abbreviated as a microcomputer) 20 having a function as an input detection unit in response to a user's instruction input. An audio signal Pin from an input device selected by a user is supplied to a delay circuit (synchronous delay circuit) 22.
[0072]
Although not shown in FIG. 1, the AV amplifier device according to this embodiment has input terminals for a plurality of digital video signals (hereinafter, simply referred to as video signals), a video signal selector to which these are connected, and And input terminals for a plurality of other signals that receive supply of various signals (signals other than audio signals and video signals; hereinafter, referred to as other signals) such as a control signal, a command signal, and a state notification signal. It has a selector for other signals.
[0073]
The selector for the video signal and the selector for the other signal are switched in response to a selection control signal from the microcomputer 20 in the same manner as the selector 21 for the audio signal, and the synchronous delay circuit (synchronous delay circuit) 22 at the subsequent stage is connected to the user. Thus, the video signal Vin and the other signal Cin from the input device selected by the above are supplied to the synchronous delay circuit (synchronous delay circuit) 22 at the subsequent stage.
[0074]
Although not shown, the microcomputer 20 includes a CPU (Central Processing Unit), a ROM (Read Only Memory), a RAM (Random Access Memory), and the like, and detects the presence or absence of an input signal as described later. In addition to having a function as an input detection unit for performing the operation, it also has a function as a system controller that controls each unit of the AV amplifier device of this embodiment.
[0075]
As described above, the audio signal Pin and the other signal Cin, or the audio signal Pin, the video signal Vin, and the other signal Cin are supplied to the synchronous delay circuit 22 at the same time. Each of the plurality of signals that are to be supplied simultaneously is interconnected and must be processed while maintaining a certain relationship between the signals.
[0076]
That is, the audio signal Pin, the video signal Vin, and the other signal Cin that are supplied simultaneously are signals that must be processed while maintaining a predetermined relationship with each other (while maintaining mutual synchronization). . In this specification, the video signal Vin and the other signal Cin, which are supplied simultaneously with the audio signal Pin, are referred to as related signals for the audio signal.
[0077]
As described in detail below, the frequency of the clock signal may be changed for the audio signal in order to reduce the through current in the power amplifier portion. In order to prevent abnormal noise that may be generated in a circuit part that processes an audio signal under the influence of the change, it is necessary to delay by a predetermined time.
[0078]
Therefore, the synchronous delay circuit 22 delays the audio signal Pin by a predetermined time and outputs the delayed audio signal Pin (d), and simultaneously with the audio signal Pin in accordance with the delay of the audio signal Pin. The supplied video signal Vin and other signals Cin can be delayed and output as a delayed video signal Vin (d) and a delayed Cin (d).
[0079]
In FIG. 1, portions denoted by reference numerals in the 10's (reference numerals 11 to 19) are power amplifier portions for amplifying the audio signal, and each portion except the clock generation unit 12 uses FIG. This is configured similarly to the so-called class D amplifier described above.
[0080]
The clock generation unit 12 has a configuration of a so-called PLL (Phase Locked Loop) circuit, and can generate clock signals CLK of various frequencies by changing the frequency division ratio.
[0081]
FIG. 2 is a block diagram for explaining a configuration example of the clock generation unit 12. As shown in FIG. 2, in this embodiment, the clock generation unit 12 includes a crystal oscillator 121, a phase comparison circuit 122, a loop filter 123, a VCO (Voltage Controlled Oscillator) 124, and a frequency divider 125. is there.
[0082]
The crystal oscillator 121 generates a reference clock signal Ref having a predetermined frequency and supplies the reference clock signal Ref to the phase comparison circuit 122. The output signal from the VCO 124 is also supplied to the phase comparison circuit 122 as shown in FIG.
[0083]
The phase comparison circuit 122 compares the phases of the two signals supplied thereto, and controls the oscillation signal from the VCO 124 so that the phase of the oscillation signal matches the reference clock signal Ref (according to the difference). Control voltage). The output signal from the phase comparison circuit 122 is supplied to the VCO 124 through the loop filter 123.
[0084]
The VCO 124 oscillates a signal whose frequency is adjusted according to the control voltage supplied through the loop filter 123. The signal oscillated in the VCO 124 is supplied to the phase comparator 122 and also to the frequency divider 125 as described above.
[0085]
The frequency divider 125 receives the supply of frequency division ratio data as the frequency control signal CCT from the microcomputer 20 having a function as an input detection unit, divides the frequency of the signal from the VCO 223, and instructs the microcomputer 20 to instruct the frequency divider 125. A clock signal CLK having the specified frequency is formed and supplied to the PWM modulation circuit 11. In the PWM modulation circuit 11, the audio signal Pin (d) is PWM-modulated according to the clock signal CLK from the clock generation unit 12.
[0086]
In the first embodiment, the microcomputer 20 monitors the audio signal Pin output from the selector 21 and supplied to the synchronous delay circuit 22, and a signal period in which the audio signal Pin is present, An audio signal Pin is absent, or a null signal period, which is a null stream period, is detected.
[0087]
Specifically, a period in which the level of the audio signal Pin supplied to the synchronous delay circuit 22 is equal to or less than a predetermined threshold value is continuously lapsed for a predetermined time (for example, a time of about several tens of seconds to several minutes). In this case, it is detected that there is no signal period in which there is no audio signal to be processed. Conversely, when the level of the audio signal Pin supplied to the synchronous delay circuit 22 is larger than a predetermined threshold, it is detected that there is a signal period in which an audio signal to be processed exists.
[0088]
When the microcomputer 20 detects that the audio signal Pin is present, the microcomputer 20 forms a clock signal CLK having a predetermined frequency used when the audio signal Pin (d) is PWM-modulated in the PWM modulator 11. Is generated and supplied to the frequency divider 125 of the clock generator 12 as described above as a frequency control signal CCT.
[0089]
In the first embodiment, the normal frequency of the clock signal CLK used for PWM-modulating the audio signal Pin (d) in the PWM modulator 11 is, for example, 16 times the carrier frequency fs of the audio signal Pin. The frequency is set.
[0090]
Therefore, when an audio signal Pin having a predetermined level or more is supplied and the audio signal Pin (d) is PWM-modulated as usual, if the sampling frequency fs of the supplied audio signal Pin is set to, for example, 48 kHz, the carrier frequency fc = 16 × 48 kHz = 768 kHz, and the frequency division ratio data for generating the clock signal CLK having the frequency of 768 kHz is supplied to the frequency divider 125 of the clock generation unit 12.
[0091]
As a result, the clock signal CLK having the carrier frequency fc is supplied from the clock generation unit 12 to the PWM modulation circuit 11, and the audio signal Pin (d) is subjected to PWM modulation processing in accordance with the clock signal CLK, and the audio signal Pin (d ) Is supplied to the speaker 19 so that sound can be emitted from the speaker 19.
[0092]
Further, when the microcomputer 20 detects a no-signal period in which there is no audio signal Pin, the microcomputer 20 generates frequency division ratio data for forming the clock signal CLK having a frequency lower than the predetermined normal carrier frequency fc as described above. And supplies this to the frequency divider 125 of the clock generator 12 as described above as the frequency control signal CCT.
[0093]
In the first embodiment, the frequency of the clock signal CLK supplied to the frequency divider 125 of the clock generator 12 when detecting a no-signal period in which there is no audio signal Pin is, for example, the same as the normal carrier frequency fc. Alternatively, the carrier frequency fc is set to be about one-several to several tens of minutes or lower. For example, when the normal carrier frequency fc is 768 kHz, a frequency such as 768 kHz, 384 kHz, 192 kHz, 96 kHz,... Is used as the frequency of the clock signal CLK.
[0094]
Thereby, in a no-signal period in which no audio signal to be processed is supplied, the clock signal CLK having a frequency lower than the carrier frequency fc is supplied to the PWM modulation circuit 11 and at a timing longer than usual, A PWM signal having a pulse width corresponding to a signal level of zero (a PWM signal having a pulse width of 50% duty ratio) is formed.
[0095]
A drive pulse corresponding to a PWM signal having a pulse width corresponding to zero at a signal level formed at a timing longer than the normal interval is formed in drive circuits 13 and 14, and this is a pair of push-pull circuit 15. The FETs (Q11, Q12) are supplied to a pair of FETs (Q13, Q14) of the push-pull circuit 16.
[0096]
In this case, the drive pulses output from the drive circuits 13 and 14 have a longer period than usual, so that the number of switching of the FETs (Q11, Q12) and the FETs (Q13, Q14) is reduced. In addition, the number of generations of the through current per unit time can be greatly reduced.
[0097]
When the signal period changes from the signal period to the non-signal period, and conversely, when the signal period changes from the non-signal period to the signal period, as described above, the frequency of the clock signal CLK from the clock generation unit 12 is changed. Is changed. As described above, when the frequency of the clock signal CLK is changed, a circuit portion for processing the audio signal is affected by the change, and it may take some time until the circuit operates stably.
[0098]
It is considered that inconveniences such as generation of abnormal noise may occur during the period until the operation is stabilized. Therefore, in the AV amplifier device of this embodiment, when the microcomputer 20 detects a change from a signal period to a no-signal period or a change from a no-signal period to a signal period, the clock generation unit 12 Supplies a frequency control signal CCT to the mute circuit 23, and before that, supplies a mute control signal MCT to the mute circuit 23 to execute mute (silence). The mute process is executed by 23 to prevent the drive current from flowing through the speaker 19.
[0099]
Thereafter, when the frequency of the clock signal CLK is stabilized and the respective circuit parts for processing the audio signal operate stably, the microcomputer 20 sends the mute control signal MCT for canceling the mute to the mute circuit 23. Supply and unmute.
[0100]
As a result, the frequency of the clock signal CLK is changed, and the audio signal is muted and the sound is not emitted from the speaker 19 during a period in which the operation of each circuit processing the audio signal is unstable. Is generated, it is possible to prevent the user from hearing this.
[0101]
[Operation of Power Amplifier Device of First Embodiment]
As described above, the operation of the power amplifier device according to the first embodiment, which can variably control the frequency of the clock signal CLK supplied to the PWM modulator 11, will be described in detail. Here, also refer to FIGS. 3 and 4 which are diagrams (timing charts) showing a relationship among an input signal Pin which is an audio signal, a delay signal Pin (d) thereof, a clock signal CLK, and a mute period. It will be explained while doing so.
[0102]
When the power is turned on to the power amplifier device of the first embodiment, the power is supplied to each unit and the operation starts. First, the microcomputer 20 supplies predetermined frequency division ratio data to the frequency divider 125 of the clock generation unit 12 as the frequency control signal CCT, monitors the audio signal Pin output from the selector 21, That is, detection of the presence or absence of the audio signal Pin is started.
[0103]
Here, the frequency division ratio data supplied from the microcomputer 20 to the frequency divider 125 of the clock generation unit 12 is, for example, 16 times (16 fs) the sampling frequency of the audio signal Pin supplied from the input device selected by the user. This is for forming a clock signal CLK having a normal frequency serving as the carrier frequency fc.
[0104]
The clock generation unit 12 forms a clock signal CLK having a carrier frequency fc corresponding to the input device selected by the user based on the frequency control signal CCT from the microcomputer 20, and supplies the clock signal CLK to the PWM modulation unit 11. The PWM modulation of the audio signal from the input device selected by is performed.
[0105]
However, when the audio signal is not supplied for a predetermined time or more due to, for example, a reproduction operation not being performed or a reproduction pause being performed on the input device, the microcomputer 20 outputs the audio signal. It detects that it has not entered the signal period.
[0106]
For example, suppose that the microcomputer 20 detects that a non-signal period has entered at a time point t1 shown in FIG. In this case, as shown in FIG. 3A, the microcomputer 20 controls the mute circuit 23 to function at a time t2 when a predetermined time (for example, a time of about several tens of seconds to several minutes) has elapsed. Is supplied to the mute circuit 23, and the mute circuit 23 performs mute.
[0107]
Thereafter, the microcomputer 20 supplies a frequency control signal CCT for lowering the frequency of the clock signal CLK to a frequency lower than the normal frequency to the frequency divider 125 of the clock generation circuit 12 to change the frequency of the clock signal CLK. I do. That is, as shown in FIG. 3B, first, the mute circuit 23 is operated so that the sound is not emitted from the speaker, and then the frequency control signal CCT is supplied to the clock generation unit 12 so that the sound is generated. The change of the frequency of the clock signal CLK is started from the time point t3 after the start of the mute.
[0108]
In FIG. 3 and the explanatory diagrams described later, the change in the frequency of the clock signal CLK is shown as a smooth change, but it may be changed stepwise or all at once.
[0109]
Thereafter, the change of the frequency is completed at a time point t4 after a lapse of a predetermined time, and each circuit portion for processing audio data operates stably. Then, at time t5 after the end of the frequency change, the microcomputer 20 supplies the control signal MCT for stopping the function of the mute circuit 23 to the mute circuit 23, and stops the function of the mute circuit 23.
[0110]
As a result, as shown by a mute period MT in FIG. 3, the frequency is changed while the sound is not muted and the sound is not emitted from the speaker 19, and the audio signal is changed by changing the frequency of the clock signal CLK. It is possible to prevent the speaker 19 from emitting abnormal noise that may be generated in a circuit portion to be processed.
[0111]
Then, the digital audio data to be processed is supplied to the AV amplifier of the present embodiment by performing the reproduction process in the input device selected by the user, and the microcomputer 20 outputs the audio signal to be processed. Detect that it has been supplied.
[0112]
As shown in FIG. 4, when the microcomputer 20 detects that there is an audio signal to be processed at time t11, that is, when it detects that the signal period has entered, the microcomputer 20 returns to FIG. As shown, first, at time t12, a control signal MCT that causes the mute circuit 23 to function is supplied, and the mute circuit 23 functions.
[0113]
Thereafter, the microcomputer 20 supplies the frequency control signal CCT for returning the frequency of the clock signal CLK, which is set lower than usual, to the normal frequency, to the frequency divider 125 of the clock generation circuit 12. , The frequency of the clock signal CLK is changed.
[0114]
That is, after the mute circuit 23 is made to function, the frequency control signal CCT for returning the frequency of the clock signal CLK to the normal frequency is supplied to the clock generation unit 12. Thus, as shown in FIG. 4B, the change of the frequency of the clock signal CLK is started from a time point t13 after being muted so that the sound is not emitted.
[0115]
Thereafter, the change of the frequency is completed at a time point t14 after a lapse of a predetermined time, and each circuit portion that processes the audio signal by the clock signal CLK having the normal frequency operates stably. The microcomputer 20 supplies the control signal MCT for stopping the function of the mute circuit 23 to the mute circuit 23 at the time point t15 after the end of the frequency change to stop the function of the mute circuit 23.
[0116]
In this case, as shown in FIGS. 4 (C) and 4 (D), the audio signal Pin (FIG. 4 (C)) supplied to the power amplifier portion of the AV amplifier device of this embodiment is synchronized with the synchronous delay circuit 22. As a result, the audio signal Pin (d) (FIG. 4D) is delayed by a predetermined time, and as shown in FIG. 4, each circuit portion operates stably after the end of the mute section MT. After that, the processing of the audio signal Pin is started.
[0117]
As described above, the frequency is changed while the sound is not muted and the sound is not emitted from the speaker 19, as indicated by the mute period MT in FIG. 4, and the frequency of the clock signal CLK is changed, whereby the audio signal is changed. Can be prevented from being emitted from the speaker 19 even if an abnormal noise that may be generated in a circuit portion for processing is generated.
[0118]
The PWM modulator 11 receives the audio signal Pin (d) from the synchronous delay circuit 22 and the clock signal CLK from the clock generator 12, and converts the audio signal Pin (d) into a pair of PWM signals. Convert to PA, PB.
[0119]
During the period in which the input signal Pin, which is an audio signal, is supplied, the pulse widths of the PWM signals PA and PB change in accordance with the level indicated by the audio signal Pin. The pulse width is the magnitude of the level indicated by the audio signal Pin, and the pulse width of the other PWM signal PB is the magnitude of the two's complement of the level indicated by the audio signal Pin.
[0120]
Then, one PWM signal PA from the PWM modulation circuit 11 is supplied to the drive circuit 13, and as described with reference to FIG. 16A, a pair of drive pulse voltages having the same level as the signal PA and the level inverted. (Drive pulses) + PA and -PA are formed, and these pulse voltages + PA and -PA are supplied to the gates of a pair of n-channel MOS-FETs (Q11 and Q12) forming a push-pull circuit, respectively.
[0121]
Then, as shown in FIG. 1, the drain of the FET (Q11) is connected to the power supply terminal TPWR, the source is connected to the drain of the FET (Q12), and the source of the FET (Q12) is connected to the ground. I have. The source of the FET (Q11) and the drain of the FET (Q12) are connected to one end of a speaker 19 through a low-pass filter 17 having a coil and a capacitor.
[0122]
Further, the configuration from the PWM modulation circuit 11 to the other PWM signal PB is the same as that of the PWM signal PA. That is, the PWM signal PB is supplied to the drive circuit 14, and as described with reference to FIG. 16B, a pair of drive pulse voltages (drive pulses) + PB and −PB having the same level as the signal PB and the level inverted from the signal PB are obtained. These pulse voltages + PB and −PB are supplied to the gates of a pair of n-channel MOS-FETs (Q13 and Q14) constituting the push-pull circuit 16, respectively.
[0123]
Then, as shown in FIG. 1, the drain of the FET (Q13) is connected to the power supply terminal TPWR, the source is connected to the drain of the FET (Q14), and the source of the FET (Q14) is connected to the ground. I have. The source of the FET (Q13) and the drain of the FET (Q14) are connected to the other end of the speaker 19 through a low-pass filter 18 having a coil and a capacitor.
[0124]
As shown in FIG. 1, a stable DC voltage + VDD is supplied to the power supply terminals TPWR of the push-pull circuits 15 and 16 as a power supply voltage. DC voltage + VDD is, for example, 20V to 50V.
[0125]
Therefore, when + PA = “H”, −PA = “L”, and the FET (Q11) is turned on and the FET (Q12) is turned off, so that the voltage at the connection point of the FETs (Q11, Q12) is set. VA becomes the voltage + VDD. Conversely, when + PA = “L”, −PA = “H”, and the FET (Q11) is turned off and the FET (Q12) is turned on, so that VA = 0.
[0126]
Similarly, when + PB = “H”, −PB = “L”, and the FET (Q13) turns on and the FET (Q14) turns off, so that the connection point of the FETs (Q13, Q14) The voltage VB becomes the voltage + VDD. Conversely, when + PB = “L”, −PB = “H”, and the FET (Q13) turns off and the FET (Q14) turns on, so that VB = 0.
[0127]
During the period of VA = + VDD and VB = 0, the connection point of FETs (Q13, Q14) is connected from the connection point of FETs (Q11, Q12) through the line of low-pass filter 17, speaker 19, and low-pass filter 18. Then, the current i flows.
[0128]
In addition, during the period of VA = 0 and VB = + VDD, the connection point of the FETs (Q11, Q12) is connected from the connection point of the FETs (Q13, Q14) through the line of the low-pass filter 18, the speaker 19, and the low-pass filter 17. Then, the current i flows in the opposite direction. Further, no current i flows during the period of VA = VB = + VDD and the period of VA = VB = 0. That is, the push-pull circuits 15 and 16 constitute a BTL circuit.
[0129]
Then, as shown in FIG. 16E, the period during which the current i flows changes corresponding to the period during which the original PWM signals PA and PB rise, and when the current i flows through the speaker 19, the current i becomes As a result, the current i flowing through the speaker 19 is an analog current corresponding to the level indicated by the audio signal Pin, and becomes a power-amplified current. That is, the power-amplified output is supplied to the speaker 19.
[0130]
In this manner, when the audio signal Pin to be processed is supplied through any of the input terminals Ti1, Ti2,..., TiN, the sound corresponding to the input audio signal Pin is emitted from the speaker 19. Will be able to.
[0131]
When the audio signal Pin to be processed is not supplied, the frequency of the clock signal CLK used for the PWM modulation is, for example, the same as the carrier frequency fc during normal operation or a fraction of the carrier frequency fc. The frequency is controlled to be lower than the normal frequency, such as about one-tenth.
[0132]
Thus, when the audio signal Pin to be processed is not supplied, the frequency of the clock signal CLK is controlled to be low, and the generation of the PWM signals PA and PB having the pulse width when the signal level is zero is suppressed. As a result, the number of times of switching of the FETs (Q11, Q12) of the push-pull circuit 15 and the number of switchings of the FETs (Q13, Q14) of the push-pull circuit 16 is reduced, and the number of occurrences of through current per unit time is suppressed, thereby reducing power consumption. Can be realized.
[0133]
As described above, when the frequency of the clock signal CLK used for the PWM modulation is changed, the sound is emitted from the speaker 19 from immediately before the change until the circuit portion that processes the audio signal stably operates. Since the mute process is performed so as not to cause the noise, even if the frequency of the clock signal CLK is changed, the noise can be prevented from being emitted from the speaker even when the noise is generated.
[0134]
The synchronous delay circuit 22 also supplies various other signals Cin, such as a video signal Vin and a control signal and a command signal, which are supplied together with the audio signal Pin and are processed while maintaining a predetermined relationship with the audio signal Pin. Since the delay processing is performed in accordance with the signal, no inconvenience such as a shift in the relationship with the audio signal occurs.
[0135]
[Another Example of Changing Frequency of Clock Signal]
[When based on other signals]
In the above-described example, the frequency of the clock signal CLK is changed according to the presence or absence of the audio signal as the input signal. However, it is not limited to this. It is also possible to control to change the frequency of the clock signal CLK at a timing based on the other signal Cin supplied from the input device together with the audio signal.
[0136]
A case where, for example, a command signal is used as the other signal Cin transmitted from the input device will be described. Here, the command signal is transmitted from the input device to the AV amplifier device according to the present embodiment in response to an instruction from the user, such as pressing the play key, pressing the play pause key, pressing the stop key, etc., received by the input device. Signal which can notify a change in the operation of the input device.
[0137]
Here, although power is supplied to the AV amplifier device of this embodiment, an audio signal to be processed is not supplied from an input device for a predetermined time or more, and therefore, as described with reference to FIG. It is assumed that the input is detected and the frequency of the clock signal CLK is set lower than usual.
[0138]
In this case, the microcomputer 20 monitors the other signal Cin from the input device supplied to the synchronous delay circuit 22, and determines whether a command signal as the other signal Cin indicating that the reproduction key is pressed is supplied from the input device. Or not.
[0139]
When a command signal indicating that the play key has been pressed is supplied from the input device, the input device enters a playback state and outputs an audio signal. The frequency of the clock signal must be returned to the original normal frequency. Therefore, the AV amplifier device according to the present embodiment operates as follows, centering on the microcomputer 20.
[0140]
FIG. 5 shows an AV amplifier apparatus according to the present embodiment when a command signal, which is one of the other signals, is monitored from the input device and a command signal indicating that the reproduction key is pressed is supplied. FIG. 4 is a diagram (timing chart) for explaining the operation of FIG.
[0141]
In FIG. 5, as shown at time t21, when the microcomputer 20 of the AV amplifier device of this embodiment detects a command signal indicating that the reproduction key has been pressed from the input device, the microcomputer 20 returns to FIG. As shown in ()), first, at time t22, a control signal MCT for causing the mute circuit 23 to function is formed, supplied to the mute circuit 23, and muted by the mute circuit 23.
[0142]
Thereafter, the microcomputer 20 supplies the frequency control signal CCT for returning the frequency of the clock signal CLK lower than the normal frequency to the normal frequency to the frequency divider 125 of the clock generation circuit 12, and outputs the frequency of the clock signal CLK. To change. That is, as shown in FIG. 5B, first, the mute circuit 23 is operated so that sound is not emitted from the speaker, and then the frequency control signal CCT is supplied to the clock generation unit 12. Thus, for example, the change of the frequency of the clock signal CLK is started from the time point t23 after the start of the audio mute.
[0143]
Thereafter, the change of the frequency is completed at a time point t24 after the lapse of a predetermined time, and each circuit portion for processing the audio data operates stably. Then, the microcomputer 20 supplies the control signal MCT for stopping the function of the mute circuit 23 to the mute circuit 23 at time t25 after the end of the frequency change, and stops the function of the mute circuit 23.
[0144]
As a result, as shown by a mute period MT in FIG. 5, the frequency is changed while the sound is muted and the sound is not emitted from the speaker 19, and the audio signal is changed by changing the frequency of the clock signal CLK. It is possible to prevent the speaker 19 from emitting abnormal noise that may be generated in a circuit portion to be processed.
[0145]
In this case, as shown in FIGS. 5D and 5E, the audio signal Pin from the input device is delayed by the synchronous delay circuit 22 until a predetermined time after the end of the mute period MT. . Therefore, with the change of the frequency of the clock signal, the processing of the audio signal is performed after the operation of each circuit portion that has become unstable is stabilized, so that the reproduced sound may be truncated. Absent.
[0146]
As in the case shown in FIG. 5, when a command signal indicating that the stop key is pressed from the input device is detected, the frequency of the clock signal CLK can be made lower than usual. is there.
[0147]
However, since it is conceivable that the play key is pressed relatively soon after the stop key is pressed, it indicates that the play key has been pressed for a predetermined time or more after detecting the command signal indicating that the stop key has been pressed. When a command signal is not detected, by controlling to lower the frequency of the clock signal CLK in the same manner as in the case shown in FIG. 3, it is possible to quickly respond to a reproduction instruction immediately after stopping. .
[0148]
Here, the case where the command signal is used as the other signal Cin from the input device has been described as an example, but the present invention is not limited to this. For example, when display data for displaying the level of an audio signal is supplied as another signal Cin, the frequency of the clock signal can be changed according to the presence or absence of the display data.
[0149]
That is, when there is display data for displaying the level of the audio signal, the frequency of the clock signal CLK is the normal frequency for processing the audio signal, and when there is no display data for displaying the level of the audio signal, the clock signal CLK is used. It is also possible to control so as to lower the frequency of CLK.
[0150]
Further, the frequency of the clock signal can be changed according to the presence or absence of the video signal. That is, usually, audio signals and video signals are supplied as a pair from AV equipment such as a DVD player and a BS digital tuner. Therefore, during a period in which there is no video signal, no audio signal is supplied. Considering this, it is also possible to control the frequency of the clock signal CLK.
[0151]
As described above, when a specific related signal is detected, or in accordance with the presence or absence of a related signal, a change point of the operation of the AV amplifier device according to the present embodiment can be grasped and the frequency of the clock signal CLK can be controlled. .
[0152]
Here, the case where the frequency of the clock signal is changed has been described as an example. However, for example, even when the frequency of the clock signal is not changed, the presence or absence of the related signal and the content of the information indicated by the related signal are included. In this case, the change point of the operation of the AV amplifier device may be detected in accordance with the above, and the mute processing of the sound may be performed so as not to emit an abnormal sound which may be caused by the change of the operation.
[0153]
[Based on instruction input from user]
When a plurality of audio devices or AV devices having different sampling frequencies of the audio signal are connected, the frequency of the clock signal CLK can be changed according to the sampling frequency of the audio signal from the electronic device selected as the input device. In this case, a sampling rate converter is not required.
[0154]
The AV amplifier device according to the present embodiment can change the frequency of the clock signal CLK supplied to the PWM modulation unit 11 according to the sampling frequency of the audio signal from the input device selected according to the selection input from the user. By doing so, the sampling rate converter is not used.
[0155]
In the case of the AV amplifier device of this embodiment, a key operation unit provided on the front panel surface of the AV amplifier device for selecting an input device or an operation unit of a remote operation device called a remote commander (hereinafter referred to as a remote controller). , It is possible to receive a selection input of an input device from a user.
[0156]
The selection signal SCT corresponding to the selection input from the user through these input units is supplied to the microcomputer 20. The selector switches the selector 21 and the like according to the selection signal SCT. Then, the microcomputer 20 changes the frequency of the clock signal CLK supplied to the PWM modulator 11 in accordance with the sampling frequency of the audio signal output from the input device indicated by the selection signal SCT. Also performs a mute process.
[0157]
FIG. 6 is a diagram (timing chart) for explaining the operation of the AV amplifier of this embodiment when the input device is switched. In FIG. 6, at time t31, when the microcomputer 20 receives the supply of the selection signal SCT corresponding to the user's selection input from the input unit and detects that the input device has been switched, first, the control unit 20 At t32, a mute control signal MCT for causing the mute circuit 23 to function is supplied to the mute circuit 23 to mute.
[0158]
Thereafter, the microcomputer 20 uses the frequency division ratio data for generating the clock signal CLK having a frequency corresponding to the sampling frequency of the audio signal output from the selected input device as the frequency control signal CCT, and The frequency is supplied to the frequency divider 125 to change the frequency of the clock signal CLK. In FIG. 6, the change of the frequency of the clock signal CLK is started from the time point t33.
[0159]
In the case of the AV amplifier device according to the present embodiment, the sampling frequency of the audio signal from the input device can be specified by knowing in advance which input device is connected to which input device. Will be able to.
[0160]
In this case, for example, an input device to be connected to each input terminal, such as an input terminal for a CD player and an input terminal for an MD player, may be specified in advance. A player may be connected to the input terminal Ti2, and an MD player may be connected to the input terminal. For example, an input device connected to each input terminal may be set.
[0161]
Note that information indicating the sampling frequency of each input device may be stored in a memory mounted on the AV device. In this case, by allowing the information indicating the sampling frequency of each input device stored in the memory to be changed as necessary, it is possible to cope with a case where input devices having different sampling frequencies are provided. It becomes possible.
[0162]
In the case of the example shown in FIG. 6, at time t34, the frequency of the clock signal CLK from the clock generator 12 is adjusted to the target frequency, and at time t35, the function of the mute circuit 23 is changed. The mute control signal MCT for stopping is supplied to the mute circuit 23 to stop the mute.
[0163]
After the mute period from the mute start time t32 to the mute end time t34 ends, the audio signal Pin (d) delayed by the predetermined delay period DL in the synchronous delay circuit 22 is supplied to the PWM modulation unit 11. To be processed.
[0164]
Also in this case, during the period in which the frequency of the clock signal from the start of the frequency change to the end of the frequency change becomes unstable and the operation of each circuit portion of the audio signal becomes unstable, the mute is performed and the sound is output from the speaker 19. Since the sound is not emitted, even if an abnormal noise occurs, it is possible to prevent the user from hearing the noise.
[0165]
Here, the case where the frequency of the clock signal is changed has been described as an example, but, for example, even when the frequency of the clock signal is not changed, when a selection input from the user is received, May be regarded as a change point of the operation of the AV amplifier device, and the mute processing of the sound may be performed so as not to emit an abnormal sound which may be caused by the change of the operation.
[0166]
[Example when the power amplifier part has a half-bridge configuration]
In the power amplifier device shown in FIG. 1, the power amplifier portion is formed so that a push-pull circuit 15, 16 forms a BTL circuit and has a so-called full bridge configuration. However, the power amplifier section is not limited to the configuration of the full bridge, and the output stage may have a configuration of a so-called half bridge.
[0167]
FIG. 7 is a diagram for explaining an AV amplifier device in which the output stage of the power amplifier portion has a so-called half-bridge configuration. Note that, in FIG. 7, the same reference numerals are given to the same or substantially the same components as those of the AV amplifier device shown in FIG.
[0168]
As shown in FIG. 7, the power amplifier device of this example is formed by using one push-pull circuit 15, and the pulse width is set to the two's complement magnitude of the level indicated by the audio signal Pin. It does not have a processing system for the PWM signal PB.
[0169]
In the AV amplifier device shown in FIG. 7, the PWM modulator 11 receives the audio signal Pin (d) supplied from the selector 21 and the synchronous delay circuit 22 and the clock signal CLK supplied from the clock generator 12. Then, the audio signal Pin (d) is converted into a PWM signal PA.
[0170]
The PWM signal PA formed in the PWM modulator 11 is supplied to the drive circuit 13, where a pair of drive pulses + PA and −PA are formed, and these drive pulses + PA and −PA are supplied to the push-pull circuit 15. You.
[0171]
The output end of the push-pull circuit 15 is connected to one end of the speaker 19 through the capacitor 31 and further through the low-pass filter 17, and the other end is provided. Therefore, also in the power amplifier device shown in FIG. 7, a current i having a polarity and a magnitude corresponding to the audio signal Pin (d) flows through the speaker 19, and power amplification is performed.
[0172]
Further, similarly to the case of the AV amplifier device shown in FIG. 1, the video signal Vin and the other signal Cin associated with the audio signal Pin can be supplied. These signals are delayed by the synchronous delay circuit 22 corresponding to the audio signal Pin so as to maintain the relationship with the audio signal Pin.
[0173]
Also, in the case of the AV amplifier device having a power amplifier unit having a so-called half-bridge configuration shown in FIG. 7, when there is no audio signal Pin to be processed, the clock signal CLK supplied to the PWM modulation unit 11 Is lower than usual, the number of generations of the through current flowing through the push-pull circuit 15 can be reduced, and the power consumption can be reduced.
[0174]
In addition, the PWM modulation unit 11 sends a signal to the PWM modulation unit 11 in accordance with a specific other signal among related information such as another signal Cin and a video signal Vin from an input device connected to the AV amplifier device of this embodiment, and presence or absence of the related information. The frequency of the supplied clock signal CLK can be controlled.
[0175]
Further, when a plurality of audio devices and AV devices are connected, the frequency of the clock signal CLK supplied to the PWM modulator 11 is changed according to the sampling frequency of the audio signal from the input device according to the selection input by the user. It can be controlled.
[0176]
As described above, when the frequency of the clock signal supplied to the PWM modulator 11 is changed, the noises that may be generated by the change in the frequency are affected by each circuit portion that processes the audio signal. In order to prevent sound emission, similarly to the case of the AV amplifier device shown in FIG. 1, the frequency change is completed from a predetermined point in time before the frequency change, and each circuit portion operates stably. During the mute period of a predetermined time length, the mute circuit 23 mutes the sound so that no abnormal sound is emitted.
[0177]
That is, as described with reference to FIGS. 3 and 4, the control of the microcomputer 20 captures the timing of the change in the frequency of the clock signal CLK based on the presence or absence of the audio signal, and sets the mute period MT accordingly. As a result, it is possible to prevent the generation of abnormal noise due to the frequency change.
[0178]
Further, as described with reference to FIG. 5, under the control of the microcomputer 20, the change timing of the frequency of the clock signal CLK is detected based on the detection of a specific signal among other signals, and the mute period MT Can be set so as not to emit abnormal noise accompanying the change in frequency.
[0179]
Further, as described with reference to FIG. 6, the control of the microcomputer 20 captures the timing of the change in the frequency of the clock signal CLK based on the selection input from the user, and sets the mute period MT accordingly. It is also possible not to emit an abnormal sound due to the change of the frequency.
[0180]
Further, even when the frequency of the clock signal does not change, the AV amplifier device can be operated in accordance with the presence / absence of another signal, the content of the information indicated by the other signal, or when a selection input from the user is received. It is also possible to capture the change point of the operation and perform the mute processing of the sound so as not to emit the abnormal sound that may occur with the change of the operation.
[0181]
Also, in the case of the AV amplifier device having the half-bridge configuration shown in FIG. 7, the audio signal Pin, the video signal Vin, and the other signal Cin are all related to each other in accordance with the mute period. Since the delay is maintained while maintaining the above, it is possible to prevent the beginning of the reproduced sound from being cut off, and to prevent the relationship between the signals from being damaged.
[0182]
In the first embodiment, the clock generator 12 has been described as using a crystal oscillator, but the present invention is not limited to this. For example, various oscillation circuits such as an LC oscillation circuit, an RC oscillation circuit, and a ceramic oscillation circuit can be used.
[0183]
Also, the clock generation circuit 122 of the clock generation unit 12 has been described as having a PLL circuit configuration. However, the clock generation circuit 122 may be a digital circuit or an analog circuit, or may be a PLL circuit. The present invention is not limited to a circuit having a circuit configuration, and may simply have a function as a frequency divider.
[0184]
[Another Example of Location of Mute Circuit]
In the case of the AV amplifier device shown in FIG. 1, the mute circuit 23 is provided between the low-pass filter 18 and the speaker 19, but the mute circuit 23 is provided between the low-pass filter 17 and the speaker 19. Of course it is good. In addition, as shown below, mute circuits can be provided at various positions.
[0185]
FIG. 8 is a block diagram for explaining an AV amplifier device configured using the PWM modulation unit 11A provided with a mute function. In this case, the microcomputer 20A responds to the PWM modulator 11A provided with the mute function, for example, as shown in FIGS. 3 (A), 4 (A), 5 (B), and 6 (A). And a mute control signal MCT for controlling on / off of a mute function.
[0186]
Based on the mute control signal MCT from the microcomputer 20A, the PWM modulator 11A does not output the PWM signals PA and PB to the subsequent stage while the mute function is turned on, thereby realizing the mute function. I do.
[0187]
FIG. 8 shows an AV amplifier device formed using a power amplifier unit having a so-called full bridge configuration. However, as shown in FIG. 9, an AV amplifier using a power amplifier having a so-called half-bridge configuration is also similar to an AV amplifier using a power amplifier having a full-bridge configuration except for the power amplifier. Can be configured.
[0188]
FIG. 10 is a block diagram for explaining an AV amplifier device configured using drive circuits 13A and 14A provided with a mute function. In this case, the microcomputer 20B applies, for example, to the drive circuits 13A and 14A having the mute function as shown in FIGS. 3 (A), 4 (A), 5 (B) and 6 (A). As described above, a mute control signal MCT for controlling on / off of a mute function can be supplied.
[0189]
Based on the mute control signal MCT from the microcomputer 20B, each of the drive circuits 13A and 14A controls which of the FETs (Q11, Q12) and the FETs (Q13, Q14) during the period in which the mute function is turned on. The drive pulses + PA, -PA and the drive pulses + PB, -PB are also formed and output.
[0190]
In this case, by turning off both the FETs (Q11, Q12) and the FETs (Q13, Q14) of the push-pull circuits 15, 16, the voltages VA, FET at the connection point of the FETs (Q11, Q12) are turned off. Since the voltage VB at the connection point of (Q13, Q14) also becomes 0, the sound can be muted.
[0191]
Note that, here, in the mute period, both the FETs (Q11, Q12) and the FETs (Q13, Q14) are turned off. However, the voltage VA and VB may be set to 0 by turning off at least the FET (Q11) and the FET (Q13) in the mute period.
[0192]
FIG. 10 shows an AV amplifier device formed using a power amplifier unit having a so-called full bridge configuration. However, as shown in FIG. 11, an AV amplifier using a power amplifier having a so-called half-bridge configuration is also similar to an AV amplifier using a power amplifier having a full-bridge configuration except for the power amplifier. Can be configured.
[0193]
In addition to the examples shown in FIGS. 8 to 11, for example, a mute circuit is provided between the PWM modulator 11 and the drives 13 and 14, and between the drive circuits 13 and 14 and the push-pull circuits 15 and 16. May be provided with a mute circuit.
[0194]
In short, a mute circuit may be provided at an appropriate position so that a mute can be applied so that sound is not emitted from the speaker 19 during a target period.
[0195]
[Second embodiment]
The AV amplifier device according to the second embodiment described below has a so-called class D amplifier configuration, similarly to the AV amplifier device according to the first embodiment described above. However, in order to reduce the number of times a through current of the push-pull circuit occurs when there is no signal, the frequency of the drive pulse supplied to the push-pull circuit at the subsequent stage of the PWM modulator is reduced.
[0196]
Although the AV amplifier device according to the second embodiment described below can cope with various audio signals having different sampling frequencies, the AV amplifier device according to the second embodiment can be used. The AV amplifier uses a so-called sampling rate converter.
[0197]
[Example when the power amplifier has a full bridge configuration]
FIG. 12 is a diagram for explaining the AV amplifier device according to the second embodiment. In the AV amplifier device according to the second embodiment shown in FIG. 12, the same reference numerals are given to the same components as those in the AV amplifier device according to the first embodiment shown in FIG. Detailed description is omitted.
[0198]
As shown in FIG. 12, in the AV amplifier device according to the second embodiment, a frequency divider 31 and a signal switching circuit 33 are provided between a PWM modulation unit 11 and a drive circuit 13, and the PWM modulation unit 11 A frequency divider 32 and a signal switching circuit 34 are provided between the drive circuit 14 and the frequency divider 32.
[0199]
The clock generator 12 is configured similarly to the clock generator 12 of the above-described first embodiment. However, in the second embodiment, when the power is supplied to the AV amplifier device and the AV amplifier device is operated, the clock signal CLK supplied to the PWM modulator 11 always has a constant frequency. ing.
[0200]
Then, in frequency dividers 81 and 82 provided at the subsequent stage of the PWM modulator 11, the PWM signals supplied to the drive circuits 13 and 14 during the signal period and the non-signal detection period and the non-signal period except the non-signal detection period. The frequencies of PA and PB are changed.
[0201]
In the second embodiment, a microcomputer 20C has the same configuration as the microcomputer 20 of the above-described first embodiment. However, the microcomputer 20C of the AV amplifier device according to the second embodiment controls the clock generation unit 12 so as to always supply the clock signal CLK having a constant frequency to the PWM modulation unit 11, and also performs the above-described first operation. As in the case of the microcomputer 20 of the embodiment, a signal period and a non-signal period are detected, and the frequency dividers 31 and 32 and the signal switching circuits 33 and 34 can be controlled according to the detection results. Things.
[0202]
That is, in the second embodiment, in the signal period and the subsequent no-signal detection period, the microcomputer 20C sets the signal switching circuits 33 and 34 to the connection state shown in FIG. Is controlled so that the PWM signal is supplied to the drive circuits 13 and 14 as it is.
[0203]
However, when the microcomputer 20C detects that the non-signal period has entered, the microcomputer 20C sets the signal switching circuits 33 and 34 in the connection state opposite to the connection state in FIG. Control is performed so that the frequency of the PWM signal from the PWM modulator 11 is divided so that the frequency is lower than the normal frequency, and is output. In this case, the frequency dividers 31 and 32 divide the frequency of the PWM signal from the PWM modulator 11 so that the frequency is, for example, about one-tenth of a normal frequency or lower.
[0204]
As a result, during the no-signal period except for the no-signal detection period during a predetermined time after the audio signal to be processed has disappeared, a PWM signal having a lower frequency than normal is supplied to the drive circuits 13 and 14. In each case, a drive pulse having a lower frequency than usual is formed.
[0205]
Then, when a drive pulse having a lower frequency than the normal time is supplied to the gates of the FETs of the subsequent push-pull circuits 15 and 16, the same as in the case of the power amplifier device of the above-described first embodiment. Since the switching operation of the push-pull circuits 15 and 16 is reduced and the number of times of generation of the through current per unit time is reduced, the power consumption in the non-signal period can be reduced as a result.
[0206]
Then, as described above, the microcomputer 20C detects the non-signal period, supplies the frequency control signal CCT which is the frequency division ratio data to the frequency dividers 31 and 32, and changes the frequency division ratio of the frequency dividers 31 and 32. When the frequency of the PWM signals PA and PB is changed by switching the signal switching circuits 33 and 34, a mute control signal MCT for turning on the mute function is supplied to the mute circuit 23 prior to the change. And activate the mute function.
[0207]
Then, after the frequency dividers 31 and 32 output the PWM signal of the target frequency according to the changed frequency division ratio, and the circuits operate stably, the microcomputer 20C sets the mute circuit 23 , A mute control signal MCT for turning off the mute function is supplied, and the mute function is stopped.
[0208]
In this manner, when the frequency of the PWM signals PA and PB is changed by changing the frequency division ratio of the frequency dividers 31 and 32, the operation of each circuit portion is affected by the change of the frequency. Since the sound is muted so that the sound is not emitted from the speaker 19 during a period in which the sound becomes unstable and an abnormal sound may be generated, even if the abnormal sound occurs, the user should not listen to the mute. Can be.
[0209]
Of course, the frequency dividing function of the frequency dividers 31 and 32 changes the state in which the PWM signal having a lower frequency than the normal frequency is output from the frequency dividers 31 and 32 to the state in which the PWM signal having the normal frequency is output. Also in the case of returning, the mute period is set and muted in a predetermined period until the change is completed from a predetermined point in time before the start of the change and the operation of each circuit portion is stabilized.
[0210]
That is, when the frequencies of the drive signals + PA, -PA, + PB, and -PB are changed, mute is performed in a period that may be affected by the change. This ensures that abnormal noise that may be generated due to the influence of the frequency change of the drive signal is not emitted from the speaker.
[0211]
Also in the second embodiment, each of the audio signal Pin, the video signal Vin, and the other signal Cin is delayed by a predetermined time by the synchronous delay circuit 22, as in the case of the first embodiment. In this way, the beginning of the reproduced sound is prevented from being cut off, and no inconvenience such as a shift in the relationship between the audio signal and other signals is caused.
[0212]
As described above, the AV amplifier device according to the first embodiment and the AV amplifier device according to the second embodiment are different from each other in a point where the frequency of the drive pulse is changed, but as a result, the frequency of the drive pulse is changed. And has the same function so that the user does not listen to abnormal noise that may be generated due to a change in the frequency of the drive pulse.
[0213]
Further, in the case of the AV amplifier device according to the twelfth embodiment shown in FIG. 12, the mute is performed by the mute circuit 23 provided between the low-pass filter 18 and the speaker 19, but is not limited thereto. is not. In FIG. 12, a mute function is mounted on the PWM modulator 11, and this can be controlled by a control signal Mu1 from the microcomputer 20C. Further, it is also possible to mount a mute function in the drive circuits 13 and 14 and control the mute function by a control signal Mu2 from the microcomputer 20C.
[0214]
In the case of the AV amplifier device shown in FIG. 12, as in the case of the AV amplifier device of the first embodiment, the mute period is set based on other signals such as a command signal. You can also.
[0215]
Further, as in the case of the AV amplifier device according to the first embodiment, the frequency of the clock signal CLK supplied to the PWM modulation unit 11 is changed to correspond to each audio signal having a different sampling frequency of the audio signal. It is also possible to do so.
[0216]
[Example when the power amplifier part has a half-bridge configuration]
In FIG. 12, the power amplifier portion of the AV amplifier device has a full-bridge configuration. However, a half-bridge configuration as shown in FIG. 13 can of course be used.
[0219]
FIG. 13 is a diagram for explaining an AV amplifier device in which the output stage of the power amplifier portion has a so-called half-bridge configuration. Note that, in FIG. 13, the same reference numerals are given to the same or substantially the same components as those of the power amplifier device shown in FIG.
[0218]
As shown in FIG. 13, the power amplifier device of this example does not have a processing system for the PWM signal PB whose pulse width is set to the 2's complement of the level indicated by the audio signal Pin. That is, as shown in FIG. 13, the AV amplifier device of this example is formed by using one push-pull circuit 15, and a frequency divider is provided between the PWM modulator 11 and the drive circuit 13. 31 and a signal switching circuit 33 are provided.
[0219]
Also, in the case of the AV amplifier device having the half-bridge configuration shown in FIG. 13, as in the case of the AV amplifier device having the full-bridge configuration shown in FIG. The microcomputer 20C controls the frequency divider 31 and the signal switching circuit 33 so that the frequency of the PWM signal PA in the non-signal period excluding the detection period becomes low, so that the push-pull circuit 15 in the non-signal period excluding the non-signal detection period , The number of occurrences of the through current is reduced, and the power consumption can be saved.
[0220]
When the frequency of the drive pulse supplied to the push-pull circuit 15 is changed by changing the frequency division ratio of the frequency divider 31, the change is completed from a predetermined time before the change of the frequency, and By muting the audio during the period until the operation becomes stable, it is possible to prevent the user from hearing abnormal noise that may be generated due to the change in the frequency of the drive pulse. it can.
[0221]
In addition to the muting performed by the mute circuit 23, the PWM modulation unit 11 and the drive circuit 13 may be provided with a mute function and controlled by controlling the mute function.
[0222]
In the case of the AV amplifier device shown in FIG. 13, as in the case of the AV amplifier device of the first embodiment, a specific signal among other signals, the presence or absence of a video signal, etc. The mute period can be set based on the signal.
[0223]
Further, as in the case of the AV amplifier device according to the first embodiment, the frequency of the clock signal CLK supplied to the PWM modulation unit 11 is changed to correspond to each audio signal having a different sampling frequency of the audio signal. It is also possible to do so.
[0224]
[Third Embodiment]
The power amplifier device according to the third embodiment described below has a so-called class D amplifier configuration, similarly to the power amplifier devices according to the first and second embodiments described above. However, in order to reduce the through current when there is no signal, the switching operation of the push-pull circuit is stopped by stopping the supply of the clock signal instead of lowering the frequency of the clock signal supplied to the PWM modulator 11. It is intended to be stopped.
[0225]
This is because, even with a so-called class D amplifier having the same configuration, a change in the frequency of the clock signal CLK does not cause noise due to a difference in circuit elements to be used, or a slight change in the frequency of the clock signal CLK. Considering that it is possible to configure a change in the frequency of the clock signal CLK as quickly as possible when such a class D amplifier is used, it is possible to configure a change in the frequency of the clock signal CLK as quickly as possible. It was done.
[0226]
[Example when the power amplifier has a full bridge configuration]
FIG. 14 is a diagram for explaining the AV amplifier device according to the third embodiment. In the AV amplifier device of the third embodiment shown in FIG. 14, the same components as those of the AV amplifier device of the first embodiment shown in FIG. Detailed description is omitted.
[0227]
As shown in FIG. 14, the AV amplifier device according to the third embodiment supplies the clock signal CLK to the PWM modulator 11 through a switch circuit (described as SW in FIG. 14) 25. It was done. The switching of the switch circuit 25 is controlled by the microcomputer 20D.
[0228]
The clock generator 12 is configured similarly to the clock generator 12 of the above-described first embodiment. However, in the second embodiment, when power is supplied to the AV amplifier apparatus and the AV amplifier apparatus is operated, the clock signal CLK from the clock generator 12 always has a constant frequency. .
[0229]
In the third embodiment, a microcomputer 20D has the same configuration as the microcomputer 20 of the above-described first embodiment. However, the microcomputer 20D of the AV amplifier device according to the third embodiment detects a signal period and a non-signal period in the same manner as the microcomputer 20 according to the first embodiment described above. , The switching of the switch circuit 25 can be controlled.
[0230]
That is, in the third embodiment, in the signal period and the subsequent no-signal detection period, the microcomputer 20D turns on the switch circuit 25 and directly converts the clock signal CLK from the clock generation unit 12 into the PWM signal. To the unit 11. However, when the microcomputer 20 D detects that the non-signal period has entered, the microcomputer 20 D turns off the switch circuit 25 so that the clock signal CLK from the clock generator 12 is not supplied to the PWM modulator 11.
[0231]
As a result, the clock signal CLK is not supplied to the PWM modulator 11 during the non-signal period except for the no-signal detection period that is a predetermined time after the audio signal to be processed has disappeared. The process is stopped, and the output of the PWM signal from the PWM modulator 11 is stopped.
[0232]
In this case, when the PWM signal is not supplied from the PWM modulator 11 to the drive circuits 13 and 14, no drive pulse is formed in the drive circuits 13 and 14, so that the switching operation of the push-pull circuits 15 and 16 is stopped and Since no current is generated, power consumption during the no-signal period can be reduced as a result.
[0233]
Then, as described above, if the supply of the clock signal CLK to the PWM modulator 11 is stopped by the microcomputer 20C detecting the non-signal period and turning off the switch circuit 25, A mute control signal MCT for turning on the mute function is supplied to the circuit 23 to operate the mute function.
[0234]
After the operation of the PWM modulator 11 is stopped, the microcomputer 20D controls the mute circuit 23 to turn off the mute function after a period in which other circuit parts are affected. The signal MCT is supplied to stop the mute function.
[0235]
In this way, by switching the switch circuit 25, the operation of each circuit portion becomes unstable under the influence of the switching circuit 25, and the sound is not emitted from the speaker 19 during a period in which abnormal noise may be generated. Thus, even when abnormal noise occurs, the user can be prevented from listening to the noise.
[0236]
Of course, even when the switch circuit 25 is turned on from off, switching is performed from a predetermined time before the switching, and a mute period is set even in a predetermined period until the operation of each circuit portion is stabilized, Perform mute.
[0237]
In other words, when the switching of the switch circuit 25 is performed, each circuit portion is configured to mute during a period in which the switching may be affected by the switching. This ensures that abnormal sounds that may be generated due to the influence of the switching of the switch circuit 25 are not emitted from the speaker.
[0238]
Also in the third embodiment, as in the first embodiment, each of the audio signal Pin, the video signal Vin, and the other signal Cin is delayed by a predetermined time by the synchronous delay circuit 22. In this way, the beginning of the reproduced sound is prevented from being cut off, and no inconvenience such as a shift in the relationship between the audio signal and other signals is caused.
[0239]
As described above, the AV amplifier device according to the third embodiment controls the supply of the clock signal CLK to the PWM modulator 11 so that the drive pulse is not supplied to the push-pull circuit when there is no signal. The through current is prevented from being generated during the no-signal period to reduce the power consumption, and the user listens to an abnormal sound that may be generated when the supply of the clock signal CLK is switched to the supply stop. It is something that has not been done.
[0240]
Further, in the case of the AV amplifier device according to the third embodiment shown in FIG. 14, the mute is performed by the mute circuit 23 provided between the low-pass filter 18 and the speaker 19, but is not limited thereto. Not something. In FIG. 14, a mute function may be mounted on the PWM modulator 11 and this may be controlled by a control signal Mu1 from the microcomputer 20C. Further, a mute function may be provided in the drive circuits 13 and 14 and controlled by a control signal Mu2 from the microcomputer 20C.
[0241]
In the case of the AV amplifier device shown in FIG. 14, similarly to the case of the AV amplifier device of the first embodiment, mute is performed based on other signals such as command signals, video signals, and the like, that is, related signals. A period can also be set.
[0242]
[Example when the power amplifier part has a half-bridge configuration]
In FIG. 14, the power amplifier portion of the AV amplifier device has a full bridge configuration. However, a half bridge configuration as shown in FIG. 15 can of course be used.
[0243]
FIG. 15 is a diagram for explaining an AV amplifier device in which the output stage of the power amplifier portion has a so-called half-bridge configuration. In FIG. 15, the same reference numerals are given to the same or substantially the same components as those of the power amplifier device shown in FIG. 14.
[0244]
As shown in FIG. 15, the power amplifier device of this example does not have a processing system for the PWM signal PB whose pulse width is set to the 2's complement of the level indicated by the audio signal Pin. That is, as shown in FIG. 15, the AV amplifier device of this example is formed using one push-pull circuit 15, and a frequency divider is provided between the PWM modulation unit 11 and the drive circuit 13. 31 are provided.
[0245]
Also, in the case of the AV amplifier device having the half-bridge configuration shown in FIG. 15, similarly to the case of the AV amplifier device having the full-bridge configuration shown in FIG. The clock signal CLK from the generation unit 12 is not supplied to the PWM modulation unit 11, and the switching operation of the push-pull circuit 15 during the non-signal period except the non-signal detection period is stopped to prevent the generation of a through current, thereby reducing the consumption. Power savings can be achieved.
[0246]
When switching the switch circuit 25, audio is muted during a period from a predetermined point in time before the switching to a time when the switching is completed and each circuit portion operates stably. It is possible to prevent the user from hearing abnormal noise that may be generated due to the frequency change.
[0247]
In addition to the muting performed by the mute circuit 23, the PWM modulation unit 11 and the drive circuit 13 may be provided with a mute function and controlled by controlling the mute function.
[0248]
Also, in the case of the AV amplifier device shown in FIG. 15, similarly to the case of the AV amplifier device of the first embodiment, a mute period is set based on a video signal or a related signal that is another signal. You can also
[0249]
In the AV amplifier device according to the above-described embodiment, the delay amount DL of the audio signal Pin, the video signal Vin, and the other signal Cin depends on the characteristics of the circuit used in the D-class amplifier and the like. When changing or controlling the supply, a sufficient time may be set so that the circuit portion that processes the audio signal is not affected by the change in the frequency or the control of the supply.
[0250]
Further, in the AV amplifier apparatus according to the above-described embodiment, when it is determined that there is no signal, it is determined that there is no signal after the low signal level period has continued for a predetermined time or more. After the supply of the input signal is stopped, such as the period between the audio signal of one song and the audio signal of another song that follows, there is no signal during the period in which the supply of the input signal is likely to be restarted. This is to prevent detection as a period.
[0251]
Further, in each of the above-described embodiments, the case where the power amplifier device according to the present invention is applied to an AV amplifier device has been described as an example. In the case of a full-bridge power amplifier device, for example, it is suitable for use in a multifunctional and high-performance AV amplifier device used indoors such as at home.
[0252]
Further, in the case of a power amplifier device having a half-bridge configuration, since the configuration is simple, in addition to an AV amplifier device, a low-priced audio device or an AV device, or a case where the power amplifier device is incorporated in a portable audio device, etc. It is suitable for use in.
[0253]
When processing audio signals of two channels on the left and right, each of the power amplifiers described above is required for two channels on the left and right. However, the configuration does not change between the left and right channels.
[0254]
Further, the sampling frequency of the audio signal and the value of the carrier frequency based on the sampling frequency used in the above-described embodiment are merely examples, and can correspond to various values.
[0255]
In each of the above embodiments, the power supply voltage is a so-called one-sided power supply in any case. However, the present invention is not limited to this, and a positive / negative power supply may be used.
[0256]
Further, in the above-described embodiment, the case where the input signal which is an audio signal is PWM-modulated has been described as an example, but the present invention is not limited to this. The present invention can also be applied to a power amplifier device that modulates an input signal by PNM (Pulse Number Modulation).
[0257]
【The invention's effect】
As described above, according to the power amplifier device of the present invention, it is possible to prevent a noise such as a clock signal or the like that may be generated when controlling the supply of the frequency or the like from being emitted.
[0258]
Further, even when the abnormal sound is not emitted, no inconvenience such as the beginning of the reproduced sound is generated in the reproduction of the input audio signal. Moreover, other signals supplied in association with the input audio signal do not disturb the association with the input audio signal.
[Brief description of the drawings]
FIG. 1 is a diagram for explaining a first embodiment of a power amplifier device according to the present invention.
FIG. 2 is a block diagram for explaining an example of a clock generation unit of the power amplifier device shown in FIG.
FIG. 3 is a diagram for explaining an operation of the power amplifier device shown in FIG. 1;
FIG. 4 is a diagram for explaining an operation of the power amplifier device shown in FIG. 1;
FIG. 5 is a diagram for explaining an operation of the power amplifier device shown in FIG. 1;
FIG. 6 is a diagram for explaining an operation of the power amplifier device shown in FIG. 1;
FIG. 7 is a diagram for explaining another example of the first embodiment of the power amplifier device according to the present invention.
FIG. 8 is a diagram for explaining another example of the first embodiment of the power amplifier device according to the present invention;
FIG. 9 is a diagram for explaining another example of the first embodiment of the power amplifier device according to the present invention.
FIG. 10 is a diagram for explaining another example of the first embodiment of the power amplifier device according to the present invention.
FIG. 11 is a diagram for explaining another example of the first embodiment of the power amplifier device according to the present invention.
FIG. 12 is a diagram for explaining a power amplifier device according to a second embodiment of the present invention;
FIG. 13 is a diagram for explaining another example of the second embodiment of the power amplifier device according to the present invention.
FIG. 14 is a diagram for explaining a second embodiment of the power amplifier device according to the present invention.
FIG. 15 is a diagram for explaining another example of the second embodiment of the power amplifier device according to the present invention.
FIG. 16 is a diagram for explaining a configuration example of a conventional power amplifier device called a so-called class D amplifier.
FIG. 17 is a waveform chart for explaining the operation of the conventional power amplifier device shown in FIG.
FIG. 18 is a waveform chart for explaining the operation of the conventional power amplifier device shown in FIG.
[Explanation of symbols]
11, 11A PWM modulation unit, 12, 12A clock generation unit, 13, 14 DRV (drive circuit), 13A, 14A DRV (drive circuit), 15, 16 push-pull circuit, 17, 18 low-pass filter , 19: speaker, 20, 20A, 20B, 20D: input detector (microcomputer), 21: selector, 22: synchronous delay circuit, 23: mute circuit, 24: SW (switch circuit), 121: crystal oscillator, 122: phase comparison circuit, 123: loop filter, 124: VCO, 125: frequency divider, Tin: input terminal, TPWR: power supply terminal, 31: capacitor, Q11, Q12: FET (field effect transistor), Q13, Q14 ... FET (field effect transistor), outV: video output terminal, outC: other signal output terminal

Claims

Pulse modulation means for converting an input audio signal into a pulse modulation signal indicating the quantization level and outputting the signal;
Switching means configured by a pair of switching elements being push-pull connected;
A drive unit that converts the pulse modulation signal output from the pulse modulation unit to a pair of drive pulses having mutually opposite levels and supplies the pair of drive pulses to the pair of switching elements of the switching unit;
Frequency changing means for changing the frequency of the drive pulse supplied to the pair of switching elements at a stage preceding the switching means;
Muffling means for preventing sound from being emitted from a speaker emitting sound corresponding to the input audio signal amplified by the switching means,
When the frequency of the drive pulse is changed by the frequency changing unit, a muffling control is performed to control the muffling unit so that sound is not emitted from a speaker during a predetermined muffling period from a time before the start of the frequency change. Control means;
And a signal delay unit provided before the pulse modulation unit and delaying the input audio signal by a time corresponding to the mute period.

The power amplifier device according to claim 1,
Comprising a detecting means for detecting the presence or absence of the input audio signal,
The power amplifier device, wherein the frequency changing means changes the frequency of the drive pulse when the detecting means detects a change in the presence or absence of the input audio signal.

The power amplifier device according to claim 1,
Capable of receiving a supply of an associated signal associated with the input audio signal,
Comprising a related signal detection means for detecting the presence or absence of the related signal,
The frequency changing unit, when the change of the presence or absence of the related signal is detected by the related signal detecting unit, changes the frequency of the drive pulse,
The power amplifier device, wherein the signal delay unit delays the input audio signal and the related signal by a time corresponding to the mute period.

The power amplifier device according to claim 1,
Capable of receiving a supply of an associated signal associated with the input audio signal,
It comprises a specific related signal detecting means for detecting a specific related signal among the related signals,
The frequency changing means, when the specific related signal is detected by the specific related signal detecting means, changes a frequency of the drive pulse.
The power amplifier device, wherein the signal delay unit delays the input audio signal and the related signal by a time corresponding to the mute period.

The power amplifier device according to claim 1,
An instruction input receiving means for receiving an instruction input from the user is provided,
The power amplifier device, wherein the instruction input receiving means changes the frequency of the drive pulse when the predetermined instruction input is received through the instruction input receiving means.

Pulse modulation means for converting an input audio signal into a pulse modulation signal indicating the quantization level and outputting the signal;
Switching means configured by a pair of switching elements being push-pull connected;
A drive unit that converts the pulse modulation signal output from the pulse modulation unit to a pair of drive pulses having mutually opposite levels and supplies the pair of drive pulses to the pair of switching elements of the switching unit;
Supply limiting means for switching between supply / stop of the drive pulse supplied to the pair of switching elements;
Muffling means for preventing sound from being emitted from a speaker emitting sound corresponding to the input audio signal amplified by the switching means,
When the supply / stop of the drive pulse is switched by the supply limiting unit, the mute unit is controlled to output a sound from the speaker during a predetermined mute period from the time before the start of the processing for switching. Silence control means for preventing sound emission;
And a signal delay unit provided before the pulse modulation unit and delaying the input audio signal by a time corresponding to the mute period.

The power amplifier device according to claim 6, wherein
Comprising a detecting means for detecting the presence or absence of the input audio signal,
The power amplifier device, wherein the supply limiting unit switches between supply / supply stop of the drive pulse when the detection unit detects a change in the presence or absence of the input audio signal.

The power amplifier device according to claim 6, wherein
Capable of receiving a supply of an associated signal associated with the input audio signal,
Comprising a related signal detection means for detecting the presence or absence of the related signal,
The supply restricting means switches between supply / supply stop of the drive pulse when the related signal detection means detects a change in the presence or absence of the related signal.
The power amplifier device, wherein the signal delay unit delays the input audio signal and the related signal by a time corresponding to the mute period.

The power amplifier device according to claim 6, wherein
Capable of receiving a supply of an associated signal associated with the input audio signal,
It is provided with specific related signal detecting means for detecting a specific related signal among the related signals, and the supply limiting means detects the specific related signal by the specific related signal detecting means. To switch between supply / supply stop,
The power amplifier device, wherein the signal delay unit delays the input audio signal and the related signal by a time corresponding to the mute period.

The power amplifier device according to claim 6, wherein
An instruction input receiving means for receiving an instruction input from the user is provided,
The power amplifier device, wherein the supply restricting means switches between supply / supply stop of the drive pulse when the predetermined instruction input is received through the instruction input receiving means.

An input audio signal and a power amplifier device that receives supply of a related signal associated with the input audio signal and performs power amplification on the input audio signal,
Pulse modulation means for converting an input audio signal into a pulse modulation signal indicating the quantization level and outputting the signal;
Switching means configured by a pair of switching elements being push-pull connected;
A drive unit that converts the pulse modulation signal output from the pulse modulation unit to a pair of drive pulses having mutually opposite levels and supplies the pair of drive pulses to the pair of switching elements of the switching unit;
Muffling means for preventing sound from being emitted from a speaker emitting sound corresponding to the input audio signal amplified by the switching means,
The state of the related signal, or related signal detecting means for detecting information indicated by the related signal,
Mute control means for controlling the mute means so as not to emit sound from the speaker during a predetermined mute period from a time determined based on the detection result in the related signal detection means,
A power amplifier device, provided before the pulse modulation unit, and comprising a signal delay unit for delaying the input audio signal and the related signal by a time corresponding to the mute period.

Pulse modulation means for converting an input audio signal into a pulse modulation signal indicating the quantization level and outputting the signal;
Switching means configured by a pair of switching elements being push-pull connected;
A drive unit that converts the pulse modulation signal output from the pulse modulation unit to a pair of drive pulses having mutually opposite levels and supplies the pair of drive pulses to the pair of switching elements of the switching unit;
Muffling means for preventing sound from being emitted from a speaker emitting sound corresponding to the input audio signal amplified by the switching means,
Instruction input receiving means for receiving an instruction input from the user;
When the predetermined instruction input is received through the instruction input receiving means, the mute means is controlled so that sound is not emitted from the speaker during a predetermined mute period from a time point determined based on the reception time point. Mute control means,
A power amplifier device, provided before the pulse modulation unit, and comprising a signal delay unit for delaying the input audio signal and the related signal by a time corresponding to the mute period.