【０００１】
【発明の属する技術分野】
本発明は、エリアアレイ型半導体装置に関し、特に、融点の高いはんだでのはんだ付け時に、エリアアレイ型半導体装置の反りを防止する事に関する。
【０００２】
【従来の技術】
近年、携帯電話やビデオカメラの様な携帯用機器は、高機能化及び小型化となり、これらに使用される各種半導体装置は、薄くて小型の物が要求され、この要求に対応した多ピン用の各種半導体装置のパッケージ構造として、接続端子として表面に複数のはんだボールを格子状に配置して突出せしめた、ボールグリッドアレイ（以下エリアアレイと称す）と称されるエリアアレイ型半導体装置が提案されている。
【０００３】
このエリアアレイ型半導体装置の一つに、半導体チップを回路配線を有する回路配線基板（以下インターポーザーと称す）に電気的に接続した後、耐汚染、耐湿気等を考えて、封止材にて封止されている。この封止材にはセラミックやプラスチック材料が有るが、量産性やコスト面からプラスチック材を用いたトランスファーモールド成型法によるパッケージングが広く採用されている。
【０００４】
プラスチック材で封止されたエリアアレイ型半導体装置は、ガラスエポキシ配線基板に代表される様なホスト側の回路配線基板（以下マザーボードと称す）にはんだ付けされるのが一般的である。また、この時のはんだ付けには、従来は鉛の入った鉛共晶はんだが使用されており、はんだの融点も１８３℃と低くエリアアレイに加わる熱ストレスも比較的小さく、大きな問題も発生しなかった。
【０００５】
しかし、近年の環境問題から、はんだ材も鉛を含まない鉛フリー材の導入が叫ばれ、使用が増加してきた。
【０００６】
この鉛フリーはんだの使用によって、接合信頼性の高いはんだでは融点が２２０℃前後と高く、これによってエリアアレイ型半導体装置に加わる熱ストレスが増大し、この為、マザーボードへのはんだ付け時に、エリアアレイ型半導体装置に反りが発生し、その結果はんだブリッジが発生し、はんだ接合信頼性を低下させている。また、この不良によるコストアップも来たしている。
【０００７】
【発明が解決しようとする課題】
この問題を回避する最も効果的な一つの方法は、インターポーザーの熱膨張係数とエリアアレイ型半導体装置を汚染や湿気から守る為に施される封止樹脂（以下モールド樹脂と称す）の熱膨張係数を同一にする事である。しかしながら、前者と後者の材料組成が違う事や、構成も違い両者を同一にする事は困難である。
【０００８】
このエリアアレイ型半導体装置に於いては、インターポーザー上にＩＣチップが搭載され、ＩＣチップの端子とインターポーザーの接続端子を金属ワイヤーでボンディングした後、汚染や湿気、また、熱的保護等を兼ねモールド樹脂でモールディングされるのが一般的であり、特に熱や湿気を考慮した従来品を図５に示すが、この時のモールド樹脂１３は厚めに、しかも、インターポーザー（基板）１０のサイズに近い状態にモールディングされている。
【０００９】
このモールディングされたエリアアレイ型半導体装置は、インターポーザーとモールド樹脂の両者間の材料や構成によって熱膨張係数が違い、はんだ付け時の熱で反りが発生している。
【００１０】
従来のはんだ付けでは、鉛共晶はんだ材によるはんだ付けの為、はんだ付け温度が比較的低かった為、インターポーザーとモールド樹脂間の熱膨張差が小さく、これによって反りの発生が小さく押さえられていた。
【００１１】
近年では製品機能等から、パッケージサイズの大きいものや、パッケージサイズが小さい反面接合部のピッチの狭いものが使用されつつある。
【００１２】
しかし、はんだ付け材料は環境問題から低融点の鉛共晶はんだから高融点の鉛フリーはんだに変わりつつあり、これによってはんだ付け作業温度の上昇を来たし、これが上記エリアアレイ型半導体装置に反りを来たし、エリアアレイ型半導体装置のはんだ付け時に、はんだブリッジが発生していた。
【００１３】
従って本発明は、前記実状に鑑みてなされたもので、エリアアレイ型半導体装置の特性を変える事無く、僅かにモールド樹脂のパッケージ形状を変える事で、エリアアレイ型半導体装置の反りを抑える事が出来、はんだブリッジ不良を無くすことができ、はんだ付け信頼性の高いエリアアレイ型半導体装置を提供する事を目的とする。
【００１４】
【課題を解決するための手段】
本発明のエリアアレイ型半導体装置の特徴は、インターポーザー上に搭載されたＩＣチップとをワイヤリングした後、ＩＣチップや導体ワイヤー等を封止するモールド樹脂にてパッケージングしたエリアアレイ型半導体装置に於いて、インターポーザー上にモールド樹脂をパッケージングした時、この両者の材料組成や構成によってはんだ付け時の加熱で、エリアアレイ型半導体装置に反りが発生する事から、発明者は、上記両者の熱膨張係数差による影響が最も大きいと考えると共に、エリアアレイ型半導体装置の構造を大きく変える事無く反りを低減出来る手段として、モールド樹脂のパッケージング時にモールド樹脂の外周部側に切り込み部を設け、モールド樹脂の熱膨張を分散させる事でインターポーザーの反りを小さくしようとするものである。
【００１５】
また、モールド樹脂の外周部側の切り込みは、各辺の中央部に１箇所もしくは各辺に複数箇所設けられており、その切り込み部の切り込み量は中央部が大きく、複数箇所形成では中央部が大きく各辺の端部側へ向け小さく形成されている。
【００１６】
また望ましくは、前記モールド樹脂の外周部側の切り込み部が、はんだ付け時の熱応力によるクラック発生を防止出来る様に、切り込み先端部分にはアールが形成されている。
【００１７】
係る構成によれば、高融点のはんだ材によるはんだ付けに於いて、高温時にモールド樹脂が熱膨張しても切り込み部で緩和され、インターポーザーの熱膨張量との差が無くなり、エリアアレイ型半導体装置の反りが大幅に改善され、はんだ付け時のはんだブリッジ不良が無くなり、はんだ付け信頼性の高いエリアアレイ型半導体装置を提供する事が出来る。
【００１８】
以上、本発明を整理して要約すれば以下の構成に集約できる。
【００１９】
（１）回路配線を有する回路配線基板と、前記回路配線基板上に半導体チップを搭載し、
前記回路配線基板の回路配線と半導体チップを電気的に接続した後、半導体チップを封止する封止樹脂でパッケージングされた半導体装置に於いて、封止樹脂の形成時に、各辺に切り込み部が形成されている事を特徴とするエリアアレイ型半導体装置。
【００２０】
（２）半導体チップを封止する封止樹脂でパッケージングされたエリアアレイ型半導体装置に於いて、封止樹脂の形成時に、各辺の中央部に切り込み部が形成されている事を特徴とする前記（１）記載のエリアアレイ型半導体装置。
【００２１】
（３）半導体チップを封止する封止樹脂でパッケージングされたエリアアレイ型半導体装置に於いて、封止樹脂の形成時に、各辺に複数箇所の切り込み部が形成されている事を特徴とする前記（１）記載のエリアアレイ型半導体装置。
【００２２】
（４）半導体チップを封止する封止樹脂でパッケージングされたエリアアレイ型半導体装置に於いて、封止樹脂の形成時に、各辺に複数箇所の切り込み部が形成されると共に、切り込み量は各辺の中央部を大きくし、各辺の端部方向に切り込み量を順次小さく形成されている事を特徴とする前記（１）記載のエリアアレイ型半導体装置。
【００２３】
（５）封止樹脂の形成時に、各辺の切り込み部の先端形状が、円弧状に形成されている事を特徴とする前記（１）記載のエリアアレイ型半導体装置。
【００２４】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて詳細に説明する。
【００２５】
図１は、本発明のエリアアレイ型半導体装置の最も基本的な一実施例を示したもので、（ａ）は平面図、（ｂ）は断面図である。
【００２６】
図１に示す本発明のエリアアレイ型半導体装置は、ＢＴレジン等の耐熱性の高い樹脂をガラスクロスに含浸した絶縁性のインターポーザー（基板）１０の表面に、図示しない信号線やＩＣチップ１１と電気的に接続するための接続用ランドの回路配線が形成されたものに、ＩＣチップ１１を中央部に搭載し、インターポーザー（基板）１０の図示しない接続ランドとＩＣチップ１１の図示しない接続ランドとを金属ワイヤー１２でワイヤーボンディングした後、ＩＣチップ１１の耐湿気や耐汚染性及び熱的保護、また、金属ワイヤー１２の機械的保護等を兼ねて、これらの全面にモールド樹脂１３でモールディングしている。
【００２７】
また、このモールド樹脂１３は、ＩＣチップ１１や金属ワイヤー１２の全面を完全に封止すると共に、インターポーザー（基板）１０の外周部近傍迄モールディングされるが、このモールド樹脂１３のモールディング用金型には、外周部の各辺の中央部には切り込み部１４が形成される様に加工されており、モールディング後は、図１の（ａ）に示す形状となる。
【００２８】
高温時に高熱膨張量を来たしていたモールド樹脂１３が、前記の様にモールディングによって切り込み部１４が形成された事で、加熱に於けるモールド樹脂１３の膨張が分散される為、熱膨張量が半減される事になり、インターポーザー（基板）１０との熱膨張差が無くなる為、インターポーザー（基板）１０の反りを抑えられる。
【００２９】
尚、最終的なエリアアレイ型半導体装置として作り上げるには、インターポーザー（基板）１０のＩＣチップ１１搭載面の反対側面に形成された、はんだ接合用銅箔ランド１５にクリームはんだやフラックスを供給し、図示しない所定球径のはんだを搭載後、加熱溶融してはんだボール１６を形成して、エリアアレイ型半導体装置が完成される。
【００３０】
ここで、モールド樹脂１３の外周部の切り込み部１４であるが、耐湿気や耐汚染性及び熱的保護、また、機械的保護効果を得るために、切り込み部１４の切り込み量は極力小さくする事が好ましいが、反面、はんだ付け時の加熱によりインターポーザー（基板）１０の反りが大きくなる。
【００３１】
そこで、本発明の第１の実施例は、上記を考慮して切り込み部１４を図１の（ａ）に示す様に各辺の中央部に設けると共に、切り込み部１４の切り込みとして、エリアアレイ型半導体装置のサイズに応じて、切り込み幅を１〜３ｍｍに、また、切り込み深さはインターポーザー（基板）１０に設けられた金属ワイヤー１２を接続する図示しない接続ランドの最外部から、外周２〜５ｍｍ、好ましくは２〜３ｍｍ残して切り込む事が望ましい。
【００３２】
また本発明の第２の実施例として、図２に示すように、モールド樹脂１３の切り込み部１３ａ、１３ｂ、１３ｎと複数箇所に設ける事で、加熱に於けるモールド樹脂１３の膨張が分散される為、熱膨張量が大幅に減少し、インターポーザー（基板）１０の反りを抑えられ、はんだ付け時のはんだブリッジ不良が無くなり、はんだ付け信頼性の高いものが得られる。
【００３３】
また、エリアアレイ型半導体装置のサイズがより大きくなる事に対して、より有効的なものとして考えられたものが、図３に示すものであり、モールド樹脂１３の切り込み部２０ａが本発明の第１実施例同様の切り込み量で最も深く、２０ｂから２０ｃへと順次切り込み量を浅くし、インターポーザー（基板）１０の反りを抑える事は勿論のこと、熱的、機械的応力にも耐えられる事を特徴としている。
【００３４】
また、前記各実施例に於けるモールド樹脂１３の切り込み形状は、切り込みの先端が角張っている場合、モールディング成形時の加工ストレスやはんだ付け時の熱ストレス等によって、モールド樹脂１３にクラックが入る可能性がある。
【００３５】
この為、切り込み形状を図４に示す如く、先端がアール付き切り込み部３３となる様に０．５〜５．０ｍｍ内、好ましくは０．５〜１．５ｍｍのアールを形成する事が望ましい。
【００３６】
（実施例１）
本発明の実施例を図面に沿って説明する。図１が本発明を実施した時のエリアアレイ型半導体装置で、（ａ）が平面図（ｂ）がその断面図である。
【００３７】
本発明のエリアアレイ型半導体装置は、ＢＴレジン等の耐熱性の高い樹脂をガラスクロスに含浸した絶縁性のインターポーザー（基板）１０の表面に、図示しない信号線や、電気的に接続するための接続用ランドの回路配線が形成された上にＩＣチップ１１を中央部に搭載し、インターポーザー（基板）１０の図示しない接続ランドとＩＣチップ１１の図示しない接続ランドとを金属ワイヤー１２でワイヤーボンディングした後、ＩＣチップ１１の耐湿気や耐汚染性及び熱的保護、また、金属ワイヤー１２の機械的保護等を兼ねて、これらの全面にモールド樹脂１３でモールディングする金型に於いて、図１の（ａ）に示す形状に加工された金型、即ち、切り込み寸法で切り込み幅を２ｍｍ、また、切り込み深さが８ｍｍに加工されたものを用い、モールド樹脂１３をモールディングする。
【００３８】
さらに、このインターポーザー（基板）１０の下面には接続ランド１５が設けられており、所定粒径を有するはんだにフラックスを塗布し、この接続ランド１５上に載せて加熱溶融し、はんだボール１６を形成したものが図１の（ｂ）である。
【００３９】
上記工程で製造された本発明のエリアアレイ型半導体装置と、図５に示す従来型のエリアアレイ型半導体装置を用い、図示しない２００＊２００ｍｍ角のテスト用ボードの中央部に、エリアアレイ型半導体装置のはんだボール１６と同一ピッチで形成された接続ランド上に、印刷版にて鉛フリーはんだ材のクリームはんだを供給し、両エリアアレイ型半導体装置をそれぞれ搭載した後、規定のはんだ付けプロファイルにてはんだ付けを行い、エリアアレイ型半導体装置のブリッジの発生数とその時の反り量を比較した。
２．テスト用ボード
・サイズ ：２００＊２００ｍｍ
・配置 ：中央部
・搭載数 ：１ケ
３．はんだ付けプロファイル（リフローはんだ付け）
・はんだ付け部ピーク温度：２３５℃
４．テスト個数
・本発明品 ：５０ケ
・従来品 ：２０ケ
【００４０】
上記条件にてはんだ付けを行った結果を、表１に示す。
【００４１】
【表１】
【００４２】
これらの結果から、エリアアレイ型半導体装置のモールド樹脂１３をモールディングする時、各辺に切り込み部１４を設ける事で、はんだ付け時の熱によるインターポーザー（基板）１０の反りを大幅に抑制でき、はんだブリッジを大幅に削減する事が出来た。
【００４３】
（実施例２）
第２の実施例として、図３に示す様にモールディング用金型を加工し、モールド樹脂１３を実施例１同様に形成した。
【００４４】
尚、本実施例では、切り込み数を各辺に５箇所設けており、その切り込み寸法の切り込み幅は、実施例１と同様の寸法としているが、切り込み深さの各辺中央部を８ｍｍとし、端部側方向に従い順次切り込み深さを小さく、その寸法は、中央部から二番目を７ｍｍ、３番目を６ｍｍに、また、切り込みのピッチは５ｍｍとしている。
【００４５】
実施例１同様の条件ではんだ付けを行い、エリアアレイ型半導体装置のブリッジの発生数とその時の反り量を比較した。
【００４６】
結果を、表２に示す。
【００４７】
【表２】
【００４８】
これらの結果から、エリアアレイ型半導体装置のモールド樹脂１３をモールディングする時、図３の如く各辺に切り込み部２０ａ、２０ｂ，２０ｃと複数箇所設ける事で、はんだ付け時の熱によるインターポーザー（基板）１０の反りを大幅に抑制でき、はんだブリッジを無くす事が出来た。
【００４９】
【発明の効果】
以上の如く本発明によれば、融点の高いはんだ組成ではんだ付けする場合、高温側でエリアアレイ型半導体装置の反りが大きく発生していたが、この反りを大幅に低減する事が出来る。
【００５０】
また、本発明に係るエリアアレイ型半導体装置に於いて、はんだ付け時の高温側での反りが低減される事で、エリアアレイ型半導体装置の外周部に発生していた、はんだ接合部のはんだブリッジ不良が無くなり、はんだ付け信頼性の高いエリアアレイ型半導体装置を提供出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示すもので、（ａ）は平面図、（ｂ）は断面図
【図２】本発明の第２の実施例を示す平面図
【図３】本発明の第３の実施例を示す平面図
【図４】本発明の第４の実施例を示す平面図
【図５】従来のエリアアレイ型半導体装置を示す平面図
【符号の説明】
１０ インターポーザー（基板）
１１ ＩＣチップ
１２ 金属ワイヤー
１３ モールド樹脂
１４（１４ａ、１４ｂ、１４ｎ） 切り込み部
１５ 銅箔ランド
１６ はんだボール
２０（２０ａ、２０ｂ、２０ｃ） 切り込み部
３３ アール付き切り込み部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an area array type semiconductor device, and more particularly, to prevention of warpage of an area array type semiconductor device when soldering with high melting point solder.
[0002]
[Prior art]
In recent years, portable devices such as mobile phones and video cameras have become more sophisticated and smaller, and various semiconductor devices used in these devices have been required to be thinner and smaller. As a package structure of various semiconductor devices, an area array type semiconductor device called a ball grid array (hereinafter, referred to as an area array), in which a plurality of solder balls are arranged in a grid on the surface as connection terminals and protruded, is proposed. Have been.
[0003]
After electrically connecting a semiconductor chip to a circuit wiring board having circuit wiring (hereinafter referred to as an interposer) in one of the area array type semiconductor devices, a sealing material is formed in consideration of contamination resistance and moisture resistance. And sealed. Although there are ceramics and plastic materials for this sealing material, packaging by a transfer molding method using a plastic material is widely adopted from the viewpoint of mass productivity and cost.
[0004]
An area array type semiconductor device sealed with a plastic material is generally soldered to a host-side circuit wiring board (hereinafter, referred to as a motherboard) typified by a glass epoxy wiring board. Conventionally, lead eutectic solder containing lead is used for soldering at this time, and the melting point of the solder is as low as 183 ° C., the thermal stress applied to the area array is relatively small, and a serious problem occurs. Did not.
[0005]
However, due to recent environmental problems, the use of lead-free solder materials that do not contain lead has been called for, and their use has been increasing.
[0006]
Due to the use of the lead-free solder, the melting point of a solder having high bonding reliability is as high as about 220 ° C., which increases the thermal stress applied to the area array type semiconductor device. The type semiconductor device is warped, and as a result, a solder bridge is generated, which lowers the solder joint reliability. In addition, costs have risen due to this defect.
[0007]
[Problems to be solved by the invention]
One of the most effective ways to avoid this problem is the thermal expansion coefficient of the interposer and the thermal expansion of the sealing resin (hereinafter referred to as mold resin) applied to protect the area array type semiconductor device from contamination and moisture. It is to make the coefficient the same. However, it is difficult to make the former and the latter different in the material composition or the composition and the two.
[0008]
In this area array type semiconductor device, an IC chip is mounted on an interposer. After bonding a terminal of the IC chip and a connection terminal of the interposer with a metal wire, contamination, moisture, thermal protection, etc. are performed. FIG. 5 shows a conventional product in which heat and moisture are particularly taken into consideration, and the molding resin 13 is thicker and the size of the interposer (substrate) 10 is particularly large. Molded to a state close to.
[0009]
This molded area array type semiconductor device has a different coefficient of thermal expansion depending on the material and configuration between the interposer and the mold resin, and warpage occurs due to heat during soldering.
[0010]
In conventional soldering, since the soldering temperature was relatively low due to the soldering with the lead eutectic solder material, the difference in thermal expansion between the interposer and the mold resin was small, thereby suppressing the occurrence of warpage. Was.
[0011]
In recent years, due to product functions and the like, packages having a large package size and packages having a small package size and a narrow pitch at the joint portion are being used.
[0012]
However, soldering materials are changing from low-melting-point lead eutectic solder to high-melting-point lead-free solder due to environmental problems, which has led to an increase in soldering work temperature, which has warped the area array type semiconductor device. At the time of soldering the area array type semiconductor device, a solder bridge has been generated.
[0013]
Therefore, the present invention has been made in view of the above circumstances, and it is possible to suppress the warpage of the area array type semiconductor device by slightly changing the package shape of the mold resin without changing the characteristics of the area array type semiconductor device. It is an object of the present invention to provide an area array type semiconductor device which is capable of eliminating solder bridge defects and having high soldering reliability.
[0014]
[Means for Solving the Problems]
The feature of the area array type semiconductor device of the present invention is that, after wiring the IC chip mounted on the interposer, the area array type semiconductor device is packaged with a mold resin for sealing the IC chip, conductor wires and the like. Here, when the mold resin is packaged on the interposer, the area array type semiconductor device is warped by heating at the time of soldering due to the material composition and composition of the two, so the inventor has proposed the above both. Considering that the effect of the difference in thermal expansion coefficient is the largest, and as a means to reduce warpage without significantly changing the structure of the area array type semiconductor device, a notch is provided on the outer peripheral side of the mold resin when packaging the mold resin, Dispersing the thermal expansion of the mold resin to reduce the warpage of the interposer It is intended.
[0015]
In addition, the cut on the outer peripheral side of the mold resin is provided at one place at the center of each side or at a plurality of places at each side, and the cut amount of the cut is large at the center. It is formed large toward the end of each side.
[0016]
Desirably, a radius is formed at the leading end of the cut so that the cut at the outer peripheral side of the mold resin can prevent the occurrence of cracks due to thermal stress during soldering.
[0017]
According to such a configuration, in soldering with a high melting point solder material, even if the mold resin thermally expands at a high temperature, it is relaxed at the cut portion, and the difference with the thermal expansion amount of the interposer is eliminated, and the area array type semiconductor is removed. The warpage of the device is greatly improved, the solder bridge defect at the time of soldering is eliminated, and an area array type semiconductor device with high soldering reliability can be provided.
[0018]
As described above, the present invention can be summarized into the following configuration by organizing and summarizing the present invention.
[0019]
(1) a circuit wiring board having circuit wiring, and a semiconductor chip mounted on the circuit wiring board;
After electrically connecting the circuit wiring of the circuit wiring board and the semiconductor chip, in a semiconductor device packaged with a sealing resin for sealing the semiconductor chip, a notch is formed on each side when the sealing resin is formed. An area array type semiconductor device characterized by having a pattern formed thereon.
[0020]
(2) In an area array type semiconductor device packaged with a sealing resin for sealing a semiconductor chip, a notch is formed at the center of each side when the sealing resin is formed. The area array type semiconductor device according to the above (1).
[0021]
(3) In an area array type semiconductor device packaged with a sealing resin for sealing a semiconductor chip, a plurality of cut portions are formed on each side when the sealing resin is formed. The area array type semiconductor device according to the above (1).
[0022]
(4) In an area array type semiconductor device packaged with a sealing resin for sealing a semiconductor chip, when the sealing resin is formed, a plurality of cut portions are formed on each side and the cut amount is The area array type semiconductor device according to (1), wherein the central portion of each side is enlarged, and the cut amount is sequentially reduced in the direction of the end of each side.
[0023]
(5) The area array type semiconductor device according to the above (1), wherein, at the time of forming the sealing resin, the tip of the cut portion on each side is formed in an arc shape.
[0024]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0025]
FIGS. 1A and 1B show one of the most basic embodiments of the area array type semiconductor device of the present invention. FIG. 1A is a plan view and FIG. 1B is a sectional view.
[0026]
The area array type semiconductor device of the present invention shown in FIG. 1 has a signal line and an IC chip 11 (not shown) on a surface of an insulating interposer (substrate) 10 in which glass cloth is impregnated with a resin having high heat resistance such as BT resin. An IC chip 11 is mounted at the center on a circuit land of connection lands for electrical connection with the IC chip 11, and a connection land (not shown) of the interposer (substrate) 10 and a connection land (not shown) of the IC chip 11 After wire bonding to the land with the metal wire 12, the entire surface of the IC chip 11 is molded with a mold resin 13 to also provide moisture and contamination resistance and thermal protection, as well as mechanical protection of the metal wire 12. are doing.
[0027]
The molding resin 13 completely seals the entire surface of the IC chip 11 and the metal wires 12 and is molded near the outer periphery of the interposer (substrate) 10. Is formed so that a cut portion 14 is formed at the center of each side of the outer peripheral portion, and after molding, it has a shape shown in FIG.
[0028]
The mold resin 13, which had a high thermal expansion at high temperature, has the cutouts 14 formed by molding as described above, so that the expansion of the mold resin 13 during heating is dispersed, so that the thermal expansion is reduced by half. As a result, the difference in thermal expansion from the interposer (substrate) 10 is eliminated, so that the warpage of the interposer (substrate) 10 can be suppressed.
[0029]
In order to manufacture a final area array type semiconductor device, cream solder or flux is supplied to the solder bonding copper foil land 15 formed on the side opposite to the IC chip 11 mounting surface of the interposer (substrate) 10. After mounting a solder having a predetermined spherical diameter (not shown), the solder ball 16 is formed by heating and melting to complete the area array type semiconductor device.
[0030]
Here, the cut portion 14 on the outer peripheral portion of the mold resin 13 is used. The cut amount of the cut portion 14 should be as small as possible in order to obtain moisture resistance, contamination resistance, thermal protection, and mechanical protection effects. However, on the other hand, the warpage of the interposer (substrate) 10 increases due to heating during soldering.
[0031]
Therefore, in the first embodiment of the present invention, in consideration of the above, the notch 14 is provided at the center of each side as shown in FIG. 1A, and the notch of the notch 14 is an area array type. According to the size of the semiconductor device, the cut width is set to 1 to 3 mm, and the cut depth is set to the outer circumference of the connection land (not shown) for connecting the metal wire 12 provided on the interposer (substrate) 10. It is desirable to cut in leaving 5 mm, preferably 2-3 mm.
[0032]
As a second embodiment of the present invention, as shown in FIG. 2, by providing cut portions 13a, 13b, and 13n of the mold resin 13 at a plurality of locations, the expansion of the mold resin 13 during heating is dispersed. Therefore, the amount of thermal expansion is greatly reduced, the warpage of the interposer (substrate) 10 is suppressed, the solder bridge defect at the time of soldering is eliminated, and a highly reliable solder is obtained.
[0033]
FIG. 3 shows that the area array type semiconductor device is considered to be more effective in increasing the size of the area array type semiconductor device. The depth of cut is the deepest with the same depth of cut as in the first embodiment, and the depth of cut is gradually reduced from 20b to 20c to suppress warpage of the interposer (substrate) 10 as well as withstand thermal and mechanical stress. It is characterized by.
[0034]
In addition, the cut shape of the mold resin 13 in each of the above-described embodiments may be such that when the tip of the cut is square, cracks may occur in the mold resin 13 due to processing stress during molding or thermal stress during soldering. There is.
[0035]
For this reason, as shown in FIG. 4, it is desirable to form a radius of 0.5 to 5.0 mm, preferably 0.5 to 1.5 mm, so that the leading end becomes the radiused cut portion 33 as shown in FIG.
[0036]
(Example 1)
An embodiment of the present invention will be described with reference to the drawings. 1A and 1B show an area array type semiconductor device when the present invention is implemented. FIG. 1A is a plan view and FIG.
[0037]
The area array type semiconductor device of the present invention is used to electrically connect a signal line (not shown) or the like to the surface of an insulating interposer (substrate) 10 in which glass cloth is impregnated with a resin having high heat resistance such as BT resin. The circuit land of the connection land is formed, and the IC chip 11 is mounted at the center, and the connection land (not shown) of the interposer (substrate) 10 and the connection land (not shown) of the IC chip 11 are wired with metal wires 12. After bonding, the entire surface of the IC chip 11 is molded with a mold resin 13 for the purpose of moisture and contamination resistance and thermal protection, as well as mechanical protection of the metal wires 12, etc. A mold processed into the shape shown in FIG. 1 (a), that is, a die processed to a cut width of 2 mm and a cut depth of 8 mm in cut dimensions. There are molding the mold resin 13.
[0038]
Further, connection lands 15 are provided on the lower surface of the interposer (substrate) 10. A flux having a predetermined particle size is applied to the solder, and the solder is placed on the connection lands 15 to be heated and melted. FIG. 1B shows the result.
[0039]
Using the area array type semiconductor device of the present invention manufactured in the above process and the conventional area array type semiconductor device shown in FIG. 5, an area array type semiconductor device is placed at the center of a 200 * 200 mm square test board (not shown). A cream solder of a lead-free solder material is supplied by a printing plate onto connection lands formed at the same pitch as the solder balls 16 of the device, and after mounting both area array type semiconductor devices, the soldering profile is set to a specified soldering profile. The number of bridges of the area array type semiconductor device and the amount of warpage at that time were compared.
2. Test board size: 200 * 200mm
・ Arrangement: Central part ・ Number of mounted: 1 Soldering profile (reflow soldering)
・ Solder peak temperature: 235 ° C
4. Number of test pieces / Product of the present invention: 50 pieces / Conventional product: 20 pieces
Table 1 shows the results of soldering under the above conditions.
[0041]
[Table 1]
[0042]
From these results, when molding the mold resin 13 of the area array type semiconductor device, by providing the cutouts 14 on each side, the warpage of the interposer (substrate) 10 due to heat during soldering can be largely suppressed, The number of solder bridges was reduced significantly.
[0043]
(Example 2)
As a second embodiment, a molding die was processed as shown in FIG. 3, and a mold resin 13 was formed in the same manner as in the first embodiment.
[0044]
In the present embodiment, the number of cuts is provided at five places on each side, and the cut width of the cut dimensions is the same as that of the first embodiment, but the center of each side of the cut depth is 8 mm. The depth of the cut is sequentially reduced in the direction toward the end, and the size is 7 mm for the second from the center, 6 mm for the third, and the pitch of the cut is 5 mm.
[0045]
Soldering was performed under the same conditions as in Example 1, and the number of bridges generated in the area array type semiconductor device and the amount of warpage at that time were compared.
[0046]
Table 2 shows the results.
[0047]
[Table 2]
[0048]
From these results, when molding the mold resin 13 of the area array type semiconductor device, the notches 20a, 20b, and 20c are provided on each side at a plurality of locations as shown in FIG. 10) The warpage of 10 could be greatly suppressed and the solder bridge could be eliminated.
[0049]
【The invention's effect】
As described above, according to the present invention, when soldering with a solder composition having a high melting point, the area array type semiconductor device is largely warped on the high temperature side, but this warpage can be greatly reduced.
[0050]
Further, in the area array type semiconductor device according to the present invention, the warpage on the high temperature side during soldering is reduced, so that the solder at the solder joint portion generated on the outer peripheral portion of the area array type semiconductor device is reduced. A bridge defect is eliminated, and an area array type semiconductor device with high soldering reliability can be provided.
[Brief description of the drawings]
1A and 1B show a first embodiment of the present invention, in which FIG. 1A is a plan view, and FIG. 1B is a cross-sectional view. FIG. 2 is a plan view showing a second embodiment of the present invention. FIG. 4 is a plan view showing a third embodiment of the present invention. FIG. 4 is a plan view showing a fourth embodiment of the present invention. FIG. 5 is a plan view showing a conventional area array type semiconductor device.
10 Interposer (substrate)
DESCRIPTION OF SYMBOLS 11 IC chip 12 Metal wire 13 Mold resin 14 (14a, 14b, 14n) Cut part 15 Copper foil land 16 Solder ball 20 (20a, 20b, 20c) Cut part 33 Cut part with a radius