[go: up one dir, main page]

JP2004147401A - Current detector and inverter device provided with current detecting function - Google Patents

Current detector and inverter device provided with current detecting function Download PDF

Info

Publication number
JP2004147401A
JP2004147401A JP2002308023A JP2002308023A JP2004147401A JP 2004147401 A JP2004147401 A JP 2004147401A JP 2002308023 A JP2002308023 A JP 2002308023A JP 2002308023 A JP2002308023 A JP 2002308023A JP 2004147401 A JP2004147401 A JP 2004147401A
Authority
JP
Japan
Prior art keywords
current
switch
inverter device
phase
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002308023A
Other languages
Japanese (ja)
Other versions
JP4127014B2 (en
Inventor
Satoshi Watanabe
渡邊 智
Tsugunori Sakata
坂田 世紀
Shigeki Ikeda
池田 成喜
Masanori Tsuzuki
都築 正憲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2002308023A priority Critical patent/JP4127014B2/en
Publication of JP2004147401A publication Critical patent/JP2004147401A/en
Application granted granted Critical
Publication of JP4127014B2 publication Critical patent/JP4127014B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a current detector which can accurately detect the current of an inverter device with simple constitution. <P>SOLUTION: The inverter device is equipped with a switch circuit 10 for U phase, a switch circuit 20 for V phase, and a switch circuit 30 for W phase. The load of the inverter device is a three-phase AC motor 50. Each switch circuit 10, 20, and 30 is grounded via resistors 61, 62, and 63, respectively. An addition circuit 70 adds the voltage generated in each of resistors 61-63. A comparator 80 monitors the generation of an eddy current by comparing the output of the addition circuit 70 with specified threshold voltage. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、インバータ装置の電流を検出する装置および電流検出機能を持ったインバータ装置に係わり、特に、3相交流モータを駆動するインバータ装置の電流を検出する装置および電流検出機能を持った3相インバータ装置に係わる。
【0002】
【従来の技術】
インバータ装置は、直流から交流を生成する装置であって、様々な用途に広く利用されている。そして、そのようなインバータ装置の一形態である3相インバータ装置は、直流から3相交流を生成する装置であって、例えば、3相交流モータを駆動する目的で使用されている。
【0003】
図9は、3相交流モータを駆動する3相インバータ装置の基本構成を示す図である。3相インバータ装置は、通常、互いに並列に接続されたU相用スイッチ回路(第1のスイッチ回路)10、V相用スイッチ回路(第2のスイッチ回路)20、W相用スイッチ回路(第3のスイッチ回路)30から構成されている。ここで、各スイッチ回路10、20、30は、それぞれ、互いに直列的に接続された1組のスイッチ(上アーム用スイッチおよび下アーム用スイッチ)を備える、また、各上アーム用スイッチおよび下アーム用スイッチには、それぞれ、並列的にダイオードが接続されている。そして、各スイッチ回路10、20、30には、電源40により所定の直流電圧が印可されている。また、スイッチ回路10、20、30の出力は、モータ(3相交流モータ)50に接続されている。
【0004】
上記構成のインバータ装置において、スイッチ回路10、20、30は、不図示の制御回路により制御される。このとき、各スイッチ回路10、20、30において、上アーム用スイッチおよび下アーム用スイッチは、同時にオン状態になることがないように、交互にオン/オフ制御される。そして、これらのスイッチ回路10、20、30を適切に制御することにより、モータ50に3相交流が供給される。
【0005】
ところで、インバータ装置のなかには、電流を検出する機能を備えているものがある。例えば、各相(U相、V相、W相)ごとにシャント抵抗を設け、各シャント抵抗に生じる電圧をモニタすることにより、各相ごとの電流を検出する技術は公知である。(例えば、特許文献1参照)
また、各相の下アーム用スイッチを介して流れる電流の合成電流、および各相の下アーム用スイッチに並列に設けられているダイオードを介して流れる電流の合成電流をそれぞれ求め、ダイオード結合によって、それら2つの合成電流のうちの大きい方を、インバータ装置の最大電流として出力する構成も公知である。(例えば、特許文献2参照)
【0006】
【特許文献1】
特開平9−229972号公報(図1、図7、段落0002〜0007)
【0007】
【特許文献2】
特開平6−284747号公報(図1、段落0024〜0025)
【0008】
【発明が解決しようとする課題】
しかし、特許文献1に記載の技術は、交流モータを制御するために各相ごとの電流をモニタしているものであって、過電流を検出して保護動作を行うことは想定されていない。また、この技術によっては、高速な過電流検出/保護を行うことは難しい。
【0009】
また、特許文献2に記載の技術は、ダイオード結合によって最大電流を検出する構成なので、ダイオードの順方向電圧のばらつきやその温度依存性により、精度が低下するおそれがある。また、この技術では、スイッチを介して流れる電流とダイオードを介して流れる電流とが比較されるが、これらの電流は互いに逆方向に流れるので、これらを比較するためには、絶対値回路を設けなければならない。
【0010】
本発明の課題は、インバータ装置の電流を簡単な構成で正確に検出できる電流検出装置、およびそのような電流検出装置(または、電流検出機能)を備えたインバータ装置を提供することである。
【0011】
【課題を解決するための手段】
本発明の電流検出装置は、第1〜第3のスイッチ回路を備えるインバータ装置により生成される電流を検出する装置であって、上記第1〜第3のスイッチ回路にそれぞれ直列的に接続された第1〜第3の抵抗体と、上記第1〜第3の抵抗体に生じる電圧を加算して上記インバータ装置を介して流れる電流を表す値としてその加算結果を出力する加算手段と、を有する。
【0012】
この構成によれば、例えば、第1のスイッチ回路の出力電流が正方向最大電流であったときは、第2のスイッチ回路に接続される第2の抵抗を介して流れる電流と第3のスイッチ回路に接続される第3の抵抗を介して流れる電流との和が、上記第1のスイッチ回路の出力電流に一致する。また、この場合、第1のスイッチ回路に接続される第1の抵抗を介して電流は流れない。したがって、上記第1〜第3の抵抗体に生じる電圧を加算すれば、正方向最大電流が検出される。
【0013】
一方、第1のスイッチ回路の出力電流が負方向最大電流であったときは、その電流は、そのままその第1のスイッチ回路に接続される第1の抵抗を介して流れる。また、この場合、第2、第3のスイッチ回路に接続される第2、第3の抵抗を介して電流は流れない。したがって、上記第1〜第3の抵抗体に生じる電圧を加算すれば、負方向最大電流が検出される。
【0014】
なお、上記電流検出装置において、上記加算手段の出力が予め決められた閾値よりも大きかったときに、過電流が発生していることを表す信号を出力する過電流検出手段をさらに設けるようにしてもよい。この構成によれば、過電流が発生したときに、それが即座に検出されるので、負荷あるいはインバータ装置を構成する部品の保護が図れる。
【0015】
また、上記電流検出装置において、上記第1〜第3のスイッチ回路がそれぞれ互いに直列的に接続された上アーム用スイッチおよび下アーム用スイッチを含むように構成し、上記加算手段が、上記第1のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチがそれぞれオン状態およびオフ状態に制御されており且つ上記第2および第3のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチがそれぞれオフ状態およびオン状態に制御されているときに上記インバータ装置の最大電流を検出するようにしてもよい。第1〜第3のスイッチ回路が上記状態のときは、第1のスイッチ回路の上アーム用スイッチを介して流れる電流は、第2および第3のスイッチ回路の下アーム用スイッチを介して流れる電流の和に等しくなる。したがって、第2および第3の抵抗体に生じる電圧の和を算出することにより、当該インバータ装置の最大出力電流を検出できる。
【0016】
さらに、上記電流検出装置において、上記第1〜第3のスイッチ回路がそれぞれ互いに直列的に接続された上アーム用スイッチおよび下アーム用スイッチを含むように構成し、上記加算手段が、上記第1のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチがそれぞれオフ状態およびオン状態に制御されており且つ上記第2および第3のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチがそれぞれオン状態およびオフ状態に制御されているときに上記インバータ装置の最大電流を検出するようにしてもよい。第1〜第3のスイッチ回路が上記状態のときは、第1のスイッチ回路の下アーム用スイッチを介して流れる電流は、第2および第3のスイッチ回路の上アーム用スイッチを介して流れる電流の和に等しくなる。したがって、第1の抵抗体に生じる電圧に基づいて、当該インバータ装置の最大出力電流を検出できる。
【0017】
本発明の電流検出機能付きインバータ装置は、直流電源が接続された第1〜第3のスイッチ回路と、上記第1〜第3のスイッチ回路にそれぞれ直列的に接続された第1〜第3の抵抗体と、上記第1〜第3の抵抗体に生じる電圧を加算して上記インバータ装置を介して流れる電流を表す値としてその加算結果を出力する加算手段を有する。
【0018】
上記インバータ装置は、上述した本発明の電流検出装置が提供する機能を備えており、簡単な構成で正確に正方向最大電流および負方向最大電流の双方を検出できる。よって、最大電流を正確に検出できるインバータ装置の小型化を図ることができる
なお、上記インバータ装置において、上記加算手段の出力が予め決められた閾値よりも大きかったときに上記第1〜第3のスイッチ回路を停止する過電流検出手段をさらに有するようにしてもよい。この構成によれば、当該インバータ装置に接続されている負荷および第1〜第3のスイッチ回路を過電流から即座に保護することができる。
【0019】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。
図1は、本発明の実施形態のインバータ装置の構成を示す図である。なお、図1および上述した図9の双方において共通に使用されている符号は、同じものを指し示している。すなわち、本実施形態のインバータ装置は、U相用スイッチ回路(第1のスイッチ回路)10、V相用スイッチ回路(第2のスイッチ回路)20、およびW相用スイッチ回路(第3のスイッチ回路)30を備える。また、これらのスイッチ回路10、20、30には、直流電源である電源40が接続されている。さらに、このインバータ装置には負荷としてモータ(3相交流モータ)50が接続されているものとする。
【0020】
U相用スイッチ回路10は、互いに直列的に接続された上アーム用スイッチ11および下アーム用スイッチ12を備える。同様に、V相用スイッチ回路20は上アーム用スイッチ21および下アーム用スイッチ22を備え、W相用スイッチ回路30は上アーム用スイッチ31および下アーム用スイッチ32を備える。ここで、各スイッチ11、12、21、22、31、32は、それぞれ、例えば、MOSFETなどのトランジスタであり、不図示の制御回路によってそのオン/オフ状態が制御される。また、各スイッチ11、12、21、22、31、32には、それぞれ、ダイオードが並列に設けられている。
【0021】
抵抗61は、U相の電流を検出するためのシャント抵抗であって、U相用スイッチ回路10に直列的に接続されている。同様に、抵抗62および抵抗63は、それぞれ、V相用スイッチ回路20およびW相用スイッチ回路30に直列的に接続されている。すなわち、抵抗61、62、63は、それぞれ、スイッチ回路10、20、30の下アーム用スイッチと電源40の負極(例えば、接地)との間に設けられている。ここで、抵抗61〜63の抵抗値は、基本的に、互いに同じである。なお、電源40の正極は、各スイッチ回路10、20、30の上アーム用スイッチに接続されている。
【0022】
加算回路(加算手段)70は、各抵抗61〜63に生じる電圧(各抵抗の両端電圧)を加算し、その結果を出力する。ここで、抵抗61、62、63に生じる電圧は、U相、V相、W相の電流を表している。従って、加算回路70の出力電圧により、このインバータ装置の最大電流を検出することができる。なお、加算回路70の構成、および加算回路70の出力電圧によりインバータ装置の最大電流を検出することができる理由については、後で詳しく説明することにする。
【0023】
コンパレータ(過電流検出手段)80は、加算回路70の出力電圧と予め決められた閾値電圧とを比較し、加算回路70の出力電圧の方が大きかったときに、その出力を「H」から「L」に切り替える。ここで、上記閾値電圧は、モニタすべき過電流値に対応する電圧である。一方、加算回路70の出力電圧は、インバータ装置により生成される電流を表す。したがって、コンパレータ80は、過電流が発生したときに、そのことを表す信号を出力することができる。なお、コンパレータ80により過電流が検出されたときは、たとえば、各スイッチ11、12、21、22、31、32を強制的にオフ状態に制御することにより、モータ50或いはインバータ装置を構成する各部品(特に、各スイッチ自体)を保護するように制御系が動作する。
【0024】
図2は、上記構成のインバータ装置を駆動する制御信号について説明する図である。なお、以下に示す制御信号の生成方法は、一実施例であって、本発明はこれに限定されるものではない。
図2において、三角波は、所定の周波数を持った周期波であり、制御信号を生成するための基準信号である。一方、各相ごとの信号波は、互いに同じ周波数のサイン波であるが、その位相は互いに120度ずつシフトしている。そして、各スイッチ11、12、21、22、31、32を制御するための制御信号は、上記三角波と各相ごとの信号波とを比較することによって生成される。たとえば、上アーム用スイッチ11を制御するための制御信号は、三角波よりもU相用信号波の方が高いときに「H」となり、三角波よりもU相用信号波の方が低いときに「L」となる信号である。また、下アーム用スイッチ12を制御するための制御信号は、上アーム用スイッチ11を制御するための制御信号の反転信号である。そして、他のスイッチ21、22、31、32を制御するための制御信号も、同様の方法で生成される。
【0025】
そして、上記制御信号を用いて各スイッチ11、12、21、22、31、32を制御することにより、図2に示すような3相交流が生成される。なお、以下の説明では、図1に示すように、インバータ装置からモータ50へ向かう方向を「正方向」と呼び、モータ50からインバータ装置へ向かう方向を「負方向」と呼ぶことにする。また、インバータ装置からモータ50への各相ごとの出力電流をそれぞれ「Iu 」「Iv 」「Iw 」と定義すると、下記の関係が成り立つ。
Iu +Iv +Iw =0
次に、上記インバータ装置により生成される電流の最大値を検出する方法について説明する。
【0026】
まず、図3〜図4を参照しながら、正方向電流の最大値を検出する方法について説明する。なお、ここでは、U相の出力電流である電流Iu が最大になるケースを想定する。
3相交流においては、基本的に、図2に示すように、各相の出力電流が順番に最大電流となる。そして、電流Iu が正方向最大電流となる期間は、電流Iv および電流Iw は、負方向に流れている。ここで、各スイッチ11、12、21、22、31、32のスイッチング周波数は、図2に示した三角波のそれと同じであり、3相交流の周波数と比較して十分に速いので、これらのスイッチがターンオン/ターンオフすることによる微小電流変化は無視することができる。
【0027】
図3における時刻T1以前は、図4(a)に示すように、上アーム用スイッチ11、21、31がそれぞれオン状態に制御されており、下アーム用スイッチ12、22、32がそれぞれオフ状態に制御されている。この場合、各抵抗61〜63には電流は流れていない。このため、加算回路70から出力される各抵抗61〜63に生じる電圧の加算値は、「0(ゼロ)」になる。
【0028】
続いて、時刻T1〜T2においては、図4(b)に示すように、上アーム用スイッチ31がオフ状態に制御されると共に、下アーム用スイッチ32がオン状態に制御される。このとき、電流Iw は、下アーム用スイッチ32および抵抗63を介して流れる。すなわち、抵抗63には、電流Iw を表す電圧が生じることになる。したがって、各抵抗61〜63に生じる電圧の加算値は、「電流Iw 」を表す電圧値になる。
【0029】
さらに、時刻T2〜T3(期間A)においては、図4(c)に示すように、上アーム用スイッチ21、31がオフ状態に制御されると共に、下アーム用スイッチ22、32がオン状態に制御される。このとき、電流Iv は、下アーム用スイッチ22および抵抗62を介して流れ、電流Iw は、下アーム用スイッチ32および抵抗63を介して流れる。すなわち、抵抗62には電流Iv を表す電圧が生じ、抵抗63には電流Iw を表す電圧が生じることになる。したがって、各抵抗61〜63に生じる電圧の加算値は、「電流Iv +電流Iw 」を表す電圧値になる。
【0030】
このとき、インバータ装置の各相の出力電流(Iu 、Iv 、Iw )の総和は、0(ゼロ)になる。すなわち「電流Iv +電流Iw 」は、「−(電流Iu )」に一致することになる。ところが、図4(c)に示すように、電流Iu が正方向に流れるのに対し、電流Iv および電流Iw は、それぞれ負方向に流れる。したがって、時刻T2〜T3において、加算回路70の出力は、電流Iu を表すことになる。
【0031】
なお、時刻T4以降の動作は、基本的に、時刻T3以前の動作と同じである。即ち、時刻T4〜T5(期間B)において、加算回路70の出力は、電流Iu を表すことになる。
このように、図3〜図4に示す例では、加算回路70の出力は、期間Aおよび期間Bにおいて、U相の出力電流である電流Iu を表す。したがって、期間Aまたは期間Bにおいて加算回路70の出力をモニタすれば、電流Iu を検出することができる。ただし、過電流が発生しているか否かを調べるためには、期間Aまたは期間Bを意識することなく、単に、加算回路70の出力電圧が所定の閾値を越えるか否かをモニタするだけでよい。そして、本実施形態では、図1に示すように、コンパレータ80を用いて加算回路70の出力電圧と所定の閾値電圧とが比較され、その比較結果に応じて過電流が検出される構成を採用している。
【0032】
次に、図5〜図6を参照しながら、負方向電流の最大値を検出する方法について説明する。なお、ここでは、U相の出力電流である電流Iu が最大になるケースを想定する。
図5における時刻T1以前は、図6(a)に示すように、上アーム用スイッチ11、21、31がそれぞれオン状態に制御されており、下アーム用スイッチ12、22、32がそれぞれオフ状態に制御されている。この場合、各抵抗61〜63には電流は流れていない。このため、加算回路70から出力される各抵抗61〜63に生じる電圧の加算値は、「0(ゼロ)」になる。
【0033】
続いて、時刻T1〜T2(期間C)においては、図6(b)に示すように、上アーム用スイッチ11がオフ状態に制御されると共に、下アーム用スイッチ12がオン状態に制御される。これにより、電流Iu は、下アーム用スイッチ12および抵抗61を介して流れる。即ち、抵抗61には、電流Iu を表す電圧が生じることになる。従って、各抵抗61〜63に生じる電圧の加算値は、「Iu 」を表す電圧値になる。
【0034】
さらに、時刻T2〜T3においては、図6(c)に示すように、上アーム用スイッチ11、21がオフ状態に制御されると共に、下アーム用スイッチ12、22がオン状態に制御される。このとき、電流Iu は、下アーム用スイッチ12および抵抗61を介して流れ、電流Iv は、抵抗62および下アーム用スイッチ22を介して流れる。すなわち、抵抗61には電流Iu を表す電圧が生じ、抵抗62には電流Iv を表す電圧が生じることになる。しかし、抵抗61を介して流れる電流および抵抗62を介して流れる電流は、互いに反対方向に流れる。このため、時刻T2〜T3における各抵抗61〜63に生じる電圧の加算値は、時刻T1〜T2における加算値よりも小さくなる。
【0035】
なお、時刻T4以降の動作は、基本的に、時刻T3以前の動作と同じである。即ち、時刻T4〜T5(期間D)において、加算回路70の出力は、電流Iu を表すことになる。
このように、図5〜図6に示す例では、加算回路70の出力は、期間Cおよび期間Dにおいて、U相の出力電流である電流Iu を表す。したがって、期間Aまたは期間Bにおいて加算回路70の出力をモニタすれば、電流Iu を検出することができる。
【0036】
なお、図3〜図6に示した例では、U相の出力電流が最大電流になった場合について説明したが、V相あるいはW相の出力電流が最大電流になった場合の動作も基本的に同じである。
以上説明したように、実施形態のインバータ装置においては、加算回路70の出力をモニタすることにより、正方向の最大電流および負方向の最大電流の双方を検出することができる。また、上述のようにして最大電流を検出する機能は、抵抗および加算回路により実現されるので、その回路構成が簡単である。
【0037】
図7は、加算回路70の実施例である。なお、図7に示す回路構成は、1つの例であり、本発明はこれに限定されるものではない。
加算回路70は、U相回路部71U、V相回路部71V、W相回路部71Wを備える。ここで、U相回路部71U、V相回路部71V、W相回路部71Wの構成は、基本的に互いに同じである。よって、ここでは、U相回路部71Uについてその構成を説明する。
【0038】
アンプ72は、差動アンプであり、抵抗61の両端に生じる電圧を増幅する。ここで、このアンプ72の反転入力端子は、入力抵抗R1を介して抵抗61の接地側端子に接続され、その非反転入力端子は、入力抵抗R2を介して抵抗61のスイッチ側端子に接続される。また、アンプ72の非反転入力端子は、抵抗R5を介して所定の電圧源に接続されている。さらに、アンプ72の出力端子と反転入力端子との間には、帰還抵抗として抵抗R3が設けられている。そして、このアンプ72により増幅された信号は、抵抗R4を介して出力される。
【0039】
U相回路部71U、V相回路部71V、W相回路部71Wの出力は、互いに電圧加算され、コンパレータ80に導かれる。これにより、抵抗61〜63に生じた電圧の加算値がコンパレータ80に与えられることになる。
このように、実施形態の電流検出装置(抵抗61〜63、加算回路70、コンパレータ80)は、公知文献2において使用されているような絶対値回路を設けることなく、正方向最大電流および負方向最大電流の双方を検出できるので、その構成が簡単であり、低コストで実現できる。
【0040】
また、実施形態の電流検出回路は、公知文献2において使用されているようなダイオード回路を使用することなく最大電流を検出するので、ダイオードの順方向電圧のばらつき等の影響が生じることはなく、検出精度が向上する。
なお、上述の実施例では、抵抗61、62、63が、電源40の負極とスイッチ回路10、20、30との間に設けられていたが、本発明はこれに限定されるものではない。すなわち、図8に示すように、抵抗61、62、63は抵抗64として、電源40の負極とスイッチ回路10、20、30との間に設けられてもよい。これにより、抵抗64に流れる電流は抵抗61、62、63を流れる電流を加算したものとなり、抵抗64に生じる電圧は加算回路70の出力と同等になるので、加算回路70を省略することができる。
【0041】
また、上述の実施例では、3相交流モータを駆動するケースについて説明したが、本発明はこれに限定されるものではない。すなわち、本発明は、出力電流の和が0(ゼロ)になるという条件の下で、交流モータ以外の負荷に電流を供給することができる。
【0042】
【発明の効果】
本発明によれば、簡単な構成で、インバータ装置の正方向最大出力電流および負方向最大出力電流の双方を正確に検出できる。
【図面の簡単な説明】
【図1】本発明の実施形態のインバータ装置の構成を示す図である。
【図2】インバータ装置を駆動する制御信号について説明する図である。
【図3】正方向の最大電流が検出される期間のタイミング図である。
【図4】正方向に最大電流が流れているときのインバータ装置の状態を説明する図である。
【図5】負方向の最大電流が検出される期間のタイミング図である。
【図6】負方向に最大電流が流れているときのインバータ装置の状態を説明する図である。
【図7】加算回路の実施例である。
【図8】他の実施形態のインバータ装置の構成を示す図である。
【図9】3相交流モータを駆動する3相インバータ装置の基本構成を示す図である。
【符号の説明】
10 U相用スイッチ回路(第1のスイッチ回路)
20 V相用スイッチ回路(第2のスイッチ回路)
30 W相用スイッチ回路(第3のスイッチ回路)
11、21、31 上アーム用スイッチ
12、22、32 下アーム用スイッチ
40 電源
50 モータ(3相交流モータ)
61〜63 抵抗
70 加算回路(加算手段)
72 アンプ
80 コンパレータ(過電流検出手段)
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a device for detecting current of an inverter device and an inverter device having a current detection function, and more particularly to a device for detecting current of an inverter device for driving a three-phase AC motor and a three-phase device having a current detection function. It relates to an inverter device.
[0002]
[Prior art]
An inverter device is a device that generates an alternating current from a direct current, and is widely used for various purposes. A three-phase inverter device, which is one form of such an inverter device, is a device that generates three-phase alternating current from direct current, and is used, for example, for driving a three-phase alternating current motor.
[0003]
FIG. 9 is a diagram illustrating a basic configuration of a three-phase inverter device that drives a three-phase AC motor. The three-phase inverter device usually includes a U-phase switch circuit (first switch circuit) 10, a V-phase switch circuit (second switch circuit) 20, and a W-phase switch circuit (third switch) connected in parallel with each other. Switch circuit) 30. Here, each of the switch circuits 10, 20, 30 includes a pair of switches (an upper-arm switch and a lower-arm switch) connected in series with each other. A diode is connected to each of the switches in parallel. A predetermined DC voltage is applied to each of the switch circuits 10, 20, and 30 by the power supply 40. The outputs of the switch circuits 10, 20, and 30 are connected to a motor (three-phase AC motor) 50.
[0004]
In the inverter device having the above configuration, the switch circuits 10, 20, and 30 are controlled by a control circuit (not shown). At this time, in each of the switch circuits 10, 20, and 30, the upper arm switch and the lower arm switch are alternately turned on / off so as not to be turned on at the same time. By appropriately controlling these switch circuits 10, 20, and 30, a three-phase alternating current is supplied to the motor 50.
[0005]
By the way, some inverter devices have a function of detecting a current. For example, a technique is known in which a shunt resistor is provided for each phase (U phase, V phase, W phase), and a voltage generated at each shunt resistor is monitored to detect a current for each phase. (For example, see Patent Document 1)
In addition, the combined current of the current flowing through the lower arm switch of each phase and the combined current of the current flowing through the diode provided in parallel with the lower arm switch of each phase are obtained. A configuration is also known in which the larger of the two combined currents is output as the maximum current of the inverter device. (For example, see Patent Document 2)
[0006]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 9-229972 (FIGS. 1, 7, paragraphs 0002 to 0007)
[0007]
[Patent Document 2]
JP-A-6-284747 (FIG. 1, paragraphs 0024 to 0025)
[0008]
[Problems to be solved by the invention]
However, the technology described in Patent Literature 1 monitors the current of each phase in order to control an AC motor, and does not assume that an overcurrent is detected to perform a protection operation. Further, it is difficult to perform high-speed overcurrent detection / protection by this technique.
[0009]
In addition, the technology described in Patent Document 2 has a configuration in which the maximum current is detected by diode coupling, and therefore, accuracy may be reduced due to variations in the forward voltage of the diode and its temperature dependence. Also, in this technique, the current flowing through the switch and the current flowing through the diode are compared, but since these currents flow in opposite directions, an absolute value circuit is provided to compare these. There must be.
[0010]
An object of the present invention is to provide a current detection device capable of accurately detecting the current of an inverter device with a simple configuration, and an inverter device including such a current detection device (or a current detection function).
[0011]
[Means for Solving the Problems]
The current detection device of the present invention is a device for detecting a current generated by an inverter device having first to third switch circuits, and is connected in series to the first to third switch circuits, respectively. There are first to third resistors, and addition means for adding the voltages generated in the first to third resistors and outputting the addition result as a value representing the current flowing through the inverter device. .
[0012]
According to this configuration, for example, when the output current of the first switch circuit is the maximum current in the positive direction, the current flowing through the second resistor connected to the second switch circuit and the third switch The sum with the current flowing through the third resistor connected to the circuit matches the output current of the first switch circuit. Also, in this case, no current flows through the first resistor connected to the first switch circuit. Therefore, the positive-direction maximum current is detected by adding the voltages generated in the first to third resistors.
[0013]
On the other hand, when the output current of the first switch circuit is the maximum current in the negative direction, the current directly flows through the first resistor connected to the first switch circuit. In this case, no current flows through the second and third resistors connected to the second and third switch circuits. Therefore, if the voltages generated in the first to third resistors are added, the maximum negative current is detected.
[0014]
Note that, in the current detection device, when the output of the addition unit is larger than a predetermined threshold, an overcurrent detection unit that outputs a signal indicating that an overcurrent has occurred is further provided. Is also good. According to this configuration, when an overcurrent is generated, it is detected immediately, so that protection of the load or components constituting the inverter device can be achieved.
[0015]
Further, in the current detection device, the first to third switch circuits are configured to include an upper-arm switch and a lower-arm switch that are connected in series with each other, and the adding means includes: The upper arm switch and the lower arm switch of the switch circuit are controlled to be in an on state and an off state, respectively, and the upper arm switch and the lower arm switch of the second and third switch circuits are in the off state and The maximum current of the inverter device may be detected while being controlled to the ON state. When the first to third switch circuits are in the above state, the current flowing through the upper arm switch of the first switch circuit is the current flowing through the lower arm switches of the second and third switch circuits. Equal to the sum of Therefore, the maximum output current of the inverter device can be detected by calculating the sum of the voltages generated at the second and third resistors.
[0016]
Further, in the current detection device, the first to third switch circuits are configured to include an upper arm switch and a lower arm switch, respectively, which are connected in series with each other, and the adding means includes: The upper arm switch and the lower arm switch of the switch circuit are controlled to be in an off state and an on state, respectively, and the upper arm switch and the lower arm switch of the second and third switch circuits are in the on state and the off state, respectively. The maximum current of the inverter device may be detected when the inverter device is turned off. When the first to third switch circuits are in the above state, the current flowing through the lower arm switch of the first switch circuit is the current flowing through the upper arm switch of the second and third switch circuits. Equal to the sum of Therefore, the maximum output current of the inverter device can be detected based on the voltage generated in the first resistor.
[0017]
An inverter device with a current detection function according to the present invention includes first to third switch circuits connected to a DC power supply, and first to third switch circuits connected in series to the first to third switch circuits, respectively. There is provided a resistor, and an adding means for adding the voltages generated in the first to third resistors and outputting a result of the addition as a value representing a current flowing through the inverter device.
[0018]
The inverter device has a function provided by the above-described current detection device of the present invention, and can accurately detect both the positive maximum current and the negative maximum current with a simple configuration. Therefore, it is possible to reduce the size of the inverter device capable of accurately detecting the maximum current. In the inverter device, when the output of the adding means is larger than a predetermined threshold value, An overcurrent detection means for stopping the switch circuit may be further provided. According to this configuration, the load and the first to third switch circuits connected to the inverter device can be immediately protected from overcurrent.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram illustrating a configuration of an inverter device according to an embodiment of the present invention. In addition, the code | symbol used commonly in both FIG. 1 and FIG. 9 mentioned above points out the same thing. That is, the inverter device of the present embodiment includes a U-phase switch circuit (first switch circuit) 10, a V-phase switch circuit (second switch circuit) 20, and a W-phase switch circuit (third switch circuit). ) 30. Further, a power supply 40 as a DC power supply is connected to these switch circuits 10, 20, 30. Further, it is assumed that a motor (three-phase AC motor) 50 is connected to this inverter device as a load.
[0020]
The U-phase switch circuit 10 includes an upper arm switch 11 and a lower arm switch 12 connected in series to each other. Similarly, the V-phase switch circuit 20 includes an upper-arm switch 21 and a lower-arm switch 22, and the W-phase switch circuit 30 includes an upper-arm switch 31 and a lower-arm switch 32. Here, each of the switches 11, 12, 21, 22, 31, 32 is, for example, a transistor such as a MOSFET, and its on / off state is controlled by a control circuit (not shown). Each of the switches 11, 12, 21, 22, 31, and 32 is provided with a diode in parallel.
[0021]
The resistor 61 is a shunt resistor for detecting a U-phase current, and is connected in series to the U-phase switch circuit 10. Similarly, the resistors 62 and 63 are connected in series to the V-phase switch circuit 20 and the W-phase switch circuit 30, respectively. That is, the resistors 61, 62, and 63 are provided between the lower arm switches of the switch circuits 10, 20, and 30 and the negative electrode (for example, ground) of the power supply 40. Here, the resistance values of the resistors 61 to 63 are basically the same as each other. The positive electrode of the power supply 40 is connected to the upper arm switches of the switch circuits 10, 20, and 30.
[0022]
The adding circuit (adding means) 70 adds the voltages generated at the resistors 61 to 63 (the voltages at both ends of the resistors) and outputs the result. Here, the voltages generated in the resistors 61, 62, and 63 represent U-phase, V-phase, and W-phase currents. Therefore, the maximum current of the inverter device can be detected from the output voltage of the adding circuit 70. The configuration of the addition circuit 70 and the reason that the maximum current of the inverter device can be detected from the output voltage of the addition circuit 70 will be described later in detail.
[0023]
The comparator (overcurrent detection means) 80 compares the output voltage of the addition circuit 70 with a predetermined threshold voltage, and when the output voltage of the addition circuit 70 is higher, changes the output from “H” to “H”. L ”. Here, the threshold voltage is a voltage corresponding to an overcurrent value to be monitored. On the other hand, the output voltage of the adding circuit 70 represents a current generated by the inverter device. Therefore, when an overcurrent occurs, the comparator 80 can output a signal indicating that. When an overcurrent is detected by the comparator 80, for example, each switch 11, 12, 21, 22, 31, 32 is forcibly controlled to be in an off state, so that each of the motors 50 or the inverter device is constituted. The control system operates so as to protect components (particularly, each switch itself).
[0024]
FIG. 2 is a diagram illustrating a control signal for driving the inverter device having the above configuration. The method of generating a control signal described below is an example, and the present invention is not limited to this.
In FIG. 2, a triangular wave is a periodic wave having a predetermined frequency and is a reference signal for generating a control signal. On the other hand, the signal waves for each phase are sine waves having the same frequency, but their phases are shifted by 120 degrees from each other. Control signals for controlling the switches 11, 12, 21, 22, 31, 32 are generated by comparing the triangular wave with the signal wave of each phase. For example, the control signal for controlling the upper arm switch 11 becomes “H” when the U-phase signal wave is higher than the triangular wave, and “H” when the U-phase signal wave is lower than the triangular wave. L ”. The control signal for controlling the lower arm switch 12 is an inverted signal of the control signal for controlling the upper arm switch 11. Then, control signals for controlling the other switches 21, 22, 31, and 32 are generated in a similar manner.
[0025]
Then, by controlling the switches 11, 12, 21, 22, 31, and 32 using the control signal, a three-phase alternating current as shown in FIG. 2 is generated. In the following description, as shown in FIG. 1, the direction from the inverter device to the motor 50 is referred to as “positive direction”, and the direction from the motor 50 to the inverter device is referred to as “negative direction”. When the output current from the inverter device to the motor 50 for each phase is defined as “Iu”, “Iv”, and “Iw”, the following relationship is established.
Iu + Iv + Iw = 0
Next, a method of detecting the maximum value of the current generated by the inverter device will be described.
[0026]
First, a method of detecting the maximum value of the forward current will be described with reference to FIGS. Here, it is assumed that the current Iu, which is the U-phase output current, is maximized.
In the three-phase alternating current, basically, as shown in FIG. 2, the output current of each phase becomes the maximum current in order. During the period when the current Iu is the maximum current in the positive direction, the currents Iv and Iw flow in the negative direction. Here, the switching frequency of each switch 11, 12, 21, 22, 31, 32 is the same as that of the triangular wave shown in FIG. 2 and is sufficiently faster than the frequency of the three-phase alternating current. A small current change due to turning on / off of the device can be ignored.
[0027]
Before time T1 in FIG. 3, as shown in FIG. 4A, the upper arm switches 11, 21, and 31 are controlled to be on, and the lower arm switches 12, 22, and 32 are each turned off. Is controlled. In this case, no current flows through each of the resistors 61 to 63. Therefore, the added value of the voltages generated at the resistors 61 to 63 output from the adding circuit 70 is “0 (zero)”.
[0028]
Subsequently, from time T1 to T2, as shown in FIG. 4B, the upper arm switch 31 is controlled to be off, and the lower arm switch 32 is controlled to be on. At this time, the current Iw flows through the lower arm switch 32 and the resistor 63. That is, a voltage representing the current Iw is generated in the resistor 63. Therefore, the sum of the voltages generated in the resistors 61 to 63 is a voltage value representing the “current Iw”.
[0029]
Further, during times T2 to T3 (period A), as shown in FIG. 4C, the upper arm switches 21 and 31 are controlled to be off, and the lower arm switches 22 and 32 are turned on. Controlled. At this time, the current Iv flows through the lower arm switch 22 and the resistor 62, and the current Iw flows through the lower arm switch 32 and the resistor 63. That is, a voltage representing the current Iv is generated in the resistor 62, and a voltage representing the current Iw is generated in the resistor 63. Therefore, the sum of the voltages generated in the resistors 61 to 63 is a voltage value representing “current Iv + current Iw”.
[0030]
At this time, the total sum of the output currents (Iu, Iv, Iw) of each phase of the inverter device becomes 0 (zero). That is, “current Iv + current Iw” is equal to “− (current Iu)”. However, as shown in FIG. 4C, the current Iu flows in the positive direction, while the currents Iv and Iw flow in the negative directions. Therefore, between times T2 and T3, the output of the adding circuit 70 indicates the current Iu.
[0031]
The operation after time T4 is basically the same as the operation before time T3. That is, from time T4 to T5 (period B), the output of the adding circuit 70 represents the current Iu.
As described above, in the examples illustrated in FIGS. 3 and 4, the output of the adder circuit 70 represents the current Iu that is the U-phase output current in the periods A and B. Therefore, if the output of the adder circuit 70 is monitored in the period A or the period B, the current Iu can be detected. However, in order to check whether or not an overcurrent has occurred, it is only necessary to monitor whether or not the output voltage of the adder circuit 70 exceeds a predetermined threshold value without paying attention to the period A or the period B. Good. In the present embodiment, as shown in FIG. 1, a configuration is employed in which the output voltage of the adder circuit 70 is compared with a predetermined threshold voltage using a comparator 80, and an overcurrent is detected according to the comparison result. are doing.
[0032]
Next, a method of detecting the maximum value of the negative current will be described with reference to FIGS. Here, it is assumed that the current Iu, which is the U-phase output current, is maximized.
Prior to time T1 in FIG. 5, as shown in FIG. 6A, the upper arm switches 11, 21, and 31 are controlled to be on, and the lower arm switches 12, 22, and 32 are each turned off. Is controlled. In this case, no current flows through each of the resistors 61 to 63. Therefore, the added value of the voltages generated at the resistors 61 to 63 output from the adding circuit 70 is “0 (zero)”.
[0033]
Subsequently, from time T1 to T2 (period C), as shown in FIG. 6B, the upper arm switch 11 is controlled to be off, and the lower arm switch 12 is controlled to be on. . As a result, the current Iu flows through the lower arm switch 12 and the resistor 61. That is, a voltage representing the current Iu is generated in the resistor 61. Therefore, the sum of the voltages generated in the resistors 61 to 63 is a voltage value representing “Iu”.
[0034]
Further, from time T2 to time T3, as shown in FIG. 6C, the upper arm switches 11, 21 are controlled to be off, and the lower arm switches 12, 22 are controlled to be on. At this time, the current Iu flows through the lower arm switch 12 and the resistor 61, and the current Iv flows through the resistor 62 and the lower arm switch 22. That is, a voltage representing the current Iu is generated in the resistor 61, and a voltage representing the current Iv is generated in the resistor 62. However, the current flowing through the resistor 61 and the current flowing through the resistor 62 flow in opposite directions. Therefore, the added value of the voltage generated at each of the resistors 61 to 63 at the time T2 to T3 is smaller than the added value at the time T1 to T2.
[0035]
The operation after time T4 is basically the same as the operation before time T3. That is, from time T4 to T5 (period D), the output of the adding circuit 70 represents the current Iu.
As described above, in the examples illustrated in FIGS. 5 and 6, the output of the addition circuit 70 represents the current Iu that is the U-phase output current in the periods C and D. Therefore, if the output of the adder circuit 70 is monitored in the period A or the period B, the current Iu can be detected.
[0036]
Note that, in the examples shown in FIGS. 3 to 6, the case where the U-phase output current has reached the maximum current has been described, but the operation when the V-phase or W-phase output current has reached the maximum current is also fundamental. Is the same as
As described above, in the inverter device according to the embodiment, both the maximum current in the positive direction and the maximum current in the negative direction can be detected by monitoring the output of the adder circuit 70. Further, the function of detecting the maximum current as described above is realized by the resistor and the adder circuit, so that the circuit configuration is simple.
[0037]
FIG. 7 shows an embodiment of the adding circuit 70. Note that the circuit configuration shown in FIG. 7 is one example, and the present invention is not limited to this.
The addition circuit 70 includes a U-phase circuit unit 71U, a V-phase circuit unit 71V, and a W-phase circuit unit 71W. Here, the configurations of the U-phase circuit unit 71U, the V-phase circuit unit 71V, and the W-phase circuit unit 71W are basically the same. Therefore, here, the configuration of the U-phase circuit unit 71U will be described.
[0038]
The amplifier 72 is a differential amplifier and amplifies a voltage generated between both ends of the resistor 61. Here, the inverting input terminal of the amplifier 72 is connected to the ground terminal of the resistor 61 via the input resistor R1, and its non-inverting input terminal is connected to the switch side terminal of the resistor 61 via the input resistor R2. You. The non-inverting input terminal of the amplifier 72 is connected to a predetermined voltage source via a resistor R5. Further, a resistor R3 is provided between the output terminal and the inverted input terminal of the amplifier 72 as a feedback resistor. The signal amplified by the amplifier 72 is output via the resistor R4.
[0039]
The outputs of the U-phase circuit unit 71U, the V-phase circuit unit 71V, and the W-phase circuit unit 71W are added to each other in voltage, and guided to the comparator 80. Thus, the added value of the voltages generated in the resistors 61 to 63 is given to the comparator 80.
As described above, the current detection device (the resistors 61 to 63, the addition circuit 70, and the comparator 80) according to the embodiment includes the maximum positive current and the negative current without using the absolute value circuit used in the known document 2. Since both of the maximum currents can be detected, the configuration is simple and can be realized at low cost.
[0040]
Further, the current detection circuit of the embodiment detects the maximum current without using a diode circuit as used in the known document 2, so that there is no influence such as variation in the forward voltage of the diode, The detection accuracy is improved.
In the above-described embodiment, the resistors 61, 62, 63 are provided between the negative electrode of the power supply 40 and the switch circuits 10, 20, 30. However, the present invention is not limited to this. That is, as shown in FIG. 8, the resistors 61, 62, and 63 may be provided as the resistor 64 between the negative electrode of the power supply 40 and the switch circuits 10, 20, and 30. As a result, the current flowing through the resistor 64 is the sum of the currents flowing through the resistors 61, 62, and 63, and the voltage generated at the resistor 64 becomes equal to the output of the adding circuit 70, so that the adding circuit 70 can be omitted. .
[0041]
In the above-described embodiment, the case where the three-phase AC motor is driven has been described, but the present invention is not limited to this. That is, the present invention can supply current to loads other than the AC motor under the condition that the sum of the output currents becomes 0 (zero).
[0042]
【The invention's effect】
According to the present invention, both the positive maximum output current and the negative maximum output current of the inverter device can be accurately detected with a simple configuration.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of an inverter device according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating a control signal for driving an inverter device.
FIG. 3 is a timing chart of a period during which a maximum current in a positive direction is detected.
FIG. 4 is a diagram illustrating a state of the inverter device when a maximum current flows in a positive direction.
FIG. 5 is a timing chart of a period in which a maximum current in a negative direction is detected.
FIG. 6 is a diagram illustrating a state of the inverter device when a maximum current flows in a negative direction.
FIG. 7 is an embodiment of an adding circuit.
FIG. 8 is a diagram illustrating a configuration of an inverter device according to another embodiment.
FIG. 9 is a diagram showing a basic configuration of a three-phase inverter device that drives a three-phase AC motor.
[Explanation of symbols]
10 U-phase switch circuit (first switch circuit)
20 V phase switch circuit (second switch circuit)
30 W-phase switch circuit (third switch circuit)
11, 21, 31 Upper arm switch 12, 22, 32 Lower arm switch 40 Power supply 50 Motor (3-phase AC motor)
61-63 resistor 70 addition circuit (addition means)
72 amplifier 80 comparator (overcurrent detection means)

Claims (6)

第1〜第3のスイッチ回路を備えるインバータ装置により生成される電流を検出する装置であって、
上記第1〜第3のスイッチ回路にそれぞれ直列的に接続された第1〜第3の抵抗体と、
上記第1〜第3の抵抗体に生じる電圧を加算し、上記インバータ装置を介して流れる電流を表す値としてその加算結果を出力する加算手段と、
を有する電流検出装置。
An apparatus for detecting a current generated by an inverter device including first to third switch circuits,
First to third resistors respectively connected in series to the first to third switch circuits;
Adding means for adding the voltages generated in the first to third resistors and outputting the addition result as a value representing a current flowing through the inverter device;
A current detection device having:
請求項1に記載に電流検出装置であって、
上記加算手段の出力が予め決められた閾値よりも大きかったときに、過電流が発生していることを表す信号を出力する過電流検出手段をさらに有する。
The current detection device according to claim 1,
When the output of the adding means is larger than a predetermined threshold value, there is further provided an overcurrent detecting means for outputting a signal indicating that an overcurrent has occurred.
請求項1に記載に電流検出装置であって、
上記第1〜第3のスイッチ回路は、それぞれ、互いに直列的に接続された上アーム用スイッチおよび下アーム用スイッチを含んでおり、
上記加算手段は、上記第1のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチがそれぞれオン状態およびオフ状態に制御されており、かつ、上記第2および第3のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチがそれぞれオフ状態およびオン状態に制御されているときに、上記インバータ装置の最大電流を検出する。
The current detection device according to claim 1,
The first to third switch circuits each include an upper arm switch and a lower arm switch connected in series with each other,
The adding means includes an upper arm switch and a lower arm switch of the first switch circuit which are controlled to be in an on state and an off state, respectively, and the upper arm switch of the second and third switch circuits. When the lower arm switch and the lower arm switch are controlled to be in the off state and the on state, respectively, the maximum current of the inverter device is detected.
請求項1に記載に電流検出装置であって、
上記第1〜第3のスイッチ回路は、それぞれ、互いに直列的に接続された上アーム用スイッチおよび下アーム用スイッチを含んでおり、
上記加算手段は、上記第1のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチがそれぞれオフ状態およびオン状態に制御されており、かつ、上記第2および第3のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチがそれぞれオン状態およびオフ状態に制御されているときに、上記インバータ装置の最大電流を検出する。
The current detection device according to claim 1,
The first to third switch circuits each include an upper arm switch and a lower arm switch connected in series with each other,
The adding means includes an upper arm switch and a lower arm switch of the first switch circuit which are controlled to be in an off state and an on state, respectively, and wherein the second and third switch circuits have an upper arm switch. When the switch for the lower arm and the switch for the lower arm are controlled to the ON state and the OFF state, respectively, the maximum current of the inverter device is detected.
直流電源が接続された第1〜第3のスイッチ回路と、
上記第1〜第3のスイッチ回路にそれぞれ直列的に接続された第1〜第3の抵抗体と、
上記第1〜第3の抵抗体に生じる電圧を加算し、上記インバータ装置を介して流れる電流を表す値としてその加算結果を出力する加算手段と、
を有する電流検出機能付きインバータ装置。
First to third switch circuits to which a DC power supply is connected;
First to third resistors respectively connected in series to the first to third switch circuits;
Adding means for adding the voltages generated in the first to third resistors and outputting the addition result as a value representing a current flowing through the inverter device;
Inverter device with current detection function having
請求項5に記載のインバータ装置であって、
上記加算手段の出力が予め決められた閾値よりも大きかったときに、上記第1〜第3のスイッチ回路を停止する過電流検出手段をさらに有する。
The inverter device according to claim 5, wherein
An overcurrent detecting means for stopping the first to third switch circuits when an output of the adding means is larger than a predetermined threshold value is further provided.
JP2002308023A 2002-10-23 2002-10-23 Current detection device and inverter device with current detection function Expired - Fee Related JP4127014B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002308023A JP4127014B2 (en) 2002-10-23 2002-10-23 Current detection device and inverter device with current detection function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002308023A JP4127014B2 (en) 2002-10-23 2002-10-23 Current detection device and inverter device with current detection function

Publications (2)

Publication Number Publication Date
JP2004147401A true JP2004147401A (en) 2004-05-20
JP4127014B2 JP4127014B2 (en) 2008-07-30

Family

ID=32454277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002308023A Expired - Fee Related JP4127014B2 (en) 2002-10-23 2002-10-23 Current detection device and inverter device with current detection function

Country Status (1)

Country Link
JP (1) JP4127014B2 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143577B1 (en) * 2007-08-30 2012-05-09 삼성전자주식회사 Device for preventing over current of inverter
JP2012157103A (en) * 2011-01-24 2012-08-16 Mitsubishi Electric Corp Inverter device, fan drive device, compressor drive device and air conditioner
KR20140052138A (en) * 2012-10-19 2014-05-07 학교법인 두원학원 Invertor device for electric motor comprising shunt resistance for detecting current
US9324638B2 (en) 2010-12-13 2016-04-26 Infineon Technologies Americas Corp. Compact wirebonded power quad flat no-lead (PQFN) package
US9324646B2 (en) 2010-12-13 2016-04-26 Infineon Technologies America Corp. Open source power quad flat no-lead (PQFN) package
US9355995B2 (en) 2010-12-13 2016-05-31 Infineon Technologies Americas Corp. Semiconductor packages utilizing leadframe panels with grooves in connecting bars
US9362215B2 (en) 2010-12-13 2016-06-07 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
US9443795B2 (en) 2010-12-13 2016-09-13 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
US9449957B2 (en) 2010-12-13 2016-09-20 Infineon Technologies Americas Corp. Control and driver circuits on a power quad flat no-lead (PQFN) leadframe
US9620954B2 (en) 2010-12-13 2017-04-11 Infineon Technologies Americas Corp. Semiconductor package having an over-temperature protection circuit utilizing multiple temperature threshold values
US9659845B2 (en) 2010-12-13 2017-05-23 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US9711437B2 (en) 2010-12-13 2017-07-18 Infineon Technologies Americas Corp. Semiconductor package having multi-phase power inverter with internal temperature sensor
EP2775520A3 (en) * 2013-03-07 2017-12-13 International Rectifier Corporation Open source Power Quad Flat No-Lead (PQFN) leadframe
JP2019176718A (en) * 2018-03-27 2019-10-10 エルエス産電株式会社Lsis Co., Ltd. Inverter peak-current detection device

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143577B1 (en) * 2007-08-30 2012-05-09 삼성전자주식회사 Device for preventing over current of inverter
US9449957B2 (en) 2010-12-13 2016-09-20 Infineon Technologies Americas Corp. Control and driver circuits on a power quad flat no-lead (PQFN) leadframe
US9620954B2 (en) 2010-12-13 2017-04-11 Infineon Technologies Americas Corp. Semiconductor package having an over-temperature protection circuit utilizing multiple temperature threshold values
US9324638B2 (en) 2010-12-13 2016-04-26 Infineon Technologies Americas Corp. Compact wirebonded power quad flat no-lead (PQFN) package
US9324646B2 (en) 2010-12-13 2016-04-26 Infineon Technologies America Corp. Open source power quad flat no-lead (PQFN) package
US9355995B2 (en) 2010-12-13 2016-05-31 Infineon Technologies Americas Corp. Semiconductor packages utilizing leadframe panels with grooves in connecting bars
US9362215B2 (en) 2010-12-13 2016-06-07 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
US9443795B2 (en) 2010-12-13 2016-09-13 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
US10438876B2 (en) 2010-12-13 2019-10-08 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US9899302B2 (en) 2010-12-13 2018-02-20 Infineon Technologies Americas Corp. Semiconductor package having multi-phase power inverter with internal temperature sensor
US9659845B2 (en) 2010-12-13 2017-05-23 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US9530724B2 (en) 2010-12-13 2016-12-27 Infineon Technologies Americas Corp. Compact power quad flat no-lead (PQFN) package
US9711437B2 (en) 2010-12-13 2017-07-18 Infineon Technologies Americas Corp. Semiconductor package having multi-phase power inverter with internal temperature sensor
JP2012157103A (en) * 2011-01-24 2012-08-16 Mitsubishi Electric Corp Inverter device, fan drive device, compressor drive device and air conditioner
KR20140052138A (en) * 2012-10-19 2014-05-07 학교법인 두원학원 Invertor device for electric motor comprising shunt resistance for detecting current
EP2775520A3 (en) * 2013-03-07 2017-12-13 International Rectifier Corporation Open source Power Quad Flat No-Lead (PQFN) leadframe
JP2019176718A (en) * 2018-03-27 2019-10-10 エルエス産電株式会社Lsis Co., Ltd. Inverter peak-current detection device
CN110320396A (en) * 2018-03-27 2019-10-11 Ls产电株式会社 Inverter peak current detection device

Also Published As

Publication number Publication date
JP4127014B2 (en) 2008-07-30

Similar Documents

Publication Publication Date Title
JP4884355B2 (en) Control device for multiphase motor
JP4127014B2 (en) Current detection device and inverter device with current detection function
JP5266687B2 (en) Anomaly detection device
CN1024618C (en) Control arrangement for parallel operation of PWM inverter
JP2009131065A (en) Controller of multi-phase electric motor
US9831801B2 (en) Three-phase inverter system including control circuit to detect failure in an output current sensor
JP2011067065A (en) Motor driving apparatus
JP2008118834A (en) Surge reduction circuit and inverter device equipped with surge reduction circuit
KR20170083556A (en) Power converter and method for operating a power converter
JP6966233B2 (en) Drive device for three-phase motor and electronic equipment and transfer equipment using it
KR101143577B1 (en) Device for preventing over current of inverter
JP6409982B2 (en) Control circuit for multiphase power converter
JP2006254671A (en) Three-phase voltage type inverter system
JP5252476B2 (en) Control device for multiphase motor
CN105075101B (en) Power inverter and its motor drive, air blower, compressor, air conditioner, refrigerator, refrigeration machine
JP4896407B2 (en) Inverter device with magnetic pole position detection function
JP2017103840A (en) Inverter device
JP3590541B2 (en) DC brushless motor drive
JP2007151359A (en) Power converter
JP6589493B2 (en) Three-phase inverter device
JP4775547B2 (en) Inverter device
JP6139394B2 (en) Motor control device
JP4514496B2 (en) PWM cycloconverter device, detection device, and control method
CN109980899B (en) Current detection circuit, frequency converter and current detection method
JP4697579B2 (en) Power converter and phase loss detection method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080505

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees