JP2004186207A - Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic equipment - Google Patents
Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic equipment Download PDFInfo
- Publication number
- JP2004186207A JP2004186207A JP2002348041A JP2002348041A JP2004186207A JP 2004186207 A JP2004186207 A JP 2004186207A JP 2002348041 A JP2002348041 A JP 2002348041A JP 2002348041 A JP2002348041 A JP 2002348041A JP 2004186207 A JP2004186207 A JP 2004186207A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- region
- thin film
- starting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000010408 film Substances 0.000 claims abstract description 157
- 239000013078 crystal Substances 0.000 claims abstract description 85
- 239000010409 thin film Substances 0.000 claims abstract description 76
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 15
- 238000002425 crystallisation Methods 0.000 claims description 9
- 230000008025 crystallization Effects 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 63
- 229910052710 silicon Inorganic materials 0.000 abstract description 63
- 239000010703 silicon Substances 0.000 abstract description 63
- 230000007547 defect Effects 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 abstract description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 23
- 229910052814 silicon oxide Inorganic materials 0.000 description 23
- 230000005669 field effect Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 238000002844 melting Methods 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000007715 excimer laser crystallization Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】半導体材料の略単結晶粒をチャネル形成領域に用いた薄膜トランジスタにおいて、閾値下領域の電気特性であるS値の優良な薄膜トランジスタを得ることを可能とする半導体装置の製造方法を提供すること。
【解決手段】薄膜トランジスタTは、ゲート電極22と、ソース領域24、ドレイン領域25及びチャネル形成領域26を含んでいる。チャネル形成領域の形成に用いられるシリコン膜は、結晶成長の起点部から成長した略単結晶のシリコン結晶粒からなり、その膜厚を30nm乃至150nmとする。これにより、前記シリコン結晶粒に含まれ得る結晶欠陥数が低減でき、優れたS値を有する薄膜トランジスタを実現する。
【選択図】 図4Provided is a method of manufacturing a semiconductor device which can obtain a thin film transistor having an S value which is an electrical characteristic of a sub-threshold region in a thin film transistor using a substantially single crystal grain of a semiconductor material for a channel formation region. .
A thin film transistor includes a gate electrode, a source region, a drain region, and a channel formation region. The silicon film used for forming the channel formation region is made of substantially single crystal silicon crystal grains grown from the starting point of crystal growth, and has a thickness of 30 nm to 150 nm. Thus, the number of crystal defects that can be included in the silicon crystal grains can be reduced, and a thin film transistor having an excellent S value can be realized.
[Selection diagram] Fig. 4
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及びこの製造方法により製造される半導体装置、電気光学装置、電子機器に関する。
【0002】
【従来の技術】
電気光学装置、例えば、液晶表示装置や有機EL(エレクトロルミネセンス)表示装置などにおいては、半導体素子としての薄膜トランジスタを含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の薄膜トランジスタは、非晶質シリコン膜を用いて、チャネル形成領域等の活性領域を形成している。また、多結晶シリコン膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合に比較して電界効果移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。
【0003】
また、薄膜トランジスタの性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、薄膜トランジスタのチャネル形成領域が単一の略単結晶粒で形成する技術が検討されている。例えば、基板上に微細な穴(凹部)を形成し、この穴を結晶成長の起点として半導体膜の結晶化を行うことにより、大粒径のシリコンの略結晶粒を形成する技術が提案されている。この技術を用いて形成される大結晶粒径のシリコン膜を用いて薄膜トランジスタを形成することにより、1つの薄膜トランジスタの形成領域(特に、チャネル形成領域)を単一の略単結晶粒で構成することが可能となる。これにより、電界効果移動度といった電気的特性に優れた薄膜トランジスタを実現することが可能になる。(例えば非特許文献1または非特許文献2参照。)
【非特許文献1】
「Single Crystal Thin Film Transistors」(IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257−258)
【非特許文献2】
「Advanced Excimer−laser Crystallization Techniques of Si Thin−Film For Location Control of Large Grain on Glass」(R.Ishihara等proc. SPIE 2001, vol.4295 p.14〜23)
【0004】
【発明が解決しようとする課題】
ところで、前記文献によって形成された略単結晶粒を用いて薄膜トランジスタを形成し、その電気特性を実際に調べたところ、電界効果移動度は500cm2/Vs程度と非常に大きな値を実現できるが、閾値下領域の電気特性であるサブスレーシュホールド・スイング(S値)は0.45V/dec.以上と大きく、通常の多結晶シリコン薄膜トランジスタの同特性(約0.2V/dec.)に比べて劣ることが本願発明者らの実験によって確認された。これは、前記文献に記載の薄膜トランジスタの構成では、チャネル形成領域となるシリコン膜の膜厚を250nm程度以上に厚く設定しているため、そこに含まれる結晶欠陥の総数が多くなり、その結果、S値が悪くなったと考えられる。
【0005】
よって本発明は、略単結晶を用いて形成する薄膜トランジスタにおいて、電界効果移動度ならびにS値の優良な薄膜トランジスタを得ることを可能とする半導体装置の製造方法を提供することを目的とする。
【0006】
また本発明は、電界効果移動度およびS値の電気的特性の良い薄膜トランジスタを得ることが可能な半導体装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するために、本発明は、基板に半導体膜を形成し、この半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、基板上に前記半導体膜の結晶化の際の起点となるべき起点部を形成する起点部形成工程と、起点部が形成された基板上に前記半導体膜を形成する半導体膜形成工程と、半導体膜に熱処理を行い、前記起点部のそれぞれを略中心とする略単結晶粒を形成する熱処理工程と、前記略単結晶粒を含む前記半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、トランジスタ領域上にゲート絶縁膜及びゲート膜を形成して薄膜トランジスタを形成する素子形成工程と、を含んでおり、前記パターニング工程では、前記半導体膜の膜厚を30nm乃至150nmとなるようにトランジスタ領域が形成されていることを特徴とする。
【0008】
本願発明では、半導体膜を適切な膜厚に設定することで、略単結晶粒中に含まれる欠陥の絶対数を低減し、それをチャネル形成領域に用いて形成する薄膜トランジスタのS値を通常の多結晶シリコン薄膜トランジスタのS値と同等もしくは同等以上に改善する。
【0009】
好ましくは、前記パターニング工程では、少なくとも前記起点部及びその近傍がチャネル形成領域に含まれないように行う。起点部を略中心に形成される結晶粒は、起点部及びその近傍において結晶欠陥が生じ、結晶性が乱れる場合がある。したがって、前記起点部やその近傍の領域の半導体膜をチャネル形成領域に含まれないようにすることにより、チャネル形成領域に結晶性の劣る半導体膜が含まれることを回避し、薄膜トランジスタの特性をさらに向上させることが可能となる。
【0010】
好ましくは、上述した起点部は、基板に形成された凹部である。これにより、結晶化の起点となるべき部分を容易に形成することが可能になる。
【0011】
好ましくは、上述した熱処理工程における熱処理は、凹部内の半導体膜に非溶融状態の部分が残り、他の部分が溶融する条件で行う。これにより、熱処理後の半導体膜の結晶化は、非溶融状態となっている凹部の内部、特に底部近傍から始まって周囲へ進行する。このとき、凹部の寸法を適宜設定しておくことにより、凹部の上部(開口部)には1個の結晶粒のみが到達するようになる。そして、半導体膜の溶融した部分では、凹部の上部に到達した1個の結晶粒を核として結晶化が行われるようになるので、凹部を略中心とした範囲に略単結晶の半導体膜(略単結晶粒)を形成することが可能になる。
【0012】
好ましくは、熱処理は、150ns乃至250nsのパルス幅を有するパルスレーザ照射によって行われる。このように比較的長いパルス幅を有するレーザを用いることにより半導体膜の溶融時間が長くなり、結晶成長の起点部である凹部からの結晶粒成長を促進することが可能となる。
【0013】
好ましくは、基板上に形成される半導体膜は、非晶質又は多晶質のシリコン膜である。これにより、起点部を略中心とした範囲に略単結晶のシリコン結晶粒を形成し、この良質なシリコン結晶粒を用いて薄膜トランジスタを形成することが可能になる。
【0014】
また、本発明は、基板上に形成された半導体膜を用いて形成され、ソース、ドレイン領域及びチャネル形成領域を有する薄膜トランジスタを含んで構成される半導体装置であり、半導体膜は、基板上に設けられた起点部を起点として形成された略単結晶粒を含んで形成されており、薄膜トランジスタのチャネル形成領域の半導体膜の膜厚は30nm乃至150nmであることを特徴とする。
【0015】
ここで略単結晶粒内に含まれる結晶欠陥の密度は、通常の多結晶シリコン薄膜半導体で用いられる半導体膜中の結晶欠陥密度に比べて非常に少ない値が見積もられるが、前記半導体膜の膜厚を厚くした場合には、結晶欠陥の総数が大きくなり、結果としてそこに形成される薄膜トランジスタのS値は大きな値となる。そこで本願発明は、通常の多結晶シリコン薄膜トランジスタのS値と同等もしくは同等以上の特性を実現するため、前記半導体膜を適切な膜厚に設定し、優良な半導体装置を得ることを可能とする。
【0016】
好ましくは、チャネル形成領域の半導体膜は、前記起点部及びその近傍の領域を含まないようにパターニングされている。起点部を略中心に形成される結晶粒は、起点部及びその近傍において対応粒界が集中し、結晶欠陥が生じて結晶性が乱れる場合がある。したがって、起点部及びその近傍の領域を含まないようにパターニングされた半導体膜を用いることにより、チャネル形成領域に結晶性の劣る半導体膜が含まれることを回避し、薄膜トランジスタの特性をさらに向上させることが可能となる。
【0017】
好ましくは、起点部は、基板に形成された凹部であり、半導体膜は、凹部内の半導体膜に非溶融部分が残り、他が溶融するように熱処理を行って結晶化を行うことにより形成されている。これにより、凹部を略中心とした範囲に形成される略単結晶の半導体膜(略単結晶粒)を使用して薄膜トランジスタを形成することが可能になる。
【0018】
好ましくは、半導体膜は、非晶質又は多晶質のシリコン膜に150ns乃至250nsのパルス幅を有するパルスレーザにより熱処理を施したものである。これにより、比較的膜厚の薄いシリコン膜に対しても、前記起点部を略中心とした大粒径の略単結晶粒を得ることが可能になる。
【0019】
また、上述した薄膜トランジスタを用いて液晶表示装置や有機エレクトロルミネセンス表示装置などの電気光学装置を形成することが好ましい。これにより、表示品質に優れた電気光学装置を構成することが可能となり、この電気光学装置を用いることにより、品質のよい電子機器を構成することが可能になる。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0021】
本実施形態の製造方法は、(1)薄膜トランジスタのソース領域、ドレイン領域、およびチャネル形成領域として用いるためのシリコン膜をガラス基板上に形成する工程と、(2)形成したシリコン膜を用いて薄膜トランジスタを形成する工程とを含んでいる。以下、それぞれの工程について詳細に説明する。
【0022】
図1は、シリコン膜を形成する工程について説明する説明図である。図1(a)に示すように、基板としてのガラス基板10上に、酸化シリコン膜12を形成する。この酸化シリコン膜12は、例えば、プラズマ化学気相堆積法(PECVD法)、低圧化学気相堆積法(LPCVD法)、スパッタリング法などの成膜法によって形成することが好適である。
【0023】
次に、酸化シリコン膜12に対して凹部(以下、「グレイン・フィルタ」と称する。)52を形成する。グレイン・フィルタは、後に行う半導体膜の結晶化の際の起点となるべき起点部であり、かつ1つの結晶核のみを成長させるための穴である。このグレイン・フィルタ52は、例えば、直径50nm以上150nm以下程度、高さ750nm程度の円筒状に形成することが好適である。なお、グレイン・フィルタ52は、円筒状以外の形状(例えば、角柱状など)としてもよい。
【0024】
グレイン・フィルタ52は、例えば、グレイン・フィルタ52の配置のマスクを用いて酸化シリコン膜に塗布したフォトレジスト膜を露光、現像して、グレイン・フィルタ52の形成位置を露出させる開口部を有するフォトレジスト膜(図示せず)を酸化シリコン膜12上に形成し、このフォトレジスト膜をエッチングマスクとして用いて反応性イオンエッチングを行い、その後、酸化シリコン膜12上のフォトレジスト膜を除去することによって形成することができる。また、より小径のグレイン・フィルタ52を形成する場合には、フォトレジスト膜を除去後、PECVD法やLPCVD法などの方法により酸化シリコン膜を堆積し、凹部の穴径を狭めることが可能である。
【0025】
次に、図1(b)に示すように、LPCVD法などの製膜法によって、酸化シリコン膜12上およびグレイン・フィルタ52内に半導体膜としての非晶質のシリコン膜14を形成する。この非晶質のシリコン膜14の膜厚は、30nm乃至150nm程度にする。なお、非晶質のシリコン膜14に代えて、多晶質のシリコン膜を形成してもよい。
【0026】
ここで非晶質のシリコン膜14は、前記グレイン・フィルタ52を十分に埋め込む程度の膜厚が必要であり、例えばグレイン・フィルタの直径が50nmであれば、非晶質のシリコン膜の膜厚は30nm程度以上必要となる。仮にこれより薄いシリコン膜を堆積した場合には、前記グレイン・フィルタが十分に埋め込まれず、隙間ができてしまう。またグレイン・フィルタの直径を50nmより更に小さくした場合には、原理的に非晶質のシリコン膜の膜厚を薄くすることができるが、このような小さな直径のグレイン・フィルタを安定的に形成することは製造プロセス上非常に困難であり、更に非晶質シリコン膜の堆積時にはグレイン・フィルタ内部まで十分に非晶質シリコンを供給することができない。これらのことから、後に述べるシリコンの略単結晶粒成長を安定的に行うためには、非晶質のシリコン膜14の最小膜厚は30nmとなる。非晶質のシリコン膜の最大膜厚が150nmである理由については後に述べる。
【0027】
次に、図1(c)に示すように、シリコン膜14に対して熱処理としてのレーザ照射を行う。このレーザ照射は、例えば、波長308nm、パルス幅約200ns程度のXeClパルスエキシマレーザを用いて、エネルギー密度が0.4〜1.5J/cm2 程度となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザは、そのほとんどがシリコン膜14の表面付近で吸収される。これは、XeClパルスエキシマレーザの波長(308nm)における非晶質シリコンの吸収係数が0.139nm−1と比較的に大きいためである。
【0028】
ここで、照射するエキシマレーザは、従来多く用いられているパルス幅20ns乃至30ns程度のエキシマレーザよりも、パルス幅150ns乃至250ns程度のエキシマレーザを用いる方が好適である。これは、このような比較的長いパルス幅を有するエキシマレーザを照射することにより、シリコン膜の溶融時間が顕著に長くなるためである。このことは「Experimental and numerical analysis of surface melt dynamics in 200 ns−excimer laser crystallization of a−Si films on glass」(E.Fogarassyら、Thin Solid Films 383, 2001, p.48−52)に報告されている。溶融したシリコン膜が凝固・結晶化する際の結晶粒の大きさは、結晶成長速度と溶融時間の乗算に依存する。すなわち、前記比較的長いパルス幅を有するエキシマレーザを照射することによってシリコン膜の溶融時間が長くなると、それに伴って大きな略単結晶粒の形成が可能となる。例えば本願発明者らの実験では、室温のシリコン膜試料に対して前記比較的長いパルス幅を有するエキシマレーザを照射することによって、例えばシリコン膜厚100nmの場合には、直径約4μmの略単結晶粒の形成を確認している(図2(a))。これに対して先に挙げたR.Ishiharaらの文献では、従来の比較的パルス幅の短いエキシマレーザを用いており、シリコン膜厚が90nmの時の略単結晶粒の最大粒径は約2.5μmである(図2(b))。これら両者のシリコン膜厚は若干異なるものの、前記パルス幅の長いエキシマレーザを用いることによって、数十%程度大きな結晶粒の成長が実現できる。図2に示すように他のシリコン膜厚についても同様である。
【0029】
更に本願発明者らの実験では、前記パルス幅の長いエキシマレーザ照射時にシリコン膜試料を200℃程度に加熱しておくことにより、シリコン膜厚100nmの試料では略単結晶粒の最大粒径約7μm、同膜厚150nmの試料では約8μmの大結晶粒の形成を確認している。
【0030】
一方、パルス幅の長いレーザを用いてシリコン膜を結晶化する技術は、例えば特開2000−36464や特開平7−283151にも開示されている。しかしながらこれらの技術では、シリコン膜に結晶化の起点となる起点部が無く、結晶成長が開始する場所は制御されていない。すなわちパルス幅の長いレーザを照射することによりシリコン膜の溶融時間は長くなるものの、ランダムな位置に結晶核が発生し、各々の結晶核より結晶粒が成長するため、結果として最終的な結晶粒の大きさは従来に比べて大きな変化は認められない。これに対し本実施例では、凹部(グレイン・フィルタ)を形成することでシリコン膜の結晶化の起点部を制御しているため、ここから優先的に結晶成長が始まり、パルス幅の長いレーザ照射によって溶融時間が長くなった効果により、先に述べた通り、従来に比べて数十%大きな結晶粒の形成が実現する。
【0031】
上述したレーザ照射の条件は、適宜に選択することにより、シリコン膜14を、グレイン・フィルタ52内の内部、特に底部付近には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これにより、レーザ照射後のシリコンの結晶成長は、グレイン・フィルタ52内の前記非溶融状態のシリコン近傍で先に始まり、シリコン膜14の表面付近、すなわち略完全溶融状態の部分へ進行する。
【0032】
レーザ照射後のグレイン・フィルタ52の内部では、いくつかの結晶粒が発生し得る。このとき、グレイン・フィルタ52の断面寸法(本実施形態では、円の直径)を1個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ52の上部(開口部)には1個の結晶粒のみが到達するようになる。これにより、シリコン膜14の略完全溶融状態の部分では、グレイン・フィルタ52の上部に到達した前記結晶粒を核として結晶成長が進行するようになり、図1(d)に示すように、グレイン・フィルタ52を中心としたシリコンの略単結晶粒16aが形成される。
【0033】
本願発明者らの実験によれば、このように形成されたシリコンの略単結晶粒内の欠陥密度は、およそ3.2×101 6cm−3eV−1と見積もられる。これは従来のレーザ結晶化技術による多結晶シリコン膜中の欠陥密度1018cm−3eV−1台に比べ非常に小さい値であり、本手法により欠陥密度の小さい優良な略単結晶粒が得られていることが分かる。しかしながら前記略単結晶粒を含むシリコン膜の膜厚を前記R.Ishiharaらの文献に記載の通り250nm程度以上に設定した場合は、前記略単結晶粒中の欠陥総数は大きくなり、そこに形成する薄膜トランジスタのS値は、従来の多結晶シリコン薄膜トランジスタで実現しているS値(約0.2V/dec.)に比べて劣る特性となる。そこで本願発明では、前記略単結晶粒中の欠陥密度を鑑み、これを用いた薄膜トランジスタで従来の多結晶シリコン薄膜トランジスタと同等もしくは同等以上の特性を実現するために、シリコン膜の膜厚を適切な膜厚とする。
【0034】
具体的には、後に述べる方法によってシリコン膜とシリコン酸化膜の間の界面準位密度を3.0×1010cm−2eV−1となるようにゲート絶縁膜(シリコン酸化膜)を膜厚100nmで形成した薄膜トランジスタにおいて、前記シリコン膜厚を150nmとすることでS値約0.2V/dec.を実現できる。これは以下に示すS値を求める式によって求めることができる。
【0035】
S値 = kT/q・ln10・(1+(qNbkts i+qDit)/Co x)
ここでkはボルツマン係数、Tは絶対温度、qは素電荷量、Nbkはシリコン膜中の欠陥密度、ts iはシリコン膜厚、Ditは界面準位密度、Co xはシリコン酸化膜の単位面積あたりの容量である。
【0036】
この式から、更に前記シリコン膜厚(前記略単結晶粒の膜厚)を薄くすることによってS値は小さくなり、従来の多結晶シリコン薄膜トランジスタより優れた特性となる。またゲート絶縁膜であるシリコン酸化膜を薄くすることでもS値が改善されるため、その分前記シリコン膜厚を厚くすることも可能であるが、後述のパターニング工程によって島状化した前記略単結晶粒を含むシリコン膜上に前記シリコン酸化膜を堆積した際に、島状化されたシリコン膜の角(エッジ)部分の前記シリコン酸化膜が薄くなり、これを用いた薄膜トランジスタではゲート電極からのリーク電流や、オフ電流の増加等の好ましくない特性となる。よって本願発明では、従来の多結晶シリコン薄膜トランジスタより優れたS値を前記略単結晶粒を用いた薄膜トランジスタで実現するために、チャネル形成領域となる前記シリコン膜の膜厚を150nm以下とする。また前述の通り、薄膜トランジスタの前記好ましくない特性が発生しない程度に、前記シリコン酸化膜(ゲート絶縁膜)を100nm以下に薄くすることでも、一層S値の優れた薄膜トランジスタが実現できる。
【0037】
図3は、ガラス基板10上に形成されるシリコンの略単結晶粒16aを示す平面図である。同図に示すように、シリコンの略単結晶粒16aは、グレイン・フィルタ52を略中心とした範囲に形成される。このような略単結晶粒16aを用いて、以下に述べるように薄膜トランジスタを形成する。
【0038】
図4は、図3に示したシリコンの略単結晶粒16aの一部をトランジスタ領域18として用いた薄膜トランジスタについて、主にゲート電極とソース領域、ドレイン領域、チャネル形成領域に着目し、それ以外の構成を省略して示した平面図である。本実施形態の薄膜トランジスタTでは、グレイン・フィルタ52をトランジスタ領域18のソースまたはドレイン領域に含まれるようにし、更に好ましくは、グレイン・フィルタ52を含む結晶性に乱れを生じ易い領域がチャネル形成領域に含まれないように配置されている。具体的には、グレイン・フィルタが、チャネル形成領域より0.5μmから1μm程度離れていることが好ましい。
【0039】
次に、図3に示した薄膜トランジスタTを形成する工程について説明する。図5は、薄膜トランジスタTを形成する工程を説明する説明図である。同図は、図4に示すA−A′方向の断面図を示している。
【0040】
図5(a)に示すように、シリコンの略単結晶粒16aを含むシリコン膜16をパターニングし、薄膜トランジスタTの形成に不要となる部分を除去して整形する。
【0041】
次に、図5(b)に示すように、酸化シリコン膜12およびシリコン膜16の上面に、電子サイクロトロン共鳴PECVD法(ECR−PECVD法)またはPECVD法等によって酸化シリコン膜20を形成する。特にECR−PECVD法を用いた場合には、「Low temperature formation of high quality SiO2/Si interface using ECR−PECVD」(D.Abeら、AM−LCD 2001, p.98)に報告されている通り、シリコン膜と酸化シリコン膜の間の界面準位密度を3.0×1010cm−2eV−1程度の非常に小さな値にでき、良好な界面形成を実現できる。この酸化シリコン膜20は膜厚を100nm程度以下とし、薄膜トランジスタのゲート絶縁膜として機能する。
【0042】
次に、図5(c)に示すように、スパッタリング法などの製膜法によってタンタル、アルミニウム等の金属薄膜を形成した後に、パターニングを行うことによって、ゲート電極22及びゲート配線膜を形成する。そして、このゲート電極22をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、シリコン膜16にソース領域24、ドレイン領域25及びチャネル形成領域26を形成する。例えば、本実施形態では、不純物元素としてリン(P)を打ち込み、その後、XeClエキシマレーザを200mJ/cmから400mJ/cm2 程度のエネルギー密度に調整して照射して不純物元素を活性化することによって、N型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに、250〜400℃程度の温度で熱処理を行うことにより、不純物元素の活性化を行ってもよい。
【0043】
次に、図5(d)に示すように、酸化シリコン膜20およびゲート電極22の上面に、PECVD法などの製膜法によって、500nm程度の膜厚の酸化シリコン膜28を形成する。次に、酸化シリコン膜20、28を貫通してソース領域24及びドレイン領域25のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内に、スパッタリング法などの製膜法によってアルミニウム、タングステン等の金属を埋め込み、パターニングすることによって、ソース電極30及びドレイン電極31を形成する。以上に説明した製造方法によって、本実施形態の薄膜トランジスタTが形成される。
【0044】
このように、本実施形態では、シリコン膜16の膜厚を30nm乃至150nmとすることでシリコンの略単結晶粒16a内の結晶欠陥の総数を小さくし、特性の良好な薄膜トランジスタを得ることが可能となる。また、グレイン・フィルタ52及びその近傍の領域のシリコン膜をチャネル形成領域26に含まれないように配置しているので、チャネル形成領域26に結晶性の劣るシリコン膜が含まれることを回避し、薄膜トランジスタの特性をさらに向上させることが可能となる。更に前記略単結晶粒16aを形成する際には、パルス幅150ns乃至250ns程度の比較的パルス幅の長いエキシマレーザを用いることにより、比較的薄いシリコン膜16であっても大きな略単結晶粒16aを形成することができる。
【0045】
次に、本発明に係る薄膜トランジスタの適用例について説明する。本発明に係る薄膜トランジスタは、液晶表示装置のスイッチング素子として、あるいは有機EL表示装置の駆動素子として利用することができる。
【0046】
図6は、本実施形態の電気光学装置の一例である表示装置100の接続状態を示す図である。図5に示すように、表示装置100は、表示領域111内に画素領域112を配置して構成される。画素領域112は有機EL発光素子を駆動する薄膜トランジスタを使用している。薄膜トランジスタは上述した実施形態の製造方法によって製造されるものが使用される。ドライバ領域115からは、発光制御線(Vgp)および書き込み制御線が各画素領域に供給されている。ドライバ領域116からは、電流線(Idata)および電源線(Vdd)が各画素領域に供給されている。書き込み制御線と定電流線Idataを制御することにより、各画素領域に対する電流プログラムが行われ、発光制御線Vgpを制御することにより発光が制御される。ドライバ領域115及び116についても本発明のトランジスタが使用可能であり、特にドライバ領域に115に含まれる発光制御線(Vg a p)および書き込み制御線を選択するバッファー回路にも好適である。
【0047】
この表示装置100は、種々の電子機器に適用可能である。図7は、表示装置100を適用可能な電子機器の例を示す図である。
【0048】
図7(a)は携帯電話への適用例であり、当該携帯電話230は、アンテナ部231、音声出力部232、音声入力部233、操作部234、および本発明の表示装置100を備えている。このように本発明の表示装置は表示部として利用可能である。
【0049】
図7(b)はビデオカメラへの適用例であり、当該ビデオカメラ240は、受像部241、操作部242、音声入力部243、および本発明の表示装置100を備えている。このように本発明の表示装置は、ファインダや表示部として利用可能である。
【0050】
図7(c)は携帯型パーソナルコンピュータ(いわゆるPDA)への適用例であり、当該コンピュータ250は、カメラ部251、操作部252、および本発明の表示装置100を備えている。このように本発明の表示装置は、表示部として利用可能である。
【0051】
図7(d)はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ260は、バンド261、光学系収納部262および本発明の表示装置100を備えている。このように本発明の表示パネルは画像表示源として利用可能である。
【0052】
図7(e)はリア型プロジェクターへの適用例であり、当該プロジェクター270は、筐体271に、光源272、合成光学系273、ミラー274、275、スクリ3ーン276、および本発明の表示装置100を備えている。このように本発明の表示装置は画像表示源として利用可能である。
【0053】
図7(f)はフロント型プロジェクターへの適用例であり、当該プロジェクター280は、筐体282に光学系281および本発明の表示装置100を備え、画像をスクリーン283に表示可能になっている。このように本発明の表示装置は画像表示源として利用可能である。
【0054】
本発明のトランジスタを使用した表示装置100は、上述した例に限らずアクティブ型あるいはパッシブマトリクス型の、液晶表示装置及び有機EL表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【0055】
【発明の効果】
以上説明したように、本発明によれば、薄膜トランジスタのチャネル形成領域に用いる半導体の略単結晶粒を形成する際に、前記半導体の膜厚を適切な値に設定するため、従来の多結晶シリコン薄膜トランジスタと同等もしくは同等以上のS値を実現することが可能となる。これにより、優良な電界効果移動度とS値を有する、特性の良い薄膜トランジスタを得ることが可能となる。
【図面の簡単な説明】
【図1】シリコン膜を形成する工程について説明する説明図である。
【図2】シリコンの略単結晶粒の最大粒径を説明する説明図である。
【図3】ガラス基板上に形成されたシリコンの略単結晶粒を示す平面図である。
【図4】シリコンの略単結晶粒を用いて形成される薄膜トランジスタについて、主にゲート電極とソース領域、ドレイン領域、チャネル形成領域に着目し、それ以外の構成を省略して示した平面図である。
【図5】薄膜トランジスタを形成する工程を説明する説明図である。
【図6】電気光学装置の一例である表示装置の接続状態を示す図である。
【図7】表示装置を適用可能な電子機器の例を示す図である。
【符号の説明】
10 ガラス基板
12、20、28 酸化シリコン膜
14、16 シリコン膜
16a シリコンの略単結晶粒
18 トランジスタ領域
22 ゲート電極
24 ソース領域
25 ドレイン領域
26 チャネル形成領域
30 ソース電極
31 ドレイン電極
52 グレイン・フィルタ
100 表示装置
T 薄膜トランジスタ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and a semiconductor device, an electro-optical device, and an electronic apparatus manufactured by the method.
[0002]
[Prior art]
In an electro-optical device, for example, a liquid crystal display device or an organic EL (electroluminescence) display device, switching of pixels and the like are performed using a thin film circuit including a thin film transistor as a semiconductor element. In a conventional thin film transistor, an active region such as a channel formation region is formed using an amorphous silicon film. Further, a thin film transistor in which an active region is formed using a polycrystalline silicon film has been put to practical use. By using a polycrystalline silicon film, electric characteristics such as field-effect mobility are improved as compared with a case where an amorphous silicon film is used, so that the performance of a thin film transistor can be improved.
[0003]
In addition, in order to further improve the performance of the thin film transistor, a technique of forming a semiconductor film including large crystal grains and forming a channel formation region of the thin film transistor with a single substantially single crystal grain is being studied. For example, a technique has been proposed in which fine holes (concave portions) are formed on a substrate, and the holes are used as starting points for crystal growth to crystallize a semiconductor film, thereby forming substantially crystal grains of silicon having a large grain size. I have. By forming a thin film transistor using a silicon film having a large crystal grain size formed by using this technique, a formation region (particularly, a channel formation region) of one thin film transistor is formed of a single substantially single crystal grain. Becomes possible. Thus, a thin film transistor having excellent electric characteristics such as field-effect mobility can be realized. (For example, see Non-Patent
[Non-patent document 1]
"Single Crystal Thin Film Transistors" (IBM TECHNICAL DISCLOSURE BULLETIN Aug. 1993 pp 257-258)
[Non-patent document 2]
"Advanced Excimer-laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass" (R. Ishihara et al. Proc.
[0004]
[Problems to be solved by the invention]
By the way, when a thin film transistor is formed using substantially single crystal grains formed according to the above-mentioned literature and its electric characteristics are actually examined, the field effect mobility can be realized as a very large value of about 500 cm 2 / Vs. The sub-threshold hold swing (S value), which is an electrical characteristic in the sub-threshold region, is 0.45 V / dec. Experiments conducted by the inventors of the present application confirmed that the above characteristics were large and were inferior to the same characteristics (about 0.2 V / dec.) Of ordinary polycrystalline silicon thin film transistors. This is because, in the structure of the thin film transistor described in the above document, the thickness of the silicon film serving as a channel formation region is set to be about 250 nm or more, so that the total number of crystal defects contained therein increases. It is considered that the S value became worse.
[0005]
Therefore, an object of the present invention is to provide a method for manufacturing a semiconductor device which can obtain a thin film transistor having excellent field-effect mobility and S value in a thin film transistor formed using a substantially single crystal.
[0006]
Another object of the present invention is to provide a semiconductor device capable of obtaining a thin film transistor having excellent electric characteristics of field-effect mobility and S value.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a method for manufacturing a semiconductor device in which a semiconductor film is formed on a substrate, and a thin film transistor is formed using the semiconductor film. A starting point forming step of forming a starting point to be a starting point of the semiconductor film forming step of forming the semiconductor film on the substrate on which the starting point is formed; A heat treatment step of forming substantially single crystal grains having a substantially center, a patterning step of patterning the semiconductor film containing the substantially single crystal grains to form a transistor region to be a source, drain, and channel formation region; Forming a gate insulating film and a gate film on a region to form a thin film transistor. Wherein the transistor region is formed so that the thickness of the body layer becomes 30nm to 150 nm.
[0008]
In the present invention, by setting the semiconductor film to an appropriate thickness, the absolute number of defects included in substantially single crystal grains is reduced, and the S value of a thin film transistor formed using the same in a channel formation region is reduced to a normal value. It is improved to be equal to or more than the S value of the polycrystalline silicon thin film transistor.
[0009]
Preferably, the patterning step is performed such that at least the starting point and the vicinity thereof are not included in the channel formation region. Crystal grains formed substantially at the center of the starting point may have crystal defects at and near the starting point, resulting in disordered crystallinity. Therefore, by preventing the semiconductor film in the starting portion and the region in the vicinity thereof from being included in the channel formation region, it is possible to avoid the semiconductor film having poor crystallinity from being included in the channel formation region, and to further improve the characteristics of the thin film transistor. It can be improved.
[0010]
Preferably, the above-mentioned starting point is a recess formed in the substrate. Thereby, it is possible to easily form a portion to be a starting point of crystallization.
[0011]
Preferably, the heat treatment in the above-described heat treatment step is performed under such a condition that a non-melted portion remains in the semiconductor film in the concave portion and the other portion is melted. Thus, the crystallization of the semiconductor film after the heat treatment starts from the inside of the concave portion in a non-molten state, particularly from the vicinity of the bottom, and proceeds to the periphery. At this time, by appropriately setting the size of the concave portion, only one crystal grain reaches the upper portion (opening) of the concave portion. In the melted portion of the semiconductor film, crystallization is performed with one crystal grain reaching the upper portion of the concave portion as a nucleus. (Single crystal grains) can be formed.
[0012]
Preferably, the heat treatment is performed by pulsed laser irradiation having a pulse width of 150 ns to 250 ns. By using a laser having a relatively long pulse width in this manner, the melting time of the semiconductor film is lengthened, and it becomes possible to promote the growth of crystal grains from the concave portion which is the starting point of crystal growth.
[0013]
Preferably, the semiconductor film formed on the substrate is an amorphous or polycrystalline silicon film. This makes it possible to form substantially single crystal silicon crystal grains in a range substantially centered on the starting point, and to form a thin film transistor using the high quality silicon crystal grains.
[0014]
Further, the present invention is a semiconductor device formed using a semiconductor film formed over a substrate and including a thin film transistor having a source, a drain region, and a channel formation region, wherein the semiconductor film is provided over the substrate. The thin film transistor is formed so as to include substantially single crystal grains formed from the obtained starting point, and the thickness of the semiconductor film in the channel formation region of the thin film transistor is 30 nm to 150 nm.
[0015]
Here, the density of the crystal defects contained in the substantially single crystal grains is estimated to be very small as compared with the density of the crystal defects in the semiconductor film used in the ordinary polycrystalline silicon thin film semiconductor. When the thickness is increased, the total number of crystal defects increases, and as a result, the S value of the thin film transistor formed there increases. Therefore, the present invention makes it possible to obtain an excellent semiconductor device by setting the semiconductor film to an appropriate film thickness in order to realize characteristics equal to or more than the S value of a normal polycrystalline silicon thin film transistor.
[0016]
Preferably, the semiconductor film in the channel formation region is patterned so as not to include the starting point and a region in the vicinity thereof. In the crystal grains formed substantially at the center of the starting point, the corresponding grain boundaries are concentrated at the starting point and in the vicinity thereof, and crystal defects may be generated and crystallinity may be disturbed. Therefore, by using a semiconductor film patterned so as not to include the starting portion and a region in the vicinity thereof, it is possible to avoid including a semiconductor film having poor crystallinity in the channel formation region and to further improve the characteristics of the thin film transistor. Becomes possible.
[0017]
Preferably, the starting portion is a concave portion formed in the substrate, and the semiconductor film is formed by performing heat treatment and crystallization so that a non-melted portion remains in the semiconductor film in the concave portion and the other is melted. ing. Thus, a thin film transistor can be formed using a substantially single-crystal semiconductor film (substantially single-crystal grains) formed in a range substantially centered on the concave portion.
[0018]
Preferably, the semiconductor film is obtained by subjecting an amorphous or polycrystalline silicon film to heat treatment with a pulse laser having a pulse width of 150 ns to 250 ns. Thereby, even for a relatively thin silicon film, it is possible to obtain a large single crystal grain having a large grain size centered on the starting point.
[0019]
Further, it is preferable to form an electro-optical device such as a liquid crystal display device or an organic electroluminescence display device using the above-described thin film transistor. Accordingly, it is possible to configure an electro-optical device having excellent display quality, and it is possible to configure a high-quality electronic device by using the electro-optical device.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0021]
The manufacturing method of this embodiment includes (1) a step of forming a silicon film for use as a source region, a drain region, and a channel formation region of a thin film transistor on a glass substrate; and (2) a thin film transistor using the formed silicon film. Forming step. Hereinafter, each step will be described in detail.
[0022]
FIG. 1 is an explanatory diagram illustrating a process of forming a silicon film. As shown in FIG. 1A, a
[0023]
Next, a concave portion (hereinafter, referred to as a “grain filter”) 52 is formed in the
[0024]
The
[0025]
Next, as shown in FIG. 1B, an amorphous silicon film 14 as a semiconductor film is formed on the
[0026]
Here, the amorphous silicon film 14 needs to have a thickness enough to bury the
[0027]
Next, as shown in FIG. 1C, the silicon film 14 is subjected to laser irradiation as a heat treatment. This laser irradiation is preferably performed using, for example, a XeCl pulse excimer laser having a wavelength of 308 nm and a pulse width of about 200 ns so that the energy density becomes about 0.4 to 1.5 J / cm 2 . By performing laser irradiation under such conditions, most of the irradiated laser is absorbed near the surface of the silicon film 14. This is because the absorption coefficient of amorphous silicon at the wavelength (308 nm) of the XeCl pulse excimer laser is relatively large at 0.139 nm −1 .
[0028]
Here, as the excimer laser to be irradiated, it is preferable to use an excimer laser having a pulse width of about 150 ns to 250 ns, rather than an excimer laser having a pulse width of about 20 ns to 30 ns, which is widely used in the past. This is because the irradiation time of the excimer laser having such a relatively long pulse width significantly increases the melting time of the silicon film. This is reported in "Experimental and numerical analysis of surface melt dynamics in 200 ns-excimer laser crystallization of 1, 3, 48, 48, and 48. I have. The size of the crystal grain when the molten silicon film solidifies and crystallizes depends on the multiplication of the crystal growth rate and the melting time. That is, when the melting time of the silicon film is lengthened by irradiating the excimer laser having the relatively long pulse width, it is possible to form large substantially single crystal grains. For example, in the experiments of the present inventors, a silicon film sample at room temperature is irradiated with the excimer laser having the relatively long pulse width. The formation of grains has been confirmed (FIG. 2A). On the other hand, R.S. In the literature of Ishihara et al., A conventional excimer laser having a relatively short pulse width is used, and the maximum single crystal grain size when the silicon film thickness is 90 nm is about 2.5 μm (FIG. 2B). ). Although these two have slightly different silicon film thicknesses, the use of the above-described excimer laser having a long pulse width can achieve the growth of crystal grains of about several tens%. The same applies to other silicon film thicknesses as shown in FIG.
[0029]
Furthermore, in the experiments of the present inventors, the silicon film sample was heated to about 200 ° C. during the irradiation with the excimer laser having a long pulse width, so that the sample having a silicon film thickness of 100 nm had a maximum single crystal grain size of about 7 μm. The formation of large crystal grains of about 8 μm was confirmed in the sample having the same thickness of 150 nm.
[0030]
On the other hand, a technique for crystallizing a silicon film using a laser having a long pulse width is also disclosed in, for example, JP-A-2000-36464 and JP-A-7-283151. However, in these techniques, the silicon film does not have a starting point which is a starting point of crystallization, and the place where crystal growth starts is not controlled. In other words, irradiation with a laser having a long pulse width increases the melting time of the silicon film, but crystal nuclei are generated at random positions and crystal grains grow from each crystal nucleus, resulting in a final crystal grain. No large change is recognized in the size of the conventional method. On the other hand, in the present embodiment, since the starting point of crystallization of the silicon film is controlled by forming a concave portion (grain filter), crystal growth starts preferentially from here, and laser irradiation with a long pulse width is performed. Due to the effect of increasing the melting time, as described above, the formation of crystal grains that are several tens of percent larger than in the past is realized.
[0031]
By appropriately selecting the above-described laser irradiation conditions, the silicon film 14 is left in a non-molten state inside the
[0032]
Some crystal grains may be generated inside the
[0033]
According to the experiments of the present inventors, the defect density in a substantially single crystal grains of the thus formed silicon is estimated to be approximately 3.2 × 10 1 6 cm -3 eV -1. This is a value much smaller than the defect density of 10 18 cm −3 eV −1 in the polycrystalline silicon film by the conventional laser crystallization technique, and the present method can obtain excellent substantially single crystal grains having a small defect density. You can see that it is done. However, the thickness of the silicon film including the substantially single crystal grains is set to the value of R.S. When the thickness is set to about 250 nm or more as described in the literature of Ishihara et al., The total number of defects in the substantially single crystal grains becomes large, and the S value of the thin film transistor formed there is realized by a conventional polycrystalline silicon thin film transistor. The characteristic is inferior to the S value (about 0.2 V / dec.). In view of the above, in the present invention, in consideration of the defect density in the substantially single crystal grains, the thickness of the silicon film is appropriately adjusted in order to realize characteristics equal to or higher than that of a conventional polycrystalline silicon thin film transistor in a thin film transistor using the same. Film thickness.
[0034]
Specifically, the thickness of the gate insulating film (silicon oxide film) is set so that the interface state density between the silicon film and the silicon oxide film becomes 3.0 × 10 10 cm −2 eV −1 by a method described later. In a thin film transistor formed with a thickness of 100 nm, an S value of about 0.2 V / dec. Can be realized. This can be determined by the following equation for determining the S value.
[0035]
S-
Where k is Boltzmann coefficient, T is the absolute temperature, q is the elementary charge quantity, N bk defect density in the silicon film, t s i is a silicon film thickness, D it is the interface state density, C o x is silicon oxide This is the capacity per unit area of the film.
[0036]
According to this equation, the S value is reduced by further reducing the silicon film thickness (the film thickness of the substantially single crystal grain), and the characteristics are superior to those of a conventional polycrystalline silicon thin film transistor. In addition, since the S value can be improved by reducing the thickness of the silicon oxide film serving as the gate insulating film, the silicon film thickness can be increased accordingly. When the silicon oxide film is deposited on the silicon film containing crystal grains, the silicon oxide film at the corners (edges) of the island-shaped silicon film becomes thinner. Undesirable characteristics such as an increase in leakage current and off current are obtained. Therefore, in the present invention, the thickness of the silicon film serving as a channel formation region is set to 150 nm or less in order to realize an S value superior to that of the conventional polycrystalline silicon thin film transistor in the thin film transistor using the substantially single crystal grains. Further, as described above, a thin film transistor having an even higher S value can be realized by reducing the thickness of the silicon oxide film (gate insulating film) to 100 nm or less to such an extent that the undesirable characteristics of the thin film transistor do not occur.
[0037]
FIG. 3 is a plan view showing a substantially single crystal grain 16 a of silicon formed on the
[0038]
FIG. 4 mainly shows the gate electrode, the source region, the drain region, and the channel formation region of the thin film transistor using a part of the substantially single crystal grain 16a of silicon as the transistor region 18 shown in FIG. It is the top view which omitted the structure and showed. In the thin film transistor T of the present embodiment, the
[0039]
Next, a step of forming the thin film transistor T shown in FIG. 3 will be described. FIG. 5 is an explanatory diagram illustrating a process of forming the thin film transistor T. FIG. 4 is a cross-sectional view taken along the line AA ′ shown in FIG.
[0040]
As shown in FIG. 5A, the
[0041]
Next, as shown in FIG. 5B, a
[0042]
Next, as shown in FIG. 5C, a
[0043]
Next, as shown in FIG. 5D, a silicon oxide film 28 having a thickness of about 500 nm is formed on the upper surfaces of the
[0044]
As described above, in the present embodiment, by setting the thickness of the
[0045]
Next, an application example of the thin film transistor according to the present invention will be described. The thin film transistor according to the present invention can be used as a switching element of a liquid crystal display device or as a driving element of an organic EL display device.
[0046]
FIG. 6 is a diagram illustrating a connection state of the
[0047]
The
[0048]
FIG. 7A illustrates an example of application to a mobile phone. The
[0049]
FIG. 7B illustrates an example of application to a video camera. The
[0050]
FIG. 7C shows an example of application to a portable personal computer (so-called PDA). The
[0051]
FIG. 7D shows an example of application to a head-mounted display. The head-mounted
[0052]
FIG. 7E shows an example of application to a rear-type projector. In the
[0053]
FIG. 7F shows an example of application to a front type projector. The
[0054]
The
[0055]
【The invention's effect】
As described above, according to the present invention, when forming substantially single crystal grains of a semiconductor used for a channel formation region of a thin film transistor, the thickness of the semiconductor is set to an appropriate value. It is possible to realize an S value equal to or greater than that of a thin film transistor. This makes it possible to obtain a thin film transistor having excellent field-effect mobility and S value and excellent characteristics.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram illustrating a step of forming a silicon film.
FIG. 2 is an explanatory diagram illustrating the maximum grain size of substantially single crystal grains of silicon.
FIG. 3 is a plan view showing substantially single crystal grains of silicon formed on a glass substrate.
FIG. 4 is a plan view of a thin film transistor formed using substantially single crystal grains of silicon, mainly showing a gate electrode, a source region, a drain region, and a channel formation region, and omitting other components. is there.
FIG. 5 is an explanatory diagram illustrating a step of forming a thin film transistor.
FIG. 6 is a diagram illustrating a connection state of a display device as an example of the electro-optical device.
FIG. 7 illustrates an example of an electronic device to which a display device can be applied.
[Explanation of symbols]
DESCRIPTION OF
Claims (12)
前記基板上に前記半導体膜の結晶化の際の起点となるべき起点部を形成する起点部形成工程と、
前記起点部が形成された前記基板上に前記半導体膜を形成する半導体膜形成工程と、
前記半導体膜に熱処理を行い、前記起点部を略中心とする略単結晶粒を形成する熱処理工程と、
前記半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、
前記トランジスタ領域上にゲート絶縁膜及びゲート膜を形成して薄膜トランジスタを形成する素子形成工程と、を含み、
前記パターニング工程では、前記半導体膜の膜厚を30nm乃至150nmとなるようにトランジスタ領域が形成されていることを特徴とする半導体装置の製造方法。A method for manufacturing a semiconductor device, wherein a semiconductor film is formed on a substrate and a thin film transistor is formed using the semiconductor film,
A starting point forming step of forming a starting point to be a starting point during crystallization of the semiconductor film on the substrate;
A semiconductor film forming step of forming the semiconductor film on the substrate on which the starting portion is formed,
Performing a heat treatment on the semiconductor film, a heat treatment step of forming substantially single crystal grains having the center substantially at the starting point;
Patterning the semiconductor film, a patterning step of forming a transistor region to be a source, drain region and a channel formation region;
An element forming step of forming a thin film transistor by forming a gate insulating film and a gate film on the transistor region,
The method of manufacturing a semiconductor device, wherein in the patterning step, a transistor region is formed so that a thickness of the semiconductor film is 30 nm to 150 nm.
前記半導体膜は、前記基板上に設けられた起点部を起点として形成された略単結晶粒を含んでおり、
前記薄膜トランジスタの前記チャネル形成領域の半導体膜の膜厚が、30nm乃至150nmであることを特徴とする半導体装置。A semiconductor device formed using a semiconductor film formed over a substrate and including a thin film transistor having a source, a drain region, and a channel formation region,
The semiconductor film includes substantially single crystal grains formed from a starting point provided on the substrate as a starting point,
A semiconductor device, wherein a thickness of a semiconductor film in the channel formation region of the thin film transistor is 30 nm to 150 nm.
前記半導体膜は、前記凹部内の半導体膜に非溶融部分が残り、他が溶融するように熱処理を行って結晶化を行うことにより形成されることを特徴とする請求項7又は8に記載の半導体装置。The starting point is a recess formed in the substrate,
The semiconductor film according to claim 7, wherein the semiconductor film is formed by performing heat treatment and crystallization so that a non-melted portion remains in the semiconductor film in the concave portion and the other is melted. Semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002348041A JP2004186207A (en) | 2002-11-29 | 2002-11-29 | Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002348041A JP2004186207A (en) | 2002-11-29 | 2002-11-29 | Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004186207A true JP2004186207A (en) | 2004-07-02 |
Family
ID=32751066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002348041A Pending JP2004186207A (en) | 2002-11-29 | 2002-11-29 | Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004186207A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008133182A (en) * | 2006-11-17 | 2008-06-12 | Samsung Electronics Co Ltd | Single crystal silicon rod manufacturing method and single crystal silicon rod structure |
-
2002
- 2002-11-29 JP JP2002348041A patent/JP2004186207A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008133182A (en) * | 2006-11-17 | 2008-06-12 | Samsung Electronics Co Ltd | Single crystal silicon rod manufacturing method and single crystal silicon rod structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6709873B2 (en) | Display panel, electronic device | |
| JP4193206B2 (en) | Semiconductor thin film manufacturing method, semiconductor device manufacturing method, semiconductor device, integrated circuit, electro-optical device, and electronic apparatus | |
| US7078275B2 (en) | Semiconductor device and manufacturing method for same | |
| US6911359B2 (en) | Method for manufacturing a semiconductor device, semiconductor device, display device, and electronic device | |
| KR100613162B1 (en) | Semiconductor device, electro-optical device, integrated circuit and electronic equipment | |
| JP4397599B2 (en) | Method for manufacturing semiconductor device | |
| JP2004186207A (en) | Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic equipment | |
| US7148095B2 (en) | Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus | |
| JP2008060532A (en) | Semiconductor device | |
| JP4247661B2 (en) | Semiconductor thin film manufacturing method and semiconductor device manufacturing method | |
| JP2004134581A (en) | Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic apparatus | |
| US20050266620A1 (en) | Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus | |
| JP4310615B2 (en) | Manufacturing method of semiconductor device, semiconductor device, electro-optical device, and electronic apparatus | |
| JP2004186206A (en) | Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic equipment | |
| JP2005026330A (en) | Manufacturing method of semiconductor device, semiconductor device, electro-optical device, and electronic apparatus | |
| JP2004134533A (en) | Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic apparatus | |
| JP2004228160A (en) | Semiconductor device manufacturing method, electro-optical device, and electronic apparatus | |
| JP4560708B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2005303052A (en) | Manufacturing method of semiconductor device | |
| JP4539041B2 (en) | Method for manufacturing thin film semiconductor device | |
| JP4333115B2 (en) | Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic apparatus | |
| JP2006086436A (en) | Semiconductor device manufacturing method, electro-optical device, and electronic device | |
| JP2006261304A (en) | Semiconductor device manufacturing method, electro-optical device, and electronic device | |
| JP2008047750A (en) | Manufacturing method of semiconductor device | |
| JP2004319913A (en) | Method for manufacturing semiconductor film, method for manufacturing semiconductor device, integrated circuit, electro-optical device, electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051104 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070918 |