JP2004247581A

JP2004247581A - Nonvolatile semiconductor recording device and its manufacturing method

Info

Publication number: JP2004247581A
Application number: JP2003036871A
Authority: JP
Inventors: Takeshi Asayama; 豪浅山; Kazumasa Nomoto; 和正野本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-02-14
Filing date: 2003-02-14
Publication date: 2004-09-02

Abstract

<P>PROBLEM TO BE SOLVED: To improve recording holding characteristic in passage of time in a nonvolatile semiconductor recording device such as MONOS type or MNOS type or the like. <P>SOLUTION: A first insulation layer 21 made of SiO<SB>2</SB>, a second insulation layer 22 made of SiN, and a third insulation layer 23 made of SiN, are stacked in sequence from the side of a substrate to form a gate insulation film of stacking structure. The hydrogen bonding density of the third insulation layer 23 is made lower than that of the second insulation layer 22. Hydrogen atoms of the second insulation layer functioning mainly as a charge storage means can be prevented from diffusion, so that recording holding characteristic in passage of time can be improved. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、ＭＩＳ構造トランジスタのチャネル形成領域とゲート電極の間に位置するゲート絶縁膜に、電荷を捕獲して蓄積する電荷蓄積手段を有する不揮発性半導体記録装置とその製造方法に関する。
【０００２】
【従来の技術】
不揮発性半導体記録装置は、ＭＩＳ構造トランジスタのチャネル形成領域とゲート電極の間に位置するゲート絶縁膜の内部に電荷蓄積手段を有する。不揮発性半導体記録装置は、ホットキャリアの発生やトンネル現象などによって、電荷蓄積手段に電荷を注入または引き抜くことを基本動作とする。電荷蓄積手段に注入された電荷は、装置の電源を切った後でも保持される。このため、不揮発性半導体記録装置は、その電荷を情報として記録することができる。この情報記録機能は、絶縁膜中に蓄積された電荷が容易には拡散しない性質を利用している。
【０００３】
不揮発性半導体記録装置は、電荷蓄積手段の相違から、ＦＧ（ＦｌｏａｔｉｎｇＧａｔｅ）型とＭＩＯＳ（ＭｅｔａｌＩｎｓｕｌａｔｏｒＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）型に大別される。前者のＦＧ型は、ＭＩＳ構造トランジスタのゲート絶縁膜に導電性ポリシリコンなどのフローティングゲート電極が埋め込まれ、このフローティングゲート電極を電荷蓄積手段とする。一方、後者のＭＩＯＳ型は、ＭＩＳ構造トランジスタのゲート絶縁膜が積層構造であり、積層構造のうちシリコン窒化膜などの電荷を捕獲し蓄積できる絶縁層および積層構造の絶縁層との界面を電荷蓄積手段とする。
【０００４】
ＦＤ型における導電性のフローティングゲート電極は、ゲート絶縁膜に埋め込まれ周囲を覆われている。このため、フローティングゲート電極に注入された電荷は、フローティングゲート電極とゲート絶縁膜との間のエネルギー障壁が大きいため、容易に拡散しない。一方、ＭＩＯＳ型の絶縁膜に捕捉された電荷は、絶縁膜中に蓄積されるのでエネルギー障壁が小さい。したがって、一般に、ＦＤ型はＭＩＯＳ型より記録保持特性が優れる。
【０００５】
しかしながら、ＦＤ型はフローティングゲート電極と基板のチャネル領域との間に部分的なリークが発生した場合、フローティングゲート電極が導電性を有するために、注入された電荷を容易に喪失してしまう。このため、チャネル領域とフローティングゲート電極との間に位置するゲート絶縁膜は十分なエネルギー障壁となり得るために、厚く形成する必要があり薄膜化が困難である。したがって、ＦＤ型はＭＩＯＳ型よりも情報の書き込み電圧を低電圧化することが容易でなく、これに対応するために微細化することが困難である。
【０００６】
近年、半導体装置は高集積化され、微細化が強く要求されている。不揮発性半導体記録装置も同様に微細化の要求が強く、ＭＩＯＳ型が注目されている。
【０００７】
ＭＩＯＳ型はＭＩＳ構造トランジスタのゲート部の積層構造により、たとえば、ＭＮＯＳ（ＭｅｔａｌＮｉｔｒｉｄｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）型とＭＯＮＯＳ（ＭｅｔａｌＯｘｉｄｅＮｉｔｒｉｄｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）型に分類される。
【０００８】
ＭＮＯＳ型は、一般に、ゲート絶縁膜の積層構造として、チャネル領域側から順次、シリコン酸化膜の第１絶縁層と、シリコン窒化膜の第２絶縁層とを有する。第１絶縁層は、電荷を蓄積する際または蓄積された電荷が基板側へ拡散する際にエネルギー障壁となる。第２絶縁層は、主に電荷蓄積手段となると共に、蓄積された電荷がゲート電極へ拡散することを防止する。
【０００９】
ＭＯＮＯＳ型は、一般に、ＭＮＯＳ型と同様にチャネル領域側から順次、シリコン酸化膜の第１絶縁層と、シリコン窒化膜の第２絶縁層とを有するが、さらに、シリコン酸化膜の第３絶縁層とを具備する。第１絶縁層は、ＭＮＯＳ型と同様に、電荷を蓄積する際または蓄積された電荷が基板側へ拡散する際にエネルギー障壁となる。第２絶縁層は、主に電荷蓄積手段となる。第３絶縁層は、蓄積された電荷がゲート電極へ拡散することを防止する。シリコン酸化膜は、シリコン窒化膜よりも絶縁性が優れ、電荷の拡散を防止する機能が好適である。このため、ＭＯＮＯＳ型は、電荷蓄積手段となる絶縁層と、ゲート電極へ電荷が拡散することを防止する絶縁層を分離している。一方、ＭＮＯＳ型はシリコン窒化膜の膜厚を厚く形成して、ゲート電極へ電荷が拡散することを防止する機能を具備させている。したがってＭＯＮＯＳ型は、ＭＮＯＳ型よりもゲート絶縁膜の薄膜化が容易であり、微細化がより可能である。
【００１０】
従来のＭＯＮＯＳ型におけるゲート絶縁膜は、一般に、以下の製造方法により形成される。シリコン酸化膜の第１絶縁層は、たとえば、シリコンの基板を熱酸化により形成される。また、シリコン窒化膜の第２絶縁層は、たとえば、シリコン元素含有ガスと窒素元素含有ガスとを用いるＣＶＤ法により形成される。そして、シリコン酸化膜の第３絶縁層は、たとえば、シリコン元素含有ガスと酸素元素含有ガスとを用いるＣＶＤ法や、シリコン窒化膜の第２絶縁層を熱酸化して形成される。ＭＮＯＳ型はＭＯＮＯＳ型と同様な製造方法で形成されるが、前述したようにシリコン酸化膜の第３絶縁層を形成せず、シリコン窒化膜の第２絶縁層の層厚を厚く形成して構成される。
【００１１】
ＭＩＯＳ型は、前述したように、主にシリコン窒化膜の第２絶縁層に電荷を捕捉し蓄積する。電荷を捕捉する能力は、電荷トラップ密度によって表わすことができ、電荷トラップ密度が大きくなれば電荷をより多く捕捉することができる。この電荷トラップ密度は、シリコン窒化膜中に存在するダングリングボンド密度に影響されることが知られている。ダングリングボンドとは、たとえば、シリコン窒化膜中におけるシリコン元素の４つの結合手中で結合していない未結合手や、窒素元素の３つの結合手中で結合していない未結合手をいう。ダングリングボンド密度が大きいほど、自由電子の捕獲が容易となるため、電荷トラップ密度が大きくなり、また、電気伝導度が大きくなる。
【００１２】
また、ダングリングボンド密度は、シリコン窒化膜の形成時に未反応で水素終端となる元素が多い場合に大きくなることが知られている。すなわち、シリコン窒化膜中のシリコン−水素（Ｓｉ−Ｈ）結合密度と窒素−水素（Ｎ−Ｈ）結合密度の水素結合密度が大きいほど、ダングリングボンド密度が大きくなり、電荷トラップ密度が大きくなる。
【００１３】
前述したようにＭＩＯＳ型は記録保持特性などの信頼性がＦＧ型と比べて不利である。従来において、信頼性向上のため、さまざまなＭＩＯＳ型の不揮発性半導体記録装置が提案されている（たとえば、特許文献１）。
【００１４】
【特許文献１】
特開２００２−２１７３１７号公報（第２−７頁、図１、図３−６）
【００１５】
【発明が解決しようとする課題】
しかしながら、従来のＭＩＯＳ型は、記録保持特性の経時変化が発生していたため、十分ではなかった。
【００１６】
ＭＩＯＳ型のＭＯＮＯＳ型において、第３絶縁層は、シリコン酸化膜を用いていた。シリコン酸化膜は、絶縁性に優れるため第２絶縁層に蓄積された電荷の拡散を防止するためには好適であった。しかし、シリコン酸化膜を第３絶縁層に用いた場合、第２絶縁層を形成するシリコン窒化膜の水素結合密度が経時にて減少し、これに伴って電荷トラップ密度が低下して記録保持特性が劣化していた。このように、記録保持特性の経時変化は、ＭＯＮＯＳ型において第３絶縁層のシリコン酸化膜が第２絶縁層のシリコン窒化膜中に存在する水素元素の拡散防止に対して十分でないことに起因していた。
【００１７】
また、ＭＩＯＳ型のＭＮＯＳ型においては、前述したように、第２絶縁層を電荷拡散防止手段として十分に機能させるためには、第２絶縁層を厚く形成する必要があり、微細化が困難であった。
【００１８】
したがって、本発明は、経時での記録保持特性または微細化に優れた不揮発性半導体記録装置およびその製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明は、基板と、前記基板のチャネル形成領域の上に位置し電荷を捕獲して蓄積する電荷蓄積手段を有する積層構造のゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記ゲート電極の両側端部の前記基板に形成されソースおよびドレインとして機能するソースドレイン領域と、を具備する不揮発性半導体記録装置であって、前記積層構造のゲート絶縁膜は、第１絶縁層と、前記第１絶縁層の上に位置するシリコン窒化膜の第２絶縁層と、前記第２絶縁層の上に位置するシリコン窒化膜の第３絶縁層と、を有し、前記第３絶縁層のシリコン窒化膜の水素結合密度が前記第２絶縁層のシリコン窒化膜の水素結合密度よりも低い不揮発性半導体記録装置である。本発明によれば、第３絶縁層のシリコン窒化膜の水素結合密度が第２絶縁層のシリコン窒化膜の水素結合密度よりも低いため、第２絶縁層の水素元素の拡散が防止でき、また、第２絶縁層に捕捉され蓄積された電荷が拡散することを防止できる。
【００２０】
本発明は、基板のチャネル形成領域の上に電荷を捕獲して蓄積する電荷蓄積手段を有する積層構造のゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、前記ゲート電極の両側端部の前記基板にソースおよびドレインとして機能するソースドレイン領域を形成する工程と、を具備する不揮発性半導体記録装置の製造方法であって、前記積層構造のゲート絶縁膜を形成する工程は、第１絶縁層を形成する第１工程と、前記第１絶縁層の上に、シリコン元素含有ガスと窒素元素含有ガスとを原料に用いたＣＶＤ法によりシリコン窒化膜の第２絶縁層を形成する第２工程と、前記第２絶縁層の上に、シリコン元素含有ガスと窒素元素含有ガスとを原料に用いたＣＶＤ法によりシリコン窒化膜の第３絶縁層を形成する第３工程と、を有し、前記第３工程のシリコン元素含有ガスは前記第２工程に用いるシリコン元素含有ガスよりも水素元素の組成比が小さいものを用い、前記第３工程においてシリコン窒化膜を形成する際の基板温度は前記第２工程の基板温度よりも高くする不揮発性半導体記録装置の製造方法である。本発明によれば、第３工程で用いるシリコン元素含有ガスは第２工程で用いるシリコン元素含有ガスより水素元素の組成比が小さいため、第３絶縁層のシリコン窒化膜の水素結合密度は第２絶縁層のシリコン窒化膜の水素結合密度よりも低く形成できる。また、第３工程においてシリコン窒化膜を形成する際の基板温度が第２工程の基板温度よりも高いため、第３絶縁層のシリコン窒化膜の水素結合密度は第２絶縁層のシリコン窒化膜の水素結合密度よりもさらに低く形成できる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について添付図面を参照して説明する。図１〜図４は本発明を実施する形態の一例であり、各工程で形成される半導体装置の概略断面図である。
【００２２】
図１に、本実施形態に係るｎ型チャネル領域を有する不揮発性半導体記録装置の断面構造を示す。本実施形態に係る不揮発性半導体記録装置は、ＭＩＳ構造トランジスタであり、ｐ型導電性の基板１１と、素子分離絶縁層１２と、ｎ型チャネル形成領域４２と、ｎ型導電性のソースドレイン領域４１と、ゲート絶縁膜２０と、ゲート電極３１とを具備する。ゲート絶縁膜２０は積層構造であり、第１絶縁層２１と、第２絶縁層２２と、第３絶縁層２３と、を有する。
【００２３】
ｐ型導電性の基板１１は、たとえばｐ型シリコン半導体基板、ｐ型ウェルを有するシリコン半導体基板、ｐ型シリコン半導体層を有するＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｉｎｇｓｕｂｓｔａｎｃｅ）型基板などである。基板１１は表面領域に素子分離絶縁層１２を具備し、素子分離絶縁層１２が形成されていない基板１１の表面部分が素子を形成する活性領域となる。素子分離絶縁層１２は、たとえばシリコン酸化膜を用いて形成される。チャネル形成領域４２は、活性領域の基板１１中に位置する。
【００２４】
ゲート絶縁膜２０は、基板１１中のチャネル形成領域４２の上に位置し、電荷を捕捉して蓄積する電荷蓄積手段を有する積層構造である。積層構造のゲート絶縁膜２０は、チャネル形成領域４２側から順次、第１絶縁層２１、第２絶縁層２２、第３絶縁層２３を有する。
【００２５】
第１絶縁層２１は、第２絶縁層２２に基板１１側から電荷を蓄積する際または第２絶縁層２２に蓄積された電荷が基板１１側へ拡散する際に電位障壁となる。第１絶縁層２１は、たとえばシリコン酸化膜を用いて形成される。第１絶縁層２１の層厚は１ｎｍ〜８ｎｍ程度であり、本実施形態では２ｎｍ程度である。
【００２６】
第２絶縁層２２は、主に電荷蓄積手段を担い、電荷を捕捉し蓄積する。第２絶縁層２２は、プールフランケル型の電気伝導特性を有する。第２絶縁層２２はシリコン窒化膜を用いて形成される。第２絶縁層２２の層厚は８ｎｍ〜２０ｎｍ程度であり、本実施形態では１６ｎｍ程度である。第２絶縁層２２の水素結合密度は、たとえば、シリコン−水素（Ｓｉ−Ｈ）結合密度は１０^１８〜１０^２２／ｃｍ^３、窒素−水素（Ｎ−Ｈ）結合密度は１０^２２〜１０^２４／ｃｍ^３が好ましい。本範囲を超える場合、書き込み耐久回数が劣る場合があり、また、本範囲を下回る場合、電荷を捕捉しにくくなる。
【００２７】
第３絶縁層２３は、第２絶縁層２２とゲート電極３１の間に位置し、第２絶縁層２２により蓄積された電荷のゲート電極３１への拡散を防止する。第３絶縁層２３はシリコン窒化膜を用いて形成される。第３絶縁層２３の層厚は、３ｎｍ〜１０ｎｍ程度であり、本実施形態では４ｎｍ程度である。ここで、第３絶縁層２３の水素結合密度は、第２絶縁層２２の水素結合密度よりも小さい。第３絶縁層２３の水素結合密度は電荷の拡散防止のために電気伝導度が小さいほど好ましい。このため、電気伝導度に影響がある水素結合密度は、たとえば、シリコン−水素（Ｓｉ−Ｈ）結合密度が１０^１９／ｃｍ^３以下、窒素−水素（Ｎ−Ｈ）結合密度が１０^２２／ｃｍ^３以下とすることが好ましい。
【００２８】
ゲート電極３１は、ゲート絶縁膜２０の上に形成されて導電性を有する。ゲート電極３１は、たとえば、高濃度に不純物がドーピングされた多結晶シリコンを用いて形成される。ゲート電極３１の層厚は、５０ｎｍ〜２００ｎｍ程度であり、本実施形態では１００ｎｍ程度である。また、ゲート電極３１のチャネル方向の長さ、すなわちゲート長は、０．３μｍ〜１０μｍ程度であり、本実施形態では１μｍ程度である。
【００２９】
また、ゲート電極３１，第３絶縁層２３，第２絶縁層２２の側面には、シリコン酸化膜のサイドウォール５１が設けられている。
【００３０】
ソースドレイン領域４１は、基板１１と逆導電型のｎ型導電性を有し、ゲート電極３１の両側端部の基板１１中に一対で形成され、ソースおよびドレインとして機能する。本実施形態のソースドレイン領域４１は、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）構造である。ＬＤＤ構造のソースドレイン領域４１は、低濃度の不純物領域、いわゆるＬＤＤ領域４１ａと、ＬＤＤ領域４１ａよりも深い接合であり不純物濃度が高濃度である高濃度不純物拡散領域４１ｂと、を有する。
【００３１】
以下、本実施形態の不揮発性半導体記録装置の製造方法を、図１〜図４を参照しながら説明する。各図は、本実施形態に係る不揮発性半導体記録装置の製造工程における概略断面図である。
【００３２】
本実施形態に係る不揮発性半導体記録装置の製造方法は、順次、素子分離絶縁層形成工程、ゲート絶縁膜形成工程、ゲート電極形成工程、ソースドレイン領域形成工程を実施する。ゲート絶縁膜形成工程は、順次、第１絶縁層形成工程、第２絶縁層形成工程、第３絶縁層形成工程を実施する。各工程について以下に説明する。
【００３３】
図２（ａ）に示す素子分離絶縁層形成工程にて、基板１１の上に素子分離絶縁層１２を形成する。素子分離絶縁層１２は、ＬＯＣＯＳ（ＬｏｃａｌＯｘｉｄａｔｉｏｎｏｆＳｉｌｉｃｏｎ）法またはＳＴＩ（ＳｈａｌｌｏｗＴｒｅｎｃｈＩｓｏｌａｔｉｏｎ）法などにより形成される。素子分離絶縁層１２が形成されていない基板１１の表面部分は、素子を形成する活性領域となる。また、必要に応じて、半導体記録装置のしきい値電圧を調整するための不純物ドーピングを、たとえばイオン注入法により行うことができる。
【００３４】
次に、ゲート絶縁膜形成工程において、基板１１中のチャネル形成領域４２の上に電荷を捕捉し蓄積する電荷蓄積手段を有する積層構造のゲート絶縁膜２０を形成する。ゲート絶縁膜形成工程は、順次、図２（ｂ）に示す第１絶縁層形成工程、図２（ｃ）に示す第２絶縁層形成工程、図３（ｄ）に示す第３絶縁層形成工程を実施する。
【００３５】
まず、図２（ｂ）に示す第１絶縁層形成工程にて、基板１１のチャネル形成領域にシリコン酸化膜の第１絶縁層２１を形成する。第１絶縁層２１であるシリコン酸化膜は、たとえば、短時間高温熱処理法（ＲＴＯ法）によりＯ_２またはＮ_２Ｏを用いて形成される。ここで、基板温度は８００〜１０００℃が好ましく、本実施形態では１０００℃とし、１０秒程度の時間で実施をし、所定の層厚の第１絶縁層２１とする。
【００３６】
次に、図２（ｃ）に示す第２絶縁層形成工程にて、第１絶縁層２１の上に、シリコン窒化膜の第２絶縁層２２を形成する。シリコン窒化膜の第２絶縁層２２は、シリコン元素含有ガスと窒素元素含有ガスとを原料に用いたＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法により形成される。ＣＶＤ法は、化学反応を用いて気相成膜して膜を堆積する方法である。第２絶縁層形成工程のシリコン元素含有ガスは、シランおよびその誘導体のガスが好適であり、たとえば、クロルシランＳｉＨ_Ｘ１Ｃｌ_４−Ｘ１（Ｘ１＝２，３）、クロルジシランＳｉ_２Ｈ_Ｙ１Ｃｌ_６−Ｙ１（Ｙ１＝２，３，４，５）などの塩化シラン類、その他、モノシランＳｉＨ_４またはジシランＳｉ_２Ｈ_６などのシラン類が好適である。シリコン元素含有ガスは、第２絶縁層２２の所望な電荷トラップ密度や水素結合密度を得るため、任意に選択可能である。一般に、水素元素の組成比が大きい方が、水素結合密度が大きくなり、電荷トラップ密度が大きくなる。窒素元素含有ガスは、アンモニアＮＨ_３、ヒドラジンＮ_２Ｈ_４などの窒素化合物が好適である。本実施形態において、第２絶縁層２２のシリコン窒化膜は、ジクロルシランＳｉＨ_２Ｃｌ_２とアンモニアＮＨ_３を用いて形成される。ここで、ジクロルシランとアンモニアの各流量は３０〜１５０ｓｃｃｍの範囲とすることが好適であり、流量比は１とする。本実施形態では、ジクロルシランおよびアンモニアの流量は共に５０ｓｃｃｍとする。また、圧力条件は、１０〜３０Ｐａが好ましく、本実施形態では２０Ｐａの条件とする。また、基板温度は、６００〜７００℃とすることが好ましく、本実施形態では６５０℃とする。そして、所定時間経過後にＣＶＤ法によるシリコン窒化膜の堆積を停止して、所定の層厚の第２絶縁層２２を形成する。
【００３７】
次に、図３（ｄ）に示す第３絶縁層形成工程にて、第２絶縁層２２の上に、シリコン窒化膜の第３絶縁層２３を形成する。シリコン窒化膜の第３絶縁層２３は、シリコン元素含有ガスと窒素元素含有ガスとを原料に用いたＣＶＤ法により形成される。第３絶縁層形成工程は、第２絶縁層形成工程に用いるシリコン元素含有ガスよりも水素元素の組成比が小さいシリコン元素含有ガスを用いる。第３絶縁層形成工程においてシリコン元素含有ガスは、シラン誘導体であり、たとえば、クロルシランＳｉＨ_Ｘ２Ｃｌ_４−Ｘ２（Ｘ２＝１，２）、クロルジシランＳｉ_２Ｈ_Ｙ２Ｃｌ_６−Ｙ２（Ｙ２＝１，２，３，４）またはテトラクロルシランＳｉＣｌ_４などの塩化シラン類が好適である。特に、本工程におけるシリコン元素含有ガスは、テトラクロルシランＳｉＣｌ_４が好適である。窒素元素含有ガスは、第２絶縁層２２の場合と同様に、アンモニアＮＨ_３、ヒドラジンＮ_２Ｈ_４などの窒素化合物が好適である。本実施形態において、第３絶縁層２３のシリコン窒化膜は、テトラクロルシランＳｉＣｌ_４とアンモニアＮＨ_３を用いて形成される。ここで、テトラクロルシランとアンモニアの流量は、３０〜１００ｓｃｃｍの範囲とすることが好適であり、流量比は１とする。本実施形態では、テトラクロルシランおよびアンモニアの流量は共に５０ｓｃｃｍとする。また、圧力条件は、１０〜３０Ｐａが好ましく、本実施形態では２０Ｐａの条件とする。また、基板温度は、６５０〜８００℃とすることが好ましく、本実施形態では７００℃とする。第３絶縁層形成工程における基板温度は、第２絶縁層形成工程よりも高い基板温度とする。そして、所定時間経過後にＣＶＤ法によるシリコン窒化膜の堆積を停止して、所定の層厚の第３絶縁層２３を形成する。
【００３８】
次に、図３（ｅ）および図４（ｆ）に示すゲート電極形成工程にて、ゲート絶縁膜２０の上にゲート電極３１を形成する。図３（ｅ）に示すように、ゲート電極３１は、ゲート絶縁膜２０の第３絶縁層２３の上に高濃度不純物がドーピングされた多結晶シリコンを用いて形成される。ゲート電極３１となる多結晶シリコンは、たとえば、モノシランＳｉＨ_４，ジクロルシランＳｉＣｌ_２Ｈ_２，テトラクロルシランＳｉＣｌ_４などのシリコン元素含有ガスを原料としたＣＶＤ法、または、多結晶シリコンをターゲットとしたスパッタリング法を用いる。本実施形態は、基板温度を６５０℃とし、ＣＶＤ法により多結晶シリコンを所定の層厚で形成する。また、必要に応じて、多結晶シリコン上に、金属、高融点金属、その金属シリサイドを含む合金などを積層する。この場合は、銅Ｃｕ，アルミニウムＡｌ，金Ａｕ，タングステンＷ，チタンＴｉ，タングステンシリサイドＷＳｉ_２，タンタルシリサイドＴａＳｉ_２，チタンナイトライドＴｉＮなどを用いる。
【００３９】
そして、図４（ｆ）に示すように、たとえば、レジストマスクを形成後、ＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）法によってゲート電極３１および第３絶縁層２３，第２絶縁層２２を一括してパターニングし、所定のゲート長とする。
【００４０】
次に、図４（ｇ）および図１に示すソースドレイン領域形成工程にて、ゲート電極３１の両側端部の基板１１中にソースドレイン領域４１を一対で形成する。ソースドレイン領域４１は、ｎ−型導電性のＬＤＤ領域７ａとｎ＋型導電性の高濃度不純物拡散領域７ｂからなるＬＤＤ構造を有する。まず、図４（ｇ）に示すように、ゲート電極３１の両側端部の基板１１中にＬＤＤ領域４１ａを形成する。ＬＤＤ領域４１ａは、たとえば、ゲート電極３１および第３絶縁層２３，第２絶縁層２２を自己整合マスクとし、また、第１絶縁層２１をスルー膜として、活性領域の表面にｎ型不純物を低濃度でイオン注入し形成する。このイオン注入では、たとえば砒素Ａｓイオンを１×１０^１３ｃｍ^−２のドーズ量、加速電圧を３５ｋｅＶの条件でドーピングする。その後、ゲート電極３１，第３絶縁層２３，第２絶縁層２２の側面にサイドウォール５１を形成する。サイドウォール５１は、ＣＶＤ法により、基板１１の全面にＳｉＯ_２膜を１００ｎｍ程度堆積し、これをＲＩＥ法によりエッチバックして形成する。
【００４１】
そして、図１に示すように、ゲート電極３１の両側端部の基板１１中に高濃度不純物拡散領域４１ｂを形成する。高濃度不純物拡散領域４１ｂは、ｎ型不純物をＬＤＤ領域４１ａより高濃度でイオン注入して形成される。イオン注入は、たとえば、ゲート電極３１、第３絶縁層２３，第２絶縁層２２およびサイドウォール５１を自己整合マスクとし、砒素Ａｓイオンを１×１０^１５ｃｍ^−２のドーズ量、加速電圧を２５ｋｅＶの条件でドーピングし行われる。そして、９５０℃にてアニールすることにより、イオン注入された砒素Ａｓが拡散し、ＬＤＤ構造のソースドレイン領域４１が形成される。その後、層間絶縁膜（図示なし）およびソースドレイン領域４１のそれぞれに接続する配線層（図示なし）の形成などを行って、本実施形態の不揮発性半導体記録装置とする。
【００４２】
以下に、本実施形態の不揮発性半導体記録装置およびその製造方法の効果について説明する。
【００４３】
本実施形態に係る不揮発性半導体記録装置によれば、シリコン酸化膜を第３絶縁層２３に用いたことを除いて本実施形態と同様な従来例と比べて、経時の記録保持特性を向上させることができる。
【００４４】
これは、本実施形態において、従来のシリコン酸化膜の第３絶縁層２３と異なり、シリコン窒化膜を用いたことに起因する。水素の拡散係数は、シリコン酸化膜が７×１０^−６ｃｍ^２／ｓであり、シリコン窒化膜が５×１０^−１５ｃｍ^２／ｓである。このようにシリコン窒化膜は、シリコン酸化膜よりも水素元素の拡散係数が小さい。このため、第２絶縁層２２の水素元素の拡散を向上することができ、経時の記録保持特性が向上する。
【００４５】
また、本実施形態の第３絶縁層２３のシリコン窒化膜は、図５に示すように、第２絶縁層２２よりも水素結合密度が小さい。つまり、本実施形態の第３絶縁層２３は、ダングリングボンドが少なく、電荷トラップ密度が小さい。このため、第２絶縁層２２で捕捉された電荷がゲート電極３１へ拡散することが困難となる。そして、本実施形態の第３絶縁層２３は、シリコン−水素（Ｓｉ−Ｈ）結合よりも結合エネルギーが大きい結合を多く含む。このため、第２絶縁層２２の水素元素は、第３絶縁層２３のシリコン窒化膜へ拡散することが困難となる。したがって、本実施形態の不揮発性半導体記録装置のように、第３絶縁層２３にシリコン窒化膜を用い、シリコン窒化膜の水素結合密度が第２絶縁層２２より第３絶縁層２３を小さくすることで、第２絶縁層２２中の電荷および水素の拡散防止を向上でき、結果として経時での記録保持特性を向上できる。さらに、第３絶縁層２３により電荷および水素の拡散防止を向上できるため、従来のＭＮＯＳ型より薄膜化が可能となり微細化できる。なお、図５中、水素結合密度は、ＦＴ−ＩＲを用いて測定した数値である。
【００４６】
本実施形態に係る製造方法によれば、従来のシリコン酸化膜の第３絶縁層２３を用いた場合と比べて、経時の記録保持特性を向上できる不揮発性半導体記録装置を製造できる。本実施形態の製造方法において、第２絶縁層２２および第３絶縁層２３のシリコン窒化膜は、異なるシリコン元素含有ガスを用いている。本実施形態の製造方法においては、第２絶縁層２２はジクロルシランを用い、また、第３絶縁層２３はテトラクロルシランを用いてＣＶＤ法により形成している。テトラクロルシランはジクロルシランより水素元素の組成比が小さく、よって、シリコン−水素（Ｓｉ−Ｈ）結合が少ない。このため、第３絶縁層２３のシリコン窒化膜は、第２絶縁層２２の場合よりも水素結合密度よりも小さい。
【００４７】
また、テトラクロルシランはシリコン−水素（Ｓｉ−Ｈ）結合を含まない。このため、テトラクロルシランは、他のシリコン元素含有ガスよりも、水素結合密度を小さく形成できる。したがって、テトラクロルシランは、第３絶縁層形成工程にて、より好適なシリコン元素含有ガスとして用いることができる。
【００４８】
また、第３絶縁層２３は、第２絶縁層２２よりも基板温度が高い条件でＣＶＤ法により形成されている。基板温度が高い場合、シリコン元素含有ガスと窒素元素含有ガスの分解が促進されるため、反応性が向上し未反応が抑制できる。このため、第３絶縁層２３のシリコン窒化膜は第２絶縁層２２よりも水素結合密度よりも小さい。
【００４９】
したがって、本実施形態の製造方法のように、シリコン元素含有ガスの水素元素の組成比は第２絶縁層形成工程よりも第３絶縁層形成工程の方を小さく、また、基板温度が第２絶縁層形成工程よりも第３絶縁層形成工程の方を高くすることで、経時の記録保持特性を向上でき、また、微細化が可能な不揮発性半導体記録装置を製造できる。
【００５０】
なお、本発明の実施に際しては、上記した実施の形態に限定されるものではなく、種々の変形形態を採用することできる。
【００５１】
たとえば、ゲート絶縁膜２０は４層以上であってもよく、少なくとも、シリコン窒化膜の第３絶縁層２３と、第３絶縁層２３よりの水素結合密度よりも小さいシリコン窒化膜の第２絶縁層２２を具備する。
【００５２】
また、第１絶縁層２１は、シリコン酸化膜に限定されず、たとえば、窒化シリコンＳｉＮ_ｘ，酸化窒化シリコンＳｉＮ_ｘＯ_ｙ，酸化アルミニウムＡｌ_２Ｏ_３，酸化タンタルＴａ_２Ｏ_５，酸化ジルコニウムＺｒＯ_２，酸化ハフニウムＨｆＯ_２などのいずれかの材料から形成することができる。
【００５３】
【発明の効果】
本発明によれば、経時での記録保持特性または微細化に優れた不揮発性半導体記録装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】図１は本発明の実施形態に係る不揮発性半導体装置およびその製造方法における製造工程を示す概略断面図である。
【図２】図２は本発明の実施形態に係る不揮発性半導体装置の製造工程を示す。
【図３】図３は本発明の実施形態に係る不揮発性半導体装置の製造工程を示す。
【図４】図４は本発明の実施形態に係る不揮発性半導体装置の製造工程を示す。
【図５】図５は本発明の実施形態に係る不揮発性半導体装置の水素結合密度を示す図である。
【符号の説明】
１１…基板、１２…素子分離絶縁層、２０…ゲート絶縁膜、２１…第１絶縁層、２２…第２絶縁層、２３…第３絶縁層、３１…ゲート電極、４１…ソースドレイン領域、４２…チャネル形成領域、５１…サイドウォール[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a nonvolatile semiconductor recording device having charge storage means for capturing and storing charge in a gate insulating film located between a channel formation region of a MIS transistor and a gate electrode, and a method of manufacturing the same.
[0002]
[Prior art]
The non-volatile semiconductor recording device has charge storage means inside a gate insulating film located between a channel formation region of a MIS structure transistor and a gate electrode. The basic operation of a non-volatile semiconductor recording device is to inject or extract electric charge to or from an electric charge accumulating unit due to generation of a hot carrier or a tunnel phenomenon. The charge injected into the charge storage means is retained even after the power of the device is turned off. Therefore, the nonvolatile semiconductor recording device can record the charges as information. This information recording function utilizes the property that charges accumulated in an insulating film are not easily diffused.
[0003]
Non-volatile semiconductor recording devices are roughly classified into FG (Floating Gate) type and MIOS (Metal Insulator Oxide Semiconductor) type due to the difference in charge storage means. In the former FG type, a floating gate electrode made of conductive polysilicon or the like is embedded in a gate insulating film of a MIS structure transistor, and this floating gate electrode is used as charge storage means. On the other hand, in the latter MIOS type, the gate insulating film of the MIS structure transistor has a laminated structure, and an insulating layer capable of capturing and accumulating electric charges such as a silicon nitride film in the laminated structure and a charge accumulation at an interface with the laminated insulating layer. Means.
[0004]
The conductive floating gate electrode in the FD type is buried in the gate insulating film to cover the periphery. Therefore, the charge injected into the floating gate electrode does not easily diffuse because the energy barrier between the floating gate electrode and the gate insulating film is large. On the other hand, the electric charge captured by the MIOS-type insulating film is accumulated in the insulating film, and thus has a small energy barrier. Therefore, in general, the FD type has better recording retention characteristics than the MIOS type.
[0005]
However, in the FD type, when partial leakage occurs between the floating gate electrode and the channel region of the substrate, the injected charge is easily lost because the floating gate electrode has conductivity. For this reason, the gate insulating film located between the channel region and the floating gate electrode can serve as a sufficient energy barrier, and therefore needs to be formed thick, and it is difficult to reduce the thickness. Therefore, it is not easy to lower the information writing voltage in the FD type than in the MIOS type, and it is difficult to miniaturize to cope with this.
[0006]
In recent years, semiconductor devices have been highly integrated and miniaturization has been strongly demanded. Similarly, there is a strong demand for miniaturization of the nonvolatile semiconductor recording device, and the MIOS type is receiving attention.
[0007]
The MIOS type is classified into, for example, an MNOS (Metal Nitride Oxide Semiconductor) type and a MONOS (Metal Oxide Nitride Oxide Semiconductor) type according to a stacked structure of a gate portion of a MIS structure transistor.
[0008]
The MNOS type generally has a first insulating layer of a silicon oxide film and a second insulating layer of a silicon nitride film sequentially from the channel region side as a laminated structure of a gate insulating film. The first insulating layer acts as an energy barrier when accumulating charges or when the accumulated charges diffuse to the substrate side. The second insulating layer mainly serves as charge storage means and prevents the stored charge from diffusing to the gate electrode.
[0009]
The MONOS type generally has a first insulating layer of a silicon oxide film and a second insulating layer of a silicon nitride film sequentially from the channel region side similarly to the MNOS type, and further has a third insulating layer of a silicon oxide film. And Like the MNOS type, the first insulating layer serves as an energy barrier when accumulating charges or when the accumulated charges diffuse to the substrate side. The second insulating layer mainly serves as charge storage means. The third insulating layer prevents the accumulated charges from diffusing into the gate electrode. The silicon oxide film has better insulating properties than the silicon nitride film, and preferably has a function of preventing charge diffusion. For this reason, in the MONOS type, an insulating layer serving as a charge storage means is separated from an insulating layer for preventing charge from diffusing into a gate electrode. On the other hand, the MNOS type has a function of preventing the diffusion of charges to the gate electrode by forming the silicon nitride film thick. Therefore, in the MONOS type, it is easier to reduce the thickness of the gate insulating film than in the MNOS type, so that miniaturization is possible.
[0010]
A gate insulating film in a conventional MONOS type is generally formed by the following manufacturing method. The first insulating layer of the silicon oxide film is formed, for example, by thermally oxidizing a silicon substrate. The second insulating layer of the silicon nitride film is formed by, for example, a CVD method using a silicon element-containing gas and a nitrogen element-containing gas. The third insulating layer of the silicon oxide film is formed by, for example, a CVD method using a gas containing a silicon element and a gas containing an oxygen element, or by thermally oxidizing the second insulating layer of a silicon nitride film. The MNOS type is formed by the same manufacturing method as the MONOS type, but is formed by forming the second insulating layer of the silicon nitride film thick without forming the third insulating layer of the silicon oxide film as described above. Is done.
[0011]
As described above, the MIOS type mainly captures and stores charges in the second insulating layer of the silicon nitride film. The ability to trap charge can be represented by charge trap density, with higher charge trap densities being able to trap more charge. It is known that the charge trap density is affected by the dangling bond density existing in the silicon nitride film. The dangling bond refers to, for example, a dangling bond that is not bonded in four bonding hands of the silicon element in the silicon nitride film or a dangling bond that is not bonded in three bonding hands of the nitrogen element. The higher the dangling bond density, the easier the trapping of free electrons, the higher the charge trap density and the higher the electrical conductivity.
[0012]
It is also known that the dangling bond density increases when there are many unreacted and hydrogen-terminated elements when a silicon nitride film is formed. That is, as the hydrogen bond density of the silicon-hydrogen (Si-H) bond density and the nitrogen-hydrogen (N-H) bond density in the silicon nitride film increases, the dangling bond density increases and the charge trap density increases. .
[0013]
As described above, the MIOS type is disadvantageous in reliability such as the recording retention characteristics as compared with the FG type. Conventionally, various MIOS type nonvolatile semiconductor recording devices have been proposed to improve reliability (for example, Patent Document 1).
[0014]
[Patent Document 1]
JP-A-2002-217317 (page 2-7, FIG. 1, FIG. 3-6)
[0015]
[Problems to be solved by the invention]
However, the conventional MIOS type was not sufficient because the recording retention characteristics changed with time.
[0016]
In the MIOS MONOS type, the third insulating layer uses a silicon oxide film. Since the silicon oxide film has excellent insulating properties, it is suitable for preventing the diffusion of the electric charge accumulated in the second insulating layer. However, when a silicon oxide film is used for the third insulating layer, the hydrogen bonding density of the silicon nitride film forming the second insulating layer decreases over time, and the charge trapping density decreases with the lapse of time. Had deteriorated. As described above, the change over time in the recording retention characteristics is caused by the fact that the silicon oxide film of the third insulating layer in the MONOS type is not sufficient to prevent diffusion of the hydrogen element present in the silicon nitride film of the second insulating layer. I was
[0017]
In addition, in the MIOS type MNOS type, as described above, in order for the second insulating layer to function sufficiently as a charge diffusion preventing means, it is necessary to form the second insulating layer thickly. there were.
[0018]
Therefore, an object of the present invention is to provide a nonvolatile semiconductor recording device which is excellent in recording retention characteristics or miniaturization over time and a method of manufacturing the same.
[0019]
[Means for Solving the Problems]
The present invention relates to a gate insulating film having a stacked structure including a substrate, a charge accumulation unit that is located on a channel forming region of the substrate and captures and accumulates charges, and a gate electrode provided on the gate insulating film. And a source / drain region formed on the substrate at both end portions of the gate electrode and functioning as a source and a drain, wherein the gate insulating film having the stacked structure includes a first insulating film. A second insulating layer of a silicon nitride film located on the first insulating layer; and a third insulating layer of a silicon nitride film located on the second insulating layer. A non-volatile semiconductor recording device wherein the hydrogen bond density of the silicon nitride film of the insulating layer is lower than the hydrogen bond density of the silicon nitride film of the second insulating layer. According to the present invention, since the hydrogen bond density of the silicon nitride film of the third insulating layer is lower than the hydrogen bond density of the silicon nitride film of the second insulating layer, diffusion of the hydrogen element of the second insulating layer can be prevented. In addition, it is possible to prevent the electric charge trapped and accumulated in the second insulating layer from diffusing.
[0020]
The present invention provides a step of forming a gate insulating film having a stacked structure having a charge storage means for capturing and storing charges on a channel formation region of a substrate, and a step of forming a gate electrode on the gate insulating film. Forming a source / drain region functioning as a source and a drain on the substrate at both end portions of the gate electrode, wherein the gate insulating film having the laminated structure is formed. Forming a first insulating layer; and forming a second silicon nitride film on the first insulating layer by a CVD method using a silicon element-containing gas and a nitrogen element-containing gas as raw materials. A second step of forming an insulating layer, and forming a third insulating layer of a silicon nitride film on the second insulating layer by a CVD method using a silicon element-containing gas and a nitrogen element-containing gas as raw materials. And a third step, wherein the silicon element-containing gas used in the third step has a smaller hydrogen element composition ratio than the silicon element-containing gas used in the second step. Is a method for manufacturing a nonvolatile semiconductor recording device in which the substrate temperature at the time of forming is higher than the substrate temperature in the second step. According to the present invention, the silicon element-containing gas used in the third step has a smaller hydrogen element composition ratio than the silicon element-containing gas used in the second step. It can be formed lower than the hydrogen bond density of the silicon nitride film of the insulating layer. In addition, since the substrate temperature when forming the silicon nitride film in the third step is higher than the substrate temperature in the second step, the hydrogen bond density of the silicon nitride film of the third insulating layer is lower than that of the silicon nitride film of the second insulating layer. It can be formed even lower than the hydrogen bond density.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. 1 to 4 show an example of an embodiment of the present invention, and are schematic sectional views of a semiconductor device formed in each step.
[0022]
FIG. 1 shows a cross-sectional structure of a nonvolatile semiconductor recording device having an n-type channel region according to the present embodiment. The nonvolatile semiconductor recording device according to the present embodiment is a transistor having an MIS structure, and has a p-type conductive substrate 11, an element isolation insulating layer 12, an n-type channel formation region 42, and an n-type conductive source / drain region. 41, a gate insulating film 20, and a gate electrode 31. The gate insulating film 20 has a laminated structure and includes a first insulating layer 21, a second insulating layer 22, and a third insulating layer 23.
[0023]
The p-type conductive substrate 11 is, for example, a p-type silicon semiconductor substrate, a silicon semiconductor substrate having a p-type well, an SOI (Silicon on Insulatingsubstance) substrate having a p-type silicon semiconductor layer, or the like. The substrate 11 has an element isolation insulating layer 12 in a surface region, and a surface portion of the substrate 11 where the element isolation insulating layer 12 is not formed becomes an active region in which an element is formed. The element isolation insulating layer 12 is formed using, for example, a silicon oxide film. The channel forming region 42 is located in the substrate 11 of the active region.
[0024]
The gate insulating film 20 is located on the channel forming region 42 in the substrate 11 and has a stacked structure having charge storage means for capturing and storing charge. The gate insulating film 20 having a stacked structure includes a first insulating layer 21, a second insulating layer 22, and a third insulating layer 23 in this order from the channel formation region 42 side.
[0025]
The first insulating layer 21 serves as a potential barrier when electric charges are accumulated in the second insulating layer 22 from the substrate 11 side or when electric charges accumulated in the second insulating layer 22 are diffused to the substrate 11 side. First insulating layer 21 is formed using, for example, a silicon oxide film. The layer thickness of the first insulating layer 21 is about 1 nm to 8 nm, and is about 2 nm in the present embodiment.
[0026]
The second insulating layer 22 mainly serves as a charge storage unit, and captures and stores the charge. The second insulating layer 22 has a pool Frankel-type electric conduction characteristic. The second insulating layer 22 is formed using a silicon nitride film. The layer thickness of the second insulating layer 22 is approximately 8 nm to 20 nm, and is approximately 16 nm in the present embodiment. The hydrogen bond density of the second insulating layer 22 is, for example, a silicon-hydrogen (Si-H) bond density of 10 ¹⁸ -10 ²² / Cm ³ , The nitrogen-hydrogen (N-H) bond density is 10 ²² -10 ²⁴ / Cm ³ Is preferred. If it exceeds this range, the number of times of endurance of writing may be poor, and if it is below this range, it becomes difficult to capture charges.
[0027]
The third insulating layer 23 is located between the second insulating layer 22 and the gate electrode 31, and prevents the charge accumulated by the second insulating layer 22 from diffusing into the gate electrode 31. The third insulating layer 23 is formed using a silicon nitride film. The layer thickness of the third insulating layer 23 is about 3 nm to 10 nm, and is about 4 nm in the present embodiment. Here, the hydrogen bonding density of the third insulating layer 23 is lower than the hydrogen bonding density of the second insulating layer 22. The hydrogen bonding density of the third insulating layer 23 is preferably as small as possible to prevent electric charge diffusion. For this reason, the hydrogen bond density that affects the electric conductivity is, for example, a silicon-hydrogen (Si—H) bond density of 10 ¹⁹ / Cm ³ Hereinafter, the nitrogen-hydrogen (NH) bond density is 10 ²² / Cm ³ It is preferable to set the following.
[0028]
The gate electrode 31 is formed on the gate insulating film 20 and has conductivity. Gate electrode 31 is formed using, for example, polycrystalline silicon doped with impurities at a high concentration. The layer thickness of the gate electrode 31 is about 50 nm to 200 nm, and is about 100 nm in the present embodiment. The length of the gate electrode 31 in the channel direction, that is, the gate length is about 0.3 μm to 10 μm, and in this embodiment, about 1 μm.
[0029]
On the side surfaces of the gate electrode 31, the third insulating layer 23, and the second insulating layer 22, sidewalls 51 of a silicon oxide film are provided.
[0030]
The source / drain regions 41 have n-type conductivity of a conductivity type opposite to that of the substrate 11, are formed as a pair in the substrate 11 at both end portions of the gate electrode 31, and function as a source and a drain. The source / drain region 41 of the present embodiment has an LDD (Lightly Doped Drain) structure. The source / drain region 41 having the LDD structure includes a low-concentration impurity region, a so-called LDD region 41a, and a high-concentration impurity diffusion region 41b having a junction deeper than the LDD region 41a and having a high impurity concentration.
[0031]
Hereinafter, a method for manufacturing the nonvolatile semiconductor recording device of the present embodiment will be described with reference to FIGS. Each drawing is a schematic sectional view in a manufacturing process of the nonvolatile semiconductor recording device according to the present embodiment.
[0032]
In the method for manufacturing a nonvolatile semiconductor recording device according to the present embodiment, an element isolation insulating layer forming step, a gate insulating film forming step, a gate electrode forming step, and a source / drain region forming step are sequentially performed. In the gate insulating film forming step, a first insulating layer forming step, a second insulating layer forming step, and a third insulating layer forming step are sequentially performed. Each step will be described below.
[0033]
An element isolation insulating layer 12 is formed on a substrate 11 in the element isolation insulating layer forming step shown in FIG. The element isolation insulating layer 12 is formed by a LOCOS (Local Oxidation of Silicon) method, an STI (Shallow Trench Isolation) method, or the like. The surface portion of the substrate 11 where the element isolation insulating layer 12 is not formed becomes an active region for forming an element. Further, if necessary, impurity doping for adjusting the threshold voltage of the semiconductor recording device can be performed by, for example, an ion implantation method.
[0034]
Next, in a gate insulating film forming step, a gate insulating film 20 having a stacked structure having a charge storage means for capturing and storing charges is formed on the channel forming region 42 in the substrate 11. The gate insulating film forming step includes a first insulating layer forming step shown in FIG. 2B, a second insulating layer forming step shown in FIG. 2C, and a third insulating layer forming step shown in FIG. Is carried out.
[0035]
First, in a first insulating layer forming step shown in FIG. 2B, a first insulating layer 21 of a silicon oxide film is formed in a channel forming region of the substrate 11. The silicon oxide film serving as the first insulating layer 21 is formed, for example, by a short-time high-temperature heat treatment (RTO method). ₂ Or N ₂ It is formed using O. Here, the substrate temperature is preferably 800 to 1000 ° C., and in the present embodiment, the temperature is set to 1000 ° C., and the process is performed in about 10 seconds to form the first insulating layer 21 having a predetermined thickness.
[0036]
Next, in a second insulating layer forming step shown in FIG. 2C, a second insulating layer 22 of a silicon nitride film is formed on the first insulating layer 21. The second insulating layer 22 of the silicon nitride film is formed by a CVD (Chemical Vapor Deposition) method using a silicon element-containing gas and a nitrogen element-containing gas as raw materials. The CVD method is a method in which a film is deposited by vapor phase film formation using a chemical reaction. The silicon element-containing gas in the second insulating layer forming step is preferably a gas of silane and its derivative, for example, chlorosilane SiH _X1 Cl _4-X1 (X1 = 2,3), chlorodisilane Si ₂ H _Y1 Cl _6-Y1 (Y1 = 2,3,4,5) and other silanes such as monosilane SiH ₄ Or disilane Si ₂ H ₆ And the like. The silicon element-containing gas can be arbitrarily selected in order to obtain desired charge trap density and hydrogen bond density of the second insulating layer 22. Generally, as the composition ratio of the hydrogen element increases, the hydrogen bond density increases and the charge trap density increases. The nitrogen element-containing gas is ammonia NH ₃ , Hydrazine N ₂ H ₄ Nitrogen compounds such as are preferred. In the present embodiment, the silicon nitride film of the second insulating layer 22 is made of dichlorosilane SiH ₂ Cl ₂ And ammonia NH ₃ It is formed by using. Here, each flow rate of dichlorosilane and ammonia is preferably in the range of 30 to 150 sccm, and the flow rate ratio is 1. In the present embodiment, the flow rates of dichlorosilane and ammonia are both set to 50 sccm. Further, the pressure condition is preferably 10 to 30 Pa, and in this embodiment, the pressure condition is 20 Pa. Further, the substrate temperature is preferably set to 600 to 700 ° C., and is set to 650 ° C. in the present embodiment. After a predetermined time has elapsed, the deposition of the silicon nitride film by the CVD method is stopped, and the second insulating layer 22 having a predetermined thickness is formed.
[0037]
Next, a third insulating layer 23 of a silicon nitride film is formed on the second insulating layer 22 in a third insulating layer forming step shown in FIG. The third insulating layer 23 of the silicon nitride film is formed by a CVD method using a silicon element-containing gas and a nitrogen element-containing gas as raw materials. In the third insulating layer forming step, a silicon element-containing gas having a smaller hydrogen element composition ratio than the silicon element-containing gas used in the second insulating layer forming step is used. In the third insulating layer forming step, the silicon element-containing gas is a silane derivative, for example, chlorosilane SiH _X2 Cl _4-X2 (X2 = 1, 2), chlorodisilane Si ₂ H _Y2 Cl _6-Y2 (Y2 = 1, 2, 3, 4) or tetrachlorosilane SiCl ₄ And the like are preferred. In particular, the silicon element-containing gas in this step is tetrachlorosilane SiCl ₄ Is preferred. As in the case of the second insulating layer 22, the nitrogen element-containing gas contains ammonia NH ₃ , Hydrazine N ₂ H ₄ Nitrogen compounds such as are preferred. In the present embodiment, the silicon nitride film of the third insulating layer 23 is made of tetrachlorosilane SiCl ₄ And ammonia NH ₃ It is formed by using. Here, the flow rates of tetrachlorosilane and ammonia are preferably in the range of 30 to 100 sccm, and the flow rate ratio is 1. In this embodiment, the flow rates of tetrachlorosilane and ammonia are both 50 sccm. Further, the pressure condition is preferably 10 to 30 Pa, and in this embodiment, the pressure condition is 20 Pa. Further, the substrate temperature is preferably 650 to 800 ° C., and is 700 ° C. in the present embodiment. The substrate temperature in the third insulating layer forming step is higher than that in the second insulating layer forming step. After a predetermined time has elapsed, the deposition of the silicon nitride film by the CVD method is stopped, and the third insulating layer 23 having a predetermined thickness is formed.
[0038]
Next, a gate electrode 31 is formed on the gate insulating film 20 in a gate electrode forming step shown in FIGS. 3E and 4F. As shown in FIG. 3E, the gate electrode 31 is formed on the third insulating layer 23 of the gate insulating film 20 using polycrystalline silicon doped with a high concentration impurity. The polycrystalline silicon serving as the gate electrode 31 is, for example, monosilane SiH ₄ , Dichlorosilane SiCl ₂ H ₂ , Tetrachlorosilane SiCl ₄ For example, a CVD method using a silicon element-containing gas as a raw material or a sputtering method using polycrystalline silicon as a target is used. In this embodiment, the substrate temperature is set to 650 ° C., and polycrystalline silicon is formed with a predetermined thickness by a CVD method. If necessary, a metal, a high melting point metal, an alloy containing the metal silicide, and the like are stacked on the polycrystalline silicon. In this case, copper Cu, aluminum Al, gold Au, tungsten W, titanium Ti, tungsten silicide WSi ₂ , Tantalum silicide TaSi ₂ , Titanium nitride TiN or the like is used.
[0039]
Then, as shown in FIG. 4F, for example, after forming a resist mask, the gate electrode 31, the third insulating layer 23, and the second insulating layer 22 are collectively patterned by RIE (Reactive Ion Etching). It has a predetermined gate length.
[0040]
Next, in a source / drain region forming step shown in FIG. 4G and FIG. 1, a pair of source / drain regions 41 are formed in the substrate 11 at both ends of the gate electrode 31. The source / drain region 41 has an LDD structure including an n− type LDD region 7a and an n + type high concentration impurity diffusion region 7b. First, as shown in FIG. 4G, LDD regions 41a are formed in the substrate 11 at both end portions of the gate electrode 31. The LDD region 41a is formed, for example, by using the gate electrode 31, the third insulating layer 23, and the second insulating layer 22 as a self-alignment mask, and using the first insulating layer 21 as a through film to reduce n-type impurities on the surface of the active region. It is formed by ion implantation at a concentration. In this ion implantation, for example, arsenic As ions are ^Thirteen cm ^-2 At a dose of 35 keV and an acceleration voltage of 35 keV. Thereafter, sidewalls 51 are formed on the side surfaces of the gate electrode 31, the third insulating layer 23, and the second insulating layer 22. The sidewall 51 is made of SiO 2 on the entire surface of the substrate 11 by CVD. ₂ A film is deposited to a thickness of about 100 nm, and is formed by etching back by RIE.
[0041]
Then, as shown in FIG. 1, a high-concentration impurity diffusion region 41b is formed in the substrate 11 at both end portions of the gate electrode 31. The high-concentration impurity diffusion region 41b is formed by ion-implanting an n-type impurity at a higher concentration than the LDD region 41a. The ion implantation is performed, for example, by using the gate electrode 31, the third insulating layer 23, the second insulating layer 22, and the side wall 51 as a self-aligned mask, and using arsenic As ions of 1 × 10 ^Fifteen cm ^-2 At a dose of 25 keV and an acceleration voltage of 25 keV. Then, by annealing at 950 ° C., the ion-implanted arsenic As is diffused, and the source / drain region 41 having the LDD structure is formed. Thereafter, formation of a wiring layer (not shown) connected to each of the interlayer insulating film (not shown) and the source / drain region 41 is performed, and the nonvolatile semiconductor recording device of the present embodiment is obtained.
[0042]
Hereinafter, the effects of the nonvolatile semiconductor recording device of this embodiment and the method of manufacturing the same will be described.
[0043]
According to the nonvolatile semiconductor recording device of the present embodiment, the recording retention characteristics over time are improved as compared with the conventional example similar to the present embodiment except that the silicon oxide film is used for the third insulating layer 23. be able to.
[0044]
This is because, in the present embodiment, a silicon nitride film is used unlike the conventional third insulating layer 23 of a silicon oxide film. The diffusion coefficient of hydrogen is 7 × 10 ^-6 cm ² / S, and the silicon nitride film is 5 × 10 ^-15 cm ² / S. Thus, the silicon nitride film has a smaller diffusion coefficient of the hydrogen element than the silicon oxide film. For this reason, the diffusion of the hydrogen element in the second insulating layer 22 can be improved, and the recording retention characteristics over time can be improved.
[0045]
Further, the silicon nitride film of the third insulating layer 23 of the present embodiment has a smaller hydrogen bond density than the second insulating layer 22, as shown in FIG. That is, the third insulating layer 23 of the present embodiment has few dangling bonds and a low charge trap density. For this reason, it is difficult for the charge trapped in the second insulating layer 22 to diffuse into the gate electrode 31. In addition, the third insulating layer 23 of the present embodiment includes many bonds having higher binding energy than silicon-hydrogen (Si-H) bonds. Therefore, it is difficult for the hydrogen element of the second insulating layer 22 to diffuse into the silicon nitride film of the third insulating layer 23. Therefore, as in the nonvolatile semiconductor recording device of the present embodiment, a silicon nitride film is used for the third insulating layer 23, and the hydrogen bonding density of the silicon nitride film is smaller than that of the second insulating layer 22. Thus, it is possible to improve the prevention of charge and hydrogen diffusion in the second insulating layer 22, and as a result, it is possible to improve the recording retention characteristics over time. Further, since the diffusion of electric charge and hydrogen can be improved by the third insulating layer 23, the thickness can be made smaller than that of the conventional MNOS type, and the size can be reduced. In FIG. 5, the hydrogen bond density is a value measured using FT-IR.
[0046]
According to the manufacturing method according to the present embodiment, it is possible to manufacture a non-volatile semiconductor recording device capable of improving the recording retention characteristics over time as compared with the case where the third insulating layer 23 of the conventional silicon oxide film is used. In the manufacturing method of this embodiment, different silicon element-containing gases are used for the silicon nitride films of the second insulating layer 22 and the third insulating layer 23. In the manufacturing method according to the present embodiment, the second insulating layer 22 is formed using dichlorosilane, and the third insulating layer 23 is formed using tetrachlorosilane by a CVD method. Tetrachlorosilane has a smaller composition ratio of a hydrogen element than dichlorosilane, and thus has less silicon-hydrogen (Si-H) bonds. For this reason, the silicon nitride film of the third insulating layer 23 has a smaller hydrogen bond density than that of the second insulating layer 22.
[0047]
Further, tetrachlorosilane does not contain a silicon-hydrogen (Si-H) bond. For this reason, tetrachlorosilane can be formed with a smaller hydrogen bond density than other silicon element-containing gases. Therefore, tetrachlorosilane can be used as a more suitable silicon element-containing gas in the third insulating layer forming step.
[0048]
In addition, the third insulating layer 23 is formed by a CVD method under the condition that the substrate temperature is higher than that of the second insulating layer 22. When the substrate temperature is high, the decomposition of the silicon element-containing gas and the nitrogen element-containing gas is promoted, so that the reactivity is improved and the unreaction can be suppressed. For this reason, the silicon nitride film of the third insulating layer 23 has a smaller hydrogen bond density than the second insulating layer 22.
[0049]
Therefore, as in the manufacturing method of this embodiment, the composition ratio of the hydrogen element in the silicon element-containing gas is smaller in the third insulating layer forming step than in the second insulating layer forming step, and when the substrate temperature is lower than the second insulating layer forming step. By making the third insulating layer forming step higher than the layer forming step, it is possible to improve the recording retention characteristics over time and manufacture a nonvolatile semiconductor recording device that can be miniaturized.
[0050]
It should be noted that the present invention is not limited to the above-described embodiment, but may adopt various modifications.
[0051]
For example, the gate insulating film 20 may have four or more layers, and at least the third insulating layer 23 made of a silicon nitride film and the second insulating layer made of a silicon nitride film having a smaller hydrogen bond density than the third insulating layer 23. 22.
[0052]
Further, the first insulating layer 21 is not limited to the silicon oxide film. _x , Silicon oxynitride SiN _x O _y , Aluminum oxide Al ₂ O ₃ , Tantalum oxide Ta ₂ O ₅ , Zirconium oxide ZrO ₂ , Hafnium oxide HfO ₂ And the like.
[0053]
【The invention's effect】
According to the present invention, it is possible to provide a nonvolatile semiconductor recording device which is excellent in recording retention characteristics or miniaturization over time and a method of manufacturing the same.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a manufacturing process in a nonvolatile semiconductor device and a method for manufacturing the same according to an embodiment of the present invention.
FIG. 2 shows a manufacturing process of the nonvolatile semiconductor device according to the embodiment of the present invention.
FIG. 3 shows a manufacturing process of the nonvolatile semiconductor device according to the embodiment of the present invention.
FIG. 4 shows a manufacturing process of the nonvolatile semiconductor device according to the embodiment of the present invention.
FIG. 5 is a diagram showing a hydrogen bond density of the nonvolatile semiconductor device according to the embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11 ... board | substrate, 12 ... element isolation insulating layer, 20 ... gate insulating film, 21 ... 1st insulating layer, 22 ... 2nd insulating layer, 23 ... 3rd insulating layer, 31 ... gate electrode, 41 ... source / drain region, 42 ... channel forming region, 51 ... sidewall

Claims

A substrate, a gate insulating film having a layered structure including a charge storage unit that is located on a channel forming region of the substrate and captures and stores the charge; a gate electrode provided on the gate insulating film; A source / drain region formed on the substrate at both ends of an electrode and functioning as a source and a drain, comprising:
The gate insulating film of the laminated structure,
A first insulating layer;
A second insulating layer of a silicon nitride film located on the first insulating layer;
A third insulating layer of a silicon nitride film located on the second insulating layer;
Has,
A non-volatile semiconductor recording device, wherein the hydrogen bonding density of the silicon nitride film of the third insulating layer is lower than the hydrogen bonding density of the silicon nitride film of the second insulating layer.

The silicon-hydrogen bond density of the silicon nitride film of the second insulating layer is 10 ¹⁸ to 10 ²² / cm ³ , and the nitrogen-hydrogen bond density is 10 ²² to 10 ²⁴ / cm ^3. 2. The nonvolatile semiconductor recording device according to item 1.

2. The non-volatile memory according to claim 1, wherein the silicon-hydrogen bond density of the silicon nitride film of the third insulating layer is 10 ¹⁹ / cm ³ or less, and the nitrogen-hydrogen bond density is 10 ²² / cm ³ or less. Semiconductor recording device.

Forming a layered gate insulating film having charge storage means for capturing and accumulating charges on a channel forming region of the substrate; forming a gate electrode on the gate insulating film; Forming source / drain regions functioning as a source and a drain on the substrate at both end portions of the non-volatile semiconductor recording device.
The step of forming the gate insulating film of the laminated structure,
A first step of forming a first insulating layer;
A second step of forming a second insulating layer of a silicon nitride film on the first insulating layer by a CVD method using a silicon element-containing gas and a nitrogen element-containing gas as raw materials;
Forming a third insulating layer of a silicon nitride film on the second insulating layer by a CVD method using a silicon element-containing gas and a nitrogen element-containing gas as raw materials;
Has,
The silicon element-containing gas used in the third step has a smaller hydrogen element composition ratio than the silicon element-containing gas used in the second step,
A method of manufacturing a nonvolatile semiconductor recording device, wherein a substrate temperature when forming a silicon nitride film in the third step is higher than a substrate temperature in the second step.

The silicon element-containing gas in the second step is chlorosilane SiH _X1 Cl _4-X1 (X1 = 2,3), chlorodisilane Si ₂ H _Y1 Cl _6-Y1 (Y1 = 2,3,4,5), monosilane SiH ₄ or at least one of disilane Si ₂ H ₆ ,
The silicon element-containing gas in the third step is chlorosilane SiH _X2 Cl _4-X2 (X1> X2, X2 = 1, 2), chlorodisilane Si ₂ H _Y2 Cl _6-Y2 (Y1> Y2, Y2 = 1, 2). , 3,4) or manufacturing method of the nonvolatile semiconductor apparatus according to claim 4 at least one of tetrachlorosilane SiCl _4.