JP2004200393A - Transistor - Google Patents
Transistor Download PDFInfo
- Publication number
- JP2004200393A JP2004200393A JP2002366909A JP2002366909A JP2004200393A JP 2004200393 A JP2004200393 A JP 2004200393A JP 2002366909 A JP2002366909 A JP 2002366909A JP 2002366909 A JP2002366909 A JP 2002366909A JP 2004200393 A JP2004200393 A JP 2004200393A
- Authority
- JP
- Japan
- Prior art keywords
- base
- emitter
- region
- pad
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
【課題】電流が、エミッタパッド近傍に集中することなく、半導体チップ全体に分散して流れるようにしたトランジスタを提供する。
【解決手段】コレクタ領域1にはベース領域2が形成され、さらに、ベース領域2にはエミッタ領域3が形成されている。また、エミッタ領域3の内側には、均一な大きさの複数のマルチベース領域4が行方向、列方向に配置形成されている。エミッタパッド10に近い側のベースコンタクト部51の大きさはベースパッド7に近い側のベースコンタクト部53の大きさに比較して相対的に小さく形成されるものとする。
【選択図】 図1Provided is a transistor in which a current is dispersed and flows throughout a semiconductor chip without being concentrated near an emitter pad.
A base region is formed in a collector region, and an emitter region is formed in the base region. Further, inside the emitter region 3, a plurality of multi-base regions 4 having a uniform size are arranged and formed in a row direction and a column direction. It is assumed that the size of the base contact portion 51 closer to the emitter pad 10 is relatively smaller than the size of the base contact portion 53 closer to the base pad 7.
[Selection diagram] Fig. 1
Description
【0001】
【発明の属する技術分野】
本発明は、トランジスタに関し、特にスイッチング電源に用いられる高耐圧、大電流容量のパワートランジスタなどのトランジスタに関する。
【0002】
【従来の技術】
例えば、電話機などのスイッチング電源に用いられる高耐圧パワートランジスタのように大電流を必要とするパワートランジスタでは、その動作電流、即ち絶対最大定格であるコレクタ電流は、主としてエミッタ領域の面積及び周囲長に関係するので、動作電流を大きくするためには、このエミッタ領域の面積及び周囲長を大きくする必要がある。しかし、エミッタ領域の面積及び周囲長を大きくするためにトランジスタを構成するチップ面積を大きくすることは、小型機器への実装の面で不都合がある。
【0003】
そこで、限られたチップ面積の中で、ベース領域及びエミッタ領域でのコンタクト部及びアルミニウム配線などを均一化し、ベース領域とエミッタ領域との間の接合部面積やエミッタ周囲長を大きくする工夫として、ベース領域及びエミッタ領域を櫛型に形成した構成、また、櫛歯型のエミッタ電極配線の間にマルチベース領域を形成した構成を有するトランジスタが提案されている。
【0004】
図3は従来のトランジスタを表面側から見た各部レイアウトの概略を説明する平面説明図である。31は半導体基板からなるトランジスタのコレクタ領域である。コレクタ領域31にはベース領域32が形成され、さらに、ベース領域32にはエミッタ領域33が形成されている。また、エミッタ領域33の内側には、均一な大きさの複数のマルチベース領域34が行方向、列方向に配置して形成されている。
【0005】
複数のマルチベース領域34のそれぞれにはベースコンタクト部35が形成されており、ベースコンタクト部35を連結した櫛歯状のベース電極配線36が形成されている。ベース電極配線36は延在集約されてベースパッド37を構成している。また、ベース電極配線36の間には、ベース電極配線36と同様に横方向のエミッタコンタクト部38を連結した櫛歯状のエミッタ電極配線39が形成され、エミッタ電極配線39は延在集約されてエミッタパッド40を構成している。
【0006】
一方、マルチベース領域の大きさを不均一にしたトランジスタも提案されている。具体的にはエミッタパッド近傍ではマルチベース領域の大きさを大きく形成し、ベースパッド近傍ではマルチベース領域の大きさを小さく形成したものである(例えば、特許文献1参照)。
【0007】
【特許文献1】
特許第2895327号公報
【0008】
【発明が解決しようとする課題】
図3に示した従来のトランジスタにあっては、櫛歯状のエミッタ電極配線の間にマルチベース領域を形成し、ベースコンタクト部、エミッタコンタクト部及びアルミニウム配線などを均一化して構成した場合、エミッタ領域に給電するためのエミッタパッドの近傍で、エミッタ電極配線とベースコンタクト部との間を電流が集中して流れることから、過電流によるトランジスタ破壊が生じるという問題があった。
【0009】
本発明は、斯かる問題に鑑みてなされたものであり、動作電流及び瞬時突入電流(サージ電流)が、エミッタパッド近傍に集中することなく、半導体基板(半導体チップ)全体に均等に分散して流れるように構成して、大きい耐破壊電流特性、すなわち高い耐破壊電圧特性を実現できるトランジスタを提供することを目的とする。
【0010】
本発明の他の目的は、電流の均等な分散をより確実に実現できるトランジスタを提供することを目的とする。
【0011】
【課題を解決するための手段】
第1発明に係るトランジスタは、コレクタ領域にベース領域が形成され、該ベース領域にエミッタ領域が形成され、ベース領域及びエミッタ領域それぞれに給電するためにベース電極配線及びエミッタ電極配線を経由してベースパッド及びエミッタパッドが形成されているトランジスタにおいて、前記ベースパッド及びエミッタパッドの間に形成された形成された均一な大きさの複数のマルチベース領域と、前記ベース電極配線及びマルチベース領域を接続するためにマルチベース領域に形成されたベースコンタクト部とを備え、前記マルチベース領域の境界とベースコンタクト部との距離が、前記エミッタパッドから遠くなるにしたがって短くなるようにしたことを特徴とする。
【0012】
第1発明にあっては、マルチベース領域及びエミッタ領域の境界とベースコンタクト部との距離が、エミッタパッドから遠くなるにしたがって短くなるようにベースコンタクト部のパターンを変えて形成するので、各マルチベース領域でのバラスト抵抗をエミッタパッドに近い方では大きく、エミッタパッドから遠い方では小さくできる。つまり、電流が流れやすいエミッタパッドに近い側に配置されたマルチベース領域では電流を流れにくくし、電流が流れにくいベースパッド側(エミッタパッドから遠い側)に配置されたマルチベース領域では電流を流れやすくすることができる。この結果、電流の流れやすさと流れにくさを相殺することができ、ベースパッドの近傍、エミッタパッドの近傍、ベースパッドとエミッタパッドとの中間位置のいずれの領域においても同程度の電流の流れやすさにすることができる。したがって、電流の分布を均一化でき、動作電流及び瞬時突入電流(サージ電流)が、エミッタパッド近傍に集中することがなくなり、半導体基板(半導体チップ)全体に分散して流れるようになり、エミッタパッド近傍への電流の局部集中による素子破壊を防止できる。
【0013】
第2発明に係るトランジスタは、第1発明において、前記マルチベース領域及びベースコンタクト部は同心円状に形成されていることを特徴とする。
【0014】
第2発明にあっては、マルチベース領域及びベースコンタクト部を同心円状のパターンに形成するので、各マルチベース領域での電流の局部集中を防止でき、電流分布の均一性を一層高めることができる。耐サージ電圧、耐サージ電流における信頼性を一層向上できる。
【0015】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて説明する。
図1は本発明に係るトランジスタを表面側から見た各部レイアウトの概略を説明する平面説明図である。図2は、図1の矢符AAでの断面概略を説明する断面説明図である。なお、図2においては、理解の容易さを考慮して断面を示すハッチングは一部のみに付しているが、図上全ての部分が各部の断面である。1は例えばシリコンなどの半導体基板からなるトランジスタのコレクタ領域である。コレクタ領域1にはベース領域2が形成され、さらに、ベース領域2にはエミッタ領域3が形成されている。また、エミッタ領域3の内側には、均一な大きさ(均一な平面パターン)の複数のマルチベース領域4が行方向、列方向に配置形成されている。
【0016】
なお、周知のように、PNPトランジスタの場合には、コレクタ領域1はP型の半導体基板であり、ベース領域2はN型の不純物を拡散することにより形成され、エミッタ領域3はP型の不純物を拡散することにより形成される。NPNトランジスタの場合には、コレクタ領域1はN型の半導体基板であり、ベース領域2はP型の不純物を拡散することにより形成され、エミッタ領域3はN型の不純物を拡散することにより形成される。
【0017】
複数のマルチベース領域4のそれぞれにはベースコンタクト部5がマルチベース領域4に対して同心円状に形成されており、図上横方向のベースコンタクト部5は櫛歯状のベース電極配線6(理解を容易にするために2点鎖線で示す)により相互に連結して接続されている。ベース電極配線6はさらに延在集約されてベースパッド7(理解を容易にするために破線で示す)を構成している。また、ベース電極配線6の相互間または外側には、エミッタコンタクト部8が行方向、列方向に配置形成されている。図上横方向のエミッタコンタクト部8はベース電極配線6と同様に形成された櫛歯状のエミッタ電極配線9(理解を容易にするために2点鎖線で示す)により相互に連結して接続されている。エミッタ電極配線9はさらに延在集約されてエミッタパッド10(理解を容易にするために破線で示す)を構成している。なお、ベースコンタクト部5、エミッタコンタクト部8は周知のように半導体基板上に形成された絶縁膜11(図2)に開口を設けることにより形成される。その他周知の半導体プロセスを利用してトランジスタは形成される。例えば、ベース電極配線6、ベースパッド7、エミッタ電極配線9、エミッタパッド10はアルミニウム、銅などの金属を蒸着、或いはメッキなどすることにより同時に形成される。
【0018】
エミッタパッド10に近い側のベースコンタクト部5(51)の大きさはベースパッド7に近い側のベースコンタクト部5(53)の大きさに比較して相対的に小さく形成される。中間に位置するベースコンタクト部5(52)の大きさはベースコンタクト部5(51)の大きさとベースコンタクト部5(53)の大きさの中間の大きさに形成される。つまり、距離L1(マルチベース領域4の境界とエミッタパッド10に近い側のベースコンタクト部51との距離)>距離L2(マルチベース領域4の境界と中間位置のベースコンタクト部52との距離)>距離L3(マルチベース領域4の境界とベースパッド7に近い側のベースコンタクト部53との距離)の関係を持たせる。すなわち、ベースコンタクト部5(例えば、51、52、53)はマルチベース領域4の境界とベースコンタクト部5(例えば、51、52、53)との距離(例えば、L1、L2、L3)が、エミッタパッド10から遠くなるにしたがって短くなるよう(例えば、L1>L2>L3)に形成される。
【0019】
ベースコンタクト部5とエミッタコンタクト部8との間の抵抗は、その間におけるマルチベース領域4の抵抗(バラスト抵抗。例えば、ベースコンタクト部51、52、53にそれぞれ対応するRb1、Rb2、Rb3)とエミッタ領域3の抵抗との和で定まる。エミッタ領域3における不純物濃度はマルチベース領域4における不純物濃度より通常100〜10000倍程度高いことから、エミッタ領域3における抵抗はマルチベース領域4における抵抗より小さくなり、ベースコンタクト部5とエミッタコンタクト部8との間の抵抗に与える影響は小さい。つまり、ベースコンタクト部5とエミッタコンタクト部8との間の抵抗は、基本的にはマルチベース領域4の抵抗(Rb1、Rb2、Rb3)により定まる。
【0020】
つまり、エミッタパッド10に近い側においては、ベースコンタクト部5とエミッタコンタクト部8との間の抵抗は例えばRb1により定まり、ベースパッド7に近い側においては、ベースコンタクト部5とエミッタコンタクト部8との間の抵抗は例えばRb3により定まり、中間に位置するベースコンタクト部5とエミッタコンタクト部8との間の抵抗は例えばRb2により定まる。抵抗Rb1、Rb2、Rb3は同一の不純物プロフィールで形成されているマルチベース領域4において生じるから、抵抗Rb1、Rb2、Rb3の大きさはそれぞれ対応する距離L1、L2、L3にほぼ比例し、ここではRb1>Rb2>Rb3の関係を有する。
【0021】
したがって、エミッタパッド10に近い側においては、エミッタパッド10に近いことから電流が流れやすい反面、ベースコンタクト部5とエミッタコンタクト部8との間の抵抗は例えばRb1と大きく電流が流れにくい。他方、ベースパッド7に近い側においては、エミッタパッド10から遠いことから電流が流れにくい反面、ベースコンタクト部5とエミッタコンタクト部8との間の抵抗は例えばRb3と小さく電流が流れやすい。また、ベースパッド7とエミッタパッド10との中間位置においては、中間的な電流の流れやすさになる。つまり、エミッタパッド10に近い側、ベースパッド7に近い側、ベースパッド7とエミッタパッド10との中間位置のいずれの領域においても、エミッタパッド10からの距離及びマルチベース領域4の境界とベースコンタクト部5との距離により定まる電流の流れやすさと流れにくさとが相殺される。
【0022】
エミッタパッド10からの距離による電流の流れやすさと流れにくさとが相殺される結果、ベースパッド7の近傍、エミッタパッド10の近傍、ベースパッド7とエミッタパッド10との中間位置のいずれの領域においても同程度の電流の流れやすさにすることができる。動作電流及び瞬時突入電流(サージ電流)が、エミッタパッド7近傍に集中することなく、半導体基板(半導体チップ)全体にわたって均等に分散して流れるようになり、電流の局部集中による素子破壊を防止でき、大きい耐破壊電流特性、すなわち高い耐破壊電圧特性を実現できる。なお、距離L1、L2、L3の長短関係は3つの場合には大中小とすれば良いが、例えば同じ行方向でマルチベース領域4の数がさらに多くなった場合には、トランジスタの各部のパターンに応じて電流分布の均一性を向上できるように適宜設定すれば良く、例えば直線的に変化させても良いし、階段状(例えば、6個のマルチベース領域の場合に、大大中中小小のように設定する)に変化させても良い。
【0023】
マルチベース領域4及びベースコンタクト部5は同心円状に形成していることから、各マルチベース領域4の抵抗(Rb1、Rb2、Rb3)を円周上の全方向において均等にすることができ、それぞれのマルチベース領域4において電流の局部的な集中が生じることを防止できるので、電流分布の均一性を一層高めることができる。なお、ベースパッド7に近い側のベースコンタクト部5(53)の面積が大きくなりすぎる場合にはベースコンタクト部53をリング状に形成することも可能である。
【0024】
また、以上において、マルチベース領域4は均一な大きさを前提としたが、多少のバラツキや寸法の不均一性は本発明の趣旨に反しない範囲において許容されるものである。例えば、マルチベース領域4の大きさを不均一にした場合においても、ベースパッド7に近い側のベースコンタクト部5(例えば53)をエミッタパッド10に近い側のベースコンタクト部5(例えば51)より大きく形成することにより、マルチベース領域4の境界とベースコンタクト部との距離が、エミッタパッド10から遠くなるにしたがって短くなれば本発明と同様な作用効果を生じることは言うまでも無い。
【0025】
【発明の効果】
以上に詳述した如く、第1発明にあっては、マルチベース領域及びエミッタ領域の境界とベースコンタクト部との距離が、エミッタパッドから遠くなるにしたがって短くなるようにベースコンタクト部のパターンを変えて形成するので、各マルチベース領域でのバラスト抵抗をエミッタパッドに近い方では大きく、エミッタパッドから遠い方では小さくできる。つまり、電流が流れやすいエミッタパッドに近い側に配置されたマルチベース領域では電流を流れにくくし、寄生抵抗などにより電流が流れにくいエミッタパッドから遠い側に配置されたマルチベース領域では電流が流れやすくする構成とする。この結果、電流の流れやすさと流れにくさをチップ上の全面において相殺することができ、ベースパッドの近傍、エミッタパッドの近傍、ベースパッドとエミッタパッドとの中間位置のいずれの領域においても同程度の電流の流れやすさにすることができる。このような構成により、エミッタ電極配線に流れる電流の分布を均一化でき、動作電流及び瞬時突入電流(サージ電流)が、エミッタパッド近傍に集中することを防止でき、半導体基板(半導体チップ)全体に分散して流れるようにできるので、エミッタパッド近傍への電流の局部集中による素子破壊を防止できる。つまり、耐破壊電流特性、耐破壊電圧特性に優れたトランジスタ(バイポーラトランジスタ)を実現できる。
【0026】
第2発明にあっては、マルチベース領域及びベースコンタクト部を同心円状のパターンに形成するので、各マルチベース領域での電流の局部集中を防止でき、電流分布の均一性を一層高めることができる。耐サージ電圧、耐サージ電流における信頼性を一層向上したトランジスタを実現できる。
【図面の簡単な説明】
【図1】本発明に係るトランジスタを表面側から見た各部レイアウトの概略を説明する平面説明図である。
【図2】図1の矢符AAでの断面概略を説明する断面説明図である。
【図3】従来のトランジスタを表面側から見た各部レイアウトの概略を説明する平面説明図である。
【符号の説明】
1 コレクタ領域
2 ベース領域
3 エミッタ領域
4 マルチベース領域
5、51、52、53 ベースコンタクト部
6 ベース電極配線
7 ベースパッド
8 エミッタコンタクト部
9 エミッタ電極配線
10 エミッタパッド
11 絶縁膜
L1、L2、L3 距離
Rb1、Rb2、Rb3 抵抗(バラスト抵抗)[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a transistor, and more particularly to a transistor such as a power transistor having a high withstand voltage and a large current capacity used for a switching power supply.
[0002]
[Prior art]
For example, in a power transistor that requires a large current, such as a high-voltage power transistor used in a switching power supply for a telephone or the like, the operating current, that is, the collector current, which is an absolute maximum rating, mainly depends on the area and peripheral length of the emitter region. Therefore, in order to increase the operating current, it is necessary to increase the area and peripheral length of the emitter region. However, increasing the area of the chip constituting the transistor in order to increase the area and perimeter of the emitter region is disadvantageous in terms of mounting on a small device.
[0003]
Therefore, within the limited chip area, the contact portion and the aluminum wiring in the base region and the emitter region are made uniform, and the junction area between the base region and the emitter region and the perimeter of the emitter are increased. There has been proposed a transistor having a configuration in which a base region and an emitter region are formed in a comb shape, and a configuration in which a multi-base region is formed between comb-shaped emitter electrode wirings.
[0004]
FIG. 3 is a plan view schematically illustrating the layout of each part of a conventional transistor viewed from the front side.
[0005]
A
[0006]
On the other hand, there has been proposed a transistor in which the size of the multi-base region is not uniform. Specifically, the size of the multi-base region is formed large near the emitter pad, and the size of the multi-base region is formed small near the base pad (for example, see Patent Document 1).
[0007]
[Patent Document 1]
Japanese Patent No. 2895327
[Problems to be solved by the invention]
In the conventional transistor shown in FIG. 3, when a multi-base region is formed between comb-shaped emitter electrode wirings and a base contact portion, an emitter contact portion, an aluminum wiring, and the like are made uniform, an emitter is formed. The current flows intensively between the emitter electrode wiring and the base contact portion in the vicinity of the emitter pad for supplying power to the region, and there has been a problem that transistor breakdown due to overcurrent occurs.
[0009]
The present invention has been made in view of such a problem, and the operating current and the instantaneous inrush current (surge current) are uniformly distributed over the entire semiconductor substrate (semiconductor chip) without being concentrated near the emitter pad. It is an object of the present invention to provide a transistor which is configured to flow and can achieve high breakdown current resistance, that is, high breakdown voltage resistance.
[0010]
Another object of the present invention is to provide a transistor capable of more reliably achieving uniform current distribution.
[0011]
[Means for Solving the Problems]
In the transistor according to the first invention, a base region is formed in a collector region, an emitter region is formed in the base region, and a base is provided via a base electrode wiring and an emitter electrode wiring to supply power to the base region and the emitter region, respectively. In the transistor in which the pad and the emitter pad are formed, the plurality of uniform-sized multi-base regions formed between the base pad and the emitter pad are connected to the base electrode wiring and the multi-base region. Therefore, a base contact portion formed in a multi-base region is provided, and a distance between a boundary of the multi-base region and the base contact portion becomes shorter as the distance from the emitter pad increases.
[0012]
In the first invention, the pattern of the base contact portion is changed so that the distance between the boundary between the multi-base region and the emitter region and the base contact portion becomes shorter as the distance from the emitter pad increases. The ballast resistance in the base region can be increased nearer to the emitter pad, and smaller when farther from the emitter pad. That is, the current hardly flows in the multi-base region arranged on the side closer to the emitter pad where the current easily flows, and the current flows in the multi-base region arranged on the base pad side (far side from the emitter pad) where the current hardly flows. Can be easier. As a result, the easiness of current flow and the difficulty of current flow can be offset, and the same level of current easiness can flow in any region near the base pad, near the emitter pad, or at an intermediate position between the base pad and the emitter pad. Can be. Therefore, the current distribution can be made uniform, and the operating current and the instantaneous inrush current (surge current) do not concentrate near the emitter pad, but flow in a distributed manner throughout the semiconductor substrate (semiconductor chip). Element destruction due to local concentration of current in the vicinity can be prevented.
[0013]
A transistor according to a second invention is characterized in that in the first invention, the multi-base region and the base contact portion are formed concentrically.
[0014]
In the second invention, since the multi-base region and the base contact portion are formed in a concentric pattern, local concentration of current in each multi-base region can be prevented, and the uniformity of current distribution can be further improved. . The reliability in surge voltage and surge current can be further improved.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described with reference to the drawings showing the embodiments.
FIG. 1 is an explanatory plan view schematically illustrating the layout of each part of a transistor according to the present invention as viewed from the front side. FIG. 2 is a cross-sectional explanatory diagram for explaining a schematic cross-section taken along arrow AA in FIG. In FIG. 2, hatching indicating a cross section is attached to only a part for easy understanding, but all parts in the figure are cross sections of each part. Reference numeral 1 denotes a collector region of a transistor formed of a semiconductor substrate such as silicon. A
[0016]
As is well known, in the case of a PNP transistor, the collector region 1 is a P-type semiconductor substrate, the
[0017]
A
[0018]
The size of the base contact portion 5 (51) closer to the
[0019]
The resistance between the
[0020]
That is, on the side closer to the
[0021]
Therefore, on the side closer to the
[0022]
As a result of the easiness of current flow and the difficulty of current flow depending on the distance from the
[0023]
Since the
[0024]
Further, in the above description, the
[0025]
【The invention's effect】
As described in detail above, in the first invention, the pattern of the base contact portion is changed so that the distance between the boundary of the multi-base region and the emitter region and the base contact portion becomes shorter as the distance from the emitter pad increases. Therefore, the ballast resistance in each multi-base region can be increased nearer to the emitter pad, and reduced when farther from the emitter pad. In other words, it is difficult for the current to flow in the multi-base region located on the side closer to the emitter pad where current easily flows, and it is easier for the current to flow in the multi-base region located far from the emitter pad where current does not easily flow due to parasitic resistance. Configuration. As a result, the easiness of current flow and the difficulty of current flow can be offset on the entire surface of the chip, and the current flow is nearly equal in the vicinity of the base pad, the vicinity of the emitter pad, and the intermediate position between the base pad and the emitter pad. Current can easily flow. With such a configuration, the distribution of the current flowing through the emitter electrode wiring can be made uniform, the operating current and the instantaneous rush current (surge current) can be prevented from being concentrated near the emitter pad, and can be spread over the entire semiconductor substrate (semiconductor chip). Since it can be made to flow in a dispersed manner, element destruction due to local concentration of current near the emitter pad can be prevented. That is, a transistor (bipolar transistor) having excellent breakdown current characteristics and breakdown voltage characteristics can be realized.
[0026]
In the second invention, since the multi-base region and the base contact portion are formed in a concentric pattern, local concentration of current in each multi-base region can be prevented, and the uniformity of current distribution can be further improved. . A transistor with further improved reliability in surge voltage and surge current can be realized.
[Brief description of the drawings]
FIG. 1 is an explanatory plan view schematically illustrating a layout of each part when a transistor according to the present invention is viewed from a front surface side.
FIG. 2 is an explanatory cross-sectional view schematically illustrating a cross-section taken along arrow AA in FIG. 1;
FIG. 3 is a plan view schematically illustrating a layout of each part of a conventional transistor viewed from the front side.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1
Claims (2)
前記ベースパッド及びエミッタパッドの間に形成された均一な大きさの複数のマルチベース領域と、
前記ベース電極配線及びマルチベース領域を接続するためにマルチベース領域に形成されたベースコンタクト部とを備え、
前記マルチベース領域の境界とベースコンタクト部との距離が、前記エミッタパッドから遠くなるにしたがって短くなるようにしたことを特徴とするトランジスタ。A base region is formed in the collector region, an emitter region is formed in the base region, and a base pad and an emitter pad are formed through the base electrode wiring and the emitter electrode wiring to supply power to the base region and the emitter region, respectively. Transistor
A plurality of uniformly sized multi-base regions formed between the base pad and the emitter pad;
A base contact portion formed in a multi-base region to connect the base electrode wiring and the multi-base region,
A transistor wherein a distance between a boundary of the multi-base region and a base contact portion decreases as the distance from the emitter pad increases.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002366909A JP2004200393A (en) | 2002-12-18 | 2002-12-18 | Transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002366909A JP2004200393A (en) | 2002-12-18 | 2002-12-18 | Transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004200393A true JP2004200393A (en) | 2004-07-15 |
Family
ID=32763973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002366909A Pending JP2004200393A (en) | 2002-12-18 | 2002-12-18 | Transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004200393A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006019503A (en) * | 2004-07-01 | 2006-01-19 | Sharp Corp | Semiconductor device |
| JP2006049693A (en) * | 2004-08-06 | 2006-02-16 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JP2014232883A (en) * | 2014-07-28 | 2014-12-11 | ローム株式会社 | Bipolar semiconductor device |
| US9768100B1 (en) | 2016-03-07 | 2017-09-19 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
2002
- 2002-12-18 JP JP2002366909A patent/JP2004200393A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006019503A (en) * | 2004-07-01 | 2006-01-19 | Sharp Corp | Semiconductor device |
| JP2006049693A (en) * | 2004-08-06 | 2006-02-16 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JP2014232883A (en) * | 2014-07-28 | 2014-12-11 | ローム株式会社 | Bipolar semiconductor device |
| US9768100B1 (en) | 2016-03-07 | 2017-09-19 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5798024B2 (en) | Semiconductor device | |
| US11626399B2 (en) | Semiconductor device | |
| JP4140232B2 (en) | Semiconductor device | |
| JP2016111239A (en) | Semiconductor device | |
| JP7340713B2 (en) | semiconductor equipment | |
| JP4230681B2 (en) | High voltage semiconductor device | |
| US20080203533A1 (en) | Semiconductor device | |
| US11049856B2 (en) | Semiconductor device | |
| US12009273B2 (en) | Semiconductor apparatus including different thermal resistance values for different heat transfer paths | |
| US20090032906A1 (en) | Electro static discharge device and method for manufacturing an electro static discharge device | |
| JP2004200393A (en) | Transistor | |
| JPH049378B2 (en) | ||
| JP2003060059A (en) | Protective circuit and protective element | |
| JP4295370B2 (en) | Semiconductor element | |
| JP4577480B2 (en) | Insulated gate semiconductor device | |
| US20160079232A1 (en) | Semiconductor device | |
| US6897546B1 (en) | Semiconductor device including a functional element having a PN junction | |
| JP2013098453A (en) | Semiconductor device | |
| JP3963369B2 (en) | Transistor | |
| JP2895327B2 (en) | Transistor | |
| JP3600069B2 (en) | Semiconductor device | |
| JP3939029B2 (en) | Semiconductor power device to prevent latch-up | |
| JP4287939B2 (en) | Semiconductor element | |
| JPH06333932A (en) | Transistor | |
| JPH05326933A (en) | Pnpn semiconductor lightning surge protection element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070116 |