JP2004214522A - Module that incorporates components - Google Patents
Module that incorporates components Download PDFInfo
- Publication number
- JP2004214522A JP2004214522A JP2003001836A JP2003001836A JP2004214522A JP 2004214522 A JP2004214522 A JP 2004214522A JP 2003001836 A JP2003001836 A JP 2003001836A JP 2003001836 A JP2003001836 A JP 2003001836A JP 2004214522 A JP2004214522 A JP 2004214522A
- Authority
- JP
- Japan
- Prior art keywords
- wire connection
- module
- component
- wire
- connection pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000004020 conductor Substances 0.000 claims description 42
- 230000017525 heat dissipation Effects 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 230000005855 radiation Effects 0.000 claims description 5
- 239000012790 adhesive layer Substances 0.000 description 23
- 238000000034 method Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000007789 sealing Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000007858 starting material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- KTEARTXATWOYDB-UHFFFAOYSA-N 1-chloro-4-[1-(4-chlorophenyl)ethyl]benzene Chemical compound C=1C=C(Cl)C=CC=1C(C)C1=CC=C(Cl)C=C1 KTEARTXATWOYDB-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、部品内蔵モジュールに係り、より詳しくは複数の部品を内蔵した部品内蔵モジュールに関する。
【0002】
【従来の技術】
従来から、電子部品等の部品の高密度実装に対応するために、複数の大規模集積回路(LSI及びVLSIを含むチップ(以下、「LSIチップ」とも記す)を積層させて内部に実装したいわゆるチップスタック型の部品内蔵モジュールが注目されている。こうした部品内蔵モジュールとしては、例えば図10(A)及び図10(B)に総合的に示されるような部品内蔵モジュール80が実用化されている(例えば、非特許文献1参照)。
【0003】
この部品内蔵モジュール80では、所望の配線パターンが形成されたプリント配線基板81の+Z方向側表面上に、LSIチップ821及びLSIチップ822が接着層(図示せず)を介して順次積層されている。そして、LSIチップ821の+Z方向側の表面及びLSIチップ822の+Z方向側の表面に形成されたワイヤ接続用パッド93とプリント配線基板81の+Z方向側表面に形成されたワイヤ接続用パッド92とが配線ワイヤ91により電気的接続されている。かかる配線ワイヤ91により、外部からプリント配線基板81を介して、LSIチップ821及びLSIチップ822の入出力端子に動作用電力や信号が供給されるようになっている。
【0004】
また、部品内蔵モジュール80では、プリント配線基板81の+Z方向側表面上に形成された樹脂等の封止部材87により、LSIチップ821及びLSIチップ822が封止されるようになっている。また、プリント配線基板81の−Z方向側表面には、プリント配線基板81における配線パターンと導通している多数の半田ボール89が形成されており、これらの半田ボール89を介して不図示のマザーボードに装着されるようになっている。
【0005】
なお、図10(A)及び図10(B)では2つのLSIチップが積層された例を示したが、3つ以上のLSIが積層された部品内蔵モジュールも実用化されている。
【0006】
【非特許文献1】
特許庁調査課 著 「IT時代の実装技術 −システム・イン・パッケージ技術−に関する特許出願技術動向調査」 平成14年4月26日
【0007】
【発明が解決しようとする課題】
上述した従来技術の部品内蔵モジュールは、構成の簡易さ、実現の容易さ及びLSI等の部品の実装密度を向上させるという点では非常に優れたものである。しかし、ワイヤボンディング法を用いて部品のワイヤ接続用パッドとプリント配線板のワイヤ接続用パッドとの間で配線ワイヤによる配線を行うために、封止部材によるモールド前において配線作業のための作業領域を確保することが必要であった。このため、当該作業領域内には部品を配置することができなかった。すなわち、配線ワイヤに対して基板側と反対側の領域には、部品を配置することができなかった。
【0008】
このため、積層される複数の部品には積層時の相互位置関係も含めて様々な制約があり、自由に複数の部品を積層することができなかった。例えば、全く同一の形状を有する複数の部品を積層する場合には、各部品に形成されたワイヤ接続用パッドの形成領域から配線ワイヤが延びる方向側の部品端部までの領域分だけ順次平面的にずらして積層することが必要であった。このため、全く同一の形状を有する複数の部品を積層する場合には、実装面積が大きくなってしまっていた。
【0009】
また、上記のように全く同一の形状を有する複数の部品を積層するために順次平面的にずらして積層する場合は勿論のこと、積層する複数の部品の大きさが積層順に小さくなる場合であっても、実装面積を抑制するためには、部品に形成されたワイヤ接続用パッドの形成領域が、部品の外縁部近傍にあることが必須であった。
【0010】
ところで、近年におけるワイヤボンディング技術の進歩と相俟って、表面の中央部にもワイヤ接続用パッドが形成されたLSIチップ(以下、適宜「センターパッドLSIチップ」と呼ぶ)も実用化されつつある。こうしたセンターパッドLSIチップを複数個積層する際には、上述した従来の部品内蔵モジュールの技術では、部品実装密度の向上という要請には応えることができない。
【0011】
本発明は、かかる事情を鑑みてなされたものであり、複数の部品それぞれの形状やワイヤ接続用パッドの形成位置にかかわらず、簡易な構成で、部品の実装密度を向上することができる部品内蔵モジュールを提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明の部品内蔵モジュールは、複数の部品が内蔵された部品内蔵モジュールにおいて、一方側の表面に第1のワイヤ接続用パッドが形成された第1の部品と;前記一方側の表面に第2のワイヤ接続用パッドが形成されるとともに、前記第1の部品における前記第1のワイヤ接続用パッドの形成領域に応じた形状の開口部が形成され、前記開口部の他方側の領域内に前記第1のワイヤ接続用パッドが位置する状態で前記他方側の表面上に前記第1の部品を搭載するインターポーザ基板と;前記一方側の表面に第3のワイヤ接続用パッドが形成され、前記インターポーザ基板の前記一方側の表面に搭載された第2の部品と;前記第1のワイヤ接続用パッドと前記第2のワイヤ接続用パッドとを電気的に接続する配線ワイヤと;を備えることを特徴とする部品内蔵モジュールである。
【0013】
この部品内蔵モジュールでは、インターポーザ基板の他方側に第1部品を搭載する。そして、第1の部品の一方側の表面に形成された第1のワイヤ接続用パッドと、インターポーザ基板の一方側に形成された第2のワイヤ接続用パッドとが、第1のワイヤ接続用パッドの形成領域の形状に応じてインターポーザ基板に形成された開口を経由して配線される配線ワイヤにより電気的に接続される。この結果、第1の部品及び第2の部品それぞれの形状や第1の部品の一方側の表面におけるワイヤ接続用パッドの形成位置にかかわらず、第1の部品の一方側の領域に第2の部品を配置することができる。
【0014】
したがって、本発明の部品内蔵モジュールによれば、順次配置される部品の形状の相互関係や部品におけるワイヤ接続用パッドの形成位置にかかわらず、簡易な構成で部品の実装密度を向上することができる。
【0015】
本発明の部品内蔵モジュールでは、前記インターポーザ基板における前記他方側の表面に放熱用導体パターンを形成されている構成とすることができる。かかる場合には、放熱用導体パターンを介して放熱が可能となるので、動作時における部品の温度上昇を抑制することができる。したがって、部品内蔵モジュールの動作の信頼性を向上することができる。
【0016】
ここで、前記インターポーザ基板には、前記放熱用導体パターンと熱的に接続する少なくとも1つの放熱用スルーホールが形成されている構成とすることができる。かかる場合には、放熱用スルーホールを介して、部品で発生した熱を効率よく放熱用導体パターンに伝導させることが可能となるので、動作時における部品の温度上昇を効率的に抑制することができる。したがって、部品内蔵モジュールの動作の信頼性を効率的に向上することができる。
【0017】
また、本発明の部品内蔵モジュールでは、前記インターポーザ基板における前記一方側の表面に、前記第2部品の搭載領域の外側に配置された第4のワイヤ接続用パッドと、前記第2のワイヤ接続用パッドと前記第4のワイヤ接続用パッドとを電気的に接続する導電経路が形成されている構成とすることができる。かかる場合には、インターポーザ基板の外部のワイヤ接続用端子と第4のワイヤ接続用パッドとを配線することにより、インターポーザ基板の外部と第1の部品との間に、第4のワイヤ接続用パッド、導電経路、第2のワイヤ接続用パッド及び配線ワイヤを介する電気信号経路や電源供給経路を形成することができる。なお、インターポーザ基板の外部と第2の部品との間における電気信号経路や電源供給経路は、インターポーザ基板の外部のワイヤ接続用端子と第3のワイヤ接続用パッドとを配線することにより形成することができる。
【0018】
ここで、前記インターポーザ基板に、前記放熱用パターンと前記第4のワイヤ接続用パッドの少なくとも1つとを電気的に接続する導電経路の一部である導電用スルーホールが形成されている構成とすることができる。かかる場合には、例えば放熱用導体パターンを交流的な接地レベルとすることにより、インターポーザ基板に形成される信号パターンの特性インピーダンスを整合させることができる。また、放熱用導体パターンが電磁気的なシールド層として機能させることができ、放熱用導体パターンの一方側領域と他方側領域との間における電磁気的なクロストークの影響を低減させることができる。
【0019】
【発明の実施の形態】
以下、本発明の一実施形態を、図1〜図9を参照して説明する。
【0020】
図1及び図2には、本実施形態の部品内蔵モジュール10の構成が示されている。ここで、図1(A)は部品内蔵モジュール10の外観を示す斜視図であり、図1(B)は、後述する封止部材17の一部を除去して、部品内蔵モジュール10の内部構造を概略的に示す斜視図である。また、図2は、部品内蔵モジュール10の断面図である。なお、図1(B)においては、後述するLSIチップ321,322,323,324と、接着層131,132,133とを視覚的に容易に区別できるようにするために、接着層131,132,133にその断面を示す場合に使用されるハッチと同様のハッチを付している。
【0021】
図1及び図2で総合的に示されるように、本実施形態の部品内蔵モジュール10は、所望の配線パターンが形成され、+Z方向側表面における部品搭載領域の外側にワイヤ接続用パッド22が形成されたプリント配線板11と、プリント配線板11の+Z側表面の部品搭載領域上に+Z方向に沿って順次配置されたサブモジュール121,122,123と、ダイナミックRAMチップ等のLSIチップ324とを備えている。
【0022】
サブモジュール12j(j=1,2,3)は、図3に示されるように、インターポーザ基板31jと、このインターポーザ基板31jの−Z方向側表面上に搭載された、例えばダイミックRAMチップ等のLSIチップ32jを備えている。ここで、LSIチップ32j及び上記LSIチップ324としては、図4に示されるように、+Z方向側表面のY軸方向の中央部に複数のワイヤ接続用パッド35jが形成されている同一形状のLSIチップが使用されている。なお、図4にはワイヤ接続用パッド35jが二列に配列されている例が示されているが、一列に配列されていてもよい。
【0023】
図3に戻り、インターポーザ基板31jは平板状の基板であり、その中央部に、LSIチップ32jにおけるワイヤ接続用パッド35jの形成領域の形状に応じた形状の開口49が形成されている。そして、開口49の−Z方向側端部の領域内にワイヤ接続用パッド35jが位置するように、LSIチップ32jが接着層46を介してインターポーザ基板31jに装着されている。ここで、接着層46としては、例えば、エポキシ系接着剤等を使用することができる。
【0024】
また、インターポーザ基板31jの+Z方向側表面には、電源供給経路及び電気信号経路(以下、「電気信号等経路」と総称する)ある導体パターン33が形成されている。また、開口49の近傍における導体パターン33の所定位置上にワイヤ接続用パッド34が形成され、また、Y軸方向端部の近傍における導体パターン33の所定位置上にワイヤ接続用パッド23が形成されている。そして、ワイヤ接続用パッド35jそれぞれと、対応するワイヤ接続用パッド34との間に配線ワイヤ45が配線されている。これにより、ワイヤ接続用パッド35jそれぞれと、対応するワイヤ接続用パッド34ひいては対応するワイヤ接続用パッド23とが電気的に接続されている。ここで、配線ワイヤ45としては、例えば、金、アルミ等のワイヤを採用することができ、特に金ワイヤを採用することが、細く、曲げにも強く、導電安定性が保証されていることから好ましい。
【0025】
また、インターポーザ基板31jの−Z方向側表面には、ほぼ全面にわたって銅等の放熱用導体パターン36が形成されている。ここで、放熱用導体パターン36は、ベタパターンであってもよいし、メッシュ状パターンであってもよい。この放熱用導体パターン36により、LSIチップ32jした熱が効率良く放熱される。
【0026】
インターポーザ基板31jには、更に、放熱用導体パターン36と接続された放熱用スルーホール37及び導電用スルーホール38とが形成されている。ここで、放熱用スルーホール37は、上記の導体パターン33とは接続されていないが、サブモジュール12jの+Z方向側表面上に搭載されたLSIチップ32j+1で発生した熱が放熱用スルーホール37を介して放熱用導体パターン36へ伝達されるようになっている。
【0027】
一方、導電用スルーホール38は上記の導体パターン33と接続されおり、導体パターン33を介してワイヤ接続用パッド23の1つ以上と電気的に接続されている。そして、導電用スルーホール38は、後述する配線ワイヤ21及びプリント配線板11を介して、最終的には電気的に接地されるようになっている。このため、放熱用導体パターン36は、その+Z方向側の領域と−Z方向側の領域とを電磁気的に遮蔽するシールド板の機能を果たすようになっている。また、インターポーザ基板31jの−Z方向側表面の放熱用導体パターン36が接地されることにより、インターポーザ基板31jの+Z方向側表面の導体パターン33の特性インピーダンスが整合されたものとなる。なお、導電用スルーホール38は、上記の放熱用スルーホール37と同様に、LSIチップ32j+1で発生した熱の放熱用導体パターン36への伝達経路としても機能する。
【0028】
図1及び図2に戻り、部品内蔵モジュール10では、サブモジュール121が接着層15を介してプリント配線板11に固定され、サブモジュール122が接着層131を介してサブモジュール121に固定されている。また、サブモジュール123が接着層132を介してサブモジュール121に固定されている。そして、LSIチップ324が接着層133を介してサブモジュール123に固定されている。ここで、接着層15としては、例えば、エポキシ系接着剤等を使用することができる。また、接着層131,132,133としては、例えば、エポキシ系接着剤等を使用することができる。
【0029】
また、サブモジュール121,サブモジュール122,サブモジュール123に形成されたワイヤ接続用パッド23及びLSIチップ324に形成されたワイヤ接続用パッド354それぞれと、プリント配線板11の+Z方向側表面に形成された対応するワイヤ接続用パッド22とは、配線ワイヤ21により電気的に接続されている。ここで、配線ワイヤ21としては、金、アルミ等のワイヤを採用することができ、特に金ワイヤを採用することが、細く、曲げにも強く、導電安定性が保証されていることから好ましい。
【0030】
上記のサブモジュール121,122,123、接着層131,132,133、接着層15、配線ワイヤ21及びワイヤ接続用パッド22は、プリント配線板11の+Z方向側に形成された封止部材17によって封止されている。ここで、封止部材17の材料としては、エポキシ系樹脂、シリコーン系樹脂等を使用することができる。
【0031】
プリント配線板11の−Z方向側表面には、導体パターン18が形成されており、その導体パターン18の所定位置上に半田ボール19が配置されている。これらの半田ボール19を介して、部品内蔵モジュール10が、不図示のマザーボードに装着されるようになっている。
【0032】
なお、+Z方向側表面のワイヤ接続用パッド22及び−Z方向側表面の導体パターン18を除いて図示を省略しているが、プリント配線板11の両面及び内層には所定の導体パターンが形成されている。また、プリント配線板11では、層間接続用のバイアホールが形成されている。
【0033】
次に、上述した部品内蔵モジュール10の製造工程について、図5〜図9を参照して説明する。
【0034】
まず、サブモジュール121,122,123の製造について説明する。
サブモジュール12j(j=1,2,3)の製造に際しては、例えば両面にベタで銅の導体パターン41が形成され、絶縁層42がガラスエポキシ材である銅張ガラスエポキシ基板を出発材40Aとする(図5(A)参照)。なお、出発材としては銅張ガラスポリイミド基板を採用することもできる。
【0035】
この出発材40Aに、周知のサブトラクティブ法によるパターン形成法を適用することにより、+Z方向側表面に導体パターン33を、−Z方向側表面に放熱用導体パターン36を形成する。また、周知のスルーホール形成法を適用することにより、放熱用スルーホール37及び導電用スルーホール38を形成する。さらに、周知のワイヤ接続パッド形成法を適用することにより、ワイヤ接続パッド23,34を形成する(図5(B)参照)。
【0036】
引き続き、開口49を打ち抜き加工等により形成する(図5(C)参照)。なお、開口49を、打ち抜き加工等により形成した後に、導体パターン33、放熱用スルーホール37、導電用スルーホール38及びワイヤ接続パッド23,34を形成してもよい。こうして、インターポーザ基板31jが製造される。
【0037】
次に、開口49の−Z方向側端部の領域内にワイヤ接続用パッド35jが位置するように、LSIチップ32jを接着層46を介してインターポーザ基板31jの−Z方向側表面に装着する(図6(A)参照)。引き続き、周知のワイヤボンディング法を使用して、ワイヤ接続用パッド35jそれぞれと、対応するワイヤ接続用パッド34との間に配線ワイヤ45を配線する。この結果、ワイヤ接続用パッド35jそれぞれと、対応するワイヤ接続用パッド34とが電気的に接続される(図6(B)参照)。こうして、サブモジュール12jが製造される。
【0038】
一方、上記のサブモジュール12jの製造と並行して、常法により、ワイヤ接続用パッド22及び導体パターン18を含む所定の導体パターン及びバイアホールが形成されたプリント配線板11が作成される(図7(A)参照)。なお、プリント配線板11は、両面のみに導体パターンが形成されたものであってもよいし、両面及び内層に導体パターンが形成されたものであってもよい。
【0039】
次に、接着層15を介して、サブモジュール121をプリント配線板11の+Z方向側表面の部品搭載領域上に装着する。引き続き、周知のワイヤボンディング法を使用して、サブモジュール121のワイヤ接続用パッド23それぞれと、対応するプリント配線板11に形成されたワイヤ接続用パッド22との間を配線ワイヤ21で配線する(図7(B)参照)。この結果、サブモジュール121のワイヤ接続用パッド23それぞれと、対応するワイヤ接続用パッド22とが電気的に接続される。
【0040】
次いで、接着層131を介して、サブモジュール122をサブモジュール121の+Z方向側に装着する。引き続き、周知のワイヤボンディング法を使用して、サブモジュール122のワイヤ接続用パッド23それぞれと、対応するプリント配線板11に形成されたワイヤ接続用パッド22との間を配線ワイヤ21で配線する(図7(C)参照)。この結果、サブモジュール122のワイヤ接続用パッド23それぞれと、対応するワイヤ接続用パッド22とが電気的に接続される。
【0041】
次に、接着層132を介して、サブモジュール123をサブモジュール122の+Z方向側に装着する。引き続き、周知のワイヤボンディング法を使用して、サブモジュール123のワイヤ接続用パッド23それぞれと、対応するプリント配線板11に形成されたワイヤ接続用パッド22との間を配線ワイヤ21で配線する(図8(A)参照)。この結果、サブモジュール122のワイヤ接続用パッド23それぞれと、対応するワイヤ接続用パッド22とが電気的に接続される。
【0042】
次いで、接着層133を介して、LSIチップ324をサブモジュール123の+Z方向側に装着する。引き続き、周知のワイヤボンディング法を使用して、LSIチップ324のワイヤ接続用パッド35jそれぞれと、対応するプリント配線板11に形成されたワイヤ接続用パッド22との間を配線ワイヤ21で配線する(図8(B)参照)。この結果、LSIチップ324のワイヤ接続用パッド354それぞれと、対応するワイヤ接続用パッド22とが電気的に接続される。
【0043】
次に、ポッティングまたは金型を使ったトランスファーモールドを行うことにより、サブモジュール121,122,123、接着層131,132,133、接着層15、配線ワイヤ21、及びワイヤ接続用パッド22を封止する封止部材17を、プリント配線板11の+Z方向側に形成する(図9(A)参照)。この後、プリント配線板11の−Z方向側表面の半田ボール19の形成領域上に半田ボール19を形成する(図9(B)参照)。こうして、本実施形態の部品内蔵モジュール10が製造される。
【0044】
以上説明したように、本実施形態の部品内蔵モジュール10では、インターポーザ基板31j(j=1〜3)の−Z方向側に第1の部品であるLSIチップ32jを搭載する。そして、LSIチップ32j1の+Z方向側表面に形成されたワイヤ接続用パッド35jと、インターポーザ基板31jの+Z方向側表面に形成されたワイヤ接続用パッド34とが、ワイヤ接続用パッド35jの形成領域の形状に応じてインターポーザ基板31jに形成された開口49を経由して配線される配線ワイヤ45により電気的に接続される。また、インターポーザ基板31jの+Z方向側に第2の部品であるLSIチップ32j+1を搭載する。この結果、第1の部品及び第2の部品それぞれの形状や第1の部品の一方側の表面におけるワイヤ接続用パッドの形成位置にかかわらず、第1の部品の一方側の領域に第2の部品を配置することができる。
【0045】
したがって、本発明の部品内蔵モジュールによれば、順次配置される部品の形状の相互関係や部品におけるワイヤ接続用パッドの形成位置にかかわらず、簡易な構成で部品の実装密度を向上することができる。
【0046】
また、本実施形態の部品内蔵モジュール10では、インターポーザ基板31jの−Z方向側表面に放熱用導体パターン36が形成されるとともに、インターポーザ基板31jには放熱用導体パターン36と接続された複数の放熱用スルーホール37が形成されている。このため、放熱用スルーホール37を介して、部品32jで発生した熱を効率よく放熱用導体パターン36に伝導させることが可能となる。したがって、動作時における部品32jの温度上昇を効率的に抑制することができ、部品内蔵モジュールの動作の信頼性を効率的に向上させることができる。
【0047】
また、本実施形態の部品内蔵モジュール10では、放熱用導体パターン36が、導電用スルーホール38を介して、接地されるようになっている。このため、インターポーザ基板31jに形成される信号パターンの特性インピーダンスを整合させることができる。また、放熱用導体パターン36を電磁気的なシールド層として機能させることができ、サブモジュール間における電磁気的なクロストークの影響を低減させることができる。
【0048】
本発明は上記の実施形態に限定されるものではなく、更に様々な変形が可能である。
【0049】
例えば、上記の実施形態では、モジュール123のワイヤ接続用パッド23それぞれと、対応するワイヤ接続用パッド22との間を配線ワイヤ21で配線後、モジュール123の+Z方向側にLSIチップ324を装着した。そして、LSIチップ324に形成されたワイヤ接続用パッド354それぞれと、対応するワイヤ接続用パッド22との間を配線ワイヤ21で配線した。これに対して、モジュール123をモジュール122の+Z方向側に装着後、直ちにモジュール123の+Z方向側にLSIチップ324を装着し、その後、モジュール123のワイヤ接続用パッド23及びLSIチップ324に形成されたワイヤ接続用パッド354それぞれと、対応するワイヤ接続用パッド22との間を配線ワイヤ21で配線することもできる。
【0050】
また、上記の実施形態では、サブモジュール121,122,123のインターポーザ基板311,312,313を互いに同一の形状とした。これに対して、−Z方向側に配置されるインターポーザ基板ほど、Y軸方向(配線ワイヤ21の配線方向)の長さを長くし、プリント配線板11の+Z方向側表面上にインターポーザ基板311,312,313を順次積層したときにおいて、インターポーザ基板311,312,313を形成されたワイヤ接続用パッド23の+Z方向側領域に配線ワイヤ21の配線のための作業領域を確保するようにしてもよい。かかる場合には、プリント配線板11の+Z方向側表面上にサブモジュール121,122,123及びLSI324を順次積層した後、サブモジュール121,122,123のワイヤ接続用パッド23及びLSIチップ324に形成されたワイヤ接続用パッド354それぞれと、対応するワイヤ接続用パッド22との間を配線ワイヤ21で配線することもできる。
【0051】
また、上記の実施形態では、サブモジュール121,122,123それぞれの組立てを独立に行った後、サブモジュール121,122,123を順次積層するようにした。これに対し、サブモジュール121,122,123それぞれの組立てを独立に行なわず、LSIチップ321、インターポーザ基板311、LSIチップ322、インターポーザ基板312、LSIチップ323、インターポーザ基板313、及びLSIチップ324を接着層介して順次積層するようにしてもよい。かかる場合には、インターポーザ基板31j(j=1〜3)を積層する度に、LSIチップ32jに形成されたワイヤ接続用パッド35jそれぞれと、対応するインターポーザ基板31jに形成されたワイヤ接続用パッド34との間を配線ワイヤ45で配線するとともに、インターポーザ基板31jに形成されたワイヤ接続用パッド23と、対応するワイヤ接続用パッド22との間を配線ワイヤ21で配線することになる。
【0052】
また、上記の実施形態では、4つの部品を積層して配設した場合を挙げて説明したが、積層して配設する部品の数は任意である。また、積層する部品は同種の部品であってもよいし、異種の部品であってもよい。
【0053】
また、上記の実施形態では、内蔵する複数の部品を、配線ワイヤの配線方向における部品の表面の中央部に全てのワイヤ接続用パッドが形成されているものとした。これに対し、配線ワイヤの配線方向における部品の表面の中央部以外に、ワイヤ接続用パッドが形成された部品を積層することもできる。
【0054】
さらに、複数の部品それぞれにおいて、−Z方向側表面の任意の位置にワイヤ接続用パッドが形成されていても、本発明を適用することができる。
【0055】
また、上記の実施形態では、内蔵する複数の部品が同一の形状を有することとした。これに対し、順次配置する複数の部品それぞれを任意の大きさとすることができる。
【0056】
【発明の効果】
以上詳細に説明したように、本発明の部品内蔵モジュールによれば、複数の部品それぞれの形状やワイヤ接続用パッドの形成位置にかかわらず、簡易な構成で、部品の実装密度を向上することができる部品内蔵モジュールを提供することができるという顕著な効果を奏することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る部品内蔵モジュールの構成を概略的に示す斜視図である。
【図2】図1の部品内蔵モジュールの構成を説明するための断面構成図である。
【図3】図1の部品内蔵モジュールの構成要素であるサブモジュールの構成を説明するための断面図である。
【図4】図1の部品内蔵モジュールに内蔵される部品の構成を説明するための斜視図である。
【図5】図1の部品内蔵モジュールの製造工程を説明するための図(その1)である。
【図6】図1の部品内蔵モジュールの製造工程を説明するための図(その2)である。
【図7】図1の部品内蔵モジュールの製造工程を説明するための図(その3)である。
【図8】図1の部品内蔵モジュールの製造工程を説明するための図(その4)である。
【図9】図1の部品内蔵モジュールの製造工程を説明するための図(その5)である。
【図10】従来例の部品内蔵モジュールの構成を概略的に示す斜視図である。
【符号の説明】
10…部品内蔵モジュール、11…プリント配線板、121,122,123…サブモジュール、131,132,133…接着層、15…接着層、21…配線ワイヤ、22…ワイヤ接続用パッド、23…ワイヤ接続用パッド(第4のワイヤ接続用パッド)、311,312,313…インターポーザ基板、321,322,323,324…LSIチップ(部品)、33…導体パターン、34…ワイヤ接続用パッド(第2のワイヤ接続用パッド)、351,352,353,354…ワイヤ接続用パッド(第1のワイヤ接続用パッド、第3のワイヤ接続用パッド)、36…放熱用パターン、37…放熱用スルーホール、38…導電用スルーホール。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a component built-in module, and more particularly, to a component built-in module incorporating a plurality of components.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a plurality of large-scale integrated circuits (chips including LSI and VLSI (hereinafter, also referred to as “LSI chips”) are stacked and mounted inside in order to support high-density mounting of components such as electronic components. Attention has been paid to a chip stack type component built-in module, such as the component built-in
[0003]
In the component built-in
[0004]
Further, the component built-in
[0005]
Although FIGS. 10A and 10B show an example in which two LSI chips are stacked, a component built-in module in which three or more LSIs are stacked has been put to practical use.
[0006]
[Non-patent document 1]
JPO Research Division, "Patent Application Technology Trend Survey on Packaging Technology in the IT Age-System-in-Package Technology", April 26, 2002 [0007]
[Problems to be solved by the invention]
The above-described conventional component built-in module is extremely excellent in that it is simple in configuration, easy to realize, and improves the mounting density of components such as LSIs. However, in order to perform wiring by wiring wires between the wire connection pads of the component and the wire connection pads of the printed wiring board using the wire bonding method, a work area for the wiring work before molding by the sealing member. It was necessary to secure. For this reason, components cannot be arranged in the work area. That is, components could not be arranged in the region opposite to the substrate side with respect to the wiring wires.
[0008]
For this reason, a plurality of components to be laminated have various restrictions including a mutual positional relationship at the time of lamination, and the plurality of components cannot be freely laminated. For example, when a plurality of components having exactly the same shape are laminated, a planar portion is sequentially formed by an area from a formation region of a wire connection pad formed on each component to an end of the component in a direction in which a wiring wire extends. It was necessary to shift the layers. For this reason, when laminating a plurality of components having exactly the same shape, the mounting area becomes large.
[0009]
In addition, as described above, in order to stack a plurality of components having exactly the same shape, not only a case where the components are sequentially shifted in a plane but also a case where the size of the plurality of components to be stacked becomes smaller in the stacking order. However, in order to reduce the mounting area, it is essential that the formation region of the wire connection pad formed on the component is near the outer edge of the component.
[0010]
By the way, along with recent advances in wire bonding technology, an LSI chip having a wire connection pad also formed at the center of the surface (hereinafter, appropriately referred to as a “center pad LSI chip”) is being put to practical use. . When stacking a plurality of such center pad LSI chips, the above-described conventional component built-in module technology cannot meet the demand for increasing the component mounting density.
[0011]
The present invention has been made in view of the above circumstances, and has a simple configuration and can improve the component mounting density with a simple configuration regardless of the shape of each of a plurality of components and the formation position of a wire connection pad. The purpose is to provide a module.
[0012]
[Means for Solving the Problems]
The component built-in module of the present invention is a component built-in module in which a plurality of components are built, a first component having a first wire connection pad formed on one surface; and a second component formed on the one surface. A wire connection pad is formed, and an opening having a shape corresponding to a formation area of the first wire connection pad in the first component is formed, and the opening is formed in a region on the other side of the opening. An interposer substrate for mounting the first component on the other surface in a state where the first wire connection pad is located; a third wire connection pad formed on the one surface; A second component mounted on the one surface of the substrate; and a wiring wire for electrically connecting the first wire connection pad and the second wire connection pad. Is a component built-in module to be.
[0013]
In this component built-in module, the first component is mounted on the other side of the interposer substrate. The first wire connection pad formed on the one side surface of the first component and the second wire connection pad formed on one side of the interposer substrate are connected to the first wire connection pad. Are electrically connected by wiring wires that are routed through openings formed in the interposer substrate in accordance with the shape of the formation region of. As a result, regardless of the shape of each of the first component and the second component and the position where the wire connection pad is formed on one surface of the first component, the second component is provided in the region on one side of the first component. Parts can be placed.
[0014]
Therefore, according to the component built-in module of the present invention, the mounting density of the components can be improved with a simple configuration regardless of the mutual relationship between the shapes of the components sequentially arranged and the formation position of the wire connection pads in the components. .
[0015]
In the component built-in module according to the present invention, the heat dissipation conductor pattern may be formed on the other surface of the interposer substrate. In such a case, heat can be dissipated through the heat dissipating conductor pattern, so that a rise in the temperature of components during operation can be suppressed. Therefore, the reliability of operation of the component built-in module can be improved.
[0016]
Here, the interposer substrate may have a structure in which at least one heat dissipation through hole that is thermally connected to the heat dissipation conductor pattern is formed. In such a case, it is possible to efficiently conduct the heat generated in the component to the heat dissipation conductor pattern through the heat dissipation through-hole, so that the temperature rise of the component during operation can be efficiently suppressed. it can. Therefore, the reliability of the operation of the component built-in module can be efficiently improved.
[0017]
Further, in the component built-in module of the present invention, a fourth wire connection pad disposed outside a mounting area of the second component is provided on the one surface of the interposer substrate, A conductive path for electrically connecting the pad and the fourth wire connection pad may be formed. In such a case, by wiring the wire connection terminal outside the interposer substrate and the fourth wire connection pad, the fourth wire connection pad is provided between the outside of the interposer substrate and the first component. , An electric signal path and a power supply path via the conductive path, the second wire connection pad, and the wiring wire can be formed. The electric signal path and the power supply path between the outside of the interposer board and the second component are formed by wiring the wire connection terminals and the third wire connection pads outside the interposer board. Can be.
[0018]
Here, the interposer substrate has a configuration in which a conductive through-hole that is a part of a conductive path that electrically connects the heat dissipation pattern and at least one of the fourth wire connection pads is formed. be able to. In such a case, for example, the characteristic impedance of the signal pattern formed on the interposer substrate can be matched by setting the heat dissipation conductor pattern to an AC ground level. Further, the heat dissipation conductor pattern can function as an electromagnetic shield layer, and the effect of electromagnetic crosstalk between one side region and the other side region of the heat dissipation conductor pattern can be reduced.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to FIGS.
[0020]
1 and 2 show the configuration of the component built-in
[0021]
As shown comprehensively in FIGS. 1 and 2, in the component built-in
[0022]
As shown in FIG. 3, the submodule 12 j (j = 1, 2, 3) includes an
[0023]
Returning to Figure 3, the
[0024]
On the surface of the interposer substrate 31j on the + Z direction side, a
[0025]
Further, in the -Z direction side surface of the
[0026]
The
[0027]
On the other hand, the conductive through-
[0028]
Returning to Figures 1 and 2, the component built-in
[0029]
The
[0030]
The above-described
[0031]
A
[0032]
Although illustration is omitted except for the
[0033]
Next, a manufacturing process of the above-described component built-in
[0034]
First, the manufacture of the sub-modules 12 1 , 12 2 and 12 3 will be described.
When the submodule 12 j (j = 1, 2, 3) is manufactured, for example, a
[0035]
A
[0036]
Subsequently, the
[0037]
Next, as -Z direction side end
[0038]
On the other hand, in parallel with the preparation of the sub-module 12 j, by a conventional method, the printed
[0039]
Then, through the
[0040]
Then, through the
[0041]
Then, through the
[0042]
Then, through the
[0043]
Next, the sub-modules 12 1 , 12 2 , 12 3 , the
[0044]
As described above, the component built-in
[0045]
Therefore, according to the component built-in module of the present invention, the mounting density of the components can be improved with a simple configuration regardless of the mutual relationship between the shapes of the components sequentially arranged and the formation position of the wire connection pads in the components. .
[0046]
Further, a plurality of the component built-in
[0047]
Further, in the component built-in
[0048]
The present invention is not limited to the above embodiment, and various modifications are possible.
[0049]
For example, in the above embodiments,
[0050]
In the above-described embodiment, the
[0051]
In the above-described embodiment, the
[0052]
Further, in the above embodiment, the case where four components are stacked and arranged has been described, but the number of components to be stacked and arranged is arbitrary. Further, the components to be laminated may be the same type of components or different types of components.
[0053]
Further, in the above embodiment, the plurality of built-in components have all the wire connection pads formed at the center of the surface of the component in the wiring direction of the wiring wires. On the other hand, other than the central part of the surface of the component in the wiring direction of the wiring wire, a component on which a wire connection pad is formed can be laminated.
[0054]
Furthermore, the present invention can be applied even if a wire connection pad is formed at an arbitrary position on the surface in the −Z direction on each of the plurality of components.
[0055]
Further, in the above embodiment, a plurality of built-in components have the same shape. On the other hand, each of the plurality of components sequentially arranged can be made to have an arbitrary size.
[0056]
【The invention's effect】
As described above in detail, according to the component built-in module of the present invention, it is possible to improve the component mounting density with a simple configuration, regardless of the shape of each of the components and the formation position of the wire connection pad. A remarkable effect that a component built-in module that can be provided can be provided.
[Brief description of the drawings]
FIG. 1 is a perspective view schematically showing a configuration of a component built-in module according to an embodiment of the present invention.
FIG. 2 is a cross-sectional configuration diagram for explaining a configuration of the component built-in module of FIG. 1;
FIG. 3 is a cross-sectional view for explaining a configuration of a submodule that is a component of the component built-in module of FIG.
FIG. 4 is a perspective view for explaining a configuration of components built in the component built-in module of FIG. 1;
FIG. 5 is a view (No. 1) for describing a manufacturing step of the module with a built-in component in FIG. 1;
FIG. 6 is a view (No. 2) for explaining the manufacturing process of the component built-in module of FIG. 1;
FIG. 7 is a view (No. 3) for explaining the manufacturing step of the module with a built-in component in FIG. 1;
FIG. 8 is a view (No. 4) for explaining the manufacturing step of the module with a built-in component in FIG. 1;
FIG. 9 is a view (No. 5) for explaining the manufacturing step of the module with a built-in component in FIG. 1;
FIG. 10 is a perspective view schematically showing a configuration of a conventional component built-in module.
[Explanation of symbols]
10 ... component built-in module, 11 ... printed
Claims (5)
一方側の表面に第1のワイヤ接続用パッドが形成された第1の部品と;
前記一方側の表面に第2のワイヤ接続用パッドが形成されるとともに、前記第1の部品における前記第1のワイヤ接続用パッドの形成領域に応じた形状の開口部が形成され、前記開口部の他方側の領域内に前記第1のワイヤ接続用パッドが位置する状態で前記他方側の表面上に前記第1の部品を搭載するインターポーザ基板と;
前記一方側の表面に少なくとも1つの第3のワイヤ接続用パッドが形成され、前記インターポーザ基板の前記一方側の表面に搭載された第2の部品と;
前記第1のワイヤ接続用パッドと前記第2のワイヤ接続用パッドとを電気的に接続する配線ワイヤと;を備えることを特徴とする部品内蔵モジュール。In a component built-in module with multiple built-in components,
A first component having a first wire connection pad formed on one surface;
A second wire connection pad is formed on the one surface, and an opening having a shape corresponding to a formation region of the first wire connection pad in the first component is formed. An interposer substrate on which the first component is mounted on the other surface in a state where the first wire connection pad is located in the other region of the interposer;
A second component having at least one third wire connection pad formed on the one surface and mounted on the one surface of the interposer substrate;
A component built-in module, comprising: a wiring wire for electrically connecting the first wire connection pad and the second wire connection pad.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003001836A JP4099072B2 (en) | 2003-01-08 | 2003-01-08 | Built-in module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003001836A JP4099072B2 (en) | 2003-01-08 | 2003-01-08 | Built-in module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004214522A true JP2004214522A (en) | 2004-07-29 |
| JP4099072B2 JP4099072B2 (en) | 2008-06-11 |
Family
ID=32819751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003001836A Expired - Lifetime JP4099072B2 (en) | 2003-01-08 | 2003-01-08 | Built-in module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4099072B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009038142A (en) * | 2007-07-31 | 2009-02-19 | Elpida Memory Inc | Semiconductor stacked package |
| US9433075B2 (en) | 2012-08-27 | 2016-08-30 | Mitsubishi Electric Corporation | Electric power semiconductor device |
-
2003
- 2003-01-08 JP JP2003001836A patent/JP4099072B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009038142A (en) * | 2007-07-31 | 2009-02-19 | Elpida Memory Inc | Semiconductor stacked package |
| US9433075B2 (en) | 2012-08-27 | 2016-08-30 | Mitsubishi Electric Corporation | Electric power semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4099072B2 (en) | 2008-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6218731B1 (en) | Tiny ball grid array package | |
| US8971045B1 (en) | Module having at least one thermally conductive layer between printed circuit boards | |
| JP4339739B2 (en) | Multi-layer board with built-in components | |
| TWI420635B (en) | Low profile flip chip power module and method of making | |
| KR101463988B1 (en) | Semiconductor embedded substrate and method for manufacturing the same | |
| EP2894950B1 (en) | Embedded heat slug to enhance substrate thermal conductivity | |
| JP2019511120A (en) | Backside drilling embedded die substrate | |
| JP2004235650A (en) | Stacked chip electronic package having laminate carrier and its producing process | |
| JP2004537849A (en) | Structure of leadless multi-die carrier and method for its preparation | |
| EP3547363B1 (en) | Electronic assembly and electronic system with impedance matched interconnect structures | |
| JP2002176137A (en) | Stacked semiconductor device | |
| JPH04229645A (en) | Package module for electronic circuit | |
| WO2013047520A1 (en) | Component embedded substrate mounting body, method for manufacturing same and component embedded substrate | |
| JP5354394B2 (en) | Component built-in substrate and manufacturing method thereof | |
| JP2015509659A (en) | 3D structure with multiple passive components | |
| US10141240B2 (en) | Semiconductor device, corresponding circuit and method | |
| US8829361B2 (en) | Wiring board and mounting structure using the same | |
| JPH0982857A (en) | Multi-chip package structure | |
| JP4128440B2 (en) | Built-in module | |
| JP4099072B2 (en) | Built-in module | |
| JPH07106721A (en) | Printed circuit board and heat radiating method | |
| CN119230509A (en) | Semiconductor packages with various types of solder balls | |
| CN116779453A (en) | High-heat-conductivity embedded structure and manufacturing method thereof | |
| EP3965303B1 (en) | Wireless communication module | |
| JPS6239032A (en) | Chip carrier for electronic element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051207 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070816 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070822 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20071017 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080314 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20110321 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20110321 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |